JP2005169703A - 光学ヘッド及びその制御装置 - Google Patents

Abstract

【課題】 多重露光方式で感光体に潜像を形成する光学ヘッドをより高速に駆動する。
【解決手段】 所定方向に配列した複数の発光素子７９と、１画素分のデータを受信しストアするストア手段７０と、前記複数の発光素子にそれぞれ対応する複数のレジスタを有するシフトレジスタ７１であって、前記ストア手段にストアされたデータを受信し、各レジスタのデータを順次シフトするシフトレジスタと、前記シフトレジスタの各レジスタのデータに基づき、それぞれ対応する発光素子を発光させる素子駆動回路７８と、を備え、前記所定方向に配列した複数の発光素子を順次発光させ、１画素を多重露光する。
【選択図】 図８

Description

本発明は、電子写真方式のプリンタや複写機などにおける感光体に、多重露光方式で潜像を形成する光学ヘッド及びその制御装置に関する。

プリンタや複写機などの画像形成装置においては、予め帯電させた感光体上に静電潜像を形成するために所定パターンの露光光を高速に照射する光学ヘッドが用いられている。

特開昭６１−１８２９６６号公報は、発光素子を副走査方向に複数並べ、感光体の同一位置に複数回記録することで、発光出力の低い発光素子を用いても１回の発光時間を長期化することなく印字の高速化を実現する画像形成装置を開示している。

この画像形成装置は、ｍ×ｎ個の画像データを記憶する記憶手段を有し、（Ａ）ｍ個の画像データ１列分を記憶手段へ入力、（Ｂ）記憶手段に記憶されている画像データにより記録アレイヘッドを点灯し、感光ドラムに静電潜像を記録、（Ｃ）記憶手段内の１列分の画像データを次の列にシフト、というステップをｎ回繰り返すことにより、ｎ回の多重露光を実現している。

特開昭６１−１８２９６６号公報

しかし、上記特開昭６１−１８２９６６号公報の画像形成装置では、上記（Ａ）においてｍ個の画像データ１列分を記憶手段に入力している間は、（Ｂ）の画像データを用いた点灯をすることができない。このため、高速印字はなお十分に実現できているとは言えない。

そこで、本発明は上述の問題点を解決し、多重露光方式で感光体に潜像を形成する光学ヘッドをより高速に駆動することのできる制御装置及びこれを用いた光学ヘッドを提供することを課題とする。

上記の課題を解決するため、本発明の制御装置は、所定方向に配列した複数の発光素子を順次発光させ、１画素を多重露光する光学ヘッドの制御装置であって、１画素分のデータを受信しストアするストア手段と、前記複数の発光素子にそれぞれ対応する複数のレジスタを有するシフトレジスタであって、前記ストア手段にストアされたデータを受信し、各レジスタのデータを順次シフトするシフトレジスタと、前記シフトレジスタの各レジスタのデータに基づき、それぞれ対応する発光素子を発光させる素子駆動回路と、を備えている。

シフトレジスタの各レジスタのデータに基づき発光させている間に、次の画素のデータを受信しストアすることができるので、ストアに要する時間をロスすることなく、多重露光方式の光学ヘッドを高速に駆動することができる。

本発明の他の制御装置は、副走査方向に配列した発光素子群を主走査方向に更に複数配列してなる発光素子マトリクスの各発光素子を前記副走査方向に順次発光させ、前記主走査方向に配置される複数の画素をそれぞれ多重露光する光学ヘッドの制御装置であって、画素データを１画素分ずつ受信して前記主走査方向に配置される前記複数の画素に対応するデータをストアするストア手段と、前記主走査方向に配置される前記複数の画素にそれぞれ対応する複数のシフトレジスタからなるシフトレジスタ群であって、各シフトレジスタは前記副走査方向に配列した前記発光素子群にそれぞれ対応する複数のレジスタを有し、前記ストア手段にストアされた各画素のデータを各シフトレジスタが受信し、各シフトレジスタ内で各レジスタのデータを順次シフトするシフトレジスタ群と、前記シフトレジスタの各レジスタのデータに基づき、それぞれ対応する発光素子を発光させる素子駆動回路と、を備えている。

主走査方向に複数の画素を備えているので、ストア手段にストアするための時間が長時間必要となるが、シフトレジスタの各レジスタのデータに基づき発光させている間に、次の画素のデータを受信しストアすることができるので、ストアに要する時間をロスすることなく、多重露光方式の光学ヘッドを高速に駆動することができる。

上記駆動装置において、前記発光素子は、発光開始信号の受信から発光終了信号の受信まで発光状態を継続させる素子駆動回路により駆動され、各発光素子の素子駆動回路に対する発光開始信号及び発光終了信号は、それぞれ時分割信号により伝達されることが望ましい。

これにより、所定方向あるいは副走査方向に配列した複数の発光素子を同一時点において発光状態とすることができ、しかも上記のようにストアに要する時間をロスすることがないので、多重露光方式の光学ヘッドを高速に駆動することができる。

上記駆動装置において、前記素子駆動回路は、複数の第１信号線及びこれと交差する第２信号線を備え、第１信号線をアクティブにしたときの第２信号線のＯＮ／ＯＦＦにより、両信号線の交点に位置する発光素子の発光開始／終了を為すように構成されてなり、前記第２信号線のＯＮ又はＯＦＦと、前記第１信号線へのアクティブ信号出力とを同期させ、かつ第２信号線を共通にする他の素子駆動回路への第１信号線へのアクティブ信号出力時期をずらして、各発光素子の発光開始／終了を制御することが望ましい。

これにより、時分割制御によるアクティブ・マトリクス駆動を実現し、多重露光方式の光学ヘッドを高速に駆動することができる。

上記駆動装置において、前記シフトレジスタ内の各レジスタのデータと、各レジスタと同一ビット数のカウンタの出力とを比較して結果を前記第２信号線に出力するコンパレータを更に備え、前記カウンタは、第２信号線を共通にする他の素子駆動回路との間で共通とし、前記カウンタの周期を、前記複数の第１信号線へのアクティブ信号の出力時期のずれより長くすることが望ましい。

これにより、カウンタを多く設ける必要がなく、回路構成を単純化するとともに、時分割駆動を実現して多重露光方式の光学ヘッドを高速に駆動することができる。

上記駆動装置において、前記コンパレータは、第２信号線を共通にする他の素子駆動回路との間で共通とし、前記各レジスタのデータ取得及びカウンタとの比較を、前記第１信号線へのアクティブ信号出力とを同期させることが望ましい。

これにより、コンパレータを多く設ける必要がなく、回路構成を単純化するとともに、時分割駆動を実現して多重露光方式の光学ヘッドを高速に駆動することができる。

本発明の光学ヘッドは、所定方向に配列した複数の発光素子と、１画素分のデータを受信しストアするストア手段と、前記複数の発光素子にそれぞれ対応する複数のレジスタを有するシフトレジスタであって、前記ストア手段にストアされたデータを受信し、各レジスタのデータを順次シフトするシフトレジスタと、前記シフトレジスタの各レジスタのデータに基づき、それぞれ対応する発光素子を発光させる素子駆動回路と、を備え、前記所定方向に配列した複数の発光素子を順次発光させ、１画素を多重露光する。

シフトレジスタの各レジスタのデータに基づき発光させている間に、次の画素のデータを受信しストアすることができるので、ストアに要する時間をロスすることなく、多重露光方式の光学ヘッドを高速に駆動することができる。

本発明の他の光学ヘッドは、副走査方向に配列した発光素子群を主走査方向に更に複数配列してなる発光素子マトリクスと、画素データを１画素分ずつ受信して前記主走査方向に配置される前記複数の画素に対応するデータをストアするストア手段と、前記主走査方向に配置される前記複数の画素にそれぞれ対応する複数のシフトレジスタからなるシフトレジスタ群であって、各シフトレジスタは前記副走査方向に配列した前記発光素子群にそれぞれ対応する複数のレジスタを有し、前記ストア手段にストアされた各画素のデータを各シフトレジスタが受信し、各シフトレジスタ内で各レジスタのデータを順次シフトするシフトレジスタ群と、前記シフトレジスタの各レジスタのデータに基づき、それぞれ対応する発光素子を発光させる素子駆動回路と、を備え、前記副走査方向に配列した各発光素子を前記副走査方向に順次発光させ、前記主走査方向に配置される複数の画素をそれぞれ多重露光する。

主走査方向に複数の画素を備えているので、ストア手段にストアするための時間が長時間必要となるが、シフトレジスタの各レジスタのデータに基づき発光させている間に、次の画素のデータを受信しストアすることができるので、ストアに要する時間をロスすることなく、多重露光方式の光学ヘッドを高速に駆動することができる。

以下、図面を参照しつつ発明の実施の形態について説明する。なお、以下においては、まず本発明に係る有機ＥＬアレイ露光ヘッド、及び有機ＥＬアレイ露光ヘッドチップの構造を説明し、その後に、本発明に係る有機ＥＬアレイ露光ヘッドを用いて露光時間制御と多重露光制御を行う場合の動作について説明する。

＜１．有機ＥＬアレイ露光ヘッドの全体構成＞
図１は本発明に係る有機ＥＬアレイ露光ヘッドを上から見た平面図であり、図中、記号１は有機ＥＬアレイ露光ヘッドチップ（以下、単にヘッドチップと記す）、記号２は有機ＥＬアレイ露光ヘッド（以下、単に露光ヘッドと記す）、記号３はプリンタコントローラ（図示せず）からのデータを受信するためのコネクタ、記号３４はコネクタ３及びヘッドチップ１を実装する基板であり、例えば、ガラス布基材エポキシ樹脂積層板を用いることができる。

基板３４は主走査方向を長軸とする矩形の形状をしており、その主走査方向の一方の端部にはプリンタコントローラからのデータを受信するためのコネクタ３が実装され、その他の部分には、複数個のヘッドチップ１が主走査方向に実装されている。なお、図１には示していないが、各ヘッドチップ１はコネクタ３と電気的に接続されている。

図１では、複数個のヘッドチップ１は２列千鳥状に配置されている。即ち、ヘッドチップ１は副走査方向に２列に配置され、第１の列には、複数個のヘッドチップ１が、ヘッドチップ１の主走査方向長さより若干狭い間隔をおいて配置され、第２の列では、複数個のヘッドチップ１が、第１の列のヘッドチップ１が配置されていない個所に、第１の列と同じ間隔で配置されている。なお、この間隔については後述する。また、以下、列方向とは副走査方向を意味するものとする。

基板３４の上に何個のヘッドチップ１を実装するかは、ヘッドチップ１に形成される主走査方向の有機ＥＬ発光部（以下、単に発光部と記す）の個数、主走査方向の最大画像形成長さ等に基づいて決定すればよい。例えば、１個のヘッドチップ１には主走査方向に１９２個の発光部を形成するものとすると、Ａ４サイズの用紙に600ｄｐｉの解像度での画像形成を可能とする場合、４０個のヘッドチップ１を、基板３４に２列千鳥状に配置すればよい。

図２は、基板３４に実装された状態におけるヘッドチップ１の一つを示す図であり、図２（ａ）はその平面図であり、図２（ｂ）はその長軸方向での断面図であり、図２において、５はヘッドチップ１側のボンディングパッド、６は基板３４側のボンディングパッド、７はボンディングワイヤ、８はヘッドチップ１側の位置決め用パッド、９は基板３４側の位置決め用パッド、１９は集光レンズアセンブリ２８の光導穴、２６は有機ＥＬアレイアセンブリ（以下、単にアレイアセンブリと記す）２７に形成されている発光部の発光を制御するためのドライバＩＣ、２７はアレイアセンブリ、２８は集光レンズアセンブリ、３０は集光レンズアセンブリ２８側の位置決め用パッド、３２はダイスボンド材、３３は紫外線（ＵＶ）硬化樹脂接着剤、３５は異方導電性接着剤を示し、図１と同じものについては同一の符号を付している。なお、図２（ａ）、（ｂ）では中央部については詳細を省略している。

ヘッドチップ１は、一番下にドライバＩＣ２６があり、その直上にアレイアセンブリ２７が設けられ、更にその直上に集光レンズアセンブリ２８が設けられた構成であり、このヘッドチップ１は基板３４にダイスボンド材３２で固定されている。このようなヘッドチップ１を基板３４に固定する際のヘッドチップ１と基板３４の位置決めは、ヘッドチップ１側の位置決め用パッド８と、基板３４側の位置決め用パッド９により行う。即ち、図２（ａ）に示すように、基板３４のヘッドチップ１を固定する位置には、２つの位置決め用パッド９が略ヘッドチップ１の主走査方向長さの間隔で形成されており、また、ヘッドチップ１、具体的にはドライバＩＣ２６の主走査方向の両端には、基板３４側の位置決め用パッド９に対向するように位置決め用パッド８が形成されており、基板３４側の位置決め用パッド９に、ヘッドチップ１側の位置決め用パッド８を対向させるようにして固定するのである。

ヘッドチップ１は、ドライバＩＣ２６の直上にアレイアセンブリ２７が異方導電性接着剤３５により接着され、更にアレイアセンブリ２７の直上に集光レンズアセンブリ２８がＵＶ硬化樹脂接着剤３３により接着された構造となっている。図２（ｂ）に示すように、アレイアセンブリ２７の主走査方向長さ及び副走査方向幅と、集光レンズアセンブリ２８の主走査方向長さ及び副走査方向幅はそれぞれ略同じであり、ドライバＩＣ２６の主走査方向長さはアレイアセンブリ２７及び集光レンズアセンブリ２８の主走査方向長さより長くなっている。ドライバＩＣ２６の副走査方向幅はアレイアセンブリ２７及び集光レンズアセンブリ２８の副走査方向幅と略同じである。

ドライバＩＣ２６、アレイアセンブリ２７、そして集光レンズアセンブリ２８の接着の順序は後述する通り、先ずドライバＩＣ２６に対してアレイアセンブリ２７の取付位置決めを行って接着し、次に、そのアレイアセンブリ２７の上に、集光レンズアセンブリ２８をドライバＩＣ２６に対して取付位置決めを行って接着する。

ドライバＩＣ２６の両端であって、アレイアセンブリ２７が接着される部分以外の部分には、所定個数のワイヤボンディングパッド５が形成され、また、基板３４にはワイヤボンディングパッド５と同数のワイヤボンディングパッド６が形成されており、ドライバＩＣ２６のワイヤボンディングパッド５は、それぞれ、対応する基板３４側のワイヤボンディングパッド６とボンディングワイヤ７により電気的に接続される。

この基板３４側のワイヤボンディングパッド６は、図１に示すコネクタ３からドライバＩＣ２６に対する種々の信号の供給、あるいは電源回路（図示せず）からドライバＩＣ２６への電源電圧や接地電位の供給等をおこなうために設けられているものである。ワイヤボンディングパッド６と、コネクタ３や電源回路との接続は、例えば、予め基板３４にそのための配線パターン（図示せず）を形成しておけばよい。

なお、図２では、ワイヤボンディングパッド５、６は２０対設けられているが、何対のワイヤボンディングパッドを設けるかは、ドライバＩＣ２６に供給する信号の数等に基づいて適宜決定すればよい。

さて、集光レンズアセンブリ２８には、光導穴１９が複数列に形成されている。即ち、光導穴１９は主走査方向に所定個数形成され、それが副走査方向に複数列形成されている。ここで、光導穴１９は、アレイアセンブリ２７に形成される発光部と一対一に対応して形成されている。即ち、図２（ａ）では、各光導穴１９の直下に発光部が形成されているものとする。

光導穴１９を主走査方向に何個形成するか、即ちアレイアセンブリ２７に主走査方向に何個の発光部を形成するかは要求される解像度によって定めればよい。本例では、上述の通り主走査方向に１９２個の光導穴及び発光部が形成されている。この１９２個のうち奇数番目の光導穴及び発光部は副走査方向の１列目に配置され、１９２個のうち偶数番目の光導穴及び発光部は副走査方向の２列目に配置されており、以下同様に１９２×４個の光導穴及び発光部が、計８列千鳥状に１個のヘッドチップ１に形成されている。なお、光導穴及び発光部を副走査方向に何列配置するかは発光部の発光光量等に基づいて定めれば良く、また、千鳥状ではなく、整列格子状に配置しても良い。

更に、図２（ａ）に示すように発光部及び光導穴１９を千鳥状に形成した場合、要求される解像度によっては、形成する画像の１ラインの露光を１列の光導穴１９の列だけで行うようにすることもできる。しかし、解像度の観点からは、１列目と２列目の発光部及び光導穴１９によって画像の一つのラインの露光を行い、３列目と４列目の発光部及び光導穴１９によって隣のラインの露光を行うというように、２列千鳥状に配置された発光部及び光導穴１９によって、画像の１ラインの露光を行うようにするのが望ましいものである。図２（ａ）に示す場合、前者によれば画像の８ラインの露光を行うことができ、後者によれば画像の４ラインの露光を行うことができる。

ところで、図１に示すようにヘッドチップ１を２列千鳥状に配置する場合における各列毎のヘッドチップ１の間隔について、図３を参照して説明すると次のようである。図３において、４ａは図１の第１の列の一つのヘッドチップ１の１列目の発光部を示し、４ｂは当該ヘッドチップ１の最右端の発光部を示し、当該ヘッドチップ１と千鳥的に配置される第２の列のヘッドチップ１の１列目の発光部を示すものとすると、発光部４ｂと発光部４ｃとは、主走査方向に、各列における発光部の間隔と同じ間隔だけ離して配置する。このような配置により、ヘッドチップ１を千鳥的に配置した個所においても、主走査方向の画素の間隔は一定なものとなる。

また、図３に示すように、発光部４ａと発光部４ｃとは、副走査方向には、発光部の列の１６列分だけ離して配置する。この１６列分のズレは、例えば、印刷画像データをプリンタコントローラで生成し、当該露光ヘッド２に出力する適当な過程において、画像データの出力順序の処理を行うことにより解決することができる。

ヘッドチップ１は、以上のような配置となるように、２列千鳥状に基板３４に固定していくのである。

以上が露光ヘッド２の全体的な構造の説明であるが、以下、各部について説明する。まず、基板３４については、上述した通り、絶縁性の材料、例えばガラス布基材エポキシ樹脂積層板で構成することができ、所定の箇所に、ヘッドチップ１を固定する際の位置決めを行うための位置決め用パッド９、ワイヤボンディングパッド６が形成されており、その端部にはコネクタ３が設けられている。

図４（ａ）は、集光レンズアレイアセンブリ４における有機ＥＬ素子の配列に関し、図２の一部を拡大した平面図である。記号１９は、光導穴であり、記号１３は、集光レンズである。集光レンズの直下には、有機ＥＬの発光部がある。

この有機ＥＬプリントヘッドの主軸方向の解像度を６００ｄｐｉであるとすると、発光部のピッチＡは１／６００（inch）であり、主軸方向の同じライン上の発光部ピッチは２Ａとなり、１／３００（inch）である。また、副軸方向の発光部発光シフト速度が紙送り速度と一致する場合、発光部ピッチＢはＢ＝Ａとなる。有機ＥＬアレイはこのような構成で副軸方向に千鳥状に複数列配置される。

図４（ｂ）は、図４（ａ）の構成の有機ＥＬプリントヘッドで感光体に照射したときの結果を示す平面図であり、主軸および副軸方向に６００ｄｐｉのピッチ（Ａ＝Ｂ）で露光した状態を示す。

図５は、図４（ａ）に対する変形例に係る有機ＥＬ素子の配列を示す平面図である。この例は、印刷結果としては主軸方向、副軸方向共に６００ｄｐｉとなるが、有機ＥＬヘッドの発光部ピッチとしては、主軸方向と副軸方向でピッチが異なる一例（Ａ≠Ｃ）を示す。つまり、紙送り速度が、副軸方向の発光部発光シフト速度よりも早い場合の有機ＥＬ素子の配列を示すものであるが、感光体に照射したときの露光結果は、図４（ｂ）と同様に主軸および副軸方向に６００ｄｐｉのピッチ（Ａ＝Ｂ）で露光される場合の有機ＥＬプリントヘッドの発光部の位置関係を示す。

＜２．露光制御回路＞
図６は、タンデムプリンタ内部における画像データの経路を中心とした、タンデム方式プリンタの露光制御回路の構成例を示す。本図において、画像データの流れを追いながら各部の機能を説明する。

まず、プリンタコントローラ６４で画像処理されたＣＭＹＫそれぞれの画像データは、画像データ送信部６５でパラレル→シリアル変換され、ＣＭＹＫのLVDS SERDES信号６６としてプリンタエンジン側のヘッド制御部６８にあるＣＭＹＫそれぞれの有機ＥＬプリントヘッド２へ送られる。露光ヘッド２には、所定個数のドライバＩＣ２６がデイジーチェーン状に接続されていて、主走査方向の１ライン分の画像データを各ドライバＩＣが分割受信し、シリアル→パラレル変換され、ドライバＩＣ内部のシフトレジスタに順次保持される。その後は、プリンタメカの印刷動作に同期して、有機ＥＬ素子を画像データの階調値に合わせてＯＮ／ＯＦＦ制御する。

記号２ａは、シアン（Ｃ）用のプリントヘッドであり、同様に、記号２ｂはマゼンタ（Ｍ）、記号２ｃはイエロー（Ｙ）、記号２ｄはブラック（Ｋ）用のプリントヘッドである。

図７は、有機ＥＬアレイ露光ヘッド２の制御回路構成を示す。有機ＥＬアレイ露光ヘッド２には、図７に示すように主走査方向に所定個数のドライバＩＣ２６が基板上に実装していて、個々のドライバＩＣ２６が、主走査方向、および副走査方向の画素のある１ブロックを制御／駆動する構成となっている。

データ制御用ライン５７は、主走査方向に所定個数のドライバＩＣ２６を同じ信号ラインで結び、プリンタコントローラから送られてくる１ライン毎の印刷データを割り付けられたドライバＩＣに送り込むための信号ラインである。

電源用ライン５８は、主走査方向に所定個数配置されたドライバＩＣ２６に電力を供給する電力供給ラインである。

データ制御用ライン５７と電源用ライン５８は、図７に示すように、いずれもドライバＩＣに並列接続される。

図８は、有機ＥＬアレイドライバＩＣ（ドライバＩＣ２６）の回路構成を示す。露光ヘッド１には主走査方向の印刷幅をカバーする所定個数のドライバＩＣが実装される。本図では、ドライバＩＣ１個で１９２個の有機ＥＬ素子を制御し、ドライバＩＣの数は４０個の構成としているが、これは任意である。記号２７は、有機ＥＬアレイであり、ドライバＩＣが受け持つ有機ＥＬアレイの構成をわかり易くするために記したものである。本図の場合、副走査方向に４個並んだ有機ＥＬ素子を制御するドライバＩＣの回路構成となっているがこの数も必要に応じて任意である。以下、信号の流れに沿って各部の構成と機能を説明する。なお、動作タイミングに関しては、図１３から図１６で説明する。

記号４７は、データ入力ラインであり、図６に示すように５組の差動信号配線６６により、プリンタコントローラ側の画像データ送信部６５に繋がっている。また、ドライバＩＣ内部では、有機ＥＬアレイ露光ヘッドチップ１に接続されている。

記号４８は、電源ライン用パッドであり、複数の端子のうち半分がＶＤＤであり、半分がＧＮＤである。

アドレス設定用パッド６３は、個々のドライバＩＣのアドレスを設定するもので、図６、図７に示すところでは、４０個のドライバＩＣを搭載した場合であるので、４０個の組み合わせを作ることになる。この組み合わせは、配線基板上でこのアドレス設定用パッド６３をデジタル的に１または０に設定することにより決めることができる。タイミングコントローラは制御ラインのＳＰ（Ｐ／Ｎ）信パルス号の数をカウントして、この設定されたアドレスと比較し、合致したときにデータを取り込む。

記号６９は、タイミングコントローラを示す。データ入力ライン４７から入力した発光時間データ（階調データ）は、タイミングコントローラ入力部にあるデシリアライザ（図示しない）でシリアルデータから６ビットのパラレルデータに変換して、図８では、１９２個のレジスタが図示右方向に延びるところのシフトレジスタ７０（ｏ，ｅ）にクロック同期で順次送られる。このシフトレジスタ７０（ｏ，ｅ）が本発明のストア手段に相当する。本例におけるシフトレジスタ７０（ｏ，ｅ）の１９２個のレジスタには、１画素あたり６ビットの発光時間データが１９２画素分（主走査方向の１ライン分）ストアされる。

シフトレジスタ７１（ｏ，ｅ）は、ストア手段であるシフトレジスタ７０（ｏ，ｅ）の１９２個のレジスタに対応して、計１９２個設けられている。各々のシフトレジスタ７１（ｏ，ｅ）は、副走査方向に連なる有機ＥＬアレイ８に対応した４個のレジスタを持っている。

シフトレジスタ７０（ｏ，ｅ）の１９２個のレジスタからは、シフトレジスタ７１（ｏ，ｅ）に対し、それぞれ６ビットの発光時間データが出力される。また、タイミングコントローラ６９は、シフトレジスタ７１（ｏ，ｅ）のシフト・タイミングを制御するＳＨＩＦＴ ＣＬＫ信号とＳＲｎ（ｏ，ｅ）信号の提供と、有機ＥＬ素子駆動回路７４（ｏ，ｅ）のタイミングを制御するＯＥＬｎ（ｏ，ｅ）信号を提供し、カウンタ７２に対しては、発光時間を制御するカウント用のクロックＣＣＬＫ信号を提供する。

シフトレジスタ７１は、シフトレジスタ７０から送られてくる発光時間データを順次シフトして行く。また、タイミングコントローラ６９からのＳＲｎ（ｏ，ｅ）信号により、コンパレータ７３（ｏ，ｅ）に対し、選択されたレジスタに保持された発光時間データを出力する。

カウンタ７２は、発光時間を制御するカウンタであり、カウンタのビット数（ここでは６ビット）は、シフトレジスタ７１に入る発光時間データのビット長と同じである。また、このカウンタの入力周波数は、副走査方向の画素ピッチを時間換算して、その周期をカウント数で除算した結果の逆数（周波数）である。カウンタ７２は、コンパレータ７３（ｏ，ｅ）に対し、ここでは６ビットのカウント値を出力する。

コンパレータ７３（ｏ，ｅ）には、シフトレジスタ７１（ｏ，ｅ）へのタイミング入力信号ＳＲｎ（ｏ，ｅ）に同期してシフトレジスタ７１（ｏ，ｅ）から送られた６ビットの発光時間データと、カウンタ７２からの６ビットのカウント値とを比較する。比較の結果、カウント値が発光時間データより小さい場合は、容量線５２に対してＯＮ信号を出力する。カウント値が上昇し発光時間データと同一又は発光時間データより大きくなった場合は、容量線５２に対してＯＦＦ信号を出力する。容量線５２は有機ＥＬ素子駆動回路７４（ｏ，ｅ）へ繋がっているので、発光時間データにより指定された期間内であれば有機ＥＬ素子駆動回路７４（ｏ，ｅ）にＯＮ信号が出力され、発光時間が経過すればＯＦＦ信号が出力されることになる。発光時間データは上述の通り６ビットなので、各画素に対する発光時間の長短によって２⁶＝６４階調が表現されることになる。なお、タイミングコントローラ６９からシフトレジスタ７１（ｏ，ｅ）へのタイミング入力信号ＳＲｎ（ｏ，ｅ）は、カウンタ７２のクロック周期を、主走査方向のライン数で除算した時間間隔で行われる。 有機ＥＬ素子駆動回路７４（ｏ，ｅ）は、コンパレータ７３（ｏ，ｅ）からの出力信号（容量線）とタイミングコントローラ６９からのタイミング信号ＯＥＬ１／Ｏ〜４／Ｅ（走査線）により、有機ＥＬ素子アノード接続端子７５と有機ＥＬ素子カソード接続端子７６で選択された有機ＥＬ素子７９をアクティブ・マトリクス駆動する。なお、この回路の詳細説明は図９で行う。

電力調整回路７７は、電力供給線を通して有機ＥＬ素子駆動回路群７４（ｏ，ｅ）への供給電力を調整する機能を持つ。この回路の電力調整は、例えば図８のごとく、ドライバＩＣ１に設けられたＶｒｅｆ端子に適当な値の外部抵抗等を付け、この外部抵抗をレーザ等でトリミングすることにより行われる。

図９は、有機ＥＬアレイ露光ヘッド駆動部の回路を示す。この回路は、４列の有機ＥＬ素子７９に対応して４つの有機ＥＬ素子駆動回路７８が接続されてなり、有機ＥＬ素子駆動回路群７４（ｏ，ｅ）を構成している。有機ＥＬ素子駆動回路群７４（ｏ，ｅ）は、図８で示すように、ドライバＩＣ１内部に奇数ライン、偶数ラインに分かれて存在する。

有機ＥＬ素子駆動回路群７４（ｏ，ｅ）の入力は、容量線５２、走査線５３、電力供給線５１である。容量線５２は本発明の第２信号線に相当し、図８のようにコンパレータ７３（ｏ，ｅ）の出力に接続されていて、４つの有機ＥＬ素子駆動回路７８に共通の信号線であり、有機ＥＬ素子７９のＯＮ／ＯＦＦを制御する。走査線５３は本発明の第１信号線に相当し、タイミングコントローラ６９の走査線出力であるタイミング信号ＯＥＬ１／Ｏ〜４／Ｅにより、各ラインの有機ＥＬ素子駆動回路７８を選択駆動する。電力供給線５１は、電力調整回路７７の出力に接続されていて、有機ＥＬ素子７９のドライブ電力供給ラインである。

一方、有機ＥＬ素子駆動回路群７４（ｏ，ｅ）の出力は、４つの有機ＥＬ素子７９を駆動する。カソード接続端子７５は、有機ＥＬ素子７９のカソードにそれぞれ接続され、アノード接続端子７６は、有機ＥＬ素子７９のアノード側に接続されコモン側（電力供給線）に接続されている。

図１０は、発光部とこれをアクティブ・マトリクス駆動させるための個々の有機ＥＬ素子駆動回路７８を示す回路図である。図１０において、発光部として有機ＥＬ（ＯＥＬ）素子７９を使用しており、Ｋはそのカソード端子、Ａはそのアノード端子である。アノード端子Ａは電力供給線５１に接続されている。５３は走査線であり、スイッチング用トランジスタ（Ｔｒ１）のゲートＧａに接続される。また、５２は容量線であり、スイッチング用トランジスタＴｒ１のソースＳａに接続される。５１は電力供給線、Ｃａはストレージキャパシタである。

有機ＥＬのドライビング用トランジスタ（Ｔｒ２）のソースＳｂはＧＮＤ５４され、ドレインＤｂは有機ＥＬのカソード端子Ｋに接続される。さらに、ドライビング用トランジスタＴｒ２のゲートＧｂは、スイッチング用のトランジスタＴｒ１のドレインＤａに接続されている。

次に、図１０の回路図の動作について説明する。スイッチング用トランジスタＴｒ１のソースに対してコンパレータ７３（ｏ，ｅ）から容量線５２に出力されたＯＮ信号が印加されている状態で、タイミングコントローラ６９からのタイミング信号ＯＥＬ１／Ｏ〜４／Ｅが走査線５３に通電すると、スイッチング用トランジスタＴｒ１がオンになる。このためドライビング用トランジスタＴｒ２のゲート電圧が上がり、ドレインＤｂとソースＳｂ間が導通状態になり、この結果、有機ＥＬ素子が動作して所定の光量で発光する。また、ストレージキャパシタＣａは容量線５２の電圧で充電される。

スイッチング用トランジスタＴｒ１をオフにした場合にも、ストレージキャパシタＣａに充電された電荷に基づいてドライビング用トランジスタＴｒ２は依然として導通状態となっているので、有機ＥＬ素子７９は発光状態を維持する。したがって、アクティブ・マトリクスをアレイアセンブリ２７に形成される各発光部の駆動回路に適用した場合には、スイッチング用トランジスタＴｒ１をオフにしたときでも、有機ＥＬ素子の動作が継続して発光を維持し、高輝度で画素の露光を行うことができる。また、このようなスイッチング用トランジスタＴｒ１をオフにした場合のストレージキャパシタＣａの電荷による発光維持は、スイッチング用トランジスタＴｒ１がオフである限り容量線５２の信号の如何に関わらず継続される。このため、４つの有機ＥＬ素子駆動回路７８で共通の容量線５２を用いて、後述のように有機ＥＬ素子の発光開始及び終了を時分割制御することができる。

コンパレータ７３（ｏ，ｅ）から容量線５２に出力される信号がＯＦＦとなり、かつ、タイミングコントローラ６９から走査線５３に出力されるタイミング信号ＯＥＬ１／Ｏ〜４／Ｅによりスイッチング用トランジスタＴｒ１がオンになった場合には、ストレージキャパシタＣａに充電されていた電荷はスイッチング用トランジスタＴｒ１を通じて容量線５２に吸収される。従って、ドライビング用トランジスタＴｒ２のゲート電圧が下がり、有機ＥＬ素子７９の発光が終了する。

図１１及び図１２に、図９及び図１０に対する変形例に係る有機ＥＬ素子駆動回路７８を示す。上記図９及び図１０の有機ＥＬ素子駆動回路７８では、発光部のアノード端子Ａを共通化し電力供給線５１に接続したが、本図１１及び図１２では、カソード端子Ｋを共通化してＧＮＤに接続している。この場合、アノード端子Ａを個々の有機ＥＬ素子駆動回路７８のドライビング用トランジスタＴｒ２のドレインＤｂに接続し、ドライビング用トランジスタＴｒ２のソースＳｂにはそれぞれ電力供給線５１を接続する。このような構成によっても、容量線５２より供給されるＯＮ／ＯＦＦ信号に従い、有機ＥＬ素子を駆動することができる。

なお、以上のようなドライバＩＣ１は周知の半導体製造技術を用いて構成できるので、製造方法の詳細な説明は省略する。

＜３．制御タイミング＞
図１３（ａ）は、図８のタイミングコントローラ６９の入力信号タイミングを示すもので、ドライバＩＣの入力信号のタイミングを示す。ドライバＩＣの制御ラインは、５組の差動ラインからなり、図１３（ａ）では、そのうち、発光時間データの取り込みに関するタイミングについて説明する。

ＳＰ（Ｐ／Ｎ）は、スタート信号で、発光時間データ受信前にパルスが発生し、以降、１９２画素×６ビット＝１１５２個の発光時間データ受信前毎に発生する。タイミングコントローラ６９は、このＳＰ（Ｐ／Ｎ）パルスの数をカウントして、このドライバＩＣに設定されたアドレス値と比較し、合致したときにそれ以降の１９２×６個のデータを取り込む。

ＳＤＣＬＫ（Ｐ／Ｎ）は、シリアルデータ同期クロックでそのクロックの立ち上がりと立ち下がりの両方でシリアルデータをリードする。ＳＤＣＬＫ周期は、各素子の最大発光時間を主軸方向の発光素子数で除して、さらに発光時間データ幅で除し、その値にＳＤＣＬＫ周期におけるリード回数を乗じた値となる。本図では、Ａ４，６００ｄｐｉ，５０ｐｐｍのタンデム・カラープリンタとした場合、以下のようになる。
最大発光時間＝１７０（μｓｅｃ）
主軸方向の発光素子数＝７６８０（個）
発光時間データ幅＝６（ビット）
ＳＤＣＬＫ周期におけるリード回数＝２（回）
ＳＤＣＬＫ周期＝１７０（μｓｅｃ）÷７６８０÷６×２≒７．４（ｎｓｅｃ）
従って、ＳＤＣＬＫの周波数は、約１３５．５ＭＨｚとなる。

ＳＤ（Ｐ／Ｎ）は、６ビット１組のシリアルデータ（発光時間データ）で、図１３（ａ）のごとく、ＳＤＣＬＫに同期して読み込まれる。

図１３（ｂ）は、図８のタイミングコントローラ６９の入力信号タイミングを示すもので、ドライバＩＣの５組の差動入力信号のうち、図１３（ａ）で示す入力信号以外の２組の入力信号のタイミングを示す。

ＲＣＬＲ（Ｐ／Ｎ）は、シフトレジスタ７０（ｏ，ｅ）のデータクリア信号で、このパルスにより、シフトレジスタ７１（ｏ，ｅ）へ出力される発光時間データがクリアされる。

ＴＣＣＬＫ（Ｐ／Ｎ）は、図８のタイミングコントローラ６９が制御する有機ＥＬ素子の発光時間制御に関わる基準クロックであり、これをもとに、ＳＨＩＦＴ ＣＬＫ、ＣＣＬＫ、ＯＥＬｎ（ｏ，ｅ）、ＳＲｎ（ｏ，ｅ）のタイミングが決められている。

図１４は、タイミングコントローラ６９からシフトレジスタ（ｏ，ｅ）７０へ送るパラレル画像データ（発光時間データ）の転送タイミングを示すものである。ＤＴＳＰ（Ｐ／Ｎ）は、画像データの転送スタート信号であり、ＤＣＬＫ（Ｐ／Ｎ）は、データ転送時の同期クロックである。ＰＡＤｎはパラレルの画像データであり、本説明は６ビットデータの場合を表す。ＰＡＤｎは、ＤＣＬＫの立ち上がりと立ち下がりに同期してシフトレジスタ７０（ｏ，ｅ）に順次書き込まれる。

図１５は、図８のタイミングコントローラ６９のセレクタ部出力信号タイミングの詳細を示す。

ＴＣＣＬＫは、有機ＥＬ素子の発光時間を制御するための基準クロックであり、各素子の最大発光時間を、発光時間制御分割数で除して、さらに副走査方向のライン数で除した周期とする。本図では、Ａ４，６００ｄｐｉ，５０ｐｐｍのタンデム・カラープリンタとした場合、以下のようになる。
最大発光時間＝１７０（μｓｅｃ）
発光時間制御分割数＝２⁶＝６４（分割）
副走査方向のライン数＝８（ライン）
ＴＣＣＬＫ周期＝１７０（μｓｅｃ）÷６４÷８≒３３２（ｎｓｅｃ）
従って、ＴＣＣＬＫの周波数は、約３ＭＨｚとなる。

ＳＨＩＦＴ ＣＬＫは、シフトレジスタ７１（ｏ，ｅ）のレジスタ保持値を順次シフトして行くためのクロックであり、各素子の最大発光時間を、発光時間制御分割数で除したものである。

ＣＣＬＫは、図８のカウンタ７２のカウント入力信号であり、ＳＨＩＦＴ ＣＬＫと同じ周波数である。

走査線信号ＯＥＬ１／Ｏとレジスタ選択信号ＳＲ１／Ｏは、同じタイミングで、ＳＨＩＦＴ ＣＬＫの立ち下がりから１番目のＴＣＣＬＫの立ち上がりに同期して、ＴＣＣＬＫクロック１周期分のパルスを発生する。

ＯＥＬ ＯＮ／ＯＦＦは、図８の有機ＥＬ素子７９のＯＮ時間（発光時間）を示すものであり、本例の場合、発光時間幅は、０μｓｅｃから最大発光時間１７０μｓｅｃである。

これらの信号に即して発光動作を説明する。レジスタ選択信号ＳＲ１／Ｏによりシフトレジスタ７１ｏの１段目のレジスタから出力された発光時間データは、カウンタ値と比較されて容量線５２にＯＮ又はＯＦＦの信号が出力される。一方これと同タイミングで、走査線信号ＯＥＬ１／Ｏが、１段目の有機ＥＬ素子駆動回路７８に一定時間ごとに出力される。

上述の通り、走査線信号ＯＥＬ１／ＯがＯＮとなったときに容量線５２がＯＮであれば、ＯＥＬ ＯＮとなり、有機ＥＬ素子７９が点灯する。そして、走査線信号ＯＥＬ１／ＯがＯＦＦとなっても、有機ＥＬ素子７９の点灯が維持される。更に走査線信号ＯＥＬ１／ＯがＯＮとなったときに容量線５２がＯＦＦであれば、ＯＥＬ ＯＦＦとなり、有機ＥＬ素子７９が消灯する。

図１６は、図８のタイミングコントローラ６９のセレクタ部と発光素子駆動回路の信号タイミングを示す。図１５では、基本的な動作の説明として、ＯＥＬ１／ＯとＳＲ１／Ｏについて述べたが、図１６では、副走査方向の偶数ラインと奇数ライン合わせて８ラインの有機ＥＬ素子の発光制御タイミングについて説明する。

走査線信号ＯＥＬｎ／Ｏとレジスタ選択信号ＳＲｎ／Ｏは、同じタイミングで、ＳＨＩＦＴ ＣＬＫの立ち下がりからｎ番目のＴＣＣＬＫの立ち上がりに同期して、ＴＣＣＬＫクロック１周期分のパルスを発生する。レジスタ選択信号ＳＲｎ／Ｏは、シフトレジスタ７１のｎライン目のレジスタ（図８参照）を選択するので、当該レジスタから出力された発光時間データがコンパレータ７３にてカウンタ値と比較され、容量線５２にＯＮ又はＯＦＦの信号が出力される。一方これと同タイミングで、走査線信号ＯＥＬｎ／Ｏは、ｎライン目の有機ＥＬ素子走査線（図８参照）を選択する。上述のように有機ＥＬ素子駆動回路７８は、走査線が選択されている時だけ、そのときの容量線５２の状態によって有機ＥＬ素子をＯＮ／ＯＦＦできる。従って容量線５２を共通にする他の有機ＥＬ素子駆動回路に接続された走査線の選択タイミングをずらすことにより、複数の有機ＥＬ素子駆動回路７８を時分割駆動することができる。

シフトレジスタ７１の各レジスタの発光時間データに基づく発光がすべて終了したら、ＳＨＩＦＴ ＣＬＫの６４パルスごとにシフトレジスタ７１の各レジスタの発光時間データを次のレジスタにシフトさせ、同様に発光させる。このとき、感光体と有機ＥＬアレイとの副走査方向の相対位置を移動させることにより、感光体上の同一画素に、同一の発光時間データに基づく露光を重ねて行うことができる。

本実施形態では、複数列の有機ＥＬ素子のＯＮ／ＯＦＦを時分割で制御するので、同一時点においてすべてを発光状態とすることができる。その反面、シフトレジスタ７１のデータ書き換え時間が長い場合には、有機ＥＬ素子の点灯に支障をきたすおそれがあるが、本実施形態では、ストア手段であるシフトレジスタ７０に１ライン分のデータを一旦ストアしてから、一気にシフトレジスタ７１にシフトさせるので、データ書き換えが短時間で済み、有機ＥＬ素子の点灯に支障をきたすことはない。

また本実施形態では、複数の有機ＥＬ素子駆動回路７８に共通のコンパレータ７３が、容量線５２を介して接続されている。本実施形態では、レジスタ選択信号ＳＲｎ／Ｏと走査線信号ＯＥＬｎ／Ｏとを同期させ、かつコンパレータ７３を共通にする他の有機ＥＬ素子駆動回路７８に接続された走査線の選択タイミングをずらしているので、コンパレータ７３を共通にしても複数の有機ＥＬ素子駆動回路７８を異なる発光時間で駆動することができる。

また本実施形態では、複数のコンパレータ７３ｏ、７３ｅに共通のカウンタ７２が接続されている。図１５及び図１６に示すように、カウンタクロックＣＣＬＫ１周期のうちに、レジスタ選択信号ＳＲｎによってすべての発光時間データとカウンタ出力とが比較されるので、カウンタ７２を共通にしても個々の発光時間データに基づく階調制御が可能である。

本発明に係る有機ＥＬアレイ露光ヘッドを上から見た平面図である。 基板３４に実装された状態におけるヘッドチップ１の一つを示す図であり、図２（ａ）はその平面図であり、図２（ｂ）はその長軸方向での断面図である。 ヘッドチップ１を２列千鳥状に配置する場合における各列毎のヘッドチップ１の間隔を説明するための平面図である。 図４（ａ）は有機ＥＬアレイ露光ヘッドの発光部の配置詳細を示す平面図であり、図４（ｂ）は図４（ａ）に示す有機ＥＬアレイ露光ヘッドを用いて、感光体面に露光したときの露光位置を説明する平面図である。 図４（ａ）の変形例に係る有機ＥＬ露光ヘッドの素子配置の参考平面図である。 タンデム方式プリンタにおける、露光ヘッド制御回路の全体構成を説明する図である。 有機ＥＬアレイ露光ヘッドの回路構成を示す図である。 有機ＥＬアレイ露光ヘッドに用いるドライバＩＣの回路構成を示す図である。 有機ＥＬアレイ露光ヘッド駆動部の回路構成を示す図である。 有機ＥＬ素子の駆動部の詳細回路を示す図である。 図９の変形例に係る有機ＥＬアレイ露光ヘッド駆動部の回路構成を示す図である。 図１０の変形例に係る有機ＥＬ素子の駆動部の詳細回路を示す図である。 ドライバＩＣの画像データ（発光時間データ）受信に関するタイミングを示す図である。 主軸方向のシフトレジスタに画像データを転送するタイミングを示す図である。 有機ＥＬアレイの通電を制御する部分の主な信号と、ＰＷＭ制御タイミングを示す図である。 有機ＥＬアレイを構成する複数ラインの、有機ＥＬに対する通電タイミングの詳細を示す図である。

符号の説明

１…有機ＥＬアレイ露光ヘッドチップ
２…有機ＥＬアレイ露光ヘッド
３…コネクタ
４ａ、４ｂ、４ｃ…発光部
５…ワイヤボンディングパッド
６…ワイヤボンディングパッド
７…ボンディングワイヤ
８…位置決め用パッド
９…位置決め用パッド
１３…集光レンズ
１９…光導穴
２５…発光部
２６…ドライバＩＣ
２７…有機ＥＬアレイアセンブリ
２８…集光レンズアセンブリ
３０…位置決め用パッド
３２…ダイスボンド材
３３…紫外線（ＵＶ）硬化樹脂接着剤
３４…基板
３５…異方導電性接着剤
４７…データ入力ライン
４８…電源ライン
５１…電力供給線
５２…容量線（第２信号線）
５３…走査線（第１信号線）
５４…ＧＮＤ
５７…データ制御ライン
５８…電源ライン
６４…プリンタコントローラ
６５…画像データ送信部（プリンタコントローラ側）
６６…差動信号配線
６８…プリンタエンジン側ヘッド制御部
６９…タイミングコントローラ
７０…シフトレジスタ（ｏ，ｅ）（ストア手段）
７１…シフトレジスタ（ｏ，ｅ）
７２…カウンタ
７３…コンパレータ（ｏ，ｅ）
７４…有機ＥＬ素子駆動回路（ｏ，ｅ）
７５…有機ＥＬ素子アノード接続端子
７６…有機ＥＬ素子カソード接続端子
７７…電力調整回路
７８…有機ＥＬ素子駆動回路詳細
７９…有機ＥＬ素子（発光素子）

Claims (8)

1. 所定方向に配列した複数の発光素子を順次発光させ、１画素を多重露光する光学ヘッドの制御装置であって、
   １画素分のデータを受信しストアするストア手段と、
   前記複数の発光素子にそれぞれ対応する複数のレジスタを有するシフトレジスタであって、前記ストア手段にストアされたデータを受信し、各レジスタのデータを順次シフトするシフトレジスタと、
   前記シフトレジスタの各レジスタのデータに基づき、それぞれ対応する発光素子を発光させる素子駆動回路と、
   を備えた、光学ヘッドの制御装置。
2. 副走査方向に配列した発光素子群を主走査方向に更に複数配列してなる発光素子マトリクスの各発光素子を前記副走査方向に順次発光させ、前記主走査方向に配置される複数の画素をそれぞれ多重露光する光学ヘッドの制御装置であって、
   画素データを１画素分ずつ受信して前記主走査方向に配置される前記複数の画素に対応するデータをストアするストア手段と、
   前記主走査方向に配置される前記複数の画素にそれぞれ対応する複数のシフトレジスタからなるシフトレジスタ群であって、各シフトレジスタは前記副走査方向に配列した前記発光素子群にそれぞれ対応する複数のレジスタを有し、前記ストア手段にストアされた各画素のデータを各シフトレジスタが受信し、各シフトレジスタ内で各レジスタのデータを順次シフトするシフトレジスタ群と、
   前記シフトレジスタの各レジスタのデータに基づき、それぞれ対応する発光素子を発光させる素子駆動回路と、
   を備えた、光学ヘッドの制御装置。
3. 請求項１又は請求項２において、
   前記発光素子は、発光開始信号の受信から発光終了信号の受信まで発光状態を継続させる素子駆動回路により駆動され、各発光素子の素子駆動回路に対する発光開始信号及び発光終了信号は、それぞれ時分割信号により伝達される、光学ヘッドの制御装置。
4. 請求項３において、
   前記素子駆動回路は、複数の第１信号線及びこれと交差する第２信号線を備え、第１信号線をアクティブにしたときの第２信号線のＯＮ／ＯＦＦにより、両信号線の交点に位置する発光素子の発光開始／終了を為すように構成されてなり、
   前記第２信号線のＯＮ又はＯＦＦと、前記第１信号線へのアクティブ信号出力とを同期させ、かつ第２信号線を共通にする他の素子駆動回路への第１信号線へのアクティブ信号出力時期をずらして、各発光素子の発光開始／終了を制御する、光学ヘッドの制御装置。
5. 請求項４において、
   前記シフトレジスタ内の各レジスタのデータと、各レジスタと同一ビット数のカウンタの出力とを比較して結果を前記第２信号線に出力するコンパレータを更に備え、
   前記カウンタは、第２信号線を共通にする他の素子駆動回路との間で共通とし、前記カウンタの周期を、前記複数の第１信号線へのアクティブ信号の出力時期のずれより長くした、光学ヘッドの制御装置。
6. 請求項５において、
   前記コンパレータは、第２信号線を共通にする他の素子駆動回路との間で共通とし、前記各レジスタのデータ取得及びカウンタとの比較を、前記第１信号線へのアクティブ信号出力とを同期させた、光学ヘッドの制御装置。
7. 所定方向に配列した複数の発光素子と、
   １画素分のデータを受信しストアするストア手段と、
   前記複数の発光素子にそれぞれ対応する複数のレジスタを有するシフトレジスタであって、前記ストア手段にストアされたデータを受信し、各レジスタのデータを順次シフトするシフトレジスタと、
   前記シフトレジスタの各レジスタのデータに基づき、それぞれ対応する発光素子を発光させる素子駆動回路と、
   を備え、前記所定方向に配列した複数の発光素子を順次発光させ、１画素を多重露光する光学ヘッド。
8. 副走査方向に配列した発光素子群を主走査方向に更に複数配列してなる発光素子マトリクスと、
   画素データを１画素分ずつ受信して前記主走査方向に配置される前記複数の画素に対応するデータをストアするストア手段と、
   前記主走査方向に配置される前記複数の画素にそれぞれ対応する複数のシフトレジスタからなるシフトレジスタ群であって、各シフトレジスタは前記副走査方向に配列した前記発光素子群にそれぞれ対応する複数のレジスタを有し、前記ストア手段にストアされた各画素のデータを各シフトレジスタが受信し、各シフトレジスタ内で各レジスタのデータを順次シフトするシフトレジスタ群と、
   前記シフトレジスタの各レジスタのデータに基づき、それぞれ対応する発光素子を発光させる素子駆動回路と、
   を備え、前記副走査方向に配列した各発光素子を前記副走査方向に順次発光させ、前記主走査方向に配置される複数の画素をそれぞれ多重露光する光学ヘッド。

Images