JP2005159747A - 無瞬断リコンフィグレーション方法及び装置 - Google Patents
無瞬断リコンフィグレーション方法及び装置 Download PDFInfo
- Publication number
- JP2005159747A JP2005159747A JP2003395840A JP2003395840A JP2005159747A JP 2005159747 A JP2005159747 A JP 2005159747A JP 2003395840 A JP2003395840 A JP 2003395840A JP 2003395840 A JP2003395840 A JP 2003395840A JP 2005159747 A JP2005159747 A JP 2005159747A
- Authority
- JP
- Japan
- Prior art keywords
- packet
- reconfiguration
- packet buffer
- information
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
【解決手段】コンフィグメモリ番号mに対応したパケットバッファ部202〜204を設け、パケットバッファ振分け部205が、コンフィグメモリ番号m毎に入力パケット1をグルーピングし、リコンフィギュアデバイス110が、当該グルーピングされたパケットグループ毎にリコンフィギュア回路113のリコンフィグレーションを実施する。
【選択図】図1
Description
図中、100は無瞬断リコンフィグレーション装置、1は入力パケット、2は出力パケット、3は入力パケット1を外部から受信する入力ポート、4は出力パケット2を外部に送信する出力ポート、101は無瞬断リコンフィグレーション処理部、102はパケットバッファ部、102−1〜102−6はパケット到着番号がP1〜P6のパケット(以下、「パケットP1〜P6」という。)を格納するそれぞれのパケットバッファ、103はパディング挿入部、110はリコンフィギュアデバイス、111は回路切替判定部、112はコンフィグメモリ、112−1〜112−3はリコンフィギュア回路を構成するために必要な回路構成情報(m=1〜3)が格納されたそれぞれのコンフィグメモリ、113はリコンフィギュア回路、120は出力パケット送信部、130はリコンフィギュア回路113をリコンフィギュアするために必要な通過分の空きデータを示すパディングD、131はリコンフィギュア回路113をリコンフィギュアするための回路構成情報を示すコンフィグメモリm、132はリコンフィギュア回路113のリコンフィギュアを指示するリコンフィギュア指示Rである。無瞬断リコンフィグレーション装置100は、入力ポート3、無瞬断リコンフィグレーション処理部101、リコンフィギュアデバイス110、出力パケット送信部120及び出力ポート4を備えている。また、無瞬断リコンフィグレーション処理部101はパケットバッファ部102及びパディング挿入部103を備え、リコンフィギュアデバイス110は回路切替判定部111、コンフィグレーションメモリ112及びリコンフィギュア回路113を備えている。
図1は、本発明の実施の形態に係る無瞬断リコンフィグレーション方法の原理を説明するブロック図である。無瞬断リコンフィグレーション装置200は、外部から入力パケット1を受信する入力ポート3、無瞬断リコンフィグレーション処理部201、リコンフィギュアデバイス110、出力パケット送信部120及び外部へ出力パケット2を送信する出力ポート4を備えている。また、無瞬断リコンフィグレーション処理部201は、入力パケット1を回路構成情報毎(コンフィグメモリ番号毎)に振り分けるパケットバッファ振分け部205と、振り分けられたパケットを格納するパケットバッファ部202〜204と、パケットバッファ部202〜204毎の許容遅延監視タイマ207〜209と、パケットバッファ部202〜204を選択しパケットを読み出す選択読出部210と、コンフィグメモリm131及びリコンフィギュア指示R132を付加したパディングD130を挿入するパディング挿入部211とを備えている。また、リコンフィギュアデバイス110は、回路切替判定部111とコンフィグメモリ112とリコンフィギュア回路113とを備えている。
選択読出部210は、パケットバッファ部202〜204のうちのいずれか一つを、許容遅延監視タイマ207〜209により許容遅延が検出された場合は当該パケットが蓄積されているパケットバッファ部を第1の優先順位とし、パケットデータの蓄積量が多いパケットバッファ部を第2の優先順位とした順番で選択する。
2 出力パケット
3 入力ポート
4 出力ポート
100,200 無瞬断リコンフィグレーション装置
101,201 無瞬断リコンフィグレーション処理部
102,202〜204 パケットバッファ部
102−1〜102−6,202−1〜202−3,203−1,204−1,204−2 パケットバッファ
103,211 パディング挿入部
110 リコンフィギュアデバイス
111 回路切替判定部
112,112−1〜112−3 コンフィグメモリ
113 リコンフィギュア回路
120 出力パケット送信部
130 パディングD
131 コンフィグメモリm
132 リコンフィギュア指示R
205 パケットバッファ振分け部
207〜209 許容遅延監視タイマ
210 選択読出部
Claims (10)
- 外部から受信したパケットに所定の処理を施して外部へ送信する際に、前記パケットの内部情報に基づいて複数の回路構成情報が格納されたコンフィグメモリから一つの回路構成情報を取得し、前記所定の処理を施す回路を構成するためのリコンフィグレーションを行う無瞬断リコンフィグレーション方法において、
前記コンフィグメモリに格納された回路構成情報にそれぞれ対応する複数のパケットバッファに、外部から受信したパケットを当該パケットの内部情報に基づいて振り分けて蓄積するステップと、
前記複数のパケットバッファから一つのパケットバッファを選択するステップと、
当該選択したパケットバッファに蓄積したパケットを読み出すステップと、
当該パケットバッファに対応する回路構成情報を前記コンフィグメモリから取得してリコンフィグレーションを行うステップとを有し、
前記パケットバッファ毎に蓄積したパケットを読み出してリコンフィグレーションを行うことを特徴とする無瞬断リコンフィグレーション方法。 - 外部から受信したパケットに所定の処理を施して外部へ送信する際に、前記パケットの内部情報に基づいて複数の回路構成情報が格納されたコンフィグメモリから一つの回路構成情報を取得し、前記所定の処理を施す回路を構成するためのリコンフィグレーションを行う無瞬断リコンフィグレーション方法において、
前記コンフィグメモリに格納された回路構成情報にそれぞれ対応する複数のパケットバッファに、外部から受信したパケットを当該パケットの内部情報に基づいて振り分けて蓄積するステップと、
前記複数のパケットバッファから一つのパケットバッファを選択するステップと、
当該選択したパケットバッファに蓄積したパケットを読み出すステップと、
前記パケットバッファを選択するステップにおいて以前と異なるパケットバッファを選択した場合には、回路構成情報を特定する情報及びリコンフィグレーションを指示する情報を付加したパディング情報を、前記読み出したパケットに挿入するステップと、
前記パケットに挿入した情報に基づいて、前記コンフィグメモリから回路構成情報を取得してリコンフィグレーションを行うステップと、
前記パディング情報をパケットから取り除いて外部に送信するステップとを有することを特徴とする無瞬断リコンフィグレーション方法。 - 請求項1または2に記載の無瞬断リコンフィグレーション方法において、
前記パケットバッファを選択するステップを、
パケットバッファ内のパケットの蓄積時間をパケットバッファ毎に監視し、当該蓄積時間が予め設定された許容遅延時間を超えた場合には、当該パケットバッファを優先して選択するステップとすることを特徴とする無瞬断リコンフィグレーション方法。 - 請求項1または2に記載の無瞬断リコンフィグレーション方法において、
前記パケットバッファを選択するステップを、
パケットバッファ内のパケットのデータ量をパケットバッファ毎に監視し、当該データ量が最も多いパケットバッファを優先して選択するステップとすることを特徴とする無瞬断リコンフィグレーション方法。 - 請求項1または2に記載の無瞬断リコンフィグレーション方法において、
前記パケットバッファを選択するステップを、
パケットバッファ内のパケットの蓄積時間及びパケットのデータ量をパケットバッファ毎に監視し、前記蓄積時間が予め設定された許容遅延時間を超えた場合には、当該パケットバッファを第1に優先して選択し、前記データ量が最も多いパケットバッファを第2に優先して選択するステップとすることを特徴とする無瞬断リコンフィグレーション方法。 - 外部から受信したパケットに所定の処理を施して外部へ送信する際に、前記パケットの内部情報に基づいて複数の回路構成情報が格納されたコンフィグメモリから一つの回路構成情報を取得し、前記所定の処理を施す回路を構成するためのリコンフィグレーションを行う無瞬断リコンフィグレーション装置において、
前記コンフィグメモリに格納された回路構成情報にそれぞれ対応する複数のパケットバッファと、
前記外部から受信したパケットを当該パケットの内部情報に基づいて振り分け、前記パケットバッファのうちの一つのパケットバッファに蓄積させる振分部と、
前記複数のパケットバッファから一つのパケットバッファを選択する選択部と、
前記選択部により選択されたパケットバッファに蓄積されたパケットを読み出す読出部と、
前記読出部により読み出されたパケットが蓄積されていたパケットバッファに対応する回路構成情報を前記コンフィグメモリから取得してリコンフィグレーションを行うリコンフィギュア部とを備え、
前記パケットバッファ毎に蓄積されたパケットを読み出してリコンフィグレーションを行うことを特徴とする無瞬断リコンフィグレーション装置。 - 外部から受信したパケットに所定の処理を施して外部へ送信する際に、前記パケットの内部情報に基づいて複数の回路構成情報が格納されたコンフィグメモリから一つの回路構成情報を取得し、前記所定の処理を施す回路を構成するためのリコンフィグレーションを行う無瞬断リコンフィグレーション装置において、
前記コンフィグメモリに格納された回路構成情報にそれぞれ対応する複数のパケットバッファと、
前記外部から受信したパケットを当該パケットの内部情報に基づいて振り分け、前記パケットバッファのうちの一つのパケットバッファに蓄積させる振分部と、
前記複数のパケットバッファから一つのパケットバッファを選択する選択部と、
前記選択部により選択されたパケットバッファに蓄積されたパケットを読み出す読出部と、
前記選択部により以前と異なるパケットバッファが選択された場合には、回路構成情報を特定する情報及びリコンフィグレーションを指示する情報を付加したパディング情報を、前記読出部により読み出されたパケットに挿入する挿入部と、
前記挿入部によりパケットに挿入された情報に基づいて、前記コンフィグメモリから回路構成情報を取得してリコンフィグレーションを行うリコンフィギュア部と、
前記パディング情報をパケットから取り除いて外部に送信する送信部とを備えたことを特徴とする無瞬断リコンフィグレーション装置。 - 請求項6または7に記載の無瞬断リコンフィグレーション装置において、
前記選択部は、
パケットバッファ内のパケットの蓄積時間をパケットバッファ毎に監視し、当該蓄積時間が予め設定された許容遅延時間を超えた場合には、当該パケットバッファを優先して選択することを特徴とする無瞬断リコンフィグレーション装置。 - 請求項6または7に記載の無瞬断リコンフィグレーション装置において、
前記選択部は、
パケットバッファ内のパケットのデータ量をパケットバッファ毎に監視し、当該データ量が最も多いパケットバッファを優先して選択することを特徴とする無瞬断リコンフィグレーション装置。 - 請求項6または7に記載の無瞬断リコンフィグレーション装置において、
前記選択部は、
パケットバッファ内のパケットの蓄積時間及びパケットのデータ量をパケットバッファ毎に監視し、前記蓄積時間が予め設定された許容遅延時間を超えた場合には、当該パケットバッファを第1に優先して選択し、前記データ量が最も多いパケットバッファを第2に優先して選択することを特徴とする無瞬断リコンフィグレーション装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003395840A JP4084287B2 (ja) | 2003-11-26 | 2003-11-26 | 無瞬断リコンフィグレーション方法及び装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003395840A JP4084287B2 (ja) | 2003-11-26 | 2003-11-26 | 無瞬断リコンフィグレーション方法及び装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005159747A true JP2005159747A (ja) | 2005-06-16 |
JP4084287B2 JP4084287B2 (ja) | 2008-04-30 |
Family
ID=34721497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003395840A Expired - Fee Related JP4084287B2 (ja) | 2003-11-26 | 2003-11-26 | 無瞬断リコンフィグレーション方法及び装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4084287B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009148021A1 (ja) * | 2008-06-03 | 2009-12-10 | 株式会社日立製作所 | パケット解析装置 |
-
2003
- 2003-11-26 JP JP2003395840A patent/JP4084287B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009148021A1 (ja) * | 2008-06-03 | 2009-12-10 | 株式会社日立製作所 | パケット解析装置 |
JP5211162B2 (ja) * | 2008-06-03 | 2013-06-12 | 株式会社日立製作所 | 情報処理装置および情報処理方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4084287B2 (ja) | 2008-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7161901B2 (en) | Automatic load balancing in switch fabrics | |
US6792002B2 (en) | Packet transfer system | |
EP2613479A1 (en) | Relay device | |
JP5742486B2 (ja) | 通信装置及びパケット振分方法 | |
US7987224B2 (en) | Audio signal processor and network system | |
US9319310B2 (en) | Distributed switchless interconnect | |
EP1501246B1 (en) | Network data re-routing | |
JP2016501475A (ja) | 受動相互接続及び分散型スイッチレススイッチングを行うルータ | |
FI85319B (fi) | Kopplingselement. | |
US6714537B1 (en) | Switch fabric architecture and techniques for implementing rapid hitless switchover | |
US7227861B2 (en) | Packet switch device | |
US6678277B1 (en) | Efficient means to provide back pressure without head of line blocking in a virtual output queued forwarding system | |
JP4084287B2 (ja) | 無瞬断リコンフィグレーション方法及び装置 | |
EP1670190A1 (en) | Switching between layer 2 switches as destination of IP packets from cards | |
US20020172156A1 (en) | Adaptive control of multiplexed input buffer channels | |
Cisco | Interface Adjustments | |
Cisco | Interface Adjustments | |
Cisco | Interface Adjustments | |
JP3917117B2 (ja) | 無瞬断リコンフィグレーション処理方法 | |
US8533378B2 (en) | Information processing device, data transfer circuit, and control method of information processing device | |
JP3801994B2 (ja) | 無瞬断リコンフィグレーション処理方法及び装置 | |
JP4084320B2 (ja) | 無瞬断リコンフィグレーション方法及びシステム | |
KR100299312B1 (ko) | 에이티엠 교환기의 셀 전송 중재 장치 및 방법 | |
JP4070753B2 (ja) | 無瞬断リコンフィギュレーション方法 | |
JP3511976B2 (ja) | パケットスイッチ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060405 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070613 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070613 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080214 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |