JP2005159747A - 無瞬断リコンフィグレーション方法及び装置 - Google Patents

無瞬断リコンフィグレーション方法及び装置 Download PDF

Info

Publication number
JP2005159747A
JP2005159747A JP2003395840A JP2003395840A JP2005159747A JP 2005159747 A JP2005159747 A JP 2005159747A JP 2003395840 A JP2003395840 A JP 2003395840A JP 2003395840 A JP2003395840 A JP 2003395840A JP 2005159747 A JP2005159747 A JP 2005159747A
Authority
JP
Japan
Prior art keywords
packet
reconfiguration
packet buffer
information
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003395840A
Other languages
English (en)
Other versions
JP4084287B2 (ja
Inventor
Hidenori Kai
英則 甲斐
Hiroki Yamada
博希 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2003395840A priority Critical patent/JP4084287B2/ja
Publication of JP2005159747A publication Critical patent/JP2005159747A/ja
Application granted granted Critical
Publication of JP4084287B2 publication Critical patent/JP4084287B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

【課題】リコンフィグレーションのために必要なパディングのパケットに挿入する回数を減少させることにより、パディングの総合のデータ量を減少させ、スループット劣化を軽減可能な無瞬断リコンフィグレーション方法及び装置を提供する。
【解決手段】コンフィグメモリ番号mに対応したパケットバッファ部202〜204を設け、パケットバッファ振分け部205が、コンフィグメモリ番号m毎に入力パケット1をグルーピングし、リコンフィギュアデバイス110が、当該グルーピングされたパケットグループ毎にリコンフィギュア回路113のリコンフィグレーションを実施する。
【選択図】図1

Description

本発明は、回路構成情報の変更可能なデバイスを用いた無瞬断リコンフィグレーション方式に関する。
図2に、従来の無瞬断リコンフィグレーション処理方法を説明するブロック図を示す。
図中、100は無瞬断リコンフィグレーション装置、1は入力パケット、2は出力パケット、3は入力パケット1を外部から受信する入力ポート、4は出力パケット2を外部に送信する出力ポート、101は無瞬断リコンフィグレーション処理部、102はパケットバッファ部、102−1〜102−6はパケット到着番号がP1〜P6のパケット(以下、「パケットP1〜P6」という。)を格納するそれぞれのパケットバッファ、103はパディング挿入部、110はリコンフィギュアデバイス、111は回路切替判定部、112はコンフィグメモリ、112−1〜112−3はリコンフィギュア回路を構成するために必要な回路構成情報(m=1〜3)が格納されたそれぞれのコンフィグメモリ、113はリコンフィギュア回路、120は出力パケット送信部、130はリコンフィギュア回路113をリコンフィギュアするために必要な通過分の空きデータを示すパディングD、131はリコンフィギュア回路113をリコンフィギュアするための回路構成情報を示すコンフィグメモリm、132はリコンフィギュア回路113のリコンフィギュアを指示するリコンフィギュア指示Rである。無瞬断リコンフィグレーション装置100は、入力ポート3、無瞬断リコンフィグレーション処理部101、リコンフィギュアデバイス110、出力パケット送信部120及び出力ポート4を備えている。また、無瞬断リコンフィグレーション処理部101はパケットバッファ部102及びパディング挿入部103を備え、リコンフィギュアデバイス110は回路切替判定部111、コンフィグレーションメモリ112及びリコンフィギュア回路113を備えている。
本無瞬断リコンフィグレーション装置100は、外部から入力ポート3を介して入力パケット1を入力し、当該パケットの内部情報に基づいてコンフィグメモリ112に格納された回路構成情報を取得し、リコンフィギュア回路113をリコンフィギュアし、所定のパケット処理をパイプラインで実施し、出力パケット送信部120及び出力ポート4を介して出力パケット2を外部に出力する。ここで、リコンフィギュアデバイス110においてリコンフィグレーションを実施するためには、リコンフィギュア回路113の回路変更が伴うため、リコンフィギュア回路113内にパケットが存在しないことが必要になる。このため、リコンフィギュア回路113の前段にパケットバッファ部102及びパディング挿入部103を備えた無瞬断リコンフィグレーション処理部101を設置し、パディング挿入部103が、パケットバッファ部102からパケットを読み出し、リコンフィギュアするために必要な空きデータを示すパディングD130に、回路構成情報を示すコンフィグメモリm131及びリコンフィギュア指示R132を付加したデータをパケットの切れ目に挿入する。そして、リコンフィギュア回路113がパディングD130を保持した時点で、コンフィグメモリ112から取得した回路構成情報を用いてリコンフィグレーションを実施することにより、無瞬断でリコンフィグレーションを実施する。
また、入力バッファ待ち合わせによる無瞬断リコンフィグレーション方法の具体例が、本特許出願時に未公開である先行出願(特願2003−27941号)の明細書に記載されている。この技術は、システムプロセッサから送信されたリコンフィグレーション指示信号を受信キューに保持し、蓄積指示信号を出力してからT1(入力パケットがパケット処理回路を通過するために必要な時間)以上の時間が経過後に、前記リコンフィグレーション指示信号をパケット処理回路に出力するものである。そして、パケット処理回路は、リコンフィグレーション指示信号を受信すると、リコンフィグレーションを実施する。
また、パイプライン動作するリコンフィギュアデバイスにおいて、シリアル多段構成のエレメント追加による回路規模の拡大に伴って入力パケットバッファ面数が大きくなるという課題を解決する技術が、本特許出願時に未公開である先行出願(特願2003−293120号)の明細書に記載されている。この技術は、無瞬断コンフィギュレーション処理部のパディング挿入部が所定の指示を受けると、回路遅延が最大の1リコンフィギュアデバイスにおける遅延分のパディングを生成し、リコンフィギュア識別子及び切替先コンフィグメモリ識別子を挿入したパケットをリコンフィギュアデバイスに転送するものである。そして、リコンフィギュアデバイスは、パケットを受信し前記識別子を認識すると、1リコンフィギュアデバイス遅延分のパディングを保持したタイミングでリコンフィグレーションを実施する。
一方、現用系スイッチ部と予備系スイッチ部とを備えたATMスイッチの冗長構成において、これらのスイッチ部を無瞬断で切り替える技術も開示されている(特許文献1を参照。)。この技術は、各スイッチ部の同一遅延優先クラスのキュー間で、遅延優先クラスの高い順にそれぞれのセル蓄積の合わせこみを行い、最も低い遅延優先クラスの切替制御セルの検出により、現用系から予備系に切り替えるものである。これにより、遅延優先制御機能を有する場合であっても、セル遅延が生じることなく無瞬断で冗長切り替えが可能になる。
特開平10−190683号公報(段落〔0034〕〔0035〕、図2)
しかしながら、上述した従来技術では、リコンフィグレーションは入力パケットの到着順に実施されるため、例えば、コンフィグメモリ番号が異なるパケットを連続して受信した場合には、パケット毎にパディングを挿入して回路を切り替える必要がある。この場合、リコンフィグレーションを実施する回数が増えるため、パディングデータ量が増加し、無瞬断リコンフィグレーション装置としてスループット劣化が大きくなるという問題があった。
そこで、本発明は上述した問題に鑑みてなされたものであり、その目的は、リコンフィグレーションのために必要なパディングのパケットに挿入する回数を減少させることにより、パディングの総合のデータ量を減少させ、無瞬断リコンフィグレーション装置のスループット劣化を軽減可能な無瞬断リコンフィグレーション方法及び装置を提供することにある。
上記の問題を解決するために、請求項1の発明は、外部から受信したパケットに所定の処理を施して外部へ送信する際に、前記パケットの内部情報に基づいて複数の回路構成情報が格納されたコンフィグメモリから一つの回路構成情報を取得し、前記所定の処理を施す回路を構成するためのリコンフィグレーションを行う無瞬断リコンフィグレーション方法において、前記コンフィグメモリに格納された回路構成情報にそれぞれ対応する複数のパケットバッファに、外部から受信したパケットを当該パケットの内部情報に基づいて振り分けて蓄積するステップと、前記複数のパケットバッファから一つのパケットバッファを選択するステップと、当該選択したパケットバッファに蓄積したパケットを読み出すステップと、当該パケットバッファに対応する回路構成情報を前記コンフィグメモリから取得してリコンフィグレーションを行うステップとを有し、前記パケットバッファ毎に蓄積したパケットを読み出してリコンフィグレーションを行うことを特徴とする。
また、請求項2の発明は、外部から受信したパケットに所定の処理を施して外部へ送信する際に、前記パケットの内部情報に基づいて複数の回路構成情報が格納されたコンフィグメモリから一つの回路構成情報を取得し、前記所定の処理を施す回路を構成するためのリコンフィグレーションを行う無瞬断リコンフィグレーション方法において、前記コンフィグメモリに格納された回路構成情報にそれぞれ対応する複数のパケットバッファに、外部から受信したパケットを当該パケットの内部情報に基づいて振り分けて蓄積するステップと、前記複数のパケットバッファから一つのパケットバッファを選択するステップと、当該選択したパケットバッファに蓄積したパケットを読み出すステップと、前記パケットバッファを選択するステップにおいて以前と異なるパケットバッファを選択した場合には、回路構成情報を特定する情報及びリコンフィグレーションを指示する情報を付加したパディング情報を、前記読み出したパケットに挿入するステップと、前記パケットに挿入した情報に基づいて、前記コンフィグメモリから回路構成情報を取得してリコンフィグレーションを行うステップと、前記パディング情報をパケットから取り除いて外部に送信するステップとを有することを特徴とする。
また、請求項3の発明は請求項1または2に記載の無瞬断リコンフィグレーション方法において、前記パケットバッファを選択するステップを、パケットバッファ内のパケットの蓄積時間をパケットバッファ毎に監視し、当該蓄積時間が予め設定された許容遅延時間を超えた場合には、当該パケットバッファを優先して選択するステップとすることを特徴とする。
また、請求項4の発明は、請求項1または2に記載の無瞬断リコンフィグレーション方法において、前記パケットバッファを選択するステップを、パケットバッファ内のパケットのデータ量をパケットバッファ毎に監視し、当該データ量が最も多いパケットバッファを優先して選択するステップとすることを特徴とする。
また、請求項5の発明は、請求項1または2に記載の無瞬断リコンフィグレーション方法において、前記パケットバッファを選択するステップを、パケットバッファ内のパケットの蓄積時間及びパケットのデータ量をパケットバッファ毎に監視し、前記蓄積時間が予め設定された許容遅延時間を超えた場合には、当該パケットバッファを第1に優先して選択し、前記データ量が最も多いパケットバッファを第2に優先して選択するステップとすることを特徴とする。
また、請求項6の発明は、外部から受信したパケットに所定の処理を施して外部へ送信する際に、前記パケットの内部情報に基づいて複数の回路構成情報が格納されたコンフィグメモリから一つの回路構成情報を取得し、前記所定の処理を施す回路を構成するためのリコンフィグレーションを行う無瞬断リコンフィグレーション装置において、前記コンフィグメモリに格納された回路構成情報にそれぞれ対応する複数のパケットバッファと、前記外部から受信したパケットを当該パケットの内部情報に基づいて振り分け、前記パケットバッファのうちの一つのパケットバッファに蓄積させる振分部と、前記複数のパケットバッファから一つのパケットバッファを選択する選択部と、前記選択部により選択されたパケットバッファに蓄積されたパケットを読み出す読出部と、前記読出部により読み出されたパケットが蓄積されていたパケットバッファに対応する回路構成情報を前記コンフィグメモリから取得してリコンフィグレーションを行うリコンフィギュア部とを備え、前記パケットバッファ毎に蓄積されたパケットを読み出してリコンフィグレーションを行うことを特徴とする。
また、請求項7の発明は、外部から受信したパケットに所定の処理を施して外部へ送信する際に、前記パケットの内部情報に基づいて複数の回路構成情報が格納されたコンフィグメモリから一つの回路構成情報を取得し、前記所定の処理を施す回路を構成するためのリコンフィグレーションを行う無瞬断リコンフィグレーション装置において、前記コンフィグメモリに格納された回路構成情報にそれぞれ対応する複数のパケットバッファと、前記外部から受信したパケットを当該パケットの内部情報に基づいて振り分け、前記パケットバッファのうちの一つのパケットバッファに蓄積させる振分部と、前記複数のパケットバッファから一つのパケットバッファを選択する選択部と、前記選択部により選択されたパケットバッファに蓄積されたパケットを読み出す読出部と、前記選択部により以前と異なるパケットバッファが選択された場合には、回路構成情報を特定する情報及びリコンフィグレーションを指示する情報を付加したパディング情報を、前記読出部により読み出されたパケットに挿入する挿入部と、前記挿入部によりパケットに挿入された情報に基づいて、前記コンフィグメモリから回路構成情報を取得してリコンフィグレーションを行うリコンフィギュア部と、前記パディング情報をパケットから取り除いて外部に送信する送信部とを備えたことを特徴とする。
また、請求項8の発明は、請求項6または7に記載の無瞬断リコンフィグレーション装置において、前記選択部を、パケットバッファ内のパケットの蓄積時間をパケットバッファ毎に監視し、当該蓄積時間が予め設定された許容遅延時間を超えた場合には、当該パケットバッファを優先して選択する選択部とすることを特徴とする。
また、請求項9の発明は、請求項6または7に記載の無瞬断リコンフィグレーション装置において、前記選択部を、パケットバッファ内のパケットのデータ量をパケットバッファ毎に監視し、当該データ量が最も多いパケットバッファを優先して選択する選択部とすることを特徴とする。
また、請求項10の発明は、請求項6または7に記載の無瞬断リコンフィグレーション装置において、前記選択部を、パケットバッファ内のパケットの蓄積時間及びパケットのデータ量をパケットバッファ毎に監視し、前記蓄積時間が予め設定された許容遅延時間を超えた場合には、当該パケットバッファを第1に優先して選択し、前記データ量が最も多いパケットバッファを第2に優先して選択する選択部とすることを特徴とする。
本発明によれば、リコンフィグレーションを実施するための回路構成情報毎にパケットを振り分け、振り分けられたパケット毎(パケットバッファ毎)にリコンフィグレーションを実施するようにした。これにより、リコンフィグレーションの実施回数が少なくなるから、パケットへのパディング挿入回数が減少し、パディングのデータ量が減少する。従って、スループット劣化を軽減することが可能になる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
図1は、本発明の実施の形態に係る無瞬断リコンフィグレーション方法の原理を説明するブロック図である。無瞬断リコンフィグレーション装置200は、外部から入力パケット1を受信する入力ポート3、無瞬断リコンフィグレーション処理部201、リコンフィギュアデバイス110、出力パケット送信部120及び外部へ出力パケット2を送信する出力ポート4を備えている。また、無瞬断リコンフィグレーション処理部201は、入力パケット1を回路構成情報毎(コンフィグメモリ番号毎)に振り分けるパケットバッファ振分け部205と、振り分けられたパケットを格納するパケットバッファ部202〜204と、パケットバッファ部202〜204毎の許容遅延監視タイマ207〜209と、パケットバッファ部202〜204を選択しパケットを読み出す選択読出部210と、コンフィグメモリm131及びリコンフィギュア指示R132を付加したパディングD130を挿入するパディング挿入部211とを備えている。また、リコンフィギュアデバイス110は、回路切替判定部111とコンフィグメモリ112とリコンフィギュア回路113とを備えている。
尚、パケットバッファ部202は、コンフィグメモリ番号m=1の回路構成情報によりリコンフィギュア回路113をリコンフィギュアする必要のあるパケットを格納するバッファであり、本図ではパケットバッファ202−1にパケットP2が、パケットバッファ202−2にパケットP4が、パケットバッファ202−3にパケットP6がそれぞれ格納されている。同様に、パケットバッファ部203は、コンフィグメモリ番号m=2の回路構成情報によりリコンフィギュア回路113をリコンフィギュアする必要のあるパケットを格納するバッファであり、本図ではパケットバッファ203−1にパケットP1が格納されている。また、パケットバッファ部204は、コンフィグメモリ番号m=3の回路構成情報によりリコンフィギュア回路113をリコンフィギュアする必要のあるパケットを格納するバッファであり、本図ではパケットバッファ204−1にパケットP3が、パケットバッファ204−2にパケットP5がそれぞれ格納されている。
コンフィグメモリ112は、リコンフィギュア回路を構成するために必要な回路構成情報(m=1〜3)がそれぞれ格納されたコンフィグメモリ112−1〜112−3を備えている。また、パディングD130は、リコンフィギュア回路113をリコンフィギュアするために必要な通過分の空きデータであり。コンフィグメモリm131は、リコンフィギュア回路113をリコンフィギュアするためのコンフィグメモリの番号(m=1〜3)である。リコンフィギュア指示R132は、リコンフィギュア回路113のリコンフィギュアを指示する情報である。
図1を参照して、本発明の実施の形態に係る無瞬断リコンフィグレーション方法について説明する。前提として、リコンフィギュアデバイス110は、複数の回路構成情報を格納したコンフィグメモリ112−1〜112−3(m=1〜3)を備え、そのうちの一つのコンフィグメモリを用いてリコンフィギュアされたリコンフィギュア回路113が動作するものとする。無瞬断リコンフィグレーション処理部201内のパケットバッファ振分け部205は、入力パケット1の回路構成情報に関する内部情報に基づいてパケットバッファ部202〜204を決定し、入力パケット1を振り分けて格納する。パケットバッファ部202〜204は、コンフィグメモリ番号m毎にグルーピングされたパケットデータを蓄積する。許容遅延監視タイマ207〜209は、それぞれのパケットバッファ部202〜204に蓄積されたパケットについて、予め設定された許容遅延時間を超えないように監視する。選択読出部210は、パケットバッファ部202〜204のいずれか一つのパケットバッファ部を所定の選択理論に従って選択し、そのパケットバッファ部からパケットを読み出す。パディング挿入部211は、選択読出部210においてパケットの読み出し元であるパケットバッファ部202〜204の切り替えがあった場合に、切り替えた時点で(切り替え後のパケットに対して)、コンフィグメモリm131及びリコンフィギュア指示R132を付加したパディングD130をパケットの切れ目に挿入し、当該パケットをリコンフィギュアデバイス110に転送する。変更がない場合は、コンフィグメモリm131及びリコンフィギュア指示R132を付加したパディングD130を挿入しないで、パケットをリコンフィギュアデバイス110に転送する。
リコンフィギュアデバイス110及び出力パケット送信部120は、図2に示した従来の無瞬断リコンフィグレーション装置100と同様の処理を行う。すなわち、回路切替判定部111は、パディング挿入部211から転送されたパケットのコンフィグメモリm131及びリコンフィギュア指示R132に基づいて、リコンフィギュア回路113の回路切り替えを判定する。そして、リコンフィギュアデバイス110は、回路を切り替える場合には、コンフィグメモリ112から該当する回路構成情報を取得し、リコンフィギュア回路113がパディングD130を保持した時点でリコンフィグレーションを実施する。これにより、リコンフィギュアデバイス110は、無瞬断でリコンフィグレーションを実施することができる。そして、リコンフィギュア回路113は、所定のパケット処理をパイプラインで実施する。また、出力パケット送信部120は、コンフィグメモリm131及びリコンフィギュア指示R132を付加したパディングD130を取り除いて、出力パケット2を生成し、当該出力パケット2を出力ポート4を介して外部に送信する。
次に、無瞬断リコンフィグレーション処理部201の選択読出部210がパケットを読み出す際の、パケットバッファ部202〜204の選択理論について説明する。
選択読出部210は、パケットバッファ部202〜204のうちのいずれか一つを、許容遅延監視タイマ207〜209により許容遅延が検出された場合は当該パケットが蓄積されているパケットバッファ部を第1の優先順位とし、パケットデータの蓄積量が多いパケットバッファ部を第2の優先順位とした順番で選択する。
以下、図1を参照して、パケットバッファ部202〜204の選択理論を具体的に説明する。まず、パケットバッファ振分け部205は、入力ポート3を介して入力パケット1を受信すると、入力パケット1の内部情報に基づいて当該入力パケット1に対応するパケットバッファ部202〜204を決定し、入力パケット1を振り分ける。図2では、パケットP1がコンフィグメモリ番号m=2に対応するパケットバッファ部203のパケットバッファ203−1に、パケットP2,P4,P6がコンフィグメモリ番号m=1に対応するパケットバッファ部202のパケットバッファ202−1〜202−3に、パケットP3,P5がコンフィグメモリ番号m=3に対応するパケットバッファ部204のパケットバッファ204−1,204−2に蓄積されている。許容遅延監視タイマ207〜208は、パケットバッファ部202〜204にパケットP1〜P6が格納されると、それぞれ許容遅延監視タイマを起動し、パケットの蓄積時間を監視する。
図1に示したように、パケットバッファ部202〜204にパケットP1〜P6が格納されている状態において、選択読出部210は、パケットデータの蓄積量が一番多いパケットバッファ部202を選択する。そして、選択読出部210は、パケットバッファ部202からパケットP2,P4,P6の順番にパケットを読み出してパディング挿入部211に転送する。ここで、選択読出部210がパケットP6をパケットバッファ部202から読み出しているときに、許容遅延監視タイマ207がパケットP1について許容時間に達したことを検出すると、選択読出部210は、読み出し中のパケットP6の読み出しを完了させた後に、パケットバッファ部202からの読み出しを中断し、直ちにパケットバッファ部203からパケットP1を読み出すように切り替える。
一方、パディング挿入部211は、選択読出部210がパケットバッファ部203からパケットバッファ部202に読み出しを切り替えるタイミングで、コンフィグメモリm131(ここではm=2)及びリコンフィギュア指示R132を付加したパディングD130をパケットの切れ目に挿入する。すなわち、パディング挿入部211は、パディングD130等をパケットP6とパケットP1との切れ目に挿入する。
リコンフィギュアデバイス110の回路切替判定部111は、パケット内のコンフィグメモリm131及びリコンフィギュア指示R132を読み取り、回路切り替えを判定する。そして、リコンフィギュアデバイス110は、リコンフィギュア回路113がパディングD130の空きを保持した時点で、コンフィグメモリm131(m=2)に基づいてコンフィグメモリ112−2(m=2)から回路構成情報を取得し、無瞬断でリコンフィグレーションを実施する。
次に、図3を用いて、本発明の実施の形態に係る無瞬断リコンフィグレーション装置200におけるパケットフローと、従来技術の無瞬断リコンフィグレーション装置100におけるパケットフローとを比較して説明する。140〜170は、図2に示した従来の無瞬断リコンフィグレーション装置100における規定点a〜dのパケットフローである。また、240〜270は、図1に示した本発明の実施の形態に係る無瞬断リコンフィグレーション装置200における規定点a〜dのパケットフローである。
規定点aにおけるパケットフロー140,240は、共に同じ条件のフローである。規定点bにおける従来のパケットフロー150は、パケットP1〜P6の番号順であるのに対し、本発明のパケットフロー250は、コンフィグメモリ番号m毎にグルーピングされている(並び替えられている)。規定点cにおけるパケットフロー160は、パケットP1〜P6毎にコンフィグメモリ番号が異なるため、各パケットP1〜P6の間にパディングが挿入されているのに対し、本発明のパケットフロー260は、コンフィグメモリ番号m毎に並び替えられているため、コンフィグメモリ番号mが変わるまでパディングが挿入されていない。従って、従来のパケットフローに比べて本発明の実施の形態のパケットフローの方が、確率的にパディング挿入回数が少なくなり、パディングデータ量が少なくて済む。
以上のように、本発明の実施の形態によれば、コンフィグメモリ番号mに対応したパケットバッファ部202〜204を設け、パケットバッファ振分け部205が、コンフィグメモリ番号m毎に入力パケット1をグルーピングし、リコンフィギュアデバイス110が、当該グルーピングされたパケットグループ毎にリコンフィギュア回路113のリコンフィグレーションを実施するようにした。これにより、リコンフィギュアデバイス110は、コンフィグメモリ番号mが変化するまでリコンフィグレーションを実施する必要がなく、リコンフィグレーションの実施回数を少なくできる。従って、リコンフィグレーションを実施するために必要なパディングをパケットに挿入する回数を少なくでき、総合的なパディングのデータ量を少なくできるから、従来技術に比べてスループット劣化の軽減化を図ることができる。
また、本発明の実施の形態によれば、選択読出部210が、パケットバッファ部202〜204の中から、許容遅延が検出されたパケットP1が蓄積されているパケットバッファ部203を選択し、そこから優先してパケットを読み出すようにした。これにより、パケット単位で所定の転送速度を補償することができるから、パケット単位のスループット劣化の軽減化を図ることができる。
また、本発明の実施の形態によれば、選択読出部210が、パケットバッファ部202〜204の中から、蓄積されているパケットのデータ量が一番多いパケットバッファ部202を選択し、そこから優先してパケットを読み出すようにした。これにより、パケットデータ量が一番多いパケットバッファ部202では許容遅延時間を超える可能性が高いものの、パケットが滞留する時間が短くなり、許容遅延が発生する度合いが低減する。従って、所定の転送速度を補償することができるから、スループット劣化の軽減化を効果的に図ることができる。
また、本発明の実施の形態によれば、選択読出部210が、パケットバッファ部202〜204の中から、許容遅延が検出されたパケットが蓄積されているパケットバッファ部を第1に優先して選択し、また、蓄積されているパケットのデータ量が一番多いパケットバッファ部を第2に優先して選択し、この優先順位に従ってパケットバッファ部からパケットを読み出すようにした。これにより、スループット劣化の軽減化を更に効果的に図ることができる。
以上実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、その技術思想を逸脱しない範囲で種々変形可能である。例えば、上記実施の形態において、選択読出部210及び許容遅延監視タイマ207〜209をパケットバッファ部202〜204及びパディング挿入部211から独立して備えるようにしたが、パケットバッファ部202〜204の機能の一部として、またはパディング挿入部211の機能の一部として備えるようにしてもよい。
また、上記実施の形態において、3個のパケットバッファ部202〜204を備えるようにしたが、3個に限定されるものではない。すなわち、パケットバッファ部は、コンフィグメモリ112に備えたコンフィグメモリの数(回路構成情報の数)を考慮した個数、例えば、同じ個数を備えるようにすればよい。
本発明の実施の形態に係る無瞬断リコンフィグレーション方法を説明するブロック図である。 従来の無瞬断リコンフィグレーション方法を説明するブロック図である。 本発明の実施の形態におけるパケットフローと従来技術におけるパケットフローとを比較説明する図である。
符号の説明
1 入力パケット
2 出力パケット
3 入力ポート
4 出力ポート
100,200 無瞬断リコンフィグレーション装置
101,201 無瞬断リコンフィグレーション処理部
102,202〜204 パケットバッファ部
102−1〜102−6,202−1〜202−3,203−1,204−1,204−2 パケットバッファ
103,211 パディング挿入部
110 リコンフィギュアデバイス
111 回路切替判定部
112,112−1〜112−3 コンフィグメモリ
113 リコンフィギュア回路
120 出力パケット送信部
130 パディングD
131 コンフィグメモリm
132 リコンフィギュア指示R
205 パケットバッファ振分け部
207〜209 許容遅延監視タイマ
210 選択読出部

Claims (10)

  1. 外部から受信したパケットに所定の処理を施して外部へ送信する際に、前記パケットの内部情報に基づいて複数の回路構成情報が格納されたコンフィグメモリから一つの回路構成情報を取得し、前記所定の処理を施す回路を構成するためのリコンフィグレーションを行う無瞬断リコンフィグレーション方法において、
    前記コンフィグメモリに格納された回路構成情報にそれぞれ対応する複数のパケットバッファに、外部から受信したパケットを当該パケットの内部情報に基づいて振り分けて蓄積するステップと、
    前記複数のパケットバッファから一つのパケットバッファを選択するステップと、
    当該選択したパケットバッファに蓄積したパケットを読み出すステップと、
    当該パケットバッファに対応する回路構成情報を前記コンフィグメモリから取得してリコンフィグレーションを行うステップとを有し、
    前記パケットバッファ毎に蓄積したパケットを読み出してリコンフィグレーションを行うことを特徴とする無瞬断リコンフィグレーション方法。
  2. 外部から受信したパケットに所定の処理を施して外部へ送信する際に、前記パケットの内部情報に基づいて複数の回路構成情報が格納されたコンフィグメモリから一つの回路構成情報を取得し、前記所定の処理を施す回路を構成するためのリコンフィグレーションを行う無瞬断リコンフィグレーション方法において、
    前記コンフィグメモリに格納された回路構成情報にそれぞれ対応する複数のパケットバッファに、外部から受信したパケットを当該パケットの内部情報に基づいて振り分けて蓄積するステップと、
    前記複数のパケットバッファから一つのパケットバッファを選択するステップと、
    当該選択したパケットバッファに蓄積したパケットを読み出すステップと、
    前記パケットバッファを選択するステップにおいて以前と異なるパケットバッファを選択した場合には、回路構成情報を特定する情報及びリコンフィグレーションを指示する情報を付加したパディング情報を、前記読み出したパケットに挿入するステップと、
    前記パケットに挿入した情報に基づいて、前記コンフィグメモリから回路構成情報を取得してリコンフィグレーションを行うステップと、
    前記パディング情報をパケットから取り除いて外部に送信するステップとを有することを特徴とする無瞬断リコンフィグレーション方法。
  3. 請求項1または2に記載の無瞬断リコンフィグレーション方法において、
    前記パケットバッファを選択するステップを、
    パケットバッファ内のパケットの蓄積時間をパケットバッファ毎に監視し、当該蓄積時間が予め設定された許容遅延時間を超えた場合には、当該パケットバッファを優先して選択するステップとすることを特徴とする無瞬断リコンフィグレーション方法。
  4. 請求項1または2に記載の無瞬断リコンフィグレーション方法において、
    前記パケットバッファを選択するステップを、
    パケットバッファ内のパケットのデータ量をパケットバッファ毎に監視し、当該データ量が最も多いパケットバッファを優先して選択するステップとすることを特徴とする無瞬断リコンフィグレーション方法。
  5. 請求項1または2に記載の無瞬断リコンフィグレーション方法において、
    前記パケットバッファを選択するステップを、
    パケットバッファ内のパケットの蓄積時間及びパケットのデータ量をパケットバッファ毎に監視し、前記蓄積時間が予め設定された許容遅延時間を超えた場合には、当該パケットバッファを第1に優先して選択し、前記データ量が最も多いパケットバッファを第2に優先して選択するステップとすることを特徴とする無瞬断リコンフィグレーション方法。
  6. 外部から受信したパケットに所定の処理を施して外部へ送信する際に、前記パケットの内部情報に基づいて複数の回路構成情報が格納されたコンフィグメモリから一つの回路構成情報を取得し、前記所定の処理を施す回路を構成するためのリコンフィグレーションを行う無瞬断リコンフィグレーション装置において、
    前記コンフィグメモリに格納された回路構成情報にそれぞれ対応する複数のパケットバッファと、
    前記外部から受信したパケットを当該パケットの内部情報に基づいて振り分け、前記パケットバッファのうちの一つのパケットバッファに蓄積させる振分部と、
    前記複数のパケットバッファから一つのパケットバッファを選択する選択部と、
    前記選択部により選択されたパケットバッファに蓄積されたパケットを読み出す読出部と、
    前記読出部により読み出されたパケットが蓄積されていたパケットバッファに対応する回路構成情報を前記コンフィグメモリから取得してリコンフィグレーションを行うリコンフィギュア部とを備え、
    前記パケットバッファ毎に蓄積されたパケットを読み出してリコンフィグレーションを行うことを特徴とする無瞬断リコンフィグレーション装置。
  7. 外部から受信したパケットに所定の処理を施して外部へ送信する際に、前記パケットの内部情報に基づいて複数の回路構成情報が格納されたコンフィグメモリから一つの回路構成情報を取得し、前記所定の処理を施す回路を構成するためのリコンフィグレーションを行う無瞬断リコンフィグレーション装置において、
    前記コンフィグメモリに格納された回路構成情報にそれぞれ対応する複数のパケットバッファと、
    前記外部から受信したパケットを当該パケットの内部情報に基づいて振り分け、前記パケットバッファのうちの一つのパケットバッファに蓄積させる振分部と、
    前記複数のパケットバッファから一つのパケットバッファを選択する選択部と、
    前記選択部により選択されたパケットバッファに蓄積されたパケットを読み出す読出部と、
    前記選択部により以前と異なるパケットバッファが選択された場合には、回路構成情報を特定する情報及びリコンフィグレーションを指示する情報を付加したパディング情報を、前記読出部により読み出されたパケットに挿入する挿入部と、
    前記挿入部によりパケットに挿入された情報に基づいて、前記コンフィグメモリから回路構成情報を取得してリコンフィグレーションを行うリコンフィギュア部と、
    前記パディング情報をパケットから取り除いて外部に送信する送信部とを備えたことを特徴とする無瞬断リコンフィグレーション装置。
  8. 請求項6または7に記載の無瞬断リコンフィグレーション装置において、
    前記選択部は、
    パケットバッファ内のパケットの蓄積時間をパケットバッファ毎に監視し、当該蓄積時間が予め設定された許容遅延時間を超えた場合には、当該パケットバッファを優先して選択することを特徴とする無瞬断リコンフィグレーション装置。
  9. 請求項6または7に記載の無瞬断リコンフィグレーション装置において、
    前記選択部は、
    パケットバッファ内のパケットのデータ量をパケットバッファ毎に監視し、当該データ量が最も多いパケットバッファを優先して選択することを特徴とする無瞬断リコンフィグレーション装置。
  10. 請求項6または7に記載の無瞬断リコンフィグレーション装置において、
    前記選択部は、
    パケットバッファ内のパケットの蓄積時間及びパケットのデータ量をパケットバッファ毎に監視し、前記蓄積時間が予め設定された許容遅延時間を超えた場合には、当該パケットバッファを第1に優先して選択し、前記データ量が最も多いパケットバッファを第2に優先して選択することを特徴とする無瞬断リコンフィグレーション装置。
JP2003395840A 2003-11-26 2003-11-26 無瞬断リコンフィグレーション方法及び装置 Expired - Fee Related JP4084287B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003395840A JP4084287B2 (ja) 2003-11-26 2003-11-26 無瞬断リコンフィグレーション方法及び装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003395840A JP4084287B2 (ja) 2003-11-26 2003-11-26 無瞬断リコンフィグレーション方法及び装置

Publications (2)

Publication Number Publication Date
JP2005159747A true JP2005159747A (ja) 2005-06-16
JP4084287B2 JP4084287B2 (ja) 2008-04-30

Family

ID=34721497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003395840A Expired - Fee Related JP4084287B2 (ja) 2003-11-26 2003-11-26 無瞬断リコンフィグレーション方法及び装置

Country Status (1)

Country Link
JP (1) JP4084287B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009148021A1 (ja) * 2008-06-03 2009-12-10 株式会社日立製作所 パケット解析装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009148021A1 (ja) * 2008-06-03 2009-12-10 株式会社日立製作所 パケット解析装置
JP5211162B2 (ja) * 2008-06-03 2013-06-12 株式会社日立製作所 情報処理装置および情報処理方法

Also Published As

Publication number Publication date
JP4084287B2 (ja) 2008-04-30

Similar Documents

Publication Publication Date Title
US7161901B2 (en) Automatic load balancing in switch fabrics
US6792002B2 (en) Packet transfer system
EP2613479A1 (en) Relay device
JP5742486B2 (ja) 通信装置及びパケット振分方法
US7987224B2 (en) Audio signal processor and network system
US9319310B2 (en) Distributed switchless interconnect
EP1501246B1 (en) Network data re-routing
JP2016501475A (ja) 受動相互接続及び分散型スイッチレススイッチングを行うルータ
FI85319B (fi) Kopplingselement.
US6714537B1 (en) Switch fabric architecture and techniques for implementing rapid hitless switchover
US7227861B2 (en) Packet switch device
US6678277B1 (en) Efficient means to provide back pressure without head of line blocking in a virtual output queued forwarding system
JP4084287B2 (ja) 無瞬断リコンフィグレーション方法及び装置
EP1670190A1 (en) Switching between layer 2 switches as destination of IP packets from cards
US20020172156A1 (en) Adaptive control of multiplexed input buffer channels
Cisco Interface Adjustments
Cisco Interface Adjustments
Cisco Interface Adjustments
JP3917117B2 (ja) 無瞬断リコンフィグレーション処理方法
US8533378B2 (en) Information processing device, data transfer circuit, and control method of information processing device
JP3801994B2 (ja) 無瞬断リコンフィグレーション処理方法及び装置
JP4084320B2 (ja) 無瞬断リコンフィグレーション方法及びシステム
KR100299312B1 (ko) 에이티엠 교환기의 셀 전송 중재 장치 및 방법
JP4070753B2 (ja) 無瞬断リコンフィギュレーション方法
JP3511976B2 (ja) パケットスイッチ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060405

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070613

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080214

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130222

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees