JP2005156341A - Tester simulation system and tester simulation method - Google Patents

Tester simulation system and tester simulation method Download PDF

Info

Publication number
JP2005156341A
JP2005156341A JP2003395050A JP2003395050A JP2005156341A JP 2005156341 A JP2005156341 A JP 2005156341A JP 2003395050 A JP2003395050 A JP 2003395050A JP 2003395050 A JP2003395050 A JP 2003395050A JP 2005156341 A JP2005156341 A JP 2005156341A
Authority
JP
Japan
Prior art keywords
tester
test
dut
switch means
simulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003395050A
Other languages
Japanese (ja)
Other versions
JP4538714B2 (en
Inventor
Sadashige Anzai
定樹 安斉
Fumihiko Kobayashi
文彦 小林
Mikio Sawara
幹央 佐原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2003395050A priority Critical patent/JP4538714B2/en
Publication of JP2005156341A publication Critical patent/JP2005156341A/en
Application granted granted Critical
Publication of JP4538714B2 publication Critical patent/JP4538714B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a tester simulation system and a tester simulation method easily performing pull-up or pull-down on the basis of a test program. <P>SOLUTION: The present invention improves a tester simulation system for simulating a test of a device under test on the basis of a test program. The system comprises DUT simulation means which simulates the operation of the device under test, first switching means which pulls up a pin of the DUT simulation means, second switching means which pulls down the pin of the DUT simulation means, and setting determination means which turns on or off the first and second switching means on the basis of the setting of an active load of the test program and the setting of a comparator. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、テストプログラムに基づいて、被試験対象、例えばＩＣ、ＬＳＩ等のテスタによる試験をシミュレーションするテスタシミュレーション装置及びテスタシミュレーション方法に関し、テストプログラムに基づいて、容易にプルアップまたはプルダウンが行えるテスタシミュレーション装置及びテスタシミュレーション方法に関するものである。   The present invention relates to a tester simulation apparatus and a tester simulation method for simulating a test by a tester such as an IC or LSI based on a test program, and a tester that can be easily pulled up or pulled down based on a test program The present invention relates to a simulation apparatus and a tester simulation method.

テスタ（ＩＣテスタ）は、テストプログラムに基づいて、被試験対象（以下ＤＵＴと略す）に入力パターンを与え、ＤＵＴからの出力と期待値パターンとを比較し、ＤＵＴの良否の判定を行なうものである。近年、テスタにより、実際にＤＵＴを試験する前に、ＤＵＴ、テスタをモデルとして、テストプログラムをシミュレーションして、テストプログラムの動作確認を行っている。このような装置は、例えば、非特許文献１等に記載されている。   The tester (IC tester) gives an input pattern to an object to be tested (hereinafter abbreviated as DUT) based on a test program, compares the output from the DUT with an expected value pattern, and determines the quality of the DUT. is there. In recent years, before a DUT is actually tested by a tester, a test program is simulated using the DUT and the tester as models to check the operation of the test program. Such an apparatus is described in Non-Patent Document 1, for example.

甲元芳雄，「第１章 ＳＯＣテストの基礎知識 その１」，Ｄｅｓｉｇｎ Ｗａｖｅ Ｍａｇａｚｉｎｅ，ＣＱ出版社，２００１年１２月１日，Ｎｏ．４９，ｐ．８６−９３Yoshio Komoto, “Chapter 1 Basic Knowledge of SOC Test, Part 1”, Design Wave Magazine, CQ Publisher, December 1, 2001, No. 49, p. 86-93

ＤＵＴを試験する際のパターンの印加時に、ＤＵＴのピンをプルアップまたはプルダウンして、ＤＵＴの出力を期待値にて判定する場合がよくある。この際、実ＤＵＴを実テスタにより試験する場合には、使用するケースによりプルアップだったりプルダウンだったりするため、実テスタのもつアクティブロードによりプルアップやプルダウンを切り替えて、各種のテストケースの実行を行っている。このような装置を図２に示し説明する。   When applying a pattern for testing the DUT, the DUT pin is often pulled up or pulled down to determine the output of the DUT with an expected value. At this time, when testing an actual DUT with an actual tester, it may be a pull-up or pull-down depending on the use case, so various test cases can be executed by switching the pull-up or pull-down according to the active load of the actual tester. It is carried out. Such an apparatus is shown and described in FIG.

図２において、ＤＵＴ１はＩＣ、ＬＳＩ等で、出力をプルアップまたはプルダウンさせる必要のあるピンを有する。アクティブロード２はダイオードブリッジで構成され、ＤＵＴ１に接続し、スレショルド電圧Ｖｔｈに基づいて、ソース電流Ｉｏｌ、シンク電流Ｉｏｈにより、ＤＵＴ１に対して、電流の供給、流出を行う。つまり、ソース電流Ｉｏｌはプラスの電流値で、シンク電流Ｉｏｈはマイナスの電流値である。そして、アクティブロード２はダイオードＤ１〜Ｄ４により構成される。ダイオードＤ１，Ｄ２は、アノード同士を接続し、接続点にソース電流Ｉｏｌが与えられる。ダイオードＤ３，Ｄ４は、カソード同士を接続し、接続点からシンク電流Ｉｏｈが与えられる。そして、ダイオードＤ１は、カソードをダイオードＤ３のアノードに接続すると共に、ＤＵＴ１のピンに接続する。ダイオードＤ２は、カソードをダイオードＤ４のアノードに接続すると共に、接続点にスレショルドＶｔｈが与えられる。コンパレータ３はウィンドウコンパレータで、入力端をＤＵＴ１のピンに接続し、ハイレベル比較電圧Ｖｏｈ、ロウレベル比較電圧Ｖｏｌと比較し、比較結果、ハイレベル比較電圧Ｖｏｈとの比較結果、ロウレベル比較電圧Ｖｏｌとの比較結果の出力を行う。   In FIG. 2, DUT 1 is an IC, LSI, or the like, and has pins that require output to be pulled up or pulled down. The active load 2 is composed of a diode bridge, is connected to the DUT 1, and supplies and discharges current to and from the DUT 1 by the source current Iol and the sink current Ioh based on the threshold voltage Vth. That is, the source current Iol has a positive current value, and the sink current Ioh has a negative current value. The active load 2 is composed of diodes D1 to D4. The diodes D1 and D2 connect anodes to each other, and a source current Iol is applied to the connection point. The diodes D3 and D4 connect the cathodes to each other and receive a sink current Ioh from the connection point. The diode D1 has a cathode connected to the anode of the diode D3 and is connected to a pin of the DUT1. The diode D2 has a cathode connected to the anode of the diode D4 and is given a threshold Vth at the connection point. The comparator 3 is a window comparator, and has an input terminal connected to the pin of the DUT 1 and compares it with the high level comparison voltage Voh and the low level comparison voltage Vol. The comparison result, the comparison result with the high level comparison voltage Voh, and the low level comparison voltage Vol Output the comparison result.

まず、ＤＵＴ１のピンをプルアップさせる場合、スレショルド電圧Ｖｔｈをコンパレータ３のハイレベル比較電圧Ｖｏｈより高くする。そして、ソース電流Ｉｏｌを”０”より大きくし、シンク電流Ｉｏｈを”０”にする。これにより、ＤＵＴ１のピンはプルアップさせられる。そして、ＤＵＴ１の試験を行い、ＤＵＴ１のピンからの出力をコンパレータ３が入力し、ハイレベル比較電圧Ｖｏｈ、ロウレベル比較電圧Ｖｏｌと比較し、ハイレベルかロウレベルかハイインピーダンスか、つまり、ハイレベル比較電圧Ｖｏｈとの比較結果、ロウレベル比較電圧Ｖｏｌとの比較結果を出力する。この比較結果と期待値とを図示しない装置により比較し、ＤＵＴ１の良否の判定が行われる。   First, when pulling up the pin of DUT1, the threshold voltage Vth is set higher than the high level comparison voltage Voh of the comparator 3. Then, the source current Iol is set larger than “0”, and the sink current Ioh is set to “0”. Thereby, the pin of DUT1 is pulled up. Then, the test of DUT1 is performed, and the output from the pin of DUT1 is input to the comparator 3 and compared with the high level comparison voltage Voh and the low level comparison voltage Vol, which is high level, low level or high impedance, that is, the high level comparison voltage. A comparison result with Voh and a comparison result with low level comparison voltage Vol are output. The comparison result and the expected value are compared by a device (not shown) to determine whether the DUT 1 is good or bad.

次に、ＤＵＴ１のピンをプルダウンさせる場合、スレショルド電圧Ｖｔｈをコンパレータ３のロウレベル比較電圧Ｖｏｌより低くする。そして、ソース電流Ｉｏｌを”０”にし、シンク電流Ｉｏｈを”０”より小さくする。これにより、ＤＵＴ１はプルダウンさせられる。そして、ＤＵＴ１の試験を行い、ＤＵＴ１のピンからの出力をコンパレータ３が入力し、ハイレベル比較電圧Ｖｏｈ、ロウレベル比較電圧Ｖｏｌと比較し、ハイレベルかロウレベルかハイインピーダンスかの比較結果を出力する。この比較結果と期待値とを図示しない装置により比較し、ＤＵＴ１の良否の判定が行われる。   Next, when pulling down the pin of DUT 1, the threshold voltage Vth is made lower than the low level comparison voltage Vol of the comparator 3. Then, the source current Iol is set to “0” and the sink current Ioh is set to be smaller than “0”. Thereby, DUT1 is pulled down. Then, the test of DUT1 is performed, and the output from the pin of DUT1 is inputted to the comparator 3, and compared with the high level comparison voltage Voh and the low level comparison voltage Vol, and the comparison result of high level, low level or high impedance is outputted. The comparison result and the expected value are compared by a device (not shown) to determine whether the DUT 1 is good or bad.

これに対して、この試験を論理シミュレーション装置上で実現しようとした場合、アクティブロードはアナログ回路なので実現することができない。また、アナログ回路でＤＵＴ、テスタのモデルを作成し、アナログシミュレーションを行った場合、シミュレーションに莫大な時間が必要となってしまう。そこで、通常、プルアップまたはプルダウンを行う回路モデルを作成し、アクティブロードの代用をさせている。このような装置を図３に示し説明する。   On the other hand, when this test is to be realized on the logic simulation device, the active load cannot be realized because it is an analog circuit. In addition, when an analog circuit is used to create a DUT / tester model and perform an analog simulation, an enormous amount of time is required for the simulation. Therefore, a circuit model that performs pull-up or pull-down is usually created to substitute for an active load. Such an apparatus is shown and described in FIG.

図３において、ＤＵＴシミュレーション手段４は、ＤＵＴの動作をシミュレーションする。記憶部５は、各種設定が記述されているテストプログラムを記憶する。テスタシミュレーション手段６は、記憶部５のテストプログラムに基づいて、ＤＵＴシミュレーション手段４と信号の授受を行い、テスタの動作をシミュレーションする。そして、テスタシミュレーション手段６は、ＦＥＴ６１，６２、テーブル６３、設定手段６４、コンパレータ６５等を有する。ＦＥＴ６１は、ソースがハイレベル電圧ＶＨに接続し、ドレインがＤＵＴシミュレーション手段４のピンに接続する。ＦＥＴ６２は、ソースがＤＵＴシミュレーション手段４のピン（ＦＥＴ６１と同一ピン）に接続し、ドレインがロウレベル電圧ＶＬに接続する。テーブル６３は、テスト項目番号とＦＥＴ６１，６２のオン、オフ情報の対応を示す。設定手段６４はテスト項目番号を入力し、テーブル６３に基づいて、ＦＥＴ６１，６２のオン、オフを行う。コンパレータ６５はウィンドウコンパレータで、ＤＵＴシミュレーション手段４のピン（ＦＥＴ６１，６２と同一ピン）の出力を入力し、ハイレベル比較電圧、ロウレベル比較電圧と比較し、比較結果を出力する。   In FIG. 3, the DUT simulation means 4 simulates the operation of the DUT. The storage unit 5 stores a test program in which various settings are described. The tester simulation means 6 exchanges signals with the DUT simulation means 4 based on the test program stored in the storage unit 5 to simulate the operation of the tester. The tester simulation unit 6 includes FETs 61 and 62, a table 63, a setting unit 64, a comparator 65, and the like. The FET 61 has a source connected to the high level voltage VH and a drain connected to a pin of the DUT simulation means 4. The FET 62 has a source connected to a pin of the DUT simulation means 4 (the same pin as the FET 61) and a drain connected to the low level voltage VL. The table 63 shows the correspondence between the test item numbers and the on / off information of the FETs 61 and 62. The setting means 64 inputs the test item number and turns the FETs 61 and 62 on and off based on the table 63. The comparator 65 is a window comparator, which receives the output of the pin of the DUT simulation means 4 (the same pin as the FETs 61 and 62), compares it with the high level comparison voltage and the low level comparison voltage, and outputs the comparison result.

まず、テストプログラムからユーザが内容を判断し、テスト項目番号ごとにプルアップさせるかプルダウンさせるかを判断し、プルアップさせる場合、ＦＥＴ６１をオン、ＦＥＴ６２をオフ、プルダウンさせる場合、ＦＥＴ６１をオフ、ＦＥＴ６２をオンの情報をテーブル６３に記述する。   First, the user determines the contents from the test program, determines whether to pull up or pull down for each test item number. When pulling up, FET 61 is on, FET 62 is off, and when pulling down, FET 61 is off, FET 62 ON information is described in the table 63.

そして、テスタシミュレーション手段６は、記憶部５からテストプログラムを読み出し、テストプログラムからテスト項目番号を抽出し、設定手段６４に与える。設定手段６４は、テスト項目番号によりテーブル６３からＦＥＴ６１，６２のオン、オフ情報を取得し、設定部６４はＦＥＴ６１，６２にオン、オフを指示する。そして、テスタシミュレーション手段６は、ＤＵＴシミュレーション手段４に対して、図示しないドライバから、テストプログラムの入力パターンにより信号を出力し、ＤＵＴシミュレーション手段４は応答をコンパレータ６５に出力する。コンパレータ６５は、ハイレベル比較電圧、ロウレベル比較電圧と比較し、ハイレベルかロウレベルかハイインピーダンスかの比較結果を出力する。この比較結果により、テスタシミュレーション手段６の本体（図示せず）は、テストプログラムの期待値と比較し、良否の判定を行う。   Then, the tester simulation means 6 reads the test program from the storage unit 5, extracts the test item number from the test program, and gives it to the setting means 64. The setting means 64 acquires the on / off information of the FETs 61 and 62 from the table 63 based on the test item number, and the setting unit 64 instructs the FETs 61 and 62 to turn on / off. Then, the tester simulation means 6 outputs a signal to the DUT simulation means 4 from a driver (not shown) according to the input pattern of the test program, and the DUT simulation means 4 outputs a response to the comparator 65. The comparator 65 compares with a high level comparison voltage and a low level comparison voltage, and outputs a comparison result of high level, low level, or high impedance. Based on the comparison result, the main body (not shown) of the tester simulation means 6 compares the expected value of the test program with each other to determine pass / fail.

このように、アクティブロードの代わりに、ＤＵＴのピンに対するプルアップまたはプルダウンの接続を、事前に、テストプログラムをユーザが解釈して、ピンごとに、プルアップまたはプルダウンを行う指定を、テスト項目番号ごとに、テーブル６３の設定をしなければならない。従って、テストプログラムを変更した場合、再度テーブル６３の設定もしなければならないという問題点があった。   In this way, instead of the active load, the pull-up or pull-down connection to the pins of the DUT is preliminarily interpreted by the user, and the test item number is designated to perform pull-up or pull-down for each pin. Each time the table 63 must be set. Therefore, when the test program is changed, there is a problem that the table 63 must be set again.

そこで、本発明の目的は、テストプログラムに基づいて、容易にプルアップまたはプルダウンが行えるテスタシミュレーション装置及びテスタシミュレーション方法を実現することにある。   Therefore, an object of the present invention is to realize a tester simulation apparatus and a tester simulation method that can be easily pulled up or pulled down based on a test program.

このような課題を達成するために、本発明のうち請求項１記載の発明は、
テストプログラムに基づいて、被試験対象のテスタによる試験をシミュレーションするテスタシミュレーション装置において、
前記被試験対象の動作をシミュレーションするＤＵＴシミュレーション手段と、
このＤＵＴシミュレーション手段のピンをプルアップする第１のスイッチ手段と、
前記ＤＵＴシミュレーション手段のピンをプルダウンする第２のスイッチ手段と、
前記テストプログラムのアクティブロードの設定及びコンパレータの設定に基づいて、前記第１、第２のスイッチ手段のオンまたはオフを行う設定判定手段と
を備えたことを特徴とするものである。
請求項２記載の発明は、請求項１記載の発明において、
設定判定手段は、アクティブロードのスレショルド電圧値、ソース電流値、シンク電流値及びコンパレータのハイレベル、ロウレベル比較電圧値に基づいて、第１、第２のスイッチ手段のオンまたはオフを行うことを特徴とするものである。
請求項３記載の発明は、請求項２記載の発明において、
設定判定手段は、（スレショルド電圧値）＞（ハイレベル比較電圧値）、かつ、（ソース電流値）＞０のとき、第１のスイッチ手段をオンとし、（スレショルド電圧値）＜（ロウレベル比較電圧値）、かつ、（シンク電流値）＜０のとき、第２のスイッチ手段をオンとすることを特徴とするものである。
請求項４記載の発明は、請求項１〜３のいずれかに記載の発明において、
第１のスイッチ手段は、ハイレベル電圧に接続し、オン、オフし、第２のスイッチ手段は、ロウレベル電圧に接続し、オン、オフすることを特徴とするものである。
請求項５記載の発明は、
テストプログラムに基づいて、第１のスイッチ手段により、被試験対象のピンをプルアップし、第２のスイッチ手段により、被試験対象のピンをプルダウンし、被試験対象とテスタとをシミュレーションするテスタシミュレーション方法において、
前記テストプログラムのアクティブロードの設定及びコンパレータの設定に基づいて、前記第１、第２のスイッチ手段のオンまたはオフを行うことを特徴とするものである。 In order to achieve such a problem, the invention according to claim 1 of the present invention is:
In a tester simulation device that simulates a test by a tester to be tested based on a test program,
DUT simulation means for simulating the operation of the test object;
First switch means for pulling up the pins of the DUT simulation means;
Second switch means for pulling down a pin of the DUT simulation means;
And a setting determination unit for turning on or off the first and second switch units based on the active load setting and the comparator setting of the test program.
The invention according to claim 2 is the invention according to claim 1,
The setting determination means turns on or off the first and second switch means based on the threshold voltage value of the active load, the source current value, the sink current value, and the high level and low level comparison voltage values of the comparator. It is what.
The invention according to claim 3 is the invention according to claim 2,
The setting determination means turns on the first switch means when (threshold voltage value)> (high level comparison voltage value) and (source current value)> 0, and (threshold voltage value) <(low level comparison voltage) Value) and (sink current value) <0, the second switch means is turned on.
The invention according to claim 4 is the invention according to any one of claims 1 to 3,
The first switch means is connected to a high level voltage and turned on and off, and the second switch means is connected to a low level voltage and turned on and off.
The invention according to claim 5
Based on the test program, the first switch means pulls up the pins to be tested, and the second switch means pulls down the pins to be tested to test the test target and the tester. In the method
The first and second switch means are turned on or off based on the active load setting and the comparator setting of the test program.

本発明によれば、テストプログラムのアクティブロードの設定及びコンパレータの設定に基づいて、第１、第２のスイッチ手段のオンまたはオフを行うので、テストプログラムに基づいて、容易にプルアップまたはプルダウンが行える。これにより、テストプログラムが変更されても、変更に対応してプルアップまたはプルダウンを行うことができる。   According to the present invention, the first and second switch means are turned on or off based on the active load setting and the comparator setting of the test program. Therefore, pull-up or pull-down can be easily performed based on the test program. Yes. Thereby, even if the test program is changed, pull-up or pull-down can be performed in accordance with the change.

以下本発明を図面を用いて詳細に説明する。図１は本発明の一実施例を示した構成図である。ここで、図３と同一のものは同一符号を付し、説明を省略する。   Hereinafter, the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of the present invention. Here, the same components as those in FIG.

図１において、設定判定手段６６は、テーブル６３、設定手段６４の代わりに、テスタシミュレーション手段６に設けられ、記憶部５のテストプログラムのアクティブロードの設定及びコンパレータの設定に基づいて、ＦＥＴ６１，６２のオンまたはオフを行う。   In FIG. 1, the setting determination unit 66 is provided in the tester simulation unit 6 instead of the table 63 and the setting unit 64, and the FETs 61 and 62 are based on the setting of the active load of the test program in the storage unit 5 and the setting of the comparator. Turn on or off.

このような装置の動作を説明する。テスタシミュレーション手段６は、記憶部５からテストプログラムを読み出し、アクティブロードのスレショルド電圧値Ｖｔｈ、ソース電流値Ｉｏｌ、シンク電流値Ｉｏｈ及びコンパレータのハイレベル比較電圧値Ｖｏｈ、ロウレベル比較電圧値Ｖｏｌを、設定判定手段６６に与える。設定判定手段６６は、（スレショルド電圧値Ｖｔｈ）＞（ハイレベル比較電圧値Ｖｏｈ）、かつ、（ソース電流値Ｉｏｌ）＞０のとき、ＦＥＴ６１をオンとし、（スレショルド電圧値Ｖｔｈ）＜（ロウレベル比較電圧値Ｖｏｌ）、かつ、（シンク電流値Ｉｏｈ）＜０のとき、ＦＥＴ６２をオンとする。   The operation of such an apparatus will be described. The tester simulation means 6 reads the test program from the storage unit 5, and sets the active load threshold voltage value Vth, the source current value Iol, the sink current value Ioh, the comparator high level comparison voltage value Voh, and the low level comparison voltage value Vol. This is given to the judging means 66. The setting determination unit 66 turns on the FET 61 when (threshold voltage value Vth)> (high level comparison voltage value Voh) and (source current value Iol)> 0, and (threshold voltage value Vth) <(low level comparison). When the voltage value Vol) and (sink current value Ioh) <0, the FET 62 is turned on.

そして、テスタシミュレーション手段６は、ＤＵＴシミュレーション手段４に対して、図示しないドライバから、テストプログラムの入力パターンにより信号を出力し、ＤＵＴシミュレーション手段４は応答をコンパレータ６５に出力する。コンパレータ６５は、ハイレベル比較電圧Ｖｏｈ、ロウレベル比較電圧Ｖｏｌと比較し、ハイレベルかロウレベルかハイインピーダンスかの比較結果を出力する。この比較結果により、テスタシミュレーション手段６の本体は、テストプログラムの期待値と比較し、良否の判定を行う。   Then, the tester simulation means 6 outputs a signal to the DUT simulation means 4 from a driver (not shown) according to the input pattern of the test program, and the DUT simulation means 4 outputs a response to the comparator 65. The comparator 65 compares with the high level comparison voltage Voh and the low level comparison voltage Vol, and outputs a comparison result between the high level, the low level, and the high impedance. Based on this comparison result, the main body of the tester simulation means 6 compares the expected value of the test program with each other to determine pass / fail.

このように、設定判定手段６６が、記憶部５のテストプログラムのアクティブロードの設定及びコンパレータの設定に基づいて、ＦＥＴ６１，６２のオンまたはオフを行うので、テストプログラムに基づいて、容易にプルアップまたはプルダウンが行える。これにより、テストプログラムが変更されても、変更に対応してプルアップまたはプルダウンを行うことができる。   As described above, the setting determination unit 66 turns on or off the FETs 61 and 62 based on the active load setting and the comparator setting of the test program in the storage unit 5, so that the pull-up can be easily performed based on the test program. Or pull down. Thereby, even if the test program is changed, pull-up or pull-down can be performed in accordance with the change.

なお、本発明はこれに限定されるものではなく、ＦＥＴ６１，６２で構成した例を示したがトランジスタで構成してもよい。要するに、ＤＵＴシミュレーション手段４の出力ピンをプルアップまたはプルダウンが行えるスイッチ手段であればよい。   Note that the present invention is not limited to this, and an example in which the FETs 61 and 62 are configured is shown, but a transistor may be used. In short, any switch means that can pull up or pull down the output pin of the DUT simulation means 4 may be used.

本発明の一実施例を示した構成図である。It is the block diagram which showed one Example of this invention. ＩＣテスタの構成を示した図である。It is the figure which showed the structure of IC tester. 従来のテスタシミュレーション装置の構成を示した図である。It is the figure which showed the structure of the conventional tester simulation apparatus.

符号の説明Explanation of symbols

４ ＤＵＴシミュレーション手段
５ 記憶部
６ テスタシミュレーション手段
６１，６２ ＦＥＴ
６５ コンパレータ
６６ 設定判定手段
4 DUT simulation means 5 Storage unit 6 Tester simulation means 61, 62 FET
65 Comparator 66 Setting Determination Means

Claims (5)

テストプログラムに基づいて、被試験対象のテスタによる試験をシミュレーションするテスタシミュレーション装置において、
前記被試験対象の動作をシミュレーションするＤＵＴシミュレーション手段と、
このＤＵＴシミュレーション手段のピンをプルアップする第１のスイッチ手段と、
前記ＤＵＴシミュレーション手段のピンをプルダウンする第２のスイッチ手段と、
前記テストプログラムのアクティブロードの設定及びコンパレータの設定に基づいて、前記第１、第２のスイッチ手段のオンまたはオフを行う設定判定手段と
を備えたことを特徴とするテスタシミュレーション装置。 In a tester simulation device that simulates a test by a tester to be tested based on a test program,
DUT simulation means for simulating the operation of the test object;
First switch means for pulling up the pins of the DUT simulation means;
Second switch means for pulling down a pin of the DUT simulation means;
A tester simulation apparatus comprising: setting determination means for turning on or off the first and second switch means based on an active load setting and a comparator setting of the test program. 設定判定手段は、アクティブロードのスレショルド電圧値、ソース電流値、シンク電流値及びコンパレータのハイレベル、ロウレベル比較電圧値に基づいて、第１、第２のスイッチ手段のオンまたはオフを行うことを特徴とする請求項１記載のテスタシミュレーション装置。   The setting determination means turns on or off the first and second switch means based on the threshold voltage value of the active load, the source current value, the sink current value, and the high level and low level comparison voltage values of the comparator. The tester simulation apparatus according to claim 1. 設定判定手段は、（スレショルド電圧値）＞（ハイレベル比較電圧値）、かつ、（ソース電流値）＞０のとき、第１のスイッチ手段をオンとし、（スレショルド電圧値）＜（ロウレベル比較電圧値）、かつ、（シンク電流値）＜０のとき、第２のスイッチ手段をオンとすることを特徴とする請求項２記載のテスタシミュレーション装置。   The setting determination means turns on the first switch means when (threshold voltage value)> (high level comparison voltage value) and (source current value)> 0, and (threshold voltage value) <(low level comparison voltage) 3. The tester simulation apparatus according to claim 2, wherein the second switch means is turned on when (value) and (sink current value) <0. 第１のスイッチ手段は、ハイレベル電圧に接続し、オン、オフし、第２のスイッチ手段は、ロウレベル電圧に接続し、オン、オフすることを特徴とする請求項１〜３のいずれかに記載のテスタシミュレーション装置。   The first switch means is connected to a high level voltage and is turned on and off, and the second switch means is connected to a low level voltage and is turned on and off. The tester simulation apparatus described. テストプログラムに基づいて、第１のスイッチ手段により、被試験対象のピンをプルアップし、第２のスイッチ手段により、被試験対象のピンをプルダウンし、被試験対象とテスタとをシミュレーションするテスタシミュレーション方法において、
前記テストプログラムのアクティブロードの設定及びコンパレータの設定に基づいて、前記第１、第２のスイッチ手段のオンまたはオフを行うことを特徴とするテスタシミュレーション方法。
Based on the test program, the first switch means pulls up the pins to be tested, and the second switch means pulls down the pins to be tested to test the test target and the tester. In the method
A tester simulation method, wherein the first and second switch means are turned on or off based on an active load setting and a comparator setting of the test program.
JP2003395050A 2003-11-26 2003-11-26 Tester simulation apparatus and tester simulation method Expired - Fee Related JP4538714B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003395050A JP4538714B2 (en) 2003-11-26 2003-11-26 Tester simulation apparatus and tester simulation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003395050A JP4538714B2 (en) 2003-11-26 2003-11-26 Tester simulation apparatus and tester simulation method

Publications (2)

Publication Number Publication Date
JP2005156341A true JP2005156341A (en) 2005-06-16
JP4538714B2 JP4538714B2 (en) 2010-09-08

Family

ID=34720914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003395050A Expired - Fee Related JP4538714B2 (en) 2003-11-26 2003-11-26 Tester simulation apparatus and tester simulation method

Country Status (1)

Country Link
JP (1) JP4538714B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010540972A (en) * 2007-10-04 2010-12-24 テラダイン、 インコーポレイテッド Emulate behavior of legacy test systems

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62206467A (en) * 1986-03-06 1987-09-10 Nec Corp Output inspection circuit for digital circuit
JPS6332379A (en) * 1986-07-22 1988-02-12 クリデンス　システムズ　コーポレイション Active load network
JPH03197879A (en) * 1989-12-26 1991-08-29 Fujitsu Ltd Semiconductor circuit device
JPH10240560A (en) * 1997-02-26 1998-09-11 Toshiba Corp Waveform signal processor
JPH11174128A (en) * 1997-12-09 1999-07-02 Hitachi Electron Eng Co Ltd Load-current output circuit to electronic device and ic tester
JP2000267881A (en) * 1999-03-15 2000-09-29 Advantest Corp Semiconductor device simulating device and program debugging device for semiconductor test using the same
JP2000292502A (en) * 1999-02-03 2000-10-20 Hitachi Electronics Eng Co Ltd Semiconductor device-testing apparatus and method for testing semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62206467A (en) * 1986-03-06 1987-09-10 Nec Corp Output inspection circuit for digital circuit
JPS6332379A (en) * 1986-07-22 1988-02-12 クリデンス　システムズ　コーポレイション Active load network
JPH03197879A (en) * 1989-12-26 1991-08-29 Fujitsu Ltd Semiconductor circuit device
JPH10240560A (en) * 1997-02-26 1998-09-11 Toshiba Corp Waveform signal processor
JPH11174128A (en) * 1997-12-09 1999-07-02 Hitachi Electron Eng Co Ltd Load-current output circuit to electronic device and ic tester
JP2000292502A (en) * 1999-02-03 2000-10-20 Hitachi Electronics Eng Co Ltd Semiconductor device-testing apparatus and method for testing semiconductor device
JP2000267881A (en) * 1999-03-15 2000-09-29 Advantest Corp Semiconductor device simulating device and program debugging device for semiconductor test using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010540972A (en) * 2007-10-04 2010-12-24 テラダイン、 インコーポレイテッド Emulate behavior of legacy test systems

Also Published As

Publication number Publication date
JP4538714B2 (en) 2010-09-08

Similar Documents

Publication Publication Date Title
JP2002304164A (en) Display device driving, display and driver circuit testing method
JP4500338B2 (en) Test pattern evaluation method and test pattern evaluation apparatus
EP1352256A2 (en) APPARATUS AND METHOD FOR DRIVING CIRCUIT PINS IN A CIRCUIT testing system
US7979261B2 (en) Circuit simulation model generation apparatus, circuit simulation model generation method and circuit simulation apparatus
US20070162799A1 (en) Burn-in test signal generating circuit and burn-in testing method
CN112557882B (en) Chip initial address self-adaptive detection method, device, equipment and storage medium
JP4538714B2 (en) Tester simulation apparatus and tester simulation method
US20090278562A1 (en) Test Device and Test Method for Semiconductor Device
US7202688B2 (en) Output buffer circuit having signal path used for testing and integrated circuit and test method including the same
JPH08327705A (en) Comparator circuit
US6944837B2 (en) System and method for evaluating an integrated circuit design
JP2956913B2 (en) IC test equipment
US7315802B1 (en) Methods of logic reduction in electrical circuits utilizing fault simulation
KR100639678B1 (en) test device
JP3589934B2 (en) Semiconductor integrated circuit test equipment
JP2004252981A (en) Low voltage swing bus analysis method using static timing analyzer
US20050007180A1 (en) Sampling active-load circuit
JP4333527B2 (en) IC tester
JP4478930B2 (en) Tester simulation apparatus and tester simulation method
JPH11264856A (en) Terminal resistor circuit provided with resistor circuit for testing and testing method of the terminal resistor circuit
JPH07121578A (en) Method for simulating circuit
US6618303B2 (en) Integrated circuit, test structure and method for testing integrated circuits
JP2003256493A (en) Tester simulation apparatus and tester simulation method
Nolan et al. Virtual instrumentation based IC parametric tester for engineering education
JP2000111616A (en) Test method of logical circuit and test device of logical circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100527

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100609

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees