JP2005151062A

JP2005151062A - 低ｉｆ方式受信機及びプログラム

Info

Publication number: JP2005151062A
Application number: JP2003384394A
Authority: JP
Inventors: Yukitoshi Sanada; 幸俊眞田
Original assignee: Keio University
Current assignee: Keio University
Priority date: 2003-11-13
Filing date: 2003-11-13
Publication date: 2005-06-09
Anticipated expiration: 2023-11-13
Also published as: JP4474516B2

Abstract

【課題】アナログ回路に特別な構成要素を加えないで、隣接チャネルの干渉を効果的に除去できる低ＩＦ受信機及びプログラムを提供すること。
【解決手段】低ＩＦ方式受信機は、アンテナ１１、ＢＰＦ１２、ＬＮＡ１３、ミクサ１４−１、１４−２、９０°移相器１５、局部発振器１６、増幅器１７−１、１７−２、帯域分割フィルタ１８−１、１８−２、ＡＤＣ１９−１、１９−２、乗算器２０、加算器２１、加算器２２、ＬＭＳ（Least Mean Square：最小２乗平均）２３、及び復調器２４から成る。隣接チャネルからの干渉の程度を表す係数ｗ(ｎ)をＬＭＳ２３アルゴリズムによってディジタル領域で最適化する。これにより、隣接チャネルの影響を軽減して、適応ディジタル信号処理による比較的低い解像度のＡＤＣによって多チャネル受信を可能にする。
【選択図】図１

Description

本発明は、低ＩＦ方式受信機に関し、特に隣接チャネルの干渉を抑圧することができる低ＩＦ方式受信機及びプログラムに関する。

最近、空港やホテルなどの多くの場所に無線ＬＡＮ（ＷＬＡＮ）のためのアクセスポイントが設置されてきている。IEEE802.11基準にはローミング性能が特定されているが、通除のＶｏＩＰ（Voice over Internet Protocol）では高速なローミングが実現できない。そこで、ＷＬＡＮにおけるＶｏＩＰには多チャネル受信が必要になる。

そのような応用に適する受信技術の１つに低ＩＦ（中間周波数）受信がある。低ＩＦ受信においては、ＩＦが従来のＩＦ受信よりも比較的に低く設定される。そのＩＦ信号はサンプリングされアナログ−ディジタル変換器（ＡＤＣ）によってディジタル信号に変換される。周波数変換の最終プロセスはディジタル領域で行われる。この技術は、チャネルの選択がディジタル信号処理で行われるので、多チャネル受信に適する。しかし、場合によると、現在のアクセスポイントから次のアクセスポイントまでが極めて遠くて、両者からの信号間のダイナミックレンジが極めて大きくなってしまうことがある。そのように大きなダイナミックレンジの信号を処理するためには、高解像度のＡＤＣが使用されることになる。ＡＤＣの解像度が大きくなると、消費電力が大きくなり、コスト高にもなる。

ＡＤＣに必要となる解像度を小さくするために、次のようなアナログ−ディジタル信号変換処理が提案されている。すなわち、各ＷＬＡＮチャネル毎に帯域フィルタ（ＢＰＦ）を用いるものである。このように複数のＢＰＦを用いることで隣接チャネル干渉（ＡＣＩ）を減らして、ＡＤＣのダイナミックレンジを小さくすることができる。しかし、アナログＢＰＦの問題として、回路サイズの制約やアナログ回路要素の不整合に起因して、干渉を完全に除去することはできないということがある。このようなアナログ信号処理とディジタル信号処理の組合せは欠かすことができない。

IEEE802.11 ＭＡＣ（Media Access Control）プロトコルのＥＳＳ（Extended Service Set）には、ＷＬＡＮ端末の基地局間の移動性について規定されている。

図６は、IEEE802.11 ＭＡＣのローミングの１例を示す図である。
（１）．端末４１は、基地局ＡＰ１を見つけると、基地局ＡＰ１との間で認証及び接続処理を行う。
（２）．端末４１は、移動すると、例えば基地局ＡＰ２との間で事前認証処理を行う。
（３）．端末４１は、基地局ＡＰ１との間の接続がもはや望ましくないと判断すると、基地局ＡＰ２との間で再接続処理を行う。
（４）．端末４１は、基地局ＡＰ２との再接続によって基地局ＡＰ１に新しい基地局の位置を通知して、従前の基地局ＡＰ１との接続を終了する。

一般に、端末は同時に多くの異なる基地局との間で認証をすることができる。しかし、同時には１つの基地局としか接続をすることができない。このため、ＷＬＡＮにおけるＶｏＩＰのような応用に必要となる高速のローミングには適さない。

このような問題を解決するためには、多チャネル受信性能が必要となる。例えばIEEE802.11b ＷＬＡＮシステムにおいては、広いエリアのサービスをマイクロセルでカバーするために２.４ＧＨｚ帯域の４チャネルを用いている。各セルごとの別のチャネルを用いる。このように４チャネルが１つの受信機で復調されると、セル間高速ローミングが可能になって、ＷＬＡＮにおける移動体ＶｏＩＰサービスを提供することができる。

多チャネル受信に適するいくつかの受信機構成がある。最も簡単には４つの独立の受信機を１つのパッケージに組み込むことが考えられる。しかし、これでは回路構成の無駄なダブリが多すぎる。別の選択肢としては、低ＩＦ受信機がある。

図７は、従来の低ＩＦ受信機の構成を示すブロック図である。図８は、低ＩＦ受信機の周波数変換を説明する図である。アンテナ５１を介して受信された信号はＢＰＦ（帯域フィルタ）５２、ＬＮＡ（低雑音増幅器）５３を通って、ミクサ５４により局部発振器５５からの局部発振信号と混合されて低ＩＦ信号に変換される（図８参照）。変換された信号はＡＤＣ５６に入力されて、アナログ−ディジタル変換される。最後にＡＤＣ５６のディジタル出力はＤＳＰ（Digital Signal Processor）５７でベースバンド信号に変換される。このようにＤＳＰ５７で周波数変換が行われるので、４チャネルの１つを簡単に選択することができる。

図９は、低ＩＦ受信機で大きなダイナミックレンジを必要とすることを説明する図である。このような低ＩＦ受信機では、隣接チャネルの信号電力が希望チャネルよりもはるかに大きい場合に、図９に示すように極めて大きなダイナミックレンジを有するＡＤＣを必要とすることになる。ダイナミックレンジの大きなＡＤＣはコスト高と電力消費につながるので、望ましくない。

このため、本出願人は、既知信号を発生させて、復調器のディジタル信号処理によって帯域フィルタの係数誤差を補償することを提案している（例えば、特許文献１参照）。
特開２００３−１０１６０３号公報

しかし、既知の信号を受信機で発生させるとなると、そのための構成を備える必要があり、アナログ回路のハードに手を加えなければならない。

本発明は、上記問題点に鑑み、アナログ回路に特別な構成要素を加えないで、隣接チャネルの干渉を効果的に除去できる低ＩＦ受信機及びプログラムを提供することを目的とする。

本発明の低ＩＦ受信機は、受信低ＩＦ信号を各チャネル毎の周波数に分離するアナログフィルタバンクと、該アナログフィルタバンクによって周波数分離された各チャネルのアナログ信号をディジタル信号に変換するＡ／Ｄ変換器と、隣接チャネルのディジタル信号に係数を乗算する乗算器と、該乗算器の出力と受信チャネルのディジタル信号とを加算する加算器と、該加算器の出力と参照信号とを比較して前記係数を逐次更新する演算器とを備える。

また、本発明は、コンピュータを、受信低ＩＦ信号を各チャネル毎の周波数に分離するアナログフィルタバンクと、該アナログフィルタバンクによって周波数分離された各チャネルのアナログ信号をディジタル信号に変換するＡ／Ｄ変換器と、隣接チャネルのディジタル信号に係数を乗算する乗算器と、該乗算器の出力と受信チャネルのディジタル信号とを加算する加算器と、該加算器の出力と参照信号とを比較して前記係数を逐次更新する演算器とを備える低ＩＦ方式受信機として機能させるためのプログラムである。

本発明によれば、隣接チャネルの影響を軽減して、適応ディジタル信号処理による比較的低い解像度のＡＤＣによって多チャネル受信を可能にして、多チャネル受信による高速ローミングを廉価に実現することができる。本発明はＷＬＡＮにおけるＶｏＩＰに適する。

以下、添付図面を参照しながら本発明の好適な実施の形態について詳細に説明する。

図１は、本発明の一実施の形態による低ＩＦ受信機の構成を示す図である。本実施の形態の低ＩＦ方式受信機は、アンテナ１１、ＢＰＦ１２、ＬＮＡ１３、ミクサ１４−１、１４−２、９０°移相器１５、局部発振器１６、増幅器１７−１、１７−２、帯域分割フィルタ１８−１、１８−２、ＡＤＣ１９−１、１９−２、乗算器２０、加算器２１、加算器２２、ＬＭＳ（Least Mean Square：最小２乗平均）２３、及び復調器２４から成る。

アンテナ１１を介して受信された信号はＢＰＦ１２、ＬＮＡ１３を通って、ミクサ１４−１、１４−２により局部発振器１６からの移相器１５を介した局部発振信号と混合されて低ＩＦ信号に変換される。変換された信号は、増幅器１７−１、１７−２を通り、帯域分割フィルタ１８−１、１８−２に入力される。帯域分割フィルタ１８−１、１８−２は希望チャネル信号を選択的に通す。ＡＤＣ１９−１、１９−２は各チャネルの信号をアナログ−ディジタル変換する。乗算器２０は、隣接チャネルの信号に所定の係数ｗ(ｎ)を乗算する。係数ｗ(ｎ)は、隣接チャネルから希望チャネルへの干渉の程度を表す。加算器２１は、希望チャネルの信号から隣接チャネルの信号に係数ｗ(ｎ)を乗算したものを減算する。加算器２２は、加算器２１の出力から参照信号ｓ(ｎ)を減算する。参照信号ｓ(ｎ)は、受信されるはずである既知の信号である。ＬＭＳ２３は、加算器２２の出力に基づいて、より確からしい係数ｗ(ｎ)を演算する。復調器２４は、加算器２１の出力に基づいてデータｄ(ｎ)を復調する。

本実施の形態のアナログ−ディジタル信号処理技術は、まずアナログフィルタの特性をＦＩＲ（Finite Impulse Response）フィルタに近似させて、適応ディジタル信号処理によってアナログフィルタの誤差を補償する。これにより低解像度ＡＤＣによって多チャネル受信を実現することができる。

ＡＤＣのダイナミックレンジを小さくするために、アナログ−ディジタル信号処理が使われる。アナログフィルタバンクを用いることによってダイナミックレンジを小さくできることが知られている。しかし、回路サイズの制約やアナログ要素の不整合に起因して、Ｑが高いアナログフィルタを実現するのは困難である。

そこで、アナログフィルタに加えて適応ディジタル信号処理を用いて、ＡＤＣに必要なダイナミックレンジを小さくする。

図２は、受信信号のモデルを示す図である。図示するように、希望信号と干渉信号とが同時に受信されるとすると、受信信号ｒ(ｋ)は次式で表される。
ｒ(ｋ)＝ｄ(ｋＴs)exp(ｊωIｋＴs)
＋Ｉ(ｋＴs)exp(−ｊωIｋＴs)
＋ｎ(ｋＴs) （１）
ここで、
ｒ(ｋ)：受信信号のｋ番目のサンプル
Ｔs：サンプリング間隔
ｄ：希望信号
Ｉ：隣接チャネル信号
ωI：希望信号の中間周波数
−ωI：干渉信号の中間周波数
ｎ：雑音

ここで、
ｙm：ｍ番目のチャネルのＡＤＣ出力
ａｄｃ｛Ｘ｝：Ｘのアナログ−ディジタル変換
ｈm(ｋ)：ｍ番目のフィルタのｋ番目の係数

トレーニング期間において、適応フィルタの係数ｗ(ｎ)を改善するために参照信号ｓ(ｎ)が与えられる。受信信号と参照信号との誤差ｅ(ｎ)は次式のようになる。
ｅ(ｎ)＝ｙo(ｎ)−ｗ(ｎ)ｙ1(ｎ)−ｓ(ｎ) （４）
キャンセラの係数を更新するために次式で示すＬＭＳアルゴリズムが使われる。
ｗ(ｎ＋１)＝ｗ(ｎ)＋μｙo(ｎ)ｅ^*(ｎ) （５）
ここで、
μ：ステップサイズ

データ受信期間において、隣接チャネル干渉は更新された係数ｗと１番目のチャネル（希望信号の隣接チャネル）を通過した干渉信号の積によってキャンセルされ、受信信号ｄ(ｎ)は次式のようになる。
ｄ(ｎ)＝ｙo(ｎ)−ｗｙ1(ｎ) （６）

つぎに、ＩＦの希望信号は復調され、ディジタル領域で復号される。

本実施の形態のアナログ−ディジタル信号処理の効果をコンピュータ・シミュレートした。表１は、シミュレート条件を示す。

図３は、複素係数アナログ帯域フィルタのモデルを示す図である。この複素係数アナログ帯域フィルタは、加算器３１−１、３１−２、フィルタ３２−１、３２−２、反転増幅器３３−１、３３−２、中心周波数増幅器３４−１、３４−２からなる。伝達関数は次式のようになる。

ここで、
ωo：ＢＰＦの中心周波数
２Ｑ：フィルタのカットオフ周波数

ωoは、希望信号及び干渉信号に対してωI及び−ωIに設定される。アナログフィルタの直列段数は５である。ディジタル領域においてアナログＢＰＦをシミュレートするために、Δｆ＝２π／３１毎の周波数応答がアナログフィルタのそれに等しいディジタルフィルタを作成した。

図４は、従来例と本実施の形態とのＳＩＲ（Signal-to-Interference Ratio）に対するＢＥＲ（Bit Error Rate）を示す図である。ＡＤＣの解像度が４ビットである場合、従来例と本実施の形態とはそれ程変わらない。その理由は、適応信号処理によって復元された干渉に量子化雑音に起因する誤差が含まれているからである。他方、ＡＤＣの解像度が８ビットであって、ＳＩＲが−１０ｄＢ以下の場合、本実施の形態は効果的に干渉を除去してＢＥＲが改善されている。

図５は、従来例と本実施の形態とのＡＤＣの解像度に対するＢＥＲを示す図である。隣接チャネル干渉に対してキャンセルが機能していることが明らかである。また、本実施の形態ではＡＤＣの解像度が１２ビットあれば十分であることも明らかである。

なお、本発明は上記実施の形態に限定されるものではない。

参照信号は、既知信号であってもよいし、復号信号であってもよい。

本発明の低ＩＦ受信機は、コンピュータを本低ＩＦ受信機として機能させるためのプログラムでも実現される。このプログラムは、コンピュータで読み取り可能な記録媒体に格納されていてもよい。また、ＡＳＩＣ（Application Specific Integrated Circuit）のようなチップであってもよい。

このプログラムを記録した記録媒体は、低ＩＦ受信機内のＲＯＭそのものであってもよいし、また、外部記憶装置としてＣＤ−ＲＯＭドライブ等のプログラム読取装置が設けられ、そこに記録媒体を挿入することで読み取り可能なＣＤ−ＲＯＭ等であってもよい。

また、上記記録媒体は、磁気テープ、カセットテープ、フレキシブルディスク、ハードディスク、ＭＯ／ＭＤ／ＤＶＤ等、又は半導体メモリであってもよい。

本発明の一実施の形態による低ＩＦ受信機の構成を示す図である。受信信号のモデルを示す図である。複素係数アナログ帯域フィルタのモデルを示す図である。従来例と本実施の形態とのＳＩＲに対するＢＥＲを示す図である。従来例と本実施の形態とのＡＤＣの解像度に対するＢＥＲを示す図である。 IEEE802.11 ＭＡＣのローミングの１例を示す図である。従来の低ＩＦ受信機の構成を示すブロック図である。低ＩＦ受信機の周波数変換を説明する図である。低ＩＦ受信機で大きなダイナミックレンジを必要とすることを説明する図である。

符号の説明

１１アンテナ
１２ＢＰＦ
１３ＬＮＡ
１４ミクサ
１５移相器
１６局部発振器
１７増幅器
１８帯域分割フィルタ（アナログフィルタバンク）
１９ＡＤＣ（Ａ／Ｄ変換器）
２０乗算器
２１加算器
２２加算器
２３ＬＭＳ（演算器）
２４復調器

Claims

受信低ＩＦ信号を各チャネル毎の周波数に分離するアナログフィルタバンクと、
該アナログフィルタバンクによって周波数分離された各チャネルのアナログ信号をディジタル信号に変換するＡ／Ｄ変換器と、
隣接チャネルのディジタル信号に係数を乗算する乗算器と、
該乗算器の出力と受信チャネルのディジタル信号とを加算する加算器と、
該加算器の出力と参照信号とを比較して前記係数を逐次更新する演算器と
を備えることを特徴とする低ＩＦ方式受信機。
コンピュータを、
受信低ＩＦ信号を各チャネル毎の周波数に分離するアナログフィルタバンクと、該アナログフィルタバンクによって周波数分離された各チャネルのアナログ信号をディジタル信号に変換するＡ／Ｄ変換器と、隣接チャネルのディジタル信号に係数を乗算する乗算器と、該乗算器の出力と受信チャネルのディジタル信号とを加算する加算器と、該加算器の出力と参照信号とを比較して前記係数を逐次更新する演算器とを備える低ＩＦ方式受信機
として機能させるためのプログラム。