JP2005143179A - Multi-output dc-dc converter - Google Patents
Multi-output dc-dc converter Download PDFInfo
- Publication number
- JP2005143179A JP2005143179A JP2003375658A JP2003375658A JP2005143179A JP 2005143179 A JP2005143179 A JP 2005143179A JP 2003375658 A JP2003375658 A JP 2003375658A JP 2003375658 A JP2003375658 A JP 2003375658A JP 2005143179 A JP2005143179 A JP 2005143179A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- output
- inductor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、シーケンスで起動が必要な多出力ＤＣ−ＤＣコンバータにおいて、他のチャンネルの出力電圧に影響を与えることなく、昇圧出力チャンネルの起動開始を可能とする多出力ＤＣ−ＤＣコンバータに関するものである。 The present invention relates to a multi-output DC-DC converter that enables start-up of a boost output channel without affecting the output voltage of other channels in a multi-output DC-DC converter that needs to be activated in a sequence. is there.
多出力ＤＣ−ＤＣコンバータの先行技術としては、複数の昇圧コンバータが単一のインダクタを共用する構成のものがある。その多出力ＤＣ−ＤＣコンバータには、図６に示すような昇圧チャンネルのみ複数持つ構成のものがあった（例えば、特許文献１参照）。 As a prior art of the multi-output DC-DC converter, there is a configuration in which a plurality of boost converters share a single inductor. The multi-output DC-DC converter has a configuration having a plurality of boosting channels as shown in FIG. 6 (see, for example, Patent Document 1).
この多出力ＤＣ−ＤＣコンバータは、図６に示すように、入力直流電源１から入力直流電圧Ｅｉが入力されており、インダクタ２と、主スイッチＳＷ１と、補助スイッチＳＷ２，ＳＷ３と、補助スイッチＳＷ２と直列回路を形成するダイオード３１と、第１の出力コンデンサ４１と、補助スイッチＳＷ３と直列回路を形成するダイオード３２と、第２の出力コンデンサ４２と、主スイッチＳＷ１と補助スイッチＳＷ２と補助スイッチＳＷ３とをそれぞれ所定のオン期間とオフ期間で駆動する制御回路６０とが設けられている。負荷５１，５２はそれぞれ抵抗で示している。
As shown in FIG. 6, the multi-output DC-DC converter receives an input DC voltage Ei from an input
この多出力ＤＣ−ＤＣコンバータは、第１の出力コンデンサ４１から第１の出力電圧ＶＯ１を第１の負荷５１へ出力し、第２の出力コンデンサ５２から第２の出力電圧ＶＯ２を第２の負荷５２へ出力する。入出力条件はＶＯ１＞Ｅｉおよび、ＶＯ２＞Ｅｉである。補助スイッチＳＷ２がＯＮで補助スイッチＳＷ３がＯＦＦの状態の場合は、インダクタ２と主スイッチＳＷ１とダイオード３１とコンデンサ４１とが昇圧コンバータを構成する。一方、補助スイッチＳＷ２がＯＦＦで補助スイッチＳＷ３がＯＮの状態の場合は、インダクタ２と主スイッチＳＷ１とダイオード３２とコンデンサ４２とが昇圧コンバータを構成する。
The multi-output DC-DC converter outputs a first output voltage VO1 from a
制御回路６０において、出力検出回路６１は、第１の出力電圧ＶＯ１と第２の出力電圧ＶＯ２を検出し、それぞれと内部基準電圧とを比較して、それぞれ所望値（内部基準電圧）との誤差が増幅された誤差電圧Ｖｅ１及び誤差電圧Ｖｅ２を出力する。
In the
発振回路６３は、所定の周期Ｔを有する鋸波電圧Ｖｔとクロック信号Ｖｔ１とを出力する。
The
パルス幅変調回路６２は、誤差電圧Ｖｅ１と鋸波電圧Ｖｔとの比較結果である信号Ｖ１と、誤差電圧Ｖｅ２と鋸波電圧Ｖｔを比較との比較結果である信号Ｖ２とを出力する。
The pulse
分周回路６５は、信号Ｖｔ１が入力され、分周信号Ｖｔ２を出力する。
The frequency dividing
駆動回路６４は、信号Ｖ１と信号Ｖ２と分周信号Ｖｔ２が入力され、主スイッチＳＷ１の駆動信号Ｖｇ１と補助スイッチＳＷ２の駆動信号Ｖｇ２と補助スイッチＳＷ３の駆動信号Ｖｇ３とを出力する。
The
駆動信号Ｖｇ２は分周信号Ｖｔ２と同じ信号であり、駆動信号Ｖｇ３は分周信号Ｖｔ２の論理反転した信号であるため、補助スイッチＳＷ２と補助スイッチＳＷ３は常に交互にＯＮ／ＯＦＦを繰り返す。そのため、主スイッチＳＷ１の駆動信号Ｖｇ１は、分周信号Ｖｔ２がハイレベルの場合は信号Ｖ１が選択出力され、分周信号Ｖｔ２がローレベルの場合は信号Ｖ２が選択出力される。 Since the drive signal Vg2 is the same signal as the frequency-divided signal Vt2, and the drive signal Vg3 is a signal obtained by logically inverting the frequency-divided signal Vt2, the auxiliary switch SW2 and the auxiliary switch SW3 always repeat ON / OFF alternately. Therefore, the drive signal Vg1 of the main switch SW1 is selectively output when the frequency-divided signal Vt2 is high, and is selectively output when the frequency-divided signal Vt2 is low.
図７は以上の各信号及びインダクタ２を流れる電流ＩＬを示す波形図である。以下に図６と図７とを用いて、多出力ＤＣ−ＤＣコンバータの先行技術の通常時の動作を説明する。
FIG. 7 is a waveform diagram showing the above signals and the current IL flowing through the
まず、図７の時刻ｔ０において、クロック信号Ｖｔ１によって分周信号Ｖｔ２がハイレベルになり、鋸波信号Ｖｔが上昇を開始するものとする。この時、分周信号Ｖｔ２即ち駆動信号Ｖｇ２のハイレベルにより補助スイッチＳＷ２はＯＮ状態となり、分周信号Ｖｔ２の反転である駆動信号Ｖｇ３はローレベルにより補助スイッチＳＷ３はＯＦＦ状態となる。 First, at time t0 in FIG. 7, the frequency-divided signal Vt2 becomes high level by the clock signal Vt1, and the sawtooth signal Vt starts to rise. At this time, the auxiliary switch SW2 is turned on by the high level of the divided signal Vt2, that is, the drive signal Vg2, and the auxiliary switch SW3 is turned off by the low level of the drive signal Vg3 that is the inversion of the divided signal Vt2.
一方、鋸波信号Ｖｔと誤差電圧Ｖｅ１との比較結果である信号Ｖ１はハイレベルとなり、これが駆動信号Ｖｇ１として出力される。即ち、主スイッチＳＷ１はＯＮ状態となり、インダクタ２には入力直流電圧Ｅｉが印加され、磁気エネルギーが蓄えられていく。
On the other hand, the signal V1, which is a comparison result between the sawtooth signal Vt and the error voltage Ve1, becomes high level, and is output as the drive signal Vg1. That is, the main switch SW1 is turned on, the input DC voltage Ei is applied to the
時刻ｔ１において、信号Ｖ１がローレベルとなると、駆動信号Ｖｇ１はローレベルとなり、主スイッチＳＷ１はＯＦＦ状態となる。この時、補助スイッチＳＷ２がＯＮ、補助スイッチＳＷ３がＯＦＦ状態であるので、インダクタ２に蓄えられた磁気エネルギーは、ダイオード３１を介してコンデンサ４１を充電する電流として放出される。この電流は減少していき、やがてゼロとなる。
When the signal V1 becomes low level at time t1, the drive signal Vg1 becomes low level, and the main switch SW1 is turned off. At this time, since the auxiliary switch SW2 is ON and the auxiliary switch SW3 is OFF, the magnetic energy stored in the
時刻ｔ２において、クロック信号Ｖｔ１によって分周信号Ｖｔ２がローレベルになり、鋸波信号Ｖｔは急減後再び上昇を開始する。この時、駆動信号Ｖｇ２のローレベルにより、補助スイッチＳＷ２はＯＦＦ状態となり、補助スイッチＳＷ３はＯＮ状態となる。一方、鋸波信号Ｖｔと誤差電圧Ｖｅ２との比較結果である信号Ｖ２はハイレベルとなり、これが駆動信号Ｖｇ１として出力される。即ち、主スイッチＳＷ１はオン状態となる。この時、インダクタ２には入力直流電圧Ｅｉが印加され、磁気エネルギーが蓄えられていく。
At time t2, the frequency-divided signal Vt2 becomes low level by the clock signal Vt1, and the sawtooth wave signal Vt starts to rise again after sudden decrease. At this time, the auxiliary switch SW2 is turned off and the auxiliary switch SW3 is turned on by the low level of the drive signal Vg2. On the other hand, the signal V2, which is a comparison result between the sawtooth signal Vt and the error voltage Ve2, is at a high level and is output as the drive signal Vg1. That is, the main switch SW1 is turned on. At this time, the input DC voltage Ei is applied to the
時刻ｔ３において、信号Ｖ２がローレベルとなると、駆動信号Ｖｇ１はローレベルとなり、主スイッチＳＷ１はオフ状態となる。この時、インダクタ２に蓄えられた磁気エネルギーは、補助スイッチＳＷ３がＯＮ状態であるので、ダイオード３２を介してコンデンサ４２を充電する電流として放出される。この電流は減少していき、やがてゼロとなる。
When the signal V2 becomes low level at time t3, the drive signal Vg1 becomes low level, and the main switch SW1 is turned off. At this time, the magnetic energy stored in the
時刻ｔ４において、駆動信号Ｖｇ２はハイレベルとなり、時刻ｔ０からｔ４までを一周期とする動作を繰り返す。主スイッチＳＷ１のオン期間は、第１および第２の出力電圧ＶＯ１，ＶＯ２が所望の電圧になるように増減して調整され、出力電圧ＶＯ１，ＶＯ２は安定化される。すなわち、主スイッチＳＷ１とインダクタ２を共有する昇圧コンバータが２つ構成されており、出力電圧ＶＯ１の昇圧期間と出力電圧ＶＯ２の昇圧期間で交互に動作させることにより、発振器６３の発振周波数の１／２の頻度で時分割制御され、第１および第２の出力電圧をそれぞれ所望の電圧に安定化する。
At time t4, the drive signal Vg2 becomes high level, and the operation with one cycle from time t0 to t4 is repeated. The ON period of the main switch SW1 is adjusted by increasing / decreasing the first and second output voltages VO1, VO2 to be desired voltages, and the output voltages VO1, VO2 are stabilized. That is, two boost converters that share the main switch SW1 and the
ただしこの時、主スイッチＳＷ１のＯＮ期間が長くなり過ぎると、前記主スイッチのＯＦＦ期間にインダクタ２を流れる電流ＩＬがゼロまで減少することができなくなるため、インダクタ２に残った磁気エネルギーにより制御が不能となってしまう。主スイッチＳＷ１のＯＮ時間の上限を制限する等をして、常に制御をかけてやることが必要となる。
However, at this time, if the ON period of the main switch SW1 becomes too long, the current IL flowing through the
次に、他の多出力ＤＣ−ＤＣコンバータとして、図８（ａ），（ｂ）に示すように、各出力の起動開始のタイミング信号を入力する起動開始信号入力端子９０と、主スイッチＳＷ１、補助スイッチＳＷ２，ＳＷ３のＯＮ／ＯＦＦを制御する制御回路６０とを備えることで、各出力電圧ＶＯ１，ＶＯ２を任意の順序で昇圧を開始することの可能な単一インダクタの多出力ＤＣ−ＤＣコンバータがある。
Next, as other multi-output DC-DC converters, as shown in FIGS. 8A and 8B, a start
この構成では、目的の昇圧出力が起動を開始するまでの間、主スイッチＳＷ１と補助スイッチＳＷ２，ＳＷ３のＯＮ、ＯＦＦを制御することで任意のタイミングで独立した出力端子の出力電圧ＶＯ１，ＶＯ２を起動／停止することを可能としている。
多出力ＤＣ−ＤＣコンバータの起動時において、全出力チャンネルを同時に昇圧を開始する場合では、起動開始の際、全ての出力チャンネルにおいて昇圧エネルギーを必要としているため、インダクタに磁気エネルギーが残ったまま次の昇圧コンバータ状態に遷移するという連続モード状態が一時的に発生しても問題になることはなかった。 When boosting all output channels at the same time when starting up the multi-output DC-DC converter, the boost energy is required in all the output channels when starting up, so the magnetic energy remains in the inductor. Even if the continuous mode state of transitioning to the step-up converter state occurs temporarily, there was no problem.
出力電圧ＶＯ１が起動した後、出力ＶＯ２が起動を開始するというシーケンスで起動が必要な２つの昇圧出力チャンネルを持つ多出力ＤＣ−ＤＣコンバータ回路の場合について図８と図９とを用いて説明する。また、図８において図６と同じ構成については同じ符号を用い説明を省略する。 A case of a multi-output DC-DC converter circuit having two boosted output channels that need to be started up in a sequence in which the output VO2 starts to start after the output voltage VO1 starts will be described with reference to FIGS. . In FIG. 8, the same components as those in FIG.
起動開始信号入力端子９０のＣＯＮＴ１端子にハイレベル信号を投入することにより出力電圧ＶＯ１が起動を開始し、ＣＯＮＴ２端子にハイレベル信号を投入することで、出力電圧ＶＯ２が起動を開始する。起動順序に関しては、最初に起動が開始する出力電圧をＶＯ１、後に起動を開始する出力電圧をＶＯ２としている。
The output voltage VO1 starts to start by inputting a high level signal to the CONT1 terminal of the start
ＣＯＮＴ１端子とＣＯＮＴ２端子の信号は、駆動回路６４に入る。ＣＯＮＴ１端子の信号がハイレベルになるまでは、分周信号Ｖｔ２がハイレベルの場合であっても駆動信号Ｖｇ１に信号Ｖ１を出力せず、ＣＯＮＴ２端子の信号がハイレベルになるまでは、分周信号Ｖｔ２がローレベルの場合であっても信号Ｖ２を出力しない。駆動信号Ｖｇ２と出力電圧ＶＯ２の起動開始信号であるＣＯＮＴ２端子の信号とＡＮＤ回路８３で論理積をとった信号Ｖｇ１３により補助スイッチＳＷ２を駆動することで、ＣＯＮＴ２端子にハイレベル信号が投入されるまで補助スイッチＳＷ２をＯＦＦさせ、第２の出力コンデンサ４２を昇圧するあらゆる電流の流れ込みを防止している。
The signals from the CONT1 terminal and the CONT2 terminal enter the
最初に起動した出力電圧ＶＯ１が安定した状態で、次の出力電圧ＶＯ２の昇圧チャンネルが起動すると、起動を開始したばかりの出力電圧ＶＯ２の昇圧チャンネルの出力コンデンサ４２は未充電であるため、図８（ａ）に示すように、補助スイッチＳＷ３がＯＮする出力電圧ＶＯ２の昇圧期間では、入力直流電源１よりインダクタ２を抜け、未充電の出力コンデンサ４２に直流の充電電流が流れる（破線矢印参照）。
When the boost channel of the next output voltage VO2 is activated while the output voltage VO1 activated first is stable, the
図９の時刻ｔ５では、出力電圧ＶＯ２の昇圧期間から出力電圧ＶＯ１の昇圧期間に切り替わるため、補助スイッチＳＷ３はＯＦＦし、補助スイッチＳＷ２がＯＮした状態になる。上記の充電電流によりインダクタ２には磁気エネルギーが蓄えられており、その磁気エネルギーが残った状態から、主スイッチＳＷ１のＯＮ信号である駆動信号Ｖｇ１がハイレベルとなることによってさらにインダクタ２を充電することになる（破線矢印参照）。その結果、時刻ｔ６において、駆動信号Ｖｇ１がローレベルになると、主スイッチＳＷ１はＯＦＦし、図８（ｂ）で示すように、出力電圧ＶＯ１を昇圧してしまうという制御不能の状態が発生する。この状態は、出力電圧ＶＯ２側の出力コンデンサ４２が入力直流電圧Ｅｉと近い電圧レベルに充電されるまで継続する。
At time t5 in FIG. 9, since the boosting period of the output voltage VO2 is switched to the boosting period of the output voltage VO1, the auxiliary switch SW3 is turned off and the auxiliary switch SW2 is turned on. Magnetic energy is stored in the
本発明は、シーケンス起動における多チャンネルＤＣ−ＤＣコンバータの起動時において、他のチャンネルへの出力電圧の影響を最小限に抑えることができる多出力ＤＣ−ＤＣコンバータを提供することを目的とするものである。 It is an object of the present invention to provide a multi-output DC-DC converter capable of minimizing the influence of output voltage on other channels when the multi-channel DC-DC converter is started in sequence startup. It is.
上記課題を解決するために、本発明は、ある昇圧出力チャンネルが起動を開始する際、電源電圧源より前記昇圧出力チャンネルの出力平滑コンデンサを充電する経路を一定時間ＯＮ状態に固定することで、前記昇圧出力チャンネルの出力平滑コンデンサの出力レベルを電源電圧に近いレベルまで充電する。前記コンデンサが電源電圧に近い電圧まで充電されると、電源電圧源より前記コンデンサへの直流充電電流は発生しなくなるため、前記電流によるインダクタへの電磁エネルギーの蓄積はなくなり、他のチャンネルの出力電圧を変動させることなく、昇圧出力チャンネルを起動させることを可能とするものである。 In order to solve the above-mentioned problem, the present invention fixes a path for charging the output smoothing capacitor of the boost output channel from a power supply voltage source for a certain period of time when a certain boost output channel starts to start, The output level of the output smoothing capacitor of the boost output channel is charged to a level close to the power supply voltage. When the capacitor is charged to a voltage close to the power supply voltage, a DC charging current from the power supply voltage source to the capacitor is not generated, so that no electromagnetic energy is accumulated in the inductor due to the current, and the output voltage of other channels It is possible to start up the boost output channel without changing.
具体的に述べると、本発明の多出力ＤＣ−ＤＣコンバータは、直流電圧が入力される共通の電圧入力端子と、電圧入力端子から印加される直流電圧によってエネルギーを蓄積する共通のインダクタと、インダクタから放出されるエネルギーを蓄積する複数のキャパシタと、複数のキャパシタへのエネルギー放出経路にそれぞれ挿入された複数のダイオードと、複数のキャパシタにそれぞれ現れる複数の変換直流電圧を出力する複数の電圧出力端子と、スイッチ回路と、制御回路と、急速充電回路とを備えている。 More specifically, the multi-output DC-DC converter of the present invention includes a common voltage input terminal to which a DC voltage is input, a common inductor for storing energy by a DC voltage applied from the voltage input terminal, and an inductor. A plurality of capacitors for storing energy emitted from the plurality of capacitors, a plurality of diodes inserted in energy discharge paths to the plurality of capacitors, and a plurality of voltage output terminals for outputting a plurality of converted DC voltages respectively appearing in the plurality of capacitors. A switch circuit, a control circuit, and a quick charge circuit.
上記のスイッチ回路は、インダクタへのエネルギーの蓄積とインダクタからのエネルギーの放出とを切り替えるとともに、インダクタから複数のキャパシタへ至るエネルギーの放出経路を選択する。 The switch circuit switches between storing energy in the inductor and discharging energy from the inductor, and selects an energy discharge path from the inductor to a plurality of capacitors.
また、制御回路は、スイッチ回路がインダクタへのエネルギーの蓄積とインダクタからのエネルギーの放出とを周期的に切り替えるとともに、インダクタから複数のキャパシタへ至るエネルギーの放出経路を時分割で排他的に選択するように、スイッチ回路を制御し、かつ複数の電圧出力端子にそれぞれ対応して設定された起動開始信号の状態に応じて複数のキャパシタへ至るエネルギーの放出経路の導通遮断を選択することにより、複数の電圧出力端子を時間差をもって起動開始させる。 In addition, the control circuit periodically switches between storing energy in the inductor and discharging energy from the inductor, and exclusively selects the energy discharging path from the inductor to a plurality of capacitors in a time division manner. As described above, by controlling the switch circuit and selecting the conduction interruption of the energy release path to the plurality of capacitors according to the state of the start signal set corresponding to each of the plurality of voltage output terminals, a plurality of Starts the voltage output terminal of the start with a time difference.
また、急速充電回路は、起動開始信号の状態に基づき、２番目以降に起動開始する電圧出力端子の起動開始直後の一定時間、スイッチ回路における電圧入力端子と２番目以降に起動開始する電圧出力端子に対応したキャパシタとの間に存在するスイッチを強制的に導通状態とし、スイッチ回路における他のスイッチを強制的に遮断状態として、２番目以降に起動開始する電圧出力端子に対応したキャパシタを急速充電させる。 In addition, the quick charge circuit has a voltage input terminal in the switch circuit and a voltage output terminal that starts to be activated for the second time and thereafter for a certain period of time immediately after the start of activation of the voltage output terminal that starts to be activated after the second, based on the state of the activation start signal. Forcibly charge the capacitor corresponding to the voltage output terminal that starts the second or later by forcibly turning on the switch existing between the capacitor corresponding to the switch and forcibly turning off the other switches in the switch circuit. Let
この構成によれば、第２番目以降に起動を開始する昇圧出力端の起動開始の際、入力直流電圧源と前記起動開始する出力端の出力コンデンサ間のスイッチを一定時間ＯＮし、他のスイッチをＯＦＦさせることで、出力端の出力コンデンサを急速に入力電源電圧レベルまで充電し、それによって、既に昇圧もしくは反転が完了した出力端子の出力電圧を最小限の変動で、昇圧チャンネルの起動を行うことができる。 According to this configuration, when starting the boost output terminal that starts the second and subsequent start, the switch between the input DC voltage source and the output capacitor of the output terminal that starts the start is turned on for a certain time, and the other switches Is turned off, the output capacitor at the output end is rapidly charged to the input power supply voltage level, thereby starting up the boost channel with minimal fluctuations in the output voltage of the output terminal that has already been boosted or inverted. be able to.
上記の急速充電回路は、例えば、起動開始信号の状態に基づき、２番目以降に起動開始する電圧出力端子の起動開始から一定時間を計測し、２番目以降に起動開始する電圧出力端子の起動開始直後から一定時間アクティブとなる急速充電時間信号を発生するタイマ回路と、急速充電時間信号もしくは急速充電時間信号の反転信号とスイッチ回路を構成する各スイッチを制御する制御信号と論理積または論理和をとることによって、急速時充電時間信号がアクティブのときに、スイッチ回路における電圧入力端子と２番目以降に起動開始する電圧出力端子に対応したキャパシタとの間に存在するスイッチを強制的に導通状態とし、スイッチ回路における他のスイッチを強制的に遮断状態とする急速充電制御回路とで構成される。 The above quick charging circuit measures, for example, a certain time from the start of starting the voltage output terminal that starts starting after the second based on the state of the start start signal, and starts starting the voltage output terminal that starts starting after the second A timer circuit that generates a quick charge time signal that is active for a certain period of time immediately after that, and a logical product or logical sum with a control signal that controls each switch that constitutes the switch circuit and the inverted signal of the quick charge time signal or the quick charge time signal Thus, when the quick charge time signal is active, the switch existing between the voltage input terminal of the switch circuit and the capacitor corresponding to the voltage output terminal that starts the second and subsequent start is forcibly made conductive. And a quick charge control circuit for forcibly turning off other switches in the switch circuit.
また、制御回路は、複数の電圧出力端子に現れる電圧がそれぞれ所定の目標電圧となるように、該当する放出経路が選択された期間におけるインダクタへのエネルギーの蓄積時間を制御し、かつ該当する期間内にインダクタに蓄積されたエネルギーを全て該当するキャパシタへ放出させることが好ましい。また、制御回路は、キャパシタへ至るエネルギーの放出経路が遮断状態にある期間は前記インダクタへのエネルギーの蓄積を停止することが好ましい。 In addition, the control circuit controls the energy accumulation time in the inductor during the period when the corresponding discharge path is selected so that the voltages appearing at the plurality of voltage output terminals respectively become the predetermined target voltage, and the corresponding period It is preferable to discharge all the energy stored in the inductor to the corresponding capacitor. Further, it is preferable that the control circuit stops the energy accumulation in the inductor during a period in which the energy emission path to the capacitor is in a cut-off state.
以上のように本発明によれば、多出力ＤＣ−ＤＣコンバータの出力チャンネルをシーケンスで起動させる場合において、既に昇圧を完了し安定している他のチャンネル出力に影響を最小限におさえ、第２番目以降に起動を開始する昇圧チャンネルを起動させることを可能にしている。 As described above, according to the present invention, when the output channels of the multi-output DC-DC converter are activated in sequence, the second channel output that has already been boosted and stabilized is minimized, and the second output is minimized. It is possible to activate a boost channel that starts activation after the first.
以下、本発明の実施の形態を、図面を参照しながら説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
（実施の形態１）
図１は本発明の実施の形態１における多出力ＤＣ−ＤＣコンバータの構成を示す回路図、図２はこの回路に使用されるタイマ回路の回路図である。図１において、図８と同じ構成については同じ符号を用い、説明を省略する。
(Embodiment 1)
FIG. 1 is a circuit diagram showing a configuration of a multi-output DC-DC converter according to
図１に示すように、本発明に係る実施の形態１は、入力直流電源１から入力直流電圧Ｅｉが入力されており、インダクタ２と、ＮチャネルＭＯＳＦＥＴからなる第１の主スイッチＳＷ１と、バックゲートをコイル側に接続したＰチャネルＭＯＳＦＥＴからなる補助スイッチＳＷ２，ＳＷ３と、補助スイッチＳＷ２と直列回路を形成するダイオード３１と、第１の出力コンデンサ４１と、補助スイッチＳＷ３と直列回路を形成するダイオード３２と、第２の出力コンデンサ４２と、主スイッチＳＷ１と補助スイッチＳＷ２，ＳＷ３をそれぞれ所定のオン期間とオフ期間で駆動する制御回路６０と、出力電圧ＶＯ１の起動開始信号を入力するＣＯＮＴ１端子と出力電圧ＶＯ２の起動開始信号を入力するＣＯＮＴ２ 端子とからなる起動開始信号入力端子９０と、出力電圧ＶＯ２の起動開始時に急速充電を行う際のスイッチ状態を作るタイマ回路７０と、タイマ回路７０より出力した信号を制御回路６０より出力している制御信号と合成するための論理回路からなる急速充電制御回路８０より、昇圧型の多出力ＤＣ−ＤＣコンバータを構成している。
As shown in FIG. 1, the first embodiment according to the present invention receives an input DC voltage Ei from an input
制御回路６０は、第１の出力電圧ＶＯ１と第２の出力電圧ＶＯ２とを検出し、それぞれ所望値との誤差が増幅された誤差電圧Ｖｅ１及び誤差電圧Ｖｅ２を出力する出力検出回路６１と、誤差電圧Ｖｅ１と鋸波電圧Ｖｔとの比較結果である信号Ｖ１と、誤差電圧Ｖｅ２と鋸波電圧Ｖｔを比較との比較結果である信号Ｖ２とを出力するパルス幅変調回路６２と、所定の周期Ｔを有する鋸波電圧Ｖｔとクロック信号Ｖｔ１とを出力する発振回路６３と、クロック信号Ｖｔ１を分周して分周信号Ｖｔ２を出力する分周回路６５と、信号Ｖ１と信号Ｖ２と分周信号Ｖｔ２とが入力され、主スイッチＳＷ１の駆動信号Ｖｇ１と補助スイッチＳＷ２の駆動信号Ｖｇ２と補助スイッチＳＷ３の駆動信号Ｖｇ３とを出力する駆動回路６４によって構成される。
The
また、出力検出回路６１は、出力電圧ＶＯ１の検出抵抗６１１，６１２と、出力電圧ＶＯ２の検出抵抗６１４，６１５と、基準電圧ＶＲＥＦを出力する電圧源６１８と、出力電圧ＶＯ１の検出電圧と基準電圧ＶＲＥＦとの誤差電圧を増幅し、誤差電圧Ｖｅ１を出力する増幅器６１６と、出力電圧ＶＯ２の検出電圧と基準電圧ＶＲＥＦとの誤差電圧を増幅し、誤差電圧Ｖｅ２を出力する増幅器６１７とによって構成されている。
The
パルス幅変調回路６２は、誤差電圧Ｖｅ１と鋸波電圧Ｖｔとを入力とし、鋸波信号Ｖｔの電圧に比べて誤差電圧Ｖｅ１の電圧が高い期間ハイレベルの電圧を出力する比較器６２１と、誤差電圧Ｖｅ２と鋸波電圧Ｖｔとを入力とし、鋸波信号Ｖｔの電圧に比べて誤差電圧Ｖｅ２の電圧が高い期間ハイレベルの電圧を出力する比較器６２２とによって構成される。
The pulse
符号５１、５２は負荷を抵抗で表示している。
起動開始信号入力端子９０のＣＯＮＴ１端子にハイレベル信号を投入することにより、出力電圧ＶＯ１が起動を開始し、ＣＯＮＴ２端子にハイレベル信号を投入することで、出力電圧ＶＯ２が起動を開始する。起動順序に関しては、最初に起動が開始する出力電圧をＶＯ１、後に起動を開始する出力電圧をＶＯ２としている。
When the high level signal is input to the CONT1 terminal of the start
図２のタイマ回路は、ＣＯＮＴ２端子の信号によるリセット解除が行われ、発振器６３より出力される基本クロック信号Ｖｔ１を５分周カウントアップするカウンタ部１０１と、カウンタ部１０１の５分周後のタイミングでローレベルを出力するＮＡＮＤ回路１０２と、ＮＡＮＤ回路１０２の出力とＣＯＮＴ２端子の入力信号との論理積を取るＡＮＤ回路１０３とによって構成している。
The timer circuit of FIG. 2 performs reset cancellation by a signal at the CONT2 terminal, and counts up the basic clock signal Vt1 output from the
図３の時刻ｔ７において、ＣＯＮＴ２端子にハイレベル信号が投入されると、図２におけるカウンタ部１０１のフリップフロップのリセットが解除され、カウントアップが開始し、ＣＯＮＴ２端子へのハイレベル信号投入より、発振器６３から入力される基本クロック信号Ｖｔ１を５分周時間カウントすると、ＮＡＮＤ回路１０２の出力信号Ｓｇ１０２はハイレベルからローレベルに変化する。ＡＮＤ回路１０３により、ＣＯＮＴ２端子の入力信号と信号Ｓｇ１０２のＡＮＤをとることで、タイマ回路７０はＣＯＮＴ２端子へのハイレベル信号投入より基本クロック信号Ｖｔ１の５分周期間のみハイレベルになる状態信号Ｓｇ１０３を出力する。
When a high level signal is input to the CONT2 terminal at time t7 in FIG. 3, the reset of the flip-flop of the
上記状態信号Ｓｇ１０３をインバータ８４により信号を反転させ、上記状態信号Ｓｇ１０３の反転信号と、主スイッチＳＷ１の駆動信号Ｖｇ１との論理積をＡＮＤ回路８５によりとった出力信号Ｖｇ１１で主スイッチＳＷ１を駆動させる事で、主スイッチＳＷ１をＣＯＮＴ２端子へのハイレベル信号投入より基本クロック信号Ｖｔ１の５分周期間ＯＦＦ状態に固定する。また、状態信号Ｓｇ１０３と補助スイッチＳＷ２の駆動信号Ｖｇ２との論理和をＯＲ回路８６によりとり、論理和の出力信号Ｖｇ１２で補助スイッチＳＷ２を駆動する事で、補助スイッチＳＷ２をＣＯＮＴ２端子へのハイレベル信号投入より基本クロック信号Ｖｔ１の５分周期間ＯＦＦに固定する。上記状態信号Ｓｇ１０３をインバータ８１で反転させ、状態信号Ｓｇ１０３の反転信号と補助スイッチＳＷ３の駆動信号Ｖｇ３との論理積をＡＮＤ回路８２によってとり、さらにＣＯＮＴ２端子への信号とＡＮＤ回路８２の出力信号との論理積をＡＮＤ回路８３でとった信号Ｖｇ１３で補助スイッチＳＷ３を駆動する事で、補助スイッチＳＷ３をＣＯＮＴ２端子へのハイレベル信号投入より基本クロックＶｔ１の５分周期間ＯＦＦ状態に固定するとともに、出力電圧ＶＯ２の起動開始信号として、ＣＯＮＴ２端子へハイレベル信号が投入されるまでの間はＯＦＦ状態を維持させるように構成した。
The state signal Sg103 is inverted by the
ＣＯＮＴ２端子へのハイレベル信号投入より基本クロック信号Ｖｔ１の５分周期間は補助スイッチＳＷ３のみがＯＮし、主スイッチＳＷ１と補助スイッチＳＷ２はＯＦＦ状態を継続するため、出力電圧ＶＯ１用の出力コンデンサ４１には電流が流れ込まない状態で、入力直流電源１よりインダクタ２を通り、出力電圧ＶＯ２用の出力コンデンサ４２に向かって直流の電流が流れ、上記出力コンデンサ４２を急速に充電する。上記コンデンサ４２の電位差が入力直流電源電圧Ｅｉに近い電圧レベルに達すると上記充電電流は停止する。このときの各制御信号波形とインダクタ２を流れる電流波形ＩＬを図３に示す。
Only the auxiliary switch SW3 is turned on during the 5-minute period of the basic clock signal Vt1 from the input of the high level signal to the CONT2 terminal, and the main switch SW1 and the auxiliary switch SW2 continue to be in the OFF state, so that the
出力電圧ＶＯ２用の出力平滑コンデンサ４２の電位が入力直流電源電圧Ｅｉと同等かそれ以上の電圧レベルに達すると、それ以降の出力電圧ＶＯ２の昇圧期間において、鋸波信号Ｖｔと誤差電圧Ｖｅ２との比較結果である信号Ｖ２のＯＮパルスによってのみインダクタに電磁エネルギーが蓄えられることになる。信号Ｖ２のＯＮパルスによって蓄えられた電磁エネルギーは所定期間内に昇圧電圧として出力平滑コンデンサ４２に充電されるため、図３の時刻ｔ８以降は出力電圧ＶＯ１を誤って昇圧することなく、出力電圧ＶＯ２の起動を開始することができる。
When the potential of the
起動を開始するチャンネルの出力コンデンサ４２の容量、既に起動が完了している出力チャンネルの負荷抵抗５１の抵抗値により、起動を開始するチャンネルの急速充電時間の最適値は異なるため、最適な急速充電期間を見積もってやる必要がある。本発明の実施の形態では、タイマ回路７０のカウンタ部１０１は５分周分のカウンタ回路を用いたが、他の分周時間でもよい。
Since the optimum value of the quick charge time of the channel for starting activation differs depending on the capacity of the
また、本実施の形態１においては、昇圧２出力の多出力ＤＣ−ＤＣコンバータの例を用いて説明したが、２出力以上の多出力ＤＣ−ＤＣコンバータであって、各出力に対して起動順序があれば、２番目以降に起動を開始する全ての出力において、本発明を適用することができる。 In the first embodiment, the description has been made using the example of the multi-output DC-DC converter having two boosting outputs. However, the multi-output DC-DC converter having two or more outputs, and the starting order for each output. If there is, the present invention can be applied to all outputs starting to be activated after the second.
（実施の形態２）
図４は本発明の実施の形態２における、多出力ＤＣ−ＤＣコンバータの構成を示す回路図である。前述の実施の形態１では２つの昇圧出力をもつ多出力ＤＣ−ＤＣコンバータに適用した場合について説明した。本実施の形態２においては、１つの昇圧出力と１つの反転出力をもつ多出力ＤＣ−ＤＣコンバータに適用した場合について説明する。
(Embodiment 2)
FIG. 4 is a circuit diagram showing a configuration of a multi-output DC-DC converter in
図４に示すように、本発明に係る実施の形態２の多出力ＤＣ−ＤＣコンバータは、入力直流電源１から入力直流電圧Ｅｉが入力されており、インダクタ２と、ＮチャネルＭＯＳＦＥＴからなる第１の主スイッチＳＷ１と、ＰチャネルＭＯＳＦＥＴからなる第２の主スイッチＳＷ４と、ダイオード３２と第１の出力コンデンサ４２と、ダイオード３３と、第２の出力コンデンサ４３と、第１の主スイッチＳＷ１と第２の主スイッチＳＷ４を所定のオン期間とオフ期間で駆動する制御回路６０Ａと、昇圧出力電圧ＶＯ２の起動開始信号を入力するＣＯＮＴ２端子と反転出力電圧ＶＯ３の起動開始信号を入力するＣＯＮＴ３端子とからなる起動開始信号入力端子９０と、出力電圧ＶＯ２の起動開始時に急速充電を行う際のスイッチ状態を作るタイマ回路７０と、タイマ回路７０より出力した信号を制御回路６０Ａより出力している制御信号と合成するための論理回路からなる急速充電回路８０Ａとで構成している。
As shown in FIG. 4, the multi-output DC-DC converter according to the second embodiment of the present invention receives an input DC voltage Ei from an input
この多出力ＤＣ−ＤＣコンバータは、第１の出力コンデンサ４２から第１の出力電圧ＶＯ２を第１の負荷５２へ出力し、第２の出力コンデンサ４３から第２の出力電圧ＶＯ３を第２の負荷５３へ出力する。入出力条件はＶＯ２＞Ｅｉ＞０＞ＶＯ３である。制御回路６０Ａにおいて、発振回路６３と、パルス幅変調回路６２と、分周回路６５とは、図１に示した多出力ＤＣ−ＤＣコンバータの先行技術と同じ構成要素であるので、同じ符号を付与して、その詳細な説明は省略する。なお、出力検出回路６１Ａと駆動回路６４Ａは上記先行技術とは異なる。
This multi-output DC-DC converter outputs the first output voltage VO2 from the
制御回路６０Ａは、昇圧出力電圧ＶＯ２と反転出力電圧ＶＯ３を検出し、それぞれ所望値との誤差を増幅された誤差電圧Ｖｅ２及び誤差電圧Ｖｅ３を出力する出力検出回路６１Ａと、誤差電圧Ｖｅ２と鋸波電圧Ｖｔとの比較結果である信号Ｖ２と、誤差電圧Ｖｅ３と鋸波電圧Ｖｔを比較との比較結果である信号Ｖ３を出力するパルス幅変調回路６２と、所定の周期Ｔを有する鋸波電圧Ｖｔとクロック信号Ｖｔ１とを出力する発振回路６３と、クロック信号Ｖｔ１を分周して分周信号Ｖｔ２を出力する分周回路６５と、信号Ｖ２と信号Ｖ３と分周信号Ｖｔ２とを入力として、第１の主スイッチＳＷ１の駆動信号Ｖｇ１と第２の主スイッチＳＷ４の駆動信号Ｖｇ４とを出力する駆動回路６４Ａとによって構成される。
The
また、出力検出回路６１Ａは、昇圧出力電圧ＶＯ２の検出抵抗６１４，６１５と、反転出力電圧ＶＯ３の検出抵抗６１１，６１２と、基準電圧ＶＲＥＦを出力する電圧源６１８と、基準電圧ＶＲＥＦより低い第２の基準電圧ＶＲＥＦ２を出力する電圧源６１９と、昇圧出力電圧ＶＯ２の検出電圧と基準電圧ＶＲＥＦとの誤差電圧を増幅し、誤差電圧Ｖｅ２を出力する増幅器６１７と、反転出力電圧ＶＯ３の検出電圧と第２の基準電圧ＶＲＥＦ２との誤差電圧を増幅し、誤差電圧Ｖｅ３を出力する増幅器６１６とによって構成されている。
The
パルス幅変調回路６２は、誤差電圧Ｖｅ２と鋸波電圧Ｖｔとを入力とし、鋸波信号Ｖｔの電圧に比べて誤差電圧Ｖｅ２の電圧が高い期間ハイレベルの電圧を出力する比較器６２２と、誤差電圧Ｖｅ３と鋸波電圧Ｖｔとを入力とし、鋸波信号Ｖｔの電圧に比べて誤差電圧Ｖｅ３の電圧が高い期間ハイレベルの電圧を出力する比較器６２１によって構成される。
The pulse
図５は前述の各信号、及びインダクタ２を流れる電流ＩＬを示す波形図である。図４と図５とを用いて本発明の第２の実施の形態におけるＤＣ−ＤＣコンバータの基本動作を説明する。
FIG. 5 is a waveform diagram showing the signals IL and the current IL flowing through the
第１の主スイッチＳＷ１がオン状態の場合は、インダクタ２と第２の主スイッチＳＷ４とダイオード３３とコンデンサ４３とが反転コンバータを構成する。一方、第２の主スイッチＳＷ４がオン状態の場合には、インダクタ２と第１の主スイッチＳＷ１とダイオード３２とコンデンサ４２とが昇圧コンバータを構成する。
When the first main switch SW1 is in the ON state, the
制御回路６０Ａにおいて、出力検出回路６１Ａは、昇圧出力電圧ＶＯ２と反転出力電圧ＶＯ３とを検出し、誤差増幅器６１６，６１７によってそれぞれ所望値との誤差が増幅された誤差電圧Ｖｅ２及び誤差電圧Ｖｅ３が出力される。発振回路６３は、所定の周期Ｔを有する鋸波電圧Ｖｔとクロック信号Ｖｔ１とを出力する。パルス幅変調回路６２は、誤差電圧Ｖｅ２と鋸波電圧Ｖｔとの比較結果である信号Ｖ１と、誤差電圧Ｖｅ２と鋸波電圧Ｖｔを比較との比較結果である信号Ｖ２を出力する。分周回路６５は、クロック信号Ｖｔ１が入力され、分周信号Ｖｔ２を出力する。駆動回路６４Ａは、信号Ｖ１と信号Ｖ２と分周信号Ｖｔ２と起動開始信号入力端子９０へ印加される信号とが入力され、第１の主スイッチＳＷ１の駆動信号Ｖｇ１と第２の主スイッチＳＷ４の駆動信号Ｖｇ４を出力する。
In the
起動開始信号入力端子９０のＣＯＮＴ２端子への信号、ＣＯＮＴ３端子への信号が共にローレベルの場合は、駆動信号Ｖｇ４およびＶｇ１としては分周信号Ｖｔ２およびその反転信号がそれぞれ出力され、ＮＭＯＳＦＥＴである第１の主スイッチＳＷ１とＰＭＯＳＦＥＴである第２の主スイッチＳＷ４は交互にＯＮ／ＯＦＦする。そのため、直流電流電源Ｅｉよりインダクタに磁気エネルギーを蓄える充電電流が流れることはなく、昇圧出力電圧ＶＯ２、反転出力電圧ＶＯ３共に発生することはない。
When both the signal to the CONT2 terminal of the start
次に、反転出力電圧ＶＯ３の起動開始信号であるＣＯＮＴ３端子への入力信号がハイレベルになると、ＮＯＲ回路６４５には、分周信号Ｖｔ２の他に、ＡＮＤ回路６４４により信号Ｖ３が入力され、駆動信号Ｖｇ４は分周信号Ｖｔ２がハイレベルの期間と信号Ｖ３がハイレベルの期間がローレベルとなり、ＰＭＯＳＦＥＴによる第２の主スイッチＳＷ４をＯＮする。これにより、信号Ｖ３がハイレベルの期間、ＮＭＯＳＦＥＴである第１の主スイッチＳＷ１とＰＭＯＳＦＥＴである第２の主スイッチＳＷ４は同時にＯＮし、インダクタ２に磁気エネルギーを蓄える。やがて、信号Ｖ３がローレベルとなり、駆動信号Ｖｇ４がハイレベルになって、ＰＭＯＳＦＥＴによる第２のスイッチＳＷ４をＯＦＦさせると、インダクタ２に蓄えられた磁気エネルギーは、ダイオード３３を介して、コンデンサ４３をマイナス電位に充電を開始し反転出力電圧ＶＯ３を発生する。駆動信号Ｖｇ４はこの状態の信号を繰り返し継続する。
Next, when the input signal to the CONT3 terminal, which is the start signal for starting the inverted output voltage VO3, becomes high level, the NOR
次に、図５の時刻ｔ９において、ＣＯＮＴ２端子にハイレベル信号が投入されると、図２におけるカウンタ部１０１のフリップフロップのリセットが解除され、カウントアップが開始し、ＣＯＮＴ２端子へのハイレベル信号の投入より、発振器６３から入力される基本クロック信号Ｖｔ１を５分周時間カウントすると、ＮＡＮＤ回路１０２の出力信号Ｓｇ１０２はハイレベルからローレベルに変化する。ＡＮＤ回路１０３により、ＣＯＮＴ２端子への入力信号と信号Ｓｇ１０２の論理積をとることで、タイマ回路７０はＣＯＮＴ２端子へハイレベル信号投入より基本クロック信号Ｖｔ１の５分周期間のみハイレベルになる状態信号Ｓｇ１０３を出力する。
Next, when a high level signal is input to the CONT2 terminal at time t9 in FIG. 5, the reset of the flip-flop of the
上記状態信号Ｓｇ１０３をインバータ８４により信号を反転させ、ＡＮＤ回路８５により上記状態信号Ｓｇ１０３の反転信号と、主スイッチＳＷ１の駆動信号Ｖｇ１との論理積をとった信号Ｖｇ１１で主スイッチＳＷ１を駆動する事で、主スイッチＳＷ１をＣＯＮＴ２端子へのハイレベル信号投入より基本クロック信号Ｖｔ１の５分周期間ＯＦＦ状態に固定する。また、ＡＮＤ回路８８により状態信号Ｓｇ１０３をインバータ８７で反転した信号と駆動信号Ｖｇ４との論理積をとった信号Ｖｇ４１で第２の主スイッチＳＷ４を駆動する事で、主スイッチＳＷ４をＣＯＮＴ２端子へのハイレベル信号投入より基本クロック信号Ｖｔ１の５分周期間ＯＮに固定する。
The state signal Sg103 is inverted by an
これにより、ＣＯＮＴ２端子へのハイレベル信号投入より基本クロック信号Ｖｔ１の５分周期間は主スイッチＳＷ４のみがＯＮし、主スイッチＳＷ１はＯＦＦ状態を継続するため、入力直流電源１よりインダクタ２を通り、昇圧出力電圧ＶＯ２用の出力コンデンサ４２に向かって直流の電流が流れ、上記出力コンデンサ４２を急速に充電する。上記出力コンデンサ４２の電位差が入力直流電源電圧Ｅｉに近い電圧レベルに達すると、充電電流は停止する。このときの各制御信号波形とインダクタ２を流れる電流波形を図５に示した。
As a result, only the main switch SW4 is turned on and the main switch SW1 is kept off during the 5-minute period of the basic clock signal Vt1 from the input of the high level signal to the CONT2 terminal. Then, a direct current flows toward the
昇圧出力電圧ＶＯ２用の出力平滑コンデンサ４２の電位が入力直流電源電圧Ｅｉと同等かそれ以上の電圧レベルに達すると、それ以降の昇圧出力電圧ＶＯ２の昇圧期間において、鋸波信号Ｖｔと誤差電圧Ｖｅ２との比較結果である信号Ｖ２のＯＮパルスによってのみインダクタに電磁エネルギーが蓄えられることになる。信号Ｖ２のＯＮパルスによって蓄えられた電磁エネルギーは所定期間内に昇圧電圧として出力平滑コンデンサ４２に充電されるため、図５の時刻ｔ１０以降は反転出力電圧ＶＯ３電圧を誤って昇圧することなく、昇圧出力電圧ＶＯ２の起動を開始することができる。
When the potential of the
起動を開始するチャンネルの出力コンデンサ４２の容量、既に起動が完了している出力チャンネルの負荷抵抗５３の抵抗値により、起動を開始するチャンネルの急速充電時間の最適値は異なる。本発明の実施の形態では、タイマ回路７０のカウンタ部１０１には５分周分のカウンタ回路を用いたが、その仕様状態において最適な分周時間を見積もる必要がある。
The optimum value of the quick charge time of the channel for starting activation differs depending on the capacity of the
以上説明したように、本発明は、多電源を必要とし、それらの電源投入順序の必要なＩＣおよびモジュールを駆動させる電源ＩＣとして有効である。単一インダクタで複数の出力電圧を昇圧および反転が可能であるため、小型の携帯機器のＩＣおよびモジュール駆動用ＩＣとし利用価値が高い。 As described above, the present invention is effective as a power supply IC that drives an IC and a module that require multiple power supplies and that require the power-on sequence. Since a plurality of output voltages can be boosted and inverted with a single inductor, the utility value is high as an IC for a small portable device and a module driving IC.
１ 入力直流電源
２ インダクタ
３１ ダイオード
３２ ダイオード
４１ 第１のコンデンサ
４２ 第２のコンデンサ
５１ 第１の負荷
５２ 第２の負荷
６０，６０Ａ 制御回路
６１，６１Ａ 出力検出回路
６２ パルス幅変調回路
６３ 発振回路
６４，６４Ａ 駆動回路
６５ 分周回路
７０ タイマ回路
８０ 急速充電制御回路
８０Ａ 急速充電制御回路
８１ インバータ
８２ ＡＮＤ回路
８３ ＡＮＤ回路
８４ インバータ
８５ ＡＮＤ回路
８６ ＯＲ回路
８７ インバータ
８８ ＡＮＤ回路
９０ 起動開始信号入力端子
１０１ 分周回路
１０２ 状態保持回路
１０３ ＡＮＤ回路
ＳＷ１ 主スイッチ
ＳＷ２ 第１の補助スイッチ
ＳＷ３ 第２の補助スイッチ
ＳＷ４ 第２の主スイッチ
1 Input
Claims (4)
前記電圧入力端子から印加される直流電圧によってエネルギーを蓄積する共通のインダクタと、
前記インダクタから放出されるエネルギーを蓄積する複数のキャパシタと、
前記複数のキャパシタへのエネルギー放出経路にそれぞれ挿入された複数のダイオードと、
前記複数のキャパシタにそれぞれ現れる複数の変換直流電圧を出力する複数の電圧出力端子と、
前記インダクタへのエネルギーの蓄積と前記インダクタからのエネルギーの放出とを切り替えるとともに、前記インダクタから前記複数のキャパシタへ至るエネルギーの放出経路を選択するスイッチ回路と、
前記スイッチ回路が前記インダクタへのエネルギーの蓄積と前記インダクタからのエネルギーの放出とを周期的に切り替えるとともに、前記インダクタから前記複数のキャパシタへ至るエネルギーの放出経路を時分割で排他的に選択するように、前記スイッチ回路を制御し、かつ前記複数の電圧出力端子にそれぞれ対応して設定された起動開始信号の状態に応じて前記複数のキャパシタへ至るエネルギーの放出経路の導通遮断を選択することにより、前記複数の電圧出力端子を時間差をもって起動開始させる制御回路と、
前記起動開始信号の状態に基づき、２番目以降に起動開始する電圧出力端子の起動開始直後の一定時間、前記スイッチ回路における前記電圧入力端子と前記２番目以降に起動開始する電圧出力端子に対応したキャパシタとの間に存在するスイッチを強制的に導通状態とし、前記スイッチ回路における他のスイッチを強制的に遮断状態として、前記２番目以降に起動開始する電圧出力端子に対応したキャパシタを急速充電させる急速充電回路とを備えた多出力ＤＣ−ＤＣコンバータ。 A common voltage input terminal to which a DC voltage is input;
A common inductor for storing energy by a DC voltage applied from the voltage input terminal;
A plurality of capacitors for storing energy released from the inductor;
A plurality of diodes each inserted in an energy discharge path to the plurality of capacitors;
A plurality of voltage output terminals for outputting a plurality of converted DC voltages respectively appearing in the plurality of capacitors;
A switch circuit that switches between storing energy in the inductor and discharging energy from the inductor, and selecting a discharge path of energy from the inductor to the plurality of capacitors;
The switch circuit periodically switches between storing energy in the inductor and discharging energy from the inductor, and exclusively selects time-division energy discharge paths from the inductor to the plurality of capacitors. Further, by controlling the switch circuit and selecting the conduction interruption of the energy release path to the plurality of capacitors according to the state of the start signal set corresponding to each of the plurality of voltage output terminals. A control circuit for starting activation of the plurality of voltage output terminals with a time difference;
Corresponding to the voltage input terminal in the switch circuit and the voltage output terminal starting to start after the second for a certain time immediately after starting the starting of the voltage output terminal starting to start after the second based on the state of the start start signal The switch existing between the capacitors is forcibly turned on, and the other switches in the switch circuit are forcibly cut off, so that the capacitor corresponding to the voltage output terminal that starts the second and subsequent starts is rapidly charged. A multi-output DC-DC converter having a quick charging circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003375658A JP2005143179A (en) | 2003-11-05 | 2003-11-05 | Multi-output dc-dc converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003375658A JP2005143179A (en) | 2003-11-05 | 2003-11-05 | Multi-output dc-dc converter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005143179A true JP2005143179A (en) | 2005-06-02 |
Family
ID=34686966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003375658A Pending JP2005143179A (en) | 2003-11-05 | 2003-11-05 | Multi-output dc-dc converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005143179A (en) |
-
2003
- 2003-11-05 JP JP2003375658A patent/JP2005143179A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8773099B2 (en) | Methods to reduce output voltage ripple in constant on-time DC-DC converters | |
| US8102157B2 (en) | Multi-output power supply device having charge pump circuit | |
| JP5785814B2 (en) | Switching power supply control circuit, control method, and switching power supply and electronic device using the same | |
| JP4618339B2 (en) | DC-DC converter | |
| US9093899B2 (en) | Timer based PFM exit control method for a boost regulator | |
| US7714546B2 (en) | Step-up regulator with multiple power sources for the controller | |
| JP5071138B2 (en) | Negative current feedback circuit and DC-DC converter using the same | |
| JP3647811B2 (en) | DC-DC converter circuit | |
| US7696738B2 (en) | Method and circuit for controlling DC-DC converter | |
| US20110101946A1 (en) | Voltage converters | |
| US20060170400A1 (en) | Dual-input power converter and control methods thereof | |
| JP2005198484A (en) | Power supply device and portable device using the same | |
| US8754580B2 (en) | Semiconductor apparatus and method of controlling operation thereof | |
| WO2007080777A1 (en) | Power supply device and electronic device provided with same | |
| JP2006304512A (en) | Voltage step-up/down dc-dc converter and circuit and method for controlling the same | |
| JP2008079360A (en) | Boosting converter and semiconductor integrated circuit | |
| JP2008148502A (en) | Control circuit and method for switching regulator, power supply unit and electronic apparatus | |
| JP2007185065A (en) | Power supply and electronic device with same | |
| JP2004304987A (en) | Multi-output dc-dc converter | |
| JP2009254009A (en) | Dc-dc converter and semiconductor integrated circuit for power supply control | |
| JP2011249145A (en) | Led drive circuit | |
| US8890498B2 (en) | Driving circuit to turn off switching element by voltage from voltage storage unit and converter including driving circuit | |
| JP2005354860A (en) | Controller of step-up voltage dc-dc converter | |
| JP5214220B2 (en) | Pulse modulator and charge pump circuit, switching regulator and control circuit using the same | |
| JP2005117886A (en) | Multiple-output dc-dc converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060509 |