JP2005136902A - 画像データ処理装置 - Google Patents

Abstract

【課題】本発明は、入力画像データの解像度別に、処理後の各出力解像度と画質を鑑みた画像処理を行って、安価に画質を向上させる画像データ処理装置に関する。
【解決手段】デジタル複写装置１は、注目画素に対してパターン認識部４２で生成されたパターンコード情報をアドレスとして補正データを読み出して多値画像化するメモリブロック４３が、多値画像化過程で、入力画像の解像度のままの多値画像データとして出力する場合と、入力画像よりも２倍以上高い任意の解像度の多値画像データとして出力する場合とで、異なる画像データ変換を行うとともに、任意の解像度のＹビット多値データのうち全白画素と全黒画素を意味する２種類のデータに変換する倍密モード用画素パターン生成部で、Ｈ倍の画素数に増大化する場合のＹビット多値データの全白画素と全黒画素を意味する２種類のデータによる画素構成を２×Ｈ倍の変倍方向に対して２倍変倍する。
【選択図】 図８

Description

本発明は、画像データ処理装置に関し、詳細には、入力される画像データの解像度別に、処理後の各出力解像度と画質を鑑みた画像処理を行って、画質向上効果を最小限の処理で達成し、かつ、より安価にデータ処理する画像データ処理装置に関する。

デジタル複写装置等の画像データ処理装置は、従来からビットマップ状に展開された画像データに対して、輪郭線のジャギーを補正して画質を向上させることが行われている。そして、従来から、以下に示すような方法で、予めメモリに記憶させておく必要のあるデータを極力低減し、画像データのうちの補正が必要な画素の判別と補正が必要な画素に対する補正データの決定を、マイクロプロセッサ等による簡単な判定及び演算によって極めて短時間で行おうとしている（特許文献１及び特許文献２参照）。

すなわち、特許文献１及び特許文献２では、ビットマップ状に展開された画像データの黒画素領域の白画素領域との境界部分の線分形状を認識して、所要の各画素に対して認識した線分形状の特徴を複数ビットのコード情報に置き換え、少なくともそのコード情報の一部を利用して補正が必要な画素か否かを判別して、補正が必要と判別した画素に対してはコード情報に応じた補正を行うという画像データ処理を行っている。

一方、この画像データ処理方法による画像データ処理装置は、ビットマップ状に展開された画像データの対象とする画素を中心として所定領域の各画素のデータを抽出するためのウインドウと、当該ウインドウを通して抽出される画像データによって、当該画像データの黒画素領域の白画素領域との境界部分の線分形状を認識して、対象とする画素に対して認識した線分形状の特徴を表す複数ビットのコード情報を生成するパターン認識手段と、少なくともそのコード情報の一部を利用して補正が必要な画素か否かを判別する判別手段と、当該判別手段によって補正が必要と判別された画素に対して、パターン認識手段によって生成されたコード情報をアドレスとして予め記憶されている補正データを読み出して出力する補正データメモリとを備えている。そして、パターン認識手段は、所定の各画素に対して認識した線分形状の特徴を表すコード情報として、パターン認識対象とする画素が黒画素または白画素のいずれであるかを示すコードと、線分の傾斜方向を示すコードと、傾きの度合いを示すコードと、対象とする画素の水平または垂直方向に連続する線分の端部の画素からの位置を示すコードを含むコード情報を生成する。

このような画像データ処理方法及び画像データ処理装置によれば、ビットマップ状に展開された画像データの黒画素領域の白画素領域との境界部分（文字等の輪郭線）の線分形状を認識して、所要の各画素に対して複数ビットのコード情報に置き換え、少なくともそのコード情報の一部を利用して補正が必要な画素か否かを判別し、補正が必要な画素に対してはコード情報に応じた補正を行っている。

したがって、予め補正が必要な全ての特徴パターンをテンプレートとして作成して記憶させておく必要が無く、補正が必要な画素の判別と補正が必要な画素に対する補正データの決定をコード情報を用いて簡単に短時間で行うことができる。

また、従来、入力画像データの解像度に対応して、異なる画像補正データによるスムージング処理を実施していたが、画像処理に伴う画像補正データの格納にメモリを必要とし、かつ、低解像度のデータほど高解像度のデータに変換する過程において用いる格納されたデータ量が多くなる方式が用いられている（特許文献３参照）。

特開平５−２０７２８２号公報 特開２０００−２３６４４６号公報 特開平９−１０７４７５号公報

しかしながら、上記各従来技術にあっては、ビットマップ状に展開された画像データに対して輪郭線のジャギーを補正して画質の向上を図るために、予めメモリに記憶させておくことが必要なデータを極力低減し、かつ、処理時間の短縮を可能としており、また、入力画像データの解像度を別に、入力画像データに対する画像データ処理方法を選択することで、入力された画像の解像度情報に応じた階調変換処理による高品質の画像を提供することができるが、画像データ処理装置に入力される画像データの解像度別に、処理後の各出力解像度と画質を鑑みた画像処理により、画質向上効果を最小限の処理で達成し、かつ、より安価にデータ処理する上で、改良の必要があった。

そこで、請求項１記載の発明は、主走査方向Ｍ画素と副走査方向Ｎラインからなるウィンドウ手段で、記憶手段にビットマップ状に展開されて記憶されている入力画像データの注目画素を中心として所定領域の各画素のデータを抽出し、パターン認識手段で、当該抽出された画像データの黒画素領域の白画素との境界部分の線分形状を認識し注目画素に対して当該認識した線分形状の特徴を表す複数ビットのパターンコード情報を生成して、判別手段で、少なくとも当該パターンコード情報の一部を利用して画像データの注目画素が斜線または円弧を構成する画素として補正が必要な画素であるか否かを判別し、メモリブロック手段が、当該判別手段によって補正が必要と判別された注目画素に対してパターン認識手段で生成されたパターンコード情報をアドレスとして予め記憶されている補正データを読み出して多値画像化して出力するに際して、メモリブロック手段が、入力されるビットマップ状に展開された任意の解像度の２値画像データをパターン認識手段の認識した線分形状の特徴に基づいて多値画像化する過程で、入力画像の解像度のままの多値画像データとして出力する場合と、当該入力画像の解像度よりも２倍以上高い任意の解像度の多値画像データとして入力画素数の２倍以上の画素数に増大化して出力する場合とで、画像データの２値から多値への画像データ変換において異なる画像データ変換を行うとともに、任意の解像度の入力２値画像データを２倍以上の解像度のＹビット多値画像データとして入力画素数のＨ倍（Ｈは２以上の整数）以上の画素数に増大化して出力する場合に、当該任意の解像度のＹビット多値データのうち全白画素と全黒画素を意味する２種類のデータに変換する倍密モード用画素パターン生成手段を設け、任意の解像度のＹビット多値画像データとして入力画素数の２×Ｈ倍の画素数に増大化して出力する場合は、当該倍密モード用画素パターン生成手段で、Ｈ倍の画素数に増大化する場合の任意解像度のＹビット多値データの全白画素と全黒画素を意味する２種類のデータによる画素構成を２×Ｈ倍の変倍方向に対して、２倍変倍して出力することにより、入力画像データの解像度に対して、出力の画像データの解像度を２倍以上の解像度のデータに変換する場合には、画素数では、主走査及び副走査に各々２倍の全体で４倍の画素数の増大化が必要であるが、この場合に、出力の画像データの解像度を２倍以上の解像度として出力して、画質的に、主走査及び副走査に多値化して、解像度変換に伴う画素数の増大化を伴わない場合の２値→多値変換処理に対して、より簡素な構成の２値→多値変換処理を行い、さらに、２倍の２倍である４倍の場合には、入力画像の解像度がより低解像度であるため、結果的に２倍時と同じ出力結果となる処理で安価に画質を向上させる画像データ処理装置を提供することを目的としている。

請求項２記載の発明は、変倍モード用画素パターン生成手段が、生成する任意の解像度のＹビット多値データの全白画素と全黒画素を意味する２種類のデータとして、入力画素に対する出力画素の増大倍数Ｈの素数別に異なる画素構成のデータを生成することにより、より一層安価に、高解像度の画像データに対しても斜線または円弧を構成する画素へのジャギー補正を行い、かつ、単純に整数変倍を実施できない素数倍の変倍をも行う画像データ処理装置を提供することを目的としている。

請求項１記載の発明の画像データ処理装置は、入力されビットマップ状に展開された任意の解像度の２値画像データを少なくともＮライン分記憶可能な記憶手段と、主走査方向Ｍ画素と副走査方向Ｎラインからなり前記記憶手段にビットマップ状に展開されて記憶されている画像データの注目画素を中心として所定領域の各画素のデータを抽出するウインドウ手段と、前記ウインドウ手段で抽出された画像データの黒画素領域の白画素との境界部分の線分形状を認識し前記注目画素に対して当該認識した線分形状の特徴を表す複数ビットのパターンコード情報を生成するパターン認識手段と、少なくとも前記パターンコード情報の一部を利用して前記画像データの注目画素が斜線または円弧を構成する画素として補正が必要な画素であるか否かを判別する判別手段と、前記判別手段によって補正が必要と判別された前記注目画素に対して前記パターン認識手段で生成された前記パターンコード情報をアドレスとして予め記憶されている補正データを読み出して多値画像化して出力するメモリブロック手段と、を備えた画像データ処理装置であって、前記メモリブロック手段は、前記入力されるビットマップ状に展開された任意の解像度の２値画像データを前記パターン認識手段の認識した線分形状の特徴に基づいて多値画像化する過程で、入力画像の解像度のままの多値画像データとして出力する場合と、当該入力画像の解像度よりも２倍以上高い任意の解像度の多値画像データとして入力画素数の２倍以上の画素数に増大化して出力する場合とで、画像データの２値から多値への画像データ変換において異なる画像データ変換を行うとともに、前記任意の解像度の入力２値画像データを２倍以上の解像度のＹビット多値画像データとして入力画素数のＨ倍（Ｈは２以上の整数）以上の画素数に増大化して出力する場合に、当該任意の解像度のＹビット多値データのうち全白画素と全黒画素を意味する２種類のデータに変換する倍密モード用画素パターン生成手段を有し、前記任意の解像度のＹビット多値画像データとして入力画素数の２×Ｈ倍の画素数に増大化して出力する場合は、前記倍密モード用画素パターン生成手段で、Ｈ倍の画素数に増大化する場合の任意解像度のＹビット多値データの全白画素と全黒画素を意味する２種類のデータによる画素構成を２×Ｈ倍の変倍方向に対して、２倍変倍して出力することにより、上記目的を達成している。

この場合、例えば、請求項２に記載するように、前記変倍モード用画素パターン生成手段は、前記生成する任意の解像度のＹビット多値データの全白画素と全黒画素を意味する２種類のデータとして、入力画素に対する出力画素の増大倍数Ｈの素数別に異なる画素構成のデータを生成するものであってもよい。

請求項１記載の発明の画像データ処理装置によれば、主走査方向Ｍ画素と副走査方向Ｎラインからなるウィンドウ手段で、記憶手段にビットマップ状に展開されて記憶されている入力画像データの注目画素を中心として所定領域の各画素のデータを抽出し、パターン認識手段で、当該抽出された画像データの黒画素領域の白画素との境界部分の線分形状を認識し注目画素に対して当該認識した線分形状の特徴を表す複数ビットのパターンコード情報を生成して、判別手段で、少なくとも当該パターンコード情報の一部を利用して画像データの注目画素が斜線または円弧を構成する画素として補正が必要な画素であるか否かを判別し、メモリブロック手段が、当該判別手段によって補正が必要と判別された注目画素に対してパターン認識手段で生成されたパターンコード情報をアドレスとして予め記憶されている補正データを読み出して多値画像化して出力するに際して、メモリブロック手段が、入力されるビットマップ状に展開された任意の解像度の２値画像データをパターン認識手段の認識した線分形状の特徴に基づいて多値画像化する過程で、入力画像の解像度のままの多値画像データとして出力する場合と、当該入力画像の解像度よりも２倍以上高い任意の解像度の多値画像データとして入力画素数の２倍以上の画素数に増大化して出力する場合とで、画像データの２値から多値への画像データ変換において異なる画像データ変換を行うとともに、任意の解像度の入力２値画像データを２倍以上の解像度のＹビット多値画像データとして入力画素数のＨ倍（Ｈは２以上の整数）以上の画素数に増大化して出力する場合に、当該任意の解像度のＹビット多値データのうち全白画素と全黒画素を意味する２種類のデータに変換する倍密モード用画素パターン生成手段を設け、任意の解像度のＹビット多値画像データとして入力画素数の２×Ｈ倍の画素数に増大化して出力する場合は、当該倍密モード用画素パターン生成手段で、Ｈ倍の画素数に増大化する場合の任意解像度のＹビット多値データの全白画素と全黒画素を意味する２種類のデータによる画素構成を２×Ｈ倍の変倍方向に対して、２倍変倍して出力するので、入力画像データの解像度に対して、出力の画像データの解像度を２倍以上の解像度のデータに変換する場合には、画素数では、主走査及び副走査に各々２倍の全体で４倍の画素数の増大化が必要であるが、この場合に、出力の画像データの解像度を２倍以上の解像度として出力して、画質的に、主走査及び副走査に多値化して、解像度変換に伴う画素数の増大化を伴わない場合の２値→多値変換処理に対して、より簡素な構成の２値→多値変換処理を行うことができ、さらに、２倍の２倍である４倍の場合には、入力画像の解像度がより低解像度であるため、結果的に２倍時と同じ出力結果となる処理で安価に画質を向上させることができる。

請求項２記載の発明の画像データ処理装置によれば、変倍モード用画素パターン生成手段が、生成する任意の解像度のＹビット多値データの全白画素と全黒画素を意味する２種類のデータとして、入力画素に対する出力画素の増大倍数Ｈの素数別に異なる画素構成のデータを生成するので、より一層安価に、高解像度の画像データに対しても斜線または円弧を構成する画素へのジャギー補正を行うことができ、かつ、単純に整数変倍を実施できない素数倍の変倍をも行うことができる。

以下、本発明の好適な実施例を添付図面に基づいて詳細に説明する。なお、以下に述べる実施例は、本発明の好適な実施例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。

図１〜図１９は、本発明の画像データ処理装置の一実施例を示す図であり、図１は、本発明の画像データ処理装置の一実施例を適用したデジタル複写装置１の要部概略構成図である。

図１において、デジタル複写装置１は、１ビーム方式で概略的に原稿（図示せず）を読み取る画像読取部２、画像読取部２の読み取った原稿の画像データに対して各種処理を行う信号処理部３及び信号処理部３の処理した画像データに基づいて画像を電子写真方式で用紙（図示せず）上に印刷する画像印刷部４等を備えている。

画像読取部２は、コンタクトガラス５上に載置された原稿に、主走査方向に細長い光源６から光を照明し、原稿での反射光を第１ミラー７、第２ミラー９、第３ミラー１０で順次反射して、結像光学系１２でＣＣＤ（Charge Coupled Device）センサ１３に結像させて、ＣＣＤセンサ１３により光電変換して、原稿の画像を読み取る。上記光源６と第１ミラー７が第１走査ユニット８を構成し、第２ミラー９と第３ミラー１０が第２走査ユニット１１を構成して、画像読取部２は、第１走査ユニット８と第２走査ユニット１１を２対１の速度比で副走査方向に移動させることで、原稿を副主走査方向に走査する。

信号処理部３は、アンプ１４、ＡＤＣ（Ａ／Ｄ変換器）１５、画像処理部１６、印刷制御部１７及びＬＤ変調部１８等を備えている。信号処理部３は、画像読取部２のＣＣＤセンサ１３により光電変換されたアナログ画像信号をアンプ１４で増幅し、次いで、ＡＤＣ１５によりデジタル画像信号に変換して、画像処理部１６に入力する。画像処理部１６は、ＡＤＣ１５から入力されるデジタル画像信号に対して明度補正処理、変倍処理及び編集処理等の画像処理を施してラスタ画像データとして印刷制御部１７に入力し、印刷制御部１７は、画像処理部１６で画像処理されたラスタ画像データをスムージング処理するとともに、１ビーム（１ライン）用の画像データに変換してＬＤ変調部１８に出力する。ＬＤ変調部１８は、１ライン分の画像データに基づいて、画像印刷部４のＬＤユニット２０の１つの半導体レーザのビームを変調する。なお、印刷制御部１７とＬＤ変調部１８の間に、画像範囲の制限を行う回路やパターン合成等を行う回路が設けられていてもよい。

画像印刷部４は、ＬＤユニット２０、シリンダレンズ２１、ポリゴンミラー２２、ｆθレンズ２３、感光体ドラム２４及び光検知器２５等を備えており、ＬＤユニット２０が、上記ＬＤ変調部１８により変調された１つのレーザビームをシリンダレンズ２１方向に出射する。シリンダレンズ２１は、入射されるレーザビームをポリゴンミラー２２に収束させ、ポリゴンミラー２２が、入射されるレーザビームを等角速度偏向させてｆθレンズ２３方向に出射させる。ｆθレンズ２３は、ポリゴンミラー２２から入射されるレーザビームを等速度偏向に補正して感光体ドラム２４上に照射させて１ライン分の潜像を形成するとともに、光検知器２５に入射させて、光検知器２５がこのレーザビームを検知する。光検知器２５は、感光体ドラム２４の主走査方向の有効書込領域の前に配置されており、レーザビームを受光すると、同期検知パルス信号ＸＤＥＴＰを印刷制御部１７にフィードバックする。なお、本実施例では、画像印刷部４が１本のレーザビームを発生する半導体レーザを用いている場合について説明したが、ビーム数としては、１本に限定されるものではなく、複数ビームの半導体レーザアレイを用いていてもよい。

上記印刷制御部１７は、画像読取部２から入力する画像データの入力速度と、画像印刷部４に対して画像データを出力する出力速度の調停も合わせて行う。すなわち、画像読取部２では、コンタクトガラス５上の原稿を第１走査ユニット８と第２走査ユニット１１により副走査方向に走査してＣＣＤセンサ１３により読み取っているため、ＣＣＤセンサ１３は、副走査方向に連続する複数の主走査ラインのドットマトリクスの画像データを１ラインずつ信号処理部３に出力する。

このとき、ＣＣＤセンサ１３は、１ライン分の画像データを、ライン同期信号ＬＳＹＮＣによりアドレスがリセットされた後、画素クロック毎に主走査方向に１画素ずつ出力するため、信号処理部３（印刷制御部１７）に対しては、第１走査ユニット８及び第２走査ユニット１１の走査速度やＣＣＤセンサ１３の読取周期等に基づく所定のライン周期で１ラインずつ出力する。

次に、画像印刷部４は、ポリゴンミラー２２により走査されたレーザビームが感光体ドラム２４の直前に入射すると、光検知器２５が同期検知パルス信号ＸＤＥＴＰを出力し、印刷制御部１７が、この同期検知パルス信号ＸＤＥＴＰに基づいて画像読取部２から入力する画像データの印刷タイミングを制御する。

そこで、印刷制御部１７は、スムージング処理を行う。ここで、スムージングに必要なパターン認識用マトリクスは、注目画素の前後の４ラインずつを含む計９ラインのマトリクスとする。

すなわち、印刷制御部１７は、図２に示すように、一次記憶部（記憶手段）３１と画像処理部３２等を備えており、先ず、画像処理部１６からのドットマトリクス状の９ライン分の画像データを、第１の画素クロックに同期して１画素毎に順次一時記憶部３１に記憶する。なお、本実施例のデジタル複写装置１は、前段からの画像データとして、１クロック当たり複数のデータが複数の信号線を介して入力されるパラレルデータの場合にも適用することができ、この場合には、パラレル→シリアル変換して９ライン分の画像データを一時記憶部３１に記憶する。

画像処理部３２は、一時記憶部３１に記憶された９ライン分の画像データを、１ライン分の画像データが入力する間に、第２の画素クロックに同期して９ライン分同時に読み出す。なお、本実施例では、第２の画素クロックは、一時記憶部３１から９ラインについて各ライン毎に、１画素単位で画像データを読み出すものとしている。

そして、この一時記憶部３１からの第２の画素クロックによる１画素単位での画像データの読み出し動作は、図３から図７に示すように、第２の画素クロックの何クロック毎に行うかを選択することができる。図３は、一時記憶部３１からの第２の画素クロックによる１画素単位での画像データの読み出し動作を、第２の画素クロック毎に実施する場合のタイミングチャート、図４は、一時記憶部３１からの第２の画素クロックによる１画素単位での画像データの読み出し動作を、第２の画素クロックの２クロック毎に実施する場合のタイミングチャート、図５は、一時記憶部３１からの第２の画素クロックによる１画素単位での画像データの読み出し動作を、第２の画素クロックの３クロック毎に実施する場合のタイミングチャート、図６は、一時記憶部３１からの第２の画素クロックによる１画素単位での画像データの読み出し動作を、第２の画素クロックの４クロック毎に実施する場合のタイミングチャート、図７は、一時記憶部３１からの第２の画素クロックによる１画素単位での画像データの読み出し動作を、第２の画素クロックの６クロック毎に実施する場合のタイミングチャートである。

ここで、画像印刷部４においてレーザビームによる電子写真プロセスへの書込の行われる解像度が１２００ｄｐｉであるものとすると、図３〜図７の各場合は、その解像度が以下のようになる。

すなわち、図３は、画像処理部１６から印刷制御部１７への入力画像データが、入力解像度として１２００ｄｐｉの２値画像データである場合の例であり、上述のように一時記憶部３１から第２の画素クロックにより、１画素単位での画像データの読み出し動作を第２の画素クロック毎に実施し、画像印刷部４が１２００ｄｐｉの書込を行う場合の第２の画素クロックの設定周波数のクロック周期で、順次１画素単位の画像データを出力すると、印刷制御部１７の出力時は、画像データの画素数の変更は無く、１２００ｄｐｉの解像度のままでの出力となる。

図４は、画像処理部１６から印刷制御部１７への入力画像データが、入力解像度として６００ｄｐｉの２値画像データである場合の例であり、図３と同様に一時記憶部３１から第２の画素クロックにより、１画素単位での画像データの読み出し動作を第２の画素クロックの２周期毎に実施し、画像印刷部４が１２００ｄｐｉ書込を行う場合の第２の画素クロックの設定周波数の２倍のクロック周期で、順次１画素単位の画像データを出力すると、印刷制御部１７の出力時は、入力時の６００ｄｐｉに対して、画像データの画素数は２倍となり、１２００ｄｐｉの解像度へ変更された出力となる。

図５は、画像処理部１６から印刷制御部１７への入力画像データが、入力解像度として４００ｄｐｉの２値画像データである場合の例であり、上述と同様に、一時記憶部３１から第２の画素クロックにより、１画素単位での画像データの読み出し動作を第２の画素クロックの３周期毎に実施し、画像印刷部４が１２００ｄｐｉ書込を行う場合の第２の画素クロックの設定周波数の３倍のクロック周期で、順次１画素単位の画像データを出力すると、印刷制御部１７の出力時は、入力時の４００ｄｐｉに対して、画像データの画素数は３倍となり、１２００ｄｐｉの解像度へ変更された出力となる。

図６は、画像処理部１６から印刷制御部１７への入力画像データが、入力解像度として３００ｄｐｉの２値画像データである場合の例であり、図３と同様に一時記憶部３１から第２の画素クロックにより、１画素単位での画像データの読み出し動作を第２の画素クロックの４周期毎に実施し、画像印刷部４が１２００ｄｐｉ書込を行う場合の第２の画素クロックの設定周波数の４倍のクロック周期で、順次１画素単位の画像データを出力すると、印刷制御部１７の出力時は、入力時の３００ｄｐｉに対して、画像データの画素数は４倍となり、１２００ｄｐｉの解像度へ変更された出力となる。

図７は、画像処理部１６から印刷制御部１７への入力画像データが、入力解像度として２００ｄｐｉの２値画像データである場合の例であり、上述同様に一時記憶部３１から第２の画素クロックにより、１画素単位での画像データの読み出し動作を第２の画素クロックの６周期毎に実施し、画像印刷部４が１２００ｄｐｉ書込を行う場合の第２の画素クロックの設定周波数の６倍のクロック周期で、順次１画素単位の画像データを出力すると、印刷制御部１７の出力時は、入力時の２００ｄｐｉに対して、画像データの画素数は６倍となり、１２００ｄｐｉの解像度へ変更された出力となる。

また、図３〜図７のタイミングチャートによる画像データの読み出し動作を第２の画素クロックに対して実施することにより、一時記憶部３１から読み出された９ライン分の画像データを、ウインドウ４１（図８及び図９参照）を用いる画像処理部３２に、９ライン同時に出力することができる。

画像処理部３２は、画像のエッジ部の斜め線や円弧のギザギザを軽減するために、主走査１３画素・副走査９ラインのデータによりマトリクスを生成して注目画素と周辺画素の各値に基づいて注目画素の特徴を抽出し、注目画素の値を決定する。また、画像処理部３２は、スムージング処理を第２の画素クロック毎に行うことにより、全ての画素に対して、１画素当たり複数ビットの多値データに変換する。

すなわち、画像処理部３２は、図８にそのブロック構成図を示すように、ウインドウ４１、パターン認識部４２、メモリブロック４３、ビデオデータ出力部４４及びこれらを同期制御するタイミング制御部４５等を備えており、ウィンドウ（ウィンドウ手段）４１は、図９に示すように、図２の一時記憶部３１から出力される９ライン分の画像データに対して、各々主走査方向に１３画素分のシフトレジスタ４１ａ〜４１ｉがシリアルに接続されていて、パターン検出用のウインドウを構成している。但し、一時記憶部３１から読み出された画像データは、９ライン分が画像処理部３２に出力される。

タイミング制御部４５は、画像データの１ページ分の副走査方向の書き込み期間を規定するＦＧＡＴＥ信号・主走査１ライン分の書き込み期間を規定するＬＧＡＴＥ信号・各ラインの書き込み開始及び終了タイミングを示すＬＳＹＮＣ信号・１ドット毎の読み出し及び書き込み周期を取る画像クロックＷＣＬＫ及びＲＥＳＥＴ信号を入力し、図８の各部４１〜４４に対して、その動作の同期を取るために必要なクロック信号等を発生する。

画像処理部３２を構成するウインドウ４１では、図９に示すシフトレジスタ４１ｅの左端から７画素目の画素位置（図９に丸１印で示す画素位置）がターゲットとなる注目画素の格納位置となる。

そして、画像処理部３２は、ウインドウ４１を構成するシフトレジスタ４１ａ〜４１ｉ内を画像データを順次１画素ずつシフトさせることによって、注目画素を画像処理部３２に対して順次変化させ、その注目画素を中心とするウインドウ４１の画像データを連続的に抽出する。

図９のウインドウ４１内のシフトレジスタ４１ａ〜４１ｉにおける動作を、図３〜図７を例に、説明する。

図３の場合は、一時記憶部３１から第２の画素クロックにより、１画素単位での画像データの読み出し動作が、第２の画素クロック毎に実施され、画像処理部３２のウインドウ４１を構成するシフトレジスタ４１ａ〜４１ｉ内の画像データも、第２の画素クロック毎に順次１画素ずつシフトされて、注目画素が画像処理部３２に対して順次変化する。

図４の場合は、図３の場合と同様に、一時記憶部３１から第２の画素クロックにより、１画素単位での画像データの読み出し動作が実施されるが、読み出しの周期は、第２の画素クロックの２周期毎に実施され、画像処理部３２のウインドウ４１を構成するシフトレジスタ４１ａ〜４１ｉ内の画像データも、第２の画素クロックの２周期毎に順次１画素ずつシフトされて、注目画素が画像処理部３２に対して順次変化する。

図５の場合は、図３及び図４の場合と同様に、一時記憶部３１から第２の画素クロックにより、１画素単位での画像データの読み出し動作が実施されるが、読み出しの周期は、第２の画素クロックの３周期毎に実施され、画像処理部３２のウインドウ４１を構成するシフトレジスタ４１ａ〜４１ｉ内の画像データも、第２の画素クロックの３周期毎に順次１画素ずつシフトされて、注目画素が画像処理部３２に対して順次変化することになる。

図６の場合は、上記同様に、一時記憶部３１から第２の画素クロックにより、１画素単位での画像データの読み出し動作が実施されるが、読み出しの周期は、第２の画素クロックの４周期毎に実施され、画像処理部３２のウインドウ４１を構成するシフトレジスタ４１ａ〜４１ｉ内の画像データも、第２の画素クロックの４周期毎に順次１画素ずつシフトされて、注目画素が画像処理部３２に対して順次変化する。

図７の場合は、上記同様に、一時記憶部３１から第２の画素クロックにより、１画素単位での画像データの読み出し動作が実施されるが、読み出しの周期は、第２の画素クロックの６周期毎に実施され、画像処理部３２のウインドウ４１を構成するシフトレジスタ４１ａ〜４１ｉ内の画像データも、第２の画素クロックの６周期毎に順次１画素ずつシフトされるて、注目画素が画像処理部３２に対して順次変化することになる。

そして、上記画像処理部３２に対して配置されるウインドウ４１を構成するシフトレジスタ４１ａ〜４１ｉ内を画像データが順次１画素ずつシフトする様子は、図１０のように示すことができる。

図１０（ａ）は、図２の画像処理部１６から入力される画像データに対する第２の画素クロックの任意の立ち上がりエッジ時（図１０（ｃ）のＴ１時）の図９のウインドウ４１を構成するシフトレジスタ４１ａ〜４１ｉ内の画像データを示しており、図１０（ｂ）は、上記第２の画素クロックの任意の立ち上がりエッジの次にくる第２の画素クロックの立ち上がりエッジ時（図１０（ｃ）のＴ２時）の図９のウインドウ４１を構成するシフトレジスタ４１ａ〜４１ｉ内の画像データを示している。そして、図１０（ｃ）に示すように、第２の画素クロック毎にウインドウ４１を構成するシフトレジスタ４１ａ〜４１ｉ内の画像データを順次１画素ずつシフトすることによって、画像処理部３２は、各ラインの先頭より全ての画素を注目画素としてドット情報を抽出することになる。

なお、上記図１０は、図３に示すタイミングチャートの動作の場合の説明図であるが、図４〜図７については、以下の動作となる。

すなわち、図４の場合は、画像処理部３２のウインドウ４１を構成するシフトレジスタ４１ａ〜４１ｉ内における画像データが、第２の画素クロックの２周期毎に順次１画素ずつシフトされ、画像処理部３２は、各ラインの先頭から全ての画素を注目画素としてドット情報を抽出することになるが、ドット情報の抽出（変化）は、第２の画素クロックの２周期毎となる。この場合のドット情報は、第２の画素クロックの２周期単位に継続することになる。

図５の場合は、同様に、画像処理部３２のウインドウ４１を構成するシフトレジスタ４１ａ〜４１ｉ内における画像データが、第２の画素クロックの３周期毎に順次１画素ずつシフトされ、画像処理部３２は、各ラインの先頭より全ての画素を注目画素としてドット情報を抽出することになるが、ドット情報の抽出（変化）は、第２の画素クロックの３周期毎となる。この場合のドット情報は、第２の画素クロックの３周期単位に継続することになる。

図６の場合は、同様に、画像処理部３２のウインドウ４１を構成するシフトレジスタ４１ａ〜４１ｉ内における画像データが、第２の画素クロックの４周期毎に順次１画素ずつシフトされ、画像処理部３２は、各ラインの先頭より全ての画素を注目画素としてドット情報を抽出することになるが、ドット情報の抽出（変化）は、第２の画素クロックの４周期毎となる。この場合のドット情報は、第２の画素クロックの４周期単位に継続することになる。

図７の場合は、同様に、画像処理部３２のウインドウ４１を構成するシフトレジスタ４１ａ〜４１ｉ内における画像データが、第２の画素クロックの６周期毎に順次１画素ずつシフトされ、画像処理部３２は、各ラインの先頭より全ての画素を注目画素としてドット情報を抽出することになるが、ドット情報の抽出（変化）は、第２の画素クロックの６周期毎となる。この場合のドット情報は、第２の画素クロックの６周期単位に継続することになる。

再び、図８において、パターン認識部（パターン認識手段）４２は、ウインドウ４１が注目画素に対して抽出したドット情報に基づいて、ターゲットとなっている画素（注目画素）及びその周囲の情報、特に画像データの黒画素と白画素の境界の線分形状の特徴を認識し、その認識結果を定められたフォーマットのコード情報（例えば、１３ビットのコード情報）に変換してメモリブロック４３に出力する。

なお、パターン認識部４２から出力されるコード情報が、メモリブロック４３の画像処理時（スムージング時）のメモリ用のリードアドレスとなる。

上記ウィンドウ４１とパターン認識部４２は、その詳細なブロックが図１１のように示され、サンプル窓であるウインドウ４１は、中央の３×３ビットのコア領域（Ｃｏｒｅ）４１Ｃ、その下領域（Ｌｏｗｅｒ）４１Ｄと上領域（Ｕｐｐｅｒ）４１Ｕ、その左領域（Ｌｅｆｔ）４１Ｌと右領域（Ｒｉｇｈｔ）４１Ｒに区分される。また、コア領域４１Ｃの周辺の下領域４１Ｄ、上領域４１Ｕ、左領域４１Ｌ及び右領域４１Ｒは、図示しないが、それぞれ三つのサブ領域に区分されている。そして、コア領域４１Ｃの中心のドットが、補正の対象となる注目画素（ターゲットドット）であり、コア領域４１Ｃ内における線分の検出パターンが水平に近く傾きが１／２以下の場合には、右領域４１Ｒまたは左領域４１あるいはその両方を調べ、線分の検出パターンが垂直に近く傾きが１／２以上である場合には、上領域４１Ｕまたは下領域４１Ｄあるいはその両方を調べる。

そして、パターン認識部４２は、コア領域認識部４２１、周辺領域認識部４２２、マルチプレクサ（ＭＵＸ）４２３、４２４、傾き（Ｇｒａｄｉｅｎｔ）計算部４２５、位置（Ｐｏｓｉｔｉｏｎ）計算部４２６、判別部４２７及びゲート４２８によって構成されており、周辺領域認識部４２２は、さらに、上領域認識部４２２Ｕ、右領域認識部４２２Ｒ、下領域認識部４２２Ｄ及び左領域認識部４２２Ｌで構成されている。

そして、コア領域認識部４２１は、ウィンドウ４１のコア領域４１Ｃ内の各ドットのデータを抽出して取り込み、その中心の注目ドットに関して各種判断及び計数等を実行して、各信号Ｈ／Ｖ（水平に近い線分か垂直に近い線分かを示す信号）、Ｂ／Ｗ（注目ドット（画素）が黒か白かを示す信号）、Ｕ／Ｌ（注目ドットが白のときにその注目ドットの位置が線分に対して上側（右側）であるのか下側（左側）出あるのかを示す信号）をメモリブロック４３に出力する。また、コア領域認識部４２１は、コア領域４１Ｃ内のパターンに対して右領域４１Ｒまたは上領域４１Ｕの状態も判断が必要かを示すフラグであるＲＵＣ及びコア領域４１Ｃ内のパターンに対して左領域４１Ｌまたは下領域４１Ｄの状態も判断が必要かどうかを示すフラグであるＬＬＣを判別部４２７と傾き計算部４２５に出力し、注目ドットが傾き（Ｇｒａｄｉｅｎｔ）計算のスタート点か否かを示す信号であるＧＳＴを位置計算部４２６に出力し、また、コア領域４１Ｃ内の線分パターンの連続ドット数を示す２ビットの情報であるＣＣ〔１：０〕を傾き計算部４２５に出力し、右領域４１Ｒまたは上領域４１Ｕ内の三つのサブ領域のうちの一つを指定する２ビット信号であるＲＵＡＳ〔１：０〕を上領域認識部４２２Ｕと右領域認識部４２２Ｒに出力し、下領域４１Ｄ及び左領域４１Ｌの三つのサブ領域の一つを指定するＬＬＡＳ〔１：０〕を下領域認識部４２２Ｄ及び左領域認識部４２２Ｌに出力する。

周辺領域認識部４２２は、上領域認識部４２２Ｕ、右領域認識部４２２Ｒ、下領域認識部４２２Ｄ及び左領域認識部４２２Ｌが、それぞれウィンドウ４１の上領域４１Ｃ、右領域４１Ｒ、下領域４１Ｄ、左領域４１Ｌのそれぞれ指定されたサブ領域内の各ドットデータを抽出して取り込み、その線分パターンを認識して、その領域内の連続ドット数を示すｃｎ〔２：０〕及び線分の傾き方向を示すｄｉｒ〔１：０〕をマルチプレクサ４２３またはマルチプレクサ４２４に出力する。

マルチプレクサ４２３は、コア領域認識部４２１から入力される信号Ｈ／Ｖが「０」のときには、上領域認識部４２２Ｕからの情報を、信号Ｈ／Ｖが「１」のときには、右領域認識部４２２Ｒからの情報を、それぞれ選択して入力し、各サブ領域内の連続ドット数をＲＵＣＮ〔２：０〕として傾き計算部４２５に出力し、また、線分の傾き方向をＲＵＤＩＲ〔１：０〕として判別部４２７に出力する。

マルチプレクサ４２４は、コア領域認識部４２１から入力される信号Ｈ／Ｖが「０」のときには、下領域認識部４２２Ｄからの情報を、信号Ｈ／Ｖが「１」のときには、左領域認識部４２２Ｌからの情報を、それぞれ選択して入力し、各サブ領域内の連続ドット数をＬＬＣＮ〔２：０〕として傾き計算部４２５及び位置計算部４２６に出力し、また、線分の傾き方向をＬＬＤＩＲ〔１：０〕として判別部４２７に出力する。

判別部（判別手段）４２７は、上記各コード情報ＤＩＲ〔１：０〕、ＲＵＤＩＲ〔１：０〕、ＬＬＤＩＲ〔１：０〕及び信号ＲＵＣ、ＬＬＣに基づいてドット補正する必要があるか否かを判別し、ドット補正する必要があると判別すると、当該ドット補正する必要があると認識した線分の傾き方向を示すコード情報ＤＩＲ〔１：０〕をメモリブロック４３に出力するとともに、メモリブロック４３及びゲート４２８への判別信号Ｎ０−ＭＡＴＣＨを「１」にする。ゲート４２８は、「１」の判別信号Ｎ０−ＭＡＴＣＨが入力されると、ゲートを綴じて、位置計算部４２６からの位相情報Ｐ〔３：０〕に出力を停止する。

傾き計算部４２５は、それぞれ連続ドット数を示すコード情報ＣＣ〔１：０〕、ＲＵＣＮ〔２：０〕及びＬＬＣＮ〔２：０〕と信号ＲＵＣ、ＬＬＣが入力され、これらのコード情報と信号に基づいて認識した線分パターンの傾き度合い（ＧＲＡＤＩＥＮＴ）をその連続するドット数として算出して、コード情報Ｇ〔３：０〕としてメモリブロック４３に出力する。

位置計算部４２６は、ウィンドウ４１の左領域４１Ｌまたは下領域４１Ｄ内の連続ドット数を示すコード情報ＬＬＣＮ〔２：０〕と信号ＧＳＴが入力され、このコード情報ＬＬＣＮ〔２：０〕と信号ＧＳＴに基づいて注目ドットの位置（ＰＯＳＩＴＩＯＮ）を算出して、コード情報Ｐ〔３：０〕（Ｐ＝０〜３）をメモリブロック４３に出力する。

なお、上記説明では、パターン認識部４２及びウィンドウ４１のコア領域４１Ｃを３×３ビットとしているが、他のビット構成、例えば、５×５ビット構成であってもよい。

上記図８のメモリブロック（メモリブロック手段）４３は、図１２に示すように、パターンメモリ４３１、倍密モード用画素パターン生成部４３２及びセレクタ４３３を備えている。

パターンメモリ４３１には、予め短密モード用の４ビットのスムージング用の補正データが記憶されており、パターン認識部４２からの１３ビットのコード情報がアドレスとして入力される。パターンメモリ４３１は、パターン認識部４２からのコード情報をアドレスとして補正データを読み出して、レーザ駆動用の画像データを補正されたドットパターンとして、セレクタ４３３に出力する。

なお、このメモリブロック４３に予め記憶されているスムージング用の補正データは、画像処理（スムージング）を画像データに施す以前に、メモリブロック４３にパターン認識部４２からのコード情報に対応したデータが設定される。

また、メモリブロック４３の補正データは、デジタル複写装置１内のＭＰＵ（Micro Processing Unit）あるいはＣＰＵ（Central Processing Unit ）によりＲＯＭ（Read Only Memory）等のメモリから選択的にロードされたり、ホストコンピュータからダウンロードすることもでき、こうすることにより画像データの被補正パターンに対する補正データを容易に変更することができる。

そして、上記補正データ設定インタフェース（Ｉ／Ｆ）としては、デジタル複写装置１の内部に配置されている内蔵メモリに記憶されているデータのＣＰＵ（Central Processing Unit ）による書込による対応等が可能である。

倍密モード用画素パターン生成部（倍密モード用画素パターン生成手段）４３２には、パターン認識部４２からの１３ビットのコード情報が入力されるとともに、主走査・副走査倍密コードが入力され、倍密モード用画素パターン生成部４３２は、これらのコード情報と主走査・副走査倍密コードに基づいて予め設定されている補正データ（４ビット）を生成して、レーザ駆動用の画像データをドットパターンとして、セレクタ４３３に出力する。

なお、パターン認識部４２の判別部４２７は、斜線もしくは円弧を構成する画素として補正が不必要な画素と判別された水平線分黒画素の１画素ラインもしくは２画素以上の垂直方向に幅を持つラインの上端黒画素あるいは下端黒画素（すなわち、ビットマップ状に展開された画像データのうち、黒画素領域と白画素領域との境界であるが、ジャギーを伴う斜線線分を構成する画素ではない黒画素）に対する線分形状の特徴を表す複数ビットのコード情報の一部のビットを固有の値に置き換える。

セレクタ４３３には、短密モードのときにパターンメモリ４３１を選択させ、倍密モードのときに倍密モード用画素パターン生成部４３２を選択させる画像パス選択信号が入力され、セレクタ４３３は、画像パス選択信号に基づいて、短密モードのときには、パターンメモリ４３１からの画像データを選択してビデオデータ出力部４４に出力し、倍密モードのときには、倍密モード用画素パターン生成部４３２からの画像データを選択してビデオデータ出力部４４に出力する。

具体的には、図３で説明した動作モード（以下、単密モードという。）では、パターンメモリ４３１が、パターン認識部４２から出力されるコード情報（１３ビット）をアドレスとして、予め記憶された補正データ（４ビット）を読み出して、レーザ駆動用の画像データをセレクタ４３３に出力し、セレクタ４３３がパターンメモリ４３１からの画像データを補正されたドットパターンとして選択して、ビデオデータ出力部４４に出力する。

図４〜図７で説明した動作モード（以下、倍密モードいい、図４は、２倍密モード、図５は、３倍密モード、図６は、４倍密モード、図７は、６倍密モードの例である。）では、倍密モード用画素パターン生成部４３２が、パターン認識部４２からのコード情報（１３ビット）と主走査・副走査倍密コードに基づいて、予め設定された補正データ（４ビット）を生成して、レーザ駆動用の画像データをセレクタ４３３に出力し、セレクタ４３３が倍密モード用画素パターン生成部４３２からの画像データを補正されたドットパターンとして選択して、ビデオデータ出力部４４に出力する。

ここで、主走査・副走査倍密コードとは、倍密モード時に主走査方向及び副走査方向に何回目の画素の変倍を行ったかを示すコードであり、図４の主走査２倍密モードでは、図４中の主走査倍密コードに図示するように、０→１→０→１→０・・・の２つのコード状態の繰り返し、図５の主走査３倍密モードでは、図５中の主走査倍密コードに図示するように、０→１→２→０→１→２→０・・・の３つのコード状態の繰り返し、図６の主走査４倍密モードでは、図６中の主走査倍密コードに図示するように、０→１→２→３→０→１→２→３→０・・・の４つのコード状態の繰り返し、図７の主走査６倍密モードでは、図７中の主走査倍密コードに図示するように、０→１→２→３→４→５→０→１→２→３→４→５→０・・・の６つのコード状態の繰り返しとなる。

なお、副走査方向に関しては、図示しないが、図３と同様の倍密モードにおいて、副走査倍密コードが何回目のライン単位での変倍を行ったかを示すコード情報に対応する。

そして、セレクタ４３３は、補正データ出力を、第２の画素クロック毎にレーザ発光時間を第２の画素クロック幅に対して複数に分割した情報（この場合は、２値ＰＷＭ信号出力）または多値情報として、図８のビデオデータ出力部４４に出力する。

ビデオデータ出力部４４は、メモリブロック４３、すなわち、セレクタ４３３から第２の画素クロック毎に１画素分ずつ出力される補正データ出力を、１画素分の画像データフォーマットに変換して、図１のＬＤ変調部１８に出力し、ＬＤ変調部１８のＬＤのＯＮ／ＯＦＦ及びパワー制御を行って感光体ドラム２４上に画像データを書き込む。

そして、本実施例のデジタル複写装置１は、印刷制御部１７の画像処理部３２のウィンドウ４１のサイズが同一の場合、注目画素と周辺画素の各値に基づいて注目画素の特徴を抽出した結果であるパターンコード情報の数は同一となるが、ウインドウ４１によってパターン認識される入力画像データが如何なる解像度の画像データであり、如何なる解像度の出力画像データとして最終的にプリント用紙上に可視像としてプリントされるかによって、画質の差異を低減することができる。

例えば、印刷制御部１７は、解像度１２００ｄｐｉの２値画像データが一時記憶部３１から画像処理部３２のウインドウ４１に入力され、パターン認識部４２、メモリブロック４３及びビデオデータ出力部４４を介して、同一の解像度１２００ｄｐｉの多値画像データとしてスムージング処理して出力する場合（単密モード）には、画像データの２値⇒多値変換の効果により、ジャギーの低減効果が発揮されて画質が向上する。この場合のスムージング処理（２値⇒多値変換処理）には、上記ウインドウ４１による注目画素と周辺画素の各値に基づいて注目画素の特徴を抽出した結果であるパターンコード情報のみにより、画像データの変換が行われ、パターンメモリ４３１がこの変換を実施する。

このように短密モードの処理のみを行うのであれば、図１２に示したメモリブロック４３は、図１３に示すように、パターンメモリ４３１のみで構成することができ、この場合のパターンメモリ４３１のメモリ容量は、図１３に図示する１３ビットの上記パターンコード情報をアドレスとして、各４ビットの情報が格納可能である仕様となるため、３２ｋビット（アドレス＝８ｋビット・データ：４ビット）の容量が必要となる。この短密モードでの処理内容は、図１４のように示すことができ、入力時は、「０」または「１」のデータのみで構成される１２００ｄｐｉの２値画像データが、ウインドウ４１によるパターン認識により、各画素が上記コード情報に変換され、出力時には、１２００ｄｐｉの多値画像データとして出力される。また、この場合は単密モードであるため、図１４には、主走査・副走査倍密コードは、全て「０」の記載はあるが、スムージング処理には不要な情報である。

単密モードに対して、解像度４００ｄｐｉの２値画像データが一時記憶部３１から画像処理部３２のウインドウ４１に入力され、パターン認識部４２、メモリブロック４３及びビデオデータ出力部４４を介して、解像度１２００ｄｐｉの多値画像データとしてスムージング処理して出力する場合（３倍密モード）には、画像データの２値⇒多値変換の効果により、上記同様のジャギーの低減効果が発揮されて画質が向上する。ただし、この場合のスムージング処理（２値⇒多値変換処理）には、上記ウインドウ４１による注目画素と周辺画素の各値に基づいて注目画素の特徴を抽出した結果であるパターンコード情報以外に、解像度を４００ｄｐｉ⇒１２００ｄｐｉへ変換する過程において生成される主走査・副走査倍密コードが加えられ、画像データの変換が行われる。この処理を、単密モード同様に、図１５に示すように、パターンメモリ４３１のみを用いて実施するものとすると、パターンメモリ４３１のメモリ容量は、図１５に図示する１３ビットのコード情報とＹビットの主走査・副走査倍密コードをアドレスとして、各４ビットの情報が格納可能である仕様となるため、主走査・副走査倍密コードが３倍密対応時には、Ｙ＝４ビットとして、５１２ｋビット（アドレス＝１２８ｋビット・データ：４ビット）の容量が必要となり、単密モード時に対して、１６倍のメモリ容量が必要となり、この方式では、画質を向上させるために大きくコストアップを伴うことになる。また、低解像度の画像データは、高解像度の画像データに比較して、ジャギーが視認容易であり、スムージング処理の効果がより期待されるが、低ビット数の多値画像データへの変換の実施でもスムージング処理の効果が期待できるため、パターンメモリ４３２のメモリ容量の増大によるコストアップと画質への効果を考慮して、スムージング処理に関連する各種コード情報の低減対応を行っても、画質向上が期待できることから、本実施例のデジタル複写装置１では、メモリブロック４３として、上記図１２に示したパターンメモリ４３１の他に倍密モード用画素パターン生成部４３２とセレクタ４３３を用いることで、メモリ容量の少ないパターンメモリ４３１を用いて、安価に画質を向上させている。

すなわち、上記のように、３倍密モードに対するスムージング処理（２値⇒多値変換処理）を行う場合、図１２のメモリブロック４３では、ウインドウ４１による注目画素と周辺画素の各値に基づいて注目画素の特徴を抽出した結果であるパターンコード情報（１３ビット）以外に、解像度を４００ｄｐｉ⇒１２００ｄｐｉへ変換する過程において生成される主走査・副走査倍密コード（Ｙビット）が加えられ、画像データの変換を行なう動作は同一であるが、図１５に示したパターンメモリ４３１を介しての実施は行わず、倍密モード用画素パターン生成部４２２を介して多値画像データを生成する。倍密モード用画素パターン生成部４２２は、メモリによって構成されておらず、入力時の画像データ１画素に相当する出力画素の配列を１つの画素配列として出力する組み合わせ回路で構成されている。すなわち、倍密モード用画素パターン生成部４２２は、図１６のように、入力時の解像度が６００ｄｐｉの画像データに対しては、出力時には、主走査２倍・副走査２倍の画素数変倍を行ない、解像度１２００ｄｐｉ４画素で画素を構成させ、図１７のように、入力時の解像度が４００ｄｐｉの画像データに対しては、出力時には、主走査３倍・副走査３倍の画素数変倍を行ない、解像度１２００ｄｐｉ９画素で画素の構成させ、図１８のように、入力時の解像度が３００ｄｐｉの画像データに対しては、出力時には、主走査４倍・副走査４倍の画素数変倍を行ない、解像度１２００ｄｐｉ１６画素で画素を構成させ、図１９のように、入力時の解像度が２００ｄｐｉの画像データに対しては、出力時には、主走査６倍・副走査６倍の画素数変倍を行ない、解像度１２００ｄｐｉ３６画素で画素の構成をさせる。

なお、出力時の解像度の１画素単位での画像データは、多値画像データであるが、図１４に示すような全白画素と全黒画素の間の濃度階調を示す中間調の画像データを含まず、多値画像データの全黒画素（図１６〜図１９では「Ｆ」）と全白画素（図１４及び図１６〜図１９では「０」）に相当する多値画像データによってのみ構成されるものとする。

また、図１６〜図１９から、入力時は「０」または「１」のデータのみで構成される６００／４００／３００／２００ｄｐｉの２値画像データが、ウインドウ４１によるパターン認識により、各画素が動作モードによらず同一のパターンであれば、同一のコード情報に変換され、さらに、図１６〜図１９に図示する主走査・副走査倍密コードを利用して、倍密モード用画素パターン生成部４２２で、入力時の画像データ１画素に相当する出力画素の配列を上記複数の出力時の画素配列として出力することにより、同図中に図示する入力画像に対する画質を向上させることができる。さらに、図１６の２倍密時と図１８の４倍密時及び図１７の３倍密時と図１９の６倍密時は、図示するように、同一の入力画素構成の画像をプリント出力する場合は、１２００ｄｐｉ画素構成は異なるが、結果的に同一の画像をプリントすることができ、画質に関しても同一の画質が得られることになる。

また、図１６の２倍密時と図１８の４倍密時及び図１７の３倍密時と図１９の６倍密時は、各々２倍密と３倍密という素数を基本にした倍密時の対応を示した例であり、プリント時の出力画素構成を各素数倍毎に最適化し、画質向上を行うことができる。

このように、本実施例のデジタル複写装置１は、主走査方向Ｍ画素と副走査方向Ｎラインからなるウィンドウ４１で、一時記憶部３１にビットマップ状に展開されて記憶されている入力画像データの注目画素を中心として所定領域の各画素のデータを抽出し、パターン認識部４２で、当該抽出された画像データの黒画素領域の白画素との境界部分の線分形状を認識し注目画素に対して当該認識した線分形状の特徴を表す複数ビットのパターンコード情報を生成して、判別部４２７で、少なくとも当該パターンコード情報の一部を利用して画像データの注目画素が斜線または円弧を構成する画素として補正が必要な画素であるか否かを判別し、メモリブロック４３が、判別部４２７によって補正が必要と判別された注目画素に対してパターン認識部４２で生成されたパターンコード情報をアドレスとして予め記憶されている補正データを読み出して多値画像化して出力するに際して、メモリブロック４３が、入力されるビットマップ状に展開された任意の解像度の２値画像データをパターン認識部４２の認識した線分形状の特徴に基づいて多値画像化する過程で、入力画像の解像度のままの多値画像データとして出力する場合と、当該入力画像の解像度よりも２倍以上高い任意の解像度の多値画像データとして入力画素数の２倍以上の画素数に増大化して出力する場合とで、画像データの２値から多値への画像データ変換において異なる画像データ変換を行うとともに、任意の解像度の入力２値画像データを２倍以上の解像度のＹビット多値画像データとして入力画素数のＨ倍（Ｈは２以上の整数）以上の画素数に増大化して出力する場合に、当該任意の解像度のＹビット多値データのうち全白画素と全黒画素を意味する２種類のデータに変換する倍密モード用画素パターン生成部４３２を設け、任意の解像度のＹビット多値画像データとして入力画素数の２×Ｈ倍の画素数に増大化して出力する場合は、当該倍密モード用画素パターン生成部４３２で、Ｈ倍の画素数に増大化する場合の任意解像度のＹビット多値データの全白画素と全黒画素を意味する２種類のデータによる画素構成を２×Ｈ倍の変倍方向に対して、２倍変倍して出力している。

したがって、入力画像データの解像度に対して、出力の画像データの解像度を２倍以上の解像度のデータに変換する場合には、画素数では、主走査及び副走査に各々２倍の全体で４倍の画素数の増大化が必要であるが、この場合に、出力の画像データの解像度を２倍以上の解像度として出力して、画質的に、主走査及び副走査に多値化して、解像度変換に伴う画素数の増大化を伴わない場合の２値→多値変換処理に対して、より簡素な構成の２値→多値変換処理を行うことができ、さらに、２倍の２倍である４倍の場合には、入力画像の解像度がより低解像度であるため、結果的に２倍時と同じ出力結果となる処理で安価に画質を向上させることができる。

また、本実施例のデジタル複写装置１は、変倍モード用画素パターン生成部４３２が、生成する任意の解像度のＹビット多値データの全白画素と全黒画素を意味する２種類のデータとして、入力画素に対する出力画素の増大倍数Ｈの素数別に異なる画素構成のデータを生成している。

したがって、より一層安価に、高解像度の画像データに対しても斜線または円弧を構成する画素へのジャギー補正を行うことができ、かつ、単純に整数変倍を実施できない素数倍の変倍をも行うことができる。

以上、本発明者によってなされた発明を好適な実施例に基づき具体的に説明したが、本発明は上記のものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

レーザプリンタ等の光プリンタ、デジタル複写装置及び普通紙ファックス装置等のデジタル画像データにおける電子写真方式の画像データ処理装置に適用することができる。

本発明の画像データ処理装置の一実施例を適用したデジタル複写装置の要部概略構成図。 図１の印刷制御部の詳細なブロック構成図。 図２の一時記憶部からの第２の画素クロックによる１画素単位での画像データの読み出し動作を第２の画素クロック毎に実施する場合のタイミングチャート。 図２の一時記憶部からの第２の画素クロックによる１画素単位での画像データの読み出し動作を第２の画素クロックの２クロック毎に実施する場合のタイミングチャート。 図２の一時記憶部からの第２の画素クロックによる１画素単位での画像データの読み出し動作を第２の画素クロックの３クロック毎に実施する場合のタイミングチャート。 図２の一時記憶部からの第２の画素クロックによる１画素単位での画像データの読み出し動作を第２の画素クロックの４クロック毎に実施する場合のタイミングチャート。 図２の一時記憶部からの第２の画素クロックによる１画素単位での画像データの読み出し動作を第２の画素クロックの６クロック毎に実施する場合のタイミングチャート。 図２の画像処理部の詳細なブロック構成図。 図８のウィンドウの詳細な構成図。 図９のウインドウを構成するシフトレジスタ内を画像データが順次１画素ずつシフトする状態の説明図。 図８のウィンドウとパターン認識部の詳細なブロック構成図。 図８のメモリブロックの詳細なブロック構成図。 図８のメモリブロックをパターンメモリのみで構成した例を示すブロック構成図。 短密モードでの図１２及び図１３でのメモリパターンでの処理内容の説明図。 図８のメモリブロックをパターンメモリのみで倍密モード処理を行う場合のブロック構成図。 図８の倍密モード用画素パターン生成部の２倍密モード時の処理内容の説明図。 図８の倍密モード用画素パターン生成部の３倍密モード時の処理内容の説明図。 図８の倍密モード用画素パターン生成部の４倍密モード時の処理内容の説明図。 図８の倍密モード用画素パターン生成部の６倍密モード時の処理内容の説明図。

符号の説明

１ デジタル複写装置
２ 画像読取部
３ 信号処理部
４ 画像印刷部
５ コンタクトガラス
６ 光源
７ 第１ミラー
８ 第１走査ユニット
９ 第２ミラー
１０ 第３ミラー
１１ 第２走査ユニット
１２ 結像光学系
１３ ＣＣＤセンサ
１４ アンプ
１５ ＡＤＣ
１６ 画像処理部
１７ 印刷制御部
１８ ＬＤ変調部
２０ ＬＤユニット
２１ シリンダレンズ
２２ ポリゴンミラー
２３ ｆθレンズ
２４ 感光体ドラム
２５ 光検知器
３１ 一次記憶部
３２ 画像処理部
４１ ウインドウ
４１ａ〜４１ｉ シフトレジスタ
４１Ｃ コア領域
４１Ｄ 下領域
４１Ｕ 上領域
４１Ｌ 左領域
４１Ｒ 右領域
４２ パターン認識部
４３ メモリブロック
４４ ビデオデータ出力部
４５ タイミング制御部
４２１ コア領域認識部
４２２ 周辺領域認識部
４２３、４２４ マルチプレクサ
４２５ 傾き計算部
４２６ 位置計算部
４２７ 判別部
４２８ ゲート
４２２Ｕ 上領域認識部
４２２Ｒ 右領域認識部
４２２Ｄ 下領域認識部
４２２Ｌ 左領域認識部
４３１ パターンメモリ
４３２ 倍密モード用画素パターン生成部
４３３ セレクタ

Claims (2)

1. 入力されビットマップ状に展開された任意の解像度の２値画像データを少なくともＮライン分記憶可能な記憶手段と、主走査方向Ｍ画素と副走査方向Ｎラインからなり前記記憶手段にビットマップ状に展開されて記憶されている画像データの注目画素を中心として所定領域の各画素のデータを抽出するウインドウ手段と、前記ウインドウ手段で抽出された画像データの黒画素領域の白画素との境界部分の線分形状を認識し前記注目画素に対して当該認識した線分形状の特徴を表す複数ビットのパターンコード情報を生成するパターン認識手段と、少なくとも前記パターンコード情報の一部を利用して前記画像データの注目画素が斜線または円弧を構成する画素として補正が必要な画素であるか否かを判別する判別手段と、前記判別手段によって補正が必要と判別された前記注目画素に対して前記パターン認識手段で生成された前記パターンコード情報をアドレスとして予め記憶されている補正データを読み出して多値画像化して出力するメモリブロック手段と、を備えた画像データ処理装置であって、前記メモリブロック手段は、前記入力されるビットマップ状に展開された任意の解像度の２値画像データを前記パターン認識手段の認識した線分形状の特徴に基づいて多値画像化する過程で、入力画像の解像度のままの多値画像データとして出力する場合と、当該入力画像の解像度よりも２倍以上高い任意の解像度の多値画像データとして入力画素数の２倍以上の画素数に増大化して出力する場合とで、画像データの２値から多値への画像データ変換において異なる画像データ変換を行うとともに、前記任意の解像度の入力２値画像データを２倍以上の解像度のＹビット多値画像データとして入力画素数のＨ倍（Ｈは２以上の整数）以上の画素数に増大化して出力する場合に、当該任意の解像度のＹビット多値データのうち全白画素と全黒画素を意味する２種類のデータに変換する倍密モード用画素パターン生成手段を有し、前記任意の解像度のＹビット多値画像データとして入力画素数の２×Ｈ倍の画素数に増大化して出力する場合は、前記倍密モード用画素パターン生成手段で、Ｈ倍の画素数に増大化する場合の任意解像度のＹビット多値データの全白画素と全黒画素を意味する２種類のデータによる画素構成を２×Ｈ倍の変倍方向に対して、２倍変倍して出力することを特徴とする画像データ処理装置。
2. 前記変倍モード用画素パターン生成手段は、前記生成する任意の解像度のＹビット多値データの全白画素と全黒画素を意味する２種類のデータとして、入力画素に対する出力画素の増大倍数Ｈの素数別に異なる画素構成のデータを生成することを特徴とする請求項１記載の画像データ処理装置。
   

Images