JP2002335403A - 画像データ処理装置及び画像形成装置 - Google Patents

Abstract

(57)【要約】 【課題】 ビットマトリクス表現の画像のジャギー補正
において、動作速度を上げることなく処理時間の短縮化
を図る、或いは単位時間の処理量を下げずに動作速度を
低減させ、動作速度アップに起因する関連回路規模増大
の抑止、動作クロックアップに伴うＥＭＩの低減を図
る。 【解決手段】 記憶手段３１にビットマップ展開された
画像データの黒画素の白画素との境界線を、注目画素を
中心とする所定のウインドウを通し、注目画素と関係付
け認識し、認識結果をコード情報で表し、コード情報に
応じたジャギー補正を施す。この時、垂直方向には同一
のライン行で、且つ水平方向に連続する２画素を同時に
補正を施す注目画素として操作し、画像データ処理手段
３２ａ，３２ｂから補正データを出力する。出力を画像
データ変換手段３４により２画素→１画素変換できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、2値データでビッ
トマップ（ドットマトリクス）展開される画像データの
処理に関し、展開された画像データに生じるジャギーを
補正するための画像データ処理装置及び該画像データ処
理装置を印刷画像データの生成処理に用いるプリンタ
（レーザプリンタ等）、デジタル複写機、ファクシミリ
装置等の画像形成装置に関する。

【０００２】

【従来の技術】従来、デジタル複写機等の画像形成装置
において、画像読取装置等から入力される文字・図形等
のイメージデータを量子化して、メモリ上のビデオメモ
リ領域に2値データでビットマップ（ドットマトリク
ス）展開し、それを順次読み出してビデオデータとして
画像形成部へ出力し記録用紙等に画像を形成することが
行われている。このとき、アナログ入力画像を量子化
し、2値データでビットマップ（ドットマトリクス）展
開される画像データには、ジャギー（斜めの線を表現し
たときに画像に生じる階段状の歪み）が生じることにな
り、これを解消する技術が種々開発されている。ジャギ
ーを解消するための従来法にドットの補正を行うものが
あり、その一例は、予め補正すべき全てのパターンが記
憶されているテンプレートを用意し、注目ドットを中心
にサンプル窓で切り出したビットマップパターンと前記
テンプレートを突き合わせ、一致した場合に注目ドット
に所定の補正を施すという方法を採っていた。しかし、
この方法では、任意の画像データに対応するためにはテ
ンプレート数が相当な数になり、その作成に時間と費用
がかかり、テンプレートのデータを格納するメモリも大
きな容量が必要になってしまう。

【０００３】そこで、本件出願人は、この問題の解決を
図るべく、以下に示す方法を提案した（特開平5-207282
号公報参照、以下、従来技術１という）。この方法は、
テンプレートを用いず、即ち予めメモリに記憶させてお
くことが必要なデータを極力低減し、補正が必要な画素
の判別、及び補正が必要な画素に対するジャギー補正デ
ータの決定を、マイクロプロセッサ等による簡単な判定
及び演算によって極めて短時間に行えるようにすること
を目的とした方法であり、ビットマップ展開された画像
データの黒画素領域の白画素領域との境界線を、注目画
素を中心とする所定のウインドウを通し、該注目画素と
関係付けて認識し、認識結果をコード情報で表し、少な
くともそのコード情報の一部を利用して、注目画素が補
正の必要な画素か否かを判別し、補正が必要と判別した
画素に対しては、上記コード情報に応じた補正を行う操
作を画像を構成する各画素に対して行うようにするもの
である。このための手段として、ビットマップ状に展開
された画像データの注目画素を中心として所定領域の各
画素のデータを抽出するためのウインドウと、該ウイン
ドウを通して抽出される画像データにおいて、黒画素領
域の白画素領域との境界線を注目画素と関係付けて認識
して、認識結果を表す複数ビットのコード情報を生成す
るパターン認識手段（本発明の実施例に示した図１１、
参照）と、少なくともそのコード情報の一部を利用し
て、注目画素が補正の必要な画素か否かを判別する判別
手段と、補正が必要と判別された画素に対して、前記パ
ターン認識手段によって生成されたコード情報をアドレ
スとして予め記憶されている補正データを読み出して出
力する補正データメモリとを備えたものであった。この
ように、ジャギー補正が必要な画素に対して、補正が必
要な画素の判別、及び補正が必要な画素に対する補正デ
ータの決定をパターン認識結果を示すコード情報を用い
て行うので、予め補正が必要な全ての特徴パターンをテ
ンプレートとして作成して記憶させておく必要が無くな
り、簡単に短時間で行うことが可能になった。また、前
述のコード情報に対し、更に、画像データに関する主走
査及び副走査方向の任意の情報等を付加することによ
り、ジャギー補正を行うと同時に、画像データの拡大
や、より高解像度への密度変換を行うことも可能になっ
た。また、本件出願人は、ラインメモリ（窓）により抽
出したマトリクス画像データにおける黒画素領域の白画
素領域との境界線を注目画素と関係付けて認識する上記
と同様の方法によるジャギー補正を、電子写真方式によ
る画像形成装置のマルチビーム（複数光源による画像書
込）方式との組み合わせで行うようにする提案を行った
（特開平11-284858号公報参照、以下、従来技術２とい
う）。

【０００４】

【発明が解決しようとする課題】しかしながら、上記従
来技術１のウインドウにおける黒画素領域の白画素領域
との境界線を認識する処理を行うジャギー補正では、1
画素づつ補正処理を行っているため、画像全体を処理す
るために、処理に相当の時間がかかるという問題が生じ
る。また、上記従来技術２のマルチビーム方式へ適用し
たジャギー補正処理の場合、画質の向上を図るために、
ビーム数分個々に画像処理ブロックが必要であることか
ら、個々の画像処理ブロックには個別に画像補正データ
の設定が必要となるというように、ジャギーを補正する
ためのデータ量の増大と、その処理操作を行うための手
段の規模の拡大を招いてしまう。また、画像形成装置の
処理速度アップのために、動作クロックの周波数をアッ
プしたり（どの従来技術でも）、従来技術２ようにマル
チビーム方式を採用したりすること等が求められるが、
こうした要求を満たすために、必要となる装置構成が大
規模且つ複雑になり、大きなコストアップを伴う場合、
或いは動作クロック周波数アップに伴うＥＭＩ（電磁妨
害）などへの影響による対策も困難な場合が想定され
る。

【０００５】本発明は、2値データでビットマップ（ド
ットマトリクス）展開される画像データのジャギー補正
手段を備えた画像データ処理装置における上述の従来技
術の問題点に鑑みてなされたもので、その目的は、注目
画素を中心として設定された所定のウィンドウにおける
黒画素領域の白画素領域との境界線を注目画素と関係付
けて認識し、認識結果に従い施されるジャギー補正処理
において、動作速度を上げることなく、単位時間内の処
理量を増大させることにより、処理時間の短縮化を図
り、画像処理の迅速化を可能にするか、或いは単位時間
内の処理量を低下させることなく、動作速度を低減する
ことにより、動作速度を上げることに起因する関連回路
規模の増大の抑止を図り、且つ、動作クロック周波数ア
ップに伴うＥＭＩの低減を図ることを可能にした前記画
像データ処理装置及び該画像データ処理装置を印刷画像
データの生成処理に用いるプリンタ（レーザプリンタ
等）、デジタル複写機、ファクシミリ装置等の画像形成
装置を提供することにある。

【０００６】

【課題を解決するための手段】請求項１の発明は、ビッ
トマップ展開された画像データの黒画素領域の白画素領
域との境界線を、注目画素を中心とする所定のウインド
ウを通し、該注目画素と関係付けて認識し、認識結果を
コード情報で表す手段と、該コード情報の一部を用い
て、注目画素が補正の必要な画素か否かを判別し、補正
が必要と判別した画素に対して、前記コード情報に応じ
た補正を施す手段と、画像データを構成する画素に対し
て前記補正を行うために、ウインドウを操作する手段を
備えた画像データ処理装置であって、前記ウインドウ操
作手段は、垂直方向には同一のライン行で、且つ水平方
向に連続する複数画素を同時に補正を施す注目画素とし
て操作するようにしたことを特徴とする画像データ処理
装置である。

【０００７】請求項２の発明は、請求項１に記載された
画像データ処理装置において、前記コード情報に応じた
補正を施す手段が、コード情報をアドレスとして、予め
記憶されている補正データを読み出して出力する補正デ
ータ出力手段を備えたことを特徴とするである。

【０００８】請求項３の発明は、請求項１又は２に記載
された画像データ処理装置において、前記ウインドウ操
作手段は、画像データを構成する各画素に対して前記補
正を行うために複数画素毎に水平方向にウインドウのシ
フト操作を行うようにしたことを特徴とするものであ
る。

【０００９】請求項４の発明は、請求項１乃至３のいず
れかに記載された画像データ処理装置において、同時に
補正を施された前記連続する複数画素の画像データを１
画素分の画像データに変換する画像データ変換手段を備
えたことを特徴とするものである。

【００１０】請求項５の発明は、請求項１乃至４のいず
れかに記載された画像データ処理装置を備えたことを特
徴とする画像形成装置である。

【００１１】

【発明の実施の形態】本発明の画像データ処理装置及び
画像形成装置を添付する図面とともに示す以下の実施例
に基づき説明する。なお、ここでは、本発明に係わる画
像データ処理装置を信号処理部に装備した画像形成装置
としてのデジタル複写機を実施例として示す。図１は、
本実施例に係わる電子写真方式によるデジタル複写機の
概略構成を示す。図１に示すように、本実施例のデジタ
ル複写機１は、光ビーム書き込みによる画像形成を1ビ
ーム方式で行う装置であり、大きく分けると、原稿（図
示せず）を読み取る画像読み取り部２と、この画像読み
取り部２により読み取られた画像信号に対して各種の処
理を行う信号処理部３と、信号処理部３により処理され
た画像データに基いて画像を電子写真方式で印刷用紙
（図示せず）上に印刷する画像印刷部４の各構成部を有
する。

【００１２】デジタル複写機１の各部の構成とその動作
をより詳細に説明する。画像読み取り部２では、コンタ
クトガラス５上に載置された原稿が主走査方向（図１の
紙面に垂直で、後述するＣＣＤラインイメージセンサの
ライン方向）に細長い光源６により照明され、その反射
光が第1ミラー７、第2ミラー９、第3ミラー１０により
順次反射され、次いで結像光学系１２により結像されて
ＣＣＤ（Charge Coupled Device）ラインイメージセン
サ（以下、［ＣＣＤセンサ」と記す）１３により光電変
換される。ここでは、光源６と第1ミラー７が第1走査ユ
ニット８を構成し、第2ミラー９と第3ミラー１０が第2
走査ユニット１１を構成し、第1走査ユニット８と第2走
査ユニット１１を２対１の速度比で移動させる（図１の
矢印の方向に）ことにより結像条件を一定にして、原稿
が副主走査方向（図１の矢印の方向で、主走査方向に直
交）に走査される。

【００１３】信号処理部３では、ＣＣＤセンサ１３によ
り光電変換されたアナログ画像信号がアンプ１４により
増幅され、次いで、Ａ／Ｄ変換器（ＡＤＣ）１５により
デジタル画像信号に変換される。この後、デジタル画像
信号が画像処理部１６により明度補正処理や、変倍処
理、編集処理等の画像処理を施され、画像処理部１６に
より画像処理されたラスタ画像データが印刷制御部１８
によりジャギー補正処理（スムージング処理）されると
共に、1ビーム（1ライン）作像用の画像データに変換さ
れる。ＬＤ変調部１９は、1ライン作像分の画像データ
に基づいて、ＬＤユニット２０の１つの半導体レーザの
ビームを変調する。なお、印刷制御部１８とＬＤ変調部
１９の間に、画像範囲を制限したり、パターン合成など
を行う回路が設けられることもある。

【００１４】画像印刷部４では、作像用の画像データに
基づいて変調され、ＬＤユニット２０から出射される１
つのビームがシリンダレンズ２２により収束され、次い
でポリゴンミラー２３により等角速度偏向された後、ｆ
θレンズ２４により等速度偏向に補正されて、感光体ド
ラム２６上に照射され、1ライン分の潜像を形成すると
ともに、光検知器２７により検知される。光検知器２７
は、主走査方向の有効書き込み領域の前に配置され、ビ
ームを受光して同期検知パルス信号ＸＤＥＴＰを印刷制
御部１８にフィードバックし、各ラインの書き込みタイ
ミングを合わせ、感光面全体の画像を生成する。なお、
ここでは、1本のレーザビームを発生する半導体レーザ
を用いた場合について説明しているが、ビーム数は1本
に限定されず、また、複数ビームの半導体レーザアレイ
を用いてもよい。

【００１５】上記した一連の処理により読み取り原稿の
複写を行う場合、印刷制御部１８では、画像読み取り部
２から入力する画像データの入力速度と、画像印刷部４
に対して画像データを出力する出力速度の調停も合わせ
て行う。即ち、画像読み取り部２では、コンタクトガラ
ス５上の原稿を第1、第2走査ユニット８、１１により副
走査方向に走査してＣＣＤセンサ１３により読み取るの
で、ＣＣＤセンサ１３は副走査方向に連続する複数の主
走査ラインのドットマトリクスの画像データを1ライン
ずつ信号処理部３に出力する。このとき、ＣＣＤセンサ
１３が1ライン分の画像データをライン同期信号ＬＳＹ
ＮＣによりアドレスをリセットされた後、画素クロック
毎に主走査方向に1画素ずつ出力するので、信号処理部
３（印刷制御部１８）に対しては、第1、第2走査ユニッ
ト８、１１の走査速度やＣＣＤセンサ１３の読み取り周
期などに基づく所定のライン周期で1ラインずつ出力さ
れる。他方、画像印刷部４では、ポリゴンミラー２３に
より走査されたレーザビームが感光体ドラム２６の直前
にある光検知器２７に入射すると、光検知器２７が同期
検知パルス信号ＸＤＥＴＰを出力し、この同期検知パル
ス信号ＸＤＥＴＰに基づいて印刷制御部１８は、各ライ
ンの印刷タイミングを制御し、作像用の画像データを出
力する。つまり、印刷制御部１８は、1ラインずつ入力
され、1ラインずつ出力される画像データをそれぞれ異
なるライン周期の同期信号により操作する必要があるの
で、その間の調停機能を持つ必要がある。

【００１６】上記したような調停機能を持つ印刷制御部
１８では、ジャギーの補正についても、ここで行うよう
にする。以下、ジャギー補正に係わる実施例を詳細に説
明する。図２，３は、ジャギー補正手段を備えた印刷制
御部１８の内部構成を示すブロック図である。なお、画
素毎に施すジャギー補正を、本発明では、ビットマップ
状に展開された画像データの連続する複数X(Xは2以上の
整数）の画素分を同時処理することを目的とし、要求さ
れる仕様によって、2以上の複数に対応する構成で実施
することを可能とするが、この実施例ではX=2の例（図
２）とX=3の例（図３）を示す。この実施例では、ジャ
ギーの補正に必要なマトリクスは、後述する注目画素の
前後の4ラインずつを含む計9ラインとする。図２，３に
おいて、画像処理部１６から入力画像データとしてドッ
トマトリクス状の9ライン分の画像データが第１の画素
クロックに同期して1画素毎に順次第１の一時記憶手段
３１に入力し記憶される。なお、本実施形態において
は、前段からの画像データが1クロック当たり複数のデ
ータを複数の信号線を介して入力するパラレルデータの
場合にも適用することができ、この場合にはパラレル→
シリアル変換して9ライン分の画像データを第１の一時
記憶手段３１に記憶する。

【００１７】次に、第１の一時記憶手段３１に記憶され
た9ライン分の画像データは、1ライン分の画像データが
入力される間に、第２の画素クロックに同期して9ライ
ン分同時に読み出される。ここで、第２の画素クロック
は、第１の一時記憶手段３１から9ラインについて、各
ライン毎に、画像データが読み出される。この時、図２
の例では2画素単位であり、図３の例では3画素単位でで
ある。図４は、第１の一時記憶手段３１からの第２の画
素クロックによる2画素単位での画像データの読み出し
動作を示すタイミングチャートであり、図５は、第１の
一時記憶手段３１からの第２の画素クロックによる3画
素単位での画像データの読み出し動作を示すタイミング
チャートである。主走査先端からの画素1,2,3,4・・順に
第２の画素クロックにより、第１の一時記憶部３１に格
納されている画像データ1,0,1,1・・が、図４の例では(1,
0)、(1,1)・・のように2画素単位で読み出され、図５の例
では（1,0,1)、(1,0,1)・・のように2画素単位で読み出さ
れる。

【００１８】第１の一時記憶手段３１から読み出された
9ライン分の画像データは、後に詳述する図７，８に図
示するウインドウ４０を共用する画像処理手段Ａ ３２
ａ、画像処理手段Ｂ ３２ｂ及び画像処理手段Ｃ ３２ｃ
にラインが同時に出力される。このとき、画像データ
は、各ラインの先頭画素を起点に13画素分の画像データ
が画像処理手段Ａ ３２ａに出力され、その後ライン方
向に1画素ずつずらした画素を起点に13画素分の画像デ
ータがそれぞれ画像処理手段Ｂ ３２ｂ、画像処理手段
Ｃ ３２ｃに出力される。各画像処理手段３２ａ，３２
ｂ，３２ｃでは、画像のエッジ部の斜め線や円弧のギザ
ギザを軽減する（ジャギーを補正する）ために、この9
ラインによりマトリクスを生成して注目画素と周辺画素
の各値に基づいて、注目画素の特徴を抽出し、注目画素
のジャギー補正後の値を決定する。また、各画像処理手
段３２ａ，３２ｂ，３２ｃでは、ジャギー補正処理を第
２の画素クロック毎に同時に行うことにより、2画素分
もしくは3画素分の処理を同時に第２の画素クロック毎
に実施し、1画素当たり複数ビットの多値データに変換
する。

【００１９】画像処理手段Ａ ３２ａ、画像処理手段Ｂ
３２ｂ及び画像処理手段Ｃ ３２ｃから各々出力される
多値データは、第２の画素クロックに同期してそれぞれ
第２の一時記憶手段Ａ３３ａ、第２の一時記憶手段Ｂ３
３ｂ、第２の一時記憶手段Ｃ３３ｃに転送され、第２の
一時記憶手段Ａ３３ａ、第２の一時記憶手段Ｂ３３ｂ、
第２の一時記憶手段Ｃ３３ｃそれぞれを構成するメモリ
への入力アドレス信号として使用される。更に、1画素
毎に複数ビットの多値データに変換された前記入力アド
レス信号に対応した画像データが、第２の画素クロック
に同期して各第２の一時記憶手段３３ａ，３３ｂ，３３
ｃから読み出されるが、この時、第２の一時記憶手段Ａ
３３ａからは各ラインの先頭より数えて奇数番目もしく
は3n番目（n：整数）の画素の画像データが読み出さ
れ、第２の一時記憶手段Ｂ３３ｂからは各ラインの先頭
より数えて偶数番目もしくは3n+1番目の画素の画像デー
タが読み出され、第２の一時記憶手段Ｃ３３ｃからは各
ラインの先頭より数えて3n+2番目の画素の画像データが
読み出される。なお、画像データ変換装置３４について
は後述する。

【００２０】図６は、図２，３における画像処理手段Ａ
３２ａ、画像処理手段Ｂ３２ｂ、画像処理手段Ｃ３２ｃ
の構成を示すブロック図である。画像処理手段Ａ３２
ａ、画像処理手段Ｂ３２ｂ、画像処理手段Ｃ３２ｃそれ
ぞれは、図６に示すように、ウインドウ４０、パターン
認識部４１、メモリブロック４２、ビデオデータ出力部
４３及びこれらを同期制御するタイミング制御部４４を
基本的な構成要素として備える。ウインドウ４０は、第
１の一時記憶手段３１（図２）から出力される9ライン
分の画像データに対して、各々主走査方向に14画素分の
シフトレジスタ４０₁〜４０₉がシリアルに接続されてお
り、パターン検出用のウインドウ４０を構成している。
図７，８は、ウインドウ（シフトレジスタ）４０の構成
概念を示し、ウインドウ内の画像データの操作を説明す
るための図であり、図７は、図２の実施例に対応し、図
８は、図３の実施例に対応する。図７，８において、前
述したように、第１の一時記憶手段３１から読み出され
た9ライン分の画像データは、各ラインの先頭より奇数
番目もしくは3n番目（n：整数）の画素を起点に13画素
分の画像データが画像処理手段Ａ３２ａに出力され、ま
た、各ラインの先頭より偶数番目もしくは3n+1番目の画
素を起点に13画素分の画像データが画像処理手段Ｂ３２
ｂに出力され、各ラインの先頭より3n+2番目の画素を起
点に13画素分の画像データが画像処理手段Ｃ３２ｃに出
力される。

【００２１】各々の画像処理手段Ａ３２ａ、画像処理手
段Ｂ３２ｂ、画像処理手段Ｃ３２ｃを構成するウインド
ウ４０ａ、４０ｂ、４０ｃに関しては、図７，８に示す
ようなシフトレジスタ４０₅の左端より7画素目の画素位
置（図７，８に印で示している）が第1画素用のター
ゲットとなる注目画素の格納位置となり、前記画素位置
の主走査方向の次の画素位置であるシフトレジスタ４０
₅の左端より8画素目（図７，８に印で示している）が
第2画素用のターゲットとなる注目画素の格納位置とな
り、前記画素位置の主走査方向の次の画素位置であるシ
フトレジスタ４０₅の左端より9画素目（図８に印で示
している）が第3画素用のターゲットとなる注目画素の
格納位置となる。図７にて図示するウインドウ４０ａ、
４０ｂの画素配置が重なり合うシフトレジスタ４０₅の
左端より2画素目から13画素目までの画素配置は、画像
処理手段Ａ３２ａ、画像処理手段Ｂ３２ｂでの２画素連
続対応時に共用され、図８にて図示するウインドウ４０
ａ、４０ｂ、４０ｃの画素配置が重なり合うシフトレジ
スタ４０₅の左端より2画素目から13画素目までの画素配
置は2画素目から13画素目までの画素配置は、画像処理
手段Ａ３２ａ、画像処理手段Ｂ３２ｂ、画像処理手段Ｃ
３２ｃでの3画素連続対応時に共用される構成となる。

【００２２】次いで、画像処理手段Ａ３２ａ、画像処理
手段Ｂ３２ｂ、画像処理手段Ｃ３２ｃに対し配置される
ウインドウ４０を構成するシフトレジスタ４０₁〜４０₉
内を画像データが順次2画素もしくは3画素ずつシフトさ
れることによって、注目画素が各々の画像処理手段３２
ａ，３２ｂ，３２ｃに対して順次変化し、その各注目画
素を中心とするウインドウ４０の画像データを連続的に
抽出することを可能とする操作について説明する。図９
は、画像処理手段Ａ３２ａ、画像処理手段Ｂ３２ｂに対
し配置されるウインドウ４０を構成するシフトレジスタ
４０₁〜４０₉内を画像データが順次2画素ずつシフトす
る様子を図示したものであり、図１０は、画像処理手段
Ａ３２ａ、画像処理手段Ｂ３２ｂ、画像処理手段Ｃ３２
ｃに対し配置されるウインドウ４０を構成するシフトレ
ジスタ４０₁〜４０₉内を画像データが順次3画素ずつシ
フトする様子を図示したものである。

【００２３】図９（ａ）、図１０（ａ）は、画像処理部
１６（図２）から入力される画像データに対する第２の
画素クロックのある任意の立ち上がりエッジ時：Ｔ１
（図１０（ｃ）、図１０（ｃ））の図７，８に示したウ
インドウ４０を構成するシフトレジスタ４０₁〜４０₉内
の画像データをそれぞれ示す。次の図９（ｂ）、図１０
（ｂ）は、第２の画素クロックのある任意の立ち上がり
エッジＴ１の次にくる第２の画素クロックの立ち上がり
エッジ時：Ｔ２（図１０（ｃ）、図１０（ｃ））の図
７，８に示したウインドウ４０を構成するシフトレジス
タ４０₁〜４０₉内の画像データをそれぞれ示す。図９，
１０に示す動作、つまり、第２の画素クロック毎にウイ
ンドウ４０を構成するシフトレジスタ４０₁〜４０₉内の
画像データを順次2画素もしくは3画素ずつシフトするこ
とによって、画像処理手段Ａ３２ａは各ラインの先頭よ
り数えて奇数番目もしくは3n番目の画素のみを注目画素
とし、画像処理手段Ｂ３２ｂは各ラインの先頭より数え
て偶数番目もしくは3n+1番目の画素のみを注目画素と
し、画像処理手段Ｃ３２ｃは各ラインの先頭より数えて
3n+2番目の画素のみを注目画素としてドット情報を抽出
することになる。

【００２４】パターン認識部４１は、ウインドウ４０の
上記各奇数・偶数番目あるいは3n番目・3n+1番目・3n+2
番目の画素に対応した注目画素から抽出したドット情報
をもとに、ターゲットとなっている画素（注目画素）及
びその周囲の情報、特に画像データの黒画素と白画素の
境界線（線分）を注目画素を中心とするウインドウ４０
を通し、該注目画素と関係付けて認識し、その認識結果
を定められたフォーマットのコード情報にして出力する
ブロックであり、各画像処理手段３２に対し、個別の注
目画素に対応する為に、個別に配置される。なお、パタ
ーン認識部４１から出力されるコード情報がメモリブロ
ック４２の画像処理時（ジャギー補正時）のメモリ用の
リードアドレスとなる。図１１は、このパターン認識部
４１の内部構成及びウインドウ４０との関係を示すブロ
ック図である。

【００２５】図１１を参照して、パターン認識部４１の
概要を説明すると、サンプル窓であるウインドウ４０
は、注目画素を中心とした中央の3×3ビットのコア領域
（Core）４０Ｃと、その上領域（Upper）４０Ｕと、下
領域（Lower）４０Ｄと、左領域（Left）４０Ｌ及び右
領域（Right）４０Ｒに区分され、各領域の画像（ドッ
ト）をパターン認識部４１への入力とする。パターン認
識部４１は、コア領域認識部４１１、周辺領域認識部４
１２、マルチプレクサ４１３，４１４、傾き（Gradien
t）計算部４１５、位置（Position）計算部４１６、判
別部４１７及びゲート４１８によって構成されており、
周辺領域認識部４１２は更に、上領域認識部４１２Ｕ、
右領域認識部４１２Ｒ、下領域認識部４１２Ｄ及び左領
域認識部４１２Ｌによって構成されている。

【００２６】パターン認識部４１の出力は、 Ｈ／Ｖ：水平に近い線分か垂直に近い線分を示す信号、 Ｂ／Ｗ：注目画素が黒か白かを示す信号、 Ｕ／Ｌ：注目画素が白の時、その画素の黒画素と白画素
の境界線に対する位置を示す信号、示す信号、 ＤＩＲ：黒画素と白画素の境界線の傾き方向、 ＮＯ−ＭＡＴＣＨ：ドット補正の必要の有無を示す信
号、 Ｇ（GRADIENT）：黒画素と白画素の境界線の傾き度合い Ｐ（POSITION）：黒画素と白画素の境界線に対する注目
画素の位置、 からなり、これらを認識結果を表すコード情報（12ビッ
ト）として次段のメモリブロック４２に送る。なお、図
１１に示したパターン認識部４１の詳細は、特開平5-20
7282号公報に示されているので、これを参照することと
する。

【００２７】次に、メモリブロック４２について説明す
る。メモリブロック４２は、パターン認識部４１の認識
結果を示すコード情報により補正後のドットデータを読
み出すので、基本的には、図１２に示すようなパターン
メモリ４２１のみで構成され、パターン認識部４１から
出力されるコード情報（本実施例では、12ビット）をア
ドレスとして、予め記憶された補正データ（例えば、10
ビット）を読み出して、レーザ駆動用の画像データを出
力し、これが補正されたドットデータとなる。図１３，
１４は本発明の複数画素連続処理に対応するメモリブロ
ックに係わる実施例の構成を示す。ここでは、2画素連
続処理対応の為には、前述の画像処理手段Ａ３２ａ、画
像処理手段Ｂ３２ｂについて、同時に異なる注目画素に
対するコード情報を前述のパターン認識部４１よりアド
レスとして出力する為、図１３に示すように画像処理手
段Ａ３２ａ、画像処理手段Ｂ３２ｂ個々にメモリブロッ
ク４２ａ，４２ｂを有する構成となり、3画素連続処理
対応の為には前述の画像処理手段Ａ３２ａ、画像処理手
段Ｂ３２ｂ、画像処理手段Ｃ３２ｃについて同時に異な
る注目画素に対するコード情報を前述のパターン認識部
４１よりアドレスとして出力する為、図１４に示すよう
に画像処理手段Ａ３２ａ、画像処理手段Ｂ３２ｂ、画像
処理手段Ｃ３２ｃ個々にメモリブロック４２ａ，４２
ｂ，４２ｃを有する構成となる。

【００２８】本例では、各メモリブロック４２ａ，４２
ｂ，４２ｃの構成を、テーブルメモリ４２２ａ，４２２
ｂ，４２２ｃを介してパターンメモリ４２１ａ，４２１
ｂ，４２１ｃからドットデータを読み出すようにしてい
る。また、画像処理手段Ａ３２ａ、画像処理手段Ｂ３２
ｂ、画像処理手段Ｃ３２ｃの各メモリブロック４２ａ，
４２ｂ，４２ｃのテーブルメモリ４２２ａ，４２２ｂ，
４２２ｃ、及びパターンメモリ４２１ａ，４２１ｂ，４
２１ｃに予め記憶されるジャギー補正用のデータは、図
１３，１４中に示す補正データ設定Ｉ／Ｆにより、画像
処理（ジャギー補正）を画像データに施す以前に、各メ
モリブロック４２ａ，４２ｂ，４２ｃにパターン認識部
４１からのコード情報に対応したデータが設定されてい
る必要がある。なお、上記補正データ設定Ｉ／Ｆとして
は、ＣＰＵによる本機のシステム（図示せず）内に配置
されている内蔵メモリに記憶されているデータの書き込
みによる対応などが可能である。又、メモリブロック４
２の補正データは、本機のシステム（図示せず）内のＭ
ＰＵあるいはＣＰＵによりＲＯＭ等の記憶手段から選択
的にロードしたり、ホストコンピュータ（図示せず）か
らダウンロードすることも可能であり、こうすることに
より画像データの補正の対象になるパターンに対する補
正データを容易に変更することが可能となる。

【００２９】なお、図１３，１４に示したメモリブロッ
ク４２に用いるパターンメモリの詳細は、特開平5-2072
82号公報に示されているので、これを参照することとす
る。上記のように、図１３，１４に例示したメモリブロ
ック４２により、補正データ出力は、入力画像データの
1画素毎にレーザ発光時間を主走査1画素幅に対して複数
に分割した情報（この場合は２値ＰＷＭ信号出力）もし
くは多値情報として、図２，図３に示した第２の一時記
憶手段Ａ３３ａ、第２の一時記憶手段Ｂ３３ｂ、第２の
一時記憶手段Ｃ３３ｃより各々出力されるが、この場合
においても、前記各補正データ出力は、第２の画素クロ
ック毎に2画素もしくは3画素同時に出力されることにな
る。

【００３０】ここで、タイミング制御部について述べる
と、タイミング制御部４４（図６）は、画像データの1
ページ分の副走査方向の書き込み期間を規定するFGATE
信号、主走査1ライン分の書き込み期間を規定するLGATE
信号、各ラインの書き込み開始及び終了タイミングを示
すLSYNC信号、1ドット毎の読み出し及び書き込み周期を
取る画像クロックWCLK及びRESET信号を入力し、図６の
各部ブロック４０〜４２に対してその動作の同期を取る
ために必要なクロック信号等を発生する。

【００３１】図１３，１４に示したメモリブロック４２
ａ，４２ｂ，４２ｃから、第２の画素クロック毎に2画
素もしくは3画素同時に出力される各補正データ出力
は、最終的には、図２，３に示した画像データ変換手段
３４に入力され、2画素分もしくは3画素分の画像データ
を1画素分の画像データフォーマットに変換された出力
（図２中の2画素ペア画像データもしくは図３中の3画素
ペア画像データ）として前述したようにＬＤ変調部１９
に出力され、ＬＤ変調部１９のＬＤのＯＮ／ＯＦＦ及び
パワー制御により感光体ドラム２６上に画像データを書
き込むようにすることが可能である。画像データ変換手
段３４による画像データの解像度変更機能に関する説明
をする。例えば、1200dpiの解像度の画像データが入力
データであったと仮定すると、本発明による方式を採用
することにより、図２の第２の画素クロックがＬＤ書込
の主走査600dpi相当のクロックであっても、主走査2画
素単位に、画像データが1画素分の画像データフォーマ
ットに変換されることにより、主走査600dpi相当の動作
速度での対応が可能となる。また、図３の第２の画素ク
ロックがＬＤ書込の主走査400dpi相当のクロックであっ
ても、主走査3画素単位に、画像データが1画素分の画像
データフォーマットに変換されることにより、主走査40
0dpi相当の動作速度での対応が可能となる。

【００３２】図１５，１６は、かかる画像データ変換手
段３４のデータ変換処理に係わる説明図である。2画素
→1画素の変換に関し説明する図１５を参照すると、図
中（ａ）に示されるウィンドウ４０に格納中の画像デー
タのビットマップにおいて、1200dpiの補正前の注目画
素は図中、四角の枠で囲まれているように画像処理手段
Ａ３２ａ側が左、画像処理手段Ｂ３２ｂ側が右である
（図中（ｂ）参照）。この注目画素それぞれに対する上
述のジャギー補正処理が画像処理手段３２ａ，３２ｂで
施される（パターン認識部４１ａからの出力コード情
報：500hex、パターン認識部４１ｂからの出力コード情
報：171hex）と、図１５（ｃ）に示すように、左側の全
黒の注目画素は、左寄せ3/4黒画素に補正され（6he
x）、右側の全白の注目画素は、補正されない（0he
x）、という結果になる。ここで、画像データ変換手段
３４による2画素→1画素の変換を行う（奇数番目画素デ
ータ：6hex、偶数番目画素データ0hex時には、3hexを出
力とする変換を行う）と、図１５（ｄ）に示すように、
600dpiの左寄せ3/8黒画素になり、ジャギー補正され、
且つ解像度を下げた画像データが得られる。

【００３３】また、3画素→1画素の変換に関し説明する
図１６を参照すると、図中（ａ）に示されるウィンドウ
４０に格納中の画像データのビットマップにおいて、12
00dpiの補正前の注目画素は図中、四角の枠で囲まれて
いるように画像処理手段Ａ３２ａ側が左、画像処理手段
Ｂ３２ｂ側が中央、画像処理手段Ｃ３２ｃ側が右である
（図中（ｂ）参照）。これらの注目画素それぞれに対す
る上述のジャギー補正処理が画像処理手段３２ａ，３２
ｂ，３２ｃで施される（パターン認識部４１ａからの出
力コード情報：500hex、パターン認識部４１ｂ，４１ｃ
からの出力コード情報：171hex）と、図１６（ｃ）に示
すように、左側の全黒の注目画素は、左寄せ3/4黒画素
に補正（6hex）され、中央及び右側の全白の注目画素
は、補正されない（0hex）、という結果になる。ここ
で、画像データ変換手段３４による3画素→1画素の変換
を行う（3n番目画素データ：6hex、3n+1番目、3n+2番目
画素データ：0hex時には、2hexを出力とする変換を行
う）と、図１６（ｄ）に示すように、400dpiの左寄せ1/
4黒画素になり、ジャギー補正され、且つ解像度を下げ
た画像データが得られる。

【００３４】

【発明の効果】（１） 請求項１〜３の発明に対応する
効果 垂直方向には同一のライン行で、且つ水平方向に連続す
る複数画素を同時に補正を施す注目画素とし、ビットマ
ップ展開された画像データの画素単位のジャギー補正処
理（注目画素を中心とする所定のウインドウ内の画像認
識と、その結果に応じた補正画像データの生成処理）の
操作を行うようにしたことにより、動作速度を上げるこ
となく処理時間の短縮化を図ること、或いは単位時間の
処理量を下げずに動作速度を低減させ、動作速度アップ
に起因する関連回路規模増大の抑止、動作クロックアッ
プに伴うＥＭＩの低減を図ることが可能になる。 （２） 請求項４の発明に対応する効果 上記（１）の効果に加え、同時に補正が施された連続す
る複数画素の画像データを１画素分の画像データに変換
する画像データ変換手段を備えたことにより、入力画像
データの解像度を下げて画像データを出力する場合に、
画像処理後の画質の向上を図ることが可能になる。 （３） 請求項５の発明に対応する効果 上記（１）、（２）の効果をプリンタ、デジタル複写
機、ファクシミリ装置等の画像形成装置において実現す
ることができ、画像形成装置の性能を向上させることが
可能になる。

【図面の簡単な説明】

【図１】 本発明の実施例に係わる電子写真方式による
デジタル複写機の概略構成を示す。

【図２】 ジャギー補正手段（連続2画素同時処理対
応）を備える印刷制御部の内部構成を示すブロック図で
ある。

【図３】 ジャギー補正手段（連続3画素同時処理対
応）を備える印刷制御部の内部構成を示すブロック図で
ある。

【図４】 第１の一時記憶手段からの2画素単位での画
像データの読み出し動作を示すタイミングチャートであ
る。

【図５】 第１の一時記憶手段からの3画素単位での画
像データの読み出し動作を示すタイミングチャートであ
る。

【図６】図２，３における画像処理手段Ａ，Ｂ，Ｃの構
成を示すブロック図である。

【図７】 図２のウインドウ（シフトレジスタ）の構成
概念を示し、ウインドウ内の画像データの操作を説明す
るための図である。

【図８】 図３のウインドウ（シフトレジスタ）の構成
概念を示し、ウインドウ内の画像データの操作を説明す
るための図である。

【図９】 図２のウインドウ（シフトレジスタ）内を画
像データが順次2画素ずつシフトする様子を示す。

【図１０】 図３のウインドウ（シフトレジスタ）内を
画像データが順次3画素ずつシフトする様子を示す。

【図１１】 図６のパターン認識部の内部構成及びウイ
ンドウとの関係を示すブロック図である。

【図１２】 図６のメモリブロックに係わる実施例の基
本構成を示す。

【図１３】 図６のメモリブロックに係わる実施例（連
続2画素同時処理対応）の構成を示す。

【図１４】 図６のメモリブロックに係わる実施例（連
続3画素同時処理対応）の構成を示す。

【図１５】 図２の画像データ変換手段のデータ変換
（２画素→１画素）処理に係わる説明図である。

【図１６】 図３の画像データ変換手段のデータ変換
（３画素→１画素）処理に係わる説明図である。

【符号の説明】

１・・デジタル複写機、 ２・・画像読み取り
部、３・・信号処理部、 ４・・画像印刷
部、１８・・印刷制御部、 １９・・ＬＤ変調
部、３１・・第１の一時記憶手段、 ３２ａ・・画像処理
手段Ａ ３２ｂ・・画像処理手段Ｂ、 ３２ｃ・・画像処理手
段Ｃ、３３ａ・・第２の一時記憶手段Ａ、 ３３ｂ・・第２
の一時記憶手段Ｂ、３３ｃ・・第２の一時記憶手段Ｃ、
３４・・画像データ変換手段、４０・・ウィンドウ（シフ
トレジスタ）、４１・・パターン認識部、 ４２
・・メモリブロック、４３・・ビデオデータ出力部
４４・・タイミング制御部。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2C062 AA24 AA27 5B057 AA11 BA02 CA02 CA06 CA12 CA16 CB02 CB06 CB08 CB12 CB16 CD08 CD10 CE05 CH07 5C077 LL05 LL06 MM03 PP02 PP55 PP68 PQ20 PQ23 SS01 SS02 TT06

Claims (5)

【特許請求の範囲】
1. 【請求項１】 ビットマップ展開された画像データの黒
   画素領域の白画素領域との境界線を、注目画素を中心と
   する所定のウインドウを通し、該注目画素と関係付けて
   認識し、認識結果をコード情報で表す手段と、該コード
   情報の一部を用いて、注目画素が補正の必要な画素か否
   かを判別し、補正が必要と判別した画素に対して、前記
   コード情報に応じた補正を施す手段と、画像データを構
   成する画素に対して前記補正を行うために、ウインドウ
   を操作する手段を備えた画像データ処理装置であって、
   前記ウインドウ操作手段は、垂直方向には同一のライン
   行で、且つ水平方向に連続する複数画素を同時に補正を
   施す注目画素として操作するようにしたことを特徴とす
   る画像データ処理装置。
2. 【請求項２】 請求項１に記載された画像データ処理装
   置において、前記コード情報に応じた補正を施す手段
   が、コード情報をアドレスとして、予め記憶されている
   補正データを読み出して出力する補正データ出力手段を
   備えたことを特徴とする画像データ処理装置。
3. 【請求項３】 請求項１又は２に記載された画像データ
   処理装置において、前記ウインドウ操作手段は、画像デ
   ータを構成する各画素に対して前記補正を行うために複
   数画素毎に水平方向にウインドウのシフト操作を行うよ
   うにしたことを特徴とする画像データ処理装置。
4. 【請求項４】 請求項１乃至３のいずれかに記載された
   画像データ処理装置において、同時に補正を施された前
   記連続する複数画素の画像データを１画素分の画像デー
   タに変換する画像データ変換手段を備えたことを特徴と
   する画像データ処理装置。
5. 【請求項５】 請求項１乃至４のいずれかに記載された
   画像データ処理装置を備えたことを特徴とする画像形成
   装置。