JP2005135596A - プラズマディスプレイパネル - Google Patents

プラズマディスプレイパネル Download PDF

Info

Publication number
JP2005135596A
JP2005135596A JP2003367074A JP2003367074A JP2005135596A JP 2005135596 A JP2005135596 A JP 2005135596A JP 2003367074 A JP2003367074 A JP 2003367074A JP 2003367074 A JP2003367074 A JP 2003367074A JP 2005135596 A JP2005135596 A JP 2005135596A
Authority
JP
Japan
Prior art keywords
electrode
discharge
electrodes
scan
sustain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003367074A
Other languages
English (en)
Other versions
JP4258351B2 (ja
Inventor
Hiroyuki Tachibana
弘之 橘
Kenji Ogawa
兼司 小川
Yasuaki Muto
泰明 武藤
Isao Kawahara
功 川原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003367074A priority Critical patent/JP4258351B2/ja
Publication of JP2005135596A publication Critical patent/JP2005135596A/ja
Application granted granted Critical
Publication of JP4258351B2 publication Critical patent/JP4258351B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Gas-Filled Discharge Tubes (AREA)

Abstract

【課題】書込み動作を安定かつ高速に行うことができ、しかも高精細化が可能で発光効率のよいプラズマディスプレイパネルを提供する。
【解決手段】背面基板31上にプライミング電極36を備え、隔壁34は主放電セル40の放電空間を走査電極22の透明部分および維持電極23の透明部分ならびにそれらのつくる放電ギャップ部分とに対応する空間に制限するように設けた。また、2本の維持電極23が隣り合う側に生じる隙間部41bの間隔を、2本の走査電極22が隣り合う側に生じる隙間部41のプライミング放電セル41aの間隔より狭くした。
【選択図】図1

Description

本発明は、壁掛けテレビや大型モニター等に用いられるプラズマディスプレイパネルに関する。
プラズマディスプレイパネル(以下、PDPあるいはパネルと略記する)は、大画面、薄型、軽量であることを特徴とする視認性に優れた表示デバイスである。PDPとして代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。前面板は、走査電極と維持電極とからなる表示電極が前面ガラス基板上に互いに平行に複数対形成され、それら表示電極を覆うように誘電体層および保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔壁がそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極とデータ電極とが立体交差するように前面板と背面板とが対向、密封され、内部の放電空間には放電ガスが封入されている。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させ、この紫外線でRGB各色の蛍光体を励起発光させてカラー表示を行っている。
パネルを駆動する方法としてはサブフィールド法、すなわち、1フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般的である。ここで、各サブフィールドは初期化期間、書込み期間および維持期間を有する。
初期化期間では、すべての放電セルで一斉に初期化放電を行い、それ以前の個々の放電セルに対する壁電荷の履歴を消すとともに、続く書込み動作のために必要な壁電荷を形成する。加えて、放電遅れを小さくし書込み放電を安定して発生させるためのプライミング(放電のための起爆剤=励起粒子)を発生させるというはたらきをもつ。書込み期間では、走査電極に順次走査パルスを印加するとともに、データ電極には表示すべき画像信号に対応した書込みパルスを印加し、走査電極とデータ電極との間で選択的に書込み放電を起こし、選択的な壁電荷形成を行う。続く維持期間では、走査電極と維持電極との間に所定の回数の維持パルスを印加し、書込み放電による壁電荷形成を行った放電セルを選択的に放電させ発光させる。
このように、画像を正しく表示するためには書込み期間における選択的な書込み放電を確実に行うことが重要であるが、回路構成上の制約から書込みパルスに高い電圧が使えないこと、データ電極上に形成された蛍光体層が放電を起こり難くしていること等、書込み放電に関しては放電遅れを大きくする要因が多い。したがって、書込み放電を安定して発生させるためのプライミングが非常に重要となる。
しかしながら、放電によって生じるプライミングは時間の経過とともに急速に減少する。そのため、上述したパネルの駆動方法において、初期化放電から長い時間が経過した書込み放電に対しては初期化放電で生じたプライミングが不足し放電遅れが大きくなり、書込み動作が不安定になって画像表示品質が低下するといった問題があった。あるいは、書込み動作を安定して行うために書込み時間を長く設定し、その結果、書込み期間に費やす時間が大きくなりすぎるといった問題があった。
これらの問題を解決するために、パネルの前面板に補助放電電極を設けて形成した補助放電セルを用いてプライミングを発生させ、放電遅れを小さくするパネルとその駆動方法が提案されている(たとえば特許文献1)。
特開2002−297091号公報
しかしながら上述のパネルにおいては、個々の補助放電セルが比較的大きいため、画像表示のための主放電セル間の距離を縮めることができず、その結果、高精細化が困難であるという課題があった。
本発明は、上述した課題に鑑みなされたものであり、書込み動作を安定かつ高速に行うことができ、高精細化も可能なプラズマディスプレイパネルを提供することを目的とする。
上述した課題を解決するために、本発明のプラズマディスプレイパネルは、第1の基板と、第1の基板上にあって、2本ずつ交互にかつ平行に配置した走査電極および維持電極と、放電空間を挟んで第1の基板に対向配置される第2の基板と、第2の基板上にあって、走査電極と交差する方向に配置したデータ電極と、第2の基板上にあって、走査電極および維持電極のうち一組の走査電極・維持電極対からなる表示電極対とデータ電極とが対向して構成される主放電セルを区画するとともに主放電セルが表示電極対に沿って複数連結した主放電セル行を形成しかつ隣接する主放電セル行の間に隙間部を生じるように設けた隔壁と、第2の基板上にあって、隙間部のうち2本の走査電極が隣り合う側に生じる隙間部に走査電極と平行に配置しかつデータ電極と電気的に絶縁されたプライミング電極とを備え、走査電極および維持電極のそれぞれは可視光を透過する透明部分と可視光を透過しない不透明部分とを有し、隔壁は主放電セルの放電空間を走査電極の透明部分および維持電極の透明部分ならびにそれらのつくる放電ギャップ部分とに対応する空間に制限するように設けたことを特徴とする。この構成により、書込み動作を安定かつ高速に行うことができ、しかも高精細化が可能で発光効率のよいプラズマディスプレイパネルを提供することができる。
また、2本の維持電極が隣り合う側に生じる隙間部の間隔を、2本の走査電極が隣り合う側に生じる隙間部の間隔より狭くした構成であってもよい。この構成によれば、さらに主放電セル間の距離を縮めることができる。
本発明によれば、書込み動作を安定かつ高速に行うことができ、しかも高精細化が可能で発光効率のよいプラズマディスプレイパネルを提供することができる。
以下、本発明の実施の形態におけるプラズマディスプレイパネルについて、図面を用いて説明する。
(実施の形態)
図1は本発明の実施の形態におけるプラズマディスプレイパネルの構造を示す分解斜視図であり、図2は同パネルの断面図である。第1の基板であるガラス製の前面基板21と第2の基板である背面基板31とが放電空間を挟んで対向配置され、放電空間には放電によって紫外線を放射するネオンおよびキセノンの混合ガスが封入されている。
前面基板21上には、走査電極22と維持電極23とからなる表示電極対が互いに平行に複数対形成されている。このとき、走査電極22、維持電極23は、維持電極23−走査電極22−走査電極22−維持電極23−・・・となるように2本ずつ交互に配列されている。走査電極22と維持電極23はそれぞれ透明電極22a、23aと、透明電極22a、23a上に形成された金属母線22b、23bとから構成されており、金属母線22b、23bは可視光を透過しない不透明部分であり、透明電極22a、23aのうち金属母線22b、23bが形成されていない部分は可視光を透過する透明部分である。走査電極22−走査電極22間、および維持電極23−維持電極23間には黒色材料からなる光吸収層28が設けられている。走査電極22のうち、一方の走査電極22の金属母線22bの突出部分22b’は光吸収層28上にまで突出して形成されている。そして、これらの走査電極22、維持電極23および光吸収層28とを覆うように誘電体層24および保護層25が形成されている。
背面基板31上には、走査電極22および維持電極23と交差する方向にデータ電極32が互いに平行に複数形成され、そしてデータ電極32を覆うように誘電体層33aが形成されている。誘電体層33aの上には、走査電極22と平行にプライミング電極36が複数形成されている。誘電体層33aはデータ電極32とプライミング電極36との間を絶縁している。そして、プライミング電極36を覆うように誘電体層33bが形成され、さらにその上に主放電セル40を区画するための隔壁34が形成されている。
隔壁34は、データ電極32と平行な方向に延びる縦壁部34aと、主放電セル40を形成しかつ主放電セル40の間に隙間部41を形成する横壁部34bとで構成されている。その結果、隔壁34は一対の走査電極22と維持電極23とからなる表示電極対に沿って主放電セル40を複数連結した主放電セル行を形成し、隣接した主放電セル行の間に隙間部41を生じる。隙間部41のうち、2本の走査電極22が隣り合う側に位置する隙間部41にプライミング電極36が形成されており、この隙間部41はプライミング放電セル41aとしてはたらく。すなわち隙間部41は1つおきにプライミング電極36を有するプライミング放電セル41aとなっている。
そして、隔壁34により区画された主放電セル40に対応する誘電体層33bの表面と隔壁34の側面とに蛍光体層35が設けられている。なお、図1では隙間部41側に蛍光体層35を形成していないが、蛍光体層35を形成する構成としてもよい。
前面基板21と背面基板31を対向配置して封着する際、前面基板21上に形成された走査電極22の金属母線22bのうち光吸収層28上に突出した突出部分22b’と、背面基板31上に形成されたプライミング電極36との間でプライミング放電を行うように位置合わせする。
なお、上述の説明ではプライミング電極36を覆うように誘電体層33bが形成されているが、この誘電体層33bは形成しなくてもよい。
次に、隔壁34の詳細について説明する。図3は本発明の実施の形態におけるパネルの隙間部の寸法を示すための断面図である。ただし、図面を見やすくするために誘電体層、蛍光体層等は省略している。隙間部41b側における隣接する2つの維持電極23間の隙間(以下、放電セル間ギャップと略記する)Gbは、隣接する主放電セル40が相互干渉をしないように設けている。隙間部41bの幅Sbは画像表示上は必ずしも必要でないが、パネル内の排気コンダクタンスを高めパネル製造時における排気工程を短縮するために設けている。
図3において、横壁部34bは金属母線23bの下に位置し、走査電極22の透明部分および維持電極23の透明部分ならびに走査電極22および維持電極23の隙間(以下、放電ギャップと略記する)とに対応する空間に主放電セル40の放電空間を制限している。この構成により、パネルの発光効率を向上させている。発光効率が向上する理由は以下の通りである。金属母線23bの下に横壁部34bが存在しない場合について考えると、金属母線23bの下にまで主放電セル40の放電空間が広がり、その放電空間においても電力が供給され放電が発生する。そしてこのとき発生した紫外線が蛍光体層によって可視光に変換されるが、金属母線23bが可視光を透過しないため、金属母線23bの下で変換された可視光をパネル外部へ効率よく取り出すことができない。すなわち、金属母線23bの幅Xwに対応する電力を余分に投入しても輝度はほとんど変わらない。逆にいえば、金属母線23bの下の放電を抑えて電力を削減しても輝度は変わらないので、結果的に発光効率が向上することになる。したがって、金属母線23bの下に横壁部34bを設けて放電空間を走査電極22および維持電極23の透明部分の下の領域に制限することにより電力の無駄を無くし発光効率を高めることができる。
以上の理由から、可視光を透過しない領域の幅Bb(放電セル間ギャップGbと2つの金属母線23bの幅Xwとの和)と、主放電セル40の放電空間を制限する領域の幅Cb(隙間部41bの幅Sbと2つの横壁部34bの幅Rwとの和)とをほぼ等しく設計することが望ましい。なぜなら、幅Cbが幅Bbよりも小さすぎると無駄な電力が増え発光効率が悪くなり、逆に幅Cbが幅Bbよりも大きすぎると輝度そのものが低下して望ましくないからである。
また、こうして形成された隙間部41bは気体の通路となるので、パネル製造時の排気工程においてパネル内部の排気路としてはたらき、製造工程の時間を短縮する上でも有効である。
プライミング放電セル41aについても上述した隙間部41bと同様に、幅Caが幅Baよりも小さすぎると無駄な電力が増え発光効率が悪くなり、逆に幅Caが幅Baよりも大きすぎると輝度そのものが低下して望ましくないので、幅Baと幅Caとをほぼ等しく設計することが望ましい。しかしながら、プライミング放電セル41aは前面基板21側にプライミング放電のための突出部分22b’を設ける必要があるため、可視光を透過しない領域の幅Baは隣接する2つの走査電極間の隙間(以下、放電セル間ギャップと略記する)Gaと2つの金属母線22bの幅Xwとの和にさらに突出部分22b’の幅Ywを加えたものとなる。
本発明の実施の形態におけるパネルでは、放電セル間ギャップGaとGbとをほぼ等しくしているので、プライミング放電セル41aを設けたことにより実質的に増加する非発光領域(画像表示に寄与しない領域)はわずかに突出部分22b’の幅Ywのみに抑えることができる。
本実施の形態におけるパネルの設計値の一例を示すと、プライミング放電セル41a側の放電セル間ギャップGaおよび隙間部41b側の放電セル間ギャップGbがともに200μmであり、これは本設計例においては隣り合う主放電セル40が相互干渉しないために必要な値である。また、金属母線22b、23bの幅が100μm、横壁部34bの幅が100μm、突出部分22b’の幅も100μmである。したがって、プライミング放電セル41aを設けたことにより実質的に増加する非発光領域の幅は、主放電セル行2行あたりわずか100μmであり、補助放電セルとしてのプライミング放電セル41aを追加しても輝度を大きく低下させることなく主放電セル40間の距離を縮めることができるので容易に高精細化に対応できる。なお上述の数値は一例であり、これに限定されるものではない。たとえば、主放電セル40が相互干渉しないために必要な最小の値は横壁部34bと前面基板21との隙間を小さくすることにより200μm以下に設定することができる。
このように、パネルを高精細化するためには、プライミング放電セル41a側の放電セル間ギャップGaおよび隙間部41b側の放電セル間ギャップGbを小さくし、金属母線22b、23b、突出部分22b’の幅、および横壁部34bの幅も小さくすることが望ましい。このとき、放電セル間ギャップGaと放電セル間ギャップGbとがほぼ等しくなる場合は、プライミング電極を有しない隙間部41b、すなわち2本の維持電極23が隣り合う側に位置する隙間部41bの隙間の間隔はプライミング放電セル41aの隙間の間隔より小さくなる。なおこの構成によると表示電極対の間隔が広い−狭い−広い・・と交互に繰り返すことになるが、その差は突出部分22b’の幅の程度であるので視覚的には大きな問題とはならない。
図4は本発明の実施の形態におけるプラズマディスプレイパネルの電極配列図である。列方向にm列のデータ電極D1〜Dm(図1のデータ電極32)が配列され、行方向にn行の走査電極SC1〜SCn(図1の走査電極22)とn行の維持電極SU1〜SUn(図1の維持電極23)とが維持電極SU1−走査電極SC1−走査電極SC2−維持電極SU2−・・・となるように2本ずつ交互に配列されている。そして、実施の形態においては奇数行目の走査電極SC1、SC3、・・・の突出部分(図1の突出部分22b’)との間でプライミング放電を行うようにn/2本のプライミング電極PR1、PR3、・・・(図1のプライミング電極36)が配列されている。
そして、一対の走査電極SCi、維持電極SUi(i=1〜n)と1つのデータ電極Dj(j=1〜m)とを含む主放電セルCi,j(図1の主放電セル40)が放電空間内にm×n個形成される。また1〜n行のうちの奇数行に走査電極SCiの突出部分とプライミング電極PRiとを含むプライミング放電セルPSi(図1のプライミング放電セル41a)が形成される。
次に、パネルを駆動するための駆動波形とそのタイミングについて説明する。
図5は、本発明の実施の形態におけるプラズマディスプレイパネルの駆動波形図である。なお、実施の形態においては、1フィールド期間が初期化期間、書込み期間、維持期間を有する複数のサブフィールドから構成されており、それぞれのサブフィールドは維持期間における維持パルスの数が異なる以外はほぼ同様であるので、1つのサブフィールドについてのみ動作を説明する。
初期化期間前半部では、データ電D1〜Dm、維持電極SU1〜SUnおよびプライミング電極PR1〜PRn-1をそれぞれ0(V)に保持し、走査電極SC1〜SCnには、維持電極SU1〜SUnに対して放電開始電圧以下の電圧Vi1から、放電開始電圧を超える電圧Vi2に向かって緩やかに上昇する傾斜波形電圧を印加する。この傾斜波形電圧が上昇する間に、走査電極SC1〜SCnと維持電極SU1〜SUn、データ電極D1〜Dm、プライミング電極PR1〜PRn-1との間でそれぞれ一回目の微弱な初期化放電が起こる。そして、走査電極SC1〜SCn上部に負の壁電圧が蓄積されるとともに、データ電極D1〜Dm上部、維持電極SU1〜SUn上部およびプライミング電極PR1〜PRn-1上部には正の壁電圧が蓄積される。ここで、電極上部の壁電圧とは電極を覆う誘電体層上に蓄積された壁電荷により生じる電圧をあらわす。
初期化期間後半部では、維持電極SU1〜SUnを正電圧Veに保ち、走査電極SC1〜SCnには、維持電極SU1〜SUnに対して放電開始電圧以下となる電圧Vi3から放電開始電圧を超える電圧Vi4に向かって緩やかに下降する傾斜波形電圧を印加する。この間に、走査電極SC1〜SCnと維持電極SU1〜SUn、データ電極D1〜Dm、プライミング電極PR1〜PRn-1との間でそれぞれ二回目の微弱な初期化放電が起こる。そして、走査電極SC1〜SCn上部の負の壁電圧および維持電極SU1〜SUn上部の正の壁電圧が弱められ、データ電極D1〜Dm上部の正の壁電圧は書込み動作に適した値に調整され、プライミング電極PR1〜PRn-1上部の正の壁電圧もプライミング動作に適した値に調整される。以上により初期化動作が終了する。
書込み期間では、走査電極SC1〜SCnを一旦電圧Vcに保持する。そして、プライミング電極PR1〜PRn-1に電圧Vqを印加する。
まず、奇数行目の放電セルCp,1〜Cp,m(p=奇数)の書込み動作では、走査電極SCpに走査パルス電圧Vaを印加するとともに、表示すべき画像信号に対応するデータ電極Dk(kは1〜mの整数)に正の書込みパルスVdを印加する。奇数行目の走査電極SCpは自己の走査に伴ってプライミング放電を発生させるとともに書込みを行う走査電極である。したがって、走査パルス電圧Vaの印加によりプライミング電極PRpと走査電極SCpとの間でプライミング放電が発生し、放電セルCp,1〜Cp,mと放電セルCp+1,1〜Cp+1,mとの内部にプライミングが供給される。このときの放電は、プライミング放電セルが放電しやすく電圧Vqも高く設定できるため、放電遅れが小さく速い安定したプライミング放電となる。
その後引き続いて、書込みパルス電圧を印加したデータ電極Dkに対応する放電セルCp,kで書込み放電が発生する。このとき放電セルCp,kの放電は、走査電極SCpとプライミング電極PRpとの間で発生したプライミング放電からプライミングが供給されつつ発生するので、放電遅れが小さく安定した放電となる。この書込み放電により放電セルCp,kの走査電極SCp上部に正電圧が蓄積され、維持電極SUp上部に負電圧が蓄積されて、奇数行目の書込み動作が終了する。
次に、偶数行目の放電セルCp+1,1〜Cp+1,mの書込み動作では、p+1行目の走査電極SCp+1に走査パルス電圧Vaを印加すると同時に、データ電極D1〜Dmのうちp+1行目に表示すべき画像信号に対応するデータ電極Dkに正の書込みパルス電圧Vdを印加する。これにより、データ電極Dkと走査電極SCp+1との交差部で放電が発生する。このとき、放電セルCp+1,kでは走査電極SCpとプライミング電極PRpとの間で発生したプライミング放電から十分なプライミングがすでに供給された状態で放電が発生するので、書込み放電の放電遅れは非常に小さく安定した放電となる。この書込み放電により放電セルCp+1,kの走査電極SCp+1上部に正電圧が蓄積され、維持電極SUp+1上部に負電圧が蓄積されて、偶数行目の書込み動作が終了する。
以下、同様の書込み動作をn行目の放電セルCn,kに至るまで行い、書込み動作が終了する。
維持期間では、走査電極SC1〜SCnおよび維持電極SU1〜SUnを0(V)に一旦戻した後、走査電極SC1〜SCnに正の維持パルス電圧Vsを印加する。このとき、書込み放電を起こした放電セルCi,kにおける走査電極SCi上部と維持電極SUi上部との間の電圧は、正の維持パルス電圧Vsに加えて、書込み期間において走査電極SCi上部および維持電極SUi上部に蓄積された壁電圧が加算されて、放電開始電圧より大きくなる。これにより、放電セルCi,kにおいて維持放電が発生する。以降同様に、走査電極SC1〜SCnと維持電極SU1〜SUnとに維持パルスを交互に印加することにより、書込み放電を起こした放電セルCi,kに対して維持パルスの回数だけ維持放電が継続して行われる。
このように、実施の形態では、奇数行目の放電セルCp,1〜Cp,m(p=奇数)の書込み動作において、背面基板31側に設けたプライミング電極PRpと前面基板21側に設けた走査電極SCpとの間でプライミング放電を発生させ、放電セルCp,1〜Cp,mと放電セルCp+1,1〜Cp+1,mとの内部にプライミングを供給することで、放電遅れが小さく、高速かつ安定した書込み放電を実現することができる。
なお、パネル製造工程において、前面基板21と背面基板31とを対向配置して封着する際、前面基板21と背面基板31とが位置ずれを発生しそのまま封着されることがある。このとき横壁部34bが走査電極22あるいは維持電極23の透明部分(透明電極22a、23aのうち金属母線22b、23bが形成されていない部分)にはみ出る方向にずれが発生した場合、発光に寄与する放電空間が狭くなり、ずれ発生領域の輝度低下を引き起こし輝度ムラを発生することがある。したがって、封着時にずれが発生しても輝度ムラが発生しないように、ずれに対するマージンをもった設計にしておくことが望ましい。図6は本発明のプラズマディスプレイパネルの他の実施の形態を示す断面図であり、図6(a)は、発光効率をやや犠牲にしてマージンδxを確保したパネル、図6(b)は、輝度をやや犠牲にしてマージンδxを確保したパネルである。図6(a)に示したパネルは、幅Caが幅Baよりもわずかに小さく、幅Cbが幅Bbよりもわずかに小さい。そのため、金属母線22b、23bの下の領域にもわずかに放電空間が広がっており発光効率はやや低下するが、封着時に±δxの位置ずれを発生しても横壁部34bが電極の透明部分にはみ出ることはないので、輝度低下を引き起こすことはない。また、図6(b)に示したパネルは、幅Caが幅Baよりもわずかに大きく、幅Cbが幅Bbよりもわずかに大きい。そのため、横壁部34bが電極の透明部分にもわずかにはみ出しており発光輝度はやや低下するが、封着時に±δxの位置ずれを発生して横壁部34bの一方が電極の透明部分にはみ出る量が増えてももう一方の横壁部34bのはみ出る量が減るので、輝度変化を発生することはない。このように図6(a)あるいは図6(b)に示したパネルではパネル封着工程において前面基板21と背面基板31とが位置ずれを発生しても輝度ムラを発生することのないパネルを実現することができる。
本発明に係るプラズマディスプレイパネルは、書込み動作を安定かつ高速に行うことができ、しかも高精細化が可能なプラズマディスプレイパネルを提供することができるので、壁掛けテレビや大型モニター等に用いられるプラズマディスプレイパネル等に有用である。
本発明の実施の形態におけるプラズマディスプレイパネルの構造を示す分解斜視図 同パネルの断面図 同パネルの隙間部の寸法を示すための断面図 同パネルの電極配列図 同パネルの駆動波形図 本発明の他の実施の形態におけるプラズマディスプレイパネルの断面図
符号の説明
21 前面基板
22 走査電極
22a,23a 透明電極
22b,23b 金属母線
22b’ 突出部分
23 維持電極
24 誘電体層
25 保護層
28 光吸収層
31 背面基板
32 データ電極
33a,33b 誘電体層
34 隔壁
34a 縦壁部
34b 横壁部
35 蛍光体層
36 プライミング電極
40 主放電セル
41 隙間部
41a プライミング放電セル
41b 隙間部

Claims (2)

  1. 第1の基板と、
    前記第1の基板上にあって、2本ずつ交互にかつ平行に配置した走査電極および維持電極と、
    放電空間を挟んで前記第1の基板に対向配置される第2の基板と、
    前記第2の基板上にあって、前記走査電極と交差する方向に配置したデータ電極と、
    前記第2の基板上にあって、前記走査電極および前記維持電極のうち一組の走査電極・維持電極対からなる表示電極対と前記データ電極とが対向して構成される主放電セルを区画するとともに前記主放電セルが前記表示電極対に沿って複数連結した主放電セル行を形成しかつ隣接する前記主放電セル行の間に隙間部を生じるように設けた隔壁と、
    前記第2の基板上にあって、前記隙間部のうち2本の走査電極が隣り合う側に生じる隙間部に前記走査電極と平行に配置しかつ前記データ電極と電気的に絶縁されたプライミング電極とを備え、
    前記走査電極および前記維持電極のそれぞれは、可視光を透過する透明部分と可視光を透過しない不透明部分とを有し、
    前記隔壁は、前記主放電セルの前記放電空間を前記走査電極の前記透明部分および前記維持電極の前記透明部分ならびにそれらのつくる放電ギャップ部分とに対応する空間に制限するように設けたプラズマディスプレイパネル。
  2. 2本の維持電極が隣り合う側に生じる隙間部の間隔を、2本の走査電極が隣り合う側に生じる隙間部の間隔より狭くしたプラズマディスプレイパネル。
JP2003367074A 2003-10-28 2003-10-28 プラズマディスプレイパネル Expired - Fee Related JP4258351B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003367074A JP4258351B2 (ja) 2003-10-28 2003-10-28 プラズマディスプレイパネル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003367074A JP4258351B2 (ja) 2003-10-28 2003-10-28 プラズマディスプレイパネル

Publications (2)

Publication Number Publication Date
JP2005135596A true JP2005135596A (ja) 2005-05-26
JP4258351B2 JP4258351B2 (ja) 2009-04-30

Family

ID=34645179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003367074A Expired - Fee Related JP4258351B2 (ja) 2003-10-28 2003-10-28 プラズマディスプレイパネル

Country Status (1)

Country Link
JP (1) JP4258351B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010218708A (ja) * 2009-03-13 2010-09-30 Panasonic Corp プラズマディスプレイパネルおよびプラズマディスプレイ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010218708A (ja) * 2009-03-13 2010-09-30 Panasonic Corp プラズマディスプレイパネルおよびプラズマディスプレイ装置

Also Published As

Publication number Publication date
JP4258351B2 (ja) 2009-04-30

Similar Documents

Publication Publication Date Title
KR100784597B1 (ko) 플라즈마 디스플레이 패널 및 플라즈마 디스플레이 장치
US7345655B2 (en) Plasma display panel drive method
WO2004042766A1 (ja) プラズマディスプレイパネル
US20060164338A1 (en) Plasma display panel drive method
KR100749602B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
JP3888321B2 (ja) プラズマディスプレイパネルの駆動方法
JP4075878B2 (ja) プラズマディスプレイパネルの駆動方法
JP4325237B2 (ja) プラズマディスプレイパネル
JP4258351B2 (ja) プラズマディスプレイパネル
JP3988667B2 (ja) プラズマディスプレイパネルの駆動方法
JP4239779B2 (ja) プラズマディスプレイパネル
JP4569136B2 (ja) プラズマディスプレイパネルの駆動方法
JP2006351259A (ja) プラズマディスプレイパネル
JP4461733B2 (ja) プラズマディスプレイパネルの駆動方法
JP2006251624A (ja) プラズマディスプレイ装置
JP4165351B2 (ja) プラズマディスプレイパネル
JP4211579B2 (ja) プラズマディスプレイパネル
JP4507709B2 (ja) プラズマディスプレイパネルの駆動方法
JP2005338458A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2005100737A (ja) プラズマディスプレイパネル
JP2009175201A (ja) プラズマディスプレイの駆動方法及びプラズマディスプレイ装置
JP2006172800A (ja) プラズマディスプレイパネルとその駆動方法
JP2005037821A (ja) プラズマディスプレイパネルの駆動方法
JP2006085964A (ja) プラズマディスプレイパネルとその駆動方法
JP2006108023A (ja) プラズマディスプレイパネル

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20060929

Free format text: JAPANESE INTERMEDIATE CODE: A621

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20061012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080902

A521 Written amendment

Effective date: 20081024

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090113

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090126

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees