JP2005135063A - Information processor and clock abnormality detecting program for information processor - Google Patents
Information processor and clock abnormality detecting program for information processor Download PDFInfo
- Publication number
- JP2005135063A JP2005135063A JP2003368524A JP2003368524A JP2005135063A JP 2005135063 A JP2005135063 A JP 2005135063A JP 2003368524 A JP2003368524 A JP 2003368524A JP 2003368524 A JP2003368524 A JP 2003368524A JP 2005135063 A JP2005135063 A JP 2005135063A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- main system
- shared
- time
- rtc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Description
本発明はサーバ等の情報処理装置及び情報処理装置の時計異常検出プログラムに関し、特に障害発生時に採取するログの時刻管理に適用して有効な技術に関するものである。 The present invention relates to an information processing apparatus such as a server and a clock abnormality detection program for the information processing apparatus, and more particularly to a technique effective when applied to time management of a log collected when a failure occurs.
近年、サーバのような情報処理装置では、計算機システムとしての所定の機能を提供するメインシステムと、このメインシステムのファン、電源、演算処理装置(CPU)、メモリといった構成要素の物理的な健全性を監視し、システム管理、復旧、資産管理を可能とする情報(以下障害ログと称す)を提供することで、高い信頼性・保守性を実現する保守管理システムとを備えて構成されることが一般的である。このような情報処理装置として、例えば、特許文献1や、特許文献2によれば、サーバの制御装置であるプロセッサを備えたベースボードマネジメントコントローラ(Baseboard Management Controller:以下BMCと略す)を内蔵した情報処理装置に関する技術が開示されている。
In recent years, in an information processing apparatus such as a server, a main system that provides a predetermined function as a computer system, and physical soundness of components such as a fan, a power supply, an arithmetic processing unit (CPU), and a memory of the main system It is configured with a maintenance management system that realizes high reliability and maintainability by providing information that enables system management, recovery, and asset management (hereinafter referred to as failure log) It is common. As such an information processing apparatus, for example, according to
以下、順番に、
(1)従来の情報処理装置における構成
(2)従来の情報処理装置の時刻管理方法
(3)従来の情報処理装置の時刻同期方法
について、図5を用いて説明する。図5は従来の情報処理装置の構成例を示すブロック図である。
In order,
(1) Configuration in Conventional Information Processing Device (2) Time Management Method of Conventional Information Processing Device (3) A conventional time synchronization method of information processing device will be described with reference to FIG. FIG. 5 is a block diagram illustrating a configuration example of a conventional information processing apparatus.
(1)従来の情報処理装置における構成
図5において、情報処理装置1は、メインシステム2と、保守管理システム3を備えて構成されている。始めにメインシステム2について説明する。
(1) Configuration in Conventional Information Processing Apparatus In FIG. 5, the
CPU10は、フロントサイドバス14(以下FSBと称す)を介してシステム制御部15(以下ノースブリッジと称す)と接続している。CPU10が複数あるマルチプロセッサシステムでは、FSB14に複数のCPU10を接続するのが一般的である。なお、CPU10上で動作するソフトウェア時計23については後述する。
The
ノースブリッジ15は、一つまたは複数のチップにより構成され、メモリ16及び、I/Oサブシステムバス17を介して、I/Oデバイス18,19及び、基本I/Oバスブリッジ20(以下サウスブリッジと称す)と接続している。また、近年の高性能なシステムでは、CPU10だけでなくI/Oサブシステムバス17を複数本備え、ノースブリッジ15と接続することで、多くのI/Oデバイス18,19を接続可能な構成とするのが一般的であり、I/Oサブシステムバス17にはPCI(Peripheral Component Interconnect)バスや前記PCIバスを高速動作可能としたPCI−Xバスが一般的に採用されている。
The north bridge 15 is composed of one or a plurality of chips, and includes an I /
I/Oデバイス18、19は、グラフィックス制御部や、SCSI(Small Compuer System Interface)等の外部I/O接続インターフェース制御部などを用途に応じて接続している。
The I /
サウスブリッジ20は、メインシステムの基準時刻を計時するRTC(1)21を備えたチップで構成される。RTC(1)21はモトローラ社製MC146818Aと互換機能を有し、ユーザが使用可能なメモリ領域も備えている。また、サウスブリッジ20は、拡張I/Oバス22を介してキーボードやマウスといった低速な周辺I/Oデバイスを制御するレガシーI/Oコントローラ25(以下SIOと称す)や、基本入出力ファームウェア26(以下BIOSと称す)を用途に応じて接続している。
The
また、拡張I/Oバス22には保守管理システム3のIPMI制御部107も接続しており、CPU10のI/Oアドレス空間にIPMI制御部107をマッピングする。これによりメインシステム2と保守管理システム3との通信を可能にする。インテリジェントプラットフォームマネジメントインターフェーススペシフィケーションV1.5(Intelligent Platform Management Specification 2002年2月20日発行)(以下IPMIと省略する)によれば、保守管理システムを構成するハードウェアにアクセスするための共通インターフェース及び、メッセージベースのプロトコルといった技術が開示されている。
Further, the
拡張I/Oバス22は、ISA(Industrial Standard Architecture)バスが一般的であり、近年ではLPC(Low pin count)バスも採用されている。また、メインシステム2と保守管理システム3の相互接続にはサウスブリッジ20と、IPMI制御部107をSM(System Management)バス(図示せず)を介して接続する方法も一般的である。
The expansion I / O bus 22 is generally an ISA (Industrial Standard Architecture) bus, and in recent years, an LPC (Low pin count) bus is also employed. In order to interconnect the main system 2 and the maintenance management system 3, a method of connecting the
次に、保守管理システム3について説明する。 Next, the maintenance management system 3 will be described.
BMC100は、I2Cバス101を介してフィールドリプレイスメントユニット102(以下FRUと称す)、センサ103と接続し、BMCバス104を介してNVRAM105、RTC(2)106、IPMI制御部107と接続している。
The BMC 100 is connected to the field replacement unit 102 (hereinafter referred to as FRU) and the
BMC100はプロセッサを備えたマイクロコンピュータであり、保守管理システムに必要な障害の監視や、障害ログ管理のためのプログラムなどが実行される。 The BMC 100 is a microcomputer including a processor, and executes a failure monitoring necessary for the maintenance management system, a failure log management program, and the like.
I2Cバス101は、双方向シリアルバスであり1本のクロック信号と、1本のデータ/アドレス信号を有する。 The I2C bus 101 is a bidirectional serial bus, and has one clock signal and one data / address signal.
BMCバス104は、前記BMC100を構成するマイクロコンピュータが備えるバスインターフェースを用いた双方向パラレルバスである。
The BMC
FRU102は、保守に必要な情報として例えば製造メーカやシリアル番号などが記憶されるEEPROMである。 The FRU 102 is an EEPROM in which, for example, a manufacturer and a serial number are stored as information necessary for maintenance.
センサ103は、情報処理装置1内の電圧、温度、FAN回転数などを検出する。また、BMC100はセンサ103を定期的にポーリングすることで障害の監視を行う。
The
NVRAM105は、BMC100が管理しているセンサ103の種類や異常を識別するための閾値及び、障害ログが記憶される。
The NVRAM 105 stores a threshold value for identifying the type and abnormality of the
RTC(2)106は保守管理システム3の基準時刻を計時する時計である。 The RTC (2) 106 is a clock that measures the reference time of the maintenance management system 3.
IPMI制御部107は、メインシステム2内のCPU10とBMC100との間で通信を行うための制御回路であり、前述したIPMIによれば、例えばKCS(Keyboard Controller System)インターフェースを用いる技術が開示されている。
The
以上説明してきた従来の情報処理装置のような構成によって実現されるメインシステム2の一般的な動作については、通常のパーソナルコンピュータや、サーバシステムとして広く知られており、更にはIPMI仕様を参照することにより保守管理システム3の一般的な動作についても容易に理解できるため、ここでは細部の動作についての詳細な説明を省略する。 The general operation of the main system 2 realized by the configuration of the conventional information processing apparatus described above is widely known as a normal personal computer or server system, and further refers to the IPMI specification. Therefore, since the general operation of the maintenance management system 3 can be easily understood, detailed description of the detailed operation is omitted here.
(2)従来の情報処理装置における時刻管理方法
以上説明してきた従来の情報処理装置の構成では、メインシステム2は、RTC(1)21を基準時刻として読み出した値を、CPU10上で動作し、インターバルタイマによって計時されるソフトウェア時計23(以下ソフト時計と称す)に設定する。このようにして基準時刻が設定されたソフト時計23を用いて時刻管理を行うことが一般的である。
(2) Time Management Method in Conventional Information Processing Device In the configuration of the conventional information processing device described above, the main system 2 operates on the
一方、保守管理システム3ではRTC(2)106を基に時刻管理を行う。 On the other hand, the maintenance management system 3 performs time management based on the RTC (2) 106.
このような時刻管理が行われている情報処理装置において、CPU10は、例えば、FSB14やメモリ16、またはI/Oサブシステムバス17においてエラーを検出すると、BIOS26に格納された障害ログ採取プログラムを実行する。障害ログ採取プログラムによって、CPU10が採取する障害ログは、前記ソフト時計23によって計時された時刻がタイムスタンプとして記録される。一方、BMC100は、例えば情報処理装置1に給電される電源電圧やFAN回転数などに異常を検出すると障害ログを採取する。BMC100が採取する障害ログにはRTC(2)106によって計時された時刻または、BMC100上で動作するソフト時計23によって計時された時刻がタイムスタンプとして記録される。
In the information processing apparatus in which such time management is performed, when the
(3)従来の情報処理装置における時刻同期方法
以上説明したように、従来の情報処理装置ではメインシステム2及び保守管理システム3はそれぞれ独立した時刻管理がなされていると、前記CPU10が採取した障害ログとBMC100が採取した障害ログにおいて時刻関係が不明確となるため、時刻同期を行う必要がある。
(3) Time Synchronization Method in Conventional Information Processing Device As described above, in the conventional information processing device, when the main system 2 and the maintenance management system 3 are managed independently of each other, the failure collected by the
前述したIPMIによれば、対話形式による通信を行うためのIPMIメッセージ108の通信方法(プロトコル)が開示されており、例えばGET SEL TIME、SET SEL TIMEといったコマンドを用いて、お互いのシステムの時刻を読み出したり、時刻管理したいシステムに補正したい時刻とともに時刻設定を促すことで時刻同期を行う方法が知られている。
According to the above-described IPMI, a communication method (protocol) of the IPMI
また、複数の計算機をイーサネット(登録商標)等のLAN接続を行っている場合の時刻同期方法として、計算機内部時計の時刻を同期したい計算機から時刻同期の基準となる計算機への時刻送付要求により時刻を転送し、転送された時刻を元に計算機のクロックを増減し、徐々に補正していく4.3BSD UNIX(登録商標)システムのtimedの方式やtimedにネットワーク等の伝送路の負荷による遅延を統計的に考慮したntpなどが知られている(例えば、特許文献3参照)。
前述したように、GET SEL TIMEのようなコマンドや、timedやntpといった従来の技術では、基準時刻となる時刻情報を基に同期させたい時計を補正していくために、個々の時刻が同期するまでに時間がかかるという問題がある。また、時刻同期がなされていることを確認することは難しく、精度が不明確であるという問題もある。更には、個々の時計が計時する時刻が一致しなかった場合には、どちらの時計が動作不良であるのかを検出できず、障害部位の特定において信頼性にかけるという問題がある。 As described above, in the conventional technology such as GET SEL TIME and timed or ntp, the individual times are synchronized in order to correct the clock to be synchronized based on the time information as the reference time. There is a problem that it takes time until. In addition, it is difficult to confirm that time synchronization is performed, and there is a problem that accuracy is unclear. Furthermore, when the time measured by each clock does not match, it is not possible to detect which clock is malfunctioning, and there is a problem that reliability is required in identifying the faulty part.
本発明の目的は、メインシステムと保守管理システムにおける精度の高い時刻同期を行うことを可能にして、障害の発生時にはメインシステムと保守管理システムで検出された障害の時刻関係が明確な障害ログを採取することが可能な情報処理装置及び情報処理装置の時計異常検出プログラムを提供することにある。 An object of the present invention is to enable accurate time synchronization between the main system and the maintenance management system, and when a failure occurs, a fault log in which the time relationship between the faults detected by the main system and the maintenance management system is clear. An object is to provide an information processing device that can be collected and a clock abnormality detection program for the information processing device.
また、他の目的として基準時刻を計時する時計の正常性を容易に検出することが可能な情報処理装置及び情報処理装置の時計異常検出プログラムを提供することを目的とする。 Another object of the present invention is to provide an information processing apparatus and a clock abnormality detection program for the information processing apparatus that can easily detect the normality of a clock that measures a reference time.
本発明による情報処理装置は、計算機システムとしての所定の機能を提供するメインシステムと、メインシステムとは独立して動作して、メインシステムの障害を検出及び監視する機能を提供する保守管理システムと、時刻を計時する共有計算機用時計と、共有計算機用時計に接続され、メインシステム及び保守管理システムに対する共有計算機用時計の共有アクセス制御を行う時計共有制御手段とを備え、メインシステム及び保守管理システムは、それぞれが障害発生時に採取する障害情報に、共有計算機用時計を基に計時された時刻を記録するものである。 An information processing apparatus according to the present invention includes a main system that provides a predetermined function as a computer system, a maintenance management system that operates independently of the main system, and provides a function of detecting and monitoring a failure of the main system; A shared computer clock for measuring time, and a clock sharing control means connected to the shared computer clock and performing shared access control of the shared computer clock to the main system and the maintenance management system, the main system and the maintenance management system Records the time measured based on the shared computer clock in the failure information collected when a failure occurs.
また、本発明による情報処理装置の時計異常検出プログラムは、計算機システムとしての所定の機能を提供するメインシステムと、メインシステムとは独立して動作して、メインシステムの障害を検出及び監視する機能を提供する保守管理システムと、時刻を計時する共有計算機用時計と、計算機用時計に接続され、メインシステム及び保守管理システムに対する共有計算機用時計の共有アクセス制御を行う時計共有制御手段とを備えた情報処理装置の時計異常検出プログラムであって、時計の異常を検出するためにメインシステムを、
メインシステム内の計算機用時計及びメインシステムのCPU上で動作するソフトウェア時計が計時する時刻を、共有計算機用時計が計時する時刻に設定する手段、メインシステム内の計算機用時計及びソフトウェア時計が計時する時刻と、共有計算機用時計が計時する時刻とを比較する手段、時刻の比較結果に基づいて、共有計算機用時計及びソフトウェア時計の異常を検出し、共有計算機用時計及びソフトウェア時計の正常性を確認する手段、として機能させるものである。
In addition, a clock abnormality detection program for an information processing apparatus according to the present invention includes a main system that provides a predetermined function as a computer system, and a function that operates independently of the main system and detects and monitors a failure in the main system. A maintenance management system that provides a clock, a shared computer clock that measures time, and a clock sharing control means that is connected to the computer clock and controls shared access of the shared computer clock to the main system and the maintenance management system An information processing apparatus clock abnormality detection program for detecting a clock abnormality in a main system,
Means for setting the time clocked by the computer clock in the main system and the software clock running on the CPU of the main system to the time clocked by the shared computer clock, the computer clock and the software clock in the main system clock Means for comparing the time with the time counted by the shared computer clock, and detecting the abnormality of the shared computer clock and software clock based on the time comparison result, and confirming the normality of the shared computer clock and software clock It is made to function as a means to do.
本発明によれば、メインシステムと保守管理システムは、共通の基準時刻を計時する時計を用いて時刻管理を行うことができ、障害の発生時にはメインシステムと保守システムで検出された障害の時刻関係が明確な障害ログを採取することができる。 According to the present invention, the main system and the maintenance management system can perform time management using a clock that clocks a common reference time, and when a failure occurs, the time relationship of the failure detected by the main system and the maintenance system A clear fault log can be collected.
また、本発明によれば、メインシステム及び保守管理システムの基準時刻を計時する計算機用時計の正常性を容易に確認することができる。 Further, according to the present invention, it is possible to easily confirm the normality of the computer clock that measures the reference time of the main system and the maintenance management system.
以下、本発明の実施の形態を図面に基づいて詳細に説明する。尚、以下の説明によって本発明が制限されるものではない。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The present invention is not limited by the following description.
(実施の形態1)
図1により、本発明の実施の形態1による情報処理装置の構成について説明する。図1は本発明の実施の形態1による情報処理装置の構成を示すブロック図であり、図5に示す従来の情報処理装置と対応する部分については、同一の記号を用いて説明する。
(Embodiment 1)
The configuration of the information processing apparatus according to the first embodiment of the present invention will be described with reference to FIG. FIG. 1 is a block diagram showing the configuration of the information processing apparatus according to
図1に示すように、実施の形態1では、共有RTC113を共有バス110を介して共有バス制御部109に接続することで、CPU10及びBMC100から共有バス制御部109を介して、それぞれ共有RTC113に対するアクセスを可能とし、共有RTC113をメインシステム2及び保守管理システム3の基準時刻を計時する共有の時計とするようになっている。
As shown in FIG. 1, in the first embodiment, the shared RTC 113 is connected to the shared
具体的には、図1において、共有バス制御部109はIPMI制御部107を含み、拡張I/Oバス22、BMCバス104、共有バス110に接続される。共有バス制御部109は拡張バス22を介してCPU10のI/Oポートにマッピングし、CPU10からのI/Oアクセスをデーコードして、共有バス110へのアクセスに変換することで実現する。
Specifically, in FIG. 1, the shared
また、共有バス制御部109はBMCバス104を介してBMC100のメモリ空間にマッピングし、BMC100からのメモリアクセスをデコードして共有バスへのアクセスに変換することで実現する。更に、共有バス制御部109はCPU10とBMC100との共有バスのアクセスを調停(アービトレーション)する機能と、共有RTC113へのアクセス権を取得するためのセマフォレジスタ112(以下セマフォと称す)とを備えている。
In addition, the shared
なお、実施の形態1でのメインシステム2から共有バス110へのアクセスを実現する手段としては、この限りではなく、例えば、I/Oサブシステムバス17と共有バス制御部109を接続して実現するなどしてもよい。
Note that the means for realizing access to the shared bus 110 from the main system 2 in the first embodiment is not limited to this, and is realized by connecting the I / O subsystem bus 17 and the shared
また、共有RTC113は共有バス110に接続しているが、共有バス110に限らず、共有バス制御部109などの時計共有制御手段の動作によりCPU10及びBMC100からのアクセスが可能なバスであれば、他のバスに接続することも可能である。
The shared RTC 113 is connected to the shared bus 110. However, the shared RTC 113 is not limited to the shared bus 110, and may be any bus that can be accessed from the
共有バス110には、共有メモリ111及び共有RTC113が接続されており、CPU10及びBMC100からアクセスすることが可能である。
A shared memory 111 and a shared RTC 113 are connected to the shared bus 110 and can be accessed from the
共有RTC113はメインシステム2及び保守管理システム3の基準時刻を計時する共有の時計である。メインシステム2は共有RTC113を読み出した時刻を基にソフト時計23を設定し、BMC100が採取する障害ログは共有RTC113を読み出した時刻をタイムスタンプとして記録する。
The shared RTC 113 is a shared clock that measures the reference time of the main system 2 and the maintenance management system 3. The main system 2 sets the
共有メモリ111は、CPU10及びBMC100からアクセスが可能メモリであり、従来の情報処理装置において、RTC(1)21に具備されたメモリ領域に書き込まれていた構成情報などを、共有メモリ111に記録する。
The shared memory 111 is a memory that can be accessed from the
図1における他の部分については、図5を用いて説明した従来の情報処理装置と同様であるため説明を省略する。 Other parts in FIG. 1 are the same as those of the conventional information processing apparatus described with reference to FIG.
次に、図2により、本発明の実施の形態1による情報処理装置のメインシステム2が起動時に共有RTC113を用いて時刻同期する動作について説明する。図2は、メインシステム2の起動時における動作を示すフローチャートである。 Next, referring to FIG. 2, description will be given of an operation in which the main system 2 of the information processing apparatus according to the first embodiment of the present invention performs time synchronization using the shared RTC 113 at the time of activation. FIG. 2 is a flowchart showing the operation when the main system 2 is started.
まず、メインシステムの起動が開始されると(ステップS101)、CPU10がBIOS26のプログラムを実行し、システムの初期化及び、基準時刻の読み込みを開始する(ステップS102)。そして、共有RTC113のアクセス権を獲得するためにセマフォ112の読み出しを行い、ここでセマフォ112から‘1’を読み出せなかった場合にはBMC100が共有RTC113にアクセス中であるため、このアクセスが終了するまでステップS103を繰り返し実行する(ステップS103)。
First, when activation of the main system is started (step S101), the
また、ステップS103によりセマフォ112から‘1’を読み出せた場合は、共有RTC113の読み出しを行う(ステップS104)。そして、セマフォ112に‘1’を書き込み(‘1’をライトクリア)、セマフォ112を開放することで、共有RTC113のアクセスを終了する(ステップS105)。これにより共有RTC113を排他的にアクセスすることを可能とし、誤差の無い読み出し(または書き込み)を実現する。
If “1” can be read from the
そして、CPU10上で動作するソフト時計23に共有RTC113を読み出した時刻を設定する(ステップS106)。これにより共有RTC113の時刻とCPU10上のソフト時計23の時刻が一致する。そして、CPU10はハードディスクなどの外部記憶装置からOSをメモリ16に読み込みを行う(ステップS107)。これによりメインシステム2は運用可能な状態となる(ステップS108)。
Then, the time at which the shared RTC 113 is read is set in the
このような動作手順を設けることで、ソフト時計23と共有RTC113は時刻同期を行うことが可能となる。
By providing such an operation procedure, the
次に、図3により、本発明の実施の形態1による情報処理装置のメインシステム2の運用状態において、例えば、OSを介してユーザが時刻を補正する場合に、メインシステム2と保守管理システム3の時刻を同期する場合の動作について説明する。図3は通常動作中のメインシステム2の動作を示すフローチャートである。
Next, referring to FIG. 3, in the operating state of the main system 2 of the information processing apparatus according to
まず、BIOS26のプログラムはOSなどを介して時刻を設定する要求があるかを常に監視し(ステップS201)、要求が無い場合はそのまま待機して、要求がある場合にはCPU10上で動作するソフト時計23時計を補正する(ステップS202)。
First, the program of the BIOS 26 always monitors whether there is a request for setting the time via the OS (step S201). If there is no request, it waits as it is, and if there is a request, software that runs on the
そして、セマフォ112の読み出しを行い、ここでセマフォ112から‘1’を読み出せなかった場合には引き続きセマフォ112の読み出しを繰り返し実行する(ステップS203)。
Then, the
また、ステップS203により、セマフォ112から‘1’を読み出せた場合は、補正済みであるCPU10上で動作するソフト時計23の値を読み出し(ステップS204)、この値を共有RTC113に書き込む(ステップS205)。そして、セマフォ112に‘1’を書き込み、セマフォ112を開放することで共有RTC113のアクセスを終了する(ステップS206)。そして、再びステップS201に戻り時計設定の要求があるかを監視する。
If “1” can be read from the
このような動作手順を設けることにより通常動作中において、ソフト時計23と共有RTC113は時刻同期が可能となる。
By providing such an operation procedure, the
また、保守管理システム3の時刻管理も共有RTC113によってなされている。BMC100が共有RTC113の読み出し及び書き込みを行う動作については、セマフォ112を用いて共有RTC113のアクセス権の取得・開放を行う。BMC100の動作は図2におけるS103〜S105のCPU10の動作と同様にして実現できるため、詳細な説明は省略する。
The time management of the maintenance management system 3 is also performed by the shared RTC 113. For the operation in which the
以上のように実施の形態1によれば、メインシステム2及び、保守管理システム3に相互接続された共有バス110を具備して、この共有バス110に基準時刻を計時する共有RTC113を配置することで、メインシステム1及び保守管理システム3は共有RTC113を共有できる。また、メインシステム1及び保守管理システム3は共有した共有RTC113を基に精度の高い時刻同期を行うことで、障害発生時においてCPU10及びBMC100とが検出した障害の時刻関係が明確な障害ログを採取することが可能となる。
As described above, according to the first embodiment, the shared bus 110 interconnected to the main system 2 and the maintenance management system 3 is provided, and the shared RTC 113 for measuring the reference time is arranged on the shared bus 110. Thus, the
また、共有RTC113を保守管理システム3側に設けているので、メインシステム2の構成は一般的なコンピュータシステムを使用することができ、メインシステム2側としては、例えば、BIOS26のプログラムを変更するのみで、時刻同期の動作などの処理を行うことが可能である。 Further, since the shared RTC 113 is provided on the maintenance management system 3 side, the configuration of the main system 2 can use a general computer system. For example, the main system 2 side only changes the program of the BIOS 26. Thus, processing such as time synchronization operation can be performed.
(実施の形態2)
実施の形態2は、共有RTC113及びソフト時計23の正常性をRTC(1)21を用いて検出するものである。
(Embodiment 2)
In the second embodiment, the normality of the shared RTC 113 and the
実施の形態2による情報処理装置の構成は、実施の形態1の図1に示す構成と同様で、またメインシステム2の運用状態における時刻補正の動作手順は、実施の形態1の図3に示す動作手順と同様であり、その説明は省略する。 The configuration of the information processing apparatus according to the second embodiment is the same as that shown in FIG. 1 of the first embodiment, and the operation procedure of time correction in the operating state of the main system 2 is shown in FIG. 3 of the first embodiment. This is the same as the operation procedure, and its description is omitted.
図4により、本発明の実施の形態2による情報処理装置のメインシステム2が起動時にRTC(1)21を用いて共有RTC113及びソフト時計23の正常性を検出する動作について説明する。図4は、メインシステム2の起動時における動作を示すフローチャートである。また、実施の形態2における共有RTC113及びソフト時計23の正常性をRTC(1)21を用いて検出する動作は、例えば、BIOS26内に格納された時計異常検出手段となる時計異常検出プログラムをCPU10が実行することにより行われる。
With reference to FIG. 4, description will be given of an operation in which the main system 2 of the information processing apparatus according to the second embodiment of the present invention detects the normality of the shared RTC 113 and the
まず、図4におけるステップS301からステップS305までの動作については、図2におけるステップS101からステップS105と同様にして共有RTC113の値を読み出す。そして、CPU10上で動作するソフト時計23及びRTC(1)21に共有RTC113を読み出した時刻を設定する(ステップS306)。これにより、共有RTC113及び、ソフト時計23だけでなく、RTC(1)21の時刻を一致させる。
First, as for the operations from step S301 to step S305 in FIG. 4, the value of the shared RTC 113 is read out in the same manner as in steps S101 to S105 in FIG. Then, the time when the shared RTC 113 is read is set in the
そして、ソフト時計23と共有RTC113の計時する時刻を比較する(ステップS307)。そして、ステップS307による比較の結果、これらの時計の値が一致しているかを確認し(ステップS308)、一致したならば、ソフト時計23とRTC(1)21との比較を行う(ステップS309)。
Then, the time measured by the
そして、ステップS309による比較の結果、これらの時計が一致しているかを確認し(ステップS310)、一致したならばソフト時計23及び共有RTC113は正常に動作しているのでOSを起動して(ステップS311)、運用を開始する(ステップS312)。
As a result of the comparison in step S309, it is confirmed whether or not these clocks match (step S310). If they match, the
また、ステップS308において、ソフト時計23と共有RTC113の時計が一致していなかった場合は、どちらの時計が動作不良かを確認するために、RTC(1)21と共有RTC113の計時する時刻を比較する(ステップS313)。そして、ステップS313による比較の結果、これらの時計が一致しているかを確認し(ステップS314)、一致したならばCPU10で動作するソフト時計23の動作不良であることから、CPU10の動作周波数の異常を障害ログに記録する(ステップS315)。
In step S308, if the clocks of the
また、S314において、RTC(1)21と共有RTC113の計時する時計が一致していなかった場合、共有RTC113が動作不良であると判定し、共有RTC113の障害を障害ログに記録する(ステップS316)。 In S314, if the clocks of the RTC (1) 21 and the shared RTC 113 do not match, it is determined that the shared RTC 113 is malfunctioning, and the failure of the shared RTC 113 is recorded in the failure log (step S316). .
また、ステップS310において、ソフト時計23とRTC(1)21の時計が一致していなかった場合には、RTC(1)21が動作不良であると判定し、RTC(1)21の障害を障害ログに記録する(ステップS317)。
In step S310, if the
また、いずれかの時計における動作不良を障害ログに記録(ステップS315、ステップS316、ステップS317)した後は、外部にワーニング通知を行った後(ステップS318)、OSの起動処理(ステップS311)に進む。 Further, after recording an operation failure in any of the clocks in the failure log (step S315, step S316, step S317), after giving a warning notification to the outside (step S318), in the OS startup process (step S311). move on.
なお、実施の形態2においては、ソフト時計の動作不良時(ステップS315)及び共有RTC113の動作不良時(ステップS316)においてもOSの起動処理(ステップS311)を行うようにしているが、正常な時刻管理を行うことができないため、メインシステム2の起動を中止させてもよい。 In the second embodiment, the OS startup process (step S311) is performed even when the soft watch malfunctions (step S315) and when the shared RTC 113 malfunctions (step S316). Since time management cannot be performed, the activation of the main system 2 may be stopped.
このような動作手順を設けることで、共有RTC113及びソフト時計23の正常性を明確として、より精度の高い時間管理を行うことを可能とする。
By providing such an operation procedure, it is possible to clarify the normality of the shared RTC 113 and the
以上のように実施の形態2によれば、メインシステム2及び保守管理システム3の基準時刻を計時する共有RTC113と、メインシステム2のCPU10上で動作するソフト時計23の正常性を容易に確認することが可能となる。
As described above, according to the second embodiment, the normality of the shared RTC 113 that measures the reference time of the main system 2 and the maintenance management system 3 and the
1…情報処理装置、2…メインシステム、3…保守管理システム、10…CPU、14…フロントサイドバス(FSB)、15…ノースブリッジ、16…メモリ、17…I/Oサブシステムバス、18,19…I/Oデバイス、20…サウスブリッジ、21…RTC(1)、22…拡張I/Oバス、23…ソフトウェア時計(ソフト時計)、25…基本I/Oコントローラ(SIO)、26…基本入出力ファームウェア(BIOS)、100…ベースボードマネジメントコントローラ(BMC)、101…I2Cバス、102…フィールドリプレイスメントユニット(FRU)、103…センサ、104…BMCバス、105…NVRAM、106…RTC(2)、107…IPMI制御部、108…IPMIメッセージ、109…共有バス制御部、110…共有バス、111…共有メモリ、112…セマフォレジスタ(セマフォ)、113…共有RTC。
DESCRIPTION OF
Claims (3)
前記メインシステムとは独立して動作して、前記メインシステムの障害を検出及び監視する機能を提供する保守管理システムと、
時刻を計時する共有計算機用時計と、
前記共有計算機用時計に接続され、前記メインシステム及び保守管理システムに対する前記共有計算機用時計の共有アクセス制御を行う時計共有制御手段とを備え、
前記メインシステム及び保守管理システムは、それぞれが障害発生時に採取する障害情報に、前記共有計算機用時計を基に計時された時刻を記録することを特徴とした情報処理装置。 A main system that provides predetermined functions as a computer system;
A maintenance management system that operates independently of the main system and provides a function of detecting and monitoring a failure of the main system;
A shared computer clock that keeps time,
A clock sharing control means connected to the shared computer clock and performing shared access control of the shared computer clock to the main system and the maintenance management system;
The main system and the maintenance management system each record a time measured based on the shared computer clock in failure information collected when a failure occurs.
前記メインシステム内の計算機用時計及び前記メインシステムのCPU上で動作するソフトウェア時計が計時する時刻を、前記共有計算機用時計が計時する時刻に設定し、前記メインシステム内の計算機用時計及び前記ソフトウェア時計が計時する時刻と、前記共有計算機用時計が計時する時刻とを比較し、前記共有計算機用時計及び前記ソフトウェア時計の異常を検出し、前記共有計算機用時計及び前記ソフトウェア時計の正常性を確認する時計異常検出手段を備えたことを特徴とする情報処理装置。 The information processing apparatus according to claim 1,
The time measured by the computer clock in the main system and the software clock operating on the CPU of the main system is set to the time measured by the shared computer clock, and the computer clock and the software in the main system are set. Compare the time measured by the clock with the time counted by the shared computer clock, detect an abnormality in the shared computer clock and the software clock, and confirm the normality of the shared computer clock and the software clock An information processing apparatus comprising a clock abnormality detecting means for performing
時計の異常を検出するために前記メインシステムを、
前記メインシステム内の計算機用時計及び前記メインシステムのCPU上で動作するソフトウェア時計が計時する時刻を、前記共有計算機用時計が計時する時刻に設定する手段、
前記メインシステム内の計算機用時計及び前記ソフトウェア時計が計時する時刻と、前記共有計算機用時計が計時する時刻とを比較する手段、
前記時刻の比較結果に基づいて、前記共有計算機用時計及び前記ソフトウェア時計の異常を検出し、前記共有計算機用時計及び前記ソフトウェア時計の正常性を確認する手段、
として機能させることを特徴とする情報処理装置の時計異常検出プログラム。
A main system that provides a predetermined function as a computer system, a maintenance management system that operates independently of the main system and detects and monitors a failure of the main system, and a time sharing An information processing apparatus clock abnormality detection program comprising: a computer clock; and a clock sharing control unit that is connected to the computer clock and performs shared access control of the shared computer clock to the main system and the maintenance management system. And
The main system to detect clock anomalies,
Means for setting a time measured by the computer clock in the main system and a software clock operating on the CPU of the main system to a time counted by the shared computer clock;
Means for comparing the time measured by the computer clock and the software clock in the main system with the time counted by the shared computer clock;
Means for detecting an abnormality in the shared computer clock and the software clock based on the comparison result of the time and confirming the normality of the shared computer clock and the software clock;
A clock abnormality detection program for an information processing apparatus, characterized in that
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003368524A JP4299634B2 (en) | 2003-10-29 | 2003-10-29 | Information processing apparatus and clock abnormality detection program for information processing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003368524A JP4299634B2 (en) | 2003-10-29 | 2003-10-29 | Information processing apparatus and clock abnormality detection program for information processing apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005135063A true JP2005135063A (en) | 2005-05-26 |
JP4299634B2 JP4299634B2 (en) | 2009-07-22 |
Family
ID=34646163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003368524A Expired - Fee Related JP4299634B2 (en) | 2003-10-29 | 2003-10-29 | Information processing apparatus and clock abnormality detection program for information processing apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4299634B2 (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007128362A (en) * | 2005-11-04 | 2007-05-24 | Omron Corp | Clock synchronization of controller |
JP2011013076A (en) * | 2009-07-01 | 2011-01-20 | Nec Computertechno Ltd | Time correction device, time correction method and time correction program of information apparatus by standard frequency time signal radio wave |
JP2011198013A (en) * | 2010-03-19 | 2011-10-06 | Fujitsu Ltd | Information processor and method of starting information processor |
EP2463778A1 (en) | 2010-12-07 | 2012-06-13 | Hitachi, Ltd. | Computer system |
WO2012131964A1 (en) * | 2011-03-30 | 2012-10-04 | 富士通株式会社 | Information processing device, control method, and program |
CN113535502A (en) * | 2020-04-17 | 2021-10-22 | 捷普科技(上海)有限公司 | Error log collecting method for server system |
CN114546912A (en) * | 2022-01-17 | 2022-05-27 | 飞腾信息技术有限公司 | Interrupt expansion method for server system |
CN116155727A (en) * | 2023-01-11 | 2023-05-23 | 超聚变数字技术有限公司 | Server management method, centralized management device and data center |
-
2003
- 2003-10-29 JP JP2003368524A patent/JP4299634B2/en not_active Expired - Fee Related
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007128362A (en) * | 2005-11-04 | 2007-05-24 | Omron Corp | Clock synchronization of controller |
JP4497317B2 (en) * | 2005-11-04 | 2010-07-07 | オムロン株式会社 | Control device clock synchronization |
JP2011013076A (en) * | 2009-07-01 | 2011-01-20 | Nec Computertechno Ltd | Time correction device, time correction method and time correction program of information apparatus by standard frequency time signal radio wave |
JP2011198013A (en) * | 2010-03-19 | 2011-10-06 | Fujitsu Ltd | Information processor and method of starting information processor |
EP2463778A1 (en) | 2010-12-07 | 2012-06-13 | Hitachi, Ltd. | Computer system |
US8726049B2 (en) | 2010-12-07 | 2014-05-13 | Hitachi, Ltd. | Computer system with a plurality of computer modules and baseboard management controllers, including a state machine that dynamically conducts a switching operation |
WO2012131964A1 (en) * | 2011-03-30 | 2012-10-04 | 富士通株式会社 | Information processing device, control method, and program |
JP5672372B2 (en) * | 2011-03-30 | 2015-02-18 | 富士通株式会社 | Information processing apparatus, control method, and program |
CN113535502A (en) * | 2020-04-17 | 2021-10-22 | 捷普科技(上海)有限公司 | Error log collecting method for server system |
CN114546912A (en) * | 2022-01-17 | 2022-05-27 | 飞腾信息技术有限公司 | Interrupt expansion method for server system |
CN116155727A (en) * | 2023-01-11 | 2023-05-23 | 超聚变数字技术有限公司 | Server management method, centralized management device and data center |
Also Published As
Publication number | Publication date |
---|---|
JP4299634B2 (en) | 2009-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105938450B (en) | The method and system that automatic debugging information is collected | |
TWI229796B (en) | Method and system to implement a system event log for system manageability | |
CN103458036B (en) | Access device and method of cluster file system | |
CN101126995B (en) | Method and apparatus for processing serious hardware error | |
US7500139B2 (en) | Securing time for identifying cause of asynchronism in fault-tolerant computer | |
US6615374B1 (en) | First and next error identification for integrated circuit devices | |
TWI632462B (en) | Switching device and method for detecting i2c bus | |
TW440755B (en) | Method and system for environmental sensing and control within a computer system | |
KR20160022250A (en) | Memory devices and modules | |
US10911259B1 (en) | Server with master-slave architecture and method for reading and writing information thereof | |
JP4299634B2 (en) | Information processing apparatus and clock abnormality detection program for information processing apparatus | |
US7363531B2 (en) | Data synchronization for system controllers | |
TWI777628B (en) | Computer system, dedicated crash dump hardware device thereof and method of logging error data | |
JP2004046455A (en) | Information processor | |
JP4644720B2 (en) | Control method, information processing apparatus, and storage system | |
JP2008176477A (en) | Computer system | |
TWI802951B (en) | Method, computer system and computer program product for storing state data of finite state machine | |
CN107451028A (en) | Error condition storage method and server | |
JP2003022222A (en) | Information processor and its maintenance method | |
TWI832188B (en) | Computer system and method implemented in computer system | |
JP2008134838A (en) | Bus device | |
CN111949431B (en) | Fatal error providing method and fatal error identification method for system-on-chip product | |
TWI715005B (en) | Monitor method for demand of a bmc | |
CN108415788B (en) | Data processing apparatus and method for responding to non-responsive processing circuitry | |
US8867369B2 (en) | Input/output connection device, information processing device, and method for inspecting input/output device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080812 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081010 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090324 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090417 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |