JP2005134476A - 表示装置および能動素子アレイ基板ならびに増幅素子 - Google Patents

Abstract

【課題】低コストで製造でき、大型化が容易な表示装置およびそのような表示装置に好適に用いられる能動素子アレイ基板ならびに増幅素子を提供する。
【解決手段】本発明による表示装置は、マトリクス状に配列された複数の画素Ｐを有する基板３０と、複数の画素Ｐを駆動するための信号を出力する駆動回路５０と、基板３０上に設けられ、駆動回路５０から出力される信号を増幅して複数の画素Ｐに供給する複数の増幅素子１０とを備えている。複数の増幅素子１０のそれぞれは、互いの間で放電を発生させる第１電極１および第２電極２と、第１電極１と第２電極２との間に流れる放電電流の大きさを制御する第３電極３とを有する。
【選択図】図１

Description

本発明は、入力された電気信号を増幅して出力する増幅素子に関する。また、本発明は、そのような増幅素子を備えた表示装置や能動素子アレイ基板にも関する。

画像表示装置は、コンピュータやテレビジョンなどの表示部として、現在広く用いられている。画像表示装置の代表例としては、例えば、陰極線管（CRT；cathode ray tube）ディスプレイ、液晶ディスプレイ、有機電界発光（EL；electro luminescence）ディスプレイ、プラズマディスプレイパネル（ＰＤＰ）が知られている。

近年では、従来非常に広く用いられてきたＣＲＴディスプレイにかわり、液晶ディスプレイ、有機ELディスプレイ、ＰＤＰなどのフラットパネルディスプレイ（ＦＰＤ）が幅広く利用されるようになってきている。その理由は、ＦＰＤが軽量・薄型であるため携帯性や省スペース性に優れるからである。

これまで、ＦＰＤにおいてアクティブマトリクス駆動を実現するために、薄膜トランジスタ（ＴＦＴ）が能動素子として、ＴＦＴ基板がアドレス装置として広く用いられてきた。

ＴＦＴ基板上にマトリクス状に配列されたＴＦＴは、ゲート電極、ソース電極およびドレイン電極を備えており、ゲート電極およびソース電極にそれぞれゲート信号およびアドレス信号が供給されて線順次走査されることによって画像の２次元情報を正確に表現する。このような画像の表示方法は、アクティブマトリクス型駆動法と呼ばれる。

このＴＦＴ基板は、絶縁性基板上に、半導体膜や絶縁膜あるいは導体膜などをプラズマ励起化学蒸着装置、スパッタリング装置、ドライエッチング装置等の真空装置を用いて堆積・パターニングすることによって製造される。ＴＦＴ基板は、このように複雑で多くの製造工程を経て製造されるので、高価である。特に、大型の基板を作製するためには、非常に高価な大型の真空装置が必要とされるので、製造コストがさらに高くなる。ここで、大型の基板とは、主に対角２０インチ以上の大きさの基板を指し、このような大型の基板を備えるディスプレイを大型のディスプレイとよぶ。

近年では、大型（対角２０インチ以上）且つ薄型のテレビジョンを実現するために大型のＦＰＤの開発が望まれており、現在の大型ＦＰＤ市場では、高価で大型化が困難なＴＦＴ基板に代わるものとしてＰＤＰが広まり出している。ＰＤＰは、画素ごとにプラズマ放電を発生させ、蛍光体層を励起発光させることによって表示を行う。ＰＤＰは、例えば特許文献１に開示されている。
特開昭６３−１５１９９７号公報

しかしながら、ＰＤＰでは、放電を発生させるための高電圧（例えば２５０Ｖ〜３００Ｖ）の信号を駆動回路から入力する必要があるので、駆動回路として耐圧の高いドライバＩＣを用いる必要がある。高耐圧のドライバＩＣは比較的高価であるため、ＰＤＰでは、大型パネルの作製自体は容易で低コストであるものの、外部に取り付ける駆動回路が製造コストの上昇を招いてしまう。

一方、ＴＦＴ基板を用いて液晶層や有機ＥＬ層を表示媒体として用いる場合には、先に述べたようにパネルの作製そのものに非常に手間がかかり、大型化が困難であるので、設備投資の額やパネルコストの低減が難しい。

本発明は、上述の問題に鑑みてなされたものであり、その目的は、低コストで製造でき、大型化が容易な表示装置およびそのような表示装置に好適に用いられる能動素子アレイ基板ならびに増幅素子を提供することにある。

本発明による表示装置は、マトリクス状に配列された複数の画素を有する基板と、前記複数の画素を駆動するための信号を出力する駆動回路と、前記基板上に設けられ、前記駆動回路から出力される信号を増幅して前記複数の画素に供給する複数の増幅素子とを備え、前記複数の増幅素子のそれぞれは、互いの間で放電を発生させる第１電極および第２電極と、前記第１電極と前記第２電極との間に流れる放電電流の大きさを制御する第３電極とを有し、そのことによって上記目的が達成される。

ある好適な実施形態において、前記複数の増幅素子は、前記駆動回路から出力される信号を直接増幅する第１の増幅素子と、前記第１の増幅素子で増幅された信号をさらに増幅する第２の増幅素子とを含む。

典型的には、前記第１電極と前記第２電極との間に流れる放電電流の大きさは、前記第３電極の電位に応じて制御される。

典型的には、前記第３電極は、前記第１電極と前記第２電極との間に発生する放電に起因した等電位面の分布を変化させ、そのことによって前記第１電極と前記第２電極との間に流れる放電電流の大きさが変化する。

ある好適な実施形態において、本発明による表示装置は、少なくとも前記第１電極と前記第２電極との間にイオン化可能な放電ガスをさらに備える。

ある好適な実施形態において、前記放電ガスの圧力は、前記第１電極と前記第２電極との間における放電開始電圧よりも、前記第１電極および第２電極のうちの陰極として機能する一方と前記第３電極との間における放電開始電圧が高くなるように設定されている。

ある好適な実施形態において、前記第３電極は、前記第１電極と前記第２電極との間に設けられている。

ある好適な実施形態において、前記第３電極は、前記第１電極と前記第２電極との間に位置しないように設けられている。

ある好適な実施形態において、前記第１電極と前記第２電極と前記第３電極とが略同一平面上に設けられている。

ある好適な実施形態において、前記第３電極は、前記第１電極および前記第２電極とは異なる平面上に位置するように設けられている。

ある好適な実施形態において、前記第１電極と前記第２電極とは互いに対向するように設けられており、前記第３電極は、前記第１電極と前記第２電極との間に設けられている。

ある好適な実施形態において、本発明による表示装置は、前記基板上に前記複数の画素のそれぞれごとに設けられた能動素子を備え、前記能動素子は、互いの間で放電を発生させる第４電極および第５電極と、前記第４電極と前記第５電極との間に流れる放電電流の大きさを制御する。

ある好適な実施形態において、本発明による表示装置は、前記基板上に前記複数の画素のそれぞれごとに設けられ、前記能動素子に電気的に接続された画素電極と、前記画素電極に対向する対向電極と、前記画素電極と前記対向電極との間に設けられた表示媒体層と、を備える。

ある好適な実施形態において、前記表示媒体層は液晶層である。

ある好適な実施形態において、前記表示媒体層は有機エレクトロルミネッセンス材料層である。

ある好適な実施形態において、本発明による表示装置は、前記第４電極と前記第５電極との間に発生する放電による放射を受けて発光する蛍光体層をさらに備える。

ある好適な実施形態において、本発明による表示装置は、前記マトリクスの行方向または列方向に沿って延びる複数の放電セルを備えたプラズマディスプレイパネルまたはプラズマアドレス液晶表示装置である。

本発明による能動素子アレイ基板は、複数の能動素子を有する基板と、前記基板上に設けられ、外部からの電気信号を増幅して前記複数の能動素子に供給する複数の増幅素子とを備え、前記複数の増幅素子のそれぞれは、互いの間で放電を発生させる第１電極および第２電極と、前記第１電極と前記第２電極との間に流れる放電電流の大きさを制御する第３電極とを有し、そのことによって上記目的が達成される。

ある好適な実施形態において、前記複数の増幅素子は、外部からの電気信号を直接増幅する第１の増幅素子と、前記第１の増幅素子で増幅された電気信号をさらに増幅する第２の増幅素子とを含む。

ある好適な実施形態において、前記能動素子は、互いの間で放電を発生させる第４電極および第５電極と、前記第４電極と前記第５電極との間に流れる放電電流の大きさを制御する第６電極とを有する。

本発明による増幅素子は、入力された信号を増幅して出力する増幅素子であって、互いの間で放電を発生させる第１電極および第２電極と、前記第１電極と前記第２電極との間に流れる放電電流の大きさを制御する第３電極とを有し、前記第３電極に入力された信号を増幅して前記第１電極および前記第２電極の一方から出力し、そのことによって上記目的が達成される。

本発明による表示装置は、駆動回路から出力される信号を増幅して複数の画素に供給する複数の増幅素子を備えているので、駆動回路として耐圧の低い素子を用いることができ、製造コストを低減することができる。また、これら複数の増幅素子のそれぞれは、互いの間で放電を発生させる第１電極および第２電極と、第１電極と第２電極との間に流れる放電電流の大きさを制御する第３電極とを有し、放電（プラズマ放電）を利用して動作する素子であるため、ＴＦＴのような複雑な積層構造を有する必要はない。そのため、これらの増幅素子は、表示装置の製造工程において新たなプロセスをほとんど追加することなく基板上に容易に作りこむことができるので、増幅素子を設けることによる製造コストの増加はほとんどない。本発明は、ＰＤＰ（プラズマディスプレイパネル）やＰＡＬＣ（プラズマアドレス液晶表示装置）などの放電を利用して表示を行う（放電セルを備えた）表示装置に好適に用いることができ、本発明によると、低コストで製造でき、且つ、大型化が容易な表示装置が得られる。また、本発明によると、そのような表示装置に好適に用いられる能動素子アレイ基板ならびに増幅素子が提供される。

まず、本発明による表示装置の基本的な構成とその作用・効果を説明する。

本発明による表示装置は、マトリクス状に配列された複数の画素を有する基板と、複数の画素を駆動するための信号を出力する駆動回路と、基板上に設けられ、駆動回路から出力される信号を増幅して複数の画素に供給する複数の増幅素子とを有している。

従来、電子デバイス用の増幅素子としてはトランジスタなどの半導体素子が用いられてきた。これに対して、本発明では、増幅素子として、プラズマ放電を利用して信号の増幅を行う素子を用いる。

具体的には、本発明による表示装置が有する増幅素子は、互いの間で放電を発生させる第１電極および第２電極と、これらの間に流れる放電電流の大きさを制御する第３電極とを有する。

第１電極と第２電極とは、所定の間隔で配置されている。第１電極と第２電極との間に所定の電位差が与えられると、その電位差に応じた電位構造（電気力線や等電位面の分布であらわされる）がこれらの間に形成され、この電位構造に応じて放電の発生の有無および放電電流の大きさが決定される。この電位構造は、第３電極の電位によって変化する（乱される）ので、第１電極と第２電極とが導通している状態（これらの間に放電電流が流れている状態）と、導通していない状態（これらの間に放電電流が流れていない状態）とを切り替えることができ、また、第１電極と第２電極との間に流れる放電電流の大きさを変化させることができる。すなわち、第３電極の電位に応じて（より厳密には、第１電極、第２電極および第３電極間の相対的な電位の高低関係に応じて）、放電電流の大きさを制御することができる。すなわち、放電の際、第１電極および第２電極は、その一方をアノード電極（陽極）、他方をカソード電極（陰極）とする放電発生電極として機能し、第３電極は、放電制御電極として機能する。

このように、第１電極と第２電極との間に流れる放電電流の大きさを第３電極によって制御し得るので、第１電極および第２電極の一方に一定の高電圧を印加し、第３電極に駆動回路からの信号を入力すると、第１電極および第２電極の他方の電極から、第３電極に入力された信号よりも増幅された信号を出力することが可能になる。つまり、電気信号の増幅という観点からは、第１電極および第２電極の一方が高電圧印加電極、他方が出力電極、第３電極が入力電極として機能する。従来の増幅用トランジスタになぞらえると、第１電極および第２電極の一方がコレクタ、他方がエミッタ、第３電極がベースとしての役割を果たす。

本発明による表示装置は、増幅素子を有しているので、画素の駆動に高電圧の信号が必要であっても、駆動回路としては耐圧の低い素子（例えばドライバＩＣ）を用いることができる。また、本発明による表示装置が有する増幅素子は、プラズマ放電を利用して動作する素子であり、ＴＦＴのような複雑な積層構造を有している必要はないので、表示装置の製造工程において新たなプロセスをほとんど追加することなく基板上に作り込むことができる。そのため、本発明による表示装置は低コストで製造することができる。

本発明は、ＰＤＰ（プラズマディスプレイパネル）やＰＡＬＣ（プラズマアドレス液晶表示装置）などの放電セルを備えた表示装置に好適に用いることができ、本発明によると、低コストで製造でき、且つ、大型化が容易な表示装置が得られる。なお、ＰＡＬＣの構造は、例えば、伊藤福三郎、外２名，「プラズマアドレス液晶（ＰＡＬＣ）ディスプレイ」，シャープ技報，１９９９年８月，第７４号，ｐ．３５−４０ に開示されており、プラズマアドレスの原理は、例えば特開平１−２１７３９６号公報に開示されている。

また、本発明は、上述の増幅素子と同様にプラズマ放電を利用して動作する能動素子を画素ごとに備えた表示装置にも好適に用いることができる。

プラズマ放電を利用して動作する能動素子は、具体的には、互いの間で放電を発生させる第４電極および第５電極と、これらの間に流れる放電電流の大きさを制御する第６電極とを有する。第４電極、第５電極および第６電極が、増幅素子の第１電極、第２電極および第３電極と同様にそれぞれ機能することによって、この能動素子は動作する。

この能動素子は、例えば、第４電極および第５電極の一方を受動素子に電気的に接続されることによって、受動素子への電荷や電流の供給を制御するスイッチング素子として機能する。ここでいう受動素子は、例えば、一対の電極とそれらの間に挟持された液晶層とから構成される液晶容量や、有機ＥＬ（エレクトロルミネッセンス）素子である。あるいは、この能動素子は、その近傍に蛍光体層を備えていることによって、プラズマ放電により蛍光体層を発光させる発光素子としても機能し得る。

従来能動素子として用いられてきたＴＦＴは、ゲート電極、ゲート絶縁膜、半導体層、ソース電極およびドレイン電極などの薄膜が多数積層されて構成されている。これに対して、この能動素子は、上述したように簡単で簡素な構成を有しているので、簡便な製造プロセスで製造することができる。

また、ＴＦＴが半導体層を流れる電流を制御するのに対して、この能動素子は、放電空間を流れる放電電流を制御するので、ＴＦＴのようにオフ電流が発生することがない。

さらに、第４電極、第５電極および第６電極を互いに重ならないように配置することが容易であり、これらが重なった部分に形成される容量に起因する電気信号の遅延やなまりの発生を防止することができる。

上記能動素子は上述したような利点を有しているため、上記能動素子を備えた表示装置は大型化に特に適している。なお、上記の能動素子と増幅素子とはほぼ同じ構成とすることができるので、同じ製造プロセスで製造し得る。

ここで、上記の増幅素子および能動素子において制御される放電現象（プラズマ現象）を説明する。「放電」とは、電極間に電圧を印加することによってガスが充満している空間に生ずる絶縁破壊現象であり、放電発生後はこの空間には正イオンと電子とがほぼ等量存在するプラズマ状態が現れる。そして、「放電電流」とは、そのようなプラズマ状態（放電状態）において、正電荷をもつ正イオンおよび負電荷をもつ電子がキャリアとしての役割を果たす電流のことである。

以下、放電現象（プラズマ現象）をより詳しく説明する。

ガスが充満している空間の電界値（通常、電界値／ガス圧力という値が用いられる）が大きくなり、空間に存在する電子が加速されてガス原子（分子）に衝突することによって正イオンと電子とが生じる現象と、空間に存在する正イオンが負電位側の電極（カソード電極）表面に衝突して２次電子が発生する現象とが組合わされることによって、正イオンと電子とが生成され、それぞれの粒子は空間に存在する電界によって互いに逆方向に移動する。粒子の移動（電流のキャリアの移動）の形態としては、このような電界によるドリフト現象の他、粒子の不均一分布に起因する拡散現象も存在する。

上述したような放電電流の流れ方は、同じように空間に電流を流す真空管や電界放出ディスプレイ（ＦＥＤ）とは異なる機構である。真空管では、熱せられたフィラメントから放出された電子が電流のキャリアとなる。また、ＦＥＤでは、鋭利なカソード電極から電界放出を利用して引き出された電子が電流のキャリアとなる。

真空管やＦＥＤと比較して、放電（プラズマ）が異なる点は他にもあり、その例として、電流が流れる空間に存在する電気力線や等電位面の分布の様子が挙げられる。真空管やＦＥＤでは、電子流の引き出し用電極近傍を除いてはカソード電極とアノード電極（正電位側の電極）との間を電気力線はほぼ直線状に存在する必要があり、そのような電気力線に沿って電子が移動する。従って、カソード電極およびアノード電極は基本的には互いに対向するように設けられている必要がある。また、等電位面は、カソード電極とアノード電極との間の空間にほぼ等間隔で存在している。

これに対して、放電（プラズマ）の場合は、電気力線はカソード電極とアノード電極との間を結ぶものの、その形状が直線状である必要はなく、例えばアーチ状（後述する図１などを参照）であってもよい。また、等電位面はカソード近傍に偏って多く、すなわち、等電位面の間隔がカソード近傍で短く、その部分で電位勾配が急で電界が強いという放電特有の分布となる。

放電（プラズマ）の場合には、上述したような独特の電位構造が形成されるので、逆に言うと、そのような電位構造が維持できなければ放電は発生しない。このような放電現象の特性を利用すると、外部からの外乱電位の印加によって放電を制御することが可能になる。なお、真空管やＦＥＤでは、電極間の電位構造が多少変化しても電流は依然として流れる。

また、放電（プラズマ）状態では、正電荷をもつ正イオンと負電荷をもつ電子とが等量存在するので、巨視的に見た場合には電気的に中性の状態となっている。つまり、電気的に安定な状態が実現されている。これに対して、真空管やＦＥＤでは、電子のみが存在するので、適切に電子の流れを制御しないと電子同士の負電荷が反発し合って電子流が膨張してしまう。つまり、真空管やＦＥＤでは、電子が流れている状態は、電気的に不安定な状態であり、電流を十分に得るためには、高電圧で電子を加速する必要が生じてしまう。

以下、図面を参照しながら本発明による実施形態を説明する。なお、本発明は以下の実施形態に限定されるものではない。

（実施形態１）
図１に、本実施形態における表示装置１００を模式的に示す。表示装置１００は、マトリクス状に配列された複数の画素Ｐを有する基板３０と、これらの画素Ｐを駆動するための信号を出力する駆動回路（例えばドライバＩＣ）５０と、基板３０上に設けられた複数の増幅素子１０とを有している。

画素Ｐを含む表示領域の構造としては、例えば、公知の表示装置と同様の構造を採用できる。具体的には、ＰＤＰ（プラズマディスプレイパネル）や、液晶表示装置、あるいは有機ＥＬ表示装置と同様の構造を採用できる。

複数の増幅素子１０は、表示領域と駆動回路５０との間に設けられており、駆動回路５０から出力される信号を増幅して複数の画素Ｐに供給する。以下、図１と、図２（ａ）および（ｂ）とを参照しながら、増幅素子１０の構造をより詳細に説明する。

各増幅素子１０は、互いの間で放電を発生させる第１電極１および第２電極２と、第１電極１と第２電極２との間に流れる放電電流の大きさを制御する第３電極３とを有している。なお、図１中の第１電極１から第２電極２に向かう矢印は、放電が発生している様子を模式的に示している。

第１電極１と第２電極２とは、これらの間で放電電流が流れるように所定の間隔をおいて設けられており、第３電極３は、第１電極１と第２電極との間に設けられている。第１電極１は、一定の高電圧を供給する定電圧配線３３に接続されており、第２電極２は、画素Ｐに向かって延びる配線３４に接続されている。また、第３電極３は、駆動回路５０に接続されている。図１に例示する構成では、基板３０が絶縁性基板（例えばガラス基板）３１とその上に形成された絶縁層３２とを有しており、絶縁層３２上に第１電極１、第２電極２、第３電極３、配線３４が形成され、絶縁性基板３１と絶縁層３２との間に定電圧配線３３が形成されている。典型的には、第１電極１と第２電極２との間には放電ガスが存在している。放電ガスは、例えば基板３０上に形成されたガス封入構造の内部に封入される。

次に、増幅素子１０の特性と動作原理を説明する。図３（ａ）および（ｂ）に、第１電極１に印加する放電発生電圧Ｖｇｅｎおよび第３電極３に印加する放電制御電圧Ｖｃｏｎと、第２電極２から流れ出す電流Ｉとの関係を例示する。

図３（ａ）に示すように、第１電極１に印加する放電発生電圧Ｖｇｅｎを一定（例えばＶｇｅｎ＝−２５０ＶまたはＶｇｅｎ＝−３００Ｖ）とし、第３電極３に印加する放電制御電圧Ｖｃｏｎを変化させると、第２電極２から流れ出す電流Ｉの大きさがゼロから所定の大きさまで変化する。

また、図３（ｂ）に示すように、第３電極３に印加する放電制御電圧Ｖｃｏｎを一定（例えばＶｃｏｎ＝０ＶまたはＶｃｏｎ＝−２０Ｖ）とし、第１電極１に印加する放電発生電圧Ｖｇｅｎを変化させると、第２電極２から流れ出す電流Ｉの大きさがゼロから所定の大きさまで変化する。

このように、増幅素子１０は、第２電極２から流れ出す電流Ｉの大きさを制御することができる。これは、第１電極１、第２電極２および第３電極３のそれぞれの電位の相対的な高低関係によって、第１電極１と第２電極２との間に流れる放電電流の大きさが変化するためである。以下、図４（ａ）〜（ｃ）を参照しながらさらに詳しく説明する。図４（ａ）〜（ｃ）は、増幅素子１０において、電極間の電位差に応じて発生する電気力線（電界）Ｅを模式的に示す図である。

まず、第３電極３の電位Ｖ３が、第１電極１の電位Ｖ１と第２電極２の電位Ｖ２との間にあって、第２電極２の電位Ｖ２よりも十分に低いとき（Ｖ２＞Ｖ３＞Ｖ１であるとき）には、図４（ａ）に示すように、電気力線Ｅは、第１電極１と第２電極２との間に主に存在する。従って、このような電位になるようにそれぞれの電極に電圧を印加したときには、第１電極１と第２電極２との間で放電が発生し、これらの間に放電電流が流れる。

また、第３電極３の電位Ｖ３が、第１電極１の電位Ｖ１と第２電極２の電位Ｖ２との間になく、第２電極２の電位Ｖ２よりも十分に高いとき（Ｖ３＞Ｖ２＞Ｖ１であるとき）には、図４（ｂ）に示すように、電気力線Ｅは、第１電極１と第３電極３との間に主に存在し、第１電極１と第２電極２との間には存在しない。従って、このような電位になるようにそれぞれの電極に電圧を印加したときには、第１電極１と第２電極２との間で放電が発生せず、これらの間には放電電流が流れない。

そして、第３電極３の電位Ｖ３が、第２電極２の電位Ｖ２の近傍であるときには、図４（ｃ）に示すように、電気力線Ｅは、第１電極１と第２電極２との間に存在するものの、図４（ａ）に示した場合よりもその数は少なく、第３電極３の電位Ｖ３に応じて増減する。従って、第１電極１と第２電極２との間では放電は発生するが、強い放電ではなく、放電電流の大きさは、第３電極３の電位Ｖ３に応じて変化する。

上述したように、第１電極１に印加される放電発生電圧Ｖｇｅｎおよび第３電極３に印加される放電制御電圧Ｖｃｏｎの一方の大きさを一定とし、他方の大きさを変化させることによって、第１電極１と第２電極２との間に流れる放電電流の大きさを変化させることができ、そのことによって、第２電極２から流れ出す電流Ｉの大きさを制御することができる。従って、第１電極１に一定の高電圧を印加し、第３電極３に駆動回路（外部）から出力される信号（電気信号）を入力することによって、第２電極２から増幅された信号を出力することができる。

ここで、第１電極１、第２電極２および第３電極３の好ましい配置例を説明する。

図５に示すように、第３電極３を、第１電極１および第２電極２間に所定の電位差を与えたときに電気力線Ｅが存在する位置に設けることによって、第１電極１と第２電極２との間で発生する放電を制御することができる。

さらに、図１に示したように、第３電極３が、第１電極１と第２電極２との間に設けられていると、第１電極１および第２電極２間の放電経路上に第３電極３が存在するので、放電の制御（放電電流の大きさの制御）が容易となり、放電電流の大きさを制御するために第３電極３に印加する放電制御電圧Ｖｃｏｎを低電圧化することができる。

また、図１に示したように、第１電極１と第２電極２と第３電極３とが同一平面上に設けられている構成を採用すると、これらの電極を同一のマスクや同一のスクリーン板を用いて同一のプロセスで同時に形成することができるので、増幅素子１０の製造を簡略化することができる。

勿論、第１電極１、第２電極２および第３電極３は、同一の平面上に設けられていなくてもよいし、それぞれが別々の支持体上に設けられていてもよい。第１電極１と第２電極２とが、これらの間で放電が発生するように設けられており、第３電極３がこの放電を制御できる位置に設けられてさえいれば、増幅素子として機能する。

また、本実施形態では、アノード電極（陽極）として機能する第１電極１とカソード電極（陰極）として機能する第２電極２との間に放電ガスが存在している。この放電ガスの圧力は、第１電極１と第２電極２との間における放電開始電圧よりも、第２電極２と第３電極３との間における放電開始電圧が高くなるように設定されていることが好ましい。放電開始電圧とは、所定の条件下において放電が発生する電圧の最小値である。この理由を図６を参照しながら説明する。図６は、放電開始電圧の圧力依存性を示す図であり、図中の実線１０３は第１電極１と第２電極２との間における放電開始電圧を示し、実線１０４は第２電極２と第３電極との間における放電開始電圧を示している。

放電ガスの圧力が、例えば、図６に示す破線で囲まれた領域１０２に対応するように設定されていると、第１電極１と第２電極２との間では放電が発生するが、第２電極１と第３電極３との間では放電が発生しない。従って、第２電極１と第３電極３との間に放電電流が流れることがなく、第１電極１と第２電極２との間での放電を制御するために消費する電力をほとんどゼロとすることができる。そのため、放電ガスの圧力が上述のように設定された増幅素子１０は、低消費電力性に優れている。勿論、図６中に例示した領域１０２に限定されず、第１電極１と第２電極２との間における放電開始電圧よりも、第２電極２と第３電極３との間における放電開始電圧が高くなるように、放電ガスの圧力を設定することによって、低消費電力性に優れた増幅素子が得られる。

上記の説明では、増幅素子１０の動作原理を、第１電極１、第２電極２および第３電極３のそれぞれの電位の相対的な高低関係と、これらの間に発生する電気力線とを用いて説明した。ここで、図７（ａ）〜（ｆ）を参照しながら、増幅素子１０の動作原理を別の観点から説明する。なお、以下では、第１電極１および第２電極２には、第２電極２の電位Ｖ２が第１電極１の電位Ｖ１よりも十分に高くなる（Ｖ２＞＞Ｖ１）ように電圧が印加されているものとして説明する。また、図中には放電経路１０１を模式的に示している。

第３電極３が存在しない場合には、放電が発生すると、図７（ａ）に示すように、負電位側の電極（第１電極１）近傍で等電位面ＥＱが集中した（等電位面の間隔が狭い）強い電界が発生する一方、その他の部分では弱い電界が発生し、放電空間には安定な電位構造が形成される。

一方、第３電極３が存在する場合には、第３電極３に与えられる電位に応じて、放電空間の電位構造（放電空間の等電位面ＥＱの分布）は図７（ｂ）〜（ｆ）に示すように変化する。

まず、第３電極３の電位Ｖ３が第２電極２の電位Ｖ２よりも高い（Ｖ３＞Ｖ２＞＞Ｖ１）と、図７（ｂ）に示したように、放電空間の電位構造が第３電極３の電位Ｖ３によって著しく乱されるので、放電経路に沿って放電維持に好ましい電位構造が存在せず、そのため、放電電流は流れない。

第３電極３の電位Ｖ３が第２電極２の電位Ｖ２とほぼ同じである（Ｖ３＝Ｖ２＞＞Ｖ１）と、図７（ｃ）に示したように、放電空間の電位構造は第３電極３の電位Ｖ３によって若干乱され、等電位面ＥＱが主に第１電極１と第３電極３との間に存在するような電位構造が形成される。そのため、放電電流は流れるものの、その大きさは図７（ａ）に示した場合に比べて小さい。

第３電極３の電位Ｖ３が第１電極１の電位Ｖ１と第２電極２の電位Ｖ２との間にあり、第２電極２の電位Ｖ２よりも少し低い（Ｖ２＞Ｖ３＞＞Ｖ１）と、図７（ｄ）に示したように、放電空間の電位構造は、図７（ａ）に示した場合（第３電極３が存在しない場合）に近い安定な電位構造であり、放電経路１０１が太く確保されるので、放電電流がもっとも大きく流れる。

第３電極３の電位が第１電極１の電位Ｖ１と第２電極２の電位Ｖ２との間にあり、第２電極２の電位Ｖ２よりも十分低い（Ｖ２＞＞Ｖ３＞＞Ｖ１）と、図７（ｅ）に示したように、放電空間の電位構造は第３電極３の電位Ｖ３によって若干乱されるので、放電経路１０１が第３電極３から離れて細くなり放電電流が減少する。第３電極３の電位Ｖ３をさらに低くすると、図７（ｆ）に示したように、放電空間の電位構造は第３電極３の電位Ｖ３によって著しく乱されるので、放電経路に沿って放電維持に好ましい電位構造が存在せず、ぞのため、放電電流が流れない。

上述したように、増幅素子１０の第３電極３は、第１電極１と第２電極２との間に発生する放電の電位構造を乱す機能、すなわち、第１電極１と第２電極２との間に発生する放電に起因した等電位面ＥＱの分布を変化させる機能を有しており、そのことによって、第１電極１と第２電極２との間での放電を制御することが可能になる。

増幅素子１０の素子特性を図８に示す。図８は、図３（ａ）において横軸に示した放電制御電圧Ｖｃｏｍをより大きな値まで示したものに相当する。また、図８においては、図７（ｂ）〜（ｆ）の状態に相当する点を参照符号（ｂ）〜（ｆ）を用いて示している。

図８に示したように、増幅素子１０は、図７（ｂ）および（ｆ）に示した状態をオフ状態、図７（ｃ）、（ｄ）および（ｅ）に示した状態をオン状態として機能する。

第３電極３の大きさや配置は、必要とされる素子特性に応じて選択される。第１電極１と第２電極２との間に発生する放電の電位構造を乱すために必要な第３電極３への印加電圧の大きさ（あるいは第３電極３の電位Ｖ３）は、第３電極３の大きさ（サイズ）や配置に応じて変化するので、第３電極３の大きさ（サイズ）や配置を適宜選択することによって、必要とされる第３電極３への印加電圧の大きさを変えることができる。

例えば、第３電極３の大きさを大きくすることによって、放電の電位構造を乱すために必要な第３電極３への印加電圧の大きさを小さくすることができるし、第３電極３を第１電極１と第２電極２と間あるいはこれらの近傍に配置することによっても、第３電極３への印加電圧の大きさを小さくすることができる。放電の電位構造を乱すために必要な第３電極３への印加電圧の大きさが小さくてよいということは、駆動回路５０から出力される信号を低電圧化できることを意味し、駆動回路５０としてより耐圧の小さなドライバＩＣを用いることができることを意味する。第３電極３への印加電圧の大きさを小さくするには、上述したように、第３電極３の大きさを大きく（例えば第３電極３の面積を大きく）したり、第３電極３を第１電極１と第２電極２との間あるいはこれらの近傍に精度よく配置したりすればよい。

なお、図１では、駆動回路５０から出力された信号が、画素Ｐに供給される前に増幅素子１０で１回増幅される構成を例示したが、本発明はこれに限定されない。図９に示す表示装置１００’のように、駆動回路５０から出力された信号を複数回増幅する構成としてもよい。

図９に示す表示装置１００’は、駆動回路５０から出力される信号を直接増幅する第１の増幅素子１０ａと、第１の増幅素子１０ａで増幅された信号をさらに増幅する第２の増幅素子１０ｂとを備えている。

第１の増幅素子１０ａの第２電極２（ここではカソード電極として機能する）と、第２の増幅素子１０ｂの第３電極３とが電気的に接続されており、第１の増幅素子１０ａの第２電極２から出力された信号が第２の増幅素子１０ｂの第３電極３に入力される。従って、第１の増幅素子１０ａで増幅された信号を、第２の増幅素子１０ｂでさらに増幅することが可能になる。もちろん、図９に示すように信号を２段階で増幅する構成に限定されず、さらに多段階で（３回以上）信号を増幅するような構成としてもよい。

次に、表示装置１００の製造方法を説明する。なお、表示装置１００の表示領域に公知の構造を採用する場合、表示領域については公知の表示装置とほぼ同様の製造方法を用いて製造できるので、以下では、増幅素子１０の製造方法を中心に説明する。

増幅素子１０の第１電極１、第２電極２および第３電極３は、スクリーン印刷法やサンドブラスト法、あるいは感光性ペースト法などの厚膜（厚さ１μｍ以上の膜）形成プロセスを用いて形成することもできるし、スパッタ法や電子ビーム蒸着法を用いて厚さ１μｍ以下の薄膜を形成した後にドライエッチングやウエットエッチングによって所定の電極パターン（形状）を形成する薄膜形成プロセスを用いて形成することもできる。スクリーン印刷法を用いると、簡便に電極の形成を実行することができる。

第１電極１、第２電極２および第３電極３の材料としては、ＩＴＯ、銀、アルミニウム、ニッケルなど、導電性があり適当な２次電子放出係数をもつ材料を用いることができる。また、第１電極１、第２電極２および第３電極３のそれぞれは、積層電極（例えばＣｒ層／Ｃｕ層／Ｃｒ層）であってもよい。

増幅素子１０の各電極の大きさ（面積）は、画素で必要とされる電流量などに応じて適宜決定される。また、電極間の距離（電極間隔）は、放電ガスの種類や所望する増幅率などに応じて適宜決定される。各電極の大きさおよび電極間の距離の一例を以下に示す。
第１電極１：縦約５０μｍ×横約５０μｍ、厚さ約１５μｍ
第２電極２：縦約８０μｍ×横約５０μｍ、厚さ約１５μｍ
第３電極３：縦約１００μｍ×横約５０μｍ、厚さ約１５μｍ
電極間の距離（電極間隔）：約４０μｍ

第１電極１、第２電極２および第３電極３の材料として、表示領域内に形成される電極や配線と同じ材料を用い、第１電極１、第２電極２および第３電極３を表示領域内の電極や配線と同時に（同じプロセスで）形成すると、製造工程を簡略化して製造コストを低減することができる。

また、電極の表面に、六ホウ化ランタンや六ホウ化ガドリニウムあるいは酸化マグネシウムなどの、２次電子放出係数が高く、高い耐スパッタ性を有する材料からなる被覆膜を形成してもよい。このような被覆膜は、例えば、電着法やスパッタ法あるいは電子ビーム蒸着法などを用いて形成することができる。

放電ガスを封入するためのガス封入構造は、例えば以下のようにして形成される。まず、増幅素子１０を取り囲むように、ガラスを主成分とするフリット材を塗布する。続いて、ガス封入構造の高さを規定するスペーサ（例えば高さ約３００μｍ）と、ガラス板とを所定の位置に配置し、焼成することによって、電極が形成された基板とガラス板とがフリット材によって接着されたガス封入構造が形成される。その後、ガス封入構造の内部を真空引きし、放電ガスを所定の圧力（例えば約３００Ｔｏｒｒ（４０ｋＰａ））で封入・封止する。なお、ＰＤＰなどのように、もともとガス封入構造を備える表示装置においては、そのガス封入構造を増幅素子１０をも取り囲むように形成すればよい。

放電ガスとしては、電極が腐食されたり、電極に付着したりすることがないガスを広く用いることができる。放電ガスとして、ヘリウム、アルゴン、ネオン、キセノンなどの希ガスや、これらの混合物を用いると、比較的低い電圧で放電を発生させることができる。また、放電ガスとして大気（窒素および酸素）を大気圧で用いてもよい。大気を大気圧で利用する場合には、ガス封入構造を形成する工程および放電ガスを封入する工程を省略することができ、製造コストを下げることができる。

このようにして製造される増幅素子による信号増幅の具体的な効果を説明する。例えば、ガス封入構造内にネオンとキセノンの混合ガス（キセノン５％）を約１００Ｔｏｒｒ（約１３．３ｋＰａ）で封入した構成において、第１電極１に定電圧配線３３から約ー３００Ｖの電圧を印加し、第３電極３に駆動回路５０からバイアス電圧を含む振幅約―１０Ｖ、パルス幅４０μｓのパルス信号を入力すると、第２電極２から振幅約―５０Ｖ、パルス幅４０μｓのパルス信号を出力することができる。このようにして、振幅が約５倍に増幅された信号を出力することが可能になる。また、図９に示す構成を採用し、第１の増幅素子１０ａで振幅が約―５０Ｖに増幅された信号を、第２の増幅素子１０ｂの第３電極３に入力すれば、振幅を約―２５０Ｖにまで増幅することが可能になる。

（実施形態２）
図１０に、本実施形態における表示装置２００を模式的に示す。表示装置２００は、図１０に示すように、複数の画素のそれぞれに、プラズマ放電を利用して動作する能動素子２０を有している。この能動素子２０は、互いの間で放電を発生させる第４電極４および第５電極５と、これらの間に流れる放電電流の大きさを制御する第６電極６とを有しており、増幅素子１０と同じ原理により、第４電極４と第５電極５との間に流れる放電電流の大きさを制御することができる。表示装置２００は、さらに、表示領域Ｄ外に設けられたゲートドライバ５０Ｇおよびデータドライバ５０Ｄを駆動回路として備えており、増幅素子１０は、ゲートドライバ５０Ｇからの走査信号を増幅する。

図１１、図１２（ａ）および（ｂ）を参照しながら、能動素子２０が設けられた各画素の構造をより具体的に説明する。図１１は、表示装置２００を模式的に示す上面図であり、図１２（ａ）および（ｂ）は、それぞれ表示装置２００の１画素を模式的に示す斜視図および断面図である。

表示装置２００は、行および列を有するマトリクス状に配列された複数の画素を有し、各画素ごとに、能動素子２０を有している。能動素子２０が有する第４電極４、第５電極５および第６電極６は、基板３０上に形成されており、基板３０と基板３０に対向する対向基板４０との間に放電ガスが封入されている。

また、表示装置２００は、各画素に有機ＥＬ素子６０を有しており、能動素子２０は、有機ＥＬ素子６０と増幅素子１０との間に配置され、有機ＥＬ素子６０をスイッチングするスイッチング素子として機能する。

能動素子２０が有する第４電極４は、走査配線３４を介して増幅素子１０に接続されており、増幅素子１０から増幅された走査信号を供給される。能動素子２０の第５電極５は、有機ＥＬ素子６０に接続されている。能動素子２０の第６電極６は、信号配線３５を介してデータドライバ５０Ｄに接続されており、データドライバ５０Ｄからデータ信号を供給される。

有機ＥＬ素子６０は、第５電極５に電気的に接続された画素電極６１と、画素電極６１に対向する対向電極６２と、画素電極６１と対向電極６２との間に設けられた表示媒体層としての有機ＥＬ（エレクトロルミネッセンス）材料層６３とを有し、電流を供給されることによって発光する。なお、対向電極６２は、表示領域外において接地された接地配線３６に接続されている。

図１３（ａ）、（ｂ）および（ｃ）を参照しながら、表示装置１００の駆動方法を説明する。図１３（ａ）は、マトリクス状に配列された複数の画素Ｐを模式的に示しており、この図では、ｎ行目ｍ列目の画素を（ｎ，ｍ）と表記している。

まず、ゲートドライバ５０Ｇから各増幅素子１０に走査信号Ｖｇｎ（Ｖｇ１、Ｖｇ２、Ｖｇ３、・・・）が供給され、増幅素子１０によって増幅された走査信号が能動素子２０の第４電極４に供給される。ゲートドライバ５０Ｇは、図１３（ｂ）に実線で示すように、振幅（電圧の大きさ）が一定でパルス幅が一定のパルス信号を発生させ、増幅素子１０は、図１３（ｂ）に破線で示すように、このパルス信号の振幅を増幅させる。

これと同期して、データドライバ５０Ｄから、信号配線３５に所定のタイミングでデータ信号Ｖｄｎｍ（Ｖｄｎ１、Ｖｄｎ２、Ｖｄｎ３、・・・）が供給され、能動素子２０の第６電極６に信号配線３５を介してデータ信号Ｖｄｎｍが供給される。データドライバ５０Ｄは、図１２（ｃ）に示すように、パルス幅が一定で、個々のデータに対応した振幅（電圧の大きさ；Ｖｄ１１、Ｖｄ２１、Ｖｄ３１・・・）のパルス信号を発生させる。勿論、データドライバ５０Ｄは、振幅が一定で、パルス幅が個々のデータに対応して変化するようなパルス信号を発生させてもよい。

各画素は、第６電極６に印加された放電制御電圧としてのデータ信号Ｖｄｎｍに応じて、所定の表示状態となる。第６電極６に印加された放電制御電圧が、第４電極４および第５電極５間で放電が発生しないような電圧、すなわちオフ電圧である場合には、有機ＥＬ素子６０に電流が供給されず、有機ＥＬ素子６０は発光状態とならない。また、第６電極６に印加された放電制御電圧が、第４電極４および第５電極５間で放電が発生するような電圧、すなわちオン電圧である場合には、有機ＥＬ素子６０に電流が供給され、有機ＥＬ素子６０が発光状態となる。このとき、有機ＥＬ素子６０に供給される電流の大きさは、放電制御電圧に応じて変化するので、有機ＥＬ素子６０の発光輝度を変化させることができ、多階調表示が実現される。このようにして、表示装置２００におけるアクティブマトリクス駆動が実現される。

表示装置２００は、有機ＥＬ素子６０をスイッチングするためのスイッチング素子として、従来一般的に用いられてきたＴＦＴではなく、プラズマ放電を利用して動作する能動素子２０を備えている。ＴＦＴを製造するには、半導体膜や導電膜などの多くの膜を積層する必要があるのに対し、能動素子２０は、上述したように簡素な構成を有しているので、表示装置２００は、より簡略化された製造工程で製造することができる。また、能動素子２０は、放電を制御することによってスイッチングを行うので、ＴＦＴのようにオフ電流が発生することがない。さらに、能動素子２０の第４電極、第５電極および第６電極が絶縁膜を介して互いに重畳しない構成とすることができるので、重畳した部分に形成される容量に起因する電気信号の遅延やなまりの発生を防止することができる。能動素子２０は上記の利点を有しているため、能動素子２０をスイッチング素子として備えた表示装置２００は、大型化に特に適している。

能動素子２０は、プラズマ放電を利用して動作するため、放電を発生させるための比較的高い電圧を第４電極４と第５電極との間に印加する必要があるが、表示装置２００は、増幅素子１０を備えており、増幅素子１０によってゲートドライバ５０Ｇからの信号が増幅されるので、ゲートドライバ５０Ｇとしては耐圧の低いものを用いることができる。また、能動素子２０は、増幅素子１０と同様にして形成することができ、能動素子２０と増幅素子１０とは同じプロセスで同時に形成し得るので、増幅素子１０を設けるために別途に新たなプロセスを追加する必要はない。したがって、表示装置２００は、低コストで製造することができる。

なお、図１０では、増幅素子１０によって増幅された信号が能動素子２０の第４電極４に放電発生電圧として供給される構成を示したが、増幅素子によってデータドライバ５０Ｄから出力されるデータ信号を増幅し、増幅された信号が能動素子２０の第６電極６に放電制御電圧として供給される構成としてもよい。ただし、放電制御電圧よりも放電発生電圧の方が高い電圧を要求されるので、駆動回路の耐圧を低くして製造コストの低減を図る観点からは、能動素子２０の放電発生電極に増幅された信号が入力されることが好ましい。

なお、本実施形態では、能動素子２０によってスイッチングされる被スイッチング部として、有機ＥＬ素子６０を備えている場合を例示したが、これに限定されず、被スイッチング部としては、自発光型素子や光変調型素子などを好適に用いることできる。また、有機ＥＬ素子６０のような抵抗性の素子であってもよいし、一対の電極に挟持された液晶層のような容量性の素子であってもよい。

図１４（ａ）および（ｂ）を参照しながら、被スイッチング部として、画素電極７１および対向電極７２とこれらに挟持された液晶層７３とからなる液晶容量７０を備えた表示装置２００’について説明する。図１４（ａ）および（ｂ）は、それぞれ表示装置２００’の１画素に対応する領域を模式的に示す斜視図および断面図である。表示装置２００’は、被スイッチング部として液晶容量７０を備えている点以外は、表示装置２００と同じ構成を有している。以下の説明においては、表示装置２００と異なる点を中心に説明する。また、図１４（ａ）および（ｂ）においては、表示装置２００と実質的に同じ機能を有する構成要素を同じ参照符号を用いて示している。

表示装置２００’は、被スイッチング部として液晶容量７０を有しており、この液晶容量７０は、能動素子２０を用いて駆動される。表示装置２００’が備える被スイッチング部は、光変調型素子であるので、表示装置２００’においては、バックライトからの光を用いて表示を行うか、あるいは周囲光（外光）を反射板（あるいは反射電極）により反射させて表示を行う。

液晶容量７０が有する液晶層７３は、基板３０上に設けられた液晶封止壁３７と、基板３０と、対向基板４０とによって囲まれた領域に封入されている。基板３０と対向基板４０との間隔は例えば約５μｍ程度である。

基板３０の液晶層７３側に画素電極７１が設けられており、対向基板４０の液晶層７３側にＩＴＯからなる対向電極７２が設けられている。また、基板３０および対向基板４０上には、液晶層７３に接するように設けられ、ラビング処理が施された配向層が形成されている。さらに、対向基板４０は、液晶層７３側とは反対側に偏光制御層およびカラーフィルタ層（いずれも不図示）を有する。

液晶層７３に液晶封止壁３７を隔てて設けられた空間３８に放電ガスが封入されており、この空間３８の高さが所定の高さ（例えば約１００μｍ）となるように、対向基板４０はダイシング加工されている。

上述の構成を有する表示装置２００’においても、表示装置２００と同様にアクティブマトリクス駆動が実現され、表示装置２００と同様の利点が得られる。

なお、増幅素子１０および能動素子２０の電極の配置は、上記説明において例示したものに限定されない。ここで、図１５、図１６および図１７を参照しながら、増幅素子１０および能動素子２０の他の態様を説明する。

図１５（ａ）および（ｂ）に示す増幅素子１０Ａでは、第１電極１と第２電極２とは、互いに対向するように、つまり、それぞれの主面が互いに向き合うように配置されており、第３電極３は、これらの間に位置するように設けられている。このような電極配置を採用すると、素子をよりコンパクトに構成できる。

増幅素子１０Ａは、例えば、以下のようにして製造することができる。まず、第１電極１と第２電極２とをそれぞれ別々の基板上にスクリーン印刷法などを用いて形成する。次に、いずれかの基板上に、第３電極３を含んでスペーサとしても機能する誘電体壁（図１５（ａ）および（ｂ）中に破線で示している）をサンドブラスト法などを用いて形成する。その後、それぞれの基板をフリット材を用いて貼り合わせることによって、図１５（ａ）および（ｂ）に示した増幅素子１０Ａが得られる。

また、図１５（ａ）および（ｂ）に示した電極配置を能動素子に採用すると、すなわち、能動素子の第４電極と第５電極とを互いに対向するように設け、これらの間に第６電極を配置すると、画素内での能動素子の占有面積を小さくすることができるので、開口率の向上などの利点が得られる。

図１６（ａ）および（ｂ）に示す増幅素子１０Ｂでは、第３電極３が第１電極１および第２電極２とは異なる平面上に位置するように設けられている。

増幅素子の各電極が同一平面上に設けられていると、各電極間の絶縁性を確保し、放電特性を素子間で一定とするために電極間隔を精度よく制御する必要がある。これに対して、増幅素子１０Ｂでは、第３電極３が第１電極１および第２電極２とは異なる平面上に設けられている（第３電極３が第１電極１および第２電極２とは同一平面上には位置しないように設けられている）ので、各電極間の絶縁性を確保しやすく、各電極間の間隔を精度良く制御する必要がなくなる。そのため、例えば、各電極間の間隔をより狭くすることもでき、素子をよりコンパクトに構成できる。

増幅素子１０Ｂは、例えば、以下のようにして製造することができる。まず、第１電極１と第２電極２とを同じ基板上にスクリーン印刷法などを用いて形成する。次に、第１電極１と第２電極２とが形成された基板上に、ストライプ状の誘電体層（図１５（ａ）および（ｂ）中に破線で示している）をサンドブラスト法などを用いて形成する。その後、誘電体層上に第３電極３をスクリーン印刷法などを用いて形成することによって、図１６（ａ）および（ｂ）に示した増幅素子１０Ｂが得られる。

また、図１６（ａ）および（ｂ）に示した電極配置を能動素子に採用すると、すなわち、能動素子の第６電極を第４電極および第５電極とは異なる平面上に設けると、画素内での能動素子の占有面積を小さくすることができるので、開口率の向上などの利点が得られる。

図１７（ａ）および（ｂ）に示す増幅素子１０Ｃでは、第３電極３が第１電極１と第２電極２との間に位置しないように設けられている。第３電極３は、具体的には、第２電極２に対して第１電極１とは反対側に位置している。つまり、第１電極１、第２電極２および第３電極３がこの順に並んで配置されており、第１電極１と第３電極３との間に第２電極２が位置している。

上記のように電極を配置した場合の電位構造の変化（等電位面の分布の変化）を図１８（ａ）〜（ｄ）に示す。

第３電極３が存在しない場合には、放電が発生すると、図１８（ａ）に示すように、負電位側の電極（第１電極１）近傍で等電位面ＥＱが集中した（等電位面ＥＱの間隔が狭い）強い電界が発生する一方、その他の部分では弱い電界が発生し、放電空間には安定な電位構造が形成される。

一方、第３電極３が存在する場合には、第３電極３に与えられる電位に応じて、放電空間の電位構造（放電空間の等電位面ＥＱの分布）は図１８（ｂ）〜（ｄ）に示すように変化する。

第３電極３の電位Ｖ３が第２電極２の電位Ｖ２よりも高い（Ｖ３＞Ｖ２＞＞Ｖ１）と、図１８（ｂ）に示したように、第３電極３の電位Ｖ３によって第２電極２上部の等電位面ＥＱが歪められるので、放電特有の電位構造を維持できない。そのため、第１電極１と第２電極２との間で放電が発生せず、放電電流は流れない。

第３電極３の電位Ｖ３が第２電極２の電位Ｖ２とほぼ同じである（Ｖ３＝Ｖ２＞＞Ｖ１）と、図１８（ｃ）に示したように、放電空間の電位構造は第３電極３の電位Ｖ３によってやや乱されるものの、放電電流は流れる。放電電流の大きさは図１８（ａ）に示した場合に比べて小さい。

第３電極３の電位Ｖ３が第１電極１の電位Ｖ１と第２電極２の電位Ｖ２との間にあり、第２電極２の電位Ｖ２よりも低い（Ｖ２＞Ｖ３＞＞Ｖ１）と、図１８（ｄ）に示したように、第３電極３の電位Ｖ３により第２電極２周辺の等電位面ＥＱが歪められることはない。そのため、放電空間の電位構造は、図１８（ａ）に示した場合（第３電極３が存在しない場合）に近い安定な電位構造であり、放電経路１０１が太く確保されるので、放電電流がもっとも大きく流れる。

増幅素子１０Ｃの特性を図１９（ａ）および（ｂ）に示す。図１９（ａ）および（ｂ）は、第１電極１に印加する放電発生電圧Ｖｇｅｎおよび第３電極３に印加する放電制御電圧Ｖｃｏｎの一方を一定とし、他方を変化させたときに第２電極２から流れ出る電流Ｉの変化を示すグラフである。

図１９（ａ）および（ｂ）に示したように、増幅素子１０Ｃは、図２などに示す増幅素子１０を駆動する場合よりも放電発生電圧Ｖｇｅｎを約５０Ｖ低下させて駆動したときに、増幅素子１０の素子特性（図２）とほぼ同様の特性を示す。このように、第３電極３が第１電極１と第２電極２との間に位置しない構成を採用すると、増幅素子の駆動電圧を低電圧化することができる。

上述の配置を採用することによって低電圧化が可能になるのは、第３電極３を第１電極１と第２電極２との間に位置しないように設けると、第１電極１と第２電極２との間隔をより狭くできるため、より低電圧で放電を発生させることができるからであると考えられる。放電の制御を好適に行うためには、第１電極１と第３電極３との絶縁性が確保されていることが好ましく、第１電極１と第３電極３とがある程度の間隔をおいて設けられていることが好ましいが、第３電極３が第１電極１と第２電極２との間にある場合には、第１電極１と第２電極２との間隔は、必然的に、第１電極１と第３電極３との間隔よりも長くなる。これに対して、第３電極３が第１電極１と第２電極２との間に位置しない場合には、第１電極１と第３電極３とをある程度の間隔をおいて設けて絶縁性を確保しつつ第１電極１と第２電極２との間隔を短くすることが可能となる。

また、第３電極３を第１電極１と第２電極２との間に位置しないように設けると、第３電極３を第１電極１からより離れた位置に設けることができるので、放電空間に存在する正イオンの衝撃により第１電極１から飛散する金属材料の第３電極３への付着を抑制・防止できる。そのため、長時間にわたって第３電極の絶縁性を確保できるので、長時間にわたって良好な特性を示す信頼性が高い素子が提供される。

また、図１７（ａ）および（ｂ）に示した電極配置を能動素子に採用すると、すなわち、能動素子の第６電極を第４電極４と第５電極５との間に位置しないように設けると、能動素子の駆動電圧を低くすることができ、また、能動素子の信頼性を向上することができる。

（実施形態３）
図２０を参照しながら、本実施形態における表示装置３００を説明する。図２０は、表示装置３００の１つの画素に対応した領域を模式的に示す斜視図である。

表示装置３００は、能動素子２０と、能動素子２０の近傍に配置された蛍光体層７とを備えている。実施形態２において説明した表示装置２００では、能動素子２０は有機ＥＬ素子６０や液晶容量７０への電流・電荷の供給を制御するスイッチング素子として機能するのに対して、本実施形態では、能動素子２０は、その近傍に配置された蛍光体層７と協同的に発光素子として機能する。以下、より具体的な構造を説明する。

基板３０上に能動素子２０が形成されており、誘電体材料からなる隔壁８を介して基板３０に対向するように対向基板４０が設けられている。隔壁８の高さは例えば２００μｍである。そして、対向基板４０の基板３０側（能動素子２０側）の表面に、紫外線を吸収して可視光を放射する蛍光体層７が設けられている。なお、図示していないが、能動素子２０の第４電極４は走査配線に接続されており、第５電極５は接地されており、第６電極６は信号配線に接続されている。

また、図中では省略したが、能動素子２０の外周にフリット材を環状に塗布した後に基板３０と対向基板４０とを貼り合わせることによって能動素子２０の周囲に閉空間が形成されており、この閉空間内に放電ガスが封入（例えばキセノンが５％混合されたネオンが圧力１５ｋＰａで封入）されている。放電ガスとしては、ヘリウム、アルゴン、ネオンなどの希ガスやこれらの混合ガスと、キセノンとを混合したガスを好適に用いることができる。キセノンを含むガスを放電ガスとして用いる場合には、キセノンの真空紫外領域（波長が１４０〜１８０ｎｍ）の放射を蛍光体層７の励起に用いる。勿論、キセノン以外のガスを混合してもよく、紫外線を放射する他のガス（例えば水銀ガス等）を用いてもよい。

能動素子２０の第４電極４と第５電極５との間に放電（プラズマ放電）が発生すると、放電ガスに含まれるキセノンが励起される。そして、励起されたキセノンから放射される紫外線が蛍光体層７に吸収され、蛍光体層７が発光する。つまり、蛍光体層７は、第４電極と第５電極との間に発生する放電による放射を受けて発光する。

能動素子２０を図３（ａ）および（ｂ）に示したように駆動したとき、放電電流の大きさ（放電電流量）と、蛍光体層７の発光輝度とはほぼ比例関係にある。蛍光体層７の発光輝度をこのように制御できるのは、放電電流の大きさとキセノンからの紫外線放射量とが単調増加の関係にあり、紫外線の放射量を第６電極６の電位によって制御することができるからである。上述したように、蛍光体層７を能動素子２０の近傍に配置することによって、フォトルミネッセンス効果で発生する光の量をアナログ的に制御できる。

なお、ここでは図示しなかったが、表示装置３００も、表示領域外に増幅素子を有しており、増幅素子によって増幅された信号によって能動素子２０が駆動されるので、低電圧の信号入力によって、蛍光体層７を比較的高輝度（例えば１０００ｃｄ/ｍ²以上）で発光させるための高電圧を得ることができる。そのため、放電発生や放電制御に用いる駆動回路（例えばドライバＩＣ）の耐圧を低く設定することが可能となり、大幅なコストの低減が実現する。

（実施形態４）
図２１に、本実施形態における表示装置４００を模式的に示す。表示装置４００は、３電極型のプラズマディスプレイパネル（ＰＤＰ）である。

表示装置４００は、マトリクス状に配列された画素の行方向または列方向に沿って延びる複数の放電セル９０を有している。複数の放電セル９０のそれぞれは、一対の基板と、これらの間に設けられ、所定の方向に沿って延びる複数の隔壁のうちの隣接した２つの隔壁とによって規定され、各放電セル９０内には放電ガスが封入されている。一方の基板上に、放電セルごとに一対の表示電極９１および９２が設けられており、他方の基板上に、これら表示電極９１および９２に交差するようにアドレス電極９３が設けられている。なお、図２１には、短冊状の表示電極９１および９２を示したが、これに限定されず、例えば、放電セル９０の延びる方向に沿って延びる配線を設け、この配線と一体に形成された矩形の表示電極を画素ごとに設けてもよい。

表示装置４００は、さらに、複数の画素を駆動するための信号を出力する駆動回路５０と、駆動回路５０から出力される信号を増幅して複数の画素に供給する複数の増幅素子１０とを備えている。

各放電セル９０の一対の表示電極９１および９２のうちのカソード電極９２は、増幅素子１０の第２電極２に接続され、スキャン電極として機能する。また、アノード電極９１は、表示領域外で共通の電位（例えば接地電位）を与えられ、共通電極として機能する。

プラズマディスプレイパネルである表示装置４００においては、各放電セル９０で放電を発生させるために一対の表示電極９１および９２間に高電圧を印加する必要があるが、表示装置４００は駆動回路５０から出力される信号を増幅する増幅素子１０を備えているので、駆動回路５０としては耐圧の低いもの（例えば、一般的な液晶表示装置用のドライバＩＣ）を用いることができる。そのため、製造コストの低減を図ることができる。また、増幅素子１０は、プラズマディスプレイパネルの製造工程において実質的に新たなプロセスを追加することなく基板上に作り込むことができるため、増幅素子１０を設けることによる製造コストの増加はほとんどない。

なお、本実施形態では、増幅素子１０によって増幅された信号がスキャン電極として機能するカソード電極９２に供給される構成を示したが、増幅された信号がアドレス電極９３に供給される構成としてもよい。ただし、アドレス電極９３よりもカソード電極９２の方が高い電圧を印加する必要があるので、駆動回路５０の耐圧を低くして製造コストの低減を図る観点からは、増幅された信号がカソード電極９２に入力されることが好ましい。

また、必要に応じて、図２２に示すように、駆動回路５０から出力された信号を複数回増幅する構成としてもよい。図２２に示す表示装置４００’は、駆動回路５０から出力される信号を直接増幅する第１の増幅素子１０ａと、第１の増幅素子１０ａで増幅された信号をさらに増幅する第２の増幅素子１０ｂとを備えている。

第１の増幅素子１０ａの第２電極２（ここではカソード電極として機能する）と、第２の増幅素子１０ｂの第３電極３とが電気的に接続されており、第１の増幅素子１０ａの第２電極２から出力された信号が第２の増幅素子１０ｂの第３電極３に入力される。従って、第１の増幅素子１０ａで増幅された信号を、第２の増幅素子１０ｂでさらに増幅することが可能になる。もちろん、図２２に示すように信号を２段階で増幅する構成に限定されず、さらに多段階で（３回以上）信号を増幅するような構成としてもよい。

なお、上記実施形態１〜４では、表示装置を例に本発明を説明したが、本発明はこれに限定されない。例えば、本発明による増幅素子は、複数の能動素子を有する能動素子アレイ基板に好適に用いることができる。

本発明によると、低コストで製造でき、且つ、大型化が容易な表示装置が得られる。また、本発明によると、そのような表示装置に好適に用いられる能動素子アレイ基板ならびに増幅素子が提供される。

本発明による表示装置１００を模式的に示す斜視図である。 （ａ）および（ｂ）は、本発明による表示装置１００が備える増幅素子を模式的に示す平面図である。 （ａ）および（ｂ）は、増幅素子の第１電極に印加する放電発生電圧Ｖｇｅｎおよび第３電極に印加する放電制御電圧Ｖｃｏｎと、第２電極２から流れ出す電流Ｉとの関係を示すグラフである。 （ａ）〜（ｃ）は、増幅素子の電極間の電位差に応じて発生する電気力線（電界）Ｅを模式的に示す図である。 増幅素子の第３電極の配置例を模式的に示す図である。 増幅素子における放電開始電圧の圧力依存性を示す図である。 （ａ）〜（ｆ）は、放電空間に存在する電位構造（等電位面の分布）を模式的に示す図である。 増幅素子の素子特性を示すグラフである。 本発明による他の表示装置１００’を模式的に示す斜視図である。 本発明による他の表示装置２００を模式的に示す平面図である。 本発明による他の表示装置２００を模式的に示す平面図である。 （ａ）および（ｂ）は、表示装置２００の１画素に対応する領域を模式的に示す図であり、（ａ）は斜視図、（ｂ）は断面図である。 （ａ）、（ｂ）および（ｃ）は、表示装置２００の駆動方法を説明するための図である。 （ａ）および（ｂ）は、本発明による他の表示装置２００’の１画素に対応する領域を模式的に示す図であり、（ａ）は斜視図、（ｂ）は断面図である。 （ａ）および（ｂ）は、増幅素子の電極配置の他の態様を模式的に示す図であり、（ａ）は斜視図、（ｂ）は断面図である。 （ａ）および（ｂ）は、増幅素子の電極配置の他の態様を模式的に示す図であり、（ａ）は斜視図、（ｂ）は断面図である。 （ａ）および（ｂ）は、増幅素子の電極配置の他の態様を模式的に示す図であり、（ａ）は斜視図、（ｂ）は断面図である。 （ａ）〜（ｄ）は、図１７に示す電極配置において放電空間に存在する電位構造を模式的に示す図である。 （ａ）および（ｂ）は、図１７に示す電極配置において、第１電極に印加する放電発生電圧Ｖｇｅｎおよび第３電極に印加する放電制御電圧Ｖｃｏｎと、第２電極から流れ出す電流Ｉとの関係を示すグラフである。 本発明による他の表示装置３００を模式的に示す斜視図である。 本発明による他の表示装置４００を模式的に示す平面図である。 本発明による他の表示装置４００’を模式的に示す平面図である。

符号の説明

１ 第１電極
２ 第２電極
３ 第３電極
４ 第４電極
５ 第５電極
６ 第６電極
７ 蛍光体層
１０、１０Ａ、１０Ｂ、１０Ｃ 増幅素子
１０ａ 第１の増幅素子
１０ｂ 第２の増幅素子
２０ 能動素子
３０ 基板
５０ 駆動回路
５０Ｇ ゲートドライバ
５０Ｄ データドライバ
６０ 有機ＥＬ素子
７０ 液晶容量
９０ 放電セル
１００、１００’ 表示装置
２００、２００’ 表示装置
３００ 表示装置
４００、４００’ 表示装置

Claims (21)

1. マトリクス状に配列された複数の画素を有する基板と、
   前記複数の画素を駆動するための信号を出力する駆動回路と、
   前記基板上に設けられ、前記駆動回路から出力される信号を増幅して前記複数の画素に供給する複数の増幅素子とを備え、
   前記複数の増幅素子のそれぞれは、互いの間で放電を発生させる第１電極および第２電極と、前記第１電極と前記第２電極との間に流れる放電電流の大きさを制御する第３電極とを有する表示装置。
2. 前記複数の増幅素子は、前記駆動回路から出力される信号を直接増幅する第１の増幅素子と、前記第１の増幅素子で増幅された信号をさらに増幅する第２の増幅素子とを含む請求項１に記載の表示装置。
3. 前記第１電極と前記第２電極との間に流れる放電電流の大きさは、前記第３電極の電位に応じて制御される請求項１または２に記載の表示装置。
4. 前記第３電極は、前記第１電極と前記第２電極との間に発生する放電に起因した等電位面の分布を変化させ、そのことによって前記第１電極と前記第２電極との間に流れる放電電流の大きさが変化する、請求項１から３のいずれかに記載の表示装置。
5. 少なくとも前記第１電極と前記第２電極との間にイオン化可能な放電ガスをさらに備える請求項１から４のいずれかに記載の表示装置。
6. 前記放電ガスの圧力は、前記第１電極と前記第２電極との間における放電開始電圧よりも、前記第１電極および第２電極のうちの陰極として機能する一方と前記第３電極との間における放電開始電圧が高くなるように設定されている請求項５に記載の表示装置。
7. 前記第３電極は、前記第１電極と前記第２電極との間に設けられている、請求項１から６のいずれかに記載の表示装置。
8. 前記第３電極は、前記第１電極と前記第２電極との間に位置しないように設けられている請求項１から６のいずれかに記載の表示装置。
9. 前記第１電極と前記第２電極と前記第３電極とが略同一平面上に設けられている、請求項１から８のいずれかに記載の表示装置。
10. 前記第３電極は、前記第１電極および前記第２電極とは異なる平面上に位置するように設けられている、請求項１から８のいずれかに記載の表示装置。
11. 前記第１電極と前記第２電極とは互いに対向するように設けられており、前記第３電極は、前記第１電極と前記第２電極との間に設けられている、請求項１から７および１０のいずれかに記載の表示装置。
12. 前記基板上に前記複数の画素のそれぞれごとに設けられた能動素子を備え、
    前記能動素子は、互いの間で放電を発生させる第４電極および第５電極と、前記第４電極と前記第５電極との間に流れる放電電流の大きさを制御する第６電極とを有する請求項１から１１のいずれかに記載の表示装置。
13. 前記基板上に前記複数の画素のそれぞれごとに設けられ、前記能動素子に電気的に接続された画素電極と、
    前記画素電極に対向する対向電極と、
    前記画素電極と前記対向電極との間に設けられた表示媒体層と、を備える請求項１２に記載の表示装置。
14. 前記表示媒体層は液晶層である請求項１３に記載の表示装置。
15. 前記表示媒体層は有機エレクトロルミネッセンス材料層である請求項１３に記載の表示装置。
16. 前記第４電極と前記第５電極との間に発生する放電による放射を受けて発光する蛍光体層をさらに備える請求項１２に記載の表示装置。
17. 前記マトリクスの行方向または列方向に沿って延びる複数の放電セルを備えたプラズマディスプレイパネルまたはプラズマアドレス液晶表示装置である請求項１から１１のいずれかに記載の表示装置。
18. 複数の能動素子を有する基板と、
    前記基板上に設けられ、外部からの電気信号を増幅して前記複数の能動素子に供給する複数の増幅素子とを備え、
    前記複数の増幅素子のそれぞれは、互いの間で放電を発生させる第１電極および第２電極と、前記第１電極と前記第２電極との間に流れる放電電流の大きさを制御する第３電極とを有する能動素子アレイ基板。
19. 前記複数の増幅素子は、外部からの電気信号を直接増幅する第１の増幅素子と、前記第１の増幅素子で増幅された電気信号をさらに増幅する第２の増幅素子とを含む請求項１８に記載の能動素子アレイ基板。
20. 前記能動素子は、互いの間で放電を発生させる第４電極および第５電極と、前記第４電極と前記第５電極との間に流れる放電電流の大きさを制御する第６電極とを有する請求項１８または１９のいずれかに記載の能動素子アレイ基板。
21. 入力された信号を増幅して出力する増幅素子であって、
    互いの間で放電を発生させる第１電極および第２電極と、前記第１電極と前記第２電極との間に流れる放電電流の大きさを制御する第３電極とを有し、
    前記第３電極に入力された信号を増幅して前記第１電極および前記第２電極の一方から出力する増幅素子。

Images