JP2005129917A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
JP2005129917A
JP2005129917A JP2004284522A JP2004284522A JP2005129917A JP 2005129917 A JP2005129917 A JP 2005129917A JP 2004284522 A JP2004284522 A JP 2004284522A JP 2004284522 A JP2004284522 A JP 2004284522A JP 2005129917 A JP2005129917 A JP 2005129917A
Authority
JP
Japan
Prior art keywords
semiconductor element
electrode
film substrate
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004284522A
Other languages
Japanese (ja)
Inventor
Kazuji Azuma
和司 東
Koichi Yoshida
浩一 吉田
Shinji Ishitani
伸治 石谷
Daido Komyoji
大道 光明寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004284522A priority Critical patent/JP2005129917A/en
Publication of JP2005129917A publication Critical patent/JP2005129917A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device having a configuration that can completely prevent contact between electrodes and the edges of semiconductor elements at a time of mounting, and that can perform molding with resin for the film substrate completely and very precisely. <P>SOLUTION: For semiconductor elements mounted on at least one side of the film substrate that has electrodes, insulation protection portions are formed on the desired surface to counter the electrodes, and the gap between the semiconductor element and the film substrate is set to be at least 10 μm or over. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、柔軟性を有するフィルム状の基板上に半導体素子を実装した半導体装置及びその製造方法に関する。   The present invention relates to a semiconductor device in which a semiconductor element is mounted on a flexible film-like substrate and a method for manufacturing the same.

携帯電話やデジタルカメラに用いられるフィルム状の基板であるフィルム基板には、半導体素子が実装されて樹脂でモールドされている。半導体素子をフィルム基板に実装する方法としては、ＴＡＢ(Tape Automated Bonding)方式が知られている。 ＴＡＢ方式においては、フィルム基板に素子を実装するための孔を形成し、そのフィルム基板の表面に金属箔をラミネートし、その金属箔をエッチングすることにより前記孔の内部に突出する複数のフィンガーリードを形成している。これらのフィンガーリードに対して半導体素子のバンプ電極を溶着して、半導体素子がフィルム基板に実装されている。   A semiconductor element is mounted on a film substrate, which is a film substrate used for a mobile phone or a digital camera, and is molded with resin. As a method for mounting a semiconductor element on a film substrate, a TAB (Tape Automated Bonding) method is known. In the TAB method, a plurality of finger leads projecting into the holes are formed by forming holes for mounting elements on the film substrate, laminating a metal foil on the surface of the film substrate, and etching the metal foil. Is forming. The bump electrodes of the semiconductor element are welded to these finger leads, and the semiconductor element is mounted on the film substrate.

上記のような構成の従来の半導体装置において、半導体素子のバンプ電極をフィルム基板のフィンガーリードに溶着するとき、フィンガーリードが半導体素子のコーナーに接触して傷付けられたり、場合によっては短絡するという問題があった。このような問題を解決するため、半導体素子に絶縁膜を設けたものがあった。図２０は特許文献１に開示された半導体装置の断面図である。図２０に示す半導体装置は、ＴＡＢ方式により半導体素子１０１がフィルム基板１０３に実装された状態を示している。この半導体装置は、フィルム基板１０３に形成された孔１００の内部に突出したフィンガーリード１０４に半導体素子１０１のバンプ電極１０５が熱圧着により固着されている。半導体素子１０１のバンプ電極側に形成されている絶縁膜１０２は、半導体素子１０１を形成するための半導体ウェハーに絶縁樹脂をスピンコーティングにより塗布し、乾燥して形成されている。このとき、半導体ウェハーに形成されているバンプ電極１０５は絶縁膜１０２により覆われているため、絶縁膜１０２の全表面がハーフエッチングされる。この結果、絶縁膜１０２の膜厚の中間位置まで除去されて、バンプ電極１０５は絶縁膜１０２の上方に突出する。このときの絶縁膜１０２の膜厚はバンプ電極の８０〜９０％に設定されている。このように絶縁層１０２が形成された半導体ウェハーにはエッチングにより切断用の溝が形成される。この溝に沿って半導体ウェハーが切断されて、個々の半導体素子１０１が作成される。   In the conventional semiconductor device having the above-described configuration, when the bump electrode of the semiconductor element is welded to the finger lead of the film substrate, the finger lead contacts the corner of the semiconductor element and is damaged or sometimes short-circuited. was there. In order to solve such a problem, some semiconductor elements are provided with an insulating film. FIG. 20 is a cross-sectional view of the semiconductor device disclosed in Patent Document 1. In FIG. The semiconductor device shown in FIG. 20 shows a state where the semiconductor element 101 is mounted on the film substrate 103 by the TAB method. In this semiconductor device, a bump electrode 105 of a semiconductor element 101 is fixed to a finger lead 104 protruding into a hole 100 formed in a film substrate 103 by thermocompression bonding. The insulating film 102 formed on the bump electrode side of the semiconductor element 101 is formed by applying an insulating resin to a semiconductor wafer for forming the semiconductor element 101 by spin coating and drying. At this time, since the bump electrode 105 formed on the semiconductor wafer is covered with the insulating film 102, the entire surface of the insulating film 102 is half-etched. As a result, the bump electrode 105 is protruded above the insulating film 102 by being removed to an intermediate position of the film thickness of the insulating film 102. The film thickness of the insulating film 102 at this time is set to 80 to 90% of the bump electrode. A groove for cutting is formed by etching on the semiconductor wafer on which the insulating layer 102 is thus formed. The semiconductor wafer is cut along the grooves to produce individual semiconductor elements 101.

上記のように半導体素子１０１のバンプ電極側に絶縁膜１０２が形成されているため、バンプ電極１０５にフィンガーリード１０４を溶着するとき、フィンガーリード１０４が半導体素子１０１の端部に直接接触して短絡することが防止されている。このように半導体素子１０１がフィルム基板１０３に実装された後、バンプ電極１０５とフィンガーリード１０４の接合部分が樹脂１０６によりモールディングされる。
特開平１０−３４０９２３号公報 実開平６−３１１４４号公報 Since the insulating film 102 is formed on the bump electrode side of the semiconductor element 101 as described above, when the finger lead 104 is welded to the bump electrode 105, the finger lead 104 directly contacts the end of the semiconductor element 101 and is short-circuited. Is prevented. After the semiconductor element 101 is mounted on the film substrate 103 in this way, the joint portion between the bump electrode 105 and the finger lead 104 is molded with the resin 106.
JP 10-340923 A Japanese Utility Model Publication No. 6-31144

図２０に示す従来の半導体装置においては、フィルム基板１０３に半導体素子１０１を実装するための孔１００が形成されており、この孔１００に樹脂１０６が充填されてモールディングされている。しかし、最近の半導体装置においては、半導体素子１０１を実装するための孔１００がフィルム基板１０３に形成されておらず、フィルム基板上に形成された電極に半導体素子１０１のバンプ電極１０４を直接接続する構成のものもある。このような構成の半導体装置は、フィルム基板上に形成された電極に半導体素子１０１のバンプ電極１０５を配置して、熱圧着により電極とバンプ電極１０４とを接続している。このように構成された半導体素子１０１とフィルム基板１０３との間に樹脂を充填して半導体装置が製造されている。   In the conventional semiconductor device shown in FIG. 20, a hole 100 for mounting the semiconductor element 101 is formed in the film substrate 103, and the hole 100 is filled with a resin 106 and molded. However, in recent semiconductor devices, the hole 100 for mounting the semiconductor element 101 is not formed in the film substrate 103, and the bump electrode 104 of the semiconductor element 101 is directly connected to the electrode formed on the film substrate. Some are configured. In the semiconductor device having such a configuration, the bump electrode 105 of the semiconductor element 101 is disposed on the electrode formed on the film substrate, and the electrode and the bump electrode 104 are connected by thermocompression bonding. A semiconductor device is manufactured by filling a resin between the thus configured semiconductor element 101 and the film substrate 103.

上記のように、半導体素子１０１とフィルム基板１０３との間に樹脂を充填して半導体装置を製造する場合、モールディングの樹脂が半導体素子とフィルム基板との間の空間に空洞や気泡等を有することなく隈なく充填される必要がある。もし、樹脂内部に空洞や気泡等が存在した場合には、長期の使用時における腐食、破損、断線等の原因となる。   As described above, when a semiconductor device is manufactured by filling a resin between the semiconductor element 101 and the film substrate 103, the molding resin has a cavity or a bubble in the space between the semiconductor element and the film substrate. It needs to be filled without any defects. If cavities or bubbles are present inside the resin, it may cause corrosion, breakage, disconnection, etc. during long-term use.

しかし、従来の半導体装置においては、半導体素子１０１とフィルム基板１０３との間に、例えば実装時の短絡等を防止するために絶縁膜を形成した場合、半導体素子１０１の絶縁膜１０２とフィルム基板１０３との間にはわずかな隙間しかなく、この隙間に気泡が全く無い状態で樹脂を隈なく充填することは困難であった。特に、電極間ピッチが細くなり、充填スペ−スが狭くなるにつれて、このようなスペースに樹脂を充填する場合には、樹脂内に空洞や気泡が生じるおそれが多分にあった。   However, in the conventional semiconductor device, when an insulating film is formed between the semiconductor element 101 and the film substrate 103 to prevent, for example, a short circuit during mounting, the insulating film 102 of the semiconductor element 101 and the film substrate 103 are used. There was only a small gap between the two, and it was difficult to fill the resin without any bubbles in the gap. In particular, as the inter-electrode pitch is reduced and the filling space is reduced, when such a space is filled with a resin, there is a possibility that cavities and bubbles may be generated in the resin.

本発明は、従来の構成における問題点に鑑みてなされたものであり、フィルム基板上に形成された電極と半導体素子の端部が実装時に接触することを確実に防止することができるとともに、フィルム基板上に実装された半導体素子に対して樹脂のモールディングを確実に、且つ高精度に行うことができる構成を有する半導体装置及びその製造方法を提供することを目的とする。   The present invention has been made in view of the problems in the conventional configuration, and can reliably prevent an electrode formed on a film substrate and an end of a semiconductor element from contacting each other during mounting, and a film. It is an object of the present invention to provide a semiconductor device having a configuration capable of reliably and highly accurately molding a resin on a semiconductor element mounted on a substrate and a manufacturing method thereof.

本発明の半導体装置は、柔軟な樹脂材で形成されたフィルム基板、
前記フィルム基板の少なくとも一方の面に形成され、金属膜の電極パターンで構成された電極、
前記電極に接続されたバンプ電極を有する半導体素子、
前記半導体素子における前記電極と対向する面に形成され、前記半導体素子と前記電極との直接接触を防止する絶縁保護部、及び
前記半導体素子と前記フィルム基板との間の空間内に少なくとも形成され、前記電極と前記バンプ電極とを封止する封止部、を具備するよう構成されている。このように構成された発明は、フィルム基板上に形成された電極と半導体素子の端部が実装時に接触することが確実に防止されており、そしてフィルム基板上に実装された半導体素子に対して樹脂のモールディングを確実に、且つ高精度に行うことができるため、信頼性の高い半導体装置を提供することができる。 The semiconductor device of the present invention is a film substrate formed of a flexible resin material,
An electrode formed on at least one surface of the film substrate and configured with an electrode pattern of a metal film,
A semiconductor element having a bump electrode connected to the electrode;
Formed on a surface of the semiconductor element facing the electrode, and is formed at least in a space between the semiconductor element and the film substrate, and an insulating protection part for preventing direct contact between the semiconductor element and the electrode; A sealing part for sealing the electrode and the bump electrode is provided. In the invention configured as described above, the electrode formed on the film substrate and the end of the semiconductor element are reliably prevented from contacting during mounting, and the semiconductor element mounted on the film substrate is prevented. Since resin molding can be performed reliably and with high accuracy, a highly reliable semiconductor device can be provided.

他の観点の発明の半導体装置は、柔軟な樹脂材で形成されたフィルム基板、
前記フィルム基板の少なくとも一方の面に形成され、金属膜の電極パターンで構成された電極、
前記電極に接続されたバンプ電極を有し、前記電極と対向する面における外縁部分のコーナが鈍角により形成された半導体素子、及び
前記半導体素子と前記フィルム基板との間に形成され、前記電極と前記バンプ電極とを封止する封止部、を具備するよう構成されている。この発明の半導体装置は、フィルム基板上に形成された電極と半導体素子の端部が実装時に接触することが確実に防止されており、且つフィルム基板上に実装された半導体素子に対して樹脂のモールディングを確実に、高精度に行うことができるため、信頼性の高い装置となる。
なお、本発明の半導体装置においては、前記半導体素子の上に柔軟な電磁シールドの効果を有する材料で形成されたシートカバーを密着して設けることにより、信頼性の高い半導体装置を容易に製造することができる。 A semiconductor device according to another aspect of the invention is a film substrate formed of a flexible resin material,
An electrode formed on at least one surface of the film substrate and configured with an electrode pattern of a metal film,
A semiconductor device having a bump electrode connected to the electrode, wherein a corner of an outer edge portion on a surface facing the electrode is formed at an obtuse angle, and formed between the semiconductor device and the film substrate; and And a sealing portion for sealing the bump electrode. In the semiconductor device according to the present invention, the electrode formed on the film substrate and the end of the semiconductor element are reliably prevented from coming into contact with each other, and the resin of the semiconductor element mounted on the film substrate is prevented. Since molding can be performed reliably and with high accuracy, the device is highly reliable.
In the semiconductor device of the present invention, a highly reliable semiconductor device is easily manufactured by providing a sheet cover made of a material having a flexible electromagnetic shielding effect on the semiconductor element. be able to.

本発明の半導体装置の製造方法は、半導体素子におけるバンプ電極を有する面にレジストを塗布する工程、
前記半導体素子の所望領域をマスキングして紫外線を照射し、現像、洗浄、そして硬化の各処理を順次行い、絶縁保護部を形成する工程、
前記半導体素子が電極を有するフィルム基板上の所望の位置に配置され、加圧加熱により前記バンプ電極と前記電極とを接続する工程、及び
前記半導体素子と前記フィルム基板との間に樹脂を注入して封止部を形成する工程、を有する。この発明の製造方法により、フィルム基板上に形成された電極と半導体素子の端部が実装時に接触することを確実に防止することができるとともに、フィルム基板上に実装された半導体素子に対して樹脂のモールディングを確実に、且つ高精度に行うことができる。 The method for manufacturing a semiconductor device of the present invention includes a step of applying a resist to a surface having a bump electrode in a semiconductor element,
Masking a desired region of the semiconductor element, irradiating with ultraviolet rays, sequentially performing development, cleaning, and curing processes to form an insulating protection portion;
The semiconductor element is disposed at a desired position on the film substrate having an electrode, and a step of connecting the bump electrode and the electrode by pressure heating, and injecting a resin between the semiconductor element and the film substrate Forming a sealing portion. According to the manufacturing method of the present invention, the electrode formed on the film substrate and the end portion of the semiconductor element can be reliably prevented from contacting each other during mounting, and the resin with respect to the semiconductor element mounted on the film substrate can be prevented. Can be reliably and accurately performed.

他の観点の発明の半導体装置の製造方法は、半導体素子におけるバンプ電極を有する面の所望の位置に樹脂を塗布する工程、
前記半導体素子の所望の位置に塗布された樹脂を加熱処理して絶縁保護部を形成する工程、
前記半導体素子が電極を有するフィルム基板上の所望の位置に配置され、加圧加熱により前記バンプ電極と前記電極とを接続する工程、
前記半導体素子と前記フィルム基板との間に樹脂を注入して封止部を形成する工程、を有する。この発明の製造方法により、フィルム基板上に形成された電極と半導体素子の端部が実装時に接触することを確実に防止することができるとともに、フィルム基板上に実装された半導体素子に対して樹脂のモールディングを確実に、且つ高精度に行うことができる。
発明の新規な特徴は添付の請求の範囲に特に記載したものに他ならないが、構成及び内容の双方に関して本発明は、他の目的や特徴と合わせて図面と共に以下の詳細な説明を読むことにより、より良く理解され評価されるであろう。 According to another aspect of the invention, there is provided a method for manufacturing a semiconductor device, comprising: applying a resin to a desired position on a surface having a bump electrode in a semiconductor element;
A step of heat-treating a resin applied to a desired position of the semiconductor element to form an insulation protection portion;
The semiconductor element is disposed at a desired position on the film substrate having an electrode, and the bump electrode and the electrode are connected by pressure heating,
And a step of injecting a resin between the semiconductor element and the film substrate to form a sealing portion. According to the manufacturing method of the present invention, the electrode formed on the film substrate and the end portion of the semiconductor element can be reliably prevented from contacting each other at the time of mounting, and the resin is applied to the semiconductor element mounted on the film substrate. Can be reliably and accurately performed.
The novel features of the invention are nonetheless specifically set forth in the appended claims, but the invention, both in terms of structure and content, should be read in conjunction with the drawings and in the following detailed description in conjunction with the drawings. Will be better understood and appreciated.

本発明によれば、フィルム基板上に形成された電極と半導体素子の端部が実装時に接触することを確実に防止することができるとともに、フィルム基板上に実装された半導体素子に対して樹脂のモールディングを確実に、且つ高精度に行うことができる。また、本発明は、高密度実装基板に対しても適用できる汎用性の高い半導体装置及び半導体装置の製造方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, while being able to prevent reliably the electrode formed on the film board | substrate and the edge part of a semiconductor element contacting at the time of mounting, resin of the semiconductor element mounted on the film board | substrate is made. Molding can be performed reliably and with high accuracy. In addition, the present invention can provide a highly versatile semiconductor device that can be applied to a high-density mounting substrate and a method for manufacturing the semiconductor device.

以下、本発明に係る半導体装置及び半導体装置の製造方法の好適な実施の形態を添付の図面を参照しつつ説明する。   DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of a semiconductor device and a method for manufacturing a semiconductor device according to the invention will be described with reference to the accompanying drawings.

《実施の形態１》
図１は本発明に係る実施の形態１の半導体装置の構成を示す断面図である。
実施の形態１において、フィルム基板１はその表面に電極３を有するフィルム状の柔軟な樹脂材で形成された基板である。半導体素子２Ａは半導体ウェハーから切り出された半導体チップである。電極３は、フィルム基板１上に形成された金属膜の電極パターンであり、パターンエッチングにより形成されている。半導体素子２Ａの背面に形成されているバンプ電極４は、半導体ウェハーから半導体チップを切り出す前に、メッキ法により作製されたものであり、突起状の金（Ａｕ）である。半導体素子２Ａの各端子はフィルム基板１の金（Ａｕ）メッキの施された電極に溶着され、接続されている。なお、バンプ電極４は所望の厚みを有するよう金（Ａｕ）スタッドバンプにより形成することも可能である。
図１に示すように、実施の形態１の半導体装置は、フィルム基板１上に形成された電極３に半導体素子２Ａのバンプ電極４が接続されている。半導体素子２Ａとフィルム基板１との間にはエポキシ系の樹脂である封止部６がモールディングされて、フィルム基板１上の電極３と半導体素子２Ａのバンプ電極４との接合部分が確実に封止されている。 Embodiment 1
FIG. 1 is a cross-sectional view showing the configuration of the semiconductor device according to the first embodiment of the present invention.
In Embodiment 1, the film substrate 1 is a substrate formed of a film-like flexible resin material having an electrode 3 on the surface thereof. The semiconductor element 2A is a semiconductor chip cut out from a semiconductor wafer. The electrode 3 is an electrode pattern of a metal film formed on the film substrate 1 and is formed by pattern etching. The bump electrode 4 formed on the back surface of the semiconductor element 2A is produced by a plating method before cutting a semiconductor chip from a semiconductor wafer, and is a protruding gold (Au). Each terminal of the semiconductor element 2 </ b> A is welded to and connected to an electrode plated with gold (Au) on the film substrate 1. The bump electrode 4 can also be formed by a gold (Au) stud bump so as to have a desired thickness.
As shown in FIG. 1, in the semiconductor device of the first embodiment, bump electrodes 4 of a semiconductor element 2 </ b> A are connected to electrodes 3 formed on a film substrate 1. A sealing portion 6 made of an epoxy resin is molded between the semiconductor element 2A and the film substrate 1 so that the joint between the electrode 3 on the film substrate 1 and the bump electrode 4 of the semiconductor element 2A is securely sealed. It has been stopped.

実施の形態１における半導体素子２Ａにおいて、そのバンプ電極４が形成されている背面の端部には絶縁樹脂で構成された絶縁保護部５Ａが形成されている。この絶縁保護部５Ａは、半導体素子２Ａがフィルム基板１上に実装されるときや、モールディング工程において半導体素子２Ａの端部が電極部分に直接接触することを防止するものである。
なお、フィルム基板１としては、例えばポリイミドフィルムで形成された厚みが０．０１ｍｍから０．２ｍｍの範囲内の柔軟なシートが用いられる。このようなシート以外でも、一般的な基板として使用されるフィルム基板なら良い。封止部６を形成する樹脂としては、フェノ−ル系、又はアクリル系樹脂を用いても良い。これ以外の樹脂でも電気的絶縁性があれば良い。 In the semiconductor element 2A according to the first embodiment, an insulating protection part 5A made of an insulating resin is formed at the back end where the bump electrode 4 is formed. The insulation protection portion 5A prevents the end portion of the semiconductor element 2A from directly contacting the electrode portion when the semiconductor element 2A is mounted on the film substrate 1 or in a molding process.
As the film substrate 1, for example, a flexible sheet made of a polyimide film and having a thickness in the range of 0.01 mm to 0.2 mm is used. Other than such a sheet, any film substrate used as a general substrate may be used. As the resin for forming the sealing portion 6, a phenolic resin or an acrylic resin may be used. Other resins may be used as long as they have electrical insulation.

図２は実施の形態１における半導体素子２Ａのバンプ電極４が形成された面を示す背面図である。図２に示すように、実施の形態１における半導体素子２Ａにおいて、複数のバンプ電極４が形成された面の外縁部分には絶縁保護部５Ａが形成されている。
次に、図２に示した半導体素子２Ａにおける絶縁保護部５Ａの製造方法について説明する。
図３は実施の形態１の半導体装置における半導体素子２Ａの製造方法を説明する図である。図４は実施の形態１の半導体装置の製造工程におけるモールディング工程を示す図である。 FIG. 2 is a rear view showing the surface on which the bump electrode 4 of the semiconductor element 2A in the first embodiment is formed. As shown in FIG. 2, in the semiconductor element 2 </ b> A according to the first embodiment, an insulation protection portion 5 </ b> A is formed on the outer edge portion of the surface on which the plurality of bump electrodes 4 are formed.
Next, a method for manufacturing the insulation protection portion 5A in the semiconductor element 2A shown in FIG. 2 will be described.
FIG. 3 is a diagram illustrating a method of manufacturing the semiconductor element 2A in the semiconductor device of the first embodiment. FIG. 4 is a diagram showing a molding process in the manufacturing process of the semiconductor device of the first embodiment.

図３の（Ａ）は半導体チップである半導体素子２Ａ上に複数のバンプ電極４が形成されている状態を示す。
図３の（Ｂ）は図３の（Ａ）の半導体素子２Ａにポジ型のレジスト５ａをスピンコーティングにより塗布した状態を示す。実施の形態１においては、ポジ型のレジスト５ａとしてアクリル系の紫外線硬化型樹脂を用いた。なお、レジスト５ａの塗布方法としては、スピンコーティングに限定されるものではなく、一般的に用いられるスプレー法などの塗布方法が利用できる。 FIG. 3A shows a state in which a plurality of bump electrodes 4 are formed on a semiconductor element 2A which is a semiconductor chip.
FIG. 3B shows a state in which a positive resist 5a is applied to the semiconductor element 2A of FIG. 3A by spin coating. In the first embodiment, an acrylic ultraviolet curable resin is used as the positive resist 5a. Note that the application method of the resist 5a is not limited to spin coating, and a commonly used application method such as a spray method can be used.

次に、図３の（Ｃ）に示すように、半導体素子２Ａの端部をマスキングして紫外線が照射され、現像、洗浄、そして硬化処理が施される。その結果、図３の（Ｄ）に示すように、半導体素子２Ａにおいて、バンプ電極４が形成されている部分のレジスト５ａは除去され、バンプ電極４が形成されている面（背面)における端部のみに絶縁樹脂で形成された絶縁保護部５Ａが作製される。この絶縁保護部５Ａは、厚みが１〜５μｍの範囲内となるよう形成される。このように形成された半導体素子２Ａは、フィルム基板１上の所望の位置に配置される。そして、電極３上に半導体素子２Ａのバンプ電極４が位置決めされ、加圧加熱することにより、バンプ電極４が溶けて電極３に接続される。   Next, as shown in FIG. 3C, the edge of the semiconductor element 2A is masked and irradiated with ultraviolet rays, and development, washing, and curing are performed. As a result, as shown in FIG. 3D, in the semiconductor element 2A, the resist 5a in the portion where the bump electrode 4 is formed is removed, and the end portion on the surface (back surface) where the bump electrode 4 is formed. Only the insulating protection part 5A formed of insulating resin is produced. This insulation protection part 5A is formed to have a thickness in the range of 1 to 5 μm. The semiconductor element 2 </ b> A thus formed is disposed at a desired position on the film substrate 1. Then, the bump electrode 4 of the semiconductor element 2 </ b> A is positioned on the electrode 3, and the bump electrode 4 is melted and connected to the electrode 3 by pressurizing and heating.

実施の形態１においては、半導体素子２Ａの背面にある絶縁保護部５Ａの表面からフィルム基板１の表面までのギャップは少なくとも１０μｍ以上、好ましくは１０〜１５μｍの範囲内の数値である。このように半導体素子２Ａとフィルム基板１との間に所望のギャップを有しているため、図４に示すモールディング工程において、半導体素子２Ａとフィルム基板１との間に樹脂をスムーズに注入することができ、信頼性の高い封止部６を確実に形成することができる。また、このモールディング工程においても、半導体素子２Ａの端部（コーナー）がフィルム基板１上の電極３に接触しても、その端部が絶縁保護部５Ａにより被覆されているため電極３が傷付けられることがない。   In the first embodiment, the gap from the surface of the insulation protection part 5A on the back surface of the semiconductor element 2A to the surface of the film substrate 1 is at least 10 μm or more, preferably a value in the range of 10 to 15 μm. As described above, since there is a desired gap between the semiconductor element 2A and the film substrate 1, the resin is smoothly injected between the semiconductor element 2A and the film substrate 1 in the molding step shown in FIG. Thus, the highly reliable sealing portion 6 can be formed reliably. Also in this molding process, even if the end portion (corner) of the semiconductor element 2A contacts the electrode 3 on the film substrate 1, the end portion is covered with the insulating protection portion 5A, so that the electrode 3 is damaged. There is nothing.

なお、実施の形態１においては、フィルム基板１の片面にのみ半導体素子２Ａを実装する例で説明したが、フィルム基板１の両面に半導体素子を実装した場合でも、実施の形態１における構成が適用できる。フィルム基板１の両面に半導体素子が実装される場合には、製造時の半導体装置を固定するためのステージの構造を変更する必要がある。この場合、フィルム基板上の半導体素子に対応する部分に掘りこみ部を形成する必要がある。   In the first embodiment, the example in which the semiconductor element 2A is mounted only on one side of the film substrate 1 has been described. However, even when the semiconductor element is mounted on both sides of the film substrate 1, the configuration in the first embodiment is applied. it can. When semiconductor elements are mounted on both surfaces of the film substrate 1, it is necessary to change the structure of the stage for fixing the semiconductor device at the time of manufacture. In this case, it is necessary to form a digging portion in a portion corresponding to the semiconductor element on the film substrate.

《実施の形態２》
以下、本発明に係る実施の形態２の半導体装置について説明する。実施の形態２の半導体装置において、前述の実施の形態１の半導体装置と異なる点は、半導体素子に形成される絶縁保護部の形状及びその製造方法である。実施の形態２の半導体装置においては、膜形状ではなく、略半球状の絶縁保護部が形成されている。実施の形態２の説明においては、実施の形態１と同じ機能、構成を有するものには同じ符号を付して、それらの詳細な説明は実施の形態１の説明を適用する。 << Embodiment 2 >>
The semiconductor device according to the second embodiment of the present invention will be described below. The semiconductor device according to the second embodiment is different from the semiconductor device according to the first embodiment in the shape of the insulating protection portion formed in the semiconductor element and the manufacturing method thereof. In the semiconductor device of the second embodiment, a substantially hemispherical insulating protection part is formed instead of a film shape. In the description of the second embodiment, components having the same functions and configurations as those of the first embodiment are denoted by the same reference numerals, and the description of the first embodiment is applied to the detailed description thereof.

実施の形態２の半導体装置は、実施の形態１と同様に、フィルム基板１上に形成された電極３に半導体素子２Ｂのバンプ電極４が接続されている（図１参照）。半導体素子２Ｂとフィルム基板１との間にはエポキシ系の樹脂の封止部６がモールディングされて、フィルム基板１上の電極３と半導体素子２Ｂのバンプ電極４との接合部分が確実に封止されている。   In the semiconductor device of the second embodiment, the bump electrode 4 of the semiconductor element 2B is connected to the electrode 3 formed on the film substrate 1 as in the first embodiment (see FIG. 1). An epoxy resin sealing portion 6 is molded between the semiconductor element 2B and the film substrate 1 so that the joint between the electrode 3 on the film substrate 1 and the bump electrode 4 of the semiconductor element 2B is securely sealed. Has been.

実施の形態２における半導体素子２Ｂにおいて、複数のバンプ電極４が形成されている背面には絶縁樹脂で構成された複数の絶縁保護部５Ｂが形成されている。この絶縁保護部５Ｂは、半導体素子２Ｂがフィルム基板１上に実装されるときやモールディング工程において、半導体素子２Ｂの端部が電極部分に直接接触することを防止するものである。   In the semiconductor element 2B in the second embodiment, a plurality of insulation protection portions 5B made of an insulating resin are formed on the back surface on which the plurality of bump electrodes 4 are formed. The insulation protection portion 5B prevents the end portion of the semiconductor element 2B from directly contacting the electrode portion when the semiconductor element 2B is mounted on the film substrate 1 or in a molding process.

図５は実施の形態２における半導体素子２Ｂのバンプ電極４が形成された四角形状の背面を示している。図５に示すように、実施の形態２における半導体素子２Ｂにおいて、複数のバンプ電極４が形成された背面の四隅には絶縁保護部５Ｂが形成されている。
次に、図５に示した半導体素子２Ｂにおける絶縁保護部５Ｂの製造方法について説明する。図６は実施の形態２の半導体装置における半導体素子２Ｂの製造方法を説明する図である。 FIG. 5 shows a quadrangular back surface on which the bump electrodes 4 of the semiconductor element 2B according to the second embodiment are formed. As shown in FIG. 5, in the semiconductor element 2B according to the second embodiment, insulation protection portions 5B are formed at the four corners of the back surface on which the plurality of bump electrodes 4 are formed.
Next, a method for manufacturing the insulation protection portion 5B in the semiconductor element 2B shown in FIG. 5 will be described. FIG. 6 is a diagram illustrating a method for manufacturing the semiconductor element 2B in the semiconductor device of the second embodiment.

図６の（Ａ）は半導体チップである半導体素子２Ｂ上に複数のバンプ電極４が形成されている状態を示す。
図６の（Ｂ）は図６の（Ａ）の半導体素子２Ｂにエポキシ系の絶縁樹脂をディスペンサー１０により塗布する工程を示す。なお、絶縁樹脂はゴム系の樹脂でも良い。例えば、スチレンゴム系などの弾性材料である。エポキシ系の絶縁樹脂をディスペンサー１０により塗布する工程において、半導体素子２Ｂがステージ上にセットされる。このステージには、半導体素子２Ｂを固定するための吸引孔が設けられており、フィルム基板１が吸引されて半導体素子２Ｂがステージ上に固定される。固定された半導体素子２Ｂに対して、ディスペンサー１０により半導体素子２の背面の所望の位置に絶縁樹脂が塗布される。このとき塗布される絶縁樹脂が半導体素子２Ｂの側面を流れてステージを汚すことがないよう、ステージの載置面が半導体素子２Ｂと同じ大きさ、若しくは半導体素子２Ｂより小さなステージを用いると良い。 FIG. 6A shows a state in which a plurality of bump electrodes 4 are formed on a semiconductor element 2B which is a semiconductor chip.
6B shows a process of applying an epoxy-based insulating resin to the semiconductor element 2B of FIG. The insulating resin may be a rubber-based resin. For example, it is an elastic material such as styrene rubber. In the step of applying the epoxy insulating resin with the dispenser 10, the semiconductor element 2B is set on the stage. The stage is provided with a suction hole for fixing the semiconductor element 2B, and the film substrate 1 is sucked to fix the semiconductor element 2B on the stage. An insulating resin is applied to a desired position on the back surface of the semiconductor element 2 by the dispenser 10 with respect to the fixed semiconductor element 2B. In order to prevent the insulating resin applied at this time from flowing on the side surface of the semiconductor element 2B and contaminating the stage, it is preferable to use a stage whose stage mounting surface is the same size as the semiconductor element 2B or smaller than the semiconductor element 2B.

次に、図６の（Ｃ）に示す樹脂硬化工程において、半導体素子２Ｂは加熱されているステージ上に配置され、例えば１５０〜２００℃で約５分間、加熱される。このように加熱処理された半導体素子２Ｂの端部には略半球状の絶縁保護部５Ｂが形成される。この絶縁保護部５Ｂは、厚みが５〜３０μｍの範囲内となるよう形成される。このように形成された半導体素子２Ｂは、フィルム基板１上の所望の位置に配置される。そして、半導体素子２Ｂのバンプ電極４が電極３上に位置決めされ、加圧加熱することにより、バンプ電極４が溶けて電極３に接続される。この電極３とバンプ電極４との接続工程において、半導体素子２Ｂの端部(コーナー)がフィルム基板１上の電極３に直接に接触することがなく、電極３が傷付けられたり、破損することが防止されている。   Next, in the resin curing step shown in FIG. 6C, the semiconductor element 2B is placed on a heated stage and heated at, for example, 150 to 200 ° C. for about 5 minutes. A substantially hemispherical insulating protection part 5B is formed at the end of the semiconductor element 2B thus heat-treated. This insulation protection part 5B is formed to have a thickness in the range of 5 to 30 μm. The semiconductor element 2 </ b> B formed in this way is arranged at a desired position on the film substrate 1. Then, the bump electrode 4 of the semiconductor element 2B is positioned on the electrode 3 and heated under pressure, whereby the bump electrode 4 is melted and connected to the electrode 3. In the connection process between the electrode 3 and the bump electrode 4, the end (corner) of the semiconductor element 2B does not directly contact the electrode 3 on the film substrate 1, and the electrode 3 may be damaged or damaged. It is prevented.

実施の形態２においては、絶縁保護部５Ｂが半導体素子２Ｂの背面における四隅にのみ形成されているため、モールディング工程において、半導体素子２Ｂとフィルム基板１との間に樹脂を容易に注入することができる。この結果、半導体素子２Ｂとフィルム基板１との間の隙間に空洞や気泡のない封止部６を確実に形成することができる。また、このモールディング工程において、半導体素子２Ｂの端部がフィルム基板１上の電極３に接触することが防止されている。実施の形態２における絶縁保護部５Ｂは、弾性変形する樹脂により形成されているため、半導体素子２Ｂにおけるバンプ電極４が形成された面からフィルム基板１の表面までの距離を所望の値、例えば少なくとも１０μｍ以上、好ましくは１０〜１５μｍ範囲内の所望の値となるよう容易に設定することができる。このように実施の形態２における半導体素子２Ｂは、フィルム基板１との間に所望のギャップを有しており、且つ絶縁保護部５Ｂが樹脂注入を阻害する位置に形成されていないため、モールディング工程において、半導体素子２Ｂとフィルム基板１との間に樹脂を容易に、かつ確実に注入することが可能となる。   In the second embodiment, since the insulating protection portions 5B are formed only at the four corners on the back surface of the semiconductor element 2B, the resin can be easily injected between the semiconductor element 2B and the film substrate 1 in the molding process. it can. As a result, the sealing part 6 free from cavities and bubbles can be reliably formed in the gap between the semiconductor element 2B and the film substrate 1. Further, in this molding process, the end portion of the semiconductor element 2B is prevented from coming into contact with the electrode 3 on the film substrate 1. Since the insulating protection portion 5B in the second embodiment is formed of an elastically deformable resin, the distance from the surface on which the bump electrode 4 is formed in the semiconductor element 2B to the surface of the film substrate 1 is set to a desired value, for example, at least It can be easily set to be a desired value within a range of 10 μm or more, preferably 10 to 15 μm. As described above, the semiconductor element 2B according to the second embodiment has a desired gap between the film substrate 1 and the insulating protection portion 5B is not formed at a position that hinders resin injection. The resin can be easily and reliably injected between the semiconductor element 2B and the film substrate 1.

《実施の形態３》
以下、本発明に係る実施の形態３の半導体装置について説明する。実施の形態３の半導体装置において、前述の実施の形態１の半導体装置と異なる点は、半導体素子に形成される絶縁保護部の形状及びその製造方法である。実施の形態３の説明においては、実施の形態１と同じ機能、構成を有するものには同じ符号を付して、それらの詳細な説明は実施の形態１の説明を適用する。 << Embodiment 3 >>
The semiconductor device according to the third embodiment of the present invention will be described below. The semiconductor device according to the third embodiment is different from the semiconductor device according to the first embodiment in the shape of the insulating protection portion formed in the semiconductor element and the manufacturing method thereof. In the description of the third embodiment, components having the same functions and configurations as those of the first embodiment are denoted by the same reference numerals, and the description of the first embodiment is applied to the detailed description thereof.

実施の形態３の半導体装置は、実施の形態１と同様に、フィルム基板１上に形成された電極３に半導体素子２Ｃのバンプ電極４が接続されている。半導体素子２Ｃとフィルム基板１との間にはエポキシ系の樹脂の封止部６がモールディングされて、フィルム基板１上の電極３と半導体素子２Ｃのバンプ電極４との接合部分が確実に封止されている。   In the semiconductor device according to the third embodiment, the bump electrode 4 of the semiconductor element 2C is connected to the electrode 3 formed on the film substrate 1 as in the first embodiment. An epoxy resin sealing portion 6 is molded between the semiconductor element 2C and the film substrate 1, so that the joint between the electrode 3 on the film substrate 1 and the bump electrode 4 of the semiconductor element 2C is securely sealed. Has been.

実施の形態３における半導体素子２Ｃにおいて、複数のバンプ電極４が形成されている背面には絶縁樹脂で構成された複数の絶縁保護部５Ｃが形成されている。この絶縁保護部５Ｃは、半導体素子２Ｃがフィルム基板１上に実装されるときや、モールディング工程において、半導体素子２Ｃの端部が電極部分に直接接触することを防止するものである。   In the semiconductor element 2C according to the third embodiment, a plurality of insulation protection portions 5C made of an insulating resin are formed on the back surface on which the plurality of bump electrodes 4 are formed. The insulating protection portion 5C prevents the end portion of the semiconductor element 2C from directly contacting the electrode portion when the semiconductor element 2C is mounted on the film substrate 1 or in a molding process.

図７は実施の形態３における半導体素子２Ｃのバンプ電極４が形成された四角形状の背面を示している。図７に示すように、実施の形態３における半導体素子２Ｃにおいて、複数のバンプ電極４が形成された背面の端部（コーナー）に４つの絶縁保護部５Ｃが形成されている。
次に、図７に示した半導体素子２Ｃにおける絶縁保護部５Ｃの製造方法について説明する。図８は実施の形態３の半導体装置における半導体素子２Ｃの製造方法を説明する図である。
図８の（Ａ）は半導体チップである半導体素子２Ｃ上に複数のバンプ電極４が形成されている状態を示す。
図８の（Ｂ）は図８の（Ａ）の半導体素子２Ｃにエポキシ系の絶縁樹脂をディスペンサー１０により半導体素子２Ｃの端部に塗布する工程を示す。なお、絶縁樹脂はゴム系の樹脂でも良く、例えばスチレン系樹脂などである。 FIG. 7 shows a quadrangular back surface on which the bump electrodes 4 of the semiconductor element 2C in the third embodiment are formed. As shown in FIG. 7, in the semiconductor element 2 </ b> C according to the third embodiment, four insulating protection portions 5 </ b> C are formed at the back end (corner) where the plurality of bump electrodes 4 are formed.
Next, a method for manufacturing the insulating protection portion 5C in the semiconductor element 2C shown in FIG. 7 will be described. FIG. 8 illustrates a method for manufacturing the semiconductor element 2C in the semiconductor device of the third embodiment.
FIG. 8A shows a state in which a plurality of bump electrodes 4 are formed on a semiconductor element 2C which is a semiconductor chip.
FIG. 8B shows a step of applying an epoxy-based insulating resin to the end portion of the semiconductor element 2C by the dispenser 10 to the semiconductor element 2C of FIG. The insulating resin may be a rubber resin, such as a styrene resin.

次に、図８の（Ｃ）に示す樹脂硬化工程において、加熱されているステージ上に配置され、例えば１５０〜２００℃で約５分間、加熱される。このように加熱処理された半導体素子２Ｃの背面には、端部に略半球状の絶縁保護部５Ｃが４箇所形成される。この絶縁保護部５Ｃは、厚みが５〜３０μｍの範囲内で、四角い背面の各辺の略中間位置に１箇所形成されている。このように形成された半導体素子２Ｃは、フィルム基板１上の所望の位置に配置される。そして、半導体素子２Ｃのバンプ電極４が電極３上に位置決めされ、加圧加熱することにより、バンプ電極４が溶けて電極３に接続される。この電極３とバンプ電極４との接続工程において、半導体素子２Ｃの端部(コーナー)がフィルム基板１上の電極３に直接に接触することがなく、電極３が傷付けられたり、破損することが防止されている。なお、実施の形態３においては、絶縁保護部５Ｃが半導体素子２Ｃの背面における各辺に１箇所だけ設けた例で説明したが、半導体素子の形状に応じて複数箇所に設けても良い。   Next, in the resin curing step shown in FIG. 8C, the resin is placed on a heated stage and heated at, for example, 150 to 200 ° C. for about 5 minutes. Four substantially hemispherical insulating protection portions 5C are formed at the end portions on the back surface of the semiconductor element 2C thus heat-treated. The insulating protection portion 5C is formed at one location at a substantially middle position on each side of the square back surface within a thickness range of 5 to 30 μm. The semiconductor element 2 </ b> C thus formed is arranged at a desired position on the film substrate 1. Then, the bump electrode 4 of the semiconductor element 2 </ b> C is positioned on the electrode 3 and heated under pressure, whereby the bump electrode 4 is melted and connected to the electrode 3. In the connection process between the electrode 3 and the bump electrode 4, the end (corner) of the semiconductor element 2C is not in direct contact with the electrode 3 on the film substrate 1, and the electrode 3 may be damaged or damaged. It is prevented. In the third embodiment, the example in which the insulation protection portion 5C is provided only at one place on each side of the back surface of the semiconductor element 2C has been described.

実施の形態３においては、絶縁保護部５Ｃが半導体素子２Ｃの背面における必要最小個数にのみ形成されているため、モールディング工程において、半導体素子２Ｃとフィルム基板１との間に樹脂を容易に注入することができる。この結果、半導体素子２Ｃとフィルム基板１との間の隙間に空洞や気泡のない封止部６を確実に形成することができる。また、このモールディング工程においても、半導体素子２Ｃの端部がフィルム基板１上の電極３に接触することが防止されている。実施の形態３における絶縁保護部５Ｃは、弾性変形する樹脂により形成されているため、半導体素子２Ｃにおけるバンプ電極４が形成された面からフィルム基板１の表面までの距離を所望の距離、例えば少なくとも１０μｍ以上、好ましくは１０〜１５μｍの範囲内の所望の値となるよう容易に設定することができる。このように実施の形態３における半導体素子２Ｃは、フィルム基板１との間に所望のギャップを有しており、且つ絶縁保護部５Ｃが樹脂注入を阻害するような位置に形成されていないため、モールディング工程において、半導体素子２Ｃとフィルム基板１との間に樹脂を容易に、かつ確実に注入することが可能となる。   In the third embodiment, since the insulating protection portions 5C are formed only in the necessary minimum number on the back surface of the semiconductor element 2C, the resin is easily injected between the semiconductor element 2C and the film substrate 1 in the molding process. be able to. As a result, the sealing part 6 free from cavities and bubbles can be reliably formed in the gap between the semiconductor element 2 </ b> C and the film substrate 1. Also in this molding process, the end of the semiconductor element 2 </ b> C is prevented from contacting the electrode 3 on the film substrate 1. Since the insulating protection portion 5C in the third embodiment is formed of an elastically deformable resin, the distance from the surface on which the bump electrode 4 is formed in the semiconductor element 2C to the surface of the film substrate 1 is set to a desired distance, for example, at least It can be easily set to be a desired value within a range of 10 μm or more, preferably 10 to 15 μm. As described above, the semiconductor element 2C according to the third embodiment has a desired gap between the film substrate 1 and the insulating protection portion 5C is not formed at a position where resin injection is inhibited. In the molding process, the resin can be easily and reliably injected between the semiconductor element 2C and the film substrate 1.

《実施の形態４》
以下、本発明に係る実施の形態４の半導体装置について説明する。実施の形態４の半導体装置において、前述の実施の形態１の半導体装置と異なる点は、半導体素子に形成される絶縁保護部の形状及びその製造方法である。実施の形態４の説明においては、実施の形態１と同じ機能、構成を有するものには同じ符号を付して、それらの詳細な説明は実施の形態１の説明を適用する。 << Embodiment 4 >>
The semiconductor device according to the fourth embodiment of the present invention will be described below. The semiconductor device according to the fourth embodiment is different from the semiconductor device according to the first embodiment in the shape of the insulating protection portion formed in the semiconductor element and the manufacturing method thereof. In the description of the fourth embodiment, components having the same functions and configurations as those of the first embodiment are denoted by the same reference numerals, and the description of the first embodiment is applied to the detailed description thereof.

実施の形態４の半導体装置は、実施の形態１と同様に、フィルム基板１上に形成された電極３に半導体素子２Ｄのバンプ電極４が接続されている。半導体素子２Ｄとフィルム基板１との間にはエポキシ系の樹脂の封止部６がモールディングされて、フィルム基板１上の電極３と半導体素子２Ｄのバンプ電極４との接合部分が確実に封止されている。
実施の形態４における半導体素子２Ｄにおいて、複数のバンプ電極４が形成されている背面には絶縁樹脂で構成された絶縁保護部５Ｄが形成されている。この絶縁保護部５Ｄは、半導体素子２Ｄがフィルム基板１上に実装されるときや、モールディング工程において半導体素子２Ｄの端部が電極部分に直接接触することを防止するものである。 In the semiconductor device according to the fourth embodiment, the bump electrode 4 of the semiconductor element 2D is connected to the electrode 3 formed on the film substrate 1 as in the first embodiment. An epoxy-based resin sealing portion 6 is molded between the semiconductor element 2D and the film substrate 1 so that the joint between the electrode 3 on the film substrate 1 and the bump electrode 4 of the semiconductor element 2D is securely sealed. Has been.
In the semiconductor element 2D in the fourth embodiment, an insulation protection portion 5D made of an insulating resin is formed on the back surface on which the plurality of bump electrodes 4 are formed. The insulation protection portion 5D prevents the end portion of the semiconductor element 2D from directly contacting the electrode portion when the semiconductor element 2D is mounted on the film substrate 1 or in a molding process.

図９は実施の形態４における半導体素子２Ｄのバンプ電極４が形成された背面を示している。図９に示すように、実施の形態４における半導体素子２Ｄにおいて、複数のバンプ電極４が形成された面に膜状の絶縁保護部５Ｄが形成されている。実施の形態４における絶縁保護部５Ｄは、半導体素子２Ｄの背面におけるバンプ電極４以外の領域を覆うよう形成されている。
次に、図９に示した半導体素子２Ｄにおける絶縁保護部５Ｄの製造方法について説明する。図１０は実施の形態４の半導体装置における半導体素子２Ｄの製造方法を説明する図である。 FIG. 9 shows the back surface on which the bump electrode 4 of the semiconductor element 2D in the fourth embodiment is formed. As shown in FIG. 9, in the semiconductor element 2 </ b> D according to the fourth embodiment, a film-like insulation protection portion 5 </ b> D is formed on the surface on which the plurality of bump electrodes 4 are formed. The insulation protection part 5D in the fourth embodiment is formed so as to cover a region other than the bump electrode 4 on the back surface of the semiconductor element 2D.
Next, a method for manufacturing the insulation protection portion 5D in the semiconductor element 2D shown in FIG. 9 will be described. FIG. 10 illustrates a method for manufacturing the semiconductor element 2D in the semiconductor device of the fourth embodiment.

図１０の（Ａ）は半導体チップである半導体素子２Ｄ上に複数のバンプ電極４が形成されている状態を示す。
図１０の（Ｂ）は図１０の（Ａ）の半導体素子２Ｄにポジ型のレジスト５ｄをスピンコーティングにより塗布した状態を示す。実施の形態４においては、ポジ型のレジスト５ｄとしてアクリル系の紫外線硬化型樹脂を用いた。ここで用いるレジスト５ｄの材料は、封止部６の材料であるエポキシ系樹脂に対して濡れ性の良いものが選ばれる。このようにエポキシ系樹脂に対して濡れ性の良い材料を選ぶことにより、封止部６の樹脂による封止性能が向上する。なお、レジスト５ｄの塗布方法としては、スピンコーティングに限定されるものではなく、一般的に用いられる塗布方法が利用できる。 FIG. 10A shows a state in which a plurality of bump electrodes 4 are formed on a semiconductor element 2D which is a semiconductor chip.
FIG. 10B shows a state in which a positive resist 5d is applied to the semiconductor element 2D of FIG. 10A by spin coating. In the fourth embodiment, an acrylic ultraviolet curable resin is used as the positive resist 5d. As the material of the resist 5d used here, a material having good wettability with respect to the epoxy resin that is the material of the sealing portion 6 is selected. Thus, the sealing performance by the resin of the sealing part 6 improves by selecting a material with good wettability with respect to the epoxy resin. The application method of the resist 5d is not limited to spin coating, and a commonly used application method can be used.

次に、図１０の（Ｃ）に示すように、半導体素子２Ｄにおけるバンプ電極４が形成されている部分をマスキングして紫外線を照射し、現像、洗浄、そして硬化処理が施される。その結果、図１０の（Ｄ）に示すように、半導体素子２Ｄの背面において、バンプ電極４が形成されている部分のレジスト５ｄは除去され、残りの面に絶縁樹脂で形成された絶縁保護部５Ｄが形成される。この絶縁保護部５Ｄは、厚みが１〜５μｍの範囲内となるよう形成される。このように形成された半導体素子２Ｄは、フィルム基板１上の所望の位置に配置される。そして、半導体素子２Ｄのバンプ電極４が電極３上に位置決めされ、加圧加熱することにより、バンプ電極４が溶けて電極３に接続される。この電極３とバンプ電極４との接続工程において、半導体素子２Ｄの端部(コーナー)がフィルム基板１上の電極３に直接に接触することがなく、電極３が傷付けられたり、破損することが防止されている。   Next, as shown in FIG. 10C, the portion of the semiconductor element 2D where the bump electrode 4 is formed is masked and irradiated with ultraviolet rays, and development, washing, and curing are performed. As a result, as shown in FIG. 10D, the resist 5d in the portion where the bump electrode 4 is formed is removed from the back surface of the semiconductor element 2D, and the insulating protection portion formed of the insulating resin on the remaining surface. 5D is formed. This insulation protection part 5D is formed to have a thickness in the range of 1 to 5 μm. The semiconductor element 2 </ b> D formed in this way is arranged at a desired position on the film substrate 1. Then, the bump electrode 4 of the semiconductor element 2D is positioned on the electrode 3 and is heated under pressure, whereby the bump electrode 4 is melted and connected to the electrode 3. In the connection process between the electrode 3 and the bump electrode 4, the end (corner) of the semiconductor element 2D is not in direct contact with the electrode 3 on the film substrate 1, and the electrode 3 may be damaged or damaged. It is prevented.

実施の形態４においては、半導体素子２Ｄの背面にある絶縁保護部５Ｄの表面からフィルム基板１の表面までの距離は少なくとも１０μｍ以上、好ましくは１０〜１５μｍの範囲内のギャップを有している。このように半導体素子２Ｄとフィルム基板１との間が所望のギャップを有しているため、モルディング工程において、半導体素子２Ｄとフィルム基板１との間に樹脂を容易に注入することができる。この結果、半導体素子２Ｄとフィルム基板１との間の隙間に空洞や気泡のない封止部６を確実に形成することができる。また、このモールディング工程において、半導体素子２Ｄの端部がフィルム基板１上の電極３に接触しても、その端部は絶縁保護部５Ｄにより被覆されているため電極３が傷付けられることが防止されている。   In Embodiment 4, the distance from the surface of the insulation protection part 5D on the back surface of the semiconductor element 2D to the surface of the film substrate 1 has a gap in the range of at least 10 μm or more, preferably 10 to 15 μm. As described above, since the semiconductor element 2D and the film substrate 1 have a desired gap, the resin can be easily injected between the semiconductor element 2D and the film substrate 1 in the molding process. As a result, the sealing part 6 free from cavities and bubbles can be reliably formed in the gap between the semiconductor element 2D and the film substrate 1. Further, in this molding process, even if the end portion of the semiconductor element 2D comes into contact with the electrode 3 on the film substrate 1, the end portion is covered with the insulating protection portion 5D, so that the electrode 3 is prevented from being damaged. ing.

《実施の形態５》
以下、本発明に係る実施の形態５の半導体装置について説明する。実施の形態５の半導体装置において、前述の実施の形態１の半導体装置と異なる点は、半導体素子に形成される絶縁保護部の形状及びその製造方法である。実施の形態５の説明においては、実施の形態１と同じ機能、構成を有するものには同じ符号を付して、それらの詳細な説明は実施の形態１の説明を適用する。 << Embodiment 5 >>
The semiconductor device according to the fifth embodiment of the present invention will be described below. The semiconductor device according to the fifth embodiment differs from the semiconductor device according to the first embodiment in the shape of the insulating protection portion formed in the semiconductor element and the manufacturing method thereof. In the description of the fifth embodiment, components having the same functions and configurations as those of the first embodiment are denoted by the same reference numerals, and the description of the first embodiment is applied to the detailed description thereof.

実施の形態５の半導体装置は、実施の形態１と同様に、フィルム基板１上に形成された電極３に半導体素子２Ｅのバンプ電極４が接続されている。半導体素子２Ｅとフィルム基板１との間にはエポキシ系の樹脂の封止部６がモールディングされて、フィルム基板１上の電極３と半導体素子２Ｅのバンプ電極４との接合部分が確実に封止されている。
実施の形態５における半導体素子２Ｅにおいて、複数のバンプ電極４が形成されている背面には絶縁樹脂で構成された絶縁保護部５Ｅが形成されている。この絶縁保護部５Ｅは、半導体素子２Ｅがフィルム基板１上に実装されるときや、モールディング工程において半導体素子２Ｅの端部が電極部分に直接接触することを防止するものである。 In the semiconductor device according to the fifth embodiment, the bump electrode 4 of the semiconductor element 2E is connected to the electrode 3 formed on the film substrate 1 as in the first embodiment. An epoxy resin sealing portion 6 is molded between the semiconductor element 2E and the film substrate 1 so that the joint between the electrode 3 on the film substrate 1 and the bump electrode 4 of the semiconductor element 2E is securely sealed. Has been.
In the semiconductor element 2E in the fifth embodiment, an insulation protection portion 5E made of an insulating resin is formed on the back surface on which the plurality of bump electrodes 4 are formed. The insulation protection portion 5E prevents the end portion of the semiconductor element 2E from coming into direct contact with the electrode portion when the semiconductor element 2E is mounted on the film substrate 1 or in a molding process.

図１１は実施の形態５における半導体素子２Ｅのバンプ電極４が形成された背面を示している。図１１に示すように、実施の形態５における半導体素子２Ｅにおいて、複数のバンプ電極４が形成された面に膜状の絶縁保護部５Ｅが形成されている。実施の形態５における絶縁保護部５Ｅは、半導体素子２Ｅの背面におけるバンプ電極４に近接した領域で、その背面における端部（コーナー）とバンプ電極４との間の領域に形成されている。
次に、図１１に示した半導体素子２Ｅにおける絶縁保護部５Ｅの製造方法について説明する。図１２は実施の形態５の半導体装置における半導体素子２Ｅの製造方法を説明する図である。 FIG. 11 shows the back surface on which the bump electrode 4 of the semiconductor element 2E in the fifth embodiment is formed. As shown in FIG. 11, in the semiconductor element 2E according to the fifth embodiment, a film-like insulation protection part 5E is formed on the surface on which the plurality of bump electrodes 4 are formed. The insulation protection part 5E in the fifth embodiment is formed in a region near the bump electrode 4 on the back surface of the semiconductor element 2E and between the end portion (corner) on the back surface and the bump electrode 4.
Next, a method for manufacturing the insulation protection part 5E in the semiconductor element 2E shown in FIG. 11 will be described. FIG. 12 is a diagram illustrating a method for manufacturing the semiconductor element 2E in the semiconductor device of the fifth embodiment.

図１２の（Ａ）は半導体チップである半導体素子２Ｅ上に複数のバンプ電極４が形成されている状態を示す。
図１２の（Ｂ）は図１２の（Ａ）の半導体素子２Ｅにポジ型のレジスト５ｅをスピンコーティングにより塗布した状態を示す。実施の形態５においては、ポジ型のレジスト５ｅとしてアクリル系の紫外線硬化型樹脂を用いた。なお、レジスト５ｅの塗布方法としては、スピンコーティングに限定されるものではなく、一般的に用いられる塗布方法が利用できる。 FIG. 12A shows a state in which a plurality of bump electrodes 4 are formed on a semiconductor element 2E which is a semiconductor chip.
FIG. 12B shows a state in which a positive resist 5e is applied to the semiconductor element 2E of FIG. 12A by spin coating. In the fifth embodiment, an acrylic ultraviolet curable resin is used as the positive resist 5e. Note that the application method of the resist 5e is not limited to spin coating, and a commonly used application method can be used.

次に、図１２の（Ｃ）に示すように、半導体素子２Ｅの背面におけるバンプ電極４から外側の領域を除いた部分をマスキングして紫外線を照射し、現像、洗浄、そして硬化処理が施される。その結果、図１１及び図１２の（Ｄ）に示すように、半導体素子２Ｅの背面において、バンプ電極４から外側の領域に絶縁樹脂で形成された絶縁保護部５Ｅが形成される。この絶縁保護部５Ｅは、厚みが１〜５μｍの範囲内となるよう形成されている。このように形成された半導体素子２Ｅは、フィルム基板１上の所望の位置に配置される。そして、半導体素子２Ｅのバンプ電極４が電極３上に位置決めされ、加圧加熱することにより、バンプ電極４が溶けて電極３に接続される。この電極３とバンプ電極４との接続工程において、半導体素子２Ｅの端部(コーナー)がフィルム基板１上の電極３に直接に接触することがなく、電極３が傷付けられたり、破損することが防止されている。   Next, as shown in FIG. 12C, the portion of the back surface of the semiconductor element 2E excluding the outer region from the bump electrode 4 is masked and irradiated with ultraviolet rays, and development, cleaning, and curing are performed. The As a result, as shown in FIG. 11 and FIG. 12D, an insulating protection portion 5E made of an insulating resin is formed on the back surface of the semiconductor element 2E in a region outside the bump electrode 4. The insulation protection part 5E is formed to have a thickness in the range of 1 to 5 μm. The semiconductor element 2 </ b> E formed in this way is disposed at a desired position on the film substrate 1. The bump electrode 4 of the semiconductor element 2E is positioned on the electrode 3 and heated under pressure, whereby the bump electrode 4 is melted and connected to the electrode 3. In the connection process between the electrode 3 and the bump electrode 4, the end (corner) of the semiconductor element 2E is not in direct contact with the electrode 3 on the film substrate 1, and the electrode 3 may be damaged or damaged. It is prevented.

実施の形態５において、半導体素子２Ｅの背面にある絶縁保護部５Ｅの表面からフィルム基板１の表面までの距離は少なくとも１０μｍ以上、好ましくは１０〜１５μｍの範囲内のギャップを有している。このように半導体素子２Ｅとフィルム基板１との間が所望のギャップを有しているため、モルディング工程においても、半導体素子２Ｅとフィルム基板１との間に樹脂を容易に注入することができる。この結果、半導体素子２Ｅとフィルム基板１との間の隙間に空洞や気泡のない封止部６を確実に形成することができる。また、このモールディング工程において、半導体素子２Ｅにおけるバンプ電極４近傍の端部が、フィルム基板１の反り返りによりフィルム基板１上の電極３に接触しても、その端部は絶縁保護部５Ｅにより被覆されているため電極３が傷付けられることがない。   In Embodiment 5, the distance from the surface of the insulation protection part 5E on the back surface of the semiconductor element 2E to the surface of the film substrate 1 has a gap in the range of at least 10 μm or more, preferably 10 to 15 μm. As described above, since the semiconductor element 2E and the film substrate 1 have a desired gap, the resin can be easily injected between the semiconductor element 2E and the film substrate 1 even in the molding process. . As a result, the sealing part 6 having no cavities or bubbles can be reliably formed in the gap between the semiconductor element 2E and the film substrate 1. Further, in this molding process, even if the end portion of the semiconductor element 2E near the bump electrode 4 comes into contact with the electrode 3 on the film substrate 1 due to the curvature of the film substrate 1, the end portion is covered with the insulating protection portion 5E. Therefore, the electrode 3 is not damaged.

なお、上記の実施の形態５においては、絶縁保護部５Ｅを各バンプ電極４に近接して形成した例で説明したが、絶縁保護部５Ｅは全てのバンプ電極４に対応して形成する必要は無く、その半導体素子の形状に応じて形成位置をさらに少ない個数に限定しても良い。   In the fifth embodiment, the example in which the insulation protection part 5E is formed close to each bump electrode 4 has been described. However, the insulation protection part 5E needs to be formed corresponding to all the bump electrodes 4. Alternatively, the number of formation positions may be limited to a smaller number depending on the shape of the semiconductor element.

《実施の形態６》
以下、本発明に係る実施の形態６の半導体装置について説明する。実施の形態６の半導体装置において、前述の実施の形態１の半導体装置と異なる点は、半導体素子の形状及びその製造方法である。実施の形態６の説明においては、実施の形態１と同じ機能、構成を有するものには同じ符号を付して、それらの詳細な説明は実施の形態１の説明を適用する。 << Embodiment 6 >>
The semiconductor device according to the sixth embodiment of the present invention will be described below. The semiconductor device of the sixth embodiment is different from the semiconductor device of the first embodiment in the shape of the semiconductor element and the manufacturing method thereof. In the description of the sixth embodiment, components having the same functions and configurations as those of the first embodiment are denoted by the same reference numerals, and the description of the first embodiment is applied to the detailed description thereof.

図１３は本発明に係る実施の形態６の半導体装置の構成を示す断面図である。前述の実施の形態１から５においては、半導体素子の背面部分に絶縁保護部を形成して、電極３と半導体素子２との直接的な接触を無くし、電極の破損等を防止した構成である。なお、図１３においては、封止部６を形成する前の段階を示しており、フィルム基板１が湾曲した状態を示す。実施の形態６の半導体装置においては、図１３に示すように、半導体素子２Ｆのコーナー部７が鈍角となるよう形成されている。このコーナー部７は、半導体素子２Ｆにおいて、フィルム基板１に対向する面、すなわちバンプ電極４が設けられている面の外縁部分に形成されている。このようにコーナー部７を形成することにより、電極３と半導体素子２Ｆとの接触が抑制され、且つもし電極３と半導体素子２Ｆのコーナー部７が接触した場合であっても、電極３において傷付き破損することが起こりにくい構成である。   FIG. 13 is a sectional view showing the configuration of the semiconductor device according to the sixth embodiment of the present invention. In the above-described first to fifth embodiments, an insulating protection portion is formed on the back surface portion of the semiconductor element to eliminate direct contact between the electrode 3 and the semiconductor element 2 and prevent damage to the electrode. . In addition, in FIG. 13, the stage before forming the sealing part 6 is shown, and the film substrate 1 shows the curved state. In the semiconductor device of the sixth embodiment, as shown in FIG. 13, the corner portion 7 of the semiconductor element 2F is formed to have an obtuse angle. The corner portion 7 is formed in the outer edge portion of the surface facing the film substrate 1, that is, the surface on which the bump electrode 4 is provided, in the semiconductor element 2F. By forming the corner portion 7 in this way, the contact between the electrode 3 and the semiconductor element 2F is suppressed, and even if the electrode 3 and the corner portion 7 of the semiconductor element 2F are in contact with each other, the electrode 3 is not damaged. It is a configuration that is unlikely to break.

半導体素子２Ｆのコーナー部７の断面形状は、図１４の（ａ）に示すように、略曲面形状である。但し、少なくとも、図１４の（ｂ）に示すように、半導体素子における背面と側面の間の略直角の角が切断されている形状でも良い。すなわち、コーナー部７の断面形状は、少なくとも９０°を超える鈍角を持つ形状であれば良い。   The cross-sectional shape of the corner portion 7 of the semiconductor element 2F is a substantially curved surface shape as shown in FIG. However, as shown in FIG. 14B, at least a substantially right angle between the back surface and the side surface of the semiconductor element may be cut. That is, the cross-sectional shape of the corner portion 7 may be a shape having an obtuse angle exceeding 90 °.

次に、半導体素子２Ｆのコーナー部７の作成方法について説明する。
半導体素子２Ｆにおいてコーナー部７を形成する方法として、研磨による形成方法があるが、半導体素子２Ｆは脆く割れやすい構造であるため、実施の形態６においては、以下の形成方法を用いた。
図１５は実施の形態６の半導体装置におけるコーナー部７の形成方法を示す図である。半導体ウェハー１５を切断する場合において、図１５の（ａ）に示すように、切欠き８を形成する。この切欠き８の形成方法は、ダイシング（切断）工程のダイヤモンドブレードの形状に左右され、半導体ウェハー１５上の切断位置を示す線をダイシング（切断）することでなされる。このとき、半導体ウェハー１５は、水平面のステージ上に固定されて、鉛直上に配置されたダイシングブレ−ドにより切削される。このとき用いられるダイヤモンドを有する刃先の形状は、切欠き８の形状に応じて設定される。 Next, a method for creating the corner portion 7 of the semiconductor element 2F will be described.
As a method for forming the corner portion 7 in the semiconductor element 2F, there is a formation method by polishing. However, since the semiconductor element 2F has a brittle and easily cracked structure, the following formation method is used in the sixth embodiment.
FIG. 15 is a diagram illustrating a method of forming the corner portion 7 in the semiconductor device of the sixth embodiment. When the semiconductor wafer 15 is cut, a notch 8 is formed as shown in FIG. The method of forming the notch 8 depends on the shape of the diamond blade in the dicing (cutting) step, and is performed by dicing (cutting) a line indicating the cutting position on the semiconductor wafer 15. At this time, the semiconductor wafer 15 is fixed on a horizontal stage and cut by a dicing blade disposed vertically. The shape of the cutting edge having diamond used at this time is set according to the shape of the notch 8.

次に、図１５の（ｂ）に示すように、上記のように形成された切欠き８にそって前記のダイシングブレ−ドよりも細いブレ−ドを用いて半導体ウェハー１５は切断される。このように切断されて形成された半導体チップである半導体素子２Ｆにおいては、そのコーナー部７が斜行した面で切断されている。この結果、コーナー部７には鋭角部分が無く鈍角を有する断面形状となる。
次に、半導体装置におけるコーナー部７の別の形成方法について説明する。この形成方法においては、半導体ウェハー１５をエッチングによりダイシング（切断）して半導体素子２Ｆを形成する。図１６は半導体ウェハー１５をエッチングにより切断する方法を示す図である。図１６の（Ａ）において、半導体ウェハー１５の全面にレジスト１２が塗布される。ここで用いるレジスト１２の材料としては、例えば紫外線硬化型樹脂が好ましい。なお、図１６においては省略しているが、半導体ウェハー１５には金メッキによるバンプ電極が形成されている。次に、半導体ウェハー１５に対して、切断する位置に対向した部分が開口したレジストパターンが配置され、露光される。このレジストパターンを配置して露光する処理は、半導体ウェハー１５の両面に対して行われる（図１６の（Ｂ））。このとき、現像、洗浄、硬化の各処理が順次行われる。 Next, as shown in FIG. 15B, the semiconductor wafer 15 is cut along the notches 8 formed as described above using a blade that is thinner than the dicing blade. In the semiconductor element 2F, which is a semiconductor chip formed by cutting in this way, the corner portion 7 is cut along an oblique surface. As a result, the corner portion 7 does not have an acute angle portion and has a cross-sectional shape having an obtuse angle.
Next, another method for forming the corner portion 7 in the semiconductor device will be described. In this formation method, the semiconductor element 2F is formed by dicing (cutting) the semiconductor wafer 15 by etching. FIG. 16 is a view showing a method of cutting the semiconductor wafer 15 by etching. In FIG. 16A, a resist 12 is applied to the entire surface of the semiconductor wafer 15. As a material of the resist 12 used here, for example, an ultraviolet curable resin is preferable. Although omitted in FIG. 16, bump electrodes are formed on the semiconductor wafer 15 by gold plating. Next, a resist pattern having an opening at a portion facing the position to be cut is disposed on the semiconductor wafer 15 and exposed. The process of arranging and exposing the resist pattern is performed on both surfaces of the semiconductor wafer 15 ((B) of FIG. 16). At this time, development, washing, and curing processes are sequentially performed.

次に、図１６の（Ｃ）に示すように、露光処理された半導体ウェハー１５は、フッ酸系のエッチング液２０に浸漬され、半導体ウェハー１５の所望の位置がエッチングされる。図１６の（Ｄ）はエッチング液２０により溶融され切断された半導体ウェハー１５の状態を示す図である。このとき用いられるエッチング液２０は、等方性エッチング液が用いられている。その後、レジスト１２が除去されて、半導体ウェハー１５は所望の位置で切断された状態（図１６の（Ｅ））となる。このように切断された半導体ウェハー１５は、その切断面が鋭角な部分のない滑らかな形状となる。なお、上記においては、露光処理された半導体ウェハー１５をエッチング液２０に浸漬した例で説明したが、露光処理された半導体ウェハー１５に対してエッチング液のシャワーをかける方法で切断しても良い。バンプ電極は、金メッキにより作製した例で説明したが、切断後の半導体ウェハーに対してバンプボンダー装置により作製しても良い。   Next, as shown in FIG. 16C, the exposed semiconductor wafer 15 is immersed in a hydrofluoric acid-based etching solution 20, and a desired position of the semiconductor wafer 15 is etched. FIG. 16D shows the state of the semiconductor wafer 15 melted and cut by the etching solution 20. An isotropic etchant is used as the etchant 20 used at this time. Thereafter, the resist 12 is removed, and the semiconductor wafer 15 is cut at a desired position ((E) in FIG. 16). The semiconductor wafer 15 cut in this way has a smooth shape with no sharp corners on the cut surface. In the above description, the example in which the exposed semiconductor wafer 15 is immersed in the etching solution 20 has been described. However, the exposed semiconductor wafer 15 may be cut by a method of showering the etching solution. The bump electrode has been described as an example of being produced by gold plating, but it may be produced by a bump bonder device on a semiconductor wafer after cutting.

上記のように、実施の形態６における半導体素子２Ｆにおいては、コーナー部７が鈍角で形成されているため、フィルム基板１上の電極３とコーナー部７が接触しても、電極３が半導体素子２Ｆにより傷付けられることが防止されている。
また、実施の形態６においては、簡単な製造工程を追加するだけで、信頼性の高い半導体装置を製造することが可能となる。実施の形態６の半導体装置の製造方法は、高密度実装のフィルム基板に適用することが可能であり、高性能機器の製造コストの抑制効果がある。
さらに、実施の形態６における半導体素子２Ｆにコーナー部７が形成されているため、樹脂をモールディングして封止部を形成する工程において、樹脂の注入を容易に、且つ確実に行うことが可能となる。 As described above, in semiconductor element 2F in the sixth embodiment, corner portion 7 is formed at an obtuse angle, and therefore, even if electrode 3 on film substrate 1 and corner portion 7 are in contact, electrode 3 is a semiconductor element. It is prevented from being damaged by 2F.
In the sixth embodiment, a highly reliable semiconductor device can be manufactured only by adding a simple manufacturing process. The semiconductor device manufacturing method of the sixth embodiment can be applied to a high-density mounting film substrate, and has an effect of suppressing the manufacturing cost of high-performance equipment.
Furthermore, since the corner portion 7 is formed in the semiconductor element 2F in the sixth embodiment, it is possible to easily and surely inject the resin in the step of molding the resin to form the sealing portion. Become.

《実施の形態７》
以下、本発明に係る実施の形態７の半導体装置について説明する。実施の形態７の半導体装置は、フィルム基板上の半導体素子の上部にカバーシート２０が設けられている。実施の形態７においては、前述の実施の形態１から６において説明した半導体素子を用いることが可能である。実施の形態７の説明においては、実施の形態１と同じ機能、構成を有するものには同じ符号を付して、それらの詳細な説明は実施の形態１の説明を適用する。 << Embodiment 7 >>
The semiconductor device according to the seventh embodiment of the present invention will be described below. In the semiconductor device of the seventh embodiment, a cover sheet 20 is provided on the upper part of the semiconductor element on the film substrate. In the seventh embodiment, the semiconductor element described in the first to sixth embodiments can be used. In the description of the seventh embodiment, components having the same functions and configurations as those of the first embodiment are denoted by the same reference numerals, and the description of the first embodiment is applied to the detailed description thereof.

図１７は本発明に係る実施の形態７の半導体装置を示す斜視図である。図１８は実施の形態７の半導体装置の構成を示す断面図である。
実施の形態７の半導体装置において、フィルム基板１上に電極３が形成されており、その電極３上にバンプ電極４を介して、半導体素子２Ｇが接続されている。実施の形態７の半導体装置においては、半導体素子２Ｇの上に、シートカバー２０が設けられている。このシートカバー２０は、電磁シールドの効果を有する材料で形成されており、厚みは０．１ｍｍから１．０ｍｍの範囲内に設定されている。なお、電磁シールドの効果を有する材料としては、例えば銅箔がラミネートされた絶縁性樹脂がある。 FIG. 17 is a perspective view showing a semiconductor device according to the seventh embodiment of the present invention. FIG. 18 is a cross-sectional view showing the configuration of the semiconductor device of the seventh embodiment.
In the semiconductor device of the seventh embodiment, an electrode 3 is formed on a film substrate 1, and a semiconductor element 2G is connected to the electrode 3 via a bump electrode 4. In the semiconductor device of the seventh embodiment, the seat cover 20 is provided on the semiconductor element 2G. The seat cover 20 is formed of a material having an electromagnetic shielding effect, and the thickness is set within a range of 0.1 mm to 1.0 mm. An example of a material having an electromagnetic shielding effect is an insulating resin laminated with a copper foil, for example.

図１７に示すように、実施の形態７において用いた半導体素子２Ｇは、その平面形状が長方形である。この長方形の半導体素子２Ｇに対してその両側の短辺側部分を覆うようシートカバー２０がフィルム基板１に固着されている。一方、半導体素子２Ｇにおける長辺側部分はシートカバー２０から露出した状態である。
実施の形態７の半導体装置の製造においては、例えば前述の実施の形態１から６において説明した半導体素子２Ｇを、電極３を有するフィルム基板１上に配置して、加熱圧着して、半導体素子２Ｇを所望の電極３にバンプ電極４を介して接続する。その後、シートカバー２０を半導体素子２Ｇの上面に配置する。このように配置されたシートカバー２０は、固着治具１３により加熱押圧される。このときの状態を図１９に示す。図１９に示すように、シートカバー２０における固着部分とフィルム電極１との間には接着剤１４が塗布されている。実施の形態７の半導体装置においては、半導体素子２Ｇの長手方向の両側でシートカバー２０が接着剤１４によりフィルム基板１に固着される。 As shown in FIG. 17, the semiconductor element 2G used in the seventh embodiment has a rectangular planar shape. A sheet cover 20 is fixed to the film substrate 1 so as to cover the short side portions on both sides of the rectangular semiconductor element 2G. On the other hand, the long side portion of the semiconductor element 2G is exposed from the seat cover 20.
In the manufacture of the semiconductor device of the seventh embodiment, for example, the semiconductor element 2G described in the first to sixth embodiments is placed on the film substrate 1 having the electrode 3, and is thermocompression-bonded. Is connected to a desired electrode 3 via a bump electrode 4. Thereafter, the seat cover 20 is disposed on the upper surface of the semiconductor element 2G. The seat cover 20 thus arranged is heated and pressed by the fixing jig 13. The state at this time is shown in FIG. As shown in FIG. 19, an adhesive 14 is applied between the fixed portion of the seat cover 20 and the film electrode 1. In the semiconductor device of the seventh embodiment, the sheet cover 20 is fixed to the film substrate 1 by the adhesive 14 on both sides of the semiconductor element 2G in the longitudinal direction.

上記のようにシートカバー２０が半導体素子２Ｇに対して所望の位置に固着された後、半導体素子２Ｇのバンプ電極４と電極３との接合部分を覆うように樹脂がシートカバー２０の長手部分から半導体素子２Ｇの長辺側内部へ注入される。樹脂が注入されて半導体装置の封止部６が形成される。   After the seat cover 20 is fixed to a desired position with respect to the semiconductor element 2G as described above, a resin is applied from the longitudinal portion of the sheet cover 20 so as to cover the joint portion between the bump electrode 4 and the electrode 3 of the semiconductor element 2G. It is injected into the inside of the long side of the semiconductor element 2G. Resin is injected to form the sealing portion 6 of the semiconductor device.

実施の形態７においては、シートカバー２０が設けられているため、製造過程において、フィルム基板１が曲がった時でも、半導体素子２Ｇとフィルム基板１の電極３との接触が発生しにくく、発生しても衝撃を有するような激しい接触とはならない。この結果、半導体装置の製造時において、電極３が接触により傷付くことが防止され、信頼性の高い半導体装置を提供することが可能となる。
また、シートカバー２０は電磁シールド効果を有しているため、実施の形態７の半導体装置を用いた製品の性能をさらに高くすることが可能となる。
なお、シートカバー２０の材料としては、フィルム状の絶縁性樹脂がよく、フィルム基板１の材料と同じ材料でも良い。ただし、シートカバー２０の材料は、フィルム基板１より柔軟性のあるフィルムを用いると、フィルム基板１の曲がりが滑らかになり、製品への汎用性がさらに広くなる。 In the seventh embodiment, since the seat cover 20 is provided, even when the film substrate 1 is bent in the manufacturing process, the contact between the semiconductor element 2G and the electrode 3 of the film substrate 1 is less likely to occur. However, it will not be a violent contact with impact. As a result, it is possible to prevent the electrodes 3 from being damaged by contact during the manufacture of the semiconductor device, and to provide a highly reliable semiconductor device.
Further, since the seat cover 20 has an electromagnetic shielding effect, it is possible to further improve the performance of a product using the semiconductor device of the seventh embodiment.
The material of the seat cover 20 is preferably a film-like insulating resin, and may be the same material as that of the film substrate 1. However, if the film of the seat cover 20 is made of a film that is more flexible than the film substrate 1, the film substrate 1 is smoothly bent, and the versatility of the product is further increased.

また、シートカバー２０としては柔軟性を有するように、フィルム基板１と同じ材料の場合には、より薄い材料を用いると良い。例えば、フィルム基板１が、８０μｍの厚みの場合、シートカバー２０は、３分の２以下が好ましい。特に好ましいのは、半分以下の４０μｍ程度の厚みにすれば、フィルム基板１の曲がりがスムーズであり、且つ半導体素子２Ｇとフィルム基板１の電極３との接触が発生しにくく、もし発生しても電極３を傷付けるような激しい衝突とはならない。
また、フィルム基板１の材料がポリイミドであるならば、シートカバー２０の材料は、ポリエチレンなどの柔軟なシート材を選択するのが好ましい。ただし、耐熱性などの特性からの制限がある場合には、同じ種類のフィルムで上記のように、薄いものを用いると良い。 Further, in the case of the same material as the film substrate 1 so as to have flexibility, it is preferable to use a thinner material as the seat cover 20. For example, when the film substrate 1 has a thickness of 80 μm, the sheet cover 20 is preferably 2/3 or less. Particularly preferably, if the thickness is about 40 μm, which is less than half, the bending of the film substrate 1 is smooth, and the contact between the semiconductor element 2G and the electrode 3 of the film substrate 1 hardly occurs. It does not cause a violent collision that damages the electrode 3.
If the material of the film substrate 1 is polyimide, it is preferable to select a flexible sheet material such as polyethylene as the material of the seat cover 20. However, when there is a restriction from characteristics such as heat resistance, it is preferable to use a thin film of the same type as described above.

なお、シートカバー２０の形状は、半導体素子２Ｇより大きい必要があるが、あらかじめ、フィルム基板１の曲がる方向が決まっている場合には、その方向にのみ、半導体素子２Ｇより大きい形状として、その方向の両側で固着するよう構成すれば良い。
また、半導体素子２のコーナー部分を含む部分を覆うように、シートカバーを設けても良い。さらに、半導体素子２が複数実装されている場合において、シートカバーは個々に設置しても、全体をまとめて設置することも可能である。製造コストなどを考慮して、必要な半導体素子にのみシートカバーを設置しても良い。
シートカバー２０の固着方法としては、粘着剤が予め塗布されているシート状のものを所望の形状に切断して、半導体素子の上面より貼り付ける方法でも良い。または、半導体素子の上面及びフィルム基板の所望の位置に予め接着剤を塗布して、その上より切断されたシートカバー２０を貼り付けても良い。 The shape of the seat cover 20 needs to be larger than that of the semiconductor element 2G. However, when the bending direction of the film substrate 1 is determined in advance, the shape of the seat cover 20 is larger than that of the semiconductor element 2G only in that direction. What is necessary is just to comprise so that it may adhere to both sides.
Further, a sheet cover may be provided so as to cover a portion including the corner portion of the semiconductor element 2. Furthermore, when a plurality of semiconductor elements 2 are mounted, the seat covers can be installed individually or collectively. In consideration of the manufacturing cost and the like, the seat cover may be installed only on a necessary semiconductor element.
As a method for fixing the sheet cover 20, a method in which a sheet-like material to which an adhesive has been applied in advance is cut into a desired shape and attached from the upper surface of the semiconductor element may be used. Alternatively, an adhesive may be applied in advance to the upper surface of the semiconductor element and a desired position on the film substrate, and the sheet cover 20 cut from the adhesive may be attached.

以上のように、各実施の形態において詳細に説明したところから明らかなように、本発明によれば、フィルム基板上に形成された電極と半導体素子の端部が実装時に接触することを確実に防止することができるとともに、フィルム基板上に実装された半導体素子に対して樹脂のモールディングを確実に、且つ高精度に行うことができる。また、本発明は、高密度実装基板に対しても適用できる汎用性の高い半導体装置及び半導体装置の製造方法を提供するものである。
発明をある程度の詳細さをもって好適な形態について説明したが、この好適形態の現開示内容は構成の細部において変化してしかるべきものであり、各要素の組合せや順序の変化は請求された発明の範囲及び思想を逸脱することなく実現し得るものである。 As described above, as is clear from the detailed description in each embodiment, according to the present invention, it is ensured that the electrode formed on the film substrate and the end of the semiconductor element are in contact with each other during mounting. In addition to being able to prevent this, resin molding can be reliably and highly accurately performed on the semiconductor element mounted on the film substrate. In addition, the present invention provides a highly versatile semiconductor device that can be applied to a high-density mounting substrate and a method for manufacturing the semiconductor device.
Although the invention has been described in its preferred form with a certain degree of detail, the present disclosure of this preferred form should vary in the details of construction, and combinations of elements and changes in order may vary from claimed invention. It can be realized without departing from the scope and spirit.

本発明は、柔軟性を有するフィルム状の基板上に半導体素子を確実に実装した半導体装置を提供でき、電子機器の分野において有用である。   The present invention can provide a semiconductor device in which a semiconductor element is reliably mounted on a flexible film-like substrate, and is useful in the field of electronic equipment.

本発明に係る実施の形態１の半導体装置の構成を示す断面図Sectional drawing which shows the structure of the semiconductor device of Embodiment 1 which concerns on this invention. 実施の形態１における半導体素子のバンプ電極が形成された面を示す背面図The rear view which shows the surface in which the bump electrode of the semiconductor element in Embodiment 1 was formed 実施の形態１の半導体装置における半導体素子の製造方法を説明する図FIG. 6 illustrates a method for manufacturing a semiconductor element in the semiconductor device of the first embodiment. 実施の形態１の半導体装置の製造工程におけるモ−ルディング工程を示す図The figure which shows the molding process in the manufacturing process of the semiconductor device of Embodiment 1. FIG. 本発明に係る実施の形態２の半導体装置における半導体素子のバンプ電極が形成された面を示す背面図The rear view which shows the surface in which the bump electrode of the semiconductor element in the semiconductor device of Embodiment 2 which concerns on this invention was formed 実施の形態２の半導体装置における半導体素子の製造方法を説明する図8A and 8B illustrate a method for manufacturing a semiconductor element in the semiconductor device of the second embodiment. 本発明に係る実施の形態３の半導体装置における半導体素子のバンプ電極が形成された面を示す背面図The rear view which shows the surface in which the bump electrode of the semiconductor element in the semiconductor device of Embodiment 3 which concerns on this invention was formed. 実施の形態３の半導体装置における半導体素子の製造方法を説明する図8A and 8B illustrate a method for manufacturing a semiconductor element in the semiconductor device of the third embodiment. 本発明に係る実施の形態４の半導体装置における半導体素子のバンプ電極が形成された面を示す背面図The rear view which shows the surface in which the bump electrode of the semiconductor element was formed in the semiconductor device of Embodiment 4 which concerns on this invention. 実施の形態４の半導体装置における半導体素子の製造方法を説明する図8A and 8B illustrate a method for manufacturing a semiconductor element in the semiconductor device of the fourth embodiment. 本発明に係る実施の形態５の半導体装置における半導体素子のバンプ電極が形成された面を示す背面図The rear view which shows the surface in which the bump electrode of the semiconductor element in the semiconductor device of Embodiment 5 which concerns on this invention was formed. 実施の形態５の半導体装置における半導体素子の製造方法を説明する図8A and 8B illustrate a method for manufacturing a semiconductor element in the semiconductor device of the fifth embodiment. 本発明に係る実施の形態６の半導体装置の構成を示す断面図Sectional drawing which shows the structure of the semiconductor device of Embodiment 6 which concerns on this invention 実施の形態６における半導体素子のコーナー部の断面形状を示す図The figure which shows the cross-sectional shape of the corner part of the semiconductor element in Embodiment 6 本発明に係る実施の形態６の半導体装置におけるコーナー部の形成方法を示す図The figure which shows the formation method of the corner part in the semiconductor device of Embodiment 6 which concerns on this invention. 実施の形態６における製造方法において、半導体ウェハーをエッチングにより切断する方法を示す図The figure which shows the method of cut | disconnecting a semiconductor wafer by an etching in the manufacturing method in Embodiment 6. FIG. 本発明に係る実施の形態７の半導体装置を示す斜視図A perspective view showing a semiconductor device of Embodiment 7 concerning the present invention. 実施の形態７の半導体装置の構成を示す断面図Sectional drawing which shows the structure of the semiconductor device of Embodiment 7. 実施の形態７の半導体装置の製造過程において、シートカバーを半導体素子の上面に配置し、固着治具により加熱押圧される状態を示す図The figure which shows the state which arrange | positions a sheet | seat cover on the upper surface of a semiconductor element, and is heated and pressed by the fixing jig in the manufacturing process of the semiconductor device of Embodiment 7. 従来の半導体装置の構成を示す断面図Sectional drawing which shows the structure of the conventional semiconductor device

符号の説明Explanation of symbols

１ フィルム基板
２Ａ 半導体素子
３ 電極
４ バンプ電極
５Ａ 絶縁保護部
６ 封止部６
DESCRIPTION OF SYMBOLS 1 Film substrate 2A Semiconductor element 3 Electrode 4 Bump electrode 5A Insulation protection part 6 Sealing part 6

Claims (17)

柔軟な樹脂材で形成されたフィルム基板、
前記フィルム基板の少なくとも一方の面に形成され、金属膜の電極パターンで構成された電極、
前記電極に接続されたバンプ電極を有する半導体素子、
前記半導体素子における前記電極と対向する面に形成され、前記半導体素子と前記電極との直接接触を防止する絶縁保護部、及び
前記半導体素子と前記フィルム基板との間の空間内に少なくとも形成され、前記電極と前記バンプ電極とを封止する封止部、
を具備する半導体装置。 A film substrate made of a flexible resin material,
An electrode formed on at least one surface of the film substrate and configured with an electrode pattern of a metal film,
A semiconductor element having a bump electrode connected to the electrode;
Formed on a surface of the semiconductor element facing the electrode, and is formed at least in a space between the semiconductor element and the film substrate, and an insulating protection part for preventing direct contact between the semiconductor element and the electrode; A sealing portion for sealing the electrode and the bump electrode;
A semiconductor device comprising: 前記半導体素子と前記フィルム基板とのギャップが少なくとも１０μｍ以上である請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein a gap between the semiconductor element and the film substrate is at least 10 μm. 絶縁保護部が前記半導体素子における前記電極と対向する面の外縁部分にのみ形成され、前記絶縁保護部と前記フィルム電極とのギャップが所定距離を有する請求項１に記載の半導体装置。   2. The semiconductor device according to claim 1, wherein an insulation protection portion is formed only at an outer edge portion of a surface of the semiconductor element facing the electrode, and a gap between the insulation protection portion and the film electrode has a predetermined distance. 前記保護部が前記半導体素子における前記電極と対向する面が矩形状であり、前記矩形状の面における外縁コーナーにのみ形成された請求項１に記載の半導体装置。   2. The semiconductor device according to claim 1, wherein a surface of the semiconductor element facing the electrode in the semiconductor element is rectangular, and is formed only at an outer edge corner of the rectangular surface. 前記保護部が前記半導体素子における前記電極と対向する面の外縁部分の一部に形成された請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein the protection portion is formed on a part of an outer edge portion of a surface of the semiconductor element that faces the electrode. 絶縁保護部が前記半導体素子における前記電極と対向する面の全面に形成され、前記絶縁保護部と前記フィルム電極とのギャップが所定距離を有する請求項１に記載の半導体装置。   2. The semiconductor device according to claim 1, wherein an insulation protection portion is formed on an entire surface of the semiconductor element facing the electrode, and a gap between the insulation protection portion and the film electrode has a predetermined distance. 前記半導体素子における前記電極と対向する面において、絶縁保護部が前記バンプ電極と外縁部分との間に形成され、前記絶縁保護部と前記フィルム電極とのギャップが所定距離を有する請求項１に記載の半導体装置。   The insulating protection part is formed between the bump electrode and an outer edge part on the surface of the semiconductor element facing the electrode, and the gap between the insulation protection part and the film electrode has a predetermined distance. Semiconductor device. 柔軟な樹脂材で形成されたフィルム基板、
前記フィルム基板の少なくとも一方の面に形成され、金属膜の電極パターンで構成された電極、
前記電極に接続されたバンプ電極を有し、前記電極と対向する面における外縁部分のコーナが鈍角により形成された半導体素子、及び
前記半導体素子と前記フィルム基板との間に形成され、前記電極と前記バンプ電極とを封止する封止部、
を具備する半導体装置。 A film substrate made of a flexible resin material,
An electrode formed on at least one surface of the film substrate and configured with an electrode pattern of a metal film,
A semiconductor device having a bump electrode connected to the electrode, wherein a corner of an outer edge portion on a surface facing the electrode is formed at an obtuse angle, and formed between the semiconductor device and the film substrate; and A sealing portion for sealing the bump electrode;
A semiconductor device comprising: 前記半導体素子の前記コーナーが実質的な曲面により形成された請求項８に記載の半導体装置。   The semiconductor device according to claim 8, wherein the corner of the semiconductor element is formed by a substantially curved surface. 前記半導体素子の上に柔軟な樹脂材で形成されたシートカバーが密着して設けられた請求項１から９のいずれか一項に記載の半導体装置。   The semiconductor device according to claim 1, wherein a sheet cover formed of a flexible resin material is provided in close contact with the semiconductor element. 前記半導体素子の上に柔軟な樹脂材で形成されたシートカバーが密着して設けられ、前記シートカバーが電磁シールドの効果を有する材料で形成された請求項１から９のいずれか一項に記載の半導体装置。   10. The sheet cover according to claim 1, wherein a seat cover formed of a flexible resin material is provided in close contact with the semiconductor element, and the sheet cover is formed of a material having an electromagnetic shielding effect. Semiconductor device. 前記半導体素子の平面形状が長方形であり、前記シートカバーが前記半導体素子の短辺側部分を覆い、長辺側を部分を開放するよう前記フィルム基板に固着された請求項１から９のいずれか一項に記載の半導体装置。   The planar shape of the semiconductor element is a rectangle, and the sheet cover covers the short side portion of the semiconductor element and is fixed to the film substrate so as to open the long side portion. The semiconductor device according to one item. 半導体素子におけるバンプ電極を有する面にレジストを塗布する工程、
前記半導体素子の所望領域をマスキングして紫外線を照射し、現像、洗浄、そして硬化の各処理を順次行い、絶縁保護部を形成する工程、
前記半導体素子が電極を有するフィルム基板上の所望の位置に配置され、加圧加熱により前記バンプ電極と前記電極とを接続する工程、及び
前記半導体素子と前記フィルム基板との間に樹脂を注入して封止部を形成する工程、
を有する半導体装置の製造方法。 Applying a resist to the surface of the semiconductor element having the bump electrode;
Masking a desired region of the semiconductor element, irradiating with ultraviolet rays, sequentially performing development, cleaning, and curing processes to form an insulating protection portion;
The semiconductor element is disposed at a desired position on the film substrate having an electrode, and a step of connecting the bump electrode and the electrode by pressure heating, and injecting a resin between the semiconductor element and the film substrate Forming a sealing portion,
A method for manufacturing a semiconductor device comprising: 前記封止部の厚みが１から５μｍの範囲内であり、前記半導体素子と前記フィルム基板とのギャップが少なくとも１０μｍ以上である請求項１３に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 13, wherein a thickness of the sealing portion is in a range of 1 to 5 μm, and a gap between the semiconductor element and the film substrate is at least 10 μm. 半導体素子におけるバンプ電極を有する面の所望の位置に樹脂を塗布する工程、
前記半導体素子の所望の位置に塗布された樹脂を加熱処理して絶縁保護部を形成する工程、
前記半導体素子が電極を有するフィルム基板上の所望の位置に配置され、加圧加熱により前記バンプ電極と前記電極とを接続する工程、及び
前記半導体素子と前記フィルム基板との間に樹脂を注入して封止部を形成する工程、
を有する半導体装置の製造方法。 Applying a resin to a desired position on the surface of the semiconductor element having the bump electrode;
A step of heat-treating a resin applied to a desired position of the semiconductor element to form an insulation protection portion;
The semiconductor element is disposed at a desired position on the film substrate having an electrode, and a step of connecting the bump electrode and the electrode by pressure heating, and injecting a resin between the semiconductor element and the film substrate Forming a sealing portion,
A method for manufacturing a semiconductor device comprising: 前記封止部の厚みが５から３０μｍの範囲内であり、前記半導体素子と前記フィルム基板とのギャップが少なくとも１０μｍ以上である請求項１５に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 15, wherein a thickness of the sealing portion is in a range of 5 to 30 μm, and a gap between the semiconductor element and the film substrate is at least 10 μm. 半導体ウェハーの全面にレジストを塗布する塗布工程、
前記半導体ウェハーに対して、切断する位置と対向する部分が開口したレジストパターンが配置され、露光、現像、洗浄、硬化の各処理が順次行わわれる露光工程、及び
前記半導体ウェハーがエッチング液に浸漬され、前記半導体ウェハーの所望の位置で切断される切断工程、
により製造された半導体素子を用いた請求項１３から１６のいずれか一項に記載の半導体装置の製造方法。
A coating process for coating a resist on the entire surface of a semiconductor wafer;
An exposure process in which a resist pattern having an opening at a portion opposite to a cutting position is disposed on the semiconductor wafer, and exposure, development, cleaning, and curing processes are sequentially performed; and the semiconductor wafer is immersed in an etching solution. A cutting process in which the semiconductor wafer is cut at a desired position;
The method for manufacturing a semiconductor device according to claim 13, wherein the semiconductor element manufactured by the method is used.
JP2004284522A 2003-09-30 2004-09-29 Semiconductor device and its manufacturing method Pending JP2005129917A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004284522A JP2005129917A (en) 2003-09-30 2004-09-29 Semiconductor device and its manufacturing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003340456 2003-09-30
JP2004284522A JP2005129917A (en) 2003-09-30 2004-09-29 Semiconductor device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2005129917A true JP2005129917A (en) 2005-05-19

Family

ID=34655628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004284522A Pending JP2005129917A (en) 2003-09-30 2004-09-29 Semiconductor device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2005129917A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015536044A (en) * 2012-09-27 2015-12-17 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ Method for dividing region of semiconductor layer and optoelectronic semiconductor chip

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015536044A (en) * 2012-09-27 2015-12-17 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ Method for dividing region of semiconductor layer and optoelectronic semiconductor chip
US9589943B2 (en) 2012-09-27 2017-03-07 Osram Opto Semiconductors Gmbh Method for separating regions of a semiconductor layer
US9865776B2 (en) 2012-09-27 2018-01-09 Osram Opto Semiconductors Gmbh Method for separating regions of a semiconductor layer

Similar Documents

Publication Publication Date Title
TW400592B (en) The semiconductor device, the thin-filmed carrier belt, and its manufacturing method
JPH098205A (en) Resin sealed semiconductor device
KR20080108908A (en) Semiconductor device, manufacturing method thereof, and semiconductor device product
JP2007157795A (en) Circuit device and manufacturing method thereof
TW201044441A (en) Substrate for semiconductor element, method of forming the same, and semiconductor device
KR20020075188A (en) Fabrication method of circuit device
US7652385B2 (en) Semiconductor device and method of manufacturing the same
JP2017055044A (en) Lead frame
JP4967701B2 (en) Power semiconductor device
CN112071822A (en) Semiconductor device and method for manufacturing semiconductor device
KR101868760B1 (en) Hall sensor manufacturing method, hall sensor, and lens module
JP2006108306A (en) Lead frame and semiconductor package employing it
JP2018022772A (en) Lead frame
JPH02112264A (en) Integrated circuit device, manufacture thereof, and ic card using the device
US7646095B2 (en) Semiconductor device
JP2005129917A (en) Semiconductor device and its manufacturing method
TW201511149A (en) Integrated circuit packaging system with plated leads and method of manufacture thereof
JP2007287800A (en) Wiring, package parts for semiconductor device using same, and wiring board
JP2019047004A (en) Lead frame, semiconductor device, and method for manufacturing semiconductor device
CN109511219B (en) Display panel, circuit board and preparation method thereof
JP2010021471A (en) Semiconductor device and method for manufacturing the same
JP2006310537A (en) Semiconductor device
JP6807043B2 (en) Lead frames and semiconductor devices
JPH10189792A (en) Semiconductor package
JP4071121B2 (en) Semiconductor device

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20061129