JP2005129703A - プリモールドパッケージ及びこれを用いた半導体装置 - Google Patents

プリモールドパッケージ及びこれを用いた半導体装置 Download PDF

Info

Publication number
JP2005129703A
JP2005129703A JP2003363317A JP2003363317A JP2005129703A JP 2005129703 A JP2005129703 A JP 2005129703A JP 2003363317 A JP2003363317 A JP 2003363317A JP 2003363317 A JP2003363317 A JP 2003363317A JP 2005129703 A JP2005129703 A JP 2005129703A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor device
mounting portion
base
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003363317A
Other languages
English (en)
Inventor
Katsufusa Fujita
勝房 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP2003363317A priority Critical patent/JP2005129703A/ja
Publication of JP2005129703A publication Critical patent/JP2005129703A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

【課題】 半導体素子のダイボンディングの際に、半導体素子の傾きがなく、しかも半導体素子の取付け位置のずれも少ないプリモールドパッケージ及びこれを利用した半導体装置を提供する。
【解決手段】 内側の中空部分１５には半導体素子１２を載せる搭載部１６を備え、中空部分１５から複数のリード１７が外部に導出する基台１３と、基台１３の密封蓋１４とを有するプリモールドパッケージ１１及びこれを利用した半導体装置１０であって、搭載部１６を、上端面が同一平面状にあって、溝又は窪み１８によって仕切られる突出部１８ａによって形成した。
【選択図】 図１

Description

本発明は、例えば、プリモールドされた箱状の基台に半導体素子を搭載するダイボンディング時に、半導体素子の傾きを無くしたプリモールドパッケージ及びこれを用いた半導体装置に関する。
樹脂性のプリモールドされたパッケージ及びこれに半導体素子が収納された半導体装置については、例えば特許文献１に開示されている。図４にはこれらのパッケージ及び半導体装置の典型例を示すが、図に示すように、プリモールドパッケージは、半導体素子５０搭載のための中空部分５１を確保するように加工されたモールド成形金型（図示せず）の間に、リードフレーム５２を挟み、熱硬化性エポキシ樹脂からなるモールド樹脂を金型中に注入して形成される箱状の基台５３と、その蓋５４とを有していた。そして、リードフレーム５２は、予め所定のパターンがエッチング又はプレス加工の手法によって形成されたアロイ４２や銅等の金属からなって、基台５３に固定された後に、インナーリード５５に金めっき等が施され、更にアウターリード５６が所定の形状に折り曲げ加工がなされている。
そして、半導体素子５０が中空部分５１の底部中央のモールド樹脂からなる素子搭載部５７に、直接銀ペースト等の接着剤５８によってダイボンディングされる。この後、半導体素子５０上の電極（パッド）と対応するインナーリード５５とが金細線５９によってワイヤボンディングされることによって、相互の電気的導通を確保した上で、基台５３の開口部を、接着剤を介してガラス等の平板透光性材料からなる蓋５４で塞いでいた。
特開２００１−１９６４８８号公報（第５−７頁、図１）
しかしながら、特許文献１や図４に記載のプリモールドパッケージ及びこれを用いた半導体装置においては、平面状の素子搭載部５７に直接接着剤５８を載せて、その上から半導体素子５０を搭載しているので、接着剤５８の量加減によって半導体素子５０に傾きが生じるという問題があった。
このような傾きは、特に、ＣＣＤ（電荷結合素子）やＣＭＯＳ（相補的金属酸化半導体）等の固体影像素子においては、半導体素子５０の傾きが光の屈折や結像にそのまま影響を及ぼし、結果的には、半導体装置としての性能に著しく悪影響を与える原因となっていた。従って、この半導体素子の傾きは厳しく管理され、これによって、生産性が疎外される。
本発明はかかる事情に鑑みてなされたもので、半導体素子のダイボンディングの際に、半導体素子の傾きがなく、しかも半導体素子の取付け位置のずれも少ないプリモールドパッケージ及びこれを利用した半導体装置を提供することを目的とする。
前記目的に沿う請求項１記載のプリモールドパッケージは、内側の中空部分には半導体素子を載せる搭載部を備え、該中空部分から複数のリードが外部に導出する基台と、該基台の密封蓋とを有するプリモールドパッケージであって、
前記搭載部を、上端面が同一平面状にあって、溝又は窪みによって仕切られる突出部によって形成している。
これによって、接着剤が溝又は窪み内に嵌入し、余分の接着剤が搭載部上に残らない。
請求項２記載のプリモールドパッケージは、請求項１記載のプリモールドパッケージにおいて、前記搭載部は、前記半導体素子の少なくとも下部が僅少の隙間を有して嵌入する凹部内に形成され、前記溝又は窪みの容積は、塗布される接着剤の量より大きい。凹部は半導体素子の下部が僅少の隙間を有して嵌入するサイズとなっているので、半導体素子の位置決めもできる。
請求項３記載の半導体装置は、密封蓋付きの基台の内部から外部に導出する複数のリードを備え、前記基台の中空部分の搭載部には半導体素子が搭載され、該半導体素子の電極部と前記リードとは電気的に接続されたプリモールドパッケージ型の半導体装置であって、
前記搭載部は、上端面が同一平面状にあって、溝又は窪みによって仕切られる突出部によって形成している。
これによって、半導体素子は、接着剤の部分的盛り上がり等によって搭載部上に傾くことなく、正確に載置される。
請求項４記載の半導体素子は、請求項３記載の半導体装置において、前記搭載部は、前記半導体素子の少なくとも下部が僅少の隙間を有して嵌入する凹部内に形成され、前記半導体素子は固体影像素子であって、前記密封蓋は光透過性の板状物である。
請求項１、２記載のプリモールドパッケージ、及び請求項３、４記載のこれを用いた半導体装置は、半導体素子の搭載部に溝又は窪みが設けられているので、この部分に余分の接着剤が流れ込み、搭載部面に接着剤が留まることがない。従って、接着剤の量によって発生していた半導体素子の傾きが無くなる。
特に、請求項２記載のプリモールドパッケージ及び請求項４記載の半導体装置においては、搭載部は、半導体素子の少なくとも下部が嵌入する凹部内に形成されているので、半導体素子の位置決めも容易となる。
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態につき説明し、本発明の理解に供する。
ここで、図１は本発明の一実施の形態に係る半導体装置の説明図、図２は図１におけるＡ−Ａ矢視図、図３は本発明の他の実施の形態に係る半導体装置の搭載部の平面図である。
まず、図１、図２に示す半導体装置１０について説明する。
図１に示すように、本発明の一実施の形態に係る半導体装置１０は、プリモールドパッケージ１１とその内部に収納されている半導体素子１２（例えば、固体影像素子）とを有している。プリモールドパッケージ１１は、四角箱状に形成されたエポキシ樹脂製の基台１３と、光透過性の合成樹脂又はガラスからなる板状の密封蓋１４とを有し、基台１３の内側の中空部分１５の下部には半導体素子１２を載せる搭載部１６を備えている。そして、基台１３には、基台１３内の底部周囲に一方があって、他方は中空部分１５から基台１３の外側に突出する複数のリード１７を有している。
載置部１６は、図２に示すように、上側平面、即ち上端面が完全に平面となって、複数の溝１８によって仕切られる突出部１８ａによって形成されている。載置部１６の周囲には堰１９が設けられ、搭載される半導体素子１２の下部を囲むようになっている。この堰１９によって囲まれた凹部の広さは、この実施の形態においては、半導体素子１２の下部より十分広くなっているが、半導体素子１２との間に僅少の隙間（例えば、片側１０〜２００μｍ）を有して、半導体素子１２を搭載する場合、周囲の堰１９が半導体素子１２の位置決め手段となるのがよい。この場合、堰１９の内側上端部には、傾斜面が設けられ、半導体素子１２の嵌入を容易とするのが更に好ましい。
前記した複数の溝１８は、この実施の形態では平行線状に設けられているが、それぞれの溝が交差する格子状にする場合や、例えば、図３に示すように、中央の丸い池２０と、周囲の堀２１と、これらを連結する連結溝２２〜２５とを有する窪み２６を設けてもよい。そして、これらの溝１８や窪み２６の容積は、使用する接着剤の量より大きくなって、搭載部１６の上に載って残った接着剤がこの溝１８や窪み２６内に零れ落ちる構造となっている。これによって、接着剤が搭載部１６の上端面に残って、搭載される半導体素子１２が傾くことがなくなる。
搭載部１６に接着剤を介して搭載された半導体素子１２は、上側面に電極端子（電極部）を有し、周囲にあるリード１７の先端部とは、金細線２７を用いてワイヤボンディングされている。半導体素子１２の電極端子とリード１７との接合は、この実施の形態ではワイヤボンディングを使用したが、例えば、特許文献１の図１〜図１０に記載されている方法等であってもよい。
基台１３の外側に突出しているリード１７は途中位置で下方に折り曲げられて、実装基板等への取付けが容易にできるようになっている。
密封蓋１４は基台１３の周囲に接着剤を介して固定され、中空部分１５には不活性ガス（例えば、アルゴン）が充填されている。
続いて、この半導体装置１０の製造方法について説明する。
基台１３の形成には、所定のモールド成形金型を用意する。このモールド成形金型は上型と下型からなって、内部に熱硬化性エポキシ樹脂を充填することによって、図１に示すような内側に中空部分１５、載置部１６及び堰１９を有する基台１３を形成する。そして、上型及び下型の所定位置に固定されたアロイ４２や銅等の導電性金属からなるリード１７を中空部分１５から外側に突出させている。このリード１７の内側部分は基台１３の底部２８内に埋設され、リード１７の上表面が露出している。なお、リード１７の先端部は貴金属めっきされている。
この状態で、載置部１６に接着剤を塗布し、又は半導体素子１２の底部に接着剤（例えば、銀ペースト系）を塗布し、半導体素子１２を載置部１６に搭載する。
この場合、残った接着剤は溝１８内に零れ落ち、半導体素子１２の底と載置部１６の上端面との間には均一の薄い層からなる接着剤層が形成されるので、半導体素子１２の水平状態が維持される。
本発明は前記実施の形態の形状に限定されず、例えば、密封蓋は不透明の板状物であってもよく、更には、樹脂の種類も熱硬化性エポキシ樹脂には限定されない。
本発明の一実施の形態に係る半導体装置の説明図である。 図１におけるＡ−Ａ矢視図である。 本発明の他の実施の形態に係る半導体装置の搭載部の平面図である。 従来例に係る半導体装置の断面図である。
符号の説明
１０：半導体装置、１１：プリモールドパッケージ、１２：半導体素子、１３：基台、１４：密封蓋、１５：中空部分、１６：搭載部、１７：リード、１８：溝、１８ａ：突出部、１９：堰、２０：池、２１：堀、２２〜２５：連結溝、２６：窪み、２７：金細線、２８：底部

Claims (4)

  1. 内側の中空部分には半導体素子を載せる搭載部を備え、該中空部分から複数のリードが外部に導出する基台と、該基台の密封蓋とを有するプリモールドパッケージであって、
    前記搭載部を、上端面が同一平面状にあって、溝又は窪みによって仕切られる突出部によって形成したことを特徴とするプリモールドパッケージ。
  2. 請求項１記載のプリモールドパッケージにおいて、前記搭載部は、前記半導体素子の少なくとも下部が僅少の隙間を有して嵌入する凹部内に形成され、前記溝又は窪みの容積は、塗布される接着剤の量より大きいことを特徴とするプリモールドパッケージ。
  3. 密封蓋付きの基台の内部から外部に導出する複数のリードを備え、前記基台の中空部分の搭載部には半導体素子が搭載され、該半導体素子の電極部と前記リードとは電気的に接続されたプリモールドパッケージ型の半導体装置であって、
    前記搭載部は、上端面が同一平面状にあって、溝又は窪みによって仕切られる突出部によって形成したことを特徴とする半導体装置。
  4. 請求項３記載の半導体装置において、前記搭載部は、前記半導体素子の少なくとも下部が僅少の隙間を有して嵌入する凹部内に形成され、前記半導体素子は固体影像素子であって、前記密封蓋は光透過性の板状物であることを特徴とする半導体装置。
JP2003363317A 2003-10-23 2003-10-23 プリモールドパッケージ及びこれを用いた半導体装置 Pending JP2005129703A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003363317A JP2005129703A (ja) 2003-10-23 2003-10-23 プリモールドパッケージ及びこれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003363317A JP2005129703A (ja) 2003-10-23 2003-10-23 プリモールドパッケージ及びこれを用いた半導体装置

Publications (1)

Publication Number Publication Date
JP2005129703A true JP2005129703A (ja) 2005-05-19

Family

ID=34642681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003363317A Pending JP2005129703A (ja) 2003-10-23 2003-10-23 プリモールドパッケージ及びこれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JP2005129703A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007074066A (ja) * 2005-09-05 2007-03-22 Seiko Epson Corp 圧電デバイス
JP2007180164A (ja) * 2005-12-27 2007-07-12 Fujifilm Corp 固体撮像素子用パッケージ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007074066A (ja) * 2005-09-05 2007-03-22 Seiko Epson Corp 圧電デバイス
JP2007180164A (ja) * 2005-12-27 2007-07-12 Fujifilm Corp 固体撮像素子用パッケージ

Similar Documents

Publication Publication Date Title
JP4827593B2 (ja) 半導体装置およびその製造方法
JP5132961B2 (ja) 光半導体装置及びその製造方法
US7719585B2 (en) Solid-state imaging device
JP2009140962A (ja) 半導体装置およびその製造方法
JP2008270302A (ja) 半導体装置
JP2005079537A (ja) 固体撮像装置およびその製造方法
JP2015072947A (ja) 半導体装置及びその製造方法
JP2006287131A (ja) 半導体パッケージ及びその製造方法
JPH11191561A (ja) 半導体装置の製造方法
JP4203925B2 (ja) 樹脂封止型半導体装置
US6830496B2 (en) Method of fabricating light emitting diode device with multiple encapsulants
JP2008270301A (ja) 半導体装置
JP2006332685A (ja) 固体撮像装置
JP2001035961A (ja) 半導体装置及びその製造方法
JP2005129703A (ja) プリモールドパッケージ及びこれを用いた半導体装置
JP2012216654A (ja) 樹脂成形フレーム及び光半導体装置
JPH11186481A (ja) リードフレーム
JP4887346B2 (ja) 半導体装置
JP4141789B2 (ja) 電力用半導体装置
JP2009065201A (ja) 半導体装置の製造方法
JP2005142334A (ja) プリモールド型の半導体パッケージ及びこれを用いた半導体装置
JP2007059555A (ja) 半導体素子収納用パッケージ、半導体装置及び半導体素子収納用パッケージの製造方法
JP4840305B2 (ja) 半導体装置の製造方法
JP4455011B2 (ja) プリモールドパッケージ及びこれを用いた半導体装置
JP4207671B2 (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080708

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090106