JP2005129605A - 配線基板及びそれを用いた半導体パッケージ - Google Patents

Abstract

【課題】チップの電極パッドでの入出力の配列にかかわらず外部接続端子での入出力を任意に配置する。
【解決手段】配線基板１３において、電極パッド１７ａは配線パターン１９ａ及びボンディングワイヤー２５を介してインナーリード１９ｃに接続され、電極パッド１７ｂは配線パターン１９ｂ及びボンディングワイヤー２５を介してインナーリード１９ｂに接続され、電極パッド１７ｃは配線パターン１９ｃ及びボンディングワイヤー２５を介してインナーリード１９ａに接続されて、電極パッド１７ａ，１７ｂ，１７ｃ、インナーリード７ａ，７ｂ，７ｃ間のワイヤリングの順序が変更されている。配線パターン１９ｄには２個のチップ側パッド２１ｄ−１，２１ｄ−２及び１個のリード側パッド２３ｄが設けられ、配線パターン１９ｄにより、電極パッド２１ｄ−１と２１ｄ−２が短絡され、共通のインナーリード７ｄに導かれている。
【選択図】図１

Description

本発明は、半導体パッケージに内蔵される配線基板及びそれを用いた半導体パッケージに関するものである。本発明の配線基板及び半導体パッケージはリードフレームタイプ及びインターポーザタイプのいずれにも適用できる。

半導体チップ（以下単にチップともいう）の製造工程の微細化に伴い、チップサイズは縮小の一途を辿っている。加えて、これらをパッケージングするための部材は、技術的な課題もあり、追随が厳しい状況である。

例えば、リードフレームはその加工限界から最小のインナーリードピッチが決まっている。さらに、チップとリードフレームを電気的に接続する手段として現在最も広く用いられている金線等のボンディングワイヤーを用いたワイヤーボンディング方式において、モールド時のワイヤー流れや、ワイヤー同士の接触などの不具合を考慮して、最大ワイヤー長さに制限がある。今後、チップがさらに小さくなると、超微細加工されたリードフレームの開発や金線の開発にコストがかかり、製造コストの上昇を防ぐためにモールド工程などの後続工程での品質を下げざるを得ないなどの問題を招く虞れがある。このような事態はＢＧＡ（ball grid array）などのインターポーザタイプの半導体パッケージにおいても同じである。

また、ワイヤー長さが長いことに起因する不具合を防止する方法として、チップの電極パッドとリードの組ごとに配線パターンを備えた配線基板を用い、その配線パターンを介して、チップの電極パッドとリードを電気的に接続する従来技術がある（例えば特許文献１参照。）。特許文献１では、絶縁性樹脂の表面に矩形枠状の配線基板を取り付けたリードフレームを用い、チップの電極パッドと配線パターンのチップ側の配線パッドをボンディングワイヤーにより接続し、配線パターンのリード側の配線パッドとインナーリードを別のボンディングワイヤーにより接続している。
特開平７−２９７３８４号公報 特開２００２−３６８１８４号公報

チップの電極パッドとリードの組ごとに配線パターンを備えた従来の配線基板では、隣り合う配線パターンが互いに絶縁され、配線パターンによりチップの電極パッドの配列が外部接続端子につながる電極近傍にそのまま配置されており、中継的な役割を果たしているだけである。したがって、配列された複数の外部接続端子での入出力の種類を変更する場合、その変更に合わせてチップの電極パッドでの入出力の種類も変更する必要があり、チップの設計変更をしなければならないという問題があった。
また、チップに複数のＧＮＤ（接地電位）電極パッドが設けられている場合、それらの電極パッドは別々の外部接続端子に接続されていた。

本発明は、チップの電極パッドでの入出力の配列にかかわらず、外部接続端子での入出力を任意に配列できる配線基板及びそれを用いた半導体パッケージを提供することを目的とするものである。

本発明の配線基板は、半導体パッケージに内蔵され、ボンディングワイヤーにより半導体チップの電極パッド及び外部接続端子につながる電極と接続される導電性の配線パターンをもつものであって、再配線機能を有するものである。ここで再配線は、ワイヤリングの順序の変更と複数の電極パッドの短絡を含む。

本発明の配線基板において、上記配線パターンは、基板の一表面にのみ形成されていてもよいし、基板の両面に形成されていてもよい。

本発明の半導体パッケージは、複数の電極パッドをもつ１個以上の半導体チップと、外部接続端子につながる電極と、ボンディングワイヤーにより半導体チップの電極パッド及び外部接続端子につながる電極と接続される導電性の配線パターンをもつ配線基板を備え、ボンディングワイヤーにより上記電極パッド及び上記外部接続端子につながる電極と上記配線パターンが接続されているであって、上記配線基板として本発明の配線基板を備え、電極パッド、外部接続端子間の接続の再配線が行なわれているものである。

本発明の半導体パッケージにおいて、上記電極パッドの一部は上記配線パターンを介さずにボンディングワイヤーにより上記外部接続端子につながる電極に直接接続されているようにしてもよい。

また、複数の半導体チップを備えているようにしてもよい。その場合、複数の半導体チップのすべての電極パッドは、ボンディングワイヤーにより上記配線パターン又は上記外部接続端子につながる電極に接続されている例を挙げることができる。

本発明の半導体パッケージの一例として、リードフレームタイプの半導体パッケージであり、上記外部接続端子はアウターリードであり、上記外部接続端子につながる電極はインナーリードである例を挙げることができる。

本発明の半導体パッケージの他の例として、インターポーザタイプの半導体パッケージであり、上記外部接続端子はボール端子であり、上記外部接続端子につながる電極はインターポーザに形成された導電性の電極パターンである例を挙げることができる。

本発明の配線基板では、半導体パッケージに内蔵され、ボンディングワイヤーにより半導体チップの電極パッド及び外部接続端子につながる電極と接続される導電性の配線パターンをもち、再配線機能により、ワイヤリングの順序の変更もしくは複数の電極パッドの短絡又はその両方を行なうようにしたので、チップの電極パッドでの入出力の配列にかかわらず、外部接続端子での入出力を任意に配列できる。

本発明の配線基板において、上記配線パターンは基板の一表面にのみ形成されていているようにすれば、配線基板を安価に製造することができる。
また、上記配線パターンは基板の両面に形成されているようにすれば、設計の自由性を向上させることができる。さらに、基板の両面に配線パターンが形成されている配線基板は安価に製造することができる。

本発明の半導体パッケージでは、ボンディングワイヤーにより半導体チップの電極パッド及び外部接続端子につながる電極と接続される導電性の配線パターンをもつ配線基板として本発明の配線基板を備え、電極パッド、外部接続端子間の接続の再配線が行なわれているようにしたので、チップの電極パッドでの入出力の配列にかかわらず、外部接続端子での入出力を任意に配列でき、チップサイズや複数チップ搭載パッケージ、端子配列指定などの要因に妨げられることなくパッケージングでき、開発期間の短縮、従来技術の活用、開発費用の低減などに大きな効果がある。

本発明の半導体パッケージにおいて、上記電極パッドの一部は上記配線パターンを介さずにボンディングワイヤーにより上記外部接続端子につながる電極に直接接続されているようにすれば、例えばチップの１辺の電極パッドをすべて外部接続端子に直接接続することにより、その直接接続されている領域近傍では配線基板の配線パターンを設ける必要はないので、配線基板のサイズを小さくすることができ、半導体パッケージ全体のサイズを小さくすることができる。

ところで、昨今、機能が異なる半導体チップ、すなわち製造プロセス方式が異なる複数のＩＣ（integrated circuit）、例えばメモリＩＣとロジックＩＣなどを単一のパッケージに実装する機会が増えている。理由は、プロセス方式が異なるＩＣを１チップ化するには、相当な開発期間と費用がかかる上に、１チップ化した複数機能の各々の特性について個別のチップとは同等の特性が得られないためである。しかし、複数のチップを搭載する場合、各チップにおける電極パッドの入出力の配列を考慮する必要があった。特に、例えば特許文献２に記載されているように、複数のチップの電極パッド間がボンディングワイヤーにより直接接続されている場合、一方のチップの電極パッドの入出力配置が変更されたときには他方のチップの電極パッドの入出力配置も変更しなければならないという問題があった。

本発明のパッケージにおいて、複数の半導体チップを備えている場合、本発明の配線基板により電極パッド、外部接続端子につながる電極間の配線を再配線することができるので、どのような種類のチップの組み合わせにも電極パッド自体の配置及び入出力配置を設計変更することなく対応でき、１パッケージ化することができる。
さらに、複数の半導体チップのすべての電極パッドは、ボンディングワイヤーにより上記配線パターン又は上記外部接続端子につながる電極に接続されているようにすれば、複数のチップの電極パッド間が配線基板の配線パターンを介して接続されている場合であって、いずれかのチップの電極パッドの入出力配置が変更されるときでも、配線基板の再配線機能により、他のチップの電極パッドの入出力配置を変更することなく、配線パターンを介して複数のチップの電極パッド間を接続することができる。

また、従来のリードフレームタイプのパッケージでは、その構造上、リードの配置をチップのパッド配置に合わせる必要があった。
そこで、本発明の半導体パッケージをリードフレームタイプの半導体パッケージに適用すれば、チップの電極パッド、インナーリード間の接続を再配線することができるので、チップの電極パッドの配置がどんな場合であっても、配線基板上で所定の順序に再配線し、リードに導くことができる。

本発明の半導体パッケージをインターポーザタイプの半導体パッケージに適用すれば、チップの電極パッド、インターポーザの電極パターン間の接続を再配線することができるので、インターポーザにおいて多層配線による複雑な配線構造を用いなくても、配線基板上で電極パッドの電位を所望の電極パターンに対応する位置に導くことにより、チップの電極パッド、インターポーザの電極パターン間を適切に接続することができる。

図１は、本発明の配線基板を備えたパッケージの一実施例を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ位置での断面図である。図２は図１（Ａ）の一点鎖線円部分の拡大図である。
パッケージ１は中央部に配置されたダイパッド３と、ダイパッド３の周囲に配置された複数のリード５を備えている。リード５は、ダイパッド３近傍に配置され、封止樹脂１１により封止されるインナーリード（外部接続端子につながる電極）７と、封止樹脂１１から突出し、ガルウィング形状に折り曲げられたアウターリード（外部接続端子）９により構成されている。

ダイパッド３上に接着剤層（図示は省略）を介して配線基板１３が搭載されている。配線基板１３上に接着剤層（図示は省略）を介してチップ１５が搭載されている。チップ１５の上面（配線基板１１とは反対側の面）に複数の電極パッド１７が形成されている。
配線基板１３の上面（チップ１５が搭載されている面）に複数の導電性の配線パターン１９が形成されている。配線パターン１９には電極パッド１７の近傍に配置されたチップ側パッド２１とインナーリード７の近傍に配置されたリード側パッド２３が設けられている。

対応する電極パッド１７とチップ側パッド２１、及び対応するリード側パッド２３とインナーリード７はそれぞれボンディングワイヤー２５により電気的に接続されている。
ダイパッド３、インナーリード９、配線基板１３、チップ１５及びボンディングワイヤー２５は封止樹脂１１により封止されている。

チップ１５の一辺の近傍に、電極パッド１７ａ，１７ｂ，１７ｃが配列されており、電極パッド１７ａ，１７ｂ，１７ｃに対向してインナーリード７ａ，７ｂ，７ｃが配置されている。配線基板１３において、電極パッド１７ａ，１７ｂ，１７ｃとインナーリード７ａ，７ｂ，７ｃの間の領域に配線パターン１９ａ，１９ｂ，１９ｃが設けられている。

配線パターン１９ａのチップ側パッド２１ａは電極パッド１７ａ近傍に配置され、リード側パッド２３ａはインナーリード７ｃ近傍に配置されている。配線パターン１９ｂのチップ側パッド２１ｂは電極パッド１７ｂ近傍に配置され、リード側パッド２３ｂはインナーリード７ｂ近傍に配置されている。配線パターン１９ｃのチップ側パッド２１ｃは電極パッド１７ｃ近傍に配置され、リード側パッド２３ｃはインナーリード７ａ近傍に配置されている。

電極パッド１７ａはボンディングワイヤー２５、配線パターン１９ａ及びボンディングワイヤー２５を介してインナーリード１９ｃに接続され、電極パッド１７ｂはボンディングワイヤー２５、配線パターン１９ｂ及びボンディングワイヤー２５を介してインナーリード１９ｂに接続され、電極パッド１７ｃはボンディングワイヤー２５、配線パターン１９ｃ及びボンディングワイヤー２５を介してインナーリード１９ａに接続されている。

これにより、電極パッド１７ａでの信号はインナーリード７ｃで入出力され、電極パッド１７ｃでの信号はインナーリード７ａで入出力される。すなわち、配線パターン１９ａ，１９ｂ，１９ｃにより、電極パッド１７ａ，１７ｂ，１７ｃ、インナーリード７ａ，７ｂ，７ｃ間のワイヤリングの順序が変更されて再配線がなされている。
このように、本発明の配線基板１３によれば、チップ１５の電極パッド１７での入出力の配列にかかわらず、リード５での入出力を任意に配列できる。

さらに配線基板１３において、配線パターン１９ｄには２個のチップ側パッド２１ｄ−１，２１ｄ−２及び１個のリード側パッド２３ｄが設けられている。チップ側パッド２１ｄ−１はチップ１５の角部分近傍に設けられた電極パッド１７ｄ−１近傍に配置され、チップ側パッド２１ｄ−２は電極パッド１７ｄ−１とは対角に位置する角部分近傍に設けられた電極パッド１７ｄ−２近傍に配置され、リード側パッド２３ｄはインナーリード７ｄ近傍に配置されている。

電極パッド１７ｄ−１とチップ側パッド２１ｄ−１、電極パッド１７ｄ−２とチップ側パッド２１ｄ−２、インナーリード７ｄとリード側パッド２３ｄはボンディングワイヤー２５によりそれぞれ接続されている。配線パターン１９ｄにより、電極パッド２１ｄ−１と２１ｄ−２が短絡され、共通のインナーリード７ｄに導かれている。

また、配線パターン１９ｅには２個のチップ側パッド２１ｅ−１，２１ｅ−２及び１個のリード側パッド２３ｄが設けられている。チップ１５の角部分近傍に設けられた電極パッド１７ｅ−１とチップ側パッド２１ｅ−１、電極パッド１７ｅ−１とは対角に位置する角部分近傍に設けられた電極パッド１７ｅ−２とチップ側パッド２１ｅ−２、インナーリード７ｅとリード側パッド２３ｅがボンディングワイヤー２５によりそれぞれ接続されている。配線パターン１９ｅにより、電極パッド２１ｅ−１と２１ｅ−２が短絡され、共通のインナーリード７ｅに導かれている。

このように、配線パターン１９ｄ，１９ｅにより複数の電極パッド１７ｄ−１と１７ｄ−２、１７ｅ−１と１７ｅ−２を短絡して共通のインナーリード７ｄ，７ｅにそれぞれ導くことにより、短絡しない場合に比べてパッケージ１のリード５の本数を減少させることができる。

パッケージ１では、配線基板１３により、電極パッド１７、リード９間の接続の再配線が行なわれているようにしたので、チップ１５の電極パッド１７での入出力の配列にかかわらず、リード９での入出力を任意に配列でき、チップサイズや端子配列指定などの要因に妨げられることなくパッケージングでき、開発期間の短縮、従来技術の活用、開発費用の低減などに大きな効果がある。
また、配線基板１３のように、配線パターン１９が基板の一表面にのみ形成されていているものは安価に製造することができる。

この実施例では２個の電極パッド１７を配線パターン１９により短絡しているが、本発明はこれに限定されるものではなく、３個以上の電極パッドを配線パターンにより短絡するようにしてもよい。また、短絡した電極パッドをリード５に必ずしも導く必要はなく、配線基板上で複数のパッドを単に短絡するだけであってもよい。

また、この実施例では、配線パターン１９ａにより電極パッド１７ａの入出力を電極パッド１７ａが配置されているチップ１３の辺に対向して設けられたインナーリード９ｃに導いているが、本発明はこれに限定されるものではなく、配線パターンにより、電極パッドの入出力を電極パッドが配置されているチップの辺とは異なる辺に対向して設けられたインナーリード、例えば電極パッドが配置されているチップの辺とは反対側の辺に対向して設けられたインナーリードに導くことも可能である。

図３は、本発明の配線基板を備えたパッケージの他の実施例を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ位置での断面図である。図１と同じ役割を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。

パッケージ２７は、ダイパッド３、リード９、配線基板２９、チップ１５、ボンディングワイヤー２５及び封止樹脂１１により構成されている。
ダイパッド３上に接着剤層（図示は省略）を介して搭載された配線基板２９上に接着剤層（図示は省略）を介してチップ１５が搭載されている。配線基板２９の上面（チップ１５が搭載されている面）に、配線パターン１９ａ，１９ｂ，１９ｃ，１９ｄ，１９ｅを含む配線パターン１９が形成されている。図１に示した実施例と同様に、配線パターン１９ａ，１９ｂ，１９ｃ，１９ｄ，１９ｅによりワイヤリングの順序が変更され、複数の電極パッド１７が短絡されて再配線がなされている。

配線基板２９において、チップ１５の同じ辺に配置された電極パッド１７ｆ，１７ｇ，１７ｈに対応する配線パターン１９は設けられていない。電極パッド１７ｆ，１７ｇ，１７ｈは、ボンディングワイヤー２５により、電極パッド１７ｆ，１７ｇ，１７ｈ近傍に配置されたインナーリード７ｆ，７ｇ，７ｈに配線パターン１９を介さずに直接接続されている。

配線基板２９では、電極パッド１７ｆ，１７ｇ，１７ｈに対応する配線パターン１９は設けられていないので、図１に示した配線基板１３に比べてサイズを小さくすることができ、ひいてはパッケージ２７のサイズを図１に示したパッケージ１に比べて小さくすることができる。

図４は、本発明の配線基板を備えたパッケージのさらに他の実施例を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＣ−Ｃ位置での断面図である。図５は図４（Ａ）の一点鎖線円部分の拡大図である。図１及び図３と同じ役割を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。

パッケージ３１は、ダイパッド３、リード９、配線基板３３、チップ１５ａ，１５ｂ、ボンディングワイヤー２５及び封止樹脂１１により構成されている。
ダイパッド３上に接着剤層（図示は省略）を介して搭載された配線基板３３上に接着剤層（図示は省略）を介して２個のチップ１５ａ，１５ｂが搭載されている。配線基板３３の上面（チップ１５ａ，１５ｂが搭載されている面）に複数の配線パターン１９が形成されている。

配線基板３３のチップ１５ａ、１５ｂ間の領域に、チップ１５ａの電極パッド１７ａ−１，１７ａ−２，１７ａ−３とチップ１５ｂの電極パッド１７ｂ−１，１７ｂ−２，１７ｂ−３を再配線して接続するための３本の配線パターン１９−１，１９−２，１９−３が形成されている。配線パターン１９−１は電極パッド１７ａ−１近傍にパッド３５−１と電極パッド１７ｂ−３近傍にパッド３７−１を備えている。配線パターン１９−２は電極パッド１７ａ−２近傍にパッド３５−２と電極パッド１７ｂ−２近傍にパッド３７−２を備えている。配線パターン１９−３は電極パッド１７ａ−３近傍にパッド３５−３と電極パッド１７ｂ−１近傍にパッド３７−３を備えている。

電極パッド１７ａ−１とパッド３５−１、電極パッド１７ａ−２とパッド３５−２、電極パッド１７ａ−３とパッド３５−３はボンディングワイヤー２５により接続されている。電極パッド１７ｂ−１とパッド３７−３、電極パッド１７ｂ−２とパッド３７−２、電極パッド１７ｂ−３とパッド３７−１はボンディングワイヤー２５により接続されている。これにより、チップ１５ａの電極パッド１７ａ−１とチップ１５ｂの電極パッド１７ｂ−３は配線パターン１９−１及びボンディングワイヤー２５を介して接続され、チップ１５ａの電極パッド１７ａ−２とチップ１５ｂの電極パッド１７ｂ−２は配線パターン１９−２及びボンディングワイヤー２５を介して接続され、チップ１５ａの電極パッド１７ａ−３とチップ１５ｂの電極パッド１７ｂ−３は配線パターン１９−３及びボンディングワイヤー２５を介して接続され、対向する電極パッド１７ａ−１，１７ａ−２，１７ａ−３、電極パッド１７ｂ−１，１７ｂ−２，１７ｂ−３間の接続においてワイヤリングの順序が変更されて再配線されている。

配線基板３３により、チップ１５ａ，１５ｂの電極パッド１７間の接続においてワイヤリングの順序を変更することができるので、複数のチップを１個のパッケージに搭載する場合であっても例えばチップの電極パッドでの入出力の順序、チップ間接続パッド数、専用チップの設計、チップ搭載方向の制約などのチップ間接続に関する問題をなくすことができる。

さらに、この実施例では、チップ１５ｂの電極パッド、リード間の接続について、配線パターン１９ｉにより電極パッド１７ｉをチップ１５ｂの電極パッド１７ｉが配置されている辺とは異なる辺に対応して配置されたインナーリード７ｊに導いている。また、配線パターン１９ｊにより電極パッド１７ｊをチップ１５ｂの電極パッド１７ｊが配置されている辺とは異なる辺に対応して配置されたインナーリードｉに導いている。これにより、チップ１５ｂの電極パッド１７、インナーリード７間のワイヤリングの順序を変更している。
このように、本発明の配線基板によれば、電極パッドを任意のリードに導くことができる。

さらに、この実施例では、チップ１５ａ，１５ｂのそれぞれについて、図１、図３に示した実施例と同様に、電極パッド１７ｄ−１，１７ｄ−２が配線パターン１９ｄにより短絡され、共通のインナーリード７ｄに導かれ、電極パッド１７ｅ−１，１７ｅ−２が配線パターン１９ｅにより短絡され、共通のインナーリード７ｅに導かれている。これにより、リード５の本数が短絡しない場合に比べて少なくされている。

この実施例では、配線基板３３は、２個のチップ１５ａ，１５ｂの電極パッド間のワイヤリングの順序の変更、チップ１５ｂチップ１５ｂの電極パッド１７、インナーリード７間のワイヤリングの順序を変更、及び複数の電極パッドの短絡を行なっているが、本発明の配線基板はこれらのすべての再配線機能を備えている必要はなく、必要に応じて、これらのうち少なくとも１個の再配線機能を備えていればよい。

また、この実施例では、配線パターンにより、同じチップの２個の電極パッドを短絡して共通のリードに導いているが、本発明の配線基板はこれに限定されるものではなく、一方のチップの１個又は複数個の電極パッドと他方のチップの１個又は複数個の電極パッドを短絡して共通のリードに導いてもよい。一方のチップの１個又は複数個の電極パッドと他方のチップの１個又は複数個の電極パッドを単に短絡するだけであってもよい。

また、この実施例のパッケージでは２個のチップ１５ａ，１５ｂを搭載しているが、本発明の配線基板及びパッケージが適用されるパッケージはこれに限定されるものではなく、３個以上のチップを搭載したパッケージにも適用することができる。
また、この実施例ではチップ１５ａ，１５ｂの電極パッドの全部が配線パターン１９又はインナーリード７に接続されているが、本発明はこれに限定されるものではなく、複数のチップの電極パッド間がボンディングワイヤーにより直接接続されている領域を備えていてもよい。

図６は、本発明の配線基板を備えたパッケージのさらに他の実施例を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＤ−Ｄ位置での断面図である。図７は図６（Ａ）の一点鎖線円部分の拡大図である。図１と同じ役割を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。

パッケージ３９は、ダイパッド３、リード９、配線基板４１、チップ１５、ボンディングワイヤー２５及び封止樹脂１１により構成されている。
配線基板４１は絶縁性の接着剤層４３を介してダイパッド３上に搭載されている。配線基板４１の上面（ダイパッド３とは反対側の面）に接着剤層（図示は省略）を介してチップ１５が搭載されている。

配線基板４１には上面に配線パターン１９が形成され、裏面（ダイパッド３側の面）に裏面配線パターン４５ａ，４５ｃ，４５ｄ，４５ｅが形成されている。裏面配線パターン４５ａ，４５ｃ，４５ｄ，４５ｅは接着剤層４３によりダイパッド３とは絶縁されている。

配線パターン１９ａのチップ側パッド２１ａは配線基板４１に形成されたスルーホールを介して裏面配線パターン４５ａの一端に接続され、裏面配線パターン４５ａの他端はスルーホールを介して配線パターン１９ａのリード側パッド２３ａに接続されている。
配線パターン１９ｃのチップ側パッド２１ｃはスルーホールを介して裏面配線パターン４５ｃの一端に接続され、裏面配線パターン４５ｃの他端はスルーホールを介して配線パターン１９ｃのリード側パッド２３ｃに接続されている。
配線パターン１９ｄのチップ側パッド２１ｄ−２はスルーホールを介して裏面配線パターン４５ｄの一端に接続され、裏面配線パターン４５ｄの他端はスルーホールを介して配線パターン１９ｄのチップ側パッド２１ｄ−１に接続されている。
配線パターン１９ｅのチップ側パッド２１ｅ−１はスルーホールを介して裏面配線パターン４５ｅの一端に接続され、裏面配線パターン４５ｅの他端はスルーホールを介して配線パターン１９ｅのチップ側パッド２１ｅ−２に接続されている。

この実施例では、配線基板４１の表面の配線パターン１９及び裏面配線パターン４５ａ，４５ｃ，４５ｄ，４５ｅを用いてワイヤリングの順序の変更及び複数の電極パッドの短絡を行なっている。配線基板４１の上面及び裏面に配線パターンを形成することにより、配線パターンを上面と裏面で交差させることができるので、配線基板４１の設計の自由性を向上させることができる。また、このような配線基板は安価に製造することができる。

上記の実施例では本発明の配線基板をリードフレームタイプのパッケージに適用しているが、本発明はこれに限定されるものではなく、ＢＧＡなどのインターポーザタイプのパッケージにも適用することができる。図８を参照してその実施例を説明する。

図８は、本発明の配線基板を備えたパッケージのさらに他の実施例を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＥ−Ｅ位置での断面図、（Ｃ）は（Ａ）のＦ−Ｆ位置での断面図である。
パッケージ４７はインターポーザ４９、配線基板５１、チップ１５、ボンディングワイヤー２５、封止樹脂１１及びボール端子（外部接続端子）５３により構成されている。図８（Ａ）において封止樹脂１１の図示は省略されている。

インターポーザ４７の上面に配線基板５１が接着剤層（図示は省略）を介して搭載されている。さらにインターポーザ４７の上面には複数の導電性の電極パターン（外部接続端子につながる電極）５５が形成されている。インターポーザ４７には、電極パターン５５のボール端子５３に対応する部分にスルーホール５７が形成されている。スルーホール５７内にインターポーザ４７の裏面から突出してボール端子５３が搭載されている。

配線基板５１の上面（チップ１５が搭載されている面）に複数の導電性の配線パターン５９が形成されている。配線パターン５９にはチップ１５の電極パッド１７の近傍に配置されたチップ側パッド６１とインターポーザ４７の電極パターン５５の近傍に配置された電極パターン側パッド６３が設けられている。

対応する電極パッド１７とチップ側パッド６１、及び対応する電極パターン側パッド６３と電極パターン５５はそれぞれボンディングワイヤー２５により電気的に接続されている。
インターポーザ４９の上面、配線基板５１、チップ１５及びボンディングワイヤー２５は封止樹脂１１により封止されている。

配線基板５１において、配線パターン５９ａのチップ側パッド６１ａ、電極パターン側パッド６３ａは電極パッド１７ａ、電極パターン５５ｃの近傍に配置され、配線パターン５９ｂのチップ側パッド６１ｂ、電極パターン側パッド６３ｂは電極パッド１７ｂ、電極パターン５５ｂ近傍に配置され、配線パターン５９ｃのチップ側パッド６１ｃ、電極パターン側パッド６３ｃは電極パッド１７ｃ、電極パターン５５ａ近傍に配置されている。

そして、電極パッド１７ａはボンディングワイヤー２５、配線パターン５９ａ及びボンディングワイヤー２５を介してインナーリード５９ｃに接続され、電極パッド１７ｂはボンディングワイヤー２５、配線パターン５９ｂ及びボンディングワイヤー２５を介してインナーリード５９ｂに接続され、電極パッド１７ｃはボンディングワイヤー２５、配線パターン５９ｃ及びボンディングワイヤー２５を介してインナーリード５９ａに接続されている。
これにより、電極パッド１７ａでの信号は電極パターン５５ｃに入出力され、電極パッド１７ｃでの信号は電極パターン５５ａに入出力される。すなわち、配線パターン５９ａ，５９ｂ，５９ｃにより、電極パッド１７ａ，１７ｂ，１７ｃ、電極パターン５５ａ，７ｂ，７ｃ間のワイヤリングの順序が変更されて再配線がなされている。
このように、本発明の配線基板５１によれば、インターポーザタイプのパッケージ４７においても、チップ１５の電極パッド１７での入出力の配列にかかわらず、ボール端子５３での入出力を任意に配列できる。

さらに配線基板５１において、配線パターン５９ｄには２個のチップ側パッド６１ｄ−１，６１ｄ−２及び１個の電極パターン側パッド６３ｄが設けられている。チップ側パッド６１ｄ−１、チップ側パッド６１ｄ−２は電極パッド１７ｄ−１、１７ｄ−２近傍に配置され、電極パターン側パッド６３ｄは電極パターン５５ｄ近傍に配置されている。電極パッド１７ｄ−１とチップ側パッド６１ｄ−１、電極パッド１７ｄ−２とチップ側パッド６１ｄ−２、電極パターン５５ｄと電極パターン側パッド６３ｄはボンディングワイヤー２５によりそれぞれ接続されている。配線パターン５９ｄにより、電極パッド６１ｄ−１と６１ｄ−２が短絡され、共通の電極パターン５５ｄに導かれている。

また、配線パターン５９ｅには２個のチップ側パッド６１ｅ−１，６１ｅ−２及び１個の電極パターン側パッド６３ｄが設けられており、電極パッド１７ｅ−１とチップ側パッド６１ｅ−１、電極パッド１７ｅ−２とチップ側パッド６１ｅ−２、電極パターン５５ｅと電極パターン側パッド６３ｅがボンディングワイヤー２５によりそれぞれ接続されている。配線パターン５９ｅにより、電極パッド６１ｅ−１と６１ｅ−２が短絡され、共通の電極パターン５５ｅに導かれている。

このように、配線パターン５９ｄ，５９ｅにより複数の電極パッド１７ｄ−１と１７ｄ−２、及び１７ｅ−１と１７ｅ−２を短絡して共通の電極パターン５５ｄ，７ｅに導くことにより、短絡しない場合に比べてパッケージ４７のボール端子５３の数を減少させることができる。

このように、本発明の配線基板５１によれば、インターポーザタイプのパッケージ４７であっても、配線基板５１により、電極パッド１７、リード９間の接続の再配線を行なうことができ、チップ１５の電極パッド１７での入出力の配列にかかわらず、リード９での入出力を任意に配列でき、チップサイズや端子配列指定などの要因に妨げられることなくパッケージングでき、開発期間の短縮、従来技術の活用、開発費用の低減などに大きな効果がある。

この実施例では２個の電極パッド１７を配線パターン５９により短絡しているが、本発明はこれに限定されるものではなく、３個以上の電極パッドを配線パターンにより短絡するようにしてもよい。また、短絡した電極パッドを電極パターン５５に必ずしも導く必要はなく、配線基板上で複数のパッドを単に短絡するだけであってもよい。
また、配線パターン５９のチップ側パッド６１及び電極パターン側パッド６３の配置はこの実施例に限定されるものではなく、電極パッドを所望の電極パターンに導くことが可能である。

また、この実施例ではすべての電極パッド１７をボンディングワイヤー２５を介して配線パターン５９のいずれかのチップ側パッド６１に接続しているが、本発明のインターポーザタイプのパッケージはこれに限定されるものではなく、図３を参照して説明したリードフレームタイプのパッケージの実施例と同様に、１又は複数のチップの電極パッドをインターポーザの電極パターンにボンディングワイヤーを介して直接接続するようにしてもよい。これにより、配線基板における配線パターン形成面積を縮小して配線基板のサイズ、ひいてはパッケージのサイズを小さくすることができる。

また、この実施例では１個のチップのみを搭載しているが、本発明のインターポーザタイプのパッケージはこれに限定されるものではなく、図４及び図５を参照して説明したリードフレームタイプのパッケージの実施例と同様に、複数のチップの電極パッドを搭載し、それらのチップの電極パッド間のワイヤリングの順序変更、チップの電極パッドとインターポーザの電極パターン間のワイヤリングの順序変更、もしくは複数個の電極パッドの短絡、又はこれらの組み合わせの再配線機能を備えているようにしてもよい。

また、この実施例では、上面のみに配線パターン５９をもつ配線基板５１を備えているが、本発明のインターポーザタイプのパッケージはこれに限定されるものではなく、図６及び図７を参照して説明したリードフレームタイプのパッケージの実施例と同様に、上面及び裏面に配線パターンをもつ配線基板を用いるようにしてもよい。

以上、本発明の実施例を説明したが、本発明は実施例に限定されるものではなく、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。

本発明の配線基板を備えたパッケージの一実施例を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ位置での断面図である。 図１（Ａ）の一点鎖線円部分の拡大図である。 本発明の配線基板を備えたパッケージの他の実施例を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ位置での断面図である。 本発明の配線基板を備えたパッケージのさらに他の実施例を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＣ−Ｃ位置での断面図である。 図４（Ａ）の一点鎖線円部分の拡大図である。 本発明の配線基板を備えたパッケージのさらに他の実施例を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＤ−Ｄ位置での断面図である。 図６（Ａ）の一点鎖線円部分の拡大図である。 本発明の配線基板を備えたパッケージのさらに他の実施例を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＥ−Ｅ位置での断面図、（Ｃ）は（Ａ）のＦ−Ｆ位置での断面図である。

符号の説明

１，２７，３１，３９ リードフレームタイプのパッケージ
３ ダイパッド
５ リード
７ インナーリード
９ アウターリード
１１ 封止樹脂
１３，２９，３３，４１ 配線基板
１５ チップ
１７，１７ａ〜１７ｃ，１７ｆ〜１７ｊ 電極パッド
１７ｄ−１，１７ｄ−２，１７ｅ−１，１７ｅ−２ 電極パッド
１９，１９ａ〜１９ｊ 配線パターン
１９−１，１９−２，１９−３ 配線パターン
１９ａ−１，１９ａ−２，１９ａ−３ 配線パターン
１９ｂ−１，１９ｂ−２，１９ｂ−３ 配線パターン
２１，２１ａ，２１ｂ，２１ｃ 配線パターンのチップ側パッド
２１ｄ−１，２１ｄ−２，２１ｅ−１，２１ｅ−２ 配線パターンのチップ側パッド
２３，２３ａ〜２３ｅ 配線パターンのリード側パッド
２５ ボンディングワイヤー
３５−１，３５−２，３５−３ 配線パターンのパッド
３７−１，３７−２，３７−３ 配線パターンのパッド
４３ 接着剤層
４５ａ，４５ｃ，４５ｄ，４５ｅ 裏面配線パターン
４７ インターポーザタイプのパッケージ
４９ インターポーザ
５１ 配線基板
５３ ボール端子
５５ 電極パターン
５７ スルーホール
５９，５９ａ〜５９ｅ 配線パターン
６１，６１ａ，６１ｂ，６１ｃ 配線パターンのチップ側パッド
６１ｄ−１，６１ｄ−２，６１ｅ−１，６１ｅ−２ 配線パターンのチップ側パッド
６３，６３ａ〜６３ｅ 配線パターンの電極パターン側パッド

Claims (11)

1. 半導体パッケージに内蔵され、ボンディングワイヤーにより半導体チップの電極パッド及び外部接続端子につながる電極と接続される導電性の配線パターンをもつ配線基板において、
   再配線機能を有することを特徴とする配線基板。
2. 前記再配線機能はワイヤリングの順序の変更を含む請求項１に記載の配線基板。
3. 前記再配線機能は複数の前記電極パッドの短絡を含む請求項１又は２に記載の配線基板。
4. 前記配線パターンは基板の一表面にのみ形成されている請求項１から３のいずれかに記載の配線基板。
5. 前記配線パターンは基板の両面に形成されている請求項１から３のいずれかに記載の配線基板。
6. 複数の電極パッドをもつ１個以上の半導体チップと、外部接続端子につながる電極と、ボンディングワイヤーにより半導体チップの電極パッド及び外部接続端子につながる電極と接続される導電性の配線パターンをもつ配線基板を備え、ボンディングワイヤーにより前記電極パッド及び前記外部接続端子につながる電極と前記配線パターンが接続されている半導体パッケージにおいて、
   前記配線基板として請求項１から５のいずれかに記載の配線基板を備え、電極パッド、外部接続端子間の接続の再配線が行なわれていることを特徴とする半導体パッケージ。
7. 前記電極パッドの一部は前記配線パターンを介さずにボンディングワイヤーにより前記外部接続端子につながる電極に直接接続されている請求項６に記載の半導体パッケージ。
8. 複数の半導体チップを備えている請求項６又は７に記載の半導体パッケージ。
9. 複数の半導体チップのすべての電極パッドは、ボンディングワイヤーにより前記配線パターン又は前記外部接続端子につながる電極に接続されている請求項８に記載の半導体パッケージ。
10. リードフレームタイプの半導体パッケージであり、前記外部接続端子はアウターリードであり、前記外部接続端子につながる電極はインナーリードである請求項６から９のいずれかに記載の半導体パッケージ。
11. インターポーザタイプの半導体パッケージであり、前記外部接続端子はボール端子であり、前記外部接続端子につながる電極はインターポーザに形成された導電性の電極パターンである請求項６から９のいずれかに記載の半導体パッケージ。

Images