JP2005123508A - Method of manufacturing laminated electronic component - Google Patents

Method of manufacturing laminated electronic component Download PDF

Info

Publication number
JP2005123508A
JP2005123508A JP2003359118A JP2003359118A JP2005123508A JP 2005123508 A JP2005123508 A JP 2005123508A JP 2003359118 A JP2003359118 A JP 2003359118A JP 2003359118 A JP2003359118 A JP 2003359118A JP 2005123508 A JP2005123508 A JP 2005123508A
Authority
JP
Japan
Prior art keywords
electronic component
ceramic green
manufacturing
laminated
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003359118A
Other languages
Japanese (ja)
Inventor
Masayuki Yoshida
政幸 吉田
Junichi Sudo
純一 須藤
Shunji Aoki
俊二 青木
Genichi Watanabe
源一 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2003359118A priority Critical patent/JP2005123508A/en
Publication of JP2005123508A publication Critical patent/JP2005123508A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing laminated ceramic component by which the problem caused by a cutting step performed in a ceramic laminate separating step is dissolved in the manufacturing process of a laminated electronic component. <P>SOLUTION: A vanishing layer which is destroyed by fire at the time of baking an electronic component is formed in advance in each sheet, so that the vanishing layers may continue and pass through a laminate from the top surface to the bottom surface when the sheets are laminated upon another. The laminate is separated by performing the same baking as that performed in the baking step of the electronic component on the laminate in this state. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、電子部品、特にセラミックを積層して形成されるいわゆる積層型セラミックを例とする電子部品の製造方法に関するものである。より詳細には、積層型の電子部品の製造方法であって、当該電子部品を個々に分離する方法に関する。なお、ここで述べる積層型セラミック電子部品としては、積層セラミックコンデンサ、積層セラミックインダクタ、これらを内蔵するLC複合部品あるいはEMC関連部品等が具体例として掲げられる。   The present invention relates to a method for manufacturing an electronic component, particularly an electronic component using as an example a so-called multilayer ceramic formed by stacking ceramics. More specifically, the present invention relates to a method for manufacturing a multilayer electronic component, which is a method for individually separating the electronic components. Specific examples of the multilayer ceramic electronic component described here include a multilayer ceramic capacitor, a multilayer ceramic inductor, an LC composite component incorporating these, an EMC-related component, and the like.

近年、携帯電話を例とする電子機器の小型化及び急速な普及に伴って、これに用いられる電子部品に対してもより高密度な実装の実現とその高性能化が求められている。特に、受動素子として用いられる積層型セラミック電子部品は、このような要求に応えるために、薄層化、多層化等による小型、高機能化が求められ、また、当該要求に応え得る製造方法の検討が求められている。   In recent years, with the miniaturization and rapid spread of electronic devices such as mobile phones, there is a need for higher-density mounting and higher performance for electronic components used therefor. In particular, multilayer ceramic electronic components used as passive elements are required to be small and highly functional by thinning and multilayering in order to meet such demands, and manufacturing methods that can meet such demands. Consideration is required.

前述のセラミック積層電子部品、例えば内部に電極が形成された積層セラミックコンデンサの製造に用いられる従来からの製造方法であって、これら要求に応え得る技術として、例えば特許文献1あるいは特許文献2に開示されるいわゆる金属−セラミック一体焼成技術がある。ここで、この金属−セラミック一体焼成技術について簡単に述べる。当該技術においては、まず、いわゆるセラミックグリーンシートの表面に、金属粉末と有機結合材からなる導電性のペーストを用いて、複数個の電極を同時形成する。   A conventional manufacturing method used for manufacturing the above-described ceramic multilayer electronic component, for example, a multilayer ceramic capacitor having an electrode formed therein, and disclosed in, for example, Patent Document 1 or Patent Document 2 as a technology that can meet these requirements. There is a so-called metal-ceramic integrated firing technique. Here, this metal-ceramic integrated firing technique will be briefly described. In this technique, first, a plurality of electrodes are formed simultaneously on the surface of a so-called ceramic green sheet using a conductive paste made of metal powder and an organic binder.

続いて、単なるセラミックグリーンシート、電極形成後のセラミックグリーンシート等を複数枚積層し、セラミック積層体を得る。これら電極は、完成品であるセラミック積層型電子部品の内部電極となる。さらに、当該セラミック積層体をその厚み方向に加圧して、グリーンシート間の密着性の向上を図る。密着化された積層体は所定の大きさに切断、分離等されて個々のチップとされる。得られたチップあるいは得られたチップを焼結した後のチップの外表面に適宜外部電極を形成することで、セラミック積層型電子部品が得られる。   Subsequently, a plurality of simple ceramic green sheets, ceramic green sheets after electrode formation, and the like are laminated to obtain a ceramic laminate. These electrodes serve as internal electrodes of the finished ceramic multilayer electronic component. Furthermore, the said ceramic laminated body is pressurized in the thickness direction, and the adhesiveness between green sheets is improved. The laminated body that has been brought into close contact is cut, separated, or the like into a predetermined size to form individual chips. A ceramic multilayer electronic component can be obtained by appropriately forming external electrodes on the outer surface of the obtained chip or the chip after the obtained chip is sintered.

特開2001−110662号公報JP 2001-110661 A 特開2001−85264号公報JP 2001-85264 A 特開2002−134352号公報JP 2002-134352 A 特開2002−270459号公報JP 2002-270459 A

前述した積層体からチップを切り出す切断工程は、いわゆる回転ブレード、昇降ブレード等の各種ブレードを用いて行われる(特許文献3参照)。セラミックグリーンシートあるいは導電性ペーストは有機結合剤等を含有している。このため、いわゆる粘りを有しており、単なるシート状部材の切断時と比較して切断時にブレードに加わる負荷が大きい。従って、当該切断工程においては切断速度を上げることが通常困難であり、当該工程に要する時間を短縮することも困難であった。   The above-described cutting process of cutting the chip from the laminate is performed using various blades such as a so-called rotating blade and a lifting blade (see Patent Document 3). The ceramic green sheet or the conductive paste contains an organic binder or the like. For this reason, it has so-called stickiness, and a load applied to the blade at the time of cutting is larger than that at the time of cutting a simple sheet-like member. Therefore, it is usually difficult to increase the cutting speed in the cutting step, and it is also difficult to shorten the time required for the step.

特許文献4には、この切断時間を短縮する方法の一例が開示されている。当該方法においては、積層体の切断部分に対して予め空間を形成し、切断時には間欠的に連続するこの空間を繋ぐようにして積層体を切断することとしている。しかしながら、積層体において重ね合わせられた各シートの位置精度は、通常はそれほど高くなく、従って前述した空間も各シートの延在方向にそれぞれ僅かずつ位置ずれした状態で存在している。   Patent Document 4 discloses an example of a method for shortening the cutting time. In this method, a space is formed in advance for the cut portion of the laminated body, and the laminated body is cut so as to connect the intermittently continuous space at the time of cutting. However, the positional accuracy of the stacked sheets in the laminated body is usually not so high, and thus the above-described space exists in a state where the position is slightly shifted in the extending direction of each sheet.

切断時において、ブレードの先端に対して例えば切断方向から僅かにずれた空間多数が存在する場合、被切断物に加わる部分的な歪みの増大、あるいは不連続な当該空間によるブレード先端のぶれ等によるチッピング、破損等が発生する可能性は高くなる。従って、当該文献に開示された方法によって積層体の切断を行った場合、歪みの低減、チッピング等の発生を抑えるためにある程度以上切断速度を早くすることは実際には困難と思われる。また、切断工程が存在することによって、ブレードから受ける動的な負荷によって積層体に破損が生じる可能性は常に存在している。   At the time of cutting, when there are many spaces slightly deviated from the cutting direction with respect to the tip of the blade, for example, due to an increase in partial distortion applied to the object to be cut or blade tip shake due to the discontinuous space The possibility of chipping, breakage, etc. increases. Therefore, when the laminate is cut by the method disclosed in this document, it seems that it is actually difficult to increase the cutting speed to some extent in order to reduce distortion, suppress chipping, and the like. In addition, there is always a possibility that the laminate is damaged by the dynamic load received from the blade due to the presence of the cutting step.

また、積層時において生じる各シート間の位置ずれによって、実際に切断すべき位置が特定困難となる恐れもある。従って、様々な形での位置ずれの補正(例えば上述した特許文献4に開示された方法)や対策が必要となる。また、各シート間の位置ずれを考慮した場合、切断工程によって除去される部分に電極等が含まれないように、この部分に対して十分なマージンを持たせて積層体を形成する必要もあり、効率的に電子部品を形成する上で当該マージンの低減も求められている。   Moreover, the position to be actually cut may be difficult to specify due to the positional deviation between the sheets that occurs at the time of lamination. Therefore, it is necessary to correct misalignment in various forms (for example, the method disclosed in Patent Document 4 described above) and countermeasures. In addition, in consideration of the positional deviation between the sheets, it is necessary to form a laminate with a sufficient margin with respect to this portion so that an electrode or the like is not included in the portion removed by the cutting process. In order to efficiently form electronic components, reduction of the margin is also required.

また、切断工程は、当該工程終了後の各チップに対して、洗浄、乾燥等の処理を施す必要があり、この場合には洗浄に用いた液剤等の影響を確実に除去する必要がある。また、例えば焼成処理前に切断工程を実施した場合には、各シートの密着性が低い状態で切断が為されることとなり、層間の剥離等、積層体の破損を生じる恐れがある。また、焼成後に切断工程を実施した場合、通常焼成後のチップの強度は高く、切断速度を上げることは容易でない。更には、切断ブレードが磨耗した際には切削速度の調整さらにはブレードの交換等も必要となる。従って、焼成を要するチップの製造工程においては、切断工程に関連した種々の工程を無くすることが望まれる。   Further, in the cutting step, it is necessary to perform processing such as washing and drying on each chip after the completion of the step, and in this case, it is necessary to surely remove the influence of the liquid agent used for washing. Further, for example, when the cutting step is performed before the baking treatment, the sheet is cut in a state where the adhesiveness of each sheet is low, and there is a possibility of causing damage to the laminate such as delamination between layers. Moreover, when the cutting process is performed after firing, the strength of the chip after firing is usually high, and it is not easy to increase the cutting speed. Furthermore, when the cutting blade is worn, it is necessary to adjust the cutting speed and replace the blade. Therefore, it is desirable to eliminate various processes related to the cutting process in the chip manufacturing process that requires firing.

本発明は上記課題に鑑みて為されたものであり、ブレード等を用いた切断工程を行うことなく、且つ積層体の分離に伴う工程を削減しつつ積層体からのチップの分離を行う方法を提供することを目的としている。すなわち、本発明は、積層体に対して外力を与えることなくチップの分離を行うことを可能とし、チップの変形、破損、脱落等を生じることなく積層体からのチップ分離を可能とするものである。   The present invention has been made in view of the above problems, and a method for separating a chip from a laminated body without performing a cutting process using a blade or the like and reducing a process accompanying separation of the laminated body. It is intended to provide. That is, the present invention makes it possible to separate chips without applying an external force to the stacked body, and enables chip separation from the stacked body without causing deformation, breakage, dropout, etc. of the chip. is there.

上記課題を解決するために、本発明にかかる製造方法は、少なくとも電極層を有するセラミックグリーンシートを含む複数のセラミックグリーンシートを積層し、且つ焼成処理を経ることで得られる積層型電子部品の製造方法であって、個々のセラミックグリーンシートにおける積層後に積層型電子部品を構成する領域各々の周囲に、電子部品を構成する材料とは異なる材料からなる層をセラミックグリーンシートを貫通した状態に形成する工程と、複数のセラミックグリーンシートを積層した後に、電子部品の焼成処理を経るまでの加熱において異なる材料からなる層を焼失させて、複数のセラミックグリーンシートの積層体を個々の積層型電子部品に分離する工程とを含むことを特徴としている。   In order to solve the above-described problems, a manufacturing method according to the present invention manufactures a multilayer electronic component obtained by laminating a plurality of ceramic green sheets including a ceramic green sheet having at least an electrode layer, and undergoing a firing treatment. In the method, a layer made of a material different from the material constituting the electronic component is formed in a state of penetrating the ceramic green sheet around each region constituting the multilayer electronic component after lamination in each ceramic green sheet. After laminating a plurality of ceramic green sheets, the layers made of different materials are burned out by heating until the electronic component is fired, and the laminated body of the plurality of ceramic green sheets is made into individual laminated electronic components. And a step of separating.

なお、上述の製造方法において、異なる材料は、焼成処理によって焼失可能な材料、あるいは焼成処理前に行われる脱バインダー処理によって焼失可能な材料であることが好ましい。また、異なる材料はポジレジストあるいはネガレジストであり、当該異なる材料からなる層はセラミックグリーンシートが形成される前に、露光現像処理により形成されることが好ましい。なお、以上に述べたセラミックグリーンシートは、いわゆるセラミックと有機バインダーとから形成されるセラミックシート、および当該セラミックシートに対して電極等の各種層が形成されたセラミックシートを総称するものとする。   In the above-described manufacturing method, the different material is preferably a material that can be burned out by a baking process or a material that can be burned out by a binder removal process performed before the baking process. Further, the different material is a positive resist or a negative resist, and the layer made of the different material is preferably formed by exposure and development before the ceramic green sheet is formed. The ceramic green sheet described above is a generic term for a ceramic sheet formed from a so-called ceramic and an organic binder, and a ceramic sheet in which various layers such as electrodes are formed on the ceramic sheet.

また、上記課題を解決するために、本発明に係る積層型電子部品の製造方法は、所定枚数の層を積層してなる積層型電子部品の製造方法であって、層各々における積層型電子部品の一部を形成する領域の周囲に対して、積層体に施される脱バインダー処理又は焼成処理によって消失可能な材料からなる部分を形成する工程を含むことを特徴としている。   In order to solve the above problems, a method for manufacturing a multilayer electronic component according to the present invention is a method for manufacturing a multilayer electronic component in which a predetermined number of layers are stacked, and the multilayer electronic component in each layer It is characterized by including a step of forming a part made of a material that can be lost by a debinding process or a baking process applied to the laminated body around a region where a part of the layer is formed.

本発明によれば、分離に際して、ブレード等を用いた切断工程が当該積層体に対して一切施されない。従って、切断工程を要する従来技術の課題として必然的に存在していた分離時に発生するチップ内部の歪、チッピング、バリ、変形、チップの脱落等は、一切発生しない。また、前述したように、切断工程においてはその切断位置を確定することが困難であったが、本発明においては切断工程が存在しないことから、このような位置決めが不要となる。   According to the present invention, at the time of separation, no cutting process using a blade or the like is performed on the laminate. Therefore, there is no chip internal distortion, chipping, burrs, deformation, chip dropping, etc., which are inevitably present as problems of the prior art requiring a cutting process. Further, as described above, it has been difficult to determine the cutting position in the cutting step, but in the present invention, since there is no cutting step, such positioning is not necessary.

また、切断工程を実施する場合、チップに対して影響を及ぼさないだけのマージンを確保して切断領域を確保する必要があった。しかし、本発明においては、従来の切断領域に対応する消失層は各シート間で連続していれば良く、前述したようなマージンを伴った広い切断領域を確保する必要がない。また、分離に際しては、通常のチップを焼成する工程あるいはチップからバインダーを除去する脱バインダー工程等においてチップに加えられる熱によって消失層を選択的に焼失させてこれを除去することとしている。即ち、チップに対して通常の焼成処理が終了するまでに行われる各種加熱工程を施すことによってチップの分離が行われることとし、同時に通常行われる焼成工程も実施できることとしている。従って、積層体の分離に関連する工程を大幅に削減することが可能となる。なお、ここで述べた脱バインダー処理とは、例えばグリーンシートが含有する有機結合剤等を低減するために実際の焼成時より低い温度で積層体等を加熱する処理を言う。   Further, when the cutting process is performed, it is necessary to secure a cutting area by securing a margin that does not affect the chip. However, in the present invention, the vanishing layer corresponding to the conventional cutting area only needs to be continuous between the sheets, and it is not necessary to ensure a wide cutting area with a margin as described above. In the separation, the vanishing layer is selectively burned away by heat applied to the chip in a normal chip baking process or a binder removal process for removing the binder from the chip, and the chip is removed. That is, the chips are separated by performing various heating processes that are performed until the normal baking process is completed on the chip, and at the same time, a normal baking process can be performed. Therefore, it is possible to greatly reduce the processes related to the separation of the laminate. Note that the debinding process described here refers to a process of heating the laminated body or the like at a temperature lower than that during actual firing in order to reduce the organic binder or the like contained in the green sheet, for example.

本発明の実施の形態について、以下図面を参照して説明する。図1は本発明の実施の形態に係る電子部品の製造工程を模式的に示すものである。ステップ1において、セラミック層のみからなるセラミックグリーンシート13、セラミック層に対して電極層5が形成されたセラミックグリーンシート15が積層される。セラミックグリーンシート13は、個々のチップを形成する部分である領域13aを複数有しており、これら領域の周囲には消失層3が形成されている。また、セラミックグリーンシート15は、個々のチップを形成する部分であり且つ各々が電極層5を有する領域15aを複数有しており、これら領域の周囲には消失層7が形成されている。   Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 schematically shows a manufacturing process of an electronic component according to an embodiment of the present invention. In step 1, a ceramic green sheet 13 made of only a ceramic layer and a ceramic green sheet 15 having an electrode layer 5 formed on the ceramic layer are laminated. The ceramic green sheet 13 has a plurality of regions 13a which are portions for forming individual chips, and the disappearing layer 3 is formed around these regions. The ceramic green sheet 15 is a part for forming individual chips, and has a plurality of regions 15 a each having the electrode layer 5, and the disappearing layer 7 is formed around these regions.

ステップ2において、セラミックグリーンシート13、15を積層することで得られた積層体1に対して、その厚み方向に圧力を加える等の処理を行い、積層体1の一体化を図る。この処理によって各シートにおける各々対応する消失層3および消失層7が連続し、積層体1の厚み方向に貫通する消失領域が形成されることとなる。消失層3、7は、チップを焼成する際の焼成温度等において焼失する材料から構成されている。ステップ2に示す積層体1に対して直接焼成処理等を施すことにより、ステップ3に示すように消失領域が焼失し、積層体1は焼成された個々のチップ1aとして分離される。   In step 2, the laminated body 1 obtained by laminating the ceramic green sheets 13 and 15 is subjected to a treatment such as applying pressure in the thickness direction thereof to thereby integrate the laminated body 1. By this treatment, the corresponding vanishing layer 3 and vanishing layer 7 in each sheet are continuous, and a vanishing region penetrating in the thickness direction of the laminate 1 is formed. The vanishing layers 3 and 7 are made of a material that burns out at a firing temperature or the like when the chip is fired. By directly performing a baking process or the like on the laminated body 1 shown in Step 2, the disappearing region is burned out as shown in Step 3, and the laminated body 1 is separated as individual chips 1a that are fired.

以上に示したように、本発明においては、積層体1を貫通し且つ個々のチップ1aを囲むように形成された消失層を焼失させることによって、チップ1aを容易且つ、チップに対し応力等の負荷を生じさせること無くこれらを分離することが可能となる。   As described above, in the present invention, the chip 1a can be easily and easily stressed with respect to the chip by burning out the disappearing layer formed so as to penetrate the laminated body 1 and surround each chip 1a. These can be separated without causing a load.

次に、本発明の実施例について、図面を参照して説明する。図2は、実施例1に係る製造方法に関し、各工程における積層体等の構造を模式的に示している。なお、図に示されるシートあるいは積層体等は、その断面を示しており、図1に示す構成と同一の作用効果を呈する構成については同一の参照符号を用いて説明することとする。ステップ1において、例えばPETフィルム等からなる基材2上に、誘電体等の粉体を含有するセラミックスラリーを塗布してグリーンシート4を形成する。   Next, embodiments of the present invention will be described with reference to the drawings. FIG. 2 schematically illustrates the structure of the laminated body and the like in each step with respect to the manufacturing method according to the first embodiment. In addition, the sheet | seat or laminated body etc. which are shown in the figure show the cross section, and the structure which exhibits the same effect as the structure shown in FIG. 1 shall be demonstrated using the same referential mark. In step 1, a ceramic slurry containing powder such as a dielectric is applied on a base material 2 made of, for example, a PET film to form a green sheet 4.

グリーンシート4に対して、消失層3を形成するための溝部4aを形成する(ステップ2)。溝部4aの形成方法としては、レーザ加工法、ブレードを用いた方法等、種々の方法が考えられる。また、グリーンシート4に対して感光性を持たせることとし、いわゆる露光、現像の工程によって溝部4aを形成することとしても良い。また、必要に応じて、この溝部4aの形成と共に、チップ内の電極等を形成するためのいわゆるライン、ホール等の空間4bの形成加工をも同時に行うこととしても良い。   A groove 4a for forming the disappearing layer 3 is formed on the green sheet 4 (step 2). As a method of forming the groove 4a, various methods such as a laser processing method and a method using a blade can be considered. Further, the green sheet 4 may be provided with photosensitivity, and the groove 4a may be formed by so-called exposure and development processes. If necessary, the formation of the spaces 4b such as lines and holes for forming the electrodes and the like in the chip may be performed simultaneously with the formation of the grooves 4a.

この溝部4aに対して、ステップ3において消失材料が充填され、消失層3が形成される。グリーンシート4に対して溝部4aのみを形成し、且つ当該溝部4aに消失層3が形成されたシートから基材2を剥離除去することによって、前述したセラミックグリーンシート13が得られる。本実施例においては、消失材料として、ワックス、樹脂、レジスト等の材料が用いられる。続くステップ4において、スクリーン印刷等の手法により、空間4bへの電極材料の充填および電極層5の形成が行われる。電極層5、消失層7(3)等を含むシートから基材2を剥離除去することによって、前述したセラミックグリーンシート15が得られる。   In step 3, the disappearing material is filled into the groove 4a, and the disappearing layer 3 is formed. The above-described ceramic green sheet 13 is obtained by forming only the groove 4a on the green sheet 4 and peeling and removing the base material 2 from the sheet in which the vanishing layer 3 is formed in the groove 4a. In this embodiment, a material such as wax, resin, resist or the like is used as the disappearing material. In subsequent step 4, filling of the electrode material into the space 4b and formation of the electrode layer 5 are performed by a method such as screen printing. The ceramic green sheet 15 mentioned above is obtained by peeling and removing the base material 2 from the sheet including the electrode layer 5, the disappearing layer 7 (3) and the like.

ステップ1〜4の工程を経て得られたセラミックグリーンシート13、15をステップ5において積層する。積層終了後、ステップ6においてこの積層体をその厚さ方向に加圧し、個々のグリーンシート4、消失層3、7等を一体化させる。当該操作によって、独立していた個々のシートが一体化し、電極領域5'および絶縁領域4'を有するチップ1aの周囲を囲むと共に、積層体1の厚み方向に貫通した消失領域3'が形成される。   The ceramic green sheets 13 and 15 obtained through the steps 1 to 4 are laminated in step 5. After completion of the lamination, in step 6, the laminated body is pressurized in the thickness direction to integrate the individual green sheets 4, the disappearing layers 3, 7 and the like. By this operation, the individual sheets that were independent were integrated to form a disappearing region 3 ′ surrounding the periphery of the chip 1 a having the electrode region 5 ′ and the insulating region 4 ′ and penetrating in the thickness direction of the stacked body 1. The

続くステップ7において、チップに対して通常行われる焼成工程等と略同一の条件にて、積層体1に対して焼成処理が施される。本実施例における消失領域3'はこの焼成条件にて焼失する材料から構成されており、当該操作によって、消失領域3'は、焼失し、除去される。その結果チップ1は各々分離し、ステップ8に示す状態となる。分離終了後、個々のチップ1aに対しては、外部電極が形成されて電子部品の製造が終了する。   In the subsequent step 7, the laminate 1 is subjected to a firing process under substantially the same conditions as the firing process or the like normally performed on the chip. In this embodiment, the disappearing region 3 ′ is made of a material that burns out under the firing conditions, and the disappearing region 3 ′ is burned out and removed by the operation. As a result, the chips 1 are separated from each other, and the state shown in step 8 is obtained. After completion of the separation, external electrodes are formed on the individual chips 1a, and the manufacture of the electronic components is completed.

実施例3は、実施例1と異なり、基材2上に消失層3を先に形成する場合を示している。本実施例は、例えばシート上に多数個のチップに対応する部分を設け、微細且つ多くの消失層を効率よく形成することが求められる場合に有効と考えられる。なお、本実施例の説明において参照する図3は、前述した図2等と同様の書式によって各工程を示したものであり、実施例1における構成と同一の構成に関しては同じ参照符号を用いて説明することとする。また、実際の説明は実施例1等と異なる部分についてのみ行うこととする。   Example 3 differs from Example 1 in that the vanishing layer 3 is first formed on the substrate 2. This embodiment is considered effective when, for example, a portion corresponding to a large number of chips is provided on a sheet and it is required to efficiently form fine and many disappearing layers. Note that FIG. 3 referred to in the description of the present embodiment shows each process in the same format as in FIG. 2 and the like described above, and the same reference numerals are used for the same configurations as those in the first embodiment. I will explain. In addition, the actual description will be made only for parts different from the first embodiment.

本実施例においては、ステップ1において、基材2上にレジストからなる消失層3を全面塗布する。その後、消失層3に対して、チップとなる部分に適合したマスクを用いて露光処理を施す。露光後のシートに現像処理を施すことにより、ステップ2に示すように、所定位置のみにレジストからなる消失層3が配置されたシートが得られる。消失層3が除去された部分に対しては、ステップ3において絶縁体が充填され、グリーンシート4が形成される。当該シートから基材2を剥離除去することにより、前述したセラミックグリーンシート13が得られる。当該グリーンシート4には、必要に応じてレーザ等を用いてライン、ホール等の空間4aが形成される(ステップ4)。なお、グリーンシート4として感光性を有する材料を用い、露光、現像の処理によって空間4aを形成することとしても良い。   In this embodiment, in step 1, the disappearing layer 3 made of a resist is applied on the entire surface of the substrate 2. Thereafter, the disappearing layer 3 is subjected to an exposure process using a mask suitable for a portion to be a chip. By performing development processing on the exposed sheet, as shown in step 2, a sheet in which the disappearing layer 3 made of a resist is disposed only at a predetermined position is obtained. The portion from which the vanishing layer 3 has been removed is filled with an insulator in step 3 to form a green sheet 4. By removing the substrate 2 from the sheet, the above-described ceramic green sheet 13 is obtained. A space 4a such as a line or a hole is formed in the green sheet 4 using a laser or the like as necessary (step 4). Note that a material having photosensitivity may be used as the green sheet 4, and the space 4a may be formed by exposure and development processes.

続くステップ5において、スクリーン印刷等の手法により、空間4bへの電極材料の充填および電極層5の形成が行われる。電極層5、消失層7(3)等を含むシートから基材2を剥離除去することによって、前述したセラミックグリーンシート15が得られる。以下、ステップ6〜9において、実施例2におけるステップ5〜8の工程が行われ、積層体1の分離が行われる。その後、個々のチップ1aに対しては、さらに外部電極が形成されて電子部品の製造が終了する。   In subsequent step 5, filling of the electrode material into the space 4b and formation of the electrode layer 5 are performed by a method such as screen printing. The ceramic green sheet 15 mentioned above is obtained by peeling and removing the base material 2 from the sheet including the electrode layer 5, the disappearing layer 7 (3) and the like. Hereinafter, in Steps 6 to 9, Steps 5 to 8 in Example 2 are performed, and the stacked body 1 is separated. Thereafter, an external electrode is further formed for each chip 1a, and the manufacture of the electronic component is completed.

なお、上述した実施例においては、絶縁層、電極層等の順序で層形成を行う場合を例示しているが、各シート中のチップ形成領域における各層の形成順序、形成方法は、上記例示内容に限定されない。これら形成順序、形成方法、シート構成等は、得ようとするチップの特性に応じて適宜変更されることが好ましい。   In the above-described embodiment, the case where the layers are formed in the order of the insulating layer, the electrode layer, and the like is illustrated. It is not limited to. These forming order, forming method, sheet configuration and the like are preferably changed as appropriate according to the characteristics of the chip to be obtained.

本発明を実施のするための最良な形態に係る電子部品の製造工程の概略を示す図である。It is a figure which shows the outline of the manufacturing process of the electronic component which concerns on the best form for implementing this invention. 本発明の実施例に係る電子部品の製造工程の主要部を示す図である(実施例1)。It is a figure which shows the principal part of the manufacturing process of the electronic component which concerns on the Example of this invention (Example 1). 本発明の実施例に係る電子部品の製造工程の主要部を示す図である(実施例2)。It is a figure which shows the principal part of the manufacturing process of the electronic component which concerns on the Example of this invention (Example 2).

符号の説明Explanation of symbols

1:積層体
2:基材
3、7:消失層
4:グリーンシート
5:電極層
13、15:セラミックグリーンシート
1: Laminate 2: Base material 3, 7: Disappearing layer 4: Green sheet 5: Electrode layer 13, 15: Ceramic green sheet

Claims (5)

少なくとも電極層を有するセラミックグリーンシートを含む複数のセラミックグリーンシートを積層し、且つ焼成処理を経ることで得られる積層型電子部品の製造方法であって、
個々の前記セラミックグリーンシートにおける積層後に前記積層型電子部品を構成する領域各々の周囲に、前記電子部品を構成する材料とは異なる材料からなる層を前記セラミックグリーンシートを貫通した状態に形成する工程と、
前記複数のセラミックグリーンシートを積層した後に、前記電子部品の焼成処理を経るまでの加熱工程において前記異なる材料からなる層を焼失させて、前記複数のセラミックグリーンシートの積層体を個々の前記積層型電子部品に分離する工程とを含むことを特徴とする積層型電子部品の製造方法。
A method for producing a multilayer electronic component obtained by laminating a plurality of ceramic green sheets including a ceramic green sheet having at least an electrode layer, and undergoing a firing treatment,
Forming a layer made of a material different from a material constituting the electronic component in a state of penetrating the ceramic green sheet around each region constituting the laminated electronic component after being laminated in each of the ceramic green sheets When,
After laminating the plurality of ceramic green sheets, the layers made of the different materials are burned out in a heating step until the electronic component is fired, and the laminates of the plurality of ceramic green sheets are individually stacked. A method of manufacturing a multilayer electronic component, comprising the step of separating the electronic component.
前記異なる材料は、前記焼成処理によって焼失可能な材料であることを特徴とする請求項1記載の積層型電子部品の製造方法。   The method of manufacturing a multilayer electronic component according to claim 1, wherein the different material is a material that can be burned down by the baking treatment. 前記異なる材料は、前記焼成処理前に行われる脱バインダー処理によって焼失可能な材料であることを特徴とする請求項1記載の積層型電子部品の製造方法。   The method of manufacturing a multilayer electronic component according to claim 1, wherein the different material is a material that can be burned out by a binder removal process performed before the baking process. 前記異なる材料は、ポジレジストあるいはネガレジストであり、前記異なる材料からなる層は前記セラミックグリーンシートが形成される前に、露光現像処理によって形成されることを特徴とする請求項1乃至3何れかに記載の積層型電子部品の製造方法。   4. The different material is a positive resist or a negative resist, and the layer made of the different material is formed by an exposure development process before the ceramic green sheet is formed. A method for producing a multilayer electronic component as described in 1. 所定枚数の層を積層してなる積層型電子部品の製造方法であって、
前記層各々における前記積層型電子部品の一部を形成する領域の周囲に対して、積層体に施される脱バインダー処理又は焼成処理によって消失可能な材料からなる部分を形成する工程を含むことを特徴とする積層型電子部品の製造方法。
A method for producing a laminated electronic component comprising a predetermined number of layers laminated,
Forming a portion made of a material that can be eliminated by a debinding process or a baking process applied to the stacked body, around a region where a part of the stacked electronic component is formed in each of the layers. A method for manufacturing a multilayer electronic component.
JP2003359118A 2003-10-20 2003-10-20 Method of manufacturing laminated electronic component Pending JP2005123508A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003359118A JP2005123508A (en) 2003-10-20 2003-10-20 Method of manufacturing laminated electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003359118A JP2005123508A (en) 2003-10-20 2003-10-20 Method of manufacturing laminated electronic component

Publications (1)

Publication Number Publication Date
JP2005123508A true JP2005123508A (en) 2005-05-12

Family

ID=34615448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003359118A Pending JP2005123508A (en) 2003-10-20 2003-10-20 Method of manufacturing laminated electronic component

Country Status (1)

Country Link
JP (1) JP2005123508A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009267320A (en) * 2008-03-31 2009-11-12 Tdk Corp Method of manufacturing laminated ceramic electronic component
JP2011151281A (en) * 2010-01-25 2011-08-04 Murata Mfg Co Ltd Method of manufacturing electronic component
JP2012080122A (en) * 2005-11-22 2012-04-19 Internatl Business Mach Corp <Ibm> Method for providing uniaxial load distribution on laminating layers of multilayer ceramic chip carriers
JP2019176025A (en) * 2018-03-28 2019-10-10 Tdk株式会社 Manufacturing method of multilayer electronic component
CN112466653A (en) * 2019-09-06 2021-03-09 Tdk株式会社 Method for manufacturing electronic component

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012080122A (en) * 2005-11-22 2012-04-19 Internatl Business Mach Corp <Ibm> Method for providing uniaxial load distribution on laminating layers of multilayer ceramic chip carriers
JP2009267320A (en) * 2008-03-31 2009-11-12 Tdk Corp Method of manufacturing laminated ceramic electronic component
JP2011151281A (en) * 2010-01-25 2011-08-04 Murata Mfg Co Ltd Method of manufacturing electronic component
JP2019176025A (en) * 2018-03-28 2019-10-10 Tdk株式会社 Manufacturing method of multilayer electronic component
JP6996388B2 (en) 2018-03-28 2022-01-17 Tdk株式会社 Manufacturing method of laminated electronic components
CN112466653A (en) * 2019-09-06 2021-03-09 Tdk株式会社 Method for manufacturing electronic component
CN112466653B (en) * 2019-09-06 2022-12-13 Tdk株式会社 Method for manufacturing electronic component
US11705276B2 (en) 2019-09-06 2023-07-18 Tdk Corporation Method for manufacturing electronic-component

Similar Documents

Publication Publication Date Title
US7833370B2 (en) Method for manufacturing a ceramic multi-layered substrate
JP2006278557A (en) Multilayer ceramic electronic component
JP2000138455A (en) Manufacturing method of ceramic multilayer substrate
JP6819603B2 (en) Multilayer ceramic substrate and its manufacturing method
JP4644796B2 (en) Green chip manufacturing method using green sheet for multilayer electronic component
JP2010021386A (en) Method for manufacturing ceramic part
JP2005123508A (en) Method of manufacturing laminated electronic component
JP2011151281A (en) Method of manufacturing electronic component
JP2011044681A (en) Ceramic substrate, and manufacturing method therefor
JP4426817B2 (en) Manufacturing method of multilayer electronic component
JP4291187B2 (en) Method for forming external electrode built-in layer and method for manufacturing multilayer electronic component using the same
JP5314370B2 (en) Manufacturing method of ceramic parts
JPH09260187A (en) Manufacture of ceramic electronic part
WO2009119198A1 (en) Process for producing ceramic substrate
JP2005311225A (en) Method for manufacturing laminated electronic component
JP2005072540A (en) Method of manufacturing ceramic green sheet and method of manufacturing electronic component using ceramic green sheet
JP2005123509A (en) Method of manufacturing laminated electronic component
JP4967628B2 (en) Manufacturing method of ceramic multilayer substrate
JP4196730B2 (en) Manufacturing method of ceramic multilayer substrate
JP2006173240A (en) Manufacturing method of ceramic substrate
JP2004200602A (en) Ceramic electronic component and manufacturing method thereof
JP4867567B2 (en) Method for forming electrode pattern and method for manufacturing laminated electronic component
JP4540453B2 (en) Method for manufacturing multilayer electronic component and method for manufacturing multilayer electronic component
JP2003289012A (en) Laminate ceramic component and manufacturing method therefor
JPH09153429A (en) Manufacture of laminated ceramic electronic component

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070411