JP2005122381A - Input/output control device and electronic device - Google Patents

Input/output control device and electronic device Download PDF

Info

Publication number
JP2005122381A
JP2005122381A JP2003355230A JP2003355230A JP2005122381A JP 2005122381 A JP2005122381 A JP 2005122381A JP 2003355230 A JP2003355230 A JP 2003355230A JP 2003355230 A JP2003355230 A JP 2003355230A JP 2005122381 A JP2005122381 A JP 2005122381A
Authority
JP
Japan
Prior art keywords
register
input
buffer
output buffer
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003355230A
Other languages
Japanese (ja)
Other versions
JP4145768B2 (en
Inventor
Takeshi Saito
剛 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003355230A priority Critical patent/JP4145768B2/en
Publication of JP2005122381A publication Critical patent/JP2005122381A/en
Application granted granted Critical
Publication of JP4145768B2 publication Critical patent/JP4145768B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an input/output control device capable of easily varying the numbers of switches for connection and light-emitting elements. <P>SOLUTION: The input/output control device has a plurality of ports for connecting switches or light-emitting elements. The input/output control device includes an input buffer and an output buffer connected to the respective ports, and a selection register, a switch state register and a light-emitting element control register each of which has bits corresponding to the respective port. The state of the input buffer is recorded in the corresponding bits of the switch state register. The state of the output buffer is determined based on the corresponding bits of the light-emitting element control register. The output buffer is switched between a positive and a non-positive state by the selection register. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、入出力制御装置に係り、特にスイッチと発光素子とを接続する入出力制御装置に関する。   The present invention relates to an input / output control device, and more particularly to an input / output control device for connecting a switch and a light emitting element.

印刷装置等の電子機器では、ユーザからの操作を受け付けるためのスイッチおよび電子機器の状態を示すための発光素子が配置された、操作パネルに代表される入出力装置を備えるものが多い。なお、発光素子としてはLED(Light Emitting Diode)が一般的に用いられているため、以下ではLEDを例に説明する。   Many electronic devices such as printing apparatuses include an input / output device typified by an operation panel in which a switch for receiving an operation from a user and a light emitting element for indicating the state of the electronic device are arranged. In addition, since LED (Light Emitting Diode) is generally used as a light emitting element, it demonstrates below taking LED as an example.

操作パネル等に配置されるスイッチおよびLEDについては、入出力制御を担当する入出力制御装置がこれらを制御することにより、各スイッチの状態が取得され、また、各LEDの点灯状態が定められる。LEDとスイッチとが接続された入出力制御装置は、例えば、特許文献1に開示されている。なお、入出力制御装置は、一般にASIC(Application Specific Integrated Circuit)で構成される。   As for the switches and LEDs arranged on the operation panel or the like, the state of each switch is acquired and the lighting state of each LED is determined by controlling the input / output control device in charge of input / output control. An input / output control device in which an LED and a switch are connected is disclosed in Patent Document 1, for example. The input / output control device is generally composed of an ASIC (Application Specific Integrated Circuit).

操作パネルに配置されるスイッチおよびLEDのそれぞれの数は製品の仕様に基づいて固定的に定められる。このため、異なる製品では、異なる入出力制御装置を用い、また、同じ製品であっても仕様変更等により操作パネルに配置されるスイッチとLEDの数が変更されれば、入出力制御装置の設計変更が必要になる。   The numbers of switches and LEDs arranged on the operation panel are fixedly determined based on product specifications. For this reason, different input / output control devices are used for different products, and if the number of switches and LEDs arranged on the operation panel is changed due to specification changes, etc. even for the same product, the design of the input / output control device Change is required.

特開平6−77534号公報JP-A-6-77534

しかし、入出力制御装置の基本的な回路は、スイッチおよびLEDの数が異なる製品にも汎用的に使用できる方がコスト的に有利である。また、同じ製品において仕様変更等によりスイッチおよびLEDの数の変更があった場合にも、入出力制御装置の基本的な回路は変更することなく用いることがことができれば、やはり、コスト的に有利となる。この場合、なるべく簡易な構成で実現できることが望ましい。   However, it is advantageous in terms of cost if the basic circuit of the input / output control device can be used universally for products having different numbers of switches and LEDs. Even if the number of switches and LEDs in the same product is changed due to specification changes, etc., if the basic circuit of the input / output control device can be used without change, it is advantageous in terms of cost. It becomes. In this case, it is desirable that it can be realized with a configuration as simple as possible.

本発明は、接続するスイッチおよび発光素子の数を容易に変更することができる入出力制御装置を提供することを目的とする。   An object of this invention is to provide the input / output control apparatus which can change easily the number of the switches and light emitting elements to connect.

上記課題を解決するため、本発明の第1の態様によれば、
スイッチまたは発光素子を接続するポートを複数備えた入出力制御装置であって、
それぞれのポート毎に接続された入力バッファおよび出力バッファと、
それぞれ、各ポートに対応したビットを有する選択レジスタとスイッチ状態レジスタと発光素子制御レジスタとを備え、
前記入力バッファの状態は、前記スイッチ状態レジスタの対応するビットに記録され、
前記出力バッファの状態は、前記発光素子制御レジスタの対応するビットに基づいて定められ、
前記出力バッファは、選択レジスタにより能動/非能動状態に切り替えられることを特徴とする入出力制御装置が提供される。
In order to solve the above problems, according to the first aspect of the present invention,
An input / output control device having a plurality of ports for connecting switches or light emitting elements,
An input buffer and an output buffer connected to each port;
Each includes a selection register having a bit corresponding to each port, a switch status register, and a light emitting element control register,
The state of the input buffer is recorded in the corresponding bit of the switch status register;
The state of the output buffer is determined based on the corresponding bit of the light emitting element control register,
The output buffer may be switched between an active state and an inactive state by a selection register.

ポートに接続される発光素子とスイッチとが変更されても選択レジスタの値を設定することで対応できるため、接続するスイッチおよび発光素子の数を容易に変更することができる。   Even if the light emitting element and the switch connected to the port are changed, it can be dealt with by setting the value of the selection register. Therefore, the number of switches and light emitting elements to be connected can be easily changed.

出力バッファは、発光素子を駆動するため、負荷電流容量が大きい、例えば、20mA以上であることが望ましい。負荷電流容量が大きい出力バッファとしては、オープンドレインタイプあるいはオープンコレクタタイプが挙げられる。   Since the output buffer drives the light emitting element, it is preferable that the load current capacity is large, for example, 20 mA or more. Examples of the output buffer having a large load current capacity include an open drain type and an open collector type.

また、上記課題を解決するため、本発明の第2の態様によれば、
複数のポートと、
それぞれのポート毎に接続された入力バッファおよび出力バッファと、
それぞれ、各ポートに対応したビットを有する選択レジスタとスイッチ状態レジスタと発光素子制御レジスタとを備え、
前記入力バッファの状態は、前記スイッチ状態レジスタの対応するビットに記録され、
前記出力バッファの状態は、前記発光素子制御レジスタの対応するビットに基づいて定められ、
前記出力バッファは、選択レジスタにより能動/非能動状態に切り替えられ、
能動状態の出力バッファに接続されたポートには発光素子が接続され、
非能動状態の出力バッファに接続されたポートの少なくとも一部にはスイッチが接続されていることを特徴とする電子機器が提供される。
Moreover, in order to solve the said subject, according to the 2nd aspect of this invention,
Multiple ports,
An input buffer and an output buffer connected to each port;
Each includes a selection register having a bit corresponding to each port, a switch status register, and a light emitting element control register,
The state of the input buffer is recorded in the corresponding bit of the switch status register;
The state of the output buffer is determined based on the corresponding bit of the light emitting element control register,
The output buffer is switched to an active / inactive state by a selection register;
A light emitting element is connected to the port connected to the active output buffer,
An electronic device is provided in which a switch is connected to at least a part of a port connected to an inactive output buffer.

本発明の実施の形態について図面を参照して説明する。   Embodiments of the present invention will be described with reference to the drawings.

図1は、本発明を適用したSW/LED制御装置10の構成を説明するためのブロック図である。SW/LED制御装置10は、例えば、電子機器を構成する装置として用いられ、具体的には、スイッチとLEDとを備えた操作パネル等を制御する入出力制御装置として用いることができる。   FIG. 1 is a block diagram for explaining the configuration of a SW / LED control apparatus 10 to which the present invention is applied. The SW / LED control device 10 is used, for example, as a device that constitutes an electronic device, and specifically, can be used as an input / output control device that controls an operation panel or the like including a switch and an LED.

本図においてSW/LED制御装置10は、複数のポート60(ポート(0)〜ポート(N))を備えており、それぞれのポート60には、LEDまたはスイッチ(SW)を接続することができるようになっている。   In this figure, the SW / LED control device 10 includes a plurality of ports 60 (port (0) to port (N)), and each port 60 can be connected to an LED or a switch (SW). It is like that.

また、SW/LED制御装置10は、SW/LED選択レジスタ30、SW状態レジスタ40、LED制御レジスタ50の3本のレジスタを備えている。各レジスタは少なくともポート60の個数のビット長を有しており、各レジスタには各ポート60に対応するビットがそれぞれ定められている。   In addition, the SW / LED control device 10 includes three registers: a SW / LED selection register 30, a SW state register 40, and an LED control register 50. Each register has a bit length of at least the number of ports 60, and each register has a bit corresponding to each port 60.

各ポート60には、バッファ部20が接続されている。バッファ部20は、入力バッファ21およびスリーステートの出力バッファ22が並列に接続されて構成される
スリーステートの出力バッファ22は、SW/LED選択レジスタ30の対応するビットの値により能動状態(enable)あるいは非能動状態(disable)に制御される。
A buffer unit 20 is connected to each port 60. The buffer unit 20 is configured by connecting an input buffer 21 and a three-state output buffer 22 in parallel. The three-state output buffer 22 is enabled according to the value of the corresponding bit in the SW / LED selection register 30. Or it is controlled to an inactive state (disable).

ここで、スリーステートの出力バッファ22は、負荷電流容量の大きな、例えば、20mA以上のバッファを用いるようにする。また、出力バッファ22としてオープンドレインタイプあるいはオープンコレクタタイプのバッファを用いれば、バッファを含むASICの電源とLED駆動用の電源とが異なっていても使用できる。例えば、オープンドレインタイプあるいはオープンコレクタタイプのバッファを内蔵したASICには3.3Vを供給し、LED電源には5Vを供給するという使い方ができる。LEDを明るく光らせたい場合に、このような構成は効果がある。   Here, as the three-state output buffer 22, a buffer having a large load current capacity, for example, 20 mA or more is used. Further, if an open drain type or an open collector type buffer is used as the output buffer 22, it can be used even if the power source of the ASIC including the buffer and the power source for driving the LED are different. For example, 3.3 V can be supplied to an ASIC incorporating an open drain type or open collector type buffer, and 5 V can be supplied to an LED power supply. Such a configuration is effective when it is desired to brighten the LED.

ポート60にスイッチが接続される場合には、スイッチの状態に基づく入力バッファ21からの信号状態は、SW状態レジスタ40の対応するビットに記録される。また、ポート60にLEDが接続される場合には、スリーステートの出力バッファ22は、能動状態において、LED制御レジスタ50の対応するビットの値により出力状態が制御される。   When a switch is connected to the port 60, the signal state from the input buffer 21 based on the state of the switch is recorded in the corresponding bit of the SW state register 40. When an LED is connected to the port 60, the output state of the three-state output buffer 22 is controlled by the value of the corresponding bit in the LED control register 50 in the active state.

図2(a)は、ポート60にスイッチ70を接続した場合を示すブロック図である。スイッチ70のオンオフの状態が入力バッファ21から取り出され、SW状態レジスタ40に記録される。この場合、スリーステートの出力バッファ22は、SW/LED選択レジスタ30の値に基づいて非能動状態(disable)に制御され、出力側はハイインピーダンス状態となる。LED制御レジスタ50からの出力信号は不使用とする。なお、ポート60を使用しない場合も出力バッファ22は非能動状態(disable)とすることが望ましい。   FIG. 2A is a block diagram showing a case where the switch 70 is connected to the port 60. The on / off state of the switch 70 is taken out from the input buffer 21 and recorded in the SW state register 40. In this case, the three-state output buffer 22 is controlled to an inactive state (disable) based on the value of the SW / LED selection register 30, and the output side is in a high impedance state. The output signal from the LED control register 50 is not used. Even when the port 60 is not used, it is desirable that the output buffer 22 is inactive.

図2(b)は、ポート60にLED80を接続した場合を示すブロック図である。スリーステートの出力バッファ22は、SW/LED選択レジスタ30の値に基づいて能動状態(enable)に制御され、LED制御レジスタ50の値に基づいてLED80の点灯消灯が制御される。この場合、入力バッファ21の信号は不使用とする。   FIG. 2B is a block diagram showing a case where the LED 80 is connected to the port 60. The three-state output buffer 22 is controlled to an active state (enable) based on the value of the SW / LED selection register 30, and the LED 80 is turned on / off based on the value of the LED control register 50. In this case, the signal of the input buffer 21 is not used.

図3は、8つのポート60(ポート(0)〜ポート(7))を備えるSW/LED制御装置10において、ポート(0)〜ポート(2)にスイッチを接続し、ポート(3)〜ポート(7)にLEDを接続した場合を示す図である。   FIG. 3 shows the SW / LED control apparatus 10 having eight ports 60 (port (0) to port (7)), in which a switch is connected to the ports (0) to (2), and the ports (3) to (2) It is a figure which shows the case where LED is connected to (7).

図4(a)は、この場合の各レジスタの例を示す図である。すなわち、各レジスタは8ビットの幅を有し、それぞれのビットがポート(0)〜ポート(7)に対応しているものとする。   FIG. 4A shows an example of each register in this case. That is, each register has a width of 8 bits, and each bit corresponds to port (0) to port (7).

スイッチが接続されたポート60に対応するSW/LED選択レジスタ30のビットの値を1に設定し、LEDが接続されたポート60に対応するSW/LED選択レジスタ30のビットの値を0に設定するものとすると、この場合のSW/LED選択レジスタ30の設定は、本図に示すように「00000111」となる。   The bit value of the SW / LED selection register 30 corresponding to the port 60 to which the switch is connected is set to 1, and the bit value of the SW / LED selection register 30 corresponding to the port 60 to which the LED is connected is set to 0. In this case, the setting of the SW / LED selection register 30 is “00000111” as shown in FIG.

SW状態レジスタ40およびLED制御レジスタ50の各ビットの値のうち、どのビットが有効か、すなわち、使用するかはSW/LED選択レジスタ30の値に応じて判断することができる。   It can be determined according to the value of the SW / LED selection register 30 which bit is valid among the values of the respective bits of the SW status register 40 and the LED control register 50, that is, which bit is used.

本例では、SW状態レジスタ40は、SW/LED選択レジスタ30の値が「1」であるビットが有効であり、そのビットの値から対応するポート60に接続されたスイッチの状態を取得することができる。   In this example, the SW status register 40 has a valid bit whose value of the SW / LED selection register 30 is “1”, and acquires the status of the switch connected to the corresponding port 60 from the value of the bit. Can do.

また、LED制御レジスタ50は、SW/LED選択レジスタ30の値が「0」であるビットが有効であり、そのビットの値を制御することにより、対応するポート60に接続されたLEDの点灯消灯を変化させることができる。このとき、スリーステートの出力バッファ22は、負荷電流容量が大きいため、LEDを駆動することができる。   In the LED control register 50, the bit whose value in the SW / LED selection register 30 is “0” is valid, and the LED connected to the corresponding port 60 is turned on / off by controlling the value of the bit. Can be changed. At this time, since the three-state output buffer 22 has a large load current capacity, the LED can be driven.

なお、図4(b)に示すように、SW状態レジスタ40とLED制御レジスタ50とを1本のSW/LED共用レジスタにまとめて、SW/LED選択レジスタ30の値に基づいてどちらの役割を担わせるかを区別するようにしてもよい。これにより、レジスタの本数を減らすことができ、また、動作時には一本のレジスタでスイッチ70およびLED80を制御することができるようになる。本図の例では、SW/LED共用レジスタの0〜2ビット目まではSW状態レジスタとして用い、3〜7ビット目まではLED制御レジスタとして用いるようにしている。   As shown in FIG. 4B, the SW state register 40 and the LED control register 50 are combined into one SW / LED common register, and which role is based on the value of the SW / LED selection register 30. You may make it distinguish whether to carry. As a result, the number of registers can be reduced, and the switch 70 and the LED 80 can be controlled by a single register during operation. In the example of the figure, the SW / LED shared register is used as the SW status register until the 0th to 2nd bits, and the 3rd to 7th bits are used as the LED control register.

このように、本発明によれば、接続するスイッチおよび発光素子の数を容易に変更することができる入出力制御装置が提供される。   Thus, according to the present invention, there is provided an input / output control device capable of easily changing the number of switches and light emitting elements to be connected.

SW/LED制御装置の構成を示すブロック図。The block diagram which shows the structure of SW / LED control apparatus. ポートとスイッチとの接続およびポートとLEDとの接続例を示す図。The figure which shows the example of a connection of a port and a switch, and a connection of a port and LED. 複数のポートの接続例を示す図。The figure which shows the example of a connection of a some port. 各レジスタの状態を示す図。The figure which shows the state of each register.

符号の説明Explanation of symbols

10…SW/LED制御装置、20…バッファ部、21…入力バッファ、22…出力バッファ、30…SW/LED選択レジスタ、40…SW状態レジスタ、50…LED制御レジスタ、60…ポート、70…スイッチ、80…LED
DESCRIPTION OF SYMBOLS 10 ... SW / LED control apparatus, 20 ... Buffer part, 21 ... Input buffer, 22 ... Output buffer, 30 ... SW / LED selection register, 40 ... SW status register, 50 ... LED control register, 60 ... Port, 70 ... Switch , 80 ... LED

Claims (7)

スイッチまたは発光素子を接続するポートを複数備えた入出力制御装置であって、
それぞれのポート毎に接続された入力バッファおよび出力バッファと、
それぞれ、各ポートに対応したビットを有する選択レジスタとスイッチ状態レジスタと発光素子制御レジスタとを備え、
前記入力バッファの状態は、前記スイッチ状態レジスタの対応するビットに記録され、
前記出力バッファの状態は、前記発光素子制御レジスタの対応するビットに基づいて定められ、
前記出力バッファは、選択レジスタにより能動/非能動状態に切り替えられることを特徴とする入出力制御装置。
An input / output control device having a plurality of ports for connecting switches or light emitting elements,
An input buffer and an output buffer connected to each port;
Each includes a selection register having a bit corresponding to each port, a switch status register, and a light emitting element control register,
The state of the input buffer is recorded in the corresponding bit of the switch status register;
The state of the output buffer is determined based on the corresponding bit of the light emitting element control register,
The input / output control device, wherein the output buffer is switched to an active / inactive state by a selection register.
請求項1に記載の入出力制御装置において、
スイッチ状態レジスタと発光素子制御レジスタのそれぞれのビットは、選択レジスタの対応するビットの値に基づいて、使用/不使用が定められることを特徴とする入出力制御装置。
The input / output control device according to claim 1,
An input / output control device characterized in that each bit of the switch status register and the light emitting element control register is determined to be used / not used based on a value of a corresponding bit of the selection register.
スイッチまたは発光素子を接続するポートを複数備えた入出力制御装置であって、
それぞれのポート毎に接続された入力バッファおよび出力バッファと、
それぞれ、各ポートに対応したビットを有する選択レジスタと共用レジスタとを備え、
前記入力バッファの状態は、当該入力バッファの使用時において、前記共用レジスタの対応するビットに記録され、
前記出力バッファの状態は、当該出力バッファの使用時において、前記共用レジスタの対応するビットに基づいて定められ、
前記入力バッファおよび前記出力バッファの使用/不使用は、前記選択レジスタの対応するビットに基づいて選択的に定められ、
前記出力バッファは、選択レジスタにより能動/非能動状態に切り替えられることを特徴とする入出力制御装置。
An input / output control device having a plurality of ports for connecting switches or light emitting elements,
An input buffer and an output buffer connected to each port;
Each includes a selection register having a bit corresponding to each port and a shared register,
The state of the input buffer is recorded in the corresponding bit of the shared register when the input buffer is used.
The state of the output buffer is determined based on the corresponding bit of the shared register when the output buffer is used.
Use / non-use of the input buffer and the output buffer is selectively determined based on corresponding bits of the selection register,
The input / output control device, wherein the output buffer is switched to an active / inactive state by a selection register.
請求項1または3に記載の入出力制御装置において、
前記出力バッファは、負荷電流容量が20mA以上であることを特徴とする入出力制御装置。
In the input / output control device according to claim 1 or 3,
The output buffer has a load current capacity of 20 mA or more.
請求項1または3に記載の入出力制御装置において、
前記出力バッファは、オープンドレインタイプあるいはオープンコレクタタイプであることを特徴とする入出力制御装置。
In the input / output control device according to claim 1 or 3,
The output buffer is an open drain type or an open collector type input / output control device.
複数のポートと、
それぞれのポート毎に接続された入力バッファおよび出力バッファと、
それぞれ、各ポートに対応したビットを有する選択レジスタとスイッチ状態レジスタと発光素子制御レジスタとを備え、
前記入力バッファの状態は、前記スイッチ状態レジスタの対応するビットに記録され、
前記出力バッファの状態は、前記発光素子制御レジスタの対応するビットに基づいて定められ、
前記出力バッファは、選択レジスタにより能動/非能動状態に切り替えられ、
能動状態の出力バッファに接続されたポートには発光素子が接続され、
非能動状態の出力バッファに接続されたポートの少なくとも一部にはスイッチが接続されていることを特徴とする電子機器。
Multiple ports,
An input buffer and an output buffer connected to each port;
Each includes a selection register having a bit corresponding to each port, a switch status register, and a light emitting element control register,
The state of the input buffer is recorded in the corresponding bit of the switch status register;
The state of the output buffer is determined based on the corresponding bit of the light emitting element control register,
The output buffer is switched to an active / inactive state by a selection register;
A light emitting element is connected to the port connected to the active output buffer,
An electronic device, wherein a switch is connected to at least a part of a port connected to an inactive output buffer.
請求項6に記載の電子機器において、
能動状態の出力バッファに接続されたポートに対応する発光素子制御レジスタのビットを有効とし、
非能動状態の出力バッファに接続されたポートに対応するスイッチ状態レジスタのビットを有効とすることを特徴とする電子機器。
The electronic device according to claim 6,
Enable the bit of the light emitting element control register corresponding to the port connected to the output buffer in the active state,
An electronic device characterized by validating a bit of a switch status register corresponding to a port connected to an inactive output buffer.
JP2003355230A 2003-10-15 2003-10-15 I / O control device and electronic device Expired - Fee Related JP4145768B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003355230A JP4145768B2 (en) 2003-10-15 2003-10-15 I / O control device and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003355230A JP4145768B2 (en) 2003-10-15 2003-10-15 I / O control device and electronic device

Publications (2)

Publication Number Publication Date
JP2005122381A true JP2005122381A (en) 2005-05-12
JP4145768B2 JP4145768B2 (en) 2008-09-03

Family

ID=34612896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003355230A Expired - Fee Related JP4145768B2 (en) 2003-10-15 2003-10-15 I / O control device and electronic device

Country Status (1)

Country Link
JP (1) JP4145768B2 (en)

Also Published As

Publication number Publication date
JP4145768B2 (en) 2008-09-03

Similar Documents

Publication Publication Date Title
US6160354A (en) LED matrix current control system
JP5519490B2 (en) LED string driving device having shift register and level shifter
JP4429213B2 (en) Driving circuit and portable information terminal having the same
US7408384B2 (en) Drive circuit of computer system for driving a mode indicator
DE60142321D1 (en) Current sensing circuit for organic electroluminescent display
US7956824B2 (en) Light emitting element driver device
JP2000108407A5 (en) Drive circuit and printer and LED head using the same
US20060033456A1 (en) Flashing light control apparatus and method thereof
JP5147224B2 (en) Liquid crystal display
JP4145768B2 (en) I / O control device and electronic device
JP2008090422A (en) Power supply circuit
TW201515509A (en) LED driver circuits
ITMI20070023A1 (en) LED PILOT DEVICE WITH SWITCHABLE MODE OF SELF-TUNING E-O
JP4318900B2 (en) Game machine
JP5080799B2 (en) LED backlight system
JP4862912B2 (en) Output interface circuit
KR100694475B1 (en) Source Driver in LCD
EP1656001A1 (en) Flashing lights control apparatus and method thereof
JP5847972B1 (en) Game machine
JP2006286826A (en) Light emitting device and display device
JP2008287618A (en) Programmable controller
KR100568088B1 (en) Voltage switching device
JPS63121089A (en) Lighting circuit for display unit
JP2006172803A (en) Lighting control circuit of vehicular lighting fixture
KR930004612Y1 (en) Multi-output device of plc

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080520

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080618

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4145768

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110627

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110627

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120627

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130627

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130627

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees