JP2005121953A - Driving method of plasma display panel - Google Patents
Driving method of plasma display panel Download PDFInfo
- Publication number
- JP2005121953A JP2005121953A JP2003357718A JP2003357718A JP2005121953A JP 2005121953 A JP2005121953 A JP 2005121953A JP 2003357718 A JP2003357718 A JP 2003357718A JP 2003357718 A JP2003357718 A JP 2003357718A JP 2005121953 A JP2005121953 A JP 2005121953A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- sustain
- display panel
- electrodes
- plasma display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Gas-Filled Discharge Tubes (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
Description
本発明はプラズマディスプレイパネルの駆動方法に関するものである。 The present invention relates to a method for driving a plasma display panel.
プラズマディスプレイパネル(PDP)は、ガス放電によって発生した紫外線によって蛍光体を励起発光させて画像表示を行っている。PDPは、図12にその概略構成を一部分の断面斜視図として示すように、間に放電空間1を形成するように表面板2と背面板3とを対向配置して構成している。
A plasma display panel (PDP) performs image display by exciting and emitting phosphors with ultraviolet rays generated by gas discharge. The PDP is configured by disposing a front plate 2 and a
表面板2上には、走査電極4および維持電極5が複数形成されている。走査電極4および維持電極5はそれぞれ透明電極6の上に金属からなるバス電極7を形成して構成している。また、走査電極4および維持電極5を覆うように表面板2上には第一誘電体層8が形成され、さらに第一誘電体層8上に保護層9が形成されている。
A plurality of
背面板3上には、表示情報を書き込むためのデータ電極10が複数形成され、データ電極10を覆うように背面板3上には第二誘電体層11が形成されている。そして第二誘電体層11上の、データ電極10の間に位置するようにデータ電極10と平行に隔壁12が形成され、第二誘電体層11の表面および隔壁12の側面には蛍光体層13が形成されている。データ電極10および隔壁12は、走査電極4および維持電極5と直交するよう配置されており、走査電極4および維持電極5とデータ電極10との交差部に発光単位となる放電セルが形成される。
A plurality of data electrodes 10 for writing display information are formed on the
そして、放電空間1には、放電ガスとしてネオン(Ne)とキセノン(Xe)の混合ガスが500Torr程度の圧力で充填されている。隔壁12は、隣接する放電セル間を仕切り、ガス放電に関わる荷電粒子等のクロストークによる誤放電や光学的クロストークによる混色を防ぐ機能も有する。
The
図13は、従来のPDPにおいて、走査電極4および維持電極5の配列の一例を示す概略平面図であり、走査電極4、維持電極5、データ電極10および隔壁12の位置関係がわかるように示している。一点鎖線で囲んだ領域は1つの放電セル14を表している。この図からわかるように、従来のPDPでは、放電ギャップ15をあけて配置された走査電極4および維持電極5からなる表示電極が各行に形成され、行間において隣り合う走査電極4と維持電極5とがセル間ギャップ16をあけて配置されている。
FIG. 13 is a schematic plan view showing an example of the arrangement of the
そして、上述のPDPは、それを駆動する駆動部と接続することによりプラズマディスプレイ装置が構成される。 The PDP described above is connected to a drive unit that drives the PDP to form a plasma display device.
次に、PDPの表示動作について、駆動電圧波形を示す図14を用いて説明する。テレビ映像を表示する場合、NTSC方式において映像は1秒間に60個のフレームで構成されている。このパネルで画像表示を行う場合、一定の強さをもつ発光パルスの数を例えば1、2、4、8、16、32、64、128のようにバイナリで重み付けした8個のサブフィールドによって1フレームを構成する。8個のサブフィールドはそれぞれの重み付けに応じた輝度の表示を行うものであり、これら8個のサブフィールドの中から表示に用いるサブフィールドを1個または複数個選択して所定輝度の表示を行うことにより階調表示を行っている。各サブフィールドは初期化期間、アドレス期間および表示期間からなる。 Next, the display operation of the PDP will be described with reference to FIG. 14 showing drive voltage waveforms. When displaying a television image, the image is composed of 60 frames per second in the NTSC system. When an image is displayed on this panel, the number of light emission pulses having a certain intensity is 1 by eight subfields weighted in binary, for example 1, 2, 4, 8, 16, 32, 64, 128. Construct a frame. Eight subfields display luminance according to their respective weights, and one or a plurality of subfields used for display are selected from these eight subfields to display predetermined luminance. Thus, gradation display is performed. Each subfield includes an initialization period, an address period, and a display period.
初期化期間では、まず維持電極5に全面同時消灯パルスを印加することにより前のサブフィールドでの維持放電を終了させる。続いて走査電極4に全面同時点灯パルスを印加することによりすべての放電セル14について初期化放電を行い、次に維持電極5に全面同時消灯パルスを印加して初期化放電を終了させる。これにより、すべての放電セル14において前のサブフィールドの表示期間における点灯状態の影響を受けないようにする。
In the initializing period, first, a sustain discharge in the previous subfield is terminated by applying a simultaneous simultaneous extinction pulse to the
初期化期間の後のアドレス期間では、1行目の走査電極4に書き込み走査パルスを印加すると同時に所望のデータ電極10に書き込み信号パルスを印加することにより、1行目の放電セル14のうち点灯させたい放電セル14でアドレス放電を起こし、保護層9の表面および蛍光体層13の表面に壁電荷を蓄積させる。2行目以降のすべての行についても順次同様にして点灯させたい放電セル14でアドレス放電を起こす。このようにして表示情報の書き込みを行う。
In the address period after the initialization period, a write scan pulse is applied to the
アドレス期間の後の表示期間では、走査電極4と維持電極5との間に数十kHz〜数百kHzの放電維持パルスを印加することにより、アドレス期間においてアドレス放電を起こした放電セル14内でのみ維持放電を発生させる。維持放電で発生する紫外線によって蛍光体層13を励起し、可視光を発生させて表示動作を行う(例えば、非特許文献1参照)。
PDPに対しては高精細化への要求が高まっており、これに対応するためには放電セル14の配列ピッチを狭くする必要があるが、そのような狭ピッチで配列された場合、放電セル14内の荷電粒子が放電セル14の内壁面へ拡散してしまうため、発光効率が低下するなどの問題が発生する場合がある。
The demand for higher definition is increasing for PDP, and in order to meet this demand, it is necessary to narrow the arrangement pitch of the
本発明はこのような課題を解決するためになされたものであり、発光効率が高く、高輝度、低消費電力のプラズマディスプレイパネルの駆動方法を実現することを目的とする。 The present invention has been made to solve such problems, and an object thereof is to realize a method for driving a plasma display panel having high luminous efficiency, high luminance, and low power consumption.
上記目的を達成するために本発明のプラズマディスプレイパネルの駆動方法は、走査電極と、走査電極を挟んで隣接して設けた第一維持電極および第二維持電極とにより構成した表示電極を複数形成した表面板を有するプラズマディスプレイパネルの駆動方法であって、第一維持電極と走査電極との間に与えた電位差により第1の維持放電を発生させた後、第一維持電極と走査電極との間の電位差より小さい電位差が与えられている第二維持電極と走査電極との間に第2の維持放電を発生させるように制御するものである。 In order to achieve the above object, the plasma display panel driving method according to the present invention includes forming a plurality of display electrodes including a scan electrode and a first sustain electrode and a second sustain electrode provided adjacent to each other across the scan electrode. A method of driving a plasma display panel having a surface plate, wherein a first sustain discharge is generated by a potential difference applied between the first sustain electrode and the scan electrode, and then the first sustain electrode and the scan electrode The second sustain discharge is controlled to be generated between the second sustain electrode and the scan electrode to which a potential difference smaller than the potential difference is given.
また、上記目的を達成するために本発明のプラズマディスプレイパネルの駆動方法は、走査電極と、走査電極を挟んで隣接して設けた第一維持電極および第二維持電極とにより構成した表示電極を複数形成した表面板を有するプラズマディスプレイパネルの駆動方法であって、維持パルス電圧を走査電極と維持電極とに交互に印加し、且つ、維持電極である第一維持電極と第二維持電極に対する維持パルス電圧は、位相が同じで高電位側の電圧値が異なるものとなるように制御するものである。 In order to achieve the above object, the plasma display panel driving method of the present invention includes a display electrode composed of a scan electrode and a first sustain electrode and a second sustain electrode provided adjacent to each other with the scan electrode interposed therebetween. A driving method of a plasma display panel having a plurality of surface plates, wherein a sustain pulse voltage is alternately applied to a scan electrode and a sustain electrode, and the sustain electrode is maintained with respect to the first sustain electrode and the second sustain electrode The pulse voltage is controlled so that the phase value is the same and the voltage value on the high potential side is different.
本発明のプラズマディスプレイパネルの駆動方法は、高精細であっても発光効率を改善することにより、高輝度、低消費電力の、そして低消費電力という意味では環境負荷を少なくすることができる。 The plasma display panel driving method of the present invention can reduce the environmental load in the sense of high brightness, low power consumption, and low power consumption by improving the light emission efficiency even with high definition.
すなわち、本発明の請求項1に記載の発明は、走査電極と、走査電極を挟んで隣接して設けた第一維持電極および第二維持電極とにより構成した表示電極を複数形成した表面板を有するプラズマディスプレイパネルの駆動方法であって、第一維持電極と走査電極との間に与えた電位差により第1の維持放電を発生させた後、第一維持電極と走査電極との間の電位差より小さい電位差が与えられている第二維持電極と走査電極との間に第2の維持放電を発生させるように制御するプラズマディスプレイパネルの駆動方法である。
In other words, the invention according to
また、請求項2に記載の発明は、走査電極と、走査電極を挟んで隣接して設けた第一維持電極および第二維持電極とにより構成した表示電極を複数形成した表面板を有するプラズマディスプレイパネルの駆動方法であって、維持パルス電圧を走査電極と維持電極とに交互に印加し、且つ、維持電極である第一維持電極と第二維持電極に対する維持パルス電圧は、位相が同じで高電位側の電圧値が異なるものとなるように制御するプラズマディスプレイパネルの駆動方法である。 According to a second aspect of the present invention, there is provided a plasma display having a surface plate on which a plurality of display electrodes formed by a scanning electrode and a first sustaining electrode and a second sustaining electrode provided adjacent to each other with the scanning electrode interposed therebetween are formed. A driving method of a panel, wherein a sustain pulse voltage is alternately applied to a scan electrode and a sustain electrode, and the sustain pulse voltage for the first sustain electrode and the second sustain electrode, which are sustain electrodes, is in phase and high This is a method of driving a plasma display panel that is controlled so that the voltage values on the potential side are different.
また、請求項3に記載の発明は、請求項1または2に記載の発明において、表示電極は、隣り合う放電セル間で、第一維持電極どうし、または第二維持電極どうしが隣接するように配置していることを特徴とするものである。
The invention according to
また、請求項4に記載の発明は、請求項2に記載の発明において、維持パルス電圧は、高電位側の電圧値が正で、低電位側の電圧値が負であるというものである。 According to a fourth aspect of the present invention, in the second aspect of the present invention, the sustain pulse voltage has a positive voltage value on the high potential side and a negative voltage value on the low potential side.
また、請求項5に記載の発明は、請求項2または4に記載の発明において、維持パルス電圧は、維持電極である第一維持電極への印加と第二維持電極への印加を、所定の周期で入れ替えることを特徴とするものである。 According to a fifth aspect of the invention, in the invention of the second or fourth aspect, the sustain pulse voltage is applied to the first sustain electrode, which is a sustain electrode, and to the second sustain electrode. It is characterized by being replaced with a period.
また、請求項6に記載の発明は、請求項5に記載の発明において、前記所定の周期が、維持パルス電圧の周期であるというものである。
The invention according to claim 6 is the invention according to
以下、本発明の一実施の形態について図面を参照して説明する。 Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
図1は本発明の一実施の形態によるPDPの要部の概略構成を示す断面斜視図であり、図2は図1におけるA−A矢視断面図である。 FIG. 1 is a cross-sectional perspective view showing a schematic configuration of a main part of a PDP according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along line AA in FIG.
図1、図2に示すように、本発明の一実施の形態によるPDPは、間に放電空間21を形成するように2つの基板である表面板22と背面板23とを対向配置し、表面板22と背面板23の周縁部を封着ガラスで気密封止して構成している。放電空間21にはNeとXeの混合ガスからなる放電ガスを所定の圧力および混合比で充填している。
As shown in FIGS. 1 and 2, a PDP according to an embodiment of the present invention has a
表面板22は、ガラスからなる基板24上に、第一維持電極25、走査電極26および第二維持電極27を順に配置することにより構成した表示電極28を複数形成している。第一維持電極25、走査電極26および第二維持電極27はそれぞれ、透明電極25a、26a、27aと、その上に形成したバス電極25b、26b、27bとにより構成されている。透明電極25a、26a、27aはインジウムスズ酸化物(ITO)または酸化スズ(SnO2)等からなり、バス電極25b、26b、27bは銀(Ag)厚膜(厚み2μm〜10μm)、アルミニウム(Al)薄膜(厚み0.1μm〜1μm)またはクロム/銅/クロム(Cr/Cu/Cr)積層薄膜(厚み0.1μm〜1μm)等からなる。
The
また、酸化鉛(PbO)、酸化ビスマス(Bi2O3)または酸化燐(PO4)を主成分とする低融点ガラスからなる第一誘電体層29(厚み40μm)を、第一維持電極25、走査電極26および第二維持電極27を覆うように形成している。また、放電空間21で発生する放電プラズマによる損傷から第一誘電体層29を保護するように、第一誘電体層29上に酸化マグネシウム(MgO)からなる保護層30(厚み500nm)を形成している。
Further, a first dielectric layer 29 (thickness 40 μm) made of low melting point glass mainly composed of lead oxide (PbO), bismuth oxide (Bi 2 O 3 ) or phosphorus oxide (PO 4 ) is used as the first
一方、背面板23は、ガラスからなる基板31上に、第一維持電極25、走査電極26および第二維持電極27からなる表示電極28と直交する方向に複数のデータ電極32を形成している。データ電極32は、たとえば銀厚膜(厚み2μm〜10μm)、アルミニウム薄膜(厚み0.1μm〜1μm)またはクロム/銅/クロム積層薄膜(厚み0.1μm〜1μm)からなる。そして、基板31上にデータ電極32を覆うように、第一誘電体層29の構成材料と同様の低融点ガラスからなる第二誘電体層33(厚み5μm〜20μm)を形成している。また、第二誘電体層33上のデータ電極32の間の位置にデータ電極32と平行に、隔壁34が形成されている。さらに、カラー表示のための3色(赤、緑、青)の蛍光体層35を第二誘電体層33上および隔壁34の側面に設けている。なお、第二誘電体層33は、蛍光体層35の密着性を改善するためのものであり、第二誘電体層33がなくともPDPとしての機能は得られる。
On the other hand, the back plate 23 has a plurality of
そして、放電空間21は、隔壁34により複数の区画に仕切られており、そして、この仕切られた放電空間21において、表示電極28とアドレス電極32とが直交して配置されることで、単位発光領域となる複数の放電セル36が形成される。そしてこのPDPでは、アドレス電極32、表示電極28に印加する周期的な電圧によって放電を発生させ、この放電による紫外線を蛍光体層35に照射して可視光に変換させることにより、画像表示を行う。
The
図3は、本発明の一実施の形態によるPDPにおいて、第一維持電極25、走査電極26および第二維持電極27とデータ電極32および隔壁34との位置関係がわかるように示した概略構成を示す平面図である。
FIG. 3 is a schematic diagram showing the positional relationship among the first sustain
図3に示すように、第一維持電極25、走査電極26および第二維持電極27からなる表示電極28が行方向に伸長して、複数並んで配置されており、1つの表示電極28を構成する走査電極26と第一維持電極25および第二維持電極27との間にはそれぞれ放電ギャップ37が設けられている。また、データ電極32と隔壁34は列方向に伸長して配置されており、表示電極28とデータ電極32との交差部には一点鎖線で領域を示す放電セル36が形成され、データ電極32に沿って隣接する放電セル36間では第一維持電極25と第二維持電極27とがセル間ギャップ38を隔てて隣り合って配置されている。
As shown in FIG. 3, a plurality of
そして、表面板22と背面板23との間に複数の放電セル36を形成するように対向配置し、表面板22と背面板23の周縁部を封着ガラスで気密封止し、放電空間21にはNeとXe等の混合ガスからなる放電ガスを所定の圧力および混合比で充填することでPDPが完成する。
And it arrange | positions so that the
つまり、本実施の形態によるPDPは、表面板22と背面板23との間に複数の放電セル36を形成することにより構成され、一方の基板である表面板22上には、第一維持電極25、走査電極26および第二維持電極27で構成される表示電極28を放電セル36毎に1組配置されるように形成した構成となっている。
That is, the PDP according to the present embodiment is configured by forming a plurality of
次に、PDPの表示動作について図4に示す駆動電圧波形を用いて説明する。これは、図14に示した従来の駆動電圧波形に対して異なる部分である、表示期間における駆動波形のみを示すものである。すなわち、表示期間以外の、初期化期間とアドレス期間においては、本実施の形態においては、第一維持電極25および第二維持電極27には図14に示した、維持電極5に対するものと同じ駆動電圧が、また、走査電極26には図14に示した、走査電極4に対するものと同じ駆動電圧が、基本的には印加される。但し、従来とは電極構造が大きく異なるので、電圧波形の詳細に至るまでが全てが同じというわけではない。
Next, the display operation of the PDP will be described using the driving voltage waveform shown in FIG. This shows only the drive waveform in the display period, which is a different part from the conventional drive voltage waveform shown in FIG. That is, in the initialization period and the address period other than the display period, in the present embodiment, the first sustain
図4中の細実線と太破線は、それぞれ走査電極26を基準電位にしたときの第一維持電極25、第二維持電極27にそれぞれ印加される放電維持パルスの電圧波形を表す。それらの特徴は、位相が同じで高電位側の電圧値が異なるというものである。つまり、第一維持電極25に印加される維持パルス電圧の高電位側の電圧値VHiは、第二維持電極27に印加される維持パルス電圧の高電位側の電圧値VLoと異なり、VHiに比べVLoを低くしていることにある。
A thin solid line and a thick broken line in FIG. 4 represent voltage waveforms of sustaining pulses applied to the first sustaining
ここで図4では、維持パルス電圧の高電位側の電圧値が正で、低電位側の電圧値が負である例を示したが、低電位側の電圧値が0であっても構わない。また維持パルス電圧の低電位側の電圧値が、第一維持電極25、第二維持電極27とも同じ電圧値である例を示しているが、低電位側の電圧値も高電位側の電圧値と同様、異なるものでも良い。また、低電位側の電圧値の絶対値は、高電位側の電圧値VHiと同一である例を示したが、低電位側の電圧値の絶対値としてVHiより大きな値を設定しても構わない。また、維持パルス電圧の印加のタイミングの位相が180度ずれて電圧の正負が逆転しても、また、図5に示すように、図4に対して、第一維持電極25と第二維持電極27とに印加する維持パルス電圧の大小が入れ替わったものでも構わない。
Here, FIG. 4 shows an example in which the voltage value on the high potential side of the sustain pulse voltage is positive and the voltage value on the low potential side is negative. However, the voltage value on the low potential side may be zero. . Further, although the voltage value on the low potential side of the sustain pulse voltage is the same voltage value for both the first sustain
図6に本実施の形態にかかるPDPを駆動するための駆動電圧の波形を示す。これは、表示期間の駆動電圧波形については、走査電極26の電圧波形は図14に示す従来例と同様の電圧波形とし、維持電極である第一維持電極25および第二維持電極27には、図4または図5を用いて説明した上述の条件を満たす駆動電圧を印加するものである。
FIG. 6 shows a waveform of a drive voltage for driving the PDP according to the present embodiment. As for the drive voltage waveform in the display period, the voltage waveform of the
以上の構成における駆動の状態は次のとおりと考えられる。まず、第二維持電極27よりも高い維持パルス電圧が印加される第一維持電極25と走査電極26との間で第1の維持放電が発生する。この第1の維持放電によって発生した荷電粒子や励起状態の粒子等がプライミングとなるため、その結果、第一維持電極25より低い維持パルス電圧しか印加されていない第二維持電極27と走査電極26との間でも第2の維持放電が始まる。
The driving state in the above configuration is considered as follows. First, a first sustain discharge is generated between the first sustain
ここで、本実施の形態にかかるPDPと従来のPDPとの評価の比較を、実際にPDPを作製することで行った。本実施の形態にかかるPDPの駆動電圧の波形は図6に示したものとし、従来のPDPの駆動電圧の波形は図14に示したものとした。そして、PDPの中央部の領域のみを白表示し(背景は黒表示)、発光輝度を同一に保ちながら、消費電力を調べた。 Here, comparison of evaluation between the PDP according to the present embodiment and the conventional PDP was performed by actually manufacturing the PDP. The driving voltage waveform of the PDP according to the present embodiment is as shown in FIG. 6, and the driving voltage waveform of the conventional PDP is as shown in FIG. Then, only the central area of the PDP was displayed in white (background was displayed in black), and the power consumption was examined while maintaining the same emission luminance.
その結果、従来のPDPの消費電力は、本実施の形態にかかるPDPに比べ約1.4倍となることが判った。また、放電電流の測定結果を図7(a)に模式的に示す。太線は本発明でのPDP、細線は従来例でのPDPの結果である。本実施の形態にかかるPDPの放電電流は、従来例のPDPの放電電流に比べ、ピークが低く、且つ、ピークが広がり、放電電流が流れている時間が長くなっていることがわかる。放電電流のピーク広がりは、それぞれ第1の維持放電により第2の維持放電が発生することを意味している。設計条件によっては図7(b)に模式的に示すように、放電電流のピークが二山になることもあり得る。 As a result, it has been found that the power consumption of the conventional PDP is about 1.4 times that of the PDP according to the present embodiment. Further, the measurement result of the discharge current is schematically shown in FIG. The thick line is the result of the PDP in the present invention, and the thin line is the result of the PDP in the conventional example. It can be seen that the discharge current of the PDP according to the present embodiment has a lower peak, a wider peak, and a longer time for the discharge current to flow than the discharge current of the conventional PDP. The peak broadening of the discharge current means that the second sustain discharge is generated by the first sustain discharge. Depending on design conditions, the peak of the discharge current may be two peaks as schematically shown in FIG.
以上の評価結果において、本実施の形態にかかるPDPの消費電力が低下し、発光効率が向上した理由としては以下のように考えられる。すなわち、PDPは励起レベルと基底レベル間の遷移による発光を利用している。この発光に対しては、放電電流に対して発光輝度の飽和が発生する領域が存在するため、発光効率の観点から低い電流レベルでパネルを駆動する方が望ましい。ここで、本実施の形態にかかるPDPは、低放電電流で駆動することができ、且つ低放電電流に伴う発光輝度の低下を放電時間の増加で補うことができるため、発光効率が向上したものと考えられる。 In the above evaluation results, the reason why the power consumption of the PDP according to the present embodiment is reduced and the light emission efficiency is improved is as follows. That is, the PDP uses light emission due to a transition between the excitation level and the ground level. For this light emission, there is a region where the light emission luminance is saturated with respect to the discharge current, so it is desirable to drive the panel at a low current level from the viewpoint of light emission efficiency. Here, since the PDP according to the present embodiment can be driven with a low discharge current, and the decrease in light emission luminance associated with the low discharge current can be compensated by an increase in discharge time, the light emission efficiency is improved. it is conceivable that.
ここで、図4および図5に示すVLoおよびVHiは、本発明者が行った検討により、VLo≧0.75VHiであることが、輝度を保ちつつ効率を向上できるという面で好ましい。また、各サブフィールドの表示期間において、維持パルス電圧の最初の数周期分のみ第二維持電極27の電圧を第一維持電極25の電圧と同じ値に引き上げれば、誤放電のない安定した、すなわち設計マージンの広い維持放電を実現できることも判っている。
Here, VLo and VHi shown in FIG. 4 and FIG. 5 are preferably VLo ≧ 0.75 VHi based on the study conducted by the present inventors in terms of improving efficiency while maintaining luminance. Further, in the display period of each subfield, if the voltage of the second sustain
また図8に、別の駆動電圧波形の例を示す。これは、維持パルス電圧の高電位側の電圧値が正で、低電位側の電圧値が負であるという例である。維持パルス電圧をこのような波形とすることにより、走査電極26と第一維持電極25および第二維持電極27との相対電圧差を保ちながら、それぞれに印加する電圧値を小さくすることができ、効率の向上を更に図ることができる。
FIG. 8 shows another example of the drive voltage waveform. This is an example in which the voltage value on the high potential side of the sustain pulse voltage is positive and the voltage value on the low potential side is negative. By setting the sustain pulse voltage to such a waveform, the voltage value applied to each of the
ここで、表示期間において放電が維持される条件を考えると、第一維持電極25と走査電極26の間に比べて、走査電極26と第二維持電極27間では壁電荷量は、電極間電圧にほぼ比例して少なくなる。従って、安定な維持放電を保つためには、半周期後の維持パルス電圧は両電極間の電圧を等しくし、放電後はほぼ等量の壁電荷を蓄積する必要がある。壁電荷量の違いによって電極間電圧が同じでも、1つの放電維持パルスで2回の放電が生じる。
Here, considering the conditions under which the discharge is maintained in the display period, the wall charge amount between the
さて、本実施の形態にかかるPDPの電極構成では、第一維持電極25と走査電極26間では強い発光(第一の放電)が、走査電極26と第二維持電極27間では弱い発光(第二の放電)が常に生じる。従って、蛍光体層35の劣化速度がアンバランスになり、パネルの寿命は第一維持電極25と走査電極26との間付近の蛍光体層35の劣化に律速され、結果的に寿命は短くなる。そこで、図9および図10に示すように、維持パルス電圧の周期に同期させて第一維持電極25と第二維持電極27とに印加される維持パルス電圧を入れ替えると、強い放電、弱い放電の位置が切り替わるため、PDPの寿命が改善される。図9に示す駆動電圧の波形は図6に示す駆動電圧の波形を、図10に示す駆動電圧の波形は図8に示す駆動電圧の波形をそれぞれ改善したものである。なお、これらの放電維持パルスの入れ替え周期は上記に限定されることはなく、周期的に入れ替えれば同様の効果が得られる。また、周期も特に一定である必要はない。
In the electrode configuration of the PDP according to the present embodiment, strong light emission (first discharge) is generated between the first sustain
また、図3に示す電極構成では、表示期間において第一維持電極25と第二維持電極27間に異なる電圧を印加することによって、セル間ギャップ38で浮遊容量が存在し、その充放電に伴う電力損(無効電力)が消費電力を上げてしまうという課題が発生する場合がある。そのような場合には、図11に示すように、複数の表示電極28を、隣り合う放電セル36間で、第一維持電極25どうし、または第二維持電極27どうしが隣接するように配置することで解決することができる。
Further, in the electrode configuration shown in FIG. 3, stray capacitance exists in the
以上のように本発明は、高精細であっても発光効率の改善により、高輝度、低消費電力の、そして低消費電力という意味では環境負荷が少ないプラズマディスプレイパネルの駆動方法を提供することができる。 As described above, the present invention can provide a method for driving a plasma display panel with high luminance, low power consumption, and low environmental load in the sense of improving luminous efficiency even with high definition. it can.
21 放電空間
22 表面板
23 背面板
25 第一維持電極
26 走査電極
27 第二維持電極
28 表示電極
32 データ電極
34 隔壁
36 放電セル
21
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003357718A JP2005121953A (en) | 2003-10-17 | 2003-10-17 | Driving method of plasma display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003357718A JP2005121953A (en) | 2003-10-17 | 2003-10-17 | Driving method of plasma display panel |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005121953A true JP2005121953A (en) | 2005-05-12 |
Family
ID=34614532
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003357718A Pending JP2005121953A (en) | 2003-10-17 | 2003-10-17 | Driving method of plasma display panel |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005121953A (en) |
-
2003
- 2003-10-17 JP JP2003357718A patent/JP2005121953A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2004042766A1 (en) | Plasma display panel | |
WO2004086447A1 (en) | Plasma display panel | |
KR100592292B1 (en) | Plasma display panel | |
JP2005121953A (en) | Driving method of plasma display panel | |
JP2004070035A (en) | Method for driving plasma display panel | |
JP2004170586A (en) | Method for driving plasma display panel | |
JP2005221927A (en) | Method for driving plasma display panel | |
KR100389020B1 (en) | Plasma Display Panel | |
JP2010170758A (en) | Plasma display panel | |
KR100351465B1 (en) | Plasma Display Panel and Method Of Driving The Same | |
KR100581932B1 (en) | Plasma display panel | |
KR100634686B1 (en) | Plasma Display Panel Including Electrode | |
KR100615251B1 (en) | Plasma display panel | |
KR100269396B1 (en) | Color plasma display panel | |
KR100366946B1 (en) | Plasma Display Panel | |
KR100581931B1 (en) | Plasma display panel | |
KR100581938B1 (en) | Plasma display panel | |
KR100692042B1 (en) | Plasma Display Panel | |
KR20100045779A (en) | Plasma display device thereof | |
JP2004070138A (en) | Plasma display device | |
KR20080043862A (en) | Plasma display device | |
JP2003282007A (en) | Plasma display panel | |
JP2010170764A (en) | Plasma display panel | |
JP2010170762A (en) | Plasma display panel | |
JP2013152835A (en) | Plasma display panel |