JP2005116614A - Working method of laminated wafer - Google Patents

Working method of laminated wafer Download PDF

Info

Publication number
JP2005116614A
JP2005116614A JP2003345691A JP2003345691A JP2005116614A JP 2005116614 A JP2005116614 A JP 2005116614A JP 2003345691 A JP2003345691 A JP 2003345691A JP 2003345691 A JP2003345691 A JP 2003345691A JP 2005116614 A JP2005116614 A JP 2005116614A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
grinding
wafer
laminated
outer periphery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003345691A
Other languages
Japanese (ja)
Other versions
JP4675559B2 (en
Inventor
Tomoki Kato
知己 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2003345691A priority Critical patent/JP4675559B2/en
Publication of JP2005116614A publication Critical patent/JP2005116614A/en
Application granted granted Critical
Publication of JP4675559B2 publication Critical patent/JP4675559B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To enable formation in desired thickness by performing grinding, without making the quality of a semiconductor wafer deteriorate which constitutes a lamination wafer, using existing working equipment. <P>SOLUTION: When the laminated wafer 3 is worked, wherein at least a second semiconductor wafer 2 is laminated on an upper surface of a first semiconductor wafer 1, a chamfer 20 formed in periphery of the second semiconductor wafer 2 is removed, an upper surface of the second semiconductor wafer 2 is ground, and formation is performed to a predetermined thickness. Since the first semiconductor wafer 1 is not worked, the whole outer diameter is the same as that before working. Grinding is performed, after eliminating the chamfer 20, so that the periphery does will not become an acute-angled shape, and chips are hardly generated. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、複数の半導体ウェーハが積層されて構成される積層ウェーハを所定の厚さに形成する加工方法に関するものである。   The present invention relates to a processing method for forming a laminated wafer having a predetermined thickness by laminating a plurality of semiconductor wafers.

ＩＣやＬＳＩ等の回路がストリートによって区画されて表面に複数形成された半導体ウェーハは、ストリートを縦横に切削（ダイシング）することにより個々の半導体チップに分割され、各種電子機器に利用されている。   A semiconductor wafer in which a plurality of circuits such as ICs and LSIs are partitioned by streets and formed on the surface is divided into individual semiconductor chips by cutting (dicing) the streets vertically and horizontally and used for various electronic devices.

加工の過程においては機械的な接触により位置合わせ等を行う必要があるため、半導体ウェーハは所定の外径をもって形成されており、更に、機械的な接触により損傷するのを防止するために、その厚みはある程度厚く（例えば６００μｍ程度に）形成されていると共に、外周側面が円弧状等に面取りされており、回路形成後に裏面を研削することにより所定の厚さに形成される（例えば特許文献１参照）。   Since it is necessary to align the position by mechanical contact in the process of processing, the semiconductor wafer is formed with a predetermined outer diameter, and in order to prevent damage due to mechanical contact, The thickness is formed to a certain extent (for example, about 600 μm), and the outer peripheral side surface is chamfered in an arc shape or the like, and is formed to a predetermined thickness by grinding the back surface after circuit formation (for example, Patent Document 1). reference).

また近年は、半導体チップを複数積層して機能、容量、処理能力等を向上させることが行われており、これを実現する際には、半導体ウェーハを複数積層させて積層ウェーハが形成される。積層ウェーハにおいては、最も下層の第一の半導体ウェーハの厚さはある程度厚く（例えば厚さが６００μｍ程度に）形成され、同じぐらいの厚さを有する第二の半導体ウェーハが第一の半導体ウェーハの上面に積層された後、熱放散を良好とするために、または更にその上に半導体ウェーハを積層させることを可能とするために、第二の半導体ウェーハの上面の研削により薄く（例えば厚さが５０μｍ以下に）形成される。積層ウェーハを構成する個々の半導体ウェーハも、損傷防止のために外周側面が円弧状に面取りされている。   In recent years, a plurality of semiconductor chips are stacked to improve the function, capacity, processing capability, and the like. When realizing this, a stacked wafer is formed by stacking a plurality of semiconductor wafers. In the laminated wafer, the lowermost first semiconductor wafer is formed to a certain thickness (for example, about 600 μm thick), and the second semiconductor wafer having the same thickness is formed on the first semiconductor wafer. After being laminated on the top surface, the top surface of the second semiconductor wafer can be thinned (for example, having a thickness) to improve heat dissipation or to allow a semiconductor wafer to be further laminated thereon. 50 μm or less). The individual semiconductor wafers constituting the laminated wafer are also chamfered in an arc shape on the outer peripheral side surface to prevent damage.

特開平８−３７１６９号公報JP-A-8-37169

しかしながら、６００μｍ程度の厚みを有する半導体ウェーハの外周側面は円弧状に面取りされていることにより、第二の半導体ウェーハの研削によりその厚さが５０μｍ以下のように極めて薄くなると、円弧状に面取りされた外周面がナイフのような鋭角形状（ナイフエッジ）となって欠けが生じやすくなり、欠けが生じるとそこから亀裂が入り、半導体ウェーハの品質を著しく低下させたり、使用できなくなったりするという問題がある。   However, since the outer peripheral side surface of the semiconductor wafer having a thickness of about 600 μm is chamfered in an arc shape, when the thickness of the second semiconductor wafer becomes extremely thin, such as 50 μm or less, it is chamfered in an arc shape. The outer peripheral surface is sharpened like a knife (knife edge), and chipping is likely to occur. If the chipping occurs, cracks are generated from the chip and the quality of the semiconductor wafer is significantly deteriorated or cannot be used. There is.

一方、積層ウェーハを構成するすべての半導体ウェーハの外周を切削等して除去してしまうと、外径が変化してしまうために、加工の過程において機械的な接触による位置合わせ等ができなくなり、既存の加工装置の改造が必要になるという不都合が生じる。   On the other hand, if the outer periphery of all the semiconductor wafers constituting the laminated wafer is removed by cutting or the like, the outer diameter changes, so that alignment by mechanical contact in the process of processing cannot be performed, There is a disadvantage that it is necessary to modify existing processing equipment.

そこで、本発明が解決しようとする課題は、既存の加工装置を用い、積層ウェーハを構成する半導体ウェーハの品質を低下させずに研削を行って積層ウェーハを所望の厚さに形成できるようにすることである。   Therefore, the problem to be solved by the present invention is to use an existing processing apparatus and perform grinding without reducing the quality of the semiconductor wafer constituting the laminated wafer so that the laminated wafer can be formed to a desired thickness. That is.

本発明は、少なくとも面取りされた第一の半導体ウェーハの上面に面取りされた第二の半導体ウェーハが積層された積層ウェーハを加工する場合において、第二の半導体ウェーハの外周に形成された面取り部を除去した後に、第二の半導体ウェーハの上面を研削して所定の厚さに形成することを要旨とする。ここで、積層ウェーハは、少なくとも２枚の半導体ウェーハにより構成されるもので、３枚以上の半導体ウェーハが積層されているタイプのものも含まれる。   The present invention provides a chamfered portion formed on the outer periphery of a second semiconductor wafer when processing a laminated wafer in which a second semiconductor wafer chamfered on at least the upper surface of the chamfered first semiconductor wafer is processed. The gist is that after the removal, the upper surface of the second semiconductor wafer is ground to a predetermined thickness. Here, the laminated wafer is composed of at least two semiconductor wafers, and includes a type in which three or more semiconductor wafers are laminated.

面取り部の除去には、面取り部を研削する研削砥石を備えた外周研削手段を有する外周研削装置を用いることが好ましい。特に、砥石部が外周方向に向けて先細の曲面状に形成されたタイプの研削砥石であれば、第二の半導体ウェーハの外周を、砥石部の曲面に対応した形状に形成することができる。なお、面取り部は、研削して厚さを薄く形成することにより損傷しやすくなるような形状に面取りされているものすべてが含まれる。   For the removal of the chamfered part, it is preferable to use an outer peripheral grinding apparatus having an outer peripheral grinding means provided with a grinding wheel for grinding the chamfered part. In particular, if the grinding wheel is of a type that is formed into a tapered curved surface toward the outer circumferential direction, the outer periphery of the second semiconductor wafer can be formed in a shape corresponding to the curved surface of the grinding wheel. The chamfered portion includes all chamfered portions that are easily damaged by grinding to form a thin thickness.

積層ウェーハを構成する第二の半導体ウェーハは、厚さが５０μｍ以下のように極めて薄く形成されたものである場合に特に本発明が効果的である。   The present invention is particularly effective when the second semiconductor wafer constituting the laminated wafer is formed so as to have a thickness of 50 μm or less.

積層ウェーハが３枚以上の半導体ウェーハからなる場合、例えば３枚の半導体ウェーハにより構成される場合は、第三の半導体ウェーハが第二の半導体ウェーハの上面に積層され、第三のウェーハについて面取り部の除去及び上面の研削が行われる。   When the laminated wafer is composed of three or more semiconductor wafers, for example, when constituted by three semiconductor wafers, the third semiconductor wafer is laminated on the upper surface of the second semiconductor wafer, and the chamfered portion of the third wafer is chamfered. Is removed and the upper surface is ground.

本発明においては、第二のウェーハの外周に形成された面取り部を除去した後に第二の半導体ウェーハの上面を研削するように構成したので、第二の半導体ウェーハを薄く研削しても外周が鋭角形状に形成されることがない。従って、外周から亀裂が生じることがなく、半導体ウェーハの品質を低下させることがない。また、第一の半導体ウェーハは加工せず、その当初の外径が維持されているため、積層ウェーハの外径に基づく機械的な位置合わせが可能である。   In the present invention, since the upper surface of the second semiconductor wafer is ground after removing the chamfered portion formed on the outer periphery of the second wafer, the outer periphery can be obtained even if the second semiconductor wafer is thinly ground. It is not formed into an acute angle shape. Therefore, no cracks are generated from the outer periphery, and the quality of the semiconductor wafer is not deteriorated. Further, the first semiconductor wafer is not processed, and the initial outer diameter is maintained, so that mechanical alignment based on the outer diameter of the laminated wafer is possible.

更に、面取り部除去工程において面取り部を研削する研削砥石を備えた外周研削手段を用いることにより、容易かつ効率的に面取り部を除去することができる。特に、その研削砥石を構成する砥石部が外周方向に向けて先細の曲面状に形成され、外周除去工程においてその研削砥石を用いれば、第二の半導体ウェーハの外周に砥石部の曲面形状が転写されて曲面状に形成され、より効率的であると共に、欠けが生じにくい形状となる。第二の半導体ウェーハの厚さが５０μｍ以上のように極めて薄く形成される場合は特に欠けが生じにくい。   Furthermore, the chamfered portion can be easily and efficiently removed by using the peripheral grinding means provided with a grinding wheel for grinding the chamfered portion in the chamfered portion removing step. In particular, if the grinding wheel part constituting the grinding wheel is formed into a tapered curved surface toward the outer circumferential direction, and the grinding wheel is used in the outer circumferential removal process, the curved surface shape of the grinding wheel part is transferred to the outer circumference of the second semiconductor wafer. As a result, it is formed into a curved surface, which is more efficient and less prone to chipping. In the case where the thickness of the second semiconductor wafer is extremely thin such as 50 μm or more, chipping is particularly difficult to occur.

第二の半導体ウェーハの上面が研削された後に、第三の半導体ウェーハが第二の半導体ウェーハの上面に積層され、第三の半導体ウェーハに対して第二の半導体ウェーハの場合と同様に面取り部除去工程と研削工程とを施せば、外周にナイフエッジを生じさせることなく欠けを生じさせることのない３枚以上の半導体ウェーハを積層させることができる。   After the upper surface of the second semiconductor wafer is ground, the third semiconductor wafer is laminated on the upper surface of the second semiconductor wafer, and the chamfered portion is the same as in the case of the second semiconductor wafer with respect to the third semiconductor wafer. By performing the removal step and the grinding step, it is possible to stack three or more semiconductor wafers that do not cause chipping without causing a knife edge on the outer periphery.

本発明の実施形態の一例として、図１に示す積層ウェーハ３を加工する場合について説明する。この積層ウェーハ３は、第一の半導体ウェーハ１の上面に第二の半導体ウェーハ２が積層されて構成される。第一の半導体ウェーハ１の上面と第二の半導体ウェーハ２の下面とはバンプ等を介して接続される。第一のウェーハ１の外周は、円弧状に面取りされた面取り部１０を構成している。同様に、第二のウェーハ２の外周も、円弧状に面取りされた面取り部２０を構成している。   As an example of an embodiment of the present invention, a case where the laminated wafer 3 shown in FIG. 1 is processed will be described. The laminated wafer 3 is configured by laminating a second semiconductor wafer 2 on the upper surface of the first semiconductor wafer 1. The upper surface of the first semiconductor wafer 1 and the lower surface of the second semiconductor wafer 2 are connected via bumps or the like. The outer periphery of the first wafer 1 constitutes a chamfered portion 10 that is chamfered in an arc shape. Similarly, the outer periphery of the second wafer 2 also forms a chamfered portion 20 that is chamfered in an arc shape.

図２に示すように、第一の半導体ウェーハ１には結晶方位を示すオリエンテーションフラット１１が形成され、同様に、第二の半導体ウェーハ２には、オリエンテーションフラット２１が形成されている。オリエンテーションフラット１１及びオリエンテーションフラット２１も円弧状に面取りされている。なお、両半導体ウェーハとも、オリエンテーションフラットの代わりにオリエンテーションノッチが形成されている場合がある。   As shown in FIG. 2, an orientation flat 11 indicating a crystal orientation is formed on the first semiconductor wafer 1. Similarly, an orientation flat 21 is formed on the second semiconductor wafer 2. The orientation flat 11 and the orientation flat 21 are also chamfered in an arc shape. In both semiconductor wafers, an orientation notch may be formed instead of the orientation flat.

最初に、図２に示すように、積層ウェーハ３を構成する第一の半導体ウェーハ１の下面を支持プレート４に貼着等して固定する。そして、支持プレート４に固定された積層ウェーハ３を構成する第二の半導体ウェーハ２の面取り部２０を、例えば図３に示す外周研削装置５を用いて除去する。   First, as shown in FIG. 2, the lower surface of the first semiconductor wafer 1 constituting the laminated wafer 3 is fixed to the support plate 4 by being attached thereto. Then, the chamfered portion 20 of the second semiconductor wafer 2 constituting the laminated wafer 3 fixed to the support plate 4 is removed using, for example, an outer peripheral grinding device 5 shown in FIG.

図３に示す外周研削装置５は、積層ウェーハ３を保持するチャックテーブル５０と、積層ウェーハ３の外周に研削を施す外周研削手段５１とを備えている。チャックテーブル５０は、Ｘ軸方向に移動可能であると共に回転可能であり、チャックテーブル５０のＸ軸方向の移動経路の上方には撮像手段５２０を備えたアライメント手段５２が配設されている。一方、外周研削手段５１は、Ｙ軸方向及びＺ軸方向に移動可能であり、高速回転可能な回転軸５１０ａの先端に垂直に円形基板５１０ｂが装着され、円形基板５１０ｂの外周に砥石部５１０ｃが固着された構成の研削砥石５１０を備えている。   The outer peripheral grinding device 5 shown in FIG. 3 includes a chuck table 50 that holds the laminated wafer 3 and outer peripheral grinding means 51 that grinds the outer periphery of the laminated wafer 3. The chuck table 50 is movable in the X-axis direction and is rotatable, and an alignment unit 52 including an imaging unit 520 is disposed above the movement path of the chuck table 50 in the X-axis direction. On the other hand, the peripheral grinding means 51 is movable in the Y-axis direction and the Z-axis direction, and a circular substrate 510b is mounted perpendicularly to the tip of a rotating shaft 510a capable of high-speed rotation, and a grindstone portion 510c is disposed on the outer periphery of the circular substrate 510b. A fixed grinding wheel 510 is provided.

外周研削装置５においては、チャックテーブル５０において支持プレート４側を保持することにより積層ウェーハ３を支持する。そして、チャックテーブル５０を＋Ｘ方向に移動させることにより積層ウェーハ３がアライメント手段５２の直下に位置付けられると、撮像手段５２０によって第二の半導体ウェーハ２の上面が撮像され、研削すべき位置が検出される。そしてその後、チャックテーブル５０が更に＋Ｘ方向に移動することにより、積層ウェーハ３が外周研削手段５１の近傍に位置付けられる。   In the peripheral grinding device 5, the laminated wafer 3 is supported by holding the support plate 4 side on the chuck table 50. Then, when the stacked wafer 3 is positioned immediately below the alignment means 52 by moving the chuck table 50 in the + X direction, the upper surface of the second semiconductor wafer 2 is imaged by the imaging means 520 and the position to be ground is detected. The Thereafter, the chuck table 50 further moves in the + X direction, so that the laminated wafer 3 is positioned in the vicinity of the outer peripheral grinding means 51.

図４に示すように、研削砥石５１０を構成する砥石部５１０ｃは、外周方向に向けて先細の曲面状に（図示の例では断面が放物線状になるように）形成されている。最初に回転軸５１０ａの高速回転により砥石部５１０ｃを高速回転させながら外周研削手段５１を下降させていき、オリエンテーションフラット２１（図２参照）に砥石部５１０ｃを切り込ませると共にチャックテーブル５０をＸ軸方向に移動させることにより、図５において２点鎖線で示す位置、即ちオリエンテーションフラット２１に沿った内側を研削して直線部２２を形成し、その部分の面取り部２０を除去する。   As shown in FIG. 4, the grindstone portion 510c constituting the grinding grindstone 510 is formed in a tapered curved surface shape in the outer peripheral direction (in the illustrated example, the cross section becomes a parabolic shape). First, the peripheral grinding means 51 is lowered while rotating the grinding wheel portion 510c at a high speed by the high speed rotation of the rotating shaft 510a to cut the grinding wheel portion 510c into the orientation flat 21 (see FIG. 2), and the chuck table 50 is moved to the X axis. By moving in the direction, the position indicated by a two-dot chain line in FIG. 5, that is, the inner side along the orientation flat 21 is ground to form the straight portion 22, and the chamfered portion 20 at that portion is removed.

次に、直線部２２に交差するように砥石部５１０ｃを位置付け、チャックテーブル５０を回転させながら高速回転する砥石部５１０ｃを第二の半導体ウェーハ２の外周に沿って所定深さ切り込ませると、第二の半導体ウェーハ２の円形状の外周に沿った面取り部２０が除去され、図５に示すように、円状部２３が形成される。   Next, when the grindstone portion 510c is positioned so as to intersect the linear portion 22, and the grindstone portion 510c that rotates at high speed while rotating the chuck table 50 is cut along the outer periphery of the second semiconductor wafer 2 to a predetermined depth, The chamfered portion 20 along the circular outer periphery of the second semiconductor wafer 2 is removed, and a circular portion 23 is formed as shown in FIG.

図５に示した直線部２２及び円状部２３においては図４に示した砥石部５１０ｃの形状がそのまま転写されるため、図６に示す積層ウェーハ３ａのように、第二の半導体ウェーハ２の外周側面には、砥石部５１０ｃの曲面形状に対応した曲面部２４が形成される。（面取り部除去工程）。   In the linear portion 22 and the circular portion 23 shown in FIG. 5, the shape of the grindstone portion 510c shown in FIG. 4 is transferred as it is, so that the second semiconductor wafer 2 of the second semiconductor wafer 2 as shown in the laminated wafer 3a shown in FIG. A curved surface portion 24 corresponding to the curved surface shape of the grindstone portion 510c is formed on the outer peripheral side surface. (Chamfered portion removing step).

図６に示したように第二の半導体ウェーハ２の外周に曲面部２４が形成された積層ウェーハ３ａは、次に、例えば図７に示す上面研削装置６によって第二の半導体ウェーハ２の上面が研削される。上面研削装置６は、積層ウェーハ３を保持するチャックテーブル６０と、積層ウェーハ３に研削を施す上面研削手段６１とを備えている。チャックテーブル６０は、ターンテーブル６２によって回転（自転）可能に支持されていると共に、ターンテーブル６２の回転によって公転可能となっている。   As shown in FIG. 6, the laminated wafer 3a in which the curved surface portion 24 is formed on the outer periphery of the second semiconductor wafer 2 is next subjected to the upper surface of the second semiconductor wafer 2 by the upper surface grinding apparatus 6 shown in FIG. To be ground. The upper surface grinding apparatus 6 includes a chuck table 60 that holds the laminated wafer 3 and upper surface grinding means 61 that grinds the laminated wafer 3. The chuck table 60 is supported by the turntable 62 so as to be rotatable (spinning), and can be revolved by the rotation of the turntable 62.

上面研削手段６１は支持板６３に固定されており、支持板６３がモータ６４によって駆動されてレール６５にガイドされて昇降するのに伴い上面研削手段６１も昇降する構成となっている。   The upper surface grinding means 61 is fixed to the support plate 63, and the upper surface grinding means 61 is also raised and lowered as the support plate 63 is driven by the motor 64 and guided by the rail 65 to move up and down.

上面研削手段６１には、垂直方向の軸心を有するスピンドル６１０と、スピンドル６１０の先端部に形成されたマウンタ６１１と、マウンタ６１１に固定された研削ホイール６１２と、研削ホイール６１２の下面に固着された研削砥石６１３とを備えている。研削砥石６１３は、被研削物との接触部である下面が平面状に形成されている。   The upper surface grinding means 61 is fixed to a spindle 610 having a vertical axis, a mounter 611 formed at the tip of the spindle 610, a grinding wheel 612 fixed to the mounter 611, and a lower surface of the grinding wheel 612. A grinding wheel 613. The grinding wheel 613 has a flat bottom surface that is a contact portion with an object to be ground.

チャックテーブル６０においては、積層ウェーハ３ａを支持する支持プレート４側が保持され、第二の半導体ウェーハ２の上面が露出した状態となり、ターンテーブル６２の回転によって積層ウェーハ３ａが上面研削手段６１の直下に位置付けられる。そして、スピンドル６１０の回転によって研削砥石６１３が回転すると共に、図８に示すように、回転する研削砥石６１３の平面状の下面が第二の半導体ウェーハ２の上面に接触することにより、当該上面が研削される。そして、所定量研削することにより、第二の半導体ウェーハ２が所定の厚さに研削される（研削工程）。   In the chuck table 60, the support plate 4 side that supports the laminated wafer 3 a is held, and the upper surface of the second semiconductor wafer 2 is exposed, and the laminated wafer 3 a is directly below the upper surface grinding means 61 by the rotation of the turntable 62. Positioned. Then, the grinding wheel 613 is rotated by the rotation of the spindle 610, and the planar lower surface of the rotating grinding wheel 613 contacts the upper surface of the second semiconductor wafer 2 as shown in FIG. To be ground. Then, by grinding a predetermined amount, the second semiconductor wafer 2 is ground to a predetermined thickness (grinding step).

面取り部除去工程において円弧状の面取り部が既に除去されているため、研削工程によって第二の半導体ウェーハ２の上面が研削されても、図９に示す研削工程終了後の積層ウェーハ３ｂでは、その外周は鋭角形状のナイフエッジにはならない。従って、外周から亀裂が生じることがなく、半導体ウェーハの品質を低下させることがない。しかも、第二の半導体ウェーハ２の外周は曲面状に面取りされた状態となるため、欠けが生じにくい。   Since the arc-shaped chamfered portion has already been removed in the chamfered portion removing step, even if the upper surface of the second semiconductor wafer 2 is ground by the grinding step, in the laminated wafer 3b after the grinding step shown in FIG. The outer periphery is not a sharp knife edge. Therefore, no cracks are generated from the outer periphery, and the quality of the semiconductor wafer is not deteriorated. In addition, since the outer periphery of the second semiconductor wafer 2 is chamfered into a curved surface, chipping is unlikely to occur.

また、第一の半導体ウェーハ１は加工せず、その外径は維持されているため、積層ウェーハ３の外径に基づく各工程における機械的な位置合わせには何ら影響しない。   Further, since the first semiconductor wafer 1 is not processed and its outer diameter is maintained, there is no influence on mechanical alignment in each process based on the outer diameter of the laminated wafer 3.

なお、第二の半導体ウェーハ２の上面を研削した後に、当該上面に第三の半導体ウェーハが積層することもできる。その場合は、第三の半導体ウェーハに対して第二の半導体ウェーハと同様に面取り部除去工程と研削工程とを遂行すれば、外周にナイフエッジを生じさせることなく半導体ウェーハを何層にも積層させることができる。   In addition, after grinding the upper surface of the 2nd semiconductor wafer 2, a 3rd semiconductor wafer can also be laminated | stacked on the said upper surface. In that case, if the chamfered portion removal process and the grinding process are performed on the third semiconductor wafer in the same manner as the second semiconductor wafer, the semiconductor wafers are stacked in layers without causing a knife edge on the outer periphery. Can be made.

本発明においては、積層される半導体ウェーハを研削して薄く形成しても外周が鋭角形状にならないため、欠けや割れのない高品質な半導体ウェーハの製造に利用することができる。   In the present invention, even if the laminated semiconductor wafers are ground and thinned, the outer periphery does not become an acute angle shape, and therefore, it can be used for the production of a high-quality semiconductor wafer having no chipping or cracking.

積層ウェーハの一例を示す拡大断面図である。It is an expanded sectional view showing an example of a lamination wafer. 同積層ウェーハ及び支持プレートを示す斜視図である。It is a perspective view which shows the same laminated wafer and support plate. 外周研削装置の一例を示す斜視図である。It is a perspective view which shows an example of an outer periphery grinding apparatus. 同外周研削装置を構成する研削砥石を用いた面取り部除去工程を示す説明図である。It is explanatory drawing which shows the chamfer part removal process using the grinding wheel which comprises the outer periphery grinding apparatus. 第二の半導体ウェーハに形成される直線部及び円状部を示す斜視図である。It is a perspective view which shows the linear part and circular part which are formed in a 2nd semiconductor wafer. 面取り部除去工程終了後の積層ウェーハを示す断面図である。It is sectional drawing which shows the laminated wafer after completion | finish of a chamfer part removal process. 上面研削装置の一例を示す斜視図である。It is a perspective view which shows an example of an upper surface grinding apparatus. 同上面研削装置を構成する研削砥石を用いた研削工程を示す断面図である。It is sectional drawing which shows the grinding process using the grinding wheel which comprises the same upper surface grinding apparatus. 研削工程終了後の積層ウェーハを示す断面図である。It is sectional drawing which shows the laminated wafer after completion | finish of a grinding process.

符号の説明Explanation of symbols

１：第一の半導体ウェーハ
１０：面取り部 １１：オリエンテーションフラット
２：第二の半導体ウェーハ
２０：面取り部 ２１：オリエンテーションフラット ２２：直線部 ２３：円状部
２４：曲面部
３（３ａ、３ｂ）：積層ウェーハ
４：支持プレート
５：外周研削装置
５０：チャックテーブル
５１：外周研削手段
５１０：研削砥石
５１０ａ：回転軸 ５１０ｂ：円形基板 ５１０ｃ：砥石部
５２：アライメント手段
５２０：撮像手段
６：上面研削装置
６０：チャックテーブル
６１：上面研削手段
６１０：スピンドル ６１１：マウンタ ６１２：研削ホイール
６１３：研削砥石
６２：ターンテーブル
６３：支持板
６４：モータ
６５：レール 1: First semiconductor wafer 10: Chamfered portion 11: Orientation flat 2: Second semiconductor wafer 20: Chamfered portion 21: Orientation flat 22: Straight portion 23: Circular portion 24: Curved portion 3 (3a, 3b): Laminated wafer 4: Support plate 5: Perimeter grinding device 50: Chuck table 51: Perimeter grinding means 510: Grinding wheel
510a: Rotating shaft 510b: Circular substrate 510c: Grinding wheel 52: Alignment means 520: Imaging means 6: Upper surface grinding device 60: Chuck table 61: Upper surface grinding means 610: Spindle 611: Mounter 612: Grinding wheel 613: Grinding wheel 62: Turntable 63: Support plate 64: Motor 65: Rail

Claims (5)

少なくとも外周が面取りされた第一の半導体ウェーハの上面に外周が面取りされた第二の半導体ウェーハが積層された積層ウェーハを加工する積層ウェーハの加工方法であって、
該第二の半導体ウェーハの外周に形成された面取り部を除去する面取り部除去工程と、
該第二の半導体ウェーハの上面を研削して該第二の半導体ウェーハを所定の厚さに形成する研削工程と
から少なくとも構成される積層ウェーハの加工方法。 A method for processing a laminated wafer for processing a laminated wafer in which a second semiconductor wafer having a chamfered outer periphery is laminated on an upper surface of a first semiconductor wafer having at least a chamfered outer periphery,
A chamfered portion removing step of removing a chamfered portion formed on the outer periphery of the second semiconductor wafer;
A method of processing a laminated wafer comprising at least a grinding step of grinding an upper surface of the second semiconductor wafer to form the second semiconductor wafer to a predetermined thickness. 前記面取り部除去工程では、前記積層ウェーハを保持するチャックテーブルと、該チャックテーブルに保持された該積層ウェーハを構成する前記第二の半導体ウェーハの面取り部を研削する研削砥石を備えた外周研削手段とから少なくとも構成される外周研削装置が使用され、
前記研削工程では、該面取り部除去工程終了後の積層ウェーハを保持するチャックテーブルと、該チャックテーブルに保持された積層ウェーハを構成する該第二の半導体ウェーハの上面を研削する研削砥石を備えた上面研削手段とから少なくとも構成される上面研削装置が使用される
請求項１に記載の積層ウェーハの加工方法。 In the chamfered portion removing step, a peripheral grinding means comprising a chuck table for holding the laminated wafer and a grinding wheel for grinding the chamfered portion of the second semiconductor wafer constituting the laminated wafer held by the chuck table. A peripheral grinding device composed of at least
In the grinding step, a chuck table for holding the laminated wafer after the chamfered portion removing step is completed, and a grinding wheel for grinding the upper surface of the second semiconductor wafer constituting the laminated wafer held by the chuck table are provided. The method for processing a laminated wafer according to claim 1, wherein an upper surface grinding apparatus comprising at least upper surface grinding means is used. 前記外周研削手段を構成する研削砥石は、回転軸と、該回転軸に対して垂直な円形基板と、該円形基板の外周に固着された砥石部とから構成され、
該砥石部は、外周方向に向けて先細の曲面状に形成され、
前記外周除去工程では、前記第二の半導体ウェーハの外周が、該砥石部の曲面に対応した形状に形成される請求項２に記載の積層ウェーハの加工方法。 The grinding wheel constituting the peripheral grinding means is composed of a rotating shaft, a circular substrate perpendicular to the rotating shaft, and a grindstone portion fixed to the outer periphery of the circular substrate,
The grindstone is formed into a tapered curved surface toward the outer circumferential direction,
3. The method for processing a laminated wafer according to claim 2, wherein in the outer periphery removing step, an outer periphery of the second semiconductor wafer is formed in a shape corresponding to a curved surface of the grindstone portion. 前記研削工程では、前記第二の半導体ウェーハの厚さが５０μｍ以下になるように上面が研削される請求項１、２または３に記載の積層ウェーハの加工方法。   4. The method for processing a laminated wafer according to claim 1, wherein in the grinding step, an upper surface is ground so that the thickness of the second semiconductor wafer is 50 μm or less. 5. 前記研削工程の後に、第三の半導体ウェーハが前記第二の半導体ウェーハの上面に積層され、該第三のウェーハについて請求項１、２、３または４のいずれかに記載の面取り部除去工程及び研削工程が遂行される積層ウェーハの加工方法。   After the grinding step, a third semiconductor wafer is stacked on the upper surface of the second semiconductor wafer, and the chamfered portion removing step according to any one of claims 1, 2, 3, or 4 and A method for processing a laminated wafer in which a grinding process is performed.
JP2003345691A 2003-10-03 2003-10-03 Laminated wafer processing method Expired - Lifetime JP4675559B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003345691A JP4675559B2 (en) 2003-10-03 2003-10-03 Laminated wafer processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003345691A JP4675559B2 (en) 2003-10-03 2003-10-03 Laminated wafer processing method

Publications (2)

Publication Number Publication Date
JP2005116614A true JP2005116614A (en) 2005-04-28
JP4675559B2 JP4675559B2 (en) 2011-04-27

Family

ID=34538889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003345691A Expired - Lifetime JP4675559B2 (en) 2003-10-03 2003-10-03 Laminated wafer processing method

Country Status (1)

Country Link
JP (1) JP4675559B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103245A (en) * 2008-10-22 2010-05-06 Disco Abrasive Syst Ltd Method of manufacturing laminated device
JP2010165802A (en) * 2009-01-14 2010-07-29 Disco Abrasive Syst Ltd Method of processing wafer with substrate
JP2012134275A (en) * 2010-12-21 2012-07-12 Disco Abrasive Syst Ltd Grinding device
JP2013128070A (en) * 2011-12-19 2013-06-27 Tokyo Seimitsu Co Ltd Wafer grinding method and wafer grinding apparatus
JP2015102389A (en) * 2013-11-22 2015-06-04 株式会社ディスコ Wafer detection method
CN105609404A (en) * 2014-11-17 2016-05-25 株式会社迪思科 A bilayer structure wafer processing method
WO2019013042A1 (en) * 2017-07-12 2019-01-17 東京エレクトロン株式会社 Substrate processing system, substrate processing method, and computer storage medium

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04263425A (en) * 1991-02-18 1992-09-18 Toshiba Corp Grinding device for semiconductor substrate and method thereof
JPH05109678A (en) * 1991-10-18 1993-04-30 Sony Corp Manufacture of soi substrate
JPH05217824A (en) * 1992-01-31 1993-08-27 Canon Inc Semiconductor wafer and its manufacture
JPH0745485A (en) * 1993-06-28 1995-02-14 Sumitomo Sitix Corp Fabrication of bonded semiconductor substrate
JPH08107092A (en) * 1994-09-30 1996-04-23 Kyushu Komatsu Denshi Kk Manufacture of soi substrate
JPH10209408A (en) * 1997-01-27 1998-08-07 Mitsubishi Materials Shilicon Corp Manufacture of soi substrate
JPH10242091A (en) * 1997-02-21 1998-09-11 Shin Etsu Handotai Co Ltd Manufacturing method of laminate substrate
JPH11251277A (en) * 1998-03-02 1999-09-17 Mitsubishi Materials Silicon Corp Pasted silicon wafers and manufacturing method therefor
JPH11260774A (en) * 1998-03-13 1999-09-24 Mitsubishi Materials Silicon Corp Manufacture of laminated substrate
JP2002103224A (en) * 2000-09-28 2002-04-09 Nsk Ltd Rotary dresser

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04263425A (en) * 1991-02-18 1992-09-18 Toshiba Corp Grinding device for semiconductor substrate and method thereof
JPH05109678A (en) * 1991-10-18 1993-04-30 Sony Corp Manufacture of soi substrate
JPH05217824A (en) * 1992-01-31 1993-08-27 Canon Inc Semiconductor wafer and its manufacture
JPH0745485A (en) * 1993-06-28 1995-02-14 Sumitomo Sitix Corp Fabrication of bonded semiconductor substrate
JPH08107092A (en) * 1994-09-30 1996-04-23 Kyushu Komatsu Denshi Kk Manufacture of soi substrate
JPH10209408A (en) * 1997-01-27 1998-08-07 Mitsubishi Materials Shilicon Corp Manufacture of soi substrate
JPH10242091A (en) * 1997-02-21 1998-09-11 Shin Etsu Handotai Co Ltd Manufacturing method of laminate substrate
JPH11251277A (en) * 1998-03-02 1999-09-17 Mitsubishi Materials Silicon Corp Pasted silicon wafers and manufacturing method therefor
JPH11260774A (en) * 1998-03-13 1999-09-24 Mitsubishi Materials Silicon Corp Manufacture of laminated substrate
JP2002103224A (en) * 2000-09-28 2002-04-09 Nsk Ltd Rotary dresser

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103245A (en) * 2008-10-22 2010-05-06 Disco Abrasive Syst Ltd Method of manufacturing laminated device
JP2010165802A (en) * 2009-01-14 2010-07-29 Disco Abrasive Syst Ltd Method of processing wafer with substrate
JP2012134275A (en) * 2010-12-21 2012-07-12 Disco Abrasive Syst Ltd Grinding device
JP2013128070A (en) * 2011-12-19 2013-06-27 Tokyo Seimitsu Co Ltd Wafer grinding method and wafer grinding apparatus
JP2015102389A (en) * 2013-11-22 2015-06-04 株式会社ディスコ Wafer detection method
CN105609404A (en) * 2014-11-17 2016-05-25 株式会社迪思科 A bilayer structure wafer processing method
JP2016096295A (en) * 2014-11-17 2016-05-26 株式会社ディスコ Method for processing double layer structure wafer
WO2019013042A1 (en) * 2017-07-12 2019-01-17 東京エレクトロン株式会社 Substrate processing system, substrate processing method, and computer storage medium
JPWO2019013042A1 (en) * 2017-07-12 2020-07-02 東京エレクトロン株式会社 Substrate processing system, substrate processing method, and computer storage medium

Also Published As

Publication number Publication date
JP4675559B2 (en) 2011-04-27

Similar Documents

Publication Publication Date Title
JP6773506B2 (en) Wafer generation method
JP6619685B2 (en) Processing method of SiC wafer
JP6230422B2 (en) Wafer processing method
JP6180223B2 (en) Wafer manufacturing method
KR20180119481A (en) METHOD FOR PRODUCING SiC WAFER
JP2016096295A (en) Method for processing double layer structure wafer
TW200935575A (en) Wafer
JP6298723B2 (en) Bonded wafer forming method
JP2010245254A (en) Method of processing wafer
KR102629098B1 (en) Processing method of a wafer
JP4675559B2 (en) Laminated wafer processing method
JP5313014B2 (en) Wafer processing method
JP2005109155A (en) Processing method of semiconductor wafer
JP2013012595A (en) Processing method of wafer
JP5881504B2 (en) Wafer processing method
JP2005028550A (en) Method for polishing wafer having crystal orientation
JP2012222310A (en) Method for processing wafer
JP6305867B2 (en) Wafer processing method
JP2006294855A (en) Method and device for back grinding semiconductor wafer
JP2010245253A (en) Method of processing wafer
JP6284440B2 (en) Cutting apparatus and edge trimming method
JP2012231058A (en) Wafer processing method
JP2010184319A (en) Cutting method
US10535562B2 (en) Processing method for workpiece
JP7051222B2 (en) How to make chips

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060922

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100506

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4675559

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term