JP2005116103A - 磁気記録再生装置 - Google Patents
磁気記録再生装置 Download PDFInfo
- Publication number
- JP2005116103A JP2005116103A JP2003351183A JP2003351183A JP2005116103A JP 2005116103 A JP2005116103 A JP 2005116103A JP 2003351183 A JP2003351183 A JP 2003351183A JP 2003351183 A JP2003351183 A JP 2003351183A JP 2005116103 A JP2005116103 A JP 2005116103A
- Authority
- JP
- Japan
- Prior art keywords
- write
- read
- data
- carriage
- recording
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Digital Magnetic Recording (AREA)
Abstract
【課題】 COC構造の適用に伴うフレキシブル基板配線の本数の増加を回避し、フレキシブル基板配線の適切な幅を確保しつつ、フレキシブル基板配線が形成されたフレキシブル基板配線部の幅の増大を抑えることの出来る磁気記録再生装置を提供すること。
【解決手段】 リード/ライトICの構成を、キャリッジ104に実装されたキャリッジ側リード/ライトIC3とフレキシブル基板ベース108に実装されたデータ転送用IC4の2チップ構成とし、キャリッジ側リード/ライトIC3とデータ転送用IC4との間をインタフェース13,21を介して2本の信号線31,32により接続し各種データの送受を行い、キャリッジ側リード/ライトIC3とデータ転送用IC4との間のフレキシブル基板配線部のフレキシブル基板配線の本数を削減し、フレキシブル基板配線の幅を適切な幅に維持できるようにして、フレキシブル基板配線部の幅の増大を抑える。
【選択図】 図1
【解決手段】 リード/ライトICの構成を、キャリッジ104に実装されたキャリッジ側リード/ライトIC3とフレキシブル基板ベース108に実装されたデータ転送用IC4の2チップ構成とし、キャリッジ側リード/ライトIC3とデータ転送用IC4との間をインタフェース13,21を介して2本の信号線31,32により接続し各種データの送受を行い、キャリッジ側リード/ライトIC3とデータ転送用IC4との間のフレキシブル基板配線部のフレキシブル基板配線の本数を削減し、フレキシブル基板配線の幅を適切な幅に維持できるようにして、フレキシブル基板配線部の幅の増大を抑える。
【選択図】 図1
Description
本発明は、記録媒体に対しデータの記録再生を行う記録・再生回路をヘッド近傍に実装するチップオンキャリッジ構造が適用された磁気記録再生装置に関する。
近年、ハードディスクドライブなどの磁気記録再生装置については容量の増大化が進んでおり、これに比例してデータレートも上がっている。データレートが上がると周波数帯域が広がりS/Nが低下していくのが一般的である。このようなことからS/Nの改善策として、再生アンプをヘッド近傍に実装するCOC(Chip On Carriage)構造が用いられる。
従来では、数mボルト以下の再生信号がヘッドからリード/ライトICまで通るのに対し、このCOC構造においては、増幅される前の再生信号が通る伝送路が短くなることから外乱ノイズに対する耐性が向上し、S/Nが向上することになる。COC構造はデータレートが高い3.5インチハードディスクドライブ装置から導入が始まったが、現在2.5インチハードディスクドライブ装置にも導入され、近い将来1.8インチハードディスクドライブ装置にも導入される。
従来では、数mボルト以下の再生信号がヘッドからリード/ライトICまで通るのに対し、このCOC構造においては、増幅される前の再生信号が通る伝送路が短くなることから外乱ノイズに対する耐性が向上し、S/Nが向上することになる。COC構造はデータレートが高い3.5インチハードディスクドライブ装置から導入が始まったが、現在2.5インチハードディスクドライブ装置にも導入され、近い将来1.8インチハードディスクドライブ装置にも導入される。
ハードディスクドライブ装置はチャネルごとに再生用のMR(磁気抵抗効果素子)ヘッドと、記録用のインダクティブヘッドを用いている。
図6は、従来のハードディスクドライブ装置のリード/ライトICの実装位置を示す模式図である。
図6に示すように従来のハードディスクドライブ装置は、再生用または記録用のヘッド101、サスペンション102、アーム103、ヘッド配線接合部を含むキャリッジ104、前記再生用または記録用のヘッド101やボイスコイルモータなどと信号の授受を行うためのフレキシブル基板配線106が構成されたフレキシブル基板配線部105、リード/ライトIC107、フレキシブル基板ベース108を備えた構造となっている。
リード/ライトIC107はフレキシブル基板ベース108上に実装されており、再生用または記録用のヘッド101は、サスペンション102とアーム103とキャリッジ104のヘッド配線接合部とフレキシブル基板配線部105のフレキシブル基板配線106を介してリード/ライトIC107へ電気的に接続される構造である。
図6に示すように従来のハードディスクドライブ装置は、再生用または記録用のヘッド101、サスペンション102、アーム103、ヘッド配線接合部を含むキャリッジ104、前記再生用または記録用のヘッド101やボイスコイルモータなどと信号の授受を行うためのフレキシブル基板配線106が構成されたフレキシブル基板配線部105、リード/ライトIC107、フレキシブル基板ベース108を備えた構造となっている。
リード/ライトIC107はフレキシブル基板ベース108上に実装されており、再生用または記録用のヘッド101は、サスペンション102とアーム103とキャリッジ104のヘッド配線接合部とフレキシブル基板配線部105のフレキシブル基板配線106を介してリード/ライトIC107へ電気的に接続される構造である。
図7は、図6に示す従来のハードディスクドライブ装置の2チャネルのリード/ライトICの入出力信号を示すブロック図である。
図7では、リード/ライトIC107は2チャネルであり、1枚のハードディスクに対応する構成であり、チャネル1用の再生用ヘッド101aおよび記録用ヘッド101b、チャネル2用の再生用ヘッド101cおよび記録用ヘッド101dが、それぞれサスペンションとアームとキャリッジのヘッド配線接合部とフレキシブル基板配線部105のフレキシブル基板配線106を介してリード/ライトIC107へ電気的に接続される。
リード/ライトIC107は、ハードディスクから読み取られた再生信号を増幅するリードアンプ121、ハードディスクへ書き込むディジタル信号を電圧電流変換し増幅するライトドライバ122、さらにレジスタ123などを備えている。このレジスタ123は、ハードディスクドライブ装置のヘッドごとに異なる特性に合わせて記録電流値やバイアス電流値をディジタル値として装置立ち上げ時に初期設定するためのものである。これら記録用ヘッドの記録電流値や再生用ヘッドのバイアス電流値は図示していないメイン基板から送られてくるシリアルデータによりコントロールされる。
図7では、リード/ライトIC107は2チャネルであり、1枚のハードディスクに対応する構成であり、チャネル1用の再生用ヘッド101aおよび記録用ヘッド101b、チャネル2用の再生用ヘッド101cおよび記録用ヘッド101dが、それぞれサスペンションとアームとキャリッジのヘッド配線接合部とフレキシブル基板配線部105のフレキシブル基板配線106を介してリード/ライトIC107へ電気的に接続される。
リード/ライトIC107は、ハードディスクから読み取られた再生信号を増幅するリードアンプ121、ハードディスクへ書き込むディジタル信号を電圧電流変換し増幅するライトドライバ122、さらにレジスタ123などを備えている。このレジスタ123は、ハードディスクドライブ装置のヘッドごとに異なる特性に合わせて記録電流値やバイアス電流値をディジタル値として装置立ち上げ時に初期設定するためのものである。これら記録用ヘッドの記録電流値や再生用ヘッドのバイアス電流値は図示していないメイン基板から送られてくるシリアルデータによりコントロールされる。
リード/ライトIC107に対する信号RDはリードデータ出力、信号WDはライトデータ入力、信号R/XWはリード・ライトコントロール入力、信号VCMはボイスコイルモータ入力、信号SENA、SCLK、SDATAはシリアルデータ入力である。この他、5ボルトのVCC、−3ボルトのVEE、GNDなどの電源がある。このうちボイスコイルモータ入力である信号VCMはフレキシブル基板配線106を介してキャリッジのボイスコイルモータへ供給されるため、図7に示す2チャネル構成の場合、フレキシブル基板配線部105のフレキシブル基板配線106は合計10本となる。
図8は、従来のハードディスクドライブ装置のCOC構造を適用した2チャネルのリード/ライトICの入出力信号を示すブロック図である。図8において図7と同一または相当の部分については同一の符号を付し説明を省略する。
図7のブロック図と比較して明らかなように、COC構造を適用した図8のハードディスクドライブ装置では、フレキシブル基板配線部105のフレキシブル配線106は13本となり、かつ、太い配線が必要となるVCC、VEE、GNDなどの電源ラインを含んでいる。特に、1.8インチなどのモバイル用のハードディスクドライブ装置ではシャーシ高さが5mmと薄く、フレキシブル基板配線106が構成されたフレキシブル基板配線部105の幅はこの高さより小さくする必要があり、このため、現時点の配線本数でもフレキシブル基板配線部105の幅拡大の余地はない。
図7のブロック図と比較して明らかなように、COC構造を適用した図8のハードディスクドライブ装置では、フレキシブル基板配線部105のフレキシブル配線106は13本となり、かつ、太い配線が必要となるVCC、VEE、GNDなどの電源ラインを含んでいる。特に、1.8インチなどのモバイル用のハードディスクドライブ装置ではシャーシ高さが5mmと薄く、フレキシブル基板配線106が構成されたフレキシブル基板配線部105の幅はこの高さより小さくする必要があり、このため、現時点の配線本数でもフレキシブル基板配線部105の幅拡大の余地はない。
仮に、配線本数の増大を各配線幅の縮小で吸収し、フレキシブル基板配線部105の幅拡大を抑える構成にしたとしても、インピーダンスの増加により周波数特性の悪化やノイズ量の増大、また、電流密度の増大による信頼性の低下などの弊害が発生する。
このようなリード/ライトICを含むハードディスクドライブ装置について記述があるものとしては、ヘッド異常検出回路を備えた磁気ディスクメモリ装置がある(例えば、特許文献1参照)。
特開2002−269707号公報
かかる従来のハードディスクドライブなどの磁気記録再生装置においては以下の短所が付随している。
すなわち、COC構造の適用に伴うフレキシブル基板配線の本数の増加は、フレキシブル基板配線が通るフレキシブル基板配線部の幅の増大につながり、特に1.8インチなどのモバイル用のハードディスクドライブ装置などにおいてはフレキシブル基板配線が通るフレキシブル基板配線部の幅を拡大することは困難であるという課題があった。
すなわち、COC構造の適用に伴うフレキシブル基板配線の本数の増加は、フレキシブル基板配線が通るフレキシブル基板配線部の幅の増大につながり、特に1.8インチなどのモバイル用のハードディスクドライブ装置などにおいてはフレキシブル基板配線が通るフレキシブル基板配線部の幅を拡大することは困難であるという課題があった。
本発明は、このような事情に鑑みてなされたものであり、COC構造の適用に伴うフレキシブル基板配線の本数の増加を回避し、フレキシブル基板配線の適切な幅を確保しつつ、フレキシブル基板配線が形成されたフレキシブル基板配線部の幅の増大を抑えることの出来る磁気記録再生装置を提供することを目的とする。
上述の目的を達成するため、本発明にかかる磁気記録再生装置は、記録・再生回路を含み、キャリッジに配置されたキャリッジ側リード/ライトICと、前記キャリッジ側リード/ライトICがメイン基板との間で行う各種データの送受信に共用される共通信号線が形成されたフレキシブル基板配線部を有するフレキシブル基板ベースと、前記フレキシブル基板ベースに配置され、前記キャリッジ側リード/ライトICと前記メイン基板との間に介在し、前記共通信号線を介して前記キャリッジ側リード/ライトICと前記各種データの送受信を行うデータ転送用ICと、前記データ転送用ICと前記キャリッジ側リード/ライトICとの間で前記共通信号線を介し前記各種データの送受信を共用して行うためのインタフェース手段とを備えたことを特徴とする。
本発明にかかる磁気記録再生装置は、キャリッジ側リード/ライトICをキャリッジに配置するとともに、データ転送用ICをフレキシブル基板ベースに配置して前記キャリッジ側リード/ライトICとメイン基板との間に介在させ、フレキシブル基板配線部に形成された信号線を、インタフェース手段により、前記キャリッジ側リード/ライトICが前記メイン基板との間で行う各種データの送受信に共用する共通信号線とすることで、前記フレキシブル基板配線部の信号線の本数を削減できる。
このため、チップオンキャリッジ構造を適用したときのフレキシブル基板配線部の信号線の本数を削減でき、前記信号線の幅も適切な幅で確保でき、前記信号線が形成されたフレキシブル基板配線部の幅の増大も抑制できる磁気記録再生装置を提供できる効果がある。
このため、チップオンキャリッジ構造を適用したときのフレキシブル基板配線部の信号線の本数を削減でき、前記信号線の幅も適切な幅で確保でき、前記信号線が形成されたフレキシブル基板配線部の幅の増大も抑制できる磁気記録再生装置を提供できる効果がある。
COC構造の適用に伴うフレキシブル基板配線の本数の増加を回避し、フレキシブル基板配線の適切な幅を確保しつつ、フレキシブル基板配線が形成されたフレキシブル基板配線部の幅の増大を抑えるという目的を、記録・再生回路を含み、キャリッジに配置されたキャリッジ側リード/ライトICと、前記キャリッジ側リード/ライトICがメイン基板との間で行う各種データの送受信に共用される共通信号線が形成されたフレキシブル基板配線部を有するフレキシブル基板ベースと、前記フレキシブル基板ベースに配置され、前記キャリッジ側リード/ライトICと前記メイン基板との間に介在し、前記共通信号線を介して前記キャリッジ側リード/ライトICと前記各種データの送受信を行うデータ転送用ICと、前記データ転送用ICと前記キャリッジ側リード/ライトICとの間で前記共通信号線を介し前記各種データの送受信を共用して行うためのインタフェース手段とを備えたことで実現した。
図1は、この実施例1のハードディスクドライブ装置におけるCOC(Chip On Carriage)構造を適用した2チャネルのリード/ライトICの入出力信号を示すブロック図である。
なお、図6に示す再生用または記録用のヘッド、サスペンション102、アーム103、ヘッド配線接合部を含むキャリッジ104、フレキシブル基板配線が構成されたフレキシブル基板配線部105、フレキシブル基板ベース108などを備えている点については、この実施例1のハードディスクドライブ装置も同じである。
従来のCOC構造を適用した図8に示す構成ではリード/ライトIC107がキャリッジ104に実装されていたのに対し、この実施例1のハードディスクドライブ装置では、リード/ライトICの構成を、キャリッジ104に実装されたキャリッジ側リード/ライトIC3とフレキシブル基板ベース108に実装されたデータ転送用IC4の2チップ構成とした点が異なっている。そして、前記キャリッジ側リード/ライトIC3と前記データ転送用IC4との間のフレキシブル基板配線部のフレキシブル基板配線の本数を削減し、前記フレキシブル基板配線の幅を適切な幅に維持できるようにして、フレキシブル基板配線部の幅の増大を抑える。
なお、図6に示す再生用または記録用のヘッド、サスペンション102、アーム103、ヘッド配線接合部を含むキャリッジ104、フレキシブル基板配線が構成されたフレキシブル基板配線部105、フレキシブル基板ベース108などを備えている点については、この実施例1のハードディスクドライブ装置も同じである。
従来のCOC構造を適用した図8に示す構成ではリード/ライトIC107がキャリッジ104に実装されていたのに対し、この実施例1のハードディスクドライブ装置では、リード/ライトICの構成を、キャリッジ104に実装されたキャリッジ側リード/ライトIC3とフレキシブル基板ベース108に実装されたデータ転送用IC4の2チップ構成とした点が異なっている。そして、前記キャリッジ側リード/ライトIC3と前記データ転送用IC4との間のフレキシブル基板配線部のフレキシブル基板配線の本数を削減し、前記フレキシブル基板配線の幅を適切な幅に維持できるようにして、フレキシブル基板配線部の幅の増大を抑える。
図1に示すこの実施例1のハードディスクドライブ装置は、チャネル1用の再生用ヘッド1aおよび記録用ヘッド1b、チャネル2用の再生用ヘッド1cおよび記録用ヘッド1dを有し、これら再生用ヘッドおよび記録用ヘッドはキャリッジ側リード/ライトIC3に接続される構成である。このキャリッジ側リード/ライトIC3は図6に示すキャリッジ104に実装されている。
キャリッジ側リード/ライトIC3は、ハードディスクから読み取られた再生信号を増幅するリードアンプ(記録・再生回路)11、ハードディスクへ書き込むライトデータを増幅するライトドライバ(記録・再生回路)12を備えている。
また、データ転送用IC4との間を2本の信号線(2本の共通信号線)31,32により接続し、リードアンプ11により増幅された前記再生信号やライトドライバ12へ入力するライトデータ、さらに前記記録用ヘッドの記録電流値や前記再生用ヘッドのバイアス電流値の設定を行うための各種シリアルデータを送受するインタフェース13を備えている。
レジスタ14は、ハードディスクドライブ装置のヘッドごとに異なる特性に合わせて前記記録電流値や前記バイアス電流値を前記シリアルデータにより装置立ち上げ時、初期設定するためのものである。これら記録用ヘッドの記録電流値や再生用ヘッドのバイアス電流値は図示していないメイン基板から送られてくる前記シリアルデータによりコントロールされる。
キャリッジ側リード/ライトIC3は、ハードディスクから読み取られた再生信号を増幅するリードアンプ(記録・再生回路)11、ハードディスクへ書き込むライトデータを増幅するライトドライバ(記録・再生回路)12を備えている。
また、データ転送用IC4との間を2本の信号線(2本の共通信号線)31,32により接続し、リードアンプ11により増幅された前記再生信号やライトドライバ12へ入力するライトデータ、さらに前記記録用ヘッドの記録電流値や前記再生用ヘッドのバイアス電流値の設定を行うための各種シリアルデータを送受するインタフェース13を備えている。
レジスタ14は、ハードディスクドライブ装置のヘッドごとに異なる特性に合わせて前記記録電流値や前記バイアス電流値を前記シリアルデータにより装置立ち上げ時、初期設定するためのものである。これら記録用ヘッドの記録電流値や再生用ヘッドのバイアス電流値は図示していないメイン基板から送られてくる前記シリアルデータによりコントロールされる。
フレキシブル基板ベース108に実装されたデータ転送用IC4は、キャリッジ104に実装されたキャリッジ側リード/ライトIC3との間を2本の信号線31,32により接続し各種データの送受を行うためのインタフェース21を備えている。
データ転送用IC4は、このインタフェース21により、前記ハードディスクから読み取られた前記再生信号や前記ハードディスクへ書き込むライトデータ、さらに前記記録用ヘッドの記録電流値や前記再生用ヘッドのバイアス電流値の設定を行うための各種シリアルデータをキャリッジ側リード/ライトIC3との間で送受する。
また、前記再生信号をデータ転送用IC4側において増幅するポストアンプ22、図示していない前記メイン基板から送られてくる前記ライトデータを受信するためのバッファ23、レジスタ24などを備えている。このレジスタ24は、前記キャリッジ側リード/ライトIC3のレジスタ14と同様に機能する。
データ転送用IC4は、このインタフェース21により、前記ハードディスクから読み取られた前記再生信号や前記ハードディスクへ書き込むライトデータ、さらに前記記録用ヘッドの記録電流値や前記再生用ヘッドのバイアス電流値の設定を行うための各種シリアルデータをキャリッジ側リード/ライトIC3との間で送受する。
また、前記再生信号をデータ転送用IC4側において増幅するポストアンプ22、図示していない前記メイン基板から送られてくる前記ライトデータを受信するためのバッファ23、レジスタ24などを備えている。このレジスタ24は、前記キャリッジ側リード/ライトIC3のレジスタ14と同様に機能する。
なお、この実施例1では、キャリッジ側リード/ライトIC3とデータ転送用IC4に対するリード・ライトコントロール入力R/XWは、前記2本の信号線31,32とは別の信号線33により供給される。
また、ボイスコイルモータ41は、図示していないメイン基板から供給される信号VCMにより制御される。この信号VCMは、フレキシブル基板ベース108、フレキシブル基板配線部105、キャリッジ104を経由してボイスコイルモータ41へ信号線34,35により送られる。
また、ボイスコイルモータ41は、図示していないメイン基板から供給される信号VCMにより制御される。この信号VCMは、フレキシブル基板ベース108、フレキシブル基板配線部105、キャリッジ104を経由してボイスコイルモータ41へ信号線34,35により送られる。
また、キャリッジ側リード/ライトIC3とデータ転送用IC4には、VCC、VEE、GNDなどの電源が必要である。
データ転送用IC4にはこれら電源VCC、VEE、GNDなどの電源ライン36,37,38がフレキシブル基板ベース108上で接続される。また、キャリッジ側リード/ライトIC3については、電源VCC、VEE、GNDなどの電源ライン36,37,38が、フレキシブル基板ベース108とフレキシブル基板配線部105を経由してキャリッジ104に実装されたキャリッジ側リード/ライトIC3へ接続される。
従って、キャリッジ104に実装されたキャリッジ側リード/ライトIC3とフレキシブル基板ベース108に実装されたデータ転送用IC4との間のフレキシブル基板配線部105のフレキシブル基板配線の本数は合計8本となる。
データ転送用IC4にはこれら電源VCC、VEE、GNDなどの電源ライン36,37,38がフレキシブル基板ベース108上で接続される。また、キャリッジ側リード/ライトIC3については、電源VCC、VEE、GNDなどの電源ライン36,37,38が、フレキシブル基板ベース108とフレキシブル基板配線部105を経由してキャリッジ104に実装されたキャリッジ側リード/ライトIC3へ接続される。
従って、キャリッジ104に実装されたキャリッジ側リード/ライトIC3とフレキシブル基板ベース108に実装されたデータ転送用IC4との間のフレキシブル基板配線部105のフレキシブル基板配線の本数は合計8本となる。
次に、キャリッジ側リード/ライトIC3とデータ転送用IC4との間で2本の信号線31,32により各種データの送受を行い、キャリッジ側リード/ライトIC3とデータ転送用IC4との間のフレキシブル基板配線部105のフレキシブル基板配線の本数を削減する方法について説明する。
この実施例1では、キャリッジ側リード/ライトIC3とデータ転送用IC4との間で送受信が必要となる信号RD(リードデータRDX、RDY)、信号WD(ライトデータWDX、WDY)、シリアルデータSENA、SDATA、SCLKが入出力される合計7本の信号線を2本の信号線31,32で共用する。
これは、リードデータが必要とされるときにはライトデータやシリアルデータは必要とされず、また、ライトデータが必要とされるときにはリードデータやシリアルデータは必要とされず、また、シリアルデータが必要とされるときにはリードデータやライトデータは必要とされないことから可能になる。
この実施例1では、キャリッジ側リード/ライトIC3とデータ転送用IC4との間で送受信が必要となる信号RD(リードデータRDX、RDY)、信号WD(ライトデータWDX、WDY)、シリアルデータSENA、SDATA、SCLKが入出力される合計7本の信号線を2本の信号線31,32で共用する。
これは、リードデータが必要とされるときにはライトデータやシリアルデータは必要とされず、また、ライトデータが必要とされるときにはリードデータやシリアルデータは必要とされず、また、シリアルデータが必要とされるときにはリードデータやライトデータは必要とされないことから可能になる。
図2は、図1に示すキャリッジ側リード/ライトIC3とデータ転送用IC4のリードデータ転送時の等価回路図である。また、図3は、キャリッジ側リード/ライトIC3とデータ転送用IC4のライトデータ転送時の等価回路図、図4は、シリアルデータ転送時の等価回路図である。
先ず、図2に示すリードデータ転送時について説明する。
このリードデータ転送時では、再生用ヘッド1aから出力された再生信号はリードアンプ11により増幅され、トランジスタQ1とトランジスタQ2により電流に変換され、差動出力DATX、DATYとして信号線31、32へ出力される。
先ず、図2に示すリードデータ転送時について説明する。
このリードデータ転送時では、再生用ヘッド1aから出力された再生信号はリードアンプ11により増幅され、トランジスタQ1とトランジスタQ2により電流に変換され、差動出力DATX、DATYとして信号線31、32へ出力される。
このとき、リードデータ転送時であることから、図1に示す信号線33に出力されているリード・ライトコントロール入力R/XWはリード入力となっており、このリード入力によりデータ転送用IC4の電位規定手段51は電源電圧VCCと略等しい電位V2をトランジスタQ3およびトランジスタQ4のベース端子へ印加している。
また、図3に示すキャリッジ側リード/ライトIC3の電位規定手段52はグランド電位GNDと略等しい電位V1をキャリッジ側リード/ライトIC3のトランジスタQ7およびトランジスタQ8のベース端子へ印加しており、図3に示す回路は機能していない。
この結果、信号線31、32へ差動出力DATX、DATYとして出力された前記再生信号は、図2に示すトランジスタQ3およびトランジスタQ4のコレクタ端子からデータ転送用IC4のポストアンプ22へ入力され増幅されて、リードデータRDX、RDYとして出力される。
なお、信号線31と信号線32との間に挿入されている抵抗R1と抵抗R2は、フレキシブル基板配線に対しインピーダンスの整合をとるためのものである。
また、図3に示すキャリッジ側リード/ライトIC3の電位規定手段52はグランド電位GNDと略等しい電位V1をキャリッジ側リード/ライトIC3のトランジスタQ7およびトランジスタQ8のベース端子へ印加しており、図3に示す回路は機能していない。
この結果、信号線31、32へ差動出力DATX、DATYとして出力された前記再生信号は、図2に示すトランジスタQ3およびトランジスタQ4のコレクタ端子からデータ転送用IC4のポストアンプ22へ入力され増幅されて、リードデータRDX、RDYとして出力される。
なお、信号線31と信号線32との間に挿入されている抵抗R1と抵抗R2は、フレキシブル基板配線に対しインピーダンスの整合をとるためのものである。
次に、図3に示すライトデータ転送時について説明する。
このライトデータ転送時では、データ転送用IC4のバッファ23に入力されたライトデータWDX、WDYは、トランジスタQ5とトランジスタQ6のベース端子へ出力され、トランジスタQ5とトランジスタQ6により電圧から電流へ変換されて、差動出力として信号線31,32へ出力される。
このとき、ライトデータ転送時であることから、図1に示す信号線33に出力されているリード・ライトコントロール入力R/XWはライト入力となっており、このライト入力によりキャリッジ側リード/ライトIC3の電位規定手段52は電源電圧VCCと略等しい電位V1をトランジスタQ7およびトランジスタQ8のベース端子へ印加している。また、図2に示すデータ転送用IC4の電位規定手段51はグランド電位GNDと略等しい電位V2をデータ転送用IC4のトランジスタQ3およびトランジスタQ4のベース端子へ印加している。この結果、図2に示す回路は機能していない。
信号線31、32へ差動出力DATX、DATYとして出力された前記ライトデータは、図3に示すトランジスタQ7およびトランジスタQ8のコレクタ端子からキャリッジ側リード/ライトIC3のライトドライバ12へ入力され増幅されて、記録用ヘッド1bへ出力される。
このライトデータ転送時では、データ転送用IC4のバッファ23に入力されたライトデータWDX、WDYは、トランジスタQ5とトランジスタQ6のベース端子へ出力され、トランジスタQ5とトランジスタQ6により電圧から電流へ変換されて、差動出力として信号線31,32へ出力される。
このとき、ライトデータ転送時であることから、図1に示す信号線33に出力されているリード・ライトコントロール入力R/XWはライト入力となっており、このライト入力によりキャリッジ側リード/ライトIC3の電位規定手段52は電源電圧VCCと略等しい電位V1をトランジスタQ7およびトランジスタQ8のベース端子へ印加している。また、図2に示すデータ転送用IC4の電位規定手段51はグランド電位GNDと略等しい電位V2をデータ転送用IC4のトランジスタQ3およびトランジスタQ4のベース端子へ印加している。この結果、図2に示す回路は機能していない。
信号線31、32へ差動出力DATX、DATYとして出力された前記ライトデータは、図3に示すトランジスタQ7およびトランジスタQ8のコレクタ端子からキャリッジ側リード/ライトIC3のライトドライバ12へ入力され増幅されて、記録用ヘッド1bへ出力される。
次に、図4に示すシリアルデータ転送時について説明する。
このシリアルデータ転送時には、データ転送用IC4のレジスタ24、トランジスタQ11およびトランジスタQ12が機能する。
また、キャリッジ側リード/ライトIC3のコンパレータ61,62,63,64とNOR回路65と電位規定手段71,72が機能する。レジスタ24はトランジスタQ11およびトランジスタQ12のベース端子へ接続されている。
トランジスタQ11およびトランジスタQ12はそのコレクタ端子がVCC電源側に接続され、またエミッタ端子はそれぞれ定電流源へ接続されている。キャリッジ側リード/ライトIC3とデータ転送用IC4との間のフレキシブル基板配線である信号線31の一端はトランジスタQ12のエミッタ端子に接続され、また、信号線32の一端はトランジスタQ11のエミッタ端子に接続されている。
このシリアルデータ転送時には、データ転送用IC4のレジスタ24、トランジスタQ11およびトランジスタQ12が機能する。
また、キャリッジ側リード/ライトIC3のコンパレータ61,62,63,64とNOR回路65と電位規定手段71,72が機能する。レジスタ24はトランジスタQ11およびトランジスタQ12のベース端子へ接続されている。
トランジスタQ11およびトランジスタQ12はそのコレクタ端子がVCC電源側に接続され、またエミッタ端子はそれぞれ定電流源へ接続されている。キャリッジ側リード/ライトIC3とデータ転送用IC4との間のフレキシブル基板配線である信号線31の一端はトランジスタQ12のエミッタ端子に接続され、また、信号線32の一端はトランジスタQ11のエミッタ端子に接続されている。
信号線31の他端はキャリッジ側リード/ライトIC3のコンパレータ61,64の非反転端子へ接続されている。また、信号線32の他端はキャリッジ側リード/ライトIC3のコンパレータ62,63の非反転端子へ接続されている。
コンパレータ62とコンパレータ63の出力はNOR回路65の入力端子へ接続され、NOR回路65からはシリアルデータ転送時であることを示す“High”レベルの信号が出力される。
キャリッジ側リード/ライトIC3の電圧規定手段71は電位VR1をコンパレータ61,62の反転端子へ印加する。また、電圧規定手段72は電位VR2をコンパレータ63,64の反転端子へ印加する。
コンパレータ62とコンパレータ63の出力はNOR回路65の入力端子へ接続され、NOR回路65からはシリアルデータ転送時であることを示す“High”レベルの信号が出力される。
キャリッジ側リード/ライトIC3の電圧規定手段71は電位VR1をコンパレータ61,62の反転端子へ印加する。また、電圧規定手段72は電位VR2をコンパレータ63,64の反転端子へ印加する。
次に動作について説明する。
シリアルデータ転送の直前、キャリッジ側リード/ライトIC3はリードデータ転送モードまたはスリープモードになっており、図2のリードデータ転送時の等価回路図でも説明したように、データ転送用IC4の電位規定手段51によりトランジスタQ3、Q4のベース端子へ印加される電位V2は、電源電圧VCCと略等しい値になっている。
そして、シリアルデータ転送時においては、データ転送用IC4の前記電位V2は電源電圧VCCからグランド電位GNDへ変化すると同時に、図4に示すデータ転送用IC4のトランジスタQ11およびトランジスタQ12が機能するようになる。トランジスタQ11およびトランジスタQ12のベース端子はレジスタ24に接続されており、この結果、シリアルデータ転送時には、トランジスタQ11およびトランジスタQ12のエミッタ端子の電位、すなわち信号線31,32の電位は降下し、やがてトランジスタQ11およびトランジスタQ12で決まる電位VR1(シリアルデータ転送時の信号線31,32の基準電位)で固定される。この電位VR1を図5に示す。
シリアルデータ転送の直前、キャリッジ側リード/ライトIC3はリードデータ転送モードまたはスリープモードになっており、図2のリードデータ転送時の等価回路図でも説明したように、データ転送用IC4の電位規定手段51によりトランジスタQ3、Q4のベース端子へ印加される電位V2は、電源電圧VCCと略等しい値になっている。
そして、シリアルデータ転送時においては、データ転送用IC4の前記電位V2は電源電圧VCCからグランド電位GNDへ変化すると同時に、図4に示すデータ転送用IC4のトランジスタQ11およびトランジスタQ12が機能するようになる。トランジスタQ11およびトランジスタQ12のベース端子はレジスタ24に接続されており、この結果、シリアルデータ転送時には、トランジスタQ11およびトランジスタQ12のエミッタ端子の電位、すなわち信号線31,32の電位は降下し、やがてトランジスタQ11およびトランジスタQ12で決まる電位VR1(シリアルデータ転送時の信号線31,32の基準電位)で固定される。この電位VR1を図5に示す。
図5は、電源電圧VCCと、リードデータおよびライトデータ転送時の信号電位と、シリアルデータ波形の電位と、次に述べる電位VR2のレベル関係を示すレベルダイヤグラムである。
また、電位VR2はキャリッジ側リード/ライトIC3がシリアルデータ転送時であることを認識するための閾値電位であり、この電位VR2は、図2の等価回路により説明したリードデータ転送時の信号線31,32の電位V2−Vbeや、図3の等価回路により説明したライトデータ転送時の信号線31,32の電位V1−Vbeより低い値に設定されている。この電位VR2を図5に示す。
データ転送用IC4へシリアルデータSENAが送られてくると、トランジスタQ11およびトランジスタQ12のエミッタ端子の電位、すなわち信号線31,32の電位は降下し、やがてトランジスタQ11およびトランジスタQ12で決まる電位VR1で固定される。信号線31の電位VR1は、コンパレータ64において電位規定手段72が発生させた電位VR2と比較され、また、信号線32の電位VR1は、コンパレータ63において電位規定手段72が発生させた電位VR2と比較され、VR1<VR2であることからコンパレータ63,64の出力は共に“Low”レベルとなり、この結果、NOR回路65の出力はシリアルデータ転送時であることを示す“High”レベルとなる。
このように、NOR回路65から出力されるシリアルデータ転送時であることを示す“High”レベルの信号は、信号線31,32の電位が共に前記閾値を示す電位VR2を越えた(下回った)ときに出力される。これは、信号線31,32上のノイズによる誤動作を防止し、シリアルデータ転送時の認識について信頼性を向上させるためである。
また、電位VR2はキャリッジ側リード/ライトIC3がシリアルデータ転送時であることを認識するための閾値電位であり、この電位VR2は、図2の等価回路により説明したリードデータ転送時の信号線31,32の電位V2−Vbeや、図3の等価回路により説明したライトデータ転送時の信号線31,32の電位V1−Vbeより低い値に設定されている。この電位VR2を図5に示す。
データ転送用IC4へシリアルデータSENAが送られてくると、トランジスタQ11およびトランジスタQ12のエミッタ端子の電位、すなわち信号線31,32の電位は降下し、やがてトランジスタQ11およびトランジスタQ12で決まる電位VR1で固定される。信号線31の電位VR1は、コンパレータ64において電位規定手段72が発生させた電位VR2と比較され、また、信号線32の電位VR1は、コンパレータ63において電位規定手段72が発生させた電位VR2と比較され、VR1<VR2であることからコンパレータ63,64の出力は共に“Low”レベルとなり、この結果、NOR回路65の出力はシリアルデータ転送時であることを示す“High”レベルとなる。
このように、NOR回路65から出力されるシリアルデータ転送時であることを示す“High”レベルの信号は、信号線31,32の電位が共に前記閾値を示す電位VR2を越えた(下回った)ときに出力される。これは、信号線31,32上のノイズによる誤動作を防止し、シリアルデータ転送時の認識について信頼性を向上させるためである。
データ転送用IC4へ送られてきたシリアルデータSCLKは、データ転送用IC4のトランジスタQ12から信号線31を経由しコンパレータ61の非反転端子へ供給され、コンパレータ61において電位規定手段71が発生させる電位VR1と比較され、コンパレータ61からはシリアルデータSCLKが出力される。
また、データ転送用IC4へ送られてきたシリアルデータSDATAは、データ転送用IC4のトランジスタQ11から信号線32を経由しコンパレータ62の非反転端子へ供給され、コンパレータ62において電位規定手段71が発生させる電位VR1と比較され、コンパレータ62からはシリアルデータSDATAが出力される。
また、データ転送用IC4へ送られてきたシリアルデータSDATAは、データ転送用IC4のトランジスタQ11から信号線32を経由しコンパレータ62の非反転端子へ供給され、コンパレータ62において電位規定手段71が発生させる電位VR1と比較され、コンパレータ62からはシリアルデータSDATAが出力される。
以上のように、この実施例1によれば、キャリッジ側リード/ライトIC3とデータ転送用IC4との間のフレキシブル基板配線部105のフレキシブル基板配線の本数を信号線31,32の2本に削減できるため、フレキシブル基板配線の適切な幅を確保しつつ、フレキシブル基板配線が形成されたフレキシブル基板配線部105の幅の増大を抑えることの出来るハードディスクドライブ装置を提供できる効果がある。
以上説明した実施例1においては、2本の信号線31,32によりリードデータとライトデータとシリアルデータを伝送する場合について説明したが、シリアルデータSENAを送るための信号線を独立して1本設ける構成にしてもよい。このように構成した場合には、フレキシブル基板配線部105のフレキシブル基板配線の本数は3本となるが、キャリッジ側リード/ライトIC3へもシリアルデータSENAが直接与えられるため、コンパレータ63,64、NOR回路65、電位規定手段72などが不要となり、低電圧ICの場合には有効である。
1a,1c……再生用ヘッド、1b,1d……記録用ヘッド、3……キャリッジ側リード/ライトIC、4……データ通信用IC、11……リードアンプ(記録・再生回路)、12……ライトドライバ(記録・再生回路)、13,21……インタフェース、31,32……信号線(2本の共通信号線)、105……フレキシブル基板配線部、108……フレキシブル基板ベース。
Claims (4)
- 記録・再生回路をヘッド近傍に実装するチップオンキャリッジ構造が適用された磁気記録再生装置において、
キャリッジに配置された前記記録・再生回路を含むキャリッジ側リード/ライトICと、
前記キャリッジ側リード/ライトICがメイン基板との間で行う各種データの送受信に共用される共通信号線が形成されたフレキシブル基板配線部を有するフレキシブル基板ベースと、
前記フレキシブル基板ベースに配置され、前記キャリッジ側リード/ライトICと前記メイン基板との間に介在し、前記共通信号線を介して前記キャリッジ側リード/ライトICと前記各種データの送受信を行うデータ転送用ICと、
前記データ転送用ICと前記キャリッジ側リード/ライトICとの間で前記共通信号線を介し前記各種データの送受信を共用して行うためのインタフェース手段と、
を備えたことを特徴とする磁気記録再生装置。 - 前記各種データは、前記ヘッドにより記録媒体から読み取られたリードデータ、前記ヘッドにより前記記録媒体へ書き込まれるライトデータ、および前記記録媒体に対する記録や再生のためのシリアルデータを含み、前記インタフェース手段は、前記データ転送用ICと前記キャリッジ側リード/ライトICとの間で2本の前記共通信号線を共用し、前記各種データの送受信を行うことを特徴とする請求項1記載の磁気記録再生装置。
- 前記シリアルデータは、前記記録媒体に対する記録や再生のためのクロック信号、前記ヘッドのバイアス電流値や記録電流値を制御するコントロールデータ、前記クロック信号や前記コントロールデータのシリアル転送を可能にする許可信号を含むことを特徴とする請求項2記載の磁気記録再生装置。
- 前記各種データは、前記ヘッドにより記録媒体から読み取られたリードデータ、前記ヘッドにより前記記録媒体へ書き込まれるライトデータ、および前記記録媒体に対する記録や再生のためのクロック信号、前記ヘッドのバイアス電流値や記録電流値を制御するコントロールデータ、前記クロック信号や前記コントロールデータのシリアル転送を可能にする許可信号を含み、前記フレキシブル基板配線部には、前記許可信号を除く前記各種データの送受信に共用される2本の共通信号線と、前記許可信号の送受信に用いられる1本の信号線とが形成されていることを特徴とする請求項1記載の磁気記録再生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003351183A JP2005116103A (ja) | 2003-10-09 | 2003-10-09 | 磁気記録再生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003351183A JP2005116103A (ja) | 2003-10-09 | 2003-10-09 | 磁気記録再生装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005116103A true JP2005116103A (ja) | 2005-04-28 |
Family
ID=34542526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003351183A Pending JP2005116103A (ja) | 2003-10-09 | 2003-10-09 | 磁気記録再生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005116103A (ja) |
-
2003
- 2003-10-09 JP JP2003351183A patent/JP2005116103A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7082004B2 (en) | Disk storage systems | |
US20050180053A1 (en) | Cross talk and EME minimizing suspension design | |
US7715136B2 (en) | Hard disk drive preamplifier with reduced pin count | |
US11087784B2 (en) | Data storage devices with integrated slider voltage potential control | |
US6947238B2 (en) | Bias circuit for magneto-resistive head | |
JP2005116103A (ja) | 磁気記録再生装置 | |
US6532127B1 (en) | Differential voltage bias, voltage sense preamplifier architecture | |
JPWO2006030885A1 (ja) | ディスク装置 | |
US6265905B1 (en) | Quasi-voltage sensing input impedance controlled preamplifier for magnetoresistive elements | |
US6724556B2 (en) | Single pole voltage bias loop for increased stability | |
US6735030B2 (en) | Method to write servo on multi-channels with voltage mode data and single channel with current mode data | |
US6762894B2 (en) | Head apparatus, hard disk apparatus and recording and playback apparatus | |
US6424476B1 (en) | Method and apparatus for controlling read and write operations in a storage device | |
US6700719B2 (en) | Preamp reader design for high resistance read heads | |
JP6144379B2 (ja) | インピーダンス補償機能を備える複数のプリアンプリファイアおよび共通伝送線路を用いた磁気記録ディスクドライブ | |
JP3344925B2 (ja) | 再生装置、及び、記憶装置 | |
US9299371B1 (en) | Disk drive slider with sense amplifier for coupling to a preamp through a supply/bias line and a read signal line | |
US7209307B2 (en) | Variable read output impedance control circuit for a magnetic media storage system | |
US6947239B2 (en) | Magnetic storage device equipped with write driver circuit capable of performing impedance matching by a simple circuit | |
JPH11328926A (ja) | 磁気記録再生装置 | |
JP2008054075A (ja) | 半導体集積回路及びそれを用いた磁気記憶装置 | |
JP3187836U (ja) | 音楽再生補助装置、オーディオ機器、及び音楽再生補助装置用ケーブル | |
JP2001028104A (ja) | 磁気記録再生装置および信号伝送方法 | |
KR100370760B1 (ko) | 신호대잡음비를향상시키기위한헤드장치 | |
US6798601B2 (en) | Impact detecting circuit, impact detecting apparatus, and recording and reproducing apparatus including same |