JP2005113175A - Doping apparatus and doping method - Google Patents

Doping apparatus and doping method Download PDF

Info

Publication number
JP2005113175A
JP2005113175A JP2003345971A JP2003345971A JP2005113175A JP 2005113175 A JP2005113175 A JP 2005113175A JP 2003345971 A JP2003345971 A JP 2003345971A JP 2003345971 A JP2003345971 A JP 2003345971A JP 2005113175 A JP2005113175 A JP 2005113175A
Authority
JP
Japan
Prior art keywords
doping
chamber
gas
wall
affinity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003345971A
Other languages
Japanese (ja)
Other versions
JP2005113175A5 (en
JP4350480B2 (en
Inventor
Junichi Hizuka
純一 肥塚
Osamu Nakamura
理 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2003345971A priority Critical patent/JP4350480B2/en
Publication of JP2005113175A publication Critical patent/JP2005113175A/en
Publication of JP2005113175A5 publication Critical patent/JP2005113175A5/en
Application granted granted Critical
Publication of JP4350480B2 publication Critical patent/JP4350480B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a doping apparatus capable of suppressing the occurrence of particles produced when being used, enhancing yield, and reducing the number of times of downtime, and to provide a doping method. <P>SOLUTION: The inner wall of a chamber in the doping system is made affinity to doping elements. In the Figure, the wall material of the chamber 101 is formed of CaVO<SB>3</SB>. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明はドーピング装置に関するものであり、特にフィラメントを用いた直流アーク放電によりプラズマを生成するドーピング装置に関するものである。 The present invention relates to a doping apparatus, and more particularly to a doping apparatus that generates plasma by DC arc discharge using a filament.

半導体プロセスにおけるドーピング装置ではフィラメント(主にタングステン)を用いた直流アーク放電によりプラズマを生成するのが主流である。   In a doping apparatus in a semiconductor process, plasma is mainly generated by DC arc discharge using a filament (mainly tungsten).

直流アーク放電によるプラズマ発生方法は従来のRF放電に比べ、チャンバー内、特に電極やフィラメント付近が高温になるため、チャンバー材料として高融点金属、例えばモリブデン(Mo)、ステンレスなどを採用することが多かった。   Compared with conventional RF discharge, the plasma generation method using DC arc discharge has a high temperature in the chamber, especially in the vicinity of the electrodes and filaments. Therefore, high melting point metals such as molybdenum (Mo) and stainless steel are often used as the chamber material. It was.

これらのチャンバー材料で構成されたドーピング装置でのドーピング工程ではパーティクルが発生し、異常放電(以下アーキングという)が頻発に発生したり、このパーティクルが基板へ付着することでTFTの動作不良となり歩留まりが低下するという問題が生じていた。   Particles are generated in the doping process in the doping apparatus composed of these chamber materials, abnormal discharge (hereinafter referred to as arcing) occurs frequently, or these particles adhere to the substrate, resulting in TFT malfunction and yield. There was a problem of decline.

このパーティクルの発生原因として、ドーピング装置の使用時間とともにドーピング元素を含むガス(以下、ドーピングガスという)の構成元素がチャンバー内壁に堆積し、チャンバー内壁に堆積した膜(以下、堆積膜という)が剥がれ落ちることで発生するパーティクルと、プラズマ反応時の気相成長により発生する粉状のパーティクルがある。   As a cause of the generation of particles, constituent elements of a gas containing a doping element (hereinafter referred to as doping gas) are deposited on the inner wall of the chamber with the use time of the doping apparatus, and a film deposited on the inner wall of the chamber (hereinafter referred to as a deposited film) is peeled off. There are particles generated by falling and powdery particles generated by vapor phase growth during plasma reaction.

特にフィラメント付近のチャンバー内壁の堆積膜の剥離によるパーティクルは顕著である。ドーピング装置の使用時において、プラズマを発生させるためフィラメントは約2000℃まで通電加熱され、チャンバー内は数100℃になる。この際フィラメント付近のチャンバー内壁はより高温となるためチャンバー壁の膨張も大きくなる。膨張したチャンバー壁は温度低下とともに収縮する。すると内部応力がチャンバー内壁の堆積膜に加わり、この内部応力に耐えられなくなると堆積膜は剥がれ落ちパーティクルとなる。   In particular, particles due to peeling of the deposited film on the inner wall of the chamber near the filament are prominent. When the doping apparatus is used, the filament is energized and heated to about 2000 ° C. in order to generate plasma, and the temperature in the chamber reaches several hundred degrees. At this time, the chamber inner wall in the vicinity of the filament has a higher temperature, so that the expansion of the chamber wall increases. The expanded chamber wall shrinks with decreasing temperature. Then, internal stress is applied to the deposited film on the inner wall of the chamber, and when the internal stress cannot be withstood, the deposited film peels off and becomes particles.

この問題の対策としては、ある一定の使用時間が経過するごとにチャンバーの大気開放を行い、チャンバー内を掃除する方法があるが、これは装置のダウンタイムの増加につながってしまう。   As a countermeasure against this problem, there is a method of opening the chamber to the atmosphere every time a certain period of use elapses and cleaning the inside of the chamber, but this leads to an increase in downtime of the apparatus.


そこで上述した問題の対策としてチャンバー内壁を凹凸に処理することでチャンバー内壁に堆積した膜の剥離を低減することができるイオンドーピング装置が開示されている。(特許文献1)

Accordingly, an ion doping apparatus that can reduce the peeling of the film deposited on the inner wall of the chamber by treating the inner wall of the chamber into irregularities as a countermeasure for the above-described problem is disclosed. (Patent Document 1)

また、パーティクルの発生を抑制する方法として、パーティクルが増加し始めたところで、大気やH2O、O2ガス等の酸化性ガスを導入する手段を設けたドーピング装置が開示されている。(特許文献2) Further, as a method for suppressing the generation of particles, a doping apparatus provided with means for introducing an oxidizing gas such as the atmosphere, H 2 O, or O 2 gas when the number of particles starts to increase is disclosed. (Patent Document 2)

また、イオン注入装置のクリーニング方法として三フッ化塩素ガス(ClF3)を用いたノンプラズマでのドライエッチング洗浄工程が開示されている。(特許文献3)
特開2002−42717号公報 特開2001−332208号公報 特許2821751号公報
Further, a non-plasma dry etching cleaning process using chlorine trifluoride gas (ClF 3 ) is disclosed as a cleaning method for an ion implantation apparatus. (Patent Document 3)
JP 2002-42717 A JP 2001-332208 A Japanese Patent No. 2821751

しかし上記特許文献1においてはチャンバー内壁に堆積した膜の剥離によるパーティクルの抑制は図れるが、プラズマ反応時の気相成長により発生する粉状のパーティクルの発生は有効に防止することができない。また上記特許文献2においてはパーティクルが増加し始めたところで、大気やH2O、O2ガス等の酸化性ガスを導入しパーティクルの発生の抑制を図るものであり、パーティクルの発生を抑制するためにはドーピング工程を中断しなければならずダウンタイムの増加の課題が残されている。さらに特許文献3のクリーニング方法でも同様にダウンタイムの増加の課題は残されている。 However, in Patent Document 1, particles can be suppressed by peeling off the film deposited on the inner wall of the chamber, but generation of powdery particles generated by vapor phase growth during the plasma reaction cannot be effectively prevented. In the above-mentioned patent document 2, when particles start to increase, an oxidizing gas such as air, H 2 O, or O 2 gas is introduced to suppress the generation of particles. However, the doping process must be interrupted, and the problem of increasing downtime remains. Further, the cleaning method of Patent Document 3 still has the problem of increasing the downtime.

そこで本発明では、ドーピング装置使用時に生ずるパーティクルの発生を抑制し、歩留まりの向上を図り、且つダウンタイムの回数を減らすことが可能なドーピング装置及びドーピング方法を提供することを目的とする。   Accordingly, an object of the present invention is to provide a doping apparatus and a doping method capable of suppressing the generation of particles generated when using a doping apparatus, improving the yield, and reducing the number of downtimes.

上記の問題点を解決するため、本発明の基本的な思想として、ドーピング装置のチャンバー内壁をドーピングガスに対して親和性にすることで、プラズマ反応時に気相成長により発生する粉状のパーティクルの発生を抑制し、且つドーピングガス構成元素の膜付きを促進させ、チャンバー内壁の堆積膜が剥がれ落ちないようにすることで堆積膜の剥離によるパーティクルも抑制することができる。   In order to solve the above problems, as a basic idea of the present invention, by making the inner wall of the chamber of the doping apparatus compatible with the doping gas, powder particles generated by vapor phase growth at the time of plasma reaction can be obtained. Generation of the doping gas constituting element is promoted and the deposition film on the inner wall of the chamber is prevented from being peeled off, so that particles caused by the peeling of the deposition film can also be suppressed.

例えば、ボロンに対して親和性の材料として無水ホウ酸(B2O3)、ホウ酸(H3BO3)、SiO2その他酸化物セラミック材料、炭素材料等が挙げられる。その他酸化物セラミック材料として金属酸化物、アルミナ(Al2O3)、バナジウム酸カルシウム(CaVO3)、ジルコニア(ZrO2)、ベリリア(BeO)、チタニア(TiO2)、一酸化亜鉛(ZnO)などが挙げられ、SiO2として酸化珪素、石英が挙げられ、炭素材料としてグラファイト、ダイヤモンド、ダイヤモンドライクカーボン、カーボンナノチュ−ブ、フラーレンなどが挙げられる。 Examples of materials having an affinity for boron include boric anhydride (B 2 O 3 ), boric acid (H 3 BO 3 ), SiO 2 and other oxide ceramic materials, carbon materials, and the like. Other oxide ceramic materials such as metal oxide, alumina (Al 2 O 3 ), calcium vanadate (CaVO 3 ), zirconia (ZrO 2 ), beryllia (BeO), titania (TiO 2 ), zinc monoxide (ZnO), etc. SiO 2 includes silicon oxide and quartz, and examples of the carbon material include graphite, diamond, diamond-like carbon, carbon nanotube, and fullerene.

これらの材料でチャンバー壁を構成するか、もしくは内壁表面にコーティングすることで、パーティクルの発生を抑制することが可能である。特にセラミックの材料をチャンバー壁に用いることで親和性の他、低熱伝導率の特性により、急激な温度変化に起因する堆積膜の剥離を有効に低減することができる。チャンバー内壁は表面積が大きくなるように上記材料を加工することが望ましい。なお、チャンバー内壁全面をこれらの材料で加工しなくてもよく、プラズマに晒される個所のみをこれらの材料で加工してもよい。そして、チャンバー材質はプラズマ電位を均一に保てるならば金属である必要はなく絶縁体でも何ら問題は起きない。また、チャンバーを二重構造として内側のチャンバー壁のみをこれらの材料で加工しても良い。例えばコーティング方法として真空蒸着法、スパッタリング法、昇華法、PVD法、塗布法などが挙げられ、ドーピング前処理としてコーティングしても構わない。   By forming the chamber wall with these materials or coating the inner wall surface, the generation of particles can be suppressed. In particular, by using a ceramic material for the chamber wall, it is possible to effectively reduce peeling of the deposited film due to a rapid temperature change due to the low thermal conductivity characteristics in addition to the affinity. It is desirable to process the material so that the inner wall of the chamber has a large surface area. Note that the entire inner wall of the chamber does not have to be processed with these materials, and only portions exposed to plasma may be processed with these materials. The chamber material need not be a metal as long as the plasma potential can be kept uniform, and there is no problem with an insulator. Alternatively, the chamber may be a double structure and only the inner chamber wall may be processed with these materials. For example, a vacuum deposition method, a sputtering method, a sublimation method, a PVD method, a coating method, or the like can be given as a coating method, and coating may be performed as a pretreatment for doping.

更に、ドーピングガスとして例えば、ホウ酸とジボランの混合ガスや水蒸気とジボランの混合ガスをドーピング処理時に使用することで、パーティクルの発生を継続して防止することが可能であり、ダウンタイムの回数を減らすのに大変有効である。     Furthermore, for example, by using a mixed gas of boric acid and diborane or a mixed gas of water vapor and diborane as a doping gas during the doping process, it is possible to continuously prevent the generation of particles and reduce the number of downtimes. It is very effective to reduce.

なお、これらの材料はドーピングガスの構成元素に対して親和性の物質であれば良く、例示した物質に限定しているものではない。   Note that these materials are not limited to the exemplified materials as long as the materials have an affinity for the constituent elements of the doping gas.

本発明は、イオンドーピング装置のアーク放電型に限られず、RF型やイオン注入装置等に用いられても良い。イオン注入装置とは、イオンの質量と電荷比を分離してイオンをドーピングする装置である。   The present invention is not limited to the arc discharge type of an ion doping apparatus, and may be used for an RF type or an ion implantation apparatus. An ion implantation apparatus is an apparatus for doping ions by separating the mass and charge ratio of ions.

本発明を用いることにより、ドーピング装置使用時のアーキング頻発の原因となるパーティクルや基板へ付着しゴミとなるパーティクルの発生を抑制することができるため、歩留まりの向上を図り、更にダウンタイムの回数を減らし、高い生産性を提供することができる。   By using the present invention, it is possible to suppress generation of particles that cause frequent arcing when using a doping apparatus and particles that adhere to the substrate and become dust, thus improving yield and further reducing the number of downtimes. Can reduce and provide high productivity.

(実施の形態1)
実施の形態1ではチャンバー壁材としてドーピングガスに対して親和性の材料であるCaVO3を用いたフィラメント型ドーピング装置について図1を用いて説明する。
(Embodiment 1)
In Embodiment 1, a filament type doping apparatus using CaVO 3 which is a material having an affinity for a doping gas as a chamber wall material will be described with reference to FIG.

このドーピング装置の主な構成はイオン源101、引き出し室102、処理室103、ロードロック室104、ガス供給系105、真空廃棄手段106から成る。ここでは引き出し室102とは、イオン源からイオンビームを処理室へ引き出すための引き出し電極系110を設けた場所をいうが、もちろんイオン源101と引き出し室102を分けた構成としなくても良い。処理室103は基板を保持しイオンを注入する場所であり、基板ステージ107が備えられている。本実施の形態ではイオン源101のチャンバー壁がCaVO3で形成されている。 The main configuration of this doping apparatus includes an ion source 101, a drawing chamber 102, a processing chamber 103, a load lock chamber 104, a gas supply system 105, and a vacuum discarding means 106. Here, the extraction chamber 102 is a place where an extraction electrode system 110 for extracting an ion beam from the ion source to the processing chamber is provided, but it is needless to say that the ion source 101 and the extraction chamber 102 may not be separated. The processing chamber 103 is a place where a substrate is held and ions are implanted, and a substrate stage 107 is provided. In the present embodiment, the chamber wall of the ion source 101 is formed of CaVO 3 .

基板100は搬送手段108により基板ステージ107に搬入する。イオン源101、引き出し室102、処理室103は真空排気手段106により排気される。もちろんイオン源101、引き出し室102、処理室103の別々に真空排気手段を設けて排気を行っても良い。真空排気手段106はドライポンプ、メカニカルブースターポンプ、ターボ分子ポンプなどを適宜組み合わせて用いることができる。   The substrate 100 is carried into the substrate stage 107 by the transfer means 108. The ion source 101, the extraction chamber 102, and the processing chamber 103 are exhausted by the vacuum exhaust means 106. Needless to say, the ion source 101, the extraction chamber 102, and the processing chamber 103 may be separately provided to be evacuated. The vacuum exhaust means 106 can be used by appropriately combining a dry pump, a mechanical booster pump, a turbo molecular pump, and the like.

イオン源101はドーピングガスを供給するガス供給系105、プラズマを形成するためのフィラメント109が備えられている。ドーピングガスはイオン源101から供給しなければならないわけではなく、引き出し室102、処理室103のいずれから供給する構成としても良い。また、プラズマ発生手段として直流アーク放電によるフィラメント109を用いているが、その他に容量結合型高周波放電の電極を用いても良い。   The ion source 101 includes a gas supply system 105 for supplying a doping gas and a filament 109 for forming plasma. The doping gas does not have to be supplied from the ion source 101 but may be supplied from either the extraction chamber 102 or the processing chamber 103. Further, although the filament 109 by DC arc discharge is used as the plasma generating means, an electrode for capacitively coupled high-frequency discharge may be used.

引き出し電極系110としては引き出し電極110a、加速電極110b、抑制電極110c、接地電極110dが備えられ、これらの電極には多数の開口が設けられその開口をイオンが通過する。イオンの加速は引き出し電圧Vexが印加される引出し電極110aと、加速電圧Vacが印加される加速電極110bにより行い、抑制電圧Vsbが印加される抑制電極110cでは発散するイオンを捕集してイオン流の方向性を高めている。   As the extraction electrode system 110, an extraction electrode 110a, an acceleration electrode 110b, a suppression electrode 110c, and a ground electrode 110d are provided. A large number of openings are provided in these electrodes, and ions pass through the openings. Ion acceleration is performed by the extraction electrode 110a to which the extraction voltage Vex is applied and the acceleration electrode 110b to which the acceleration voltage Vac is applied, and the suppression electrode 110c to which the suppression voltage Vsb is applied collects ions that diverge and collect the ion flow. The directionality of is raised.

ドーピングガスはPH3、B2H6などであるが、実施の形態1では特にB2H6 を用いたボロンドーピングの際に発生するパーティクルを低減することが出来るドーピング装置について説明する。 Although the doping gas is PH 3 , B 2 H 6, etc., Embodiment 1 will describe a doping apparatus that can particularly reduce particles generated during boron doping using B 2 H 6 .

ドーピングガスを水素や不活性ガスで1〜5%程度に希釈したものを用いる。B2H6の場合、BHx、B2Hx、等がイオン種として生成され、質量分離を行わない場合にはこれらのイオンが引き出し電極系110により加速され基板が設置された処理室103に引き出される。イオンは、図1の中で矢印で示すようなイオン流として4本の電極によりほぼ直線的に引き出され基板100に照射される。 A doping gas diluted with hydrogen or an inert gas to about 1 to 5% is used. In the case of B 2 H 6 , BH x , B 2 H x , etc. are generated as ion species. When mass separation is not performed, these ions are accelerated by the extraction electrode system 110 and the processing chamber 103 in which the substrate is installed. Pulled out. Ions are drawn out almost linearly by the four electrodes as an ion flow as shown by arrows in FIG.

レジストによるマスクパターンが形成された基板100は基板ステージ上107に固定されている。基板ステージ107は一般にイオン流と平行な軸にそって回転できるように設計される。引き出し電極系で加速されたイオン流は、回転している基板100に照射され、ドーズ量が均一となる。   A substrate 100 on which a resist mask pattern is formed is fixed on a substrate stage 107. The substrate stage 107 is generally designed so that it can rotate along an axis parallel to the ion flow. The ion stream accelerated by the extraction electrode system is irradiated onto the rotating substrate 100, and the dose amount becomes uniform.

実施の形態1ではイオン源101のチャンバー壁のみCaVO3を用いた構成を示すが、イオン源101、引き出し室102、処理室103の全てのチャンバー壁、引き出し室102のチャンバー壁のみ、処理室103のチャンバー壁のみ、イオン源101のチャンバー壁のある部分のみ、引き出し室102のチャンバー壁のある部分のみ、処理室103のチャンバー壁のある部分のみにCaVO3をチャンバー壁材としても良い。また、これらに限定されるものではなく、必要であればロードロック室に用いても構わない。また、チャンバー壁を二重構造とし、内側のチャンバー壁をCaVO3で構成しても良い。さらに、チャンバー壁材自体に用いることに限らず、チャンバー内壁をCaVO3でコーティングしても良い。 Although Embodiment 1 shows a configuration in which CaVO 3 is used only for the chamber wall of the ion source 101, all the chamber walls of the ion source 101, the extraction chamber 102 and the processing chamber 103, only the chamber wall of the extraction chamber 102, and the processing chamber 103. CaVO 3 may be used as a chamber wall material for only the chamber wall of the ion source 101, only the chamber wall of the ion source 101, only the chamber wall of the extraction chamber 102, or only the chamber wall of the processing chamber 103. Moreover, it is not limited to these, You may use for a load-lock chamber if necessary. Alternatively, the chamber wall may have a double structure, and the inner chamber wall may be made of CaVO 3 . Furthermore, the inner wall of the chamber may be coated with CaVO 3 without being used for the chamber wall material itself.

実施の形態1ではドーピングガスに対して親和性のある材料であれば、チャンバー壁材やチャンバー内壁のコーティング材として用いることができる。
例えば、ボロンに対して親和性の材料として無水ホウ酸、ホウ酸、SiO2、その他酸化物セラミック材料、炭素材料等が挙げられる。その他酸化物セラミック材料として金属酸化物、アルミナ(Al2O3)、バナジウム酸カルシウム(CaVO3)、ジルコニア(ZrO2)、ベリリア(BeO)、チタニア(TiO2)、酸化亜鉛(ZnO)などが挙げられ、SiO2として酸化珪素、石英が挙げられ、炭素材料としてグラファイト、ダイヤモンド、ダイヤモンドライクカーボン、カーボンナノチュ−ブ、フラーレンなどが挙げられる。これらのコーティングの方法として例えば真空蒸着法、スパッタリング法、昇華法、CVD法、PVD法、塗布法などが挙げられる。
In the first embodiment, any material having an affinity for the doping gas can be used as a chamber wall material or a coating material for the inner wall of the chamber.
For example, boric anhydride, boric acid, SiO 2 , other oxide ceramic materials, carbon materials, etc. may be used as materials having an affinity for boron. Other oxide ceramic materials include metal oxides, alumina (Al 2 O 3 ), calcium vanadate (CaVO 3 ), zirconia (ZrO 2 ), beryllia (BeO), titania (TiO 2 ), and zinc oxide (ZnO). Examples of the SiO 2 include silicon oxide and quartz, and examples of the carbon material include graphite, diamond, diamond-like carbon, carbon nanotube, and fullerene. Examples of these coating methods include a vacuum deposition method, a sputtering method, a sublimation method, a CVD method, a PVD method, and a coating method.

実施の形態1では、ドーピング装置を長時間使用してもチャンバー壁はボロンに対して親和性のあるCaVO3で構成しているので、本ドーピング装置を用いてTFTを作製した際、TFTの動作不良の原因となるパーティクルの発生の低減が図られ、さらにダウンタイムの回数も減らすことが可能である In Embodiment 1, even if the doping apparatus is used for a long time, the chamber wall is made of CaVO 3 having an affinity for boron. Therefore, when the TFT is manufactured using this doping apparatus, the operation of the TFT is performed. The generation of particles that cause defects can be reduced, and the number of downtime can be reduced.

なお本発明は図1に示すような構成に限られるものではなく、例えばイオン注入装置に用いても良い。   The present invention is not limited to the configuration shown in FIG. 1, and may be used for an ion implantation apparatus, for example.

(実施の形態2)
実施の形態2ではアーク放電型ドーピング装置においてチャンバー内壁に部分的に保護部材201を設けた構成について図2を用いて説明する。
(Embodiment 2)
In Embodiment 2, a configuration in which a protective member 201 is partially provided on the inner wall of a chamber in an arc discharge doping apparatus will be described with reference to FIG.

フィラメント付近は非常に高温になることからフィラメント付近のチャンバー内壁からの堆積膜の剥離が顕著な問題となる。そこで、フィラメント109付近のイオン源101のチャンバー内壁にドーピングガスに対して親和性の保護部材201を設けてパーティクルの発生の抑制を試みた構成である。本実施の形態では特に堆積膜の剥離によるパーティクルの発生の抑制に有効である。図示されていない部分は図1と同様な構成でも良く、また別の構成のドーピング装置でも構わない。実施の形態2の構成は部分的に保護部材を設けることから低コストでかつ簡便に問題点を改善できる。   Since the vicinity of the filament becomes very hot, peeling of the deposited film from the inner wall of the chamber in the vicinity of the filament becomes a significant problem. In view of this, a protective member 201 having an affinity for the doping gas is provided on the inner wall of the chamber of the ion source 101 near the filament 109 to try to suppress the generation of particles. This embodiment is particularly effective for suppressing generation of particles due to peeling of the deposited film. The part not shown in the figure may have the same configuration as in FIG. 1 or a doping apparatus having a different configuration. Since the configuration of the second embodiment is partially provided with a protective member, the problem can be easily improved at low cost.

実施の形態2ではドーピングガスにジボランを用いてボロンドーピングを行う際に堆積膜の剥離を低減することができるドーピング装置について説明する。イオン源101のフィラメント109付近にはドーピングガスに対して親和性の保護部材201として耐熱性に優れ、低熱伝導率、低熱膨張率のアルミナを用いている。   In Embodiment 2, a doping apparatus capable of reducing peeling of a deposited film when boron doping is performed using diborane as a doping gas will be described. In the vicinity of the filament 109 of the ion source 101, alumina having excellent heat resistance, low thermal conductivity, and low thermal expansion coefficient is used as the protective member 201 having affinity for the doping gas.

プラズマを発生させるためフィラメント109は約2000℃まで温められ、イオン源101内は数100℃となる。この際フィラメント109付近のチャンバー内壁はより高温となるが、保護部材201を設けることでドーピングガス構成元素が堆積してできるボロン膜との密着性が向上し、さらにチャンバー内壁の急速な熱変化によるチャンバー内壁の伸縮に伴うボロン膜への内部応力が弱まるため、ボロン膜の剥離を抑制することができる。よって基板へ付着するゴミやアーキングの頻発の原因であるパーティクルの発生の低減が図られる。   In order to generate plasma, the filament 109 is heated to about 2000 ° C., and the inside of the ion source 101 reaches several hundred ° C. At this time, the inner wall of the chamber near the filament 109 becomes higher in temperature, but by providing the protective member 201, the adhesion with the boron film formed by depositing the doping gas constituent element is improved, and further, due to the rapid thermal change of the inner wall of the chamber. Since internal stress to the boron film accompanying expansion and contraction of the chamber inner wall is weakened, peeling of the boron film can be suppressed. Therefore, it is possible to reduce the generation of particles that cause frequent dusting and arcing on the substrate.

ここでドーピングガスのジボランや保護部材201のアルミナは限定しているものではなく、保護部材がドーピングガスに対して親和性であれば良い。   Here, the diborane of the doping gas and the alumina of the protective member 201 are not limited, and the protective member only needs to be compatible with the doping gas.

また、保護部材201自体にドーピングガスに対して親和性がなくても、保護部材201をドーピングガスに対して親和性のある材料でコーティングしてあっても良い。   Further, even if the protective member 201 itself has no affinity for the doping gas, the protective member 201 may be coated with a material having an affinity for the doping gas.

代表例としては、実施の形態1で述べた材料を用いることが出来る。   As a typical example, the materials described in Embodiment Mode 1 can be used.

(実施の形態3)
実施の形態3ではチャンバー壁を二重構造とし、外側のチャンバーをSUSで構成し、アルミからなる内側のチャンバー壁301をアルマイト処理したドーピング装置において、ドーピングガスとしてホウ酸ガスとジボランガスの混合ガスを用いたドーピング方法について図3を用いて説明する。
(Embodiment 3)
In the third embodiment, a mixed gas of boric acid gas and diborane gas is used as a doping gas in a doping apparatus in which the chamber wall has a double structure, the outer chamber is made of SUS, and the inner chamber wall 301 made of aluminum is anodized. The doping method used will be described with reference to FIG.

図3のドーピング装置は、図1のドーピング装置を横に置いた構成(つまりイオンビームを水平ビームとしている)であり、共通の部分は共通の符号を用いている。本構成のようにドーピング装置を横に置いた構成では、堆積膜の剥離によるパーティクルの基板への付着をよりいっそう低減することができる。しかし、本発明はこの図3のような構成に限定されるものではなく、図1のようにドーピング装置を縦に置いた構成でも良く、またイオン注入装置等に用いても良い。   The doping apparatus of FIG. 3 has a configuration in which the doping apparatus of FIG. 1 is placed sideways (that is, the ion beam is a horizontal beam), and common portions use common reference numerals. In the configuration in which the doping apparatus is placed sideways as in this configuration, the adhesion of particles to the substrate due to the peeling of the deposited film can be further reduced. However, the present invention is not limited to the configuration as shown in FIG. 3, and a configuration in which a doping apparatus is placed vertically as shown in FIG. 1 may be used, or an ion implantation apparatus or the like may be used.

ガス供給系105からドーピングガスであるホウ酸ガスとジボランガスの混合ガスをイオン源101に導入する。ホウ酸ガスとジボランガスの混合ガスは水素ガスで1〜5%程度に希釈して用いる。   A mixed gas of boric acid gas and diborane gas as a doping gas is introduced into the ion source 101 from the gas supply system 105. A mixed gas of boric acid gas and diborane gas is diluted with hydrogen gas to about 1 to 5% and used.

実施の形態3ではドーピングガスとしてホウ酸とジボランの混合ガスを用いることで、プラズマ反応時の気相成長により発生する粉状のパーティクルの発生を抑制し、さらにチャンバー内壁に剥離し難い堆積膜を形成する。よってドーピング装置を長時間使用しても、パーティクルの抑制効果は継続して保持することができ、ダウンタイムの回数を減らすのに大変有効である。   In Embodiment 3, by using a mixed gas of boric acid and diborane as a doping gas, the generation of powder particles generated by vapor phase growth during the plasma reaction is suppressed, and a deposited film that is difficult to peel off is formed on the inner wall of the chamber. Form. Therefore, even if the doping apparatus is used for a long time, the effect of suppressing particles can be continuously maintained, which is very effective in reducing the number of down times.

実施の形態3はもちろん実施の形態1乃至実施の形態2と組み合わせて用いることが出来る。   Needless to say, Embodiment Mode 3 can be used in combination with Embodiment Modes 1 to 2.

実施例1では本発明の構成を備えたドーピング装置を提供するため、プラズマCVD法によりチャンバー内壁をSiO2でコーティングする手順の一例を実施の形態1と同様の装置図1を用いて以下に説明する。 In Example 1, in order to provide a doping apparatus having the structure of the present invention, an example of a procedure for coating the inner wall of the chamber with SiO 2 by the plasma CVD method will be described below with reference to FIG. To do.

まず真空排気手段106により排気管を介して、チャンバー内を排気し、チャンバー内の圧力を1×10-4Paまで減圧する。その後チャンバー内にガス供給系105によりアルゴンガスを30sccmの流量で導入し、フィラメント109を通電加熱してフィラメント温度を2000℃くらいに保持する。すると加熱したフィラメント109付近を通過するガスが解離してプラズマが発生する。その後原料ガスとしてシランガスを、反応ガスとして酸素を用い、シランガスを20sccm酸素を200sccmの流量でガス供給系105からチャンバー内に導入する。シランガスと酸素ガスは混合ガスとして導入しても良く、もちろんドーピング用のガス供給系とは別の場所から別のガス供給系を設けてとコーティング用のガスを導入しても良い。そして排気をバルブなどで調節しチャンバー内を5×10-1Paに保持する。ここでチャンバー内壁にSiO2が堆積するようにプラズマ領域を形成するため、チャンバー内の圧力は1×10-1〜1×101Paが好ましい。そして2時間連続して成膜し、約2μmのSiO2の被膜を形成する。 First, the inside of the chamber is evacuated by the evacuation means 106 through the exhaust pipe, and the pressure in the chamber is reduced to 1 × 10 −4 Pa. Thereafter, argon gas is introduced into the chamber at a flow rate of 30 sccm by the gas supply system 105, and the filament 109 is heated by energization to maintain the filament temperature at about 2000 ° C. Then, the gas passing near the heated filament 109 is dissociated and plasma is generated. Thereafter, silane gas is used as a source gas, oxygen is used as a reaction gas, and 20 sccm of oxygen is introduced into the chamber from the gas supply system 105 at a flow rate of 200 sccm. Silane gas and oxygen gas may be introduced as a mixed gas, or, of course, a coating gas may be introduced by providing another gas supply system from a location different from the doping gas supply system. Then, the exhaust is adjusted by a valve or the like to keep the inside of the chamber at 5 × 10 −1 Pa. Here, in order to form a plasma region so that SiO 2 is deposited on the inner wall of the chamber, the pressure in the chamber is preferably 1 × 10 −1 to 1 × 10 1 Pa. Then, the film is continuously formed for 2 hours to form a SiO 2 film of about 2 μm.

SiO2はステンレスとの密着性も良く、耐食性にも優れ、ドーピングガスの構成元素であるボロンとも親和性であることから基板へ付着するゴミやアーキング頻発の原因となるパーティクルの発生を低減することが出来る。 SiO 2 has good adhesion to stainless steel, has excellent corrosion resistance, and is also compatible with boron, which is a constituent element of doping gas, so it reduces the generation of particles that cause dust and arcing on the substrate. I can do it.

なお実施例1のようにSiO2でコーティングすることに限らず、ドーピング前処理としてホウ酸ガスを用いたプラズマCVD法により、チャンバー内壁をドーピングガス構成元素に対して親和性にしても良く、実施の形態1で示した材料を適宜用いることができる。また、プラズマCVD法に限らず他のコーティング方法によりチャンバー内をコーティングしても良い。例えば他のコーティング方法として真空蒸着法、スパッタリング法、昇華法、PVD法、塗布法などが挙げられる。 It should be noted that the inner wall of the chamber may be made compatible with the doping gas constituent elements by plasma CVD using boric acid gas as a pre-doping treatment, as well as coating with SiO 2 as in Example 1. The material shown in Form 1 can be used as appropriate. Further, the inside of the chamber may be coated not only by the plasma CVD method but also by other coating methods. Examples of other coating methods include vacuum deposition, sputtering, sublimation, PVD, and coating.

実施例2ではドーピング装置にスパッタ成膜手段を備えた構成について図4を用いて説明する。本構成によれば簡便な方法でチャンバー内壁にドーピングガスに対して親和性の材料をコーティングすることができる。図1と同じ部分については図1と同じ符号を用いている。   In Embodiment 2, a configuration in which a sputtering apparatus is provided in a doping apparatus will be described with reference to FIG. According to this configuration, a material having affinity for the doping gas can be coated on the inner wall of the chamber by a simple method. The same reference numerals as in FIG. 1 are used for the same parts as in FIG.

このドーピング装置の主な構成はイオン源101、スパッタターゲット室501、引き出し室102、処理室103、ロードロック室104、ガス供給系105、真空廃棄手段106から成る。引き出し室102とは、ここではイオン源からイオンビームを処理室へ引き出すための引き出し電極系110を設けた場所をいうが、もちろんイオン源101と引き出し室102を分けた構成としなくても良い。処理室103は基板を保持しイオンを注入する場所であり、基板ステージ107が備えられている。スパッタターゲット室とは、コーティングする際のスパッタターゲットを設置する場所である。   The main configuration of this doping apparatus includes an ion source 101, a sputtering target chamber 501, a drawing chamber 102, a processing chamber 103, a load lock chamber 104, a gas supply system 105, and a vacuum disposal means 106. Here, the extraction chamber 102 is a place where an extraction electrode system 110 for extracting an ion beam from the ion source to the processing chamber is provided, but the ion source 101 and the extraction chamber 102 need not be separated. The processing chamber 103 is a place where a substrate is held and ions are implanted, and a substrate stage 107 is provided. The sputter target chamber is a place where a sputter target is installed for coating.

基板100は搬送手段108により基板ステージ107に搬入する。イオン源101、引き出し室102、処理室103は真空排気手段106により排気される。もちろん排気はイオン源101、引き出し室102、処理室103の別々に真空排気手段を設けても良い。真空排気手段106はドライポンプ、メカニカルブースターポンプ、ターボ分子ポンプなどを適宜組み合わせて用いることができる。   The substrate 100 is carried into the substrate stage 107 by the transfer means 108. The ion source 101, the extraction chamber 102, and the processing chamber 103 are exhausted by the vacuum exhaust means 106. Of course, evacuation may be provided separately for the ion source 101, the extraction chamber 102, and the processing chamber 103. The vacuum exhaust means 106 can be used by appropriately combining a dry pump, a mechanical booster pump, a turbo molecular pump, and the like.

イオン源101はドーピングガスを供給するガス供給系105、プラズマを形成するためのフィラメント109が備えられている。ドーピングガスはイオン源101から供給しなければならないわけではなく、スパッタターゲット室501、引き出し室102、処理室103から供給する構成としても良い。プラズマ発生手段として直流アーク放電によるフィラメント109を用いているが、その他に容量結合型高周波放電の電極を用いても良い。   The ion source 101 includes a gas supply system 105 for supplying a doping gas and a filament 109 for forming plasma. The doping gas does not have to be supplied from the ion source 101 but may be supplied from the sputtering target chamber 501, the extraction chamber 102, and the processing chamber 103. Although the filament 109 by DC arc discharge is used as the plasma generating means, a capacitively coupled high frequency discharge electrode may be used.

引き出し電極系110としては引き出し電極110a、加速電極110b、抑制電極110c、接地電極110dが備えられ、これらの電極には多数の開口が設けられその開口をイオンが通過する。イオンの加速は引き出し電圧Vexが印加される引出し電極110aと、加速電圧Vacが印加される加速電極110bにより行い、抑制電圧Vsbが印加される抑制電極110cでは発散するイオンを捕集してイオン流の方向性を高めている。   As the extraction electrode system 110, an extraction electrode 110a, an acceleration electrode 110b, a suppression electrode 110c, and a ground electrode 110d are provided. A large number of openings are provided in these electrodes, and ions pass through the openings. Ion acceleration is performed by the extraction electrode 110a to which the extraction voltage Vex is applied and the acceleration electrode 110b to which the acceleration voltage Vac is applied, and the suppression electrode 110c to which the suppression voltage Vsb is applied collects ions that diverge and collect the ion flow. The directionality of is raised.

ドーピングガスを水素や不活性ガスで1〜5%程度に希釈したものを用いる。B2H6の場合、BHx、B2Hx、等がイオン種として生成され、質量分離を行わない場合にはこれらのイオンが引き出し電極系110により加速され基板が設置された処理室103に引き出される。イオンは、図5の中で矢印で示すようなイオン流として4本の電極によりほぼ直線的に引き出され基板100に照射される A doping gas diluted with hydrogen or an inert gas to about 1 to 5% is used. In the case of B 2 H 6 , BH x , B 2 H x , etc. are generated as ion species. When mass separation is not performed, these ions are accelerated by the extraction electrode system 110 and the processing chamber 103 in which the substrate is installed. Pulled out. Ions are drawn almost linearly by four electrodes as an ion flow as shown by arrows in FIG.

レジストによるマスクパターンが形成された基板100は基板ステージ上107に固定されている。基板ステージ107は一般にイオン流と平行な軸にそって回転できるように設計される。引き出し電極系で加速されたイオン流が回転している基板100に照射され、ドーズ量が均一となる。   A substrate 100 on which a resist mask pattern is formed is fixed on a substrate stage 107. The substrate stage 107 is generally designed so that it can rotate along an axis parallel to the ion flow. The ion stream accelerated by the extraction electrode system is irradiated to the rotating substrate 100, and the dose becomes uniform.

実施例2ではスパッタターゲット室501を設けており、イオン源101内壁をドーピングガス構成元素に対して親和性の材料でコーティングすることができる。以下コーティングの方法を説明する。ターゲット材搬送手段502によりステージ上にターゲットを運ぶ。ターゲットとして例えば特開2000−64034に開示されているアルミナ・スパッタリング・ターゲットを用いればアルミナのチャンバーへの成膜速度を大きくすることが出来る。   In Example 2, the sputter target chamber 501 is provided, and the inner wall of the ion source 101 can be coated with a material having an affinity for the doping gas constituent element. The coating method will be described below. The target material is conveyed onto the stage by the target material conveying means 502. For example, if an alumina sputtering target disclosed in JP-A-2000-64034 is used as the target, the film formation rate in the alumina chamber can be increased.

ステージ上でターゲットを固定する。固定方法としては公知の方法を用いて行うことが出来る。例えば本出願人により開示されているドーピング用基板の固定方法(特願2001−133561)をスパッタターゲットの固定方法に用いても良い。   Fix the target on the stage. As a fixing method, a known method can be used. For example, a doping substrate fixing method (Japanese Patent Application No. 2001-133561) disclosed by the present applicant may be used as a sputtering target fixing method.

そして、真空排気手段106により排気管を介して、チャンバー内を排気し、チャンバー内を約1.0×10‐4Paになるまで減圧し、その後ガス供給系105によりArを30sccm 、O2を0.8sccmの流量で導入し、真空排気手段を調節することによりチャンバー内を5×10-1となるように保持する。Arガスはドーピングガス供給系105とは別のガス供給系を設けても良く、スパッタターゲット室501からArガスを供給するようにしても良い。 Then, through an exhaust pipe by the vacuum evacuation means 106, the chamber is evacuated, the pressure was reduced until the chamber to approximately 1.0 × 10- 4 Pa, 30sccm of Ar Subsequent gas supply system 105, the O 2 The chamber is introduced at a flow rate of 0.8 sccm, and the inside of the chamber is maintained at 5 × 10 −1 by adjusting the vacuum exhaust means. The Ar gas may be provided with a gas supply system different from the doping gas supply system 105, or Ar gas may be supplied from the sputtering target chamber 501.

スパッタ成膜をする際にはフィラメント側を正に、ターゲットを固定しているステージ側を負になるようにバイアスを印加する。すると、フィラメントによりガスが熱せられ放電しイオン化する。スパッタターゲットのステージは負バイアスとなっていることからイオンがターゲットに衝突しスパッタターゲットがスパッタされ、スパッタ粒子(スパッタされた原子やクラスタ、イオン等)がチャンバー内壁に堆積し、チャンバー内壁をスパッタターゲット材でコーティングすることが出来る。本実施例ではチャンバー内壁にアルミナを被膜する。   When performing sputter deposition, a bias is applied so that the filament side is positive and the stage side on which the target is fixed is negative. Then, the gas is heated by the filament and is discharged and ionized. Since the stage of the sputter target is negatively biased, the ions collide with the target and the sputter target is sputtered, sputtered particles (sputtered atoms, clusters, ions, etc.) are deposited on the inner wall of the chamber, and the inner wall of the chamber is sputter target. Can be coated with materials. In this embodiment, alumina is coated on the inner wall of the chamber.

実施例2ではドーピング装置にスパッタ成膜装置を備えた構成を示したが、これに限定されるものではなく、カーボンナノチューブを形成するアーク放電型の装置や蒸着装置を備えていても良い。   In Embodiment 2, the configuration in which the sputtering apparatus is provided in the doping apparatus is shown, but the present invention is not limited to this, and an arc discharge type apparatus or vapor deposition apparatus for forming carbon nanotubes may be provided.

以上の工程により、チャンバー内壁をボロンに対して親和性であるアルミナでコーティングすることができるので、ドーピング装置を長時間使用しても、基板へのゴミの付着やアーキングの頻発原因となるパーティクルの発生が抑えられる。   Through the above process, the inner wall of the chamber can be coated with alumina having an affinity for boron. Therefore, even if the doping apparatus is used for a long time, particles adhere to the substrate and cause frequent occurrence of arcing. Occurrence is suppressed.

このようなドーピング装置による半導体への不純物元素の注入は、単結晶シリコンウエハーやSOI基板など半導体基板を用いた集積回路の製造プロセス、ガラス基板上に形成する薄膜トランジスタ(TFT)の製造プロセスに適用することができる。   The implantation of an impurity element into a semiconductor using such a doping apparatus is applied to a manufacturing process of an integrated circuit using a semiconductor substrate such as a single crystal silicon wafer or an SOI substrate, and a manufacturing process of a thin film transistor (TFT) formed over a glass substrate. be able to.

図5は本発明のドーピング装置を用いたTFTの製造プロセスを示す一例を示す。まず、図5(A)において、アルミノホウケイ酸ガラスまたはバリウムホウケイ酸ガラスなどによる透光性の基板700上に実施例2で作製された半導体膜から、島状に分離された半導体膜702、703を形成する。また、基板700と半導体膜との間には、窒化珪素、酸化珪素、窒化酸化珪素から選ばれた一つまたは複数種を組み合わせた第1絶縁膜701を50〜200nmの厚さで形成する。   FIG. 5 shows an example of a manufacturing process of a TFT using the doping apparatus of the present invention. First, in FIG. 5A, semiconductor films 702 and 703 which are separated in an island shape from the semiconductor film manufactured in Example 2 over a light-transmitting substrate 700 such as aluminoborosilicate glass or barium borosilicate glass. Form. Further, between the substrate 700 and the semiconductor film, a first insulating film 701 in which one or a plurality of kinds selected from silicon nitride, silicon oxide, and silicon nitride oxide is combined is formed with a thickness of 50 to 200 nm.

その後、図5(B)に示すように、そして、第2絶縁膜704を80nmの厚さで形成する。第2絶縁膜704はゲート絶縁膜として利用するものであり、プラズマCVD法またはスパッタ法を用いて形成する。第2絶縁膜704として、SiH4とN2OにO2を添加させて作製する酸化窒化珪素膜は膜中の固定電荷密度を低減させることが可能となり、ゲート絶縁膜として好ましい材料である。勿論、ゲート絶縁膜はこのような酸化窒化珪素膜に限定されるものでなく、酸化珪素膜や酸化タンタル膜などの絶縁膜を単層または積層構造として用いても良い。 Thereafter, as shown in FIG. 5B, a second insulating film 704 is formed with a thickness of 80 nm. The second insulating film 704 is used as a gate insulating film and is formed using a plasma CVD method or a sputtering method. As the second insulating film 704, a silicon oxynitride film formed by adding O 2 to SiH 4 and N 2 O can reduce the fixed charge density in the film and is a preferable material for the gate insulating film. Needless to say, the gate insulating film is not limited to such a silicon oxynitride film, and an insulating film such as a silicon oxide film or a tantalum oxide film may be used as a single layer or a laminated structure.

第2絶縁膜704上にゲート電極を形成するための第1導電膜を形成する。第1導電膜の種類に限定はないがAl、Ta、Ti、W、Moなどの導電性材料またはこれらの合金を適用することができる。このような材料を用いたゲート電極の構造は、窒化タンタル又は窒化チタンとW又はMo−W合金の積層構造、WとAl又はCuの積層構造などを採用することができる。Alを用いる場合には、耐熱性を高めるためにTi、Sc、Nd、Si、Cuなどを0.1〜7重量%添加したものを用いる。第1の導電膜は300nmの厚さで形成する。   A first conductive film for forming a gate electrode is formed over the second insulating film 704. Although there is no limitation in the kind of 1st electrically conductive film, electroconductive materials, such as Al, Ta, Ti, W, Mo, or these alloys are applicable. As the structure of the gate electrode using such a material, a stacked structure of tantalum nitride or titanium nitride and W or a Mo—W alloy, a stacked structure of W and Al, or Cu, or the like can be used. In the case of using Al, a material to which 0.1 to 7% by weight of Ti, Sc, Nd, Si, Cu or the like is added in order to improve heat resistance is used. The first conductive film is formed with a thickness of 300 nm.

その後、レジストによる、マスク715を3μmの厚さに形成し、ドライエッチングにより第1の導電膜をエッチングしてゲート電極705、706を形成する。また、図示しないが、ゲート電極に接続する配線も同時に形成する。   Thereafter, a resist mask 715 is formed to a thickness of 3 μm, and the first conductive film is etched by dry etching to form gate electrodes 705 and 706. Although not shown, a wiring connected to the gate electrode is also formed at the same time.

図5(C)に示すように、マスク715をそのまま残し、このゲート電極をマスクとして、イオンドーピング法により燐イオンをドーピングする。この工程で行うイオンドーピングはマスク715、ゲート電極705、706を半導体膜702、703に対するマスクとして利用し、ゲート電極の外側の領域に1×1014〜1×1015/cm2のドーズ量で燐イオンをドーピングしてn型半導体領域707、708を形成する。この際パーティクルが発生すると、ゴミとなり基板上に付着して配線不良の原因となったり、アーキングを頻発に引き起こすためイオン化率が変化してしまい、トランジスタの特性劣化へとつながる。そこで本発明のドーピング装置を使用することでパーティクルの発生を低減することができ、歩留まりの向上が図れる。 As shown in FIG. 5C, the mask 715 is left as it is, and phosphorus ions are doped by an ion doping method using the gate electrode as a mask. The ion doping performed in this step uses the mask 715 and the gate electrodes 705 and 706 as masks for the semiconductor films 702 and 703 and has a dose amount of 1 × 10 14 to 1 × 10 15 / cm 2 in a region outside the gate electrode. N-type semiconductor regions 707 and 708 are formed by doping with phosphorus ions. At this time, if particles are generated, they become dust and adhere to the substrate, causing wiring defects, or frequently causing arcing, which changes the ionization rate, leading to deterioration of transistor characteristics. Thus, by using the doping apparatus of the present invention, the generation of particles can be reduced and the yield can be improved.

燐イオンドーピングが終了したら、マスク715をアッシングにより剥離する。アッシングは酸素プラズマにより行い、30〜45分の処理でレジストを剥離することができる。   When phosphorus ion doping is completed, the mask 715 is removed by ashing. Ashing is performed by oxygen plasma, and the resist can be peeled off by treatment for 30 to 45 minutes.

続いて、図5(D)に示すように一方の半導体膜703にレジストによるマスク709を形成し、半導体膜702に硼素イオンをドーピングし、ドーズ量は1×1014〜1×1015/cm2とするが、n型を反転するために燐よりも1.5〜3倍の濃度で添加されるようにする。この際、高ドーズ量のためパーティクルの発生はより顕著となるが本発明のドーピング装置を用いることによりパーティクルの発生を低減することができる。 Subsequently, as shown in FIG. 5D, a resist mask 709 is formed on one semiconductor film 703, boron ions are doped into the semiconductor film 702, and a dose is 1 × 10 14 to 1 × 10 15 / cm. 2 to, but to be added at a concentration of 1.5 to 3 times than the phosphorus to invert the n-type. At this time, the generation of particles becomes more remarkable due to the high dose, but the generation of particles can be reduced by using the doping apparatus of the present invention.

硼素イオンをドーピングした後、アッシングによりマスク709を除去する。アッシングは同様に酸素プラズマにより行い、30〜45分の処理でレジストを剥離することができる。   After doping with boron ions, the mask 709 is removed by ashing. Ashing is similarly performed by oxygen plasma, and the resist can be peeled off by treatment for 30 to 45 minutes.

その後、図5(E)に示すように酸化窒化珪素膜または窒化珪素膜から成る第3絶縁膜711をプラズマCVD法で50nmの厚さに形成する。   Thereafter, as shown in FIG. 5E, a third insulating film 711 made of a silicon oxynitride film or a silicon nitride film is formed to a thickness of 50 nm by plasma CVD.

そして、n型及びp型の半導体領域の結晶性の回復と、活性化のために熱処理を行う。熱処理はファーネスアニール炉の他、瞬間熱アニール、レーザーアニールなどの方法により行うことができる。   Then, heat treatment is performed to recover and activate the crystallinity of the n-type and p-type semiconductor regions. In addition to the furnace annealing furnace, the heat treatment can be performed by methods such as rapid thermal annealing and laser annealing.

図5(F)に示す第4絶縁膜712は、酸化珪素膜、酸化窒化珪素で形成する。または、ポリイミドまたはアクリルなどの有機絶縁物材料で形成し表面を平坦化しても良い。   The fourth insulating film 712 illustrated in FIG. 5F is formed using a silicon oxide film or silicon oxynitride. Alternatively, the surface may be planarized by forming with an organic insulating material such as polyimide or acrylic.

次いで、第4絶縁膜712の表面から各半導体膜の不純物領域に達するコンタクトホールを形成し、Al、Ti、Taなどを用いて配線を形成する。図5(F)において713、714はソース線またはドレイン電極となる。こうしてnチャネル型TFTとpチャネル型TFTを形成することができる。ここではそれぞれのTFTを単体として示しているが、これらのTFTを使ってCMOS回路やNMOS回路、PMOS回路を形成することができる。   Next, a contact hole reaching the impurity region of each semiconductor film from the surface of the fourth insulating film 712 is formed, and wiring is formed using Al, Ti, Ta, or the like. In FIG. 5F, reference numerals 713 and 714 denote source lines or drain electrodes. Thus, an n-channel TFT and a p-channel TFT can be formed. Although each TFT is shown here as a single unit, a CMOS circuit, NMOS circuit, or PMOS circuit can be formed using these TFTs.

以上図5を用いて説明したようにTFTの製造プロセス中には複数の工程があり、歩留まりを高くするためには各工程において不良の発生を低減させなければならない。上述の如く、ドーピング工程において本発明のドーピング装置を用いることにより、チャンバー内のパーティクルの発生を低減することができ、配線不良やトランジスタの特性劣化を抑制することができるため歩留まりの向上が図られる。さらに、チャンバー開放によるダウンタイムを減らし、生産性を向上させることができる。ここでは、TFTの製造プロセスを一例として示したが、本発明はプレーナプロセスによる半導体集積回路の製造プロセスにも適用することができる。   As described above with reference to FIG. 5, there are a plurality of steps in the TFT manufacturing process. In order to increase the yield, the occurrence of defects must be reduced in each step. As described above, by using the doping apparatus of the present invention in the doping process, generation of particles in the chamber can be reduced, and defective wiring and deterioration of transistor characteristics can be suppressed, thereby improving yield. . Furthermore, the downtime due to the chamber opening can be reduced and the productivity can be improved. Here, the TFT manufacturing process is shown as an example, but the present invention can also be applied to a semiconductor integrated circuit manufacturing process using a planar process.

本発明のドーピング装置は、LSIの製造を目的とした半導体基板への不純物ドーピングや液晶表示装置の駆動回路を目的とした半導体基板への不純物ドーピングはもちろんのこと、あらゆる不純物ドーピングの際に用いることができる。   The doping apparatus of the present invention is used for any impurity doping as well as impurity doping to a semiconductor substrate for the purpose of manufacturing an LSI and impurity doping to a semiconductor substrate for a driving circuit of a liquid crystal display device. Can do.

本発明の構成を備えたドーピング装置の一例を示す図The figure which shows an example of the doping apparatus provided with the structure of this invention 本発明の構成を備えたドーピング装置の一例のイオン源を拡大した図The figure which expanded the ion source of an example of the doping apparatus provided with the structure of this invention 本発明の構成を備えたドーピング装置の一例を示す図The figure which shows an example of the doping apparatus provided with the structure of this invention 本発明の構成を備えたドーピング装置の一例を示す図The figure which shows an example of the doping apparatus provided with the structure of this invention TFTの製造工程を説明する図Diagram explaining the manufacturing process of TFT

Claims (10)

ドーピング用の元素をイオン化して半導体膜に注入するドーピング装置において、
チャンバー内壁はドーピングガスに対して親和性である材料で形成されていることを特徴とするドーピング装置。
In a doping apparatus that ionizes and injects a doping element into a semiconductor film,
A doping apparatus, wherein an inner wall of a chamber is made of a material having affinity for a doping gas.
ドーピング用の元素をイオン化して半導体膜に注入するドーピング装置において、
チャンバー内壁はドーピングガスに対して親和性である材料でコーティングされていることを特徴とするドーピング装置。
In a doping apparatus that ionizes and injects a doping element into a semiconductor film,
A doping apparatus, wherein an inner wall of a chamber is coated with a material having affinity for a doping gas.
ドーピング用の元素をイオン化して半導体膜に注入するドーピング装置において、
チャンバー内壁にドーピングガスに対して親和性である材料で構成された保護部材が設けられていることを特徴とするドーピング装置。
In a doping apparatus that ionizes and injects a doping element into a semiconductor film,
A doping apparatus comprising a protective member made of a material having affinity for a doping gas on an inner wall of a chamber.
ドーピング用の元素をイオン化して半導体膜に注入するドーピング装置において、
チャンバー内をドーピングガスに対して親和性である材料でコーティングする手段を有することを特徴とするドーピング装置。
In a doping apparatus that ionizes and injects a doping element into a semiconductor film,
A doping apparatus comprising means for coating the inside of a chamber with a material having affinity for a doping gas.
請求項1乃至請求項4において前記ドーピング用の元素はホウ素であることを特徴とするドーピング装置。 5. A doping apparatus according to claim 1, wherein the doping element is boron. 請求項1乃至請求項5において、前記親和性である材料は無水ホウ酸、ホウ酸、酸化物セラミック、炭素材料の一又はこれらの混合物であることを特徴とするドーピング装置。 6. The doping apparatus according to claim 1, wherein the material having affinity is boric anhydride, boric acid, oxide ceramic, one of carbon materials, or a mixture thereof. ドーピング用の元素をイオン化して半導体膜に注入するドーピング装置を用いて、
ホウ素に対して親和性であるドーピングガスを使用したことを特徴とするドーピング方法。
Using a doping apparatus that ionizes and injects a doping element into a semiconductor film,
A doping method characterized by using a doping gas having affinity for boron.
請求項7においてドーピングガスはホウ酸とジボランの混合ガス若しくは水蒸気とジボランの混合ガス若しくはこれらの混合ガスであることを特徴とするドーピング方法。 8. The doping method according to claim 7, wherein the doping gas is a mixed gas of boric acid and diborane, a mixed gas of water vapor and diborane, or a mixed gas thereof. ドーピング用の元素をイオン化して半導体膜に注入するドーピング装置を用いてドーピングを行う前に、
ドーピングガスの構成元素に対して親和性である膜でチャンバー内壁をコーティングし、
ドーピングを行うことを特徴とするドーピング方法。
Before performing doping using a doping apparatus that ionizes and injects a doping element into a semiconductor film,
Coating the inner wall of the chamber with a film that has an affinity for the constituent elements of the doping gas,
A doping method comprising performing doping.
請求項9において、前記親和性である膜は無水ホウ酸、ホウ酸、酸化物セラミック、炭素材料の一又はこれらの混合物であることを特徴とするドーピング方法。

10. The doping method according to claim 9, wherein the affinity film is one of boric anhydride, boric acid, an oxide ceramic, a carbon material, or a mixture thereof.

JP2003345971A 2003-10-03 2003-10-03 Doping method, semiconductor integrated circuit manufacturing method Expired - Fee Related JP4350480B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003345971A JP4350480B2 (en) 2003-10-03 2003-10-03 Doping method, semiconductor integrated circuit manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003345971A JP4350480B2 (en) 2003-10-03 2003-10-03 Doping method, semiconductor integrated circuit manufacturing method

Publications (3)

Publication Number Publication Date
JP2005113175A true JP2005113175A (en) 2005-04-28
JP2005113175A5 JP2005113175A5 (en) 2006-11-02
JP4350480B2 JP4350480B2 (en) 2009-10-21

Family

ID=34539081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003345971A Expired - Fee Related JP4350480B2 (en) 2003-10-03 2003-10-03 Doping method, semiconductor integrated circuit manufacturing method

Country Status (1)

Country Link
JP (1) JP4350480B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009145908A1 (en) * 2008-05-30 2009-12-03 Axcelis Technologies, Inc. Control of particles on semiconductor wafers when implanting boron hydrides
JP2011517060A (en) * 2008-02-25 2011-05-26 アプライド マテリアルズ インコーポレイテッド Plasma immersion ion implantation process with chamber seasoning and plasma discharge of seasoning layer to dechuck the wafer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011517060A (en) * 2008-02-25 2011-05-26 アプライド マテリアルズ インコーポレイテッド Plasma immersion ion implantation process with chamber seasoning and plasma discharge of seasoning layer to dechuck the wafer
WO2009145908A1 (en) * 2008-05-30 2009-12-03 Axcelis Technologies, Inc. Control of particles on semiconductor wafers when implanting boron hydrides

Also Published As

Publication number Publication date
JP4350480B2 (en) 2009-10-21

Similar Documents

Publication Publication Date Title
JP4690308B2 (en) Method and apparatus for removing material from chamber and wafer surface with high temperature hydrogen containing plasma
US8008166B2 (en) Method and apparatus for cleaning a substrate surface
US20100221895A1 (en) Surface treatment apparatus and surface treatment method
US20110076401A1 (en) Method of Making Showerhead for Semiconductor Processing Apparatus
JP7522931B2 (en) Method for producing oxide thin film
JP2008526026A (en) Method and structure for reducing byproduct deposition in plasma processing systems
TW202125704A (en) Methods and apparatuses for forming interconnection structures
TWI420588B (en) Plasma etching method
US10388532B2 (en) Methods and devices using PVD ruthenium
JP4480271B2 (en) Pedestal insulator for pre-clean chamber
JP4350480B2 (en) Doping method, semiconductor integrated circuit manufacturing method
JP2010199497A (en) Apparatus for manufacturing semiconductor device and method for manufacturing semiconductor device
US20130306464A1 (en) Sputtering target and sputtering apparatus and sputtering method using the same
TWI766850B (en) Ion source liner having a lip for ion implantation systems
JP2007221171A (en) Apparatus for forming different types of thin films
JP4902054B2 (en) Sputtering equipment
JP3987617B2 (en) Contact film barrier film continuous creation device and dissimilar thin film continuous creation device
US20200203144A1 (en) Methods of cleaning an oxide layer in a film stack to eliminate arcing during downstream processing
JPS6065796A (en) Hard carbon film and its production
JP3277552B2 (en) ECR plasma CVD method
JP2003209068A (en) Manufacturing method for semiconductor device
JP3116390B2 (en) Semiconductor processing apparatus and semiconductor processing method
KR20230103914A (en) Method of operating a pvd apparatus
JPS5992995A (en) Method for forming silicide film of high-melting metal
EP0570069A2 (en) Semiconductor device with a semiconductor body of which a surface is provided with a conductor pattern formed in a layer package comprising a TiW layer and an Al layer

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060920

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060920

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090721

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090722

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130731

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees