JP2005109023A - Semiconductor chip and liquid crystal display with semiconductor chip mounted thereon - Google Patents

Semiconductor chip and liquid crystal display with semiconductor chip mounted thereon Download PDF

Info

Publication number
JP2005109023A
JP2005109023A JP2003338182A JP2003338182A JP2005109023A JP 2005109023 A JP2005109023 A JP 2005109023A JP 2003338182 A JP2003338182 A JP 2003338182A JP 2003338182 A JP2003338182 A JP 2003338182A JP 2005109023 A JP2005109023 A JP 2005109023A
Authority
JP
Japan
Prior art keywords
semiconductor chip
bump
bumps
liquid crystal
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003338182A
Other languages
Japanese (ja)
Inventor
Ikuhisa Maeda
育久 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Display Corp
Original Assignee
Kyocera Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Display Corp filed Critical Kyocera Display Corp
Priority to JP2003338182A priority Critical patent/JP2005109023A/en
Publication of JP2005109023A publication Critical patent/JP2005109023A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/0781Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811Extrinsic, i.e. with electrical conductive fillers

Landscapes

  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor chip which can be reduced in size and increased in the degree of integration by improving connection reliability in connection using an anisotropic conductive adhesive. <P>SOLUTION: The semiconductor chip 1 has a plurality of bumps 3 which are electrically connected to electrodes 12 of another member 11 using the anisotropic conductive adhesive 21. Between adjacent bumps 3A and 3B, an insulator 4A which is higher than these bumps is formed. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、複数のバンプを有し、バンプが異方導電性接着材によって他の部材の電極と接続される半導体チップ及びそれを実装した液晶表示装置に関する。   The present invention relates to a semiconductor chip having a plurality of bumps, and the bumps are connected to electrodes of other members by an anisotropic conductive adhesive, and a liquid crystal display device on which the semiconductor chip is mounted.

半導体チップは、半導体ウェーハから切り出された半導体素子として様々な回路を形成した半導体片である。通常、半導体チップは、リードフレームに固定され、リードフレームのインナーリードとワイヤボンディングされ、樹脂封止パッケージされた上で、リードフレームのアウターリードを他の部材(例えば回路基板など)の電極と接続することで実装されていた。   A semiconductor chip is a semiconductor piece in which various circuits are formed as semiconductor elements cut out from a semiconductor wafer. Usually, a semiconductor chip is fixed to a lead frame, wire-bonded to the inner lead of the lead frame, and resin-sealed package, and then the outer lead of the lead frame is connected to an electrode of another member (for example, a circuit board). Had been implemented.

近年、半導体チップをパッケージせずに、直接他の部材に搭載して実装する方式が採用されている。この方式では、実装サイズを小さくでき、電気特性を向上でき、材料点数や工程数を少なくできるため比較的安価に製造できるという利点がある。   In recent years, a method of mounting a semiconductor chip directly on another member without packaging it has been adopted. This method is advantageous in that the mounting size can be reduced, the electrical characteristics can be improved, and the number of materials and the number of processes can be reduced, so that it can be manufactured relatively inexpensively.

直接他の部材に搭載して実装する方式において、半導体チップのバンプを他の部材の電極に対向させ、異方性導電材を介在させ、圧着することで実装する方式がある。この方式は、COG(Chip On Glass)型の液晶表示装置において、採用されていた。COG型の液晶表示装置は、駆動ICチップを液晶パネルのガラス基板上に直接実装しているので、軽量薄型化、ファインピッチ化、ICチップのパッケージ工程の削減などの利点を有している。   In a method of mounting directly on another member, there is a method in which the bump of the semiconductor chip is opposed to the electrode of the other member, an anisotropic conductive material is interposed, and the mounting is performed by pressure bonding. This method has been adopted in a COG (Chip On Glass) type liquid crystal display device. Since the driving IC chip is directly mounted on the glass substrate of the liquid crystal panel, the COG type liquid crystal display device has advantages such as reduction in weight and thickness, fine pitch, and reduction in IC chip packaging process.

COG型の液晶表示装置は液晶パネルとICチップを有している。液晶パネルは、一対の基板を対向してシールによって囲繞し、両基板の間に液晶7を封入した構造である。液晶パネルの一方の基板は他方の基板より突出した端子部を有し、端子部に形成された電極パッドに異方性導電材によってICチップが実装されている。   The COG type liquid crystal display device has a liquid crystal panel and an IC chip. The liquid crystal panel has a structure in which a pair of substrates are opposed and surrounded by a seal, and the liquid crystal 7 is sealed between the substrates. One substrate of the liquid crystal panel has a terminal portion protruding from the other substrate, and an IC chip is mounted on the electrode pad formed on the terminal portion by an anisotropic conductive material.

図3は、実装状態の従来のICチップ101を示す概略断面図である。ICチップ101は、複数のバンプ102を有している。液晶パネル111の基板112の端子部には、複数のバンプ102に対応して複数の電極パッド113が設けられている。ICチップ101のバンプ102と液晶パネルの電極パッド113は、異方性導電材121によって電気的に接続されている。   FIG. 3 is a schematic cross-sectional view showing a conventional IC chip 101 in a mounted state. The IC chip 101 has a plurality of bumps 102. A plurality of electrode pads 113 are provided on the terminal portion of the substrate 112 of the liquid crystal panel 111 so as to correspond to the plurality of bumps 102. The bumps 102 of the IC chip 101 and the electrode pads 113 of the liquid crystal panel are electrically connected by an anisotropic conductive material 121.

異方性導電材121は、熱可塑性又は熱硬化性樹脂123の中に導電粒子122を分散させたもので、ICチップ101と液晶パネル111の間に介在させて圧着することでバンプ102と電極パッド113を導電粒子122を介して電気的に接続している。   The anisotropic conductive material 121 is a material in which conductive particles 122 are dispersed in a thermoplastic or thermosetting resin 123. The anisotropic conductive material 121 is interposed between the IC chip 101 and the liquid crystal panel 111 and bonded to the bump 102 and the electrode. The pad 113 is electrically connected through the conductive particles 122.

特開2003−195335号公報JP 2003-195335 A

しかしながら、異方性導電材を用いた接続は、異方性導電材を介在させた状態で圧力をかけるので、半導体チップのバンプと他の部材の電極の間に存在していた導電粒子が外側(バンプ間)に押し出され、バンプ間の熱可塑性又は熱硬化性樹脂中に存在する導電粒子の密度が高くなってしまう。このため、異方性導電材で接続した半導体チップは、バンプ間に存在する導電粒子によって、隣接するバンプ同士に短絡が生じる虞があり、信頼性の面で問題があった。   However, since the connection using the anisotropic conductive material applies pressure with the anisotropic conductive material interposed, the conductive particles existing between the bumps of the semiconductor chip and the electrodes of other members are outside. The density of the conductive particles that are pushed out (between the bumps) and exist in the thermoplastic or thermosetting resin between the bumps is increased. For this reason, the semiconductor chips connected by the anisotropic conductive material may cause a short circuit between adjacent bumps due to the conductive particles existing between the bumps, and there is a problem in terms of reliability.

従来の半導体チップは、短絡の発生を予防するために、隣接するバンプ間の距離をある程度以上離し、隣接するバンプ間が導電粒子で電気的に接続されないようにしていた。このため、従来の半導体チップは、バンプ間の距離を縮めることができず、小型化や集積度に制限があった。また、従来の半導体チップにおいて、小型化や集積度を高めることで、バンプの密度が増えた場合、バンプ間の距離が制限されているので、バンプ自体の幅を狭くすると、接続信頼性の低下を招いてしまうことが懸念される。   In the conventional semiconductor chip, in order to prevent the occurrence of a short circuit, the distance between adjacent bumps is increased to some extent so that the adjacent bumps are not electrically connected by conductive particles. For this reason, the conventional semiconductor chip cannot reduce the distance between the bumps, and has a limitation in size reduction and integration. Also, in the conventional semiconductor chip, when bump density increases by increasing the size and integration degree, the distance between the bumps is limited. Therefore, if the width of the bump itself is narrowed, the connection reliability decreases. There is a concern that

また、COG型の液晶表示装置において、端子部はなるべく狭くした方が液晶パネルを小型化でき、マザーガラスからの面取り数を増やせればコストを下げることができるが、上述したように従来の半導体チップではバンプ間の距離が制限されており、小型化することができないため、端子部を狭くすることができなかった。   Further, in the COG type liquid crystal display device, it is possible to reduce the size of the liquid crystal panel by making the terminal portion as narrow as possible, and the cost can be reduced by increasing the number of chamfers from the mother glass. In the chip, the distance between the bumps is limited, and the terminal portion cannot be narrowed because it cannot be miniaturized.

そこで、本発明は、異方導電性接着材を用いた接続において、接続の信頼性を高め、小型化や集積度を高めることができる半導体チップを提供することを目的とするものである。更に、本発明は、端子部を狭くすることができる半導体チップを実装した液晶表示装置を提供することを目的とするものである。   Therefore, an object of the present invention is to provide a semiconductor chip capable of improving connection reliability, miniaturization and integration degree in connection using an anisotropic conductive adhesive. Furthermore, an object of the present invention is to provide a liquid crystal display device on which a semiconductor chip capable of narrowing a terminal portion is mounted.

前述した目的を達成するため、本発明の半導体チップは、複数のバンプを有し、前記バンプが異方導電性接着材によって他の部材の電極と電気的に接続される半導体チップにおいて、前記バンプの隣り合うバンプ間に、当該バンプよりも高さが突出したバンプ間絶縁物が形成されていることを特徴とする。   In order to achieve the above-described object, a semiconductor chip of the present invention has a plurality of bumps, and the bumps are electrically connected to electrodes of other members by anisotropic conductive adhesive. Between the adjacent bumps, an inter-bump insulator having a height projecting from the bump is formed.

また、本発明の半導体チップは、前記バンプ間絶縁物が、前記バンプよりも前記異方導電性接着材に含まれる導電粒子の直径の20〜70%の長さ分だけ高さが突出していることが好ましく、特に前記導電粒子の直径の30〜60%の長さ分だけ高さが突出していることがより好ましい。   In the semiconductor chip of the present invention, the height of the insulator between the bumps protrudes by 20 to 70% of the diameter of the conductive particles contained in the anisotropic conductive adhesive than the bumps. It is particularly preferable that the height protrudes by a length corresponding to 30 to 60% of the diameter of the conductive particles.

また、本発明の半導体チップは、前記バンプ間絶縁物が前記バンプと接して設けられていてもよい。   In the semiconductor chip of the present invention, the inter-bump insulator may be provided in contact with the bump.

また、本発明の半導体チップは、前記バンプ間絶縁物が耐熱性を有することが好ましい。   In the semiconductor chip of the present invention, it is preferable that the inter-bump insulator has heat resistance.

更に、本発明の液晶表示装置は、上記半導体チップのバンプが、異方導電性接着材によって、液晶パネルの基板に設けられた電極パッドと電気的に接続されていることを特徴とする。   Furthermore, the liquid crystal display device of the present invention is characterized in that the bumps of the semiconductor chip are electrically connected to electrode pads provided on the substrate of the liquid crystal panel by an anisotropic conductive adhesive.

本発明の半導体チップは、隣接するバンプ間に、当該バンプよりも高さが突出したバンプ間絶縁物が形成されているため、異方導電性接着材によって接着する際に、隣り合うバンプ同士が導電粒子で電気的に短絡されることを防止することができ、接続の信頼性を高めることができる。更に、本発明の半導体チップは、隣り合うバンプ同士の短絡をバンプ間絶縁物で防止できるため、バンプ幅を狭くせずにバンプピッチ距離を短くすることができ、信頼性を保持したまま小型化や集積度を高めることができる。   In the semiconductor chip of the present invention, since an inter-bump insulator protruding higher than the bump is formed between adjacent bumps, when adhering with an anisotropic conductive adhesive, adjacent bumps are It can prevent being electrically short-circuited by the conductive particles, and can improve the reliability of connection. Furthermore, since the semiconductor chip of the present invention can prevent a short circuit between adjacent bumps with an insulator between the bumps, the bump pitch distance can be shortened without reducing the bump width, and the size is reduced while maintaining the reliability. And the degree of integration can be increased.

また、本発明の半導体チップは、バンプ間絶縁物が、バンプよりも異方導電性接着材に含まれる導電粒子の直径の20〜70%、より好ましくは30〜60%の長さ分だけ高さが突出していることにより、半導体チップのバンプと他の部材の電極との間の距離を接続に適度な距離を保持しつつ、導電粒子による短絡を防止することができる。   In the semiconductor chip of the present invention, the insulator between the bumps is higher than the bump by 20 to 70%, more preferably 30 to 60% of the diameter of the conductive particles contained in the anisotropic conductive adhesive. Thus, the short-circuit due to the conductive particles can be prevented while maintaining an appropriate distance for connection between the bumps of the semiconductor chip and the electrodes of other members.

また、本発明の半導体チップは、バンプ間絶縁物がバンプと接して設けられていることにより、半導体チップのバンプと他の部材の電極の間に捕捉される導電粒子が押し出されるのを制限することができ、バンプと電極の間で接続に寄与する導電粒子の数を増やすことができる。更に、バンプ間の異方導電性接着材中に存在していた導電粒子が、バンプ間絶縁物により押し出され、バンプと電極の間に捕捉される導電粒子の数を増やすという効果も期待できる。そして、半導体チップのバンプと他の部材の電極の間で接続に寄与する導電粒子の数が増えるので、異方導電性接着材による接続の信頼性が更に向上する。   Moreover, the semiconductor chip of the present invention limits the extrusion of the conductive particles captured between the bumps of the semiconductor chip and the electrodes of other members by providing the inter-bump insulator in contact with the bumps. And the number of conductive particles contributing to the connection between the bump and the electrode can be increased. Furthermore, the effect that the conductive particles which existed in the anisotropic conductive adhesive between the bumps are pushed out by the inter-bump insulator and the number of conductive particles captured between the bumps and the electrodes is increased can be expected. And since the number of conductive particles contributing to the connection between the bumps of the semiconductor chip and the electrodes of other members increases, the reliability of the connection by the anisotropic conductive adhesive is further improved.

また、本発明の半導体チップは、バンプ間絶縁物が耐熱性を有することにより、異方導電性接着材として熱硬化型の樹脂を採用して、熱圧着で実装することができる。   In addition, the semiconductor chip of the present invention can be mounted by thermocompression bonding by adopting a thermosetting resin as the anisotropic conductive adhesive because the inter-bump insulator has heat resistance.

更に、本発明の液晶表示装置は、上記半導体チップのバンプが、異方導電性接着材によって、液晶パネルの基板に設けられた電極パッドと電気的に接続されているため、半導体チップを小型化することで液晶表示装置も小型化することができる。   Furthermore, in the liquid crystal display device of the present invention, since the bumps of the semiconductor chip are electrically connected to the electrode pads provided on the substrate of the liquid crystal panel by anisotropic conductive adhesive, the size of the semiconductor chip is reduced. By doing so, the liquid crystal display device can also be reduced in size.

まず、本発明の半導体チップについて説明する。図1は、実装状態の本発明の半導体チップ1を示す概略断面図である。図1において、半導体チップ1は、他の部材11に実装され、半導体チップ1のバンプ3は、他の部材11の電極12と異方導電性接着材21によって電気的に接続されている。   First, the semiconductor chip of the present invention will be described. FIG. 1 is a schematic sectional view showing a semiconductor chip 1 of the present invention in a mounted state. In FIG. 1, the semiconductor chip 1 is mounted on another member 11, and the bump 3 of the semiconductor chip 1 is electrically connected to the electrode 12 of the other member 11 by an anisotropic conductive adhesive 21.

半導体チップ1は、半導体基板2に半導体素子として様々な回路を形成した半導体片であり、一方の表面(図1においては下面)にパターン面から突出した複数のバンプ3を有している。更に半導体チップ1の一方の表面には、隣り合うバンプ間に、バンプ3よりも更に高さが突出したバンプ間絶縁物4が形成されている。   The semiconductor chip 1 is a semiconductor piece in which various circuits are formed as semiconductor elements on a semiconductor substrate 2, and has a plurality of bumps 3 protruding from the pattern surface on one surface (the lower surface in FIG. 1). Further, on one surface of the semiconductor chip 1, an inter-bump insulator 4 is formed between adjacent bumps, the height of which protrudes higher than that of the bump 3.

バンプ間絶縁物4は、異方導電性接着材21によって接着する際に、隣り合うバンプ3同士が導電粒子22で電気的に短絡されることを防止するものである。このため、バンプ間絶縁物4がバンプ3より低いと導電粒子22による短絡を防止することができない。他方、バンプ間絶縁物4がバンプ3より高すぎると、バンプ3と電極12が離れてしまい導電粒子による接続が不安定となり信頼性が低下する虞がある。一般的に、異方導電性接着材21を用いた接続においては、異方導電性接着材21中の導電粒子22の直径が50%程度となるように加圧された状態で接着される。このため、バンプ間絶縁物4は、バンプ3より異方導電性接着材21中の導電粒子22の直径の20〜70%、更に好ましくは30〜60%の長さ分だけ高さが突出していることが好ましい。なお、導電粒子22の直径は、加圧により変形する前の導電粒子22の直径であり、異方導電性接着材21中の平均の直径を指す。   The inter-bump insulator 4 prevents the adjacent bumps 3 from being electrically short-circuited by the conductive particles 22 when bonded by the anisotropic conductive adhesive 21. For this reason, if the inter-bump insulator 4 is lower than the bump 3, a short circuit due to the conductive particles 22 cannot be prevented. On the other hand, when the inter-bump insulator 4 is too higher than the bump 3, the bump 3 and the electrode 12 are separated from each other, and the connection by the conductive particles becomes unstable and the reliability may be lowered. In general, in the connection using the anisotropic conductive adhesive 21, the conductive particles 22 in the anisotropic conductive adhesive 21 are bonded in a pressurized state so that the diameter thereof is about 50%. Therefore, the height of the inter-bump insulator 4 protrudes from the bump 3 by a length of 20 to 70%, more preferably 30 to 60% of the diameter of the conductive particles 22 in the anisotropic conductive adhesive 21. Preferably it is. The diameter of the conductive particles 22 is the diameter of the conductive particles 22 before being deformed by pressurization, and indicates the average diameter in the anisotropic conductive adhesive 21.

また、バンプ間絶縁物4は、バンプ間絶縁物4Aのように、隣り合うバンプ3A及び3Bと接して設けてもよいし、バンプ間絶縁物4B,4Cのように、隣り合うバンプ3B及び3C,3C及び3Dと離れていてもよい。   The inter-bump insulator 4 may be provided in contact with the adjacent bumps 3A and 3B like the inter-bump insulator 4A, or the adjacent bumps 3B and 3C like the inter-bump insulators 4B and 4C. , 3C and 3D may be separated.

隣り合うバンプ3A及び3Bと接してバンプ間絶縁物4Aが設けられている場合は、バンプ3と電極12の間に捕捉される導電粒子22が押し出されるのを制限することができ、バンプ3と電極12の間の導電粒子の数を増やすことができる。また、バンプ間絶縁物4Bのように隣り合うバンプ3B及び3Cと離れていても、その間隔が導電粒子の直径よりも短い場合も同様に、バンプ3と電極12の間に捕捉される導電粒子22が押し出されるのを制限することができ、バンプ3と電極12の間の導電粒子の数を増やすことができる。   When the inter-bump insulator 4A is provided in contact with the adjacent bumps 3A and 3B, the conductive particles 22 captured between the bump 3 and the electrode 12 can be restricted from being pushed out. The number of conductive particles between the electrodes 12 can be increased. Similarly, even if the distance between the adjacent bumps 3B and 3C, such as the inter-bump insulator 4B, is shorter than the diameter of the conductive particles, the conductive particles captured between the bumps 3 and the electrodes 12 are the same. 22 can be pushed out, and the number of conductive particles between the bump 3 and the electrode 12 can be increased.

更に、バンプ間絶縁物4A及びバンプ間絶縁物4Bにおいては、バンプ間の異方導電性接着材中に存在していた導電粒子が、バンプ間絶縁物4A、4Bにより押し出され、バンプ3と電極12の間に捕捉される導電粒子の数を増やすという効果も期待できる。この場合、バンプ間絶縁物4は、長方形の断面形状よりも、突出した先端の角にテーパーを付けた形状の方が、テーパーに沿って導電粒子を押し出すことができ、導電粒子がバンプ3と電極12の間に押し出されるので好ましい。   Further, in the inter-bump insulator 4A and the inter-bump insulator 4B, the conductive particles present in the anisotropic conductive adhesive between the bumps are pushed out by the inter-bump insulators 4A and 4B, and the bump 3 and the electrode The effect of increasing the number of conductive particles trapped between 12 can also be expected. In this case, the inter-bump insulator 4 can extrude the conductive particles along the taper when the protruding tip has a tapered shape rather than the rectangular cross-sectional shape. Since it is extruded between the electrodes 12, it is preferable.

なお、バンプ間絶縁物4は、必ずしも全ての隣接するバンプ3の間に設ける必要はなく、図1の隣接するバンプ3D,3Eのように、バンプ間の距離が離れており、短絡の発生する可能性が低い箇所には設けなくてもよい。   Note that the inter-bump insulator 4 is not necessarily provided between all the adjacent bumps 3, and the distance between the bumps is separated like the adjacent bumps 3 </ b> D and 3 </ b> E in FIG. 1, and a short circuit occurs. It is not necessary to provide it at a place where the possibility is low.

バンプ間絶縁物4としては、SOG(Spin On Glass)膜や合成樹脂等の絶縁物を利用することができる。特に、バンプ間絶縁物4としてポリイミド樹脂、シリコーン樹脂、エポキシ樹脂、アクリル樹脂等の感光性樹脂が好ましい。更に、バンプ間絶縁物4として270℃程度の耐熱性を有していれば、異方導電性接着材の接着材として熱硬化型の樹脂を採用することができ、熱圧着により実装することができるので好ましい。バンプ間絶縁物4は、公知のリソグラフィ技術を利用して形成することができる。   As the inter-bump insulator 4, an insulator such as an SOG (Spin On Glass) film or a synthetic resin can be used. In particular, photosensitive resin such as polyimide resin, silicone resin, epoxy resin, and acrylic resin is preferable as the inter-bump insulator 4. Furthermore, if the insulating material 4 between the bumps has a heat resistance of about 270 ° C., a thermosetting resin can be adopted as an adhesive for the anisotropic conductive adhesive, and mounting by thermocompression bonding is possible. It is preferable because it is possible. The inter-bump insulator 4 can be formed using a known lithography technique.

他の部材11としては、液晶パネルの基板が挙げられるが、他にも回路基板やフィルムキャリアなどを適用することができる。   Examples of the other member 11 include a substrate of a liquid crystal panel, but a circuit substrate, a film carrier, or the like can also be applied.

異方導電性接着材21は、接着材23の中に導電粒子22を分散させたものである。接着材23としては、固体のものでも、液体のものでもよく、熱可塑性、熱硬化性、紫外線硬化性の樹脂などを利用することができる。熱硬化性の樹脂を接着材23として利用する場合は、バンプ間絶縁物4として耐熱性を有する材料を使用する必要がある。導電粒子22としては、粒子状の金属や樹脂製の粒子で表面を導電材料で覆ったものを利用することができる。   The anisotropic conductive adhesive 21 is obtained by dispersing conductive particles 22 in an adhesive 23. The adhesive 23 may be solid or liquid, and a thermoplastic, thermosetting, ultraviolet curable resin, or the like can be used. When a thermosetting resin is used as the adhesive 23, it is necessary to use a material having heat resistance as the inter-bump insulator 4. As the conductive particles 22, particles whose surfaces are covered with a conductive material with particulate metal or resin particles can be used.

なお、半導体チップ1は、他の部材11に実装した後に保護樹脂により封止して、半導体チップを絶縁処理し、かつ外部の機械的及び環境ストレスから半導体チップを保護してもよい。   The semiconductor chip 1 may be sealed with a protective resin after being mounted on the other member 11 to insulate the semiconductor chip and protect the semiconductor chip from external mechanical and environmental stresses.

次に、本発明の半導体チップを実装した液晶表示装置について説明する。図2は、本発明の液晶表示装置41を示す概略断面図である。液晶表示装置41は、液晶パネル42と半導体チップ1を有している。液晶パネル42は、電極43が形成された第1の基板44と電極45が形成された第2の基板46を電極43,45が内側になるように対向させて、両基板44,46をシール47によって囲繞し、両基板44,46の間に液晶48を封入した構造である。そして、液晶パネル42は、シール47の内側に位置する表示部51、シール47が設けられているシール部52およびシール47の外側に位置する端子部53を有している。   Next, a liquid crystal display device mounted with the semiconductor chip of the present invention will be described. FIG. 2 is a schematic cross-sectional view showing a liquid crystal display device 41 of the present invention. The liquid crystal display device 41 includes a liquid crystal panel 42 and the semiconductor chip 1. In the liquid crystal panel 42, the first substrate 44 on which the electrodes 43 are formed and the second substrate 46 on which the electrodes 45 are formed face each other so that the electrodes 43 and 45 are on the inside, and the substrates 44 and 46 are sealed. In this structure, a liquid crystal 48 is enclosed between the substrates 44 and 46. The liquid crystal panel 42 includes a display unit 51 positioned inside the seal 47, a seal unit 52 provided with the seal 47, and a terminal unit 53 positioned outside the seal 47.

第1の基板44に形成された電極43は、表示部51からシール部52を越えて端子部53まで延在し、端子部53においてICチップ1と接続するための電極パッド43Aとして機能している。更に、端子部53には、ICチップ1と外部回路(図示せず)とを接続するための外部端子49が設けられている。なお、端子部53には、ICチップ1と第2の基板46の電極45とを接続するための電極パッドを設けている場合もある。   The electrode 43 formed on the first substrate 44 extends from the display unit 51 to the terminal unit 53 beyond the seal unit 52, and functions as an electrode pad 43 </ b> A for connecting to the IC chip 1 in the terminal unit 53. Yes. Further, the terminal portion 53 is provided with an external terminal 49 for connecting the IC chip 1 and an external circuit (not shown). The terminal portion 53 may be provided with an electrode pad for connecting the IC chip 1 and the electrode 45 of the second substrate 46.

ICチップ1の細部は図示しないが、上述したとおり、複数のバンプ及び隣接するバンプ間にバンプよりも高さが突出したバンプ間絶縁物を有している。そして、ICチップ1のバンプは、異方導電性接着材(図示せず)によって、液晶パネル42の第1の基板44の端子部53に形成された電極パッド45A及び外部端子49と電気的に接続されている。   Although details of the IC chip 1 are not shown, as described above, there are inter-bump insulators whose height protrudes from the bumps between the plurality of bumps and the adjacent bumps. The bumps of the IC chip 1 are electrically connected to the electrode pads 45A and the external terminals 49 formed on the terminal portions 53 of the first substrate 44 of the liquid crystal panel 42 by an anisotropic conductive adhesive (not shown). It is connected.

本実施例では、半導体チップとして液晶を駆動する駆動ICチップを使用した。駆動ICチップの表面には、バンプと、バンプに接したバンプ間絶縁物とが設けられており、バンプはパターン面から15μmの高さとし、バンプ間絶縁物はパターン面から17μmの高さとした。従って、本実施例では、バンプ間絶縁物は、バンプより高さが2μm突出した構成である。   In this embodiment, a driving IC chip that drives liquid crystal is used as a semiconductor chip. The surface of the driving IC chip is provided with bumps and an inter-bump insulator in contact with the bumps. The bumps have a height of 15 μm from the pattern surface, and the inter-bump insulators have a height of 17 μm from the pattern surface. Therefore, in the present embodiment, the inter-bump insulator has a structure with a height of 2 μm protruding from the bump.

この駆動ICチップを直径が4μmの導電粒子を含む異方性導電材を用いて液晶パネルに実装すればバンプ同士の短絡のない液晶表示装置を作製することができる。   If this driving IC chip is mounted on a liquid crystal panel using an anisotropic conductive material containing conductive particles having a diameter of 4 μm, a liquid crystal display device without a short circuit between bumps can be manufactured.

なお、本発明は、前述した実施の形態に限定されるものではなく、必要に応じて種々の変更が可能である。例えば、バンプの周囲をバンプ間絶縁物で囲むようにしてもよい。   In addition, this invention is not limited to embodiment mentioned above, A various change is possible as needed. For example, the periphery of the bump may be surrounded by an insulator between the bumps.

実装状態の本発明の半導体チップを示す概略断面図Schematic sectional view showing the semiconductor chip of the present invention in a mounted state 本発明の液晶表示装置を示す概略断面図Schematic sectional view showing a liquid crystal display device of the present invention 実装状態の従来の半導体チップを示す概略断面図Schematic sectional view showing a conventional semiconductor chip in a mounted state

符号の説明Explanation of symbols

1 半導体チップ
3 バンプ
4 バンプ間絶縁物
11 他の部材
12 電極
21 異方導電性接着材
22 導電粒子
DESCRIPTION OF SYMBOLS 1 Semiconductor chip 3 Bump 4 Bump insulator 11 Other members 12 Electrode 21 Anisotropic conductive adhesive 22 Conductive particle

Claims (6)

複数のバンプを有し、前記バンプが異方導電性接着材によって他の部材の電極と電気的に接続される半導体チップにおいて、前記バンプの隣り合うバンプ間に、当該バンプよりも高さが突出したバンプ間絶縁物が形成されていることを特徴とする半導体チップ。   In a semiconductor chip having a plurality of bumps, and the bumps are electrically connected to electrodes of other members by anisotropic conductive adhesive, the height protrudes between the bumps adjacent to the bumps. A semiconductor chip characterized in that an insulating material between bumps is formed. 前記バンプ間絶縁物は、前記バンプよりも前記異方導電性接着材に含まれる導電粒子の直径の20〜70%の長さ分だけ高さが突出している請求項1に記載の半導体チップ。   2. The semiconductor chip according to claim 1, wherein the inter-bump insulator protrudes from the bump by a length of 20 to 70% of the diameter of the conductive particles contained in the anisotropic conductive adhesive. 前記バンプ間絶縁物は、前記バンプよりも前記導電粒子の直径の30〜60%の長さ分だけ高さが突出している請求項2に記載の半導体チップ。   The semiconductor chip according to claim 2, wherein the inter-bump insulator protrudes from the bump by a length of 30 to 60% of the diameter of the conductive particles. 前記バンプ間絶縁物が前記バンプと接して設けられている請求項1乃至3のいずれか1項に記載の半導体チップ。   The semiconductor chip according to claim 1, wherein the inter-bump insulator is provided in contact with the bump. 前記バンプ間絶縁物は耐熱性を有する請求項1乃至4のいずれか1項に記載の半導体チップ。   The semiconductor chip according to claim 1, wherein the inter-bump insulator has heat resistance. 請求項1乃至5に記載の半導体チップの前記バンプが、異方導電性接着材によって、液晶パネルの基板に設けられた電極パッドと電気的に接続されていることを特徴とする液晶表示装置。   6. A liquid crystal display device, wherein the bumps of the semiconductor chip according to claim 1 are electrically connected to electrode pads provided on a substrate of a liquid crystal panel by an anisotropic conductive adhesive.
JP2003338182A 2003-09-29 2003-09-29 Semiconductor chip and liquid crystal display with semiconductor chip mounted thereon Pending JP2005109023A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003338182A JP2005109023A (en) 2003-09-29 2003-09-29 Semiconductor chip and liquid crystal display with semiconductor chip mounted thereon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003338182A JP2005109023A (en) 2003-09-29 2003-09-29 Semiconductor chip and liquid crystal display with semiconductor chip mounted thereon

Publications (1)

Publication Number Publication Date
JP2005109023A true JP2005109023A (en) 2005-04-21

Family

ID=34533774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003338182A Pending JP2005109023A (en) 2003-09-29 2003-09-29 Semiconductor chip and liquid crystal display with semiconductor chip mounted thereon

Country Status (1)

Country Link
JP (1) JP2005109023A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7750469B2 (en) 2005-08-24 2010-07-06 Samsung Electronics Co., Ltd. Insulating layer between bumps of semiconductor chip, and display panel using the same with anisotropic conductive film between semiconductor chip and substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7750469B2 (en) 2005-08-24 2010-07-06 Samsung Electronics Co., Ltd. Insulating layer between bumps of semiconductor chip, and display panel using the same with anisotropic conductive film between semiconductor chip and substrate
TWI419292B (en) * 2005-08-24 2013-12-11 Samsung Display Co Ltd Semiconductor chip, display panel using the same, and methods of manufacturing semiconductor chip and display panel using the same

Similar Documents

Publication Publication Date Title
JP3967133B2 (en) Manufacturing method of semiconductor device and electronic device
JP3947750B2 (en) Semiconductor device manufacturing method and semiconductor device
TWI289920B (en) Packages, methods for fabricating the same, anisotropic conductive films, and conductive particles utilized therein
JP2005183923A (en) Semiconductor device and its manufacturing method
TWI398933B (en) Package structure of integrated circuit device and manufacturing method thereof
TW200301007A (en) Semiconductor device and method of fabricating the same
KR19990067623A (en) Semiconductor device, manufacturing method and mounting board
JP2011176112A (en) Semiconductor integrated circuit and method of manufacturing the same
JP4777692B2 (en) Semiconductor device
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
JP2010050262A (en) Semiconductor device and manufacturing method thereof
JP4435187B2 (en) Multilayer semiconductor device
JP4878813B2 (en) Semiconductor mounting equipment
JP2005109023A (en) Semiconductor chip and liquid crystal display with semiconductor chip mounted thereon
JP2005026639A (en) Semiconductor device, method of manufacturing same, circuit board, and electronic equipment
US6806581B2 (en) Bonded anisotropic conductive film
JP2004259749A (en) Semiconductor device, its manufacturing method, circuit board, and electronic equipment
JP2010219554A (en) Semiconductor device and electronic controller using the same
TW201725656A (en) Chip package structure and manufacturing method thereof
JP2004140169A (en) Packaged semiconductor device
JP4137981B2 (en) Manufacturing method of semiconductor device
JP2004128364A (en) Semiconductor package and its mounting structure
KR100503277B1 (en) Method for manufacturing flip-chip package
CN111755394B (en) Flip chip package
JP2007234683A (en) Semiconductor device, and its manufacturing method