JP2005109007A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
JP2005109007A
JP2005109007A JP2003337955A JP2003337955A JP2005109007A JP 2005109007 A JP2005109007 A JP 2005109007A JP 2003337955 A JP2003337955 A JP 2003337955A JP 2003337955 A JP2003337955 A JP 2003337955A JP 2005109007 A JP2005109007 A JP 2005109007A
Authority
JP
Japan
Prior art keywords
semiconductor chip
lead
semiconductor device
chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003337955A
Other languages
Japanese (ja)
Inventor
Kenji Amano
賢治 天野
Atsushi Fujisawa
敦 藤澤
Hajime Hasebe
一 長谷部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Renesas Technology Corp
Renesas Northern Japan Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Renesas Northern Japan Semiconductor Inc filed Critical Renesas Technology Corp
Priority to JP2003337955A priority Critical patent/JP2005109007A/en
Publication of JP2005109007A publication Critical patent/JP2005109007A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To improve the reliability of a semiconductor device, and to increase a manufacturing yield of the same. <P>SOLUTION: The QFN-packaged semiconductor device 1 comprises a sealing resin 2, semiconductor chip 3 encapsulated by the encapsulating resin 2, a plurality of leads 4, a plurality of bonding wires which are encapsulated by the encapsulated resin 2 and electrically connect the plurality of leads 4 and a plurality of electrodes formed on the surface of the semiconductor chip 3, a tab 7 which is a chip-mounting section whereon the semiconductor chip 3 is mounted, suspended leads 8 connected to the tab 7, and islands 9 each provided in respective suspended lead 8. The semiconductor chip 3 and the leads 4 overlap each other, and a part of each lead 4 is located on the lower side of the semiconductor chip 3. The semiconductor chip 3 is bonded not only to the tab 7, but also to the islands 9 via a bonding material. <P>COPYRIGHT: (C)2005,JPO&amp;NCIPI

Description

本発明は、半導体装置およびその製造技術に関し、特に、ＱＦＮ（Quad Flat Non leaded package）パッケージ形態の半導体装置に適用して有効な技術に関する。   The present invention relates to a semiconductor device and a manufacturing technique thereof, and more particularly, to a technique effective when applied to a semiconductor device in a QFN (Quad Flat Non leaded package) package form.

リードフレームのダイパッド部（タブ）上に半導体チップを搭載し、リードフレームのリード部と半導体チップの表面の電極とをワイヤボンディングした後、樹脂封止を行い、各個片に切断してＱＦＮ（Quad Flat Non leaded package）パッケージ形態の半導体装置が製造される。ＱＦＮパッケージ形態の半導体装置の実装面では、リードフレームのリード部の一部が、外部端子として封止樹脂から露出している。   A semiconductor chip is mounted on the die pad part (tab) of the lead frame, the lead part of the lead frame and the electrode on the surface of the semiconductor chip are wire-bonded, and then sealed with resin, cut into individual pieces, and QFN (Quad Flat non leaded package) semiconductor devices are manufactured. On the mounting surface of the semiconductor device in the QFN package form, a part of the lead portion of the lead frame is exposed from the sealing resin as an external terminal.

特開２０００−２４３８９１号公報には、信号用リードと、ダイパッドと、吊りリードと、ダイボンド用のＤＢペーストとを備え、これらは封止樹脂内に封止され、信号用リードの下部は封止樹脂よりも下方に突出して外部電極として機能し、吊りリードには２カ所の曲げ部が設けられていて吊りリードが変形吸収機能を付与されているパワーＱＦＮに関する技術が記載されている（特許文献１参照）。   Japanese Patent Application Laid-Open No. 2000-243891 includes a signal lead, a die pad, a suspension lead, and a DB paste for die bonding, which are sealed in a sealing resin, and a lower portion of the signal lead is sealed. A technique relating to power QFN that protrudes downward from the resin and functions as an external electrode, and the suspension lead is provided with two bent portions, and the suspension lead is provided with a deformation absorbing function is described (Patent Literature). 1).

特開２０００−２９４７１７号公報には、ダイパッドの半切断部により周辺部からアップセットされた中央部（支持部）の上面に、中央部を囲む環状の溝部が形成され、周辺部の上面と半導体チップの裏面との間隙に封止樹脂が充填されて間隙充填部となっている樹脂封止型半導体装置に関する技術が記載されている（特許文献２参照）。   In Japanese Patent Laid-Open No. 2000-294717, an annular groove surrounding the center is formed on the upper surface of the central portion (supporting portion) upset from the peripheral portion by the half-cut portion of the die pad. A technique related to a resin-encapsulated semiconductor device in which a gap between the chip and the back surface of the chip is filled with a sealing resin to form a gap filling portion is described (see Patent Document 2).

特開平１１−３４０４０９号公報には、信号接続用リード部がアウターリード部と接続してフレーム枠により支持され、少なくとも信号接続用リード部、アウターリード部、フレーム枠の底面は樹脂フィルムが密着され、また信号接続用リード部の各先端部が延在して配置された開口部に露出した樹脂フィルム上にダイパッド部が固着されたリードフレームに関する技術が記載されている（特許文献３参照）。
特開２０００−２４３８９１号公報 特開２０００−２９４７１７号公報 特開平１１−３４０４０９号公報 In Japanese Patent Application Laid-Open No. 11-340409, a signal connection lead portion is connected to an outer lead portion and supported by a frame frame, and at least a signal connection lead portion, an outer lead portion, and a bottom surface of the frame frame are in close contact with a resin film. In addition, there is described a technique related to a lead frame in which a die pad portion is fixed on a resin film exposed at an opening in which each tip portion of a signal connection lead portion extends and is disposed (see Patent Document 3).
JP 2000-243891 A JP 2000-294717 A JP 11-340409 A

本発明者の検討によれば、次のことが分かった。   According to the study of the present inventor, the following has been found.

リードフレームのタブの近辺までリード部を延ばし、タブ上に搭載した半導体チップとリード部とがオーバーラップするような構造にすると、半導体チップサイズの選択性を向上することができる。しかしながら、半導体チップとリード部とがオーバーラップして、半導体チップの下方にリード部が位置している場合、樹脂封止を行う際に、半導体チップが傾いて半導体チップとリード部とが接触し、半導体チップとリード部とがショートした状態になってしまう可能性がある。また、ワイヤボンディングの際に、ボンディングワイヤと半導体チップの電極とのボンダビリティが低くなり、ボンディングワイヤの接続強度が低くなりやすい。これらは、半導体装置の信頼性を低下させ、製造歩留りを低下させる。   If the lead portion is extended to the vicinity of the tab of the lead frame so that the semiconductor chip mounted on the tab and the lead portion overlap each other, the selectivity of the semiconductor chip size can be improved. However, when the semiconductor chip and the lead part overlap and the lead part is located below the semiconductor chip, the semiconductor chip is inclined and the semiconductor chip and the lead part come into contact with each other when performing resin sealing. There is a possibility that the semiconductor chip and the lead portion are short-circuited. Further, in wire bonding, bondability between the bonding wire and the electrode of the semiconductor chip is lowered, and the bonding strength of the bonding wire is likely to be lowered. These lower the reliability of the semiconductor device and lower the manufacturing yield.

本発明の目的は、信頼性を向上できる半導体装置およびその製造方法を提供することにある。   An object of the present invention is to provide a semiconductor device capable of improving reliability and a manufacturing method thereof.

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。   Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

本発明の半導体装置は、複数のリード部のそれぞれの一部が半導体チップの下方に位置し、半導体チップをタブと吊りリードの幅広部とに接合材を介して接合したものである。   In the semiconductor device of the present invention, a part of each of the plurality of lead portions is located below the semiconductor chip, and the semiconductor chip is joined to the tab and the wide portion of the suspension lead via a joining material.

本発明の半導体装置は、複数のリード部のそれぞれの一部が半導体チップの下方に位置し、半導体チップを複数のチップ搭載部上に接合材を介して接合したものである。   In the semiconductor device of the present invention, a part of each of the plurality of lead portions is located below the semiconductor chip, and the semiconductor chip is bonded onto the plurality of chip mounting portions via a bonding material.

また、本発明の半導体装置の製造方法は、リードフレームの複数のリード部とオーバーラップするように半導体チップをリードフレームのタブ上に搭載し、半導体チップの電極とリード部とをワイヤボンディングする際に、リード部を加熱し、半導体チップをリード部に接触させるものである。   The method for manufacturing a semiconductor device according to the present invention also includes mounting a semiconductor chip on a tab of the lead frame so as to overlap a plurality of lead portions of the lead frame, and wire bonding the electrodes of the semiconductor chip and the lead portions. In addition, the lead portion is heated to bring the semiconductor chip into contact with the lead portion.

また、本発明の半導体装置の製造方法は、リードフレームの複数のリード部とオーバーラップするように半導体チップをリードフレームのタブ上に搭載し、半導体チップの電極とリード部とをワイヤボンディングする際に、非接触式の加熱装置によって半導体チップを加熱するものである。   The method for manufacturing a semiconductor device according to the present invention also includes mounting a semiconductor chip on a tab of the lead frame so as to overlap a plurality of lead portions of the lead frame, and wire bonding the electrodes of the semiconductor chip and the lead portions. In addition, the semiconductor chip is heated by a non-contact type heating device.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。   Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.

複数のリード部のそれぞれの一部を半導体チップの下方に位置させ、半導体チップをタブと吊りリードの幅広部とに接合材を介して接合したことにより、半導体装置の信頼性を向上することができる。   By placing a part of each of the plurality of lead portions below the semiconductor chip and bonding the semiconductor chip to the tab and the wide portion of the suspension lead via a bonding material, the reliability of the semiconductor device can be improved. it can.

また、複数のリード部のそれぞれの一部を半導体チップの下方に位置させ、半導体チップを複数のチップ搭載部上に接合材を介して接合したことにより、半導体装置の信頼性を向上することができる。   In addition, the reliability of the semiconductor device can be improved by positioning a part of each of the plurality of lead portions below the semiconductor chip and bonding the semiconductor chip onto the plurality of chip mounting portions via a bonding material. it can.

また、リードフレームの複数のリード部とオーバーラップするように半導体チップをリードフレームのタブ上に搭載し、半導体チップの電極とリード部とをワイヤボンディングする際に、リード部を加熱し、半導体チップをリード部に接触させることにより、半導体装置の信頼性を向上することができる。   In addition, a semiconductor chip is mounted on a tab of the lead frame so as to overlap with a plurality of lead parts of the lead frame, and when the electrode of the semiconductor chip and the lead part are wire-bonded, the lead part is heated, and the semiconductor chip By bringing the lead into contact with the lead portion, the reliability of the semiconductor device can be improved.

また、リードフレームの複数のリード部とオーバーラップするように半導体チップをリードフレームのタブ上に搭載し、半導体チップの電極とリード部とをワイヤボンディングする際に、非接触式の加熱装置によって半導体チップを加熱することにより、半導体装置の信頼性を向上することができる。   In addition, a semiconductor chip is mounted on the tab of the lead frame so as to overlap with a plurality of lead parts of the lead frame, and when the electrodes of the semiconductor chip and the lead parts are wire-bonded, the non-contact heating device is used to By heating the chip, the reliability of the semiconductor device can be improved.

以下の実施の形態においては便宜上その必要があるときは、複数のセクションに分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。   In the following embodiment, when it is necessary for the sake of convenience, the description will be divided into a plurality of sections. However, unless otherwise specified, they are not irrelevant to each other, and one is a part of the other or All the modifications, details, supplementary explanations, and the like are related. Further, in the following embodiments, when referring to the number of elements (including the number, numerical value, quantity, range, etc.), especially when clearly indicated and when clearly limited to a specific number in principle, etc. Except, it is not limited to the specific number, and may be more or less than the specific number. Further, in the following embodiments, the constituent elements (including element steps and the like) are not necessarily indispensable unless otherwise specified and apparently essential in principle. Needless to say. Similarly, in the following embodiments, when referring to the shapes, positional relationships, etc. of the components, etc., the shapes are substantially the same unless otherwise specified, or otherwise apparent in principle. And the like are included. The same applies to the above numerical values and ranges.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof will be omitted. In the following embodiments, the description of the same or similar parts will not be repeated in principle unless particularly necessary.

また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。   In the drawings used in the embodiments, hatching may be omitted even in a cross-sectional view so as to make the drawings easy to see. Further, even a plan view may be hatched to make the drawing easy to see.

（実施の形態１）
本実施の形態の半導体装置を図面を参照して説明する。 (Embodiment 1)
The semiconductor device of the present embodiment will be described with reference to the drawings.

図１および図２は、本発明の一実施の形態である半導体装置１の平面（上面）透視図であり、図３はその底面図（裏面図）、図４および図５はその断面図である。図１は、封止樹脂部２を透視したときの平面（上面）図に対応し、図２は、封止樹脂部２および半導体チップ３を透視したときの平面（上面）図に対応する。また、図１のＡ−Ａ線の断面が図４にほぼ対応し、図１のＢ−Ｂ線の断面が図５にほぼ対応する。   1 and 2 are plan (top) perspective views of a semiconductor device 1 according to an embodiment of the present invention, FIG. 3 is a bottom view (back view), and FIGS. 4 and 5 are cross-sectional views thereof. is there. 1 corresponds to a plan (upper surface) view when the sealing resin portion 2 is seen through, and FIG. 2 corresponds to a plan (upper surface) view when the sealing resin portion 2 and the semiconductor chip 3 are seen through. 1 substantially corresponds to FIG. 4, and the cross section taken along line BB in FIG. 1 substantially corresponds to FIG.

本実施の形態の半導体装置１は、樹脂封止形で、面実装形の半導体パッケージであり、例えばＱＦＮ（Quad Flat Non leaded package）形態の半導体装置である。   The semiconductor device 1 according to the present embodiment is a resin-encapsulated and surface-mounted semiconductor package, for example, a QFN (Quad Flat Non leaded package) semiconductor device.

図１〜図５示される本実施の形態の半導体装置１は、封止樹脂部（封止部）２と、封止樹脂部２によって封止された半導体チップ（半導体素子）３と、導電体によって形成された複数のリード（リード部）４と、封止樹脂部２によって封止されかつ複数のリード４と半導体チップ３の表面の複数の電極（ボンディングパッド）３ａとを電気的に接続する複数のボンディングワイヤ６と、半導体チップ３が搭載されたチップ搭載部であるタブ（ダイパッド部、チップ搭載部）７と、タブ７に接続された複数の吊りリード（導体部）８と、各吊りリード８に設けられたアイランド（幅広部）９とを備えている。   1 to 5 includes a sealing resin part (sealing part) 2, a semiconductor chip (semiconductor element) 3 sealed by the sealing resin part 2, and a conductor. The plurality of leads (lead portions) 4 formed by the above-described steps are electrically connected to the plurality of leads 4 and the plurality of electrodes (bonding pads) 3a on the surface of the semiconductor chip 3 which are sealed by the sealing resin portion 2. A plurality of bonding wires 6, a tab (die pad portion, chip mounting portion) 7 which is a chip mounting portion on which the semiconductor chip 3 is mounted, a plurality of suspension leads (conductor portions) 8 connected to the tab 7, and each suspension And an island (wide portion) 9 provided on the lead 8.

封止樹脂２は、例えば熱硬化性樹脂材料などの樹脂材料などからなり、フィラーなどを含むこともできる。例えば、フィラーを含むエポキシ樹脂などを用いて封止樹脂２を形成することができる。封止樹脂２により、半導体チップ３、リード４、ボンディングワイヤ６、タブ７、吊りリード８およびアイランド９が封止され、保護される。封止樹脂２の裏面（実装面）２ａが、半導体装置１の実装面である。   The sealing resin 2 is made of, for example, a resin material such as a thermosetting resin material, and may include a filler. For example, the sealing resin 2 can be formed using an epoxy resin containing a filler. With the sealing resin 2, the semiconductor chip 3, the lead 4, the bonding wire 6, the tab 7, the suspension lead 8 and the island 9 are sealed and protected. A back surface (mounting surface) 2 a of the sealing resin 2 is a mounting surface of the semiconductor device 1.

半導体チップ３は、例えば、単結晶シリコンなどからなる半導体基板（半導体ウエハ）に種々の半導体素子または半導体集積回路を形成した後、必要に応じて半導体基板の裏面研削を行ってから、ダイシングなどにより半導体基板を各半導体チップ３に分離したものである。半導体チップ３は、その表面（半導体素子形成側の主面）が上方を向くようにタブ７上に搭載され、半導体チップ３の裏面（半導体素子形成側の面とは逆側の主面）が導電体からなるタブ７に、例えば銀ペーストまたは絶縁ペーストなどの接合材（ダイボンディング材）１０を介して接着（接合）されている。更に、本実施の形態では、半導体チップ３の裏面は、各吊りリード８の途中に設けられたアイランド９に接合材１０を介して接着（接合）されている。このため、半導体チップ３は、タブ７およびアイランド９上に搭載されており、タブ７およびアイランド９がチップ搭載部として機能することができる。   For example, the semiconductor chip 3 is formed by forming various semiconductor elements or semiconductor integrated circuits on a semiconductor substrate (semiconductor wafer) made of single crystal silicon or the like, and then grinding the back surface of the semiconductor substrate as necessary, followed by dicing or the like. The semiconductor substrate is separated into each semiconductor chip 3. The semiconductor chip 3 is mounted on the tab 7 so that the front surface (main surface on the semiconductor element forming side) faces upward, and the back surface (main surface opposite to the surface on the semiconductor element forming side) of the semiconductor chip 3 is The tab 7 made of a conductor is bonded (bonded) via a bonding material (die bonding material) 10 such as a silver paste or an insulating paste. Further, in the present embodiment, the back surface of the semiconductor chip 3 is bonded (bonded) to the island 9 provided in the middle of each suspension lead 8 via the bonding material 10. For this reason, the semiconductor chip 3 is mounted on the tab 7 and the island 9, and the tab 7 and the island 9 can function as a chip mounting portion.

半導体チップ３の表面には、複数の電極（ボンディングパッド、パッド電極）３ａが形成されている。電極３ａは、半導体チップ３に形成された半導体素子または半導体集積回路に電気的に接続されている。半導体チップ３の表面の各電極３ａは、各リード４の上面４ａに、例えば金（Ａｕ）線などの金属細線などからなるボンディングワイヤ６を介して電気的に接続されている。   A plurality of electrodes (bonding pads, pad electrodes) 3 a are formed on the surface of the semiconductor chip 3. The electrode 3a is electrically connected to a semiconductor element or a semiconductor integrated circuit formed on the semiconductor chip 3. Each electrode 3a on the surface of the semiconductor chip 3 is electrically connected to the upper surface 4a of each lead 4 via a bonding wire 6 made of a fine metal wire such as a gold (Au) wire.

リード４はタブ７の周囲に、その一端がタブ７に対向するように配置されている。リード４は、封止樹脂部２に埋め込まれたインナリードと、封止樹脂部２の裏面２ａに露出するアウタリードとの両者の機能を兼ねている。すなわち、封止樹脂部２によって封止され、リード４のボンディング部として機能し得るリード４の上面４ａに、ボンディングワイヤ６が接続（接合）され、封止樹脂部２の裏面２ａに、外部接続用端子部として機能し得るリード４の下面の露出部である下部露出面４ｂが露出している。リード４の上面４ａには、ボンディングワイヤ６の接続を容易にするためにめっき層（例えば銀めっき層）を形成することもできる。リード４の下部露出面４ｂは、略長方形状または略正方形状を有している。   The lead 4 is arranged around the tab 7 so that one end thereof faces the tab 7. The lead 4 functions as both an inner lead embedded in the sealing resin portion 2 and an outer lead exposed on the back surface 2a of the sealing resin portion 2. That is, the bonding wire 6 is connected (bonded) to the upper surface 4 a of the lead 4 that is sealed by the sealing resin portion 2 and can function as a bonding portion of the lead 4, and externally connected to the back surface 2 a of the sealing resin portion 2. A lower exposed surface 4b that is an exposed portion of the lower surface of the lead 4 that can function as a terminal portion for use is exposed. A plating layer (for example, a silver plating layer) may be formed on the upper surface 4a of the lead 4 in order to facilitate the connection of the bonding wire 6. The lower exposed surface 4b of the lead 4 has a substantially rectangular shape or a substantially square shape.

リード４のタブ７に対向する側の端部とは逆側の端部として、リード４の切断面（側面、端面）４ｃが封止樹脂部２の切断面（側面）２ｂで露出している。リード４の切断面４ｃおよび封止樹脂部２の切断面２ｂは、半導体装置を製造する際の切断工程により生じた側面（端面）である。   The cut surface (side surface, end surface) 4c of the lead 4 is exposed at the cut surface (side surface) 2b of the sealing resin portion 2 as the end portion opposite to the end portion of the lead 4 facing the tab 7. . The cut surface 4c of the lead 4 and the cut surface 2b of the sealing resin portion 2 are side surfaces (end surfaces) generated by a cutting process when manufacturing a semiconductor device.

リード４はタブ７の近辺にまで延在しており、リード４のタブ７に対向する側の端部であるリード４の先端部４ｄは半導体チップ３の下方に位置している。すなわち、各リード４は、一部が半導体チップ３の下方に位置している。このため、半導体チップ３とリード４とが平面的にオーバーラップした構造となっている。リード４と半導体チップ３との間は封止樹脂２を構成する材料で満たされており、リード４と半導体チップ３とが接触しないようになっている。また、隣り合うリード４間は封止樹脂部２を構成する材料により満たされており、互いに接触しないようになっている。   The lead 4 extends to the vicinity of the tab 7, and the tip 4 d of the lead 4, which is the end of the lead 4 on the side facing the tab 7, is located below the semiconductor chip 3. That is, a part of each lead 4 is located below the semiconductor chip 3. For this reason, the semiconductor chip 3 and the lead 4 are planarly overlapped. The space between the lead 4 and the semiconductor chip 3 is filled with the material constituting the sealing resin 2 so that the lead 4 and the semiconductor chip 3 do not come into contact with each other. Further, the space between the adjacent leads 4 is filled with the material constituting the sealing resin portion 2 so as not to contact each other.

封止樹脂部２の裏面２ａに対応する半導体装置１の裏面（底面）が、半導体装置１の実装面となり、各リード４の下部露出面４ｂが封止樹脂部２の裏面２ａ（すなわち半導体装置１の裏面）で露出して半導体装置１の外部端子（外部接続用端子）を構成する。また、封止樹脂部２の裏面２ａで露出するリード４の下部露出面４ｂ上にはめっき層が形成されているが、理解を簡単にするために、めっき層の図示を省略している。リード４の下部露出面４ｂ上にめっき層が形成されていることで、半導体装置１を基板（外部基板、マザーボード）に実装する際に、基板上の端子または導体パターンと半導体装置１の端子（リード４の下部露出面４ｂ）との間の電気的接続の信頼性を向上することができる。   The back surface (bottom surface) of the semiconductor device 1 corresponding to the back surface 2a of the sealing resin portion 2 is the mounting surface of the semiconductor device 1, and the lower exposed surface 4b of each lead 4 is the back surface 2a of the sealing resin portion 2 (that is, the semiconductor device). 1 is exposed to form an external terminal (external connection terminal) of the semiconductor device 1. In addition, although a plating layer is formed on the lower exposed surface 4b of the lead 4 exposed at the back surface 2a of the sealing resin portion 2, the plating layer is not shown for easy understanding. Since the plating layer is formed on the lower exposed surface 4b of the lead 4, when the semiconductor device 1 is mounted on the substrate (external substrate, mother board), the terminal or conductor pattern on the substrate and the terminal of the semiconductor device 1 ( The reliability of electrical connection with the lower exposed surface 4b) of the lead 4 can be improved.

タブ７には、複数（ここでは４本）の吊りリード（導体部）８が接続されている。各吊りリード８は、導電体材料からなり、一端がタブ７に接続され、タブ７の外方に向かって延在している。吊りリード８は、半導体装置１の製造に用いられたリードフレーム（のフレーム枠）にタブ７を保持または支持するために設けられ、封止樹脂部２の形成後にリードフレームから切断され、吊りリード８の切断により生じた側面（すなわちタブ７に接続された側の端部とは逆側の端部）である切断面（側面、端面）８ｃが封止樹脂部２の切断面（側面）２ｂで露出している。吊りリード８の下面の一部は封止樹脂部２の裏面２ａで露出しており、ここでは吊りリード８の切断面８ｃ近傍領域の下面である下部露出面８ｂが、封止樹脂部２の裏面２ａで露出している。吊りリード８には屈曲部８ａが設けられており、吊りリード８のうち下部露出面８ｂよりもタブ７側の部分は上方に持ち上げられて、タブ７とともに封止樹脂部２内に封止されている。   A plurality of (here, four) suspension leads (conductor portions) 8 are connected to the tab 7. Each suspension lead 8 is made of a conductive material, and has one end connected to the tab 7 and extending outward from the tab 7. The suspension lead 8 is provided to hold or support the tab 7 on the lead frame (the frame frame) used for manufacturing the semiconductor device 1, and is cut from the lead frame after the sealing resin portion 2 is formed. A cut surface (side surface, end surface) 8c which is a side surface generated by cutting 8 (that is, an end opposite to the end connected to the tab 7) is a cut surface (side surface) 2b of the sealing resin portion 2. Is exposed. A part of the lower surface of the suspension lead 8 is exposed on the back surface 2 a of the sealing resin portion 2, and here, the lower exposed surface 8 b that is the lower surface of the region near the cut surface 8 c of the suspension lead 8 is the sealing resin portion 2. It is exposed at the back surface 2a. The suspension lead 8 is provided with a bent portion 8a, and a portion of the suspension lead 8 on the tab 7 side with respect to the lower exposed surface 8b is lifted upward and sealed in the sealing resin portion 2 together with the tab 7. ing.

各吊りリード８（の途中）にはアイランド（幅広部）９が設けられており、半導体チップ３の裏面（半導体素子形成側の面とは逆側の主面）が、各アイランド９に、例えば銀ペーストまたは絶縁ペーストなどの接合材（ダイボンディング材）１０を介して接着（接合）されている。アイランド９は、そこに半導体チップ３を接合材１０で接着（接合）できるように吊りリード８の一部を（吊りリード８よりも）幅広にした領域（幅広部）である。アイランド９は、吊りリード８の屈曲部８ａによって上方に持ち上げられた領域に形成されており、また、タブ７から所定の距離だけ離れた位置に形成されている。アイランド９の上面（半導体チップ３搭載側の面）とタブ７の上面（半導体チップ３搭載側の面）とはほぼ同じ平面上にあり、アイランド９およびタブ７は封止樹脂２内に封止されている。   Each suspension lead 8 (in the middle) is provided with an island (wide portion) 9, and the back surface of the semiconductor chip 3 (the main surface opposite to the surface on the semiconductor element formation side) It is bonded (bonded) via a bonding material (die bonding material) 10 such as silver paste or insulating paste. The island 9 is a region (wide portion) in which a part of the suspension lead 8 is made wider (than the suspension lead 8) so that the semiconductor chip 3 can be bonded (joined) with the bonding material 10 there. The island 9 is formed in a region lifted upward by the bent portion 8 a of the suspension lead 8, and is formed at a position away from the tab 7 by a predetermined distance. The upper surface of the island 9 (surface on the semiconductor chip 3 mounting side) and the upper surface of the tab 7 (surface on the semiconductor chip 3 mounting side) are substantially on the same plane, and the island 9 and the tab 7 are sealed in the sealing resin 2. Has been.

本実施の形態では、半導体チップ３は、タブ７と吊りリード８のアイランド９とに接合材１０を介して接着されている。すなわち、タブ７と、タブ７に接続されタブ７の外方に向かって延在する複数の吊りリード８の一部（アイランド９）とに、半導体チップ３が接合材１０で接着されている。従って、半導体チップ３は、チップ搭載部としてのタブ７と、吊りリード８の幅広部としてのアイランド９とに接合材１０を介して搭載されているものとみなすことができる。また、タブ７だけでなくアイランド９もチップ搭載部として機能することができるので、半導体チップ３は、タブ７とアイランド９とからなる複数のチップ搭載部上に接合材１０を介して搭載されているものとみなすこともできる。リード４、タブ７、吊りリード８およびアイランド９は、いずれも導電体材料からなり、例えば半導体装置の製造の際にリードフレームに用いられた共通の導電体材料からなる。   In the present embodiment, the semiconductor chip 3 is bonded to the tab 7 and the island 9 of the suspension lead 8 via the bonding material 10. That is, the semiconductor chip 3 is bonded to the tab 7 and a part (island 9) of the plurality of suspension leads 8 connected to the tab 7 and extending outward of the tab 7 by the bonding material 10. Therefore, it can be considered that the semiconductor chip 3 is mounted on the tab 7 as the chip mounting portion and the island 9 as the wide portion of the suspension lead 8 via the bonding material 10. Since not only the tab 7 but also the island 9 can function as a chip mounting portion, the semiconductor chip 3 is mounted on the plurality of chip mounting portions including the tab 7 and the island 9 via the bonding material 10. It can be regarded as being. The lead 4, the tab 7, the suspension lead 8, and the island 9 are all made of a conductor material, for example, a common conductor material used for a lead frame in manufacturing a semiconductor device.

次に、本実施の形態の半導体装置の製造工程について説明する。図６は、本実施の形態の半導体装置の製造に用いられるリードフレーム２１の要部平面図である。図７〜図１１は、本実施の形態の半導体装置の製造工程を示す断面図である。図７と図８とは同じ工程中の断面図であり、図１０と図１１とは同じ工程中の断面図であり、図７、図９および図１０が図１のＡ−Ａ線の断面（すなわち図４と同じ断面）にほぼ対応し、図８および図１１が図１のＢ−Ｂ線の断面（すなわち図５と同じ断面）にほぼ対応する。また、図６には、リードフレーム２１の一つの半導体パッケージに対応する領域が示されており、モールドライン２２が点線で示されている。   Next, the manufacturing process of the semiconductor device of this embodiment will be described. FIG. 6 is a plan view of the main part of the lead frame 21 used for manufacturing the semiconductor device of the present embodiment. 7 to 11 are cross-sectional views showing the manufacturing steps of the semiconductor device of the present embodiment. 7 and 8 are cross-sectional views in the same process, FIGS. 10 and 11 are cross-sectional views in the same process, and FIGS. 7, 9 and 10 are cross-sectional views taken along line AA in FIG. (Ie, the same cross section as FIG. 4), and FIGS. 8 and 11 substantially correspond to the cross section taken along the line BB of FIG. 1 (ie, the same cross section as FIG. 5). In FIG. 6, an area corresponding to one semiconductor package of the lead frame 21 is shown, and the mold line 22 is shown by a dotted line.

リードフレーム２１は、例えば、銅または銅合金、あるいは４２−アロイなどの導電体材料からなる。リードフレーム２１は、半導体チップ３を搭載するためのタブ７と、その一端がフレーム枠２３と接続し他端がタブ７の四隅に接続してタブ７を（フレーム枠２３に）保持または支持する吊りリード８と、その一端がタブ７と離間して対向するように配置され他端がフレーム枠２３と接続するリード４とを有している。吊りリード８には幅広領域としてアイランド９が設けられている。   The lead frame 21 is made of, for example, a conductor material such as copper, a copper alloy, or 42-alloy. The lead frame 21 holds or supports the tab 7 (on the frame frame 23) for mounting the semiconductor chip 3 and one end thereof connected to the frame frame 23 and the other end connected to the four corners of the tab 7. The suspension lead 8 has a lead 4 that is disposed so that one end thereof is spaced apart from the tab 7 and is opposed to the tab 7, and the other end is connected to the frame frame 23. The suspension lead 8 is provided with an island 9 as a wide area.

図４、図７、図９および図１０などからも分かるように、リード４は、タブ７に対向する側とは逆側の端部近傍領域（下部露出面４ｂに対応する領域）においてその厚みが相対的に厚くなり、それ以外の領域ではリード４の下面側をハーフエッチングすることなどにより厚みが相対的に薄くなるように形成されている。このため、封止樹脂部２を形成した際には、封止樹脂部２の裏面２ａでは、厚みが相対的に厚いリード４の下部露出面４ｂが露出し、下部露出面４ｂ以外の、厚みが相対的に薄くなっている領域は封止樹脂部２内に封止される。このような加工は、金型により行うことも可能である。   As can be seen from FIG. 4, FIG. 7, FIG. 9, FIG. 10, etc., the lead 4 has a thickness in a region near the end opposite to the side facing the tab 7 (region corresponding to the lower exposed surface 4b). Is relatively thick, and in other regions, the lower surface side of the lead 4 is half-etched or the like so that the thickness is relatively thin. For this reason, when the sealing resin portion 2 is formed, the lower exposed surface 4b of the lead 4 having a relatively large thickness is exposed on the back surface 2a of the sealing resin portion 2, and the thickness other than the lower exposed surface 4b is exposed. Is relatively sealed in the sealing resin portion 2. Such processing can also be performed by a mold.

このようなリードフレーム２１を準備した後、例えば次のようにして半導体装置が製造される。   After preparing such a lead frame 21, for example, a semiconductor device is manufactured as follows.

まず、図７および図８に示されるように、リードフレーム２１のタブ７およびアイランド９上に半導体チップ３を銀ペーストまたは絶縁ペーストなどの接合材１０を介して接着（接合）する。   First, as shown in FIGS. 7 and 8, the semiconductor chip 3 is bonded (bonded) onto the tab 7 and the island 9 of the lead frame 21 via a bonding material 10 such as silver paste or insulating paste.

次に、図９に示されるように、ワイヤボンディング工程を行って、半導体チップ３の複数の電極３ａとリードフレーム２１の複数のリード４の上面４ａとを複数のボンディングワイヤ６を介してそれぞれ電気的に接続する。   Next, as shown in FIG. 9, a wire bonding step is performed to electrically connect the plurality of electrodes 3 a of the semiconductor chip 3 and the top surfaces 4 a of the plurality of leads 4 of the lead frame 21 through the plurality of bonding wires 6. Connect.

次に、図１０および図１１に示されるように、モールド工程（例えばトランスファモールド工程）を行って、半導体チップ３およびボンディングワイヤ６を封止樹脂部２によって封止する。このモールド工程では、リードフレーム２１のモールドライン２２内にあるリード４、タブ７、吊りリード８およびアイランド９も封止樹脂部２によって封止される。この際、モールドライン２２内の領域では、封止樹脂部２が相対的に厚く形成され、モールドライン２２の周囲近傍領域では、リード４間などが封止樹脂部２を構成する材料で満たされる。   Next, as shown in FIGS. 10 and 11, a molding process (for example, a transfer molding process) is performed to seal the semiconductor chip 3 and the bonding wire 6 with the sealing resin portion 2. In this molding process, the lead 4, the tab 7, the suspension lead 8, and the island 9 in the mold line 22 of the lead frame 21 are also sealed by the sealing resin portion 2. At this time, the sealing resin portion 2 is formed relatively thick in the region in the mold line 22, and in the region near the periphery of the mold line 22, the space between the leads 4 is filled with the material constituting the sealing resin portion 2. .

次に、必要に応じてリードフレーム２１の封止樹脂部２から露出する部分（導電体からなる部分）上にめっき層（図示せず）を形成した後、リードフレーム２１が所定の位置で切断されて、図１〜図５に示されるような個片に分割された半導体装置１が得られる（製造される）。   Next, after forming a plating layer (not shown) on a portion exposed from the sealing resin portion 2 of the lead frame 21 (a portion made of a conductor) as necessary, the lead frame 21 is cut at a predetermined position. Thus, the semiconductor device 1 divided into individual pieces as shown in FIGS. 1 to 5 is obtained (manufactured).

なお、リードフレーム２１のリード４の下面側をハーフエッチングする場合について説明したが、リード４をハーフエッチングする代わりに、金型などを用いてリード４に屈曲部を設け、リード４の下部露出面４ｂよりもタブ７側の領域を上方に持ち上げることもできる。図１２は、そのようにして製造された他の実施の形態の半導体装置１ａの断面図であり、図４に対応する。図１２に示される半導体装置１ａでは、金型などを用いてリード４に屈曲部４ｅが設けられ、リード４の下部露出面４ｂよりもタブ７側の領域が上方に持ち上げられて、封止樹脂部２内に封止されている。半導体装置１ａの他の構成は半導体装置１とほぼ同様であるので、ここではその説明は省略する。   Although the case where the lower surface side of the lead 4 of the lead frame 21 is half-etched has been described, instead of half-etching the lead 4, a bent portion is provided in the lead 4 using a mold or the like, and the lower exposed surface of the lead 4 The region on the tab 7 side than 4b can be lifted upward. FIG. 12 is a cross-sectional view of another embodiment of the semiconductor device 1a manufactured as described above, and corresponds to FIG. In the semiconductor device 1a shown in FIG. 12, the lead 4 is provided with a bent portion 4e using a mold or the like, and the region on the tab 7 side of the lower exposed surface 4b of the lead 4 is lifted upward, and the sealing resin Sealed in the part 2. Since the other configuration of the semiconductor device 1a is substantially the same as that of the semiconductor device 1, the description thereof is omitted here.

ＱＦＮパッケージ形態の半導体装置１の製造に用いられる半導体チップ３は、必要に応じて種々の種類や寸法の半導体チップから選択される。すなわち、搭載される半導体チップ３の寸法は、製品仕様などに応じて変更される。半導体チップ３の寸法の変更に応じてリードフレームの設計を変更する場合、搭載する半導体チップ３の寸法毎に（製品毎に）異なる設計（形状）のリードフレームを用意する必要があり、半導体装置の製造コストを増大させてしまう。このため、半導体チップ３の寸法（平面寸法）を変更しても、リードフレームを変更する必要がない、搭載する半導体チップ３の寸法に対して汎用性の高いリードフレームを用いることが好ましい。これにより、半導体装置の製造コストを低減することが可能になる。本実施の形態では、後述するように、半導体チップ３の寸法を変更しても、リードフレーム２１の設計を変更する必要がない。このため、半導体装置の製造コストの低減が可能である。   The semiconductor chip 3 used for manufacturing the semiconductor device 1 in the QFN package form is selected from various types and sizes of semiconductor chips as required. That is, the dimensions of the semiconductor chip 3 to be mounted are changed according to product specifications and the like. When the design of the lead frame is changed in accordance with the change in the dimensions of the semiconductor chip 3, it is necessary to prepare a lead frame having a different design (shape) for each dimension of the semiconductor chip 3 to be mounted (for each product). This increases the manufacturing cost. For this reason, it is preferable to use a lead frame having high versatility with respect to the dimensions of the semiconductor chip 3 to be mounted, which does not require changing the lead frame even if the dimensions (planar dimensions) of the semiconductor chip 3 are changed. As a result, the manufacturing cost of the semiconductor device can be reduced. In the present embodiment, as will be described later, it is not necessary to change the design of the lead frame 21 even if the dimensions of the semiconductor chip 3 are changed. For this reason, the manufacturing cost of the semiconductor device can be reduced.

本実施の形態では、リードフレーム２１のリード４の先端部４ｄをタブ７に相対的に近い位置にまで延在させている。このため、相対的に大きな寸法（平面寸法）の半導体チップ３を搭載した際には、リード４の先端部４ｄは半導体チップ３の下方に位置し、半導体チップ３とリード４とが平面的にオーバーラップした構造となる。このような場合、一端が半導体チップ３の電極３ａと接続するボンディングワイヤ６の他端は、リード４の上面４ａのうち、半導体チップ３の端部から比較的近い位置に接続することができ、例えば、図４などに示されるように、厚みが相対的に厚い部分（下部露出面４ｂの反対面）に接続することができる。   In the present embodiment, the leading end 4 d of the lead 4 of the lead frame 21 extends to a position relatively close to the tab 7. For this reason, when the semiconductor chip 3 having a relatively large dimension (planar dimension) is mounted, the tip end portion 4d of the lead 4 is positioned below the semiconductor chip 3, and the semiconductor chip 3 and the lead 4 are planar. Overlapping structure. In such a case, the other end of the bonding wire 6 whose one end is connected to the electrode 3a of the semiconductor chip 3 can be connected to a position relatively close to the end of the semiconductor chip 3 on the upper surface 4a of the lead 4. For example, as shown in FIG. 4 and the like, it can be connected to a relatively thick portion (the surface opposite to the lower exposed surface 4b).

図１３は、半導体装置１の製造に用いられたリードフレーム２１を使用して、半導体チップ３よりも相対的に小さな寸法（平面寸法）の半導体チップ３ｂを搭載して製造したＱＦＮパッケージ形態の半導体装置１ｂの平面透視図であり、図１４はその断面図である。図１３は、封止樹脂部２を透視したときの平面（上面）図に対応する。また、図１３のＣ−Ｃ線の断面が図１４にほぼ対応する。   FIG. 13 shows a QFN package semiconductor manufactured by mounting a semiconductor chip 3b having a relatively smaller size (planar size) than the semiconductor chip 3 using the lead frame 21 used for manufacturing the semiconductor device 1. FIG. 14 is a plan perspective view of the device 1b, and FIG. 14 is a sectional view thereof. FIG. 13 corresponds to a plan view (upper surface) when the sealing resin portion 2 is seen through. Further, a cross section taken along line CC in FIG. 13 substantially corresponds to FIG.

図１３および図１４に示されるように、相対的に小さな寸法（平面寸法）の半導体チップ３ｂをタブ７上に接合材１０を介して搭載した際には、リード４の先端部４ｄは半導体チップ３ｂの下方には位置せず、半導体チップ３ｂとリード４とが平面的にオーバーラップしない構造となる。このような場合、一端が半導体チップ３ｂの電極３ｃと接続するボンディングワイヤ６の他端は、リード４の上面４ａのうち、半導体チップ３ｂの端部から比較的近い位置に接続することができ、図１３および図１４に示されるように、例えばリード４の上面４ａのうちの先端部４ｄ近傍の部分に接続することができる。このため、ボンディングワイヤ６の長さを比較的短くすることができる。   As shown in FIGS. 13 and 14, when the semiconductor chip 3b having a relatively small size (planar size) is mounted on the tab 7 via the bonding material 10, the tip portion 4d of the lead 4 is the semiconductor chip. The semiconductor chip 3b and the lead 4 are not planarly overlapped with each other, and are not positioned below 3b. In such a case, the other end of the bonding wire 6 having one end connected to the electrode 3c of the semiconductor chip 3b can be connected to a position relatively close to the end of the semiconductor chip 3b on the upper surface 4a of the lead 4. As shown in FIGS. 13 and 14, for example, the lead 4 can be connected to a portion in the vicinity of the tip portion 4 d of the upper surface 4 a. For this reason, the length of the bonding wire 6 can be made relatively short.

ボンディングワイヤ６が長いと、封止樹脂２を形成するためのモールド工程において、封止樹脂２を構成する樹脂材料を金型のキャビティ内に導入した際に導入された樹脂材料によってボンディングワイヤ６が流されてしまい、ボンディングワイヤ６の接続の信頼性が低下してしまう可能性がある。また、ボンディングワイヤ６の長さが長いと、半導体装置の電気的特性が低下する可能性もある。   When the bonding wire 6 is long, the bonding wire 6 is formed by the resin material introduced when the resin material constituting the sealing resin 2 is introduced into the mold cavity in the molding process for forming the sealing resin 2. There is a possibility that the reliability of the connection of the bonding wire 6 is lowered. Further, if the length of the bonding wire 6 is long, the electrical characteristics of the semiconductor device may be deteriorated.

本実施の形態では、リード４をタブ７に相対的に近い位置にまで延在させ、タブ７上に相対的に大きな寸法の半導体チップ３を搭載した際には、半導体チップ３の下方にリード４を延在させ、半導体チップ３の電極３ａに一端が接続するボンディングワイヤ６の他端を、リード４の上面４ａのうちの半導体チップ３の外方で半導体チップ３から比較的近い位置、例えば下部露出面４ｂの反対面に接続する。また、タブ７上に相対的に小さな寸法の半導体チップ３ｂを搭載した際には、半導体チップ３ｂの電極３ｃに一端が接続するボンディングワイヤ６の他端を、リード４の上面４ａのうちの半導体チップ３の外方で半導体チップ３から比較的近い位置、例えばリード４の先端部４ｄ近傍領域に接続する。このため、半導体チップ３の寸法を変更しても使用するをリードフレーム２１を変更する必要がなく、また、いずれの寸法の半導体チップを搭載する場合でも、ボンディングワイヤ６の長さを短くすることができる。このため、ボンディングワイヤの接続の信頼性を向上することができ、また、半導体装置の電気的特性を向上することができる。従って、半導体装置の製造歩留りを向上できる。また、リードフレームの汎用性を高めることができ、リードフレームの標準化が可能になり、同じリードフレームに対して大型の半導体チップ、小型の半導体チップの搭載のいずれの搭載も可能になる。半導体装置の製造コストも低減できる。また、ワイヤボンディング可能な領域が広くなり、一つのリード４に対して複数のボンディングワイヤ６を接続する、いわゆるダブルボンディングやトリプルボンディングを容易に行うことができる。   In the present embodiment, when the lead 4 is extended to a position relatively close to the tab 7 and the semiconductor chip 3 having a relatively large size is mounted on the tab 7, the lead is provided below the semiconductor chip 3. 4, the other end of the bonding wire 6 having one end connected to the electrode 3 a of the semiconductor chip 3 is positioned relatively close to the semiconductor chip 3 on the outer side of the semiconductor chip 3 on the upper surface 4 a of the lead 4, for example, It connects to the opposite surface of the lower exposed surface 4b. When the semiconductor chip 3 b having a relatively small size is mounted on the tab 7, the other end of the bonding wire 6 connected at one end to the electrode 3 c of the semiconductor chip 3 b is connected to the semiconductor on the upper surface 4 a of the lead 4. The lead 3 is connected to a position relatively close to the semiconductor chip 3 outside the chip 3, for example, in the vicinity of the tip 4d of the lead 4. For this reason, it is not necessary to change the lead frame 21 even if the dimensions of the semiconductor chip 3 are changed, and the length of the bonding wire 6 should be shortened regardless of which size of the semiconductor chip is mounted. Can do. For this reason, the reliability of the bonding wire connection can be improved, and the electrical characteristics of the semiconductor device can be improved. Therefore, the manufacturing yield of the semiconductor device can be improved. In addition, the versatility of the lead frame can be enhanced, the lead frame can be standardized, and either a large semiconductor chip or a small semiconductor chip can be mounted on the same lead frame. The manufacturing cost of the semiconductor device can also be reduced. In addition, a region where wire bonding can be performed is widened, and so-called double bonding or triple bonding in which a plurality of bonding wires 6 are connected to one lead 4 can be easily performed.

また、ボンディングワイヤ６の長さは２．５ｍｍ以下であれば好ましい。ボンディングワイヤ６の長さが２．５ｍｍよりも長くなると、封止樹脂２を形成するためのモールド工程において、上記のようなボンディングワイヤ６が樹脂材料によって流されてボンディングワイヤ６の接続の信頼性が低下してしまう現象が生じやすくなる。このため、リードフレーム２１に搭載する可能性がある最小の寸法（平面寸法）の半導体チップ（例えば半導体チップ３ｂ）をタブ７上に搭載したときに、その半導体チップの端部とリード４の先端部４ｄとの間隔が例えば２ｍｍ以下程度になるように、リード４の先端部４ｄをタブ７の近辺にまで延在させていればより好ましい。また、ボンディングワイヤ６の長さは０．２ｍｍ以上であることが好ましく、これにより、半導体チップに接触しないようにワイヤループを的確に形成して半導体チップの電極とリード４とを電気的に接続することが可能になる。   The length of the bonding wire 6 is preferably 2.5 mm or less. When the length of the bonding wire 6 is longer than 2.5 mm, the bonding wire 6 is flowed by the resin material in the molding process for forming the sealing resin 2, and the connection reliability of the bonding wire 6 is as follows. Is likely to occur. For this reason, when a semiconductor chip (for example, the semiconductor chip 3b) having the smallest dimension (planar dimension) that can be mounted on the lead frame 21 is mounted on the tab 7, the end of the semiconductor chip and the tip of the lead 4 are placed. More preferably, the tip 4d of the lead 4 is extended to the vicinity of the tab 7 so that the distance from the portion 4d is, for example, about 2 mm or less. The length of the bonding wire 6 is preferably 0.2 mm or more, so that a wire loop is accurately formed so as not to contact the semiconductor chip, and the electrode of the semiconductor chip and the lead 4 are electrically connected. It becomes possible to do.

しかしながら、本発明者の検討によれば、半導体チップ３の下方にリード４が位置している場合、２つの問題が生じることが分かった。第１の問題は、モールド工程で封止樹脂２を形成する際に、半導体チップ３が傾いて半導体チップ３とリード４とが接触する可能性があることである。半導体チップ３とリード４とが接触した状態で封止樹脂２が形成（硬化）されると、半導体チップ３とリード４とがショートした状態になってしまう。これは、半導体装置の製造歩留りを低下させる。   However, according to the study of the present inventor, it has been found that when the lead 4 is located below the semiconductor chip 3, two problems arise. The first problem is that when the sealing resin 2 is formed in the molding process, the semiconductor chip 3 may be inclined and the semiconductor chip 3 and the lead 4 may come into contact with each other. If the sealing resin 2 is formed (cured) in a state where the semiconductor chip 3 and the lead 4 are in contact with each other, the semiconductor chip 3 and the lead 4 are short-circuited. This reduces the manufacturing yield of the semiconductor device.

そこで、本実施の形態では、半導体チップ３の裏面をタブ７だけでなく、吊りリード８のアイランド９にも接合材１０を介して接着（接合）する。これにより、モールド工程で封止樹脂２を形成する際に、半導体チップ３が傾くのを抑制または防止することができ、半導体チップ３とリード４とが接触するのを防止することができる。   Therefore, in the present embodiment, the back surface of the semiconductor chip 3 is bonded (bonded) not only to the tab 7 but also to the island 9 of the suspension lead 8 via the bonding material 10. Thereby, when the sealing resin 2 is formed in the molding process, it is possible to suppress or prevent the semiconductor chip 3 from being inclined, and it is possible to prevent the semiconductor chip 3 and the leads 4 from contacting each other.

また、本実施の形態では、吊りリード８のタブ７の位置を上昇させるために折り曲げられた部分（屈曲部８ａ）が、例えばインナーリードの先端（リード４の先端部４ｄ）に比較して厚くなっていることにより、吊りリード８の強度が向上しているものである。吊りリード８の強度が向上していることにより、モールド工程で封止樹脂２を形成する際に、半導体チップ３が傾くのを抑制または防止することができる。   Further, in the present embodiment, the portion bent to raise the position of the tab 7 of the suspension lead 8 (bent portion 8a) is thicker than the tip of the inner lead (tip portion 4d of the lead 4), for example. As a result, the strength of the suspension lead 8 is improved. Since the strength of the suspension lead 8 is improved, it is possible to suppress or prevent the semiconductor chip 3 from being inclined when the sealing resin 2 is formed in the molding process.

図１５〜図１８は、本実施の形態における封止樹脂２の形成工程（モールド工程）の説明図（要部断面図）である。図１５と図１６とは同じ工程中の要部断面図であり、図１７と図１８とは同じ工程中の要部断面図であり、図１５および図１７は図１のＡ−Ａ線の断面（すなわち図４と同じ断面）にほぼ対応し、図１６および図１８は図１のＢ−Ｂ線の断面（すなわち図５と同じ断面）にほぼ対応する。   15 to 18 are explanatory views (main part cross-sectional views) of the forming process (molding process) of the sealing resin 2 in the present embodiment. 15 and FIG. 16 are main part cross-sectional views in the same process, FIGS. 17 and 18 are main part cross-sectional views in the same process, and FIGS. 15 and 17 are taken along line AA in FIG. 16 and 18 substantially correspond to the cross section taken along the line BB in FIG. 1 (that is, the same cross section as FIG. 5).

図１５および図１６に示されるように、封止樹脂２を形成する際には、上金型３１と下金型３２とでリードフレーム２１を挟む。このため、図１６に示されるように、吊りリード８の端部は上金型３１と下金型３２とでしっかりと挟持される。従って、図１７および図１８に示されるように、上金型３１と下金型３２とによって形成されるキャビティ３３内に封止樹脂２を形成するための樹脂材料２ｅを導入した際には、吊りリード８自身はあまり撓まない。   As shown in FIGS. 15 and 16, when forming the sealing resin 2, the lead frame 21 is sandwiched between the upper mold 31 and the lower mold 32. For this reason, as shown in FIG. 16, the end of the suspension lead 8 is firmly held between the upper mold 31 and the lower mold 32. Accordingly, as shown in FIGS. 17 and 18, when the resin material 2e for forming the sealing resin 2 is introduced into the cavity 33 formed by the upper mold 31 and the lower mold 32, The suspension lead 8 itself does not bend very much.

しかしながら、本実施の形態とは異なり、半導体チップ３をタブ７にだけ接着していた場合は、比較的大きな寸法を有する半導体チップ３は、キャビティ３３内に樹脂材料２ｅを導入した際に、その樹脂材料２ｅによって容易に傾いてしまう。半導体チップ３の下方にリード４が存在していなければ、半導体チップ３が傾いたとしてもそれほど問題にはならないが、半導体チップ３の下方にリード４が存在している場合は、半導体チップ３が傾いたまま樹脂材料２ｅが硬化すると、半導体チップ３とリード４とが接触した状態で封止樹脂２が形成されてしまう可能性がある。これは、半導体装置の製造歩留りを低下させる。   However, unlike the present embodiment, when the semiconductor chip 3 is bonded only to the tab 7, the semiconductor chip 3 having a relatively large size is removed when the resin material 2 e is introduced into the cavity 33. The resin material 2e is easily inclined. If the lead 4 does not exist below the semiconductor chip 3, there is no problem even if the semiconductor chip 3 is tilted. However, if the lead 4 exists below the semiconductor chip 3, the semiconductor chip 3 If the resin material 2e is cured while being tilted, the sealing resin 2 may be formed in a state where the semiconductor chip 3 and the lead 4 are in contact with each other. This reduces the manufacturing yield of the semiconductor device.

本実施の形態では、半導体チップ３をタブ７だけでなく吊りリード８のアイランド９にも接着している（すなわち、半導体チップ３をタブ７およびアイランド９に接合材１０を介して接合している）ので、半導体チップ３がタブ７およびアイランド９に固定される。端部を上金型３１と下金型３２とでしっかりと挟持された吊りリード８のアイランド９にも半導体チップ３を固定（接着）しているので、キャビティ３３内に樹脂材料２ｅを導入しても、半導体チップ３が傾くのを抑制または防止することができる。このため、半導体チップ３とリード４とが接触するのを防止することができ、半導体装置の製造歩留りを向上することができる。   In the present embodiment, the semiconductor chip 3 is bonded not only to the tab 7 but also to the island 9 of the suspension lead 8 (that is, the semiconductor chip 3 is bonded to the tab 7 and the island 9 via the bonding material 10). Therefore, the semiconductor chip 3 is fixed to the tab 7 and the island 9. Since the semiconductor chip 3 is also fixed (adhered) to the island 9 of the suspension lead 8 whose end is firmly held between the upper mold 31 and the lower mold 32, the resin material 2e is introduced into the cavity 33. However, the tilting of the semiconductor chip 3 can be suppressed or prevented. For this reason, it can prevent that the semiconductor chip 3 and the lead | read | reed 4 contact, and can improve the manufacture yield of a semiconductor device.

また、本実施の形態では、上記のようにリード４の先端部４ｄをタブ７に比較的近い位置にまで延在させている。このため、上記のように、半導体チップ３の寸法を変更してもボンディングワイヤ６の長さを比較的短くすることが可能となる。しかしながら、リード４の先端部をタブ７に比較的近い位置にまで延在させると、タブ７の面積をあまり大きくすることはできなくなり、相対的に大きな寸法の半導体チップ３を搭載した際には、タブ７だけに半導体チップ３を接着すると、半導体チップ３の接着個所が半導体チップ３裏面の中央近傍の一箇所になり、しかもタブ７の面積が比較的小さいことに対応して半導体チップ３の接着面積が小さくなるので、封止樹脂２の形成工程（モールド工程）で上記のように半導体チップ３が傾く現象が生じやすくなる。本実施の形態では、タブ７とは所定の距離だけ離れた位置にアイランド９を設け、タブ７だけでなくアイランド９にも半導体チップ３の裏面を接着するので、半導体チップ３の接着個所が半導体チップ裏面の複数箇所になり、しかもタブ７の面積が比較的小さくても、タブ７およびアイランド９の全体の面積に対応する半導体チップ３の接着面積を大きくできるので、封止樹脂２の形成工程（モールド工程）で半導体チップ３が傾くのを抑制または防止することができる。このため、半導体チップ３とリード４とが接触するのを防止することができ、半導体装置の製造歩留りを向上することができる。   In the present embodiment, the leading end 4 d of the lead 4 is extended to a position relatively close to the tab 7 as described above. For this reason, as described above, even if the dimensions of the semiconductor chip 3 are changed, the length of the bonding wire 6 can be made relatively short. However, if the tip of the lead 4 is extended to a position relatively close to the tab 7, the area of the tab 7 cannot be increased so much that a relatively large size semiconductor chip 3 is mounted. When the semiconductor chip 3 is bonded only to the tab 7, the bonding position of the semiconductor chip 3 becomes one near the center of the back surface of the semiconductor chip 3, and the area of the tab 7 is relatively small. Since the adhesion area becomes small, the phenomenon that the semiconductor chip 3 is inclined as described above is likely to occur in the sealing resin 2 forming process (molding process). In the present embodiment, the island 9 is provided at a position separated from the tab 7 by a predetermined distance, and the back surface of the semiconductor chip 3 is bonded not only to the tab 7 but also to the island 9. Even if the area of the tab 7 is relatively small and the area of the tab 7 is relatively small, the bonding area of the semiconductor chip 3 corresponding to the entire area of the tab 7 and the island 9 can be increased. It is possible to suppress or prevent the semiconductor chip 3 from being inclined in the (molding process). For this reason, it can prevent that the semiconductor chip 3 and the lead | read | reed 4 contact, and can improve the manufacture yield of a semiconductor device.

また、本発明者の検討によって分かった、半導体チップ３の下方にリード４が位置している場合に生じる第２の問題は、ボンディングワイヤ６と半導体チップ３の電極３ａとのボンダビリティが低くなり、ボンディングワイヤ６と半導体チップ３の電極３ａとの接続強度が低くなりやすいことである。   Further, the second problem that occurs when the lead 4 is located below the semiconductor chip 3, which has been found by the study of the present inventor, is that bondability between the bonding wire 6 and the electrode 3 a of the semiconductor chip 3 is low. The connection strength between the bonding wire 6 and the electrode 3a of the semiconductor chip 3 tends to be low.

ワイヤボンディングを行う際には、リード４と半導体チップ３のワイヤボンディング予定領域とを、ワイヤボンディングに適した所定の温度に加熱してから、半導体チップ３の電極３ａとリード４との間をボンディングワイヤ６を介して電気的に接続する。しかしながら、半導体チップ３の下方にリード４が位置していると、半導体チップ３のワイヤボンディング予定領域の加熱が難しく、また、ワイヤボンディング工程中の半導体チップ３の固定または保持が難しいことなどもあって、ボンディングワイヤ６と半導体チップ３の電極３ａとの接続強度が低くなりやすい。ボンディングワイヤ６の接続強度の低下は、半導体装置の信頼性を低下させ、半導体装置の製造歩留りを低下させる。   When wire bonding is performed, the lead 4 and the wire bonding scheduled region of the semiconductor chip 3 are heated to a predetermined temperature suitable for wire bonding, and then bonding between the electrode 3a of the semiconductor chip 3 and the lead 4 is performed. Electrical connection is made through the wire 6. However, if the lead 4 is positioned below the semiconductor chip 3, it is difficult to heat the wire bonding scheduled region of the semiconductor chip 3, and it is difficult to fix or hold the semiconductor chip 3 during the wire bonding process. Thus, the connection strength between the bonding wire 6 and the electrode 3a of the semiconductor chip 3 tends to be low. The decrease in the bonding strength of the bonding wire 6 decreases the reliability of the semiconductor device and decreases the manufacturing yield of the semiconductor device.

そこで、本実施の形態では、次のようにしてワイヤボンディング工程を行って、半導体チップ３の電極３ａとリード４とをボンディングワイヤ６を介して電気的に接続し、ボンディングワイヤ６の接続強度を高くする。   Therefore, in the present embodiment, the wire bonding step is performed as follows to electrically connect the electrode 3a of the semiconductor chip 3 and the lead 4 via the bonding wire 6, and to improve the connection strength of the bonding wire 6. Make it high.

図１９〜図２１は、本実施の形態におけるワイヤボンディング工程（ボンディングワイヤ６の接続工程）の説明図（要部断面図）である。   19 to 21 are explanatory views (main-part sectional views) of a wire bonding step (a step of connecting bonding wires 6) in the present embodiment.

半導体チップ３を搭載した後、図１９に示されるように、ヒートブロック４１上にリードフレーム２１を配置する。ヒートブロック４１内には例えばヒータなどが内蔵されており、所定の温度（例えば二百数十℃程度）に加熱される。ヒートブロック４１の下方にヒータを配置してヒートブロック４１を加熱することもできる。リード４は、その下面がヒートブロック４１の上面に密着（接触）しており、ヒートブロック４１によってリード４が加熱される。このため、リード４は接触式の加熱装置により加熱されることになる。リード４は、厚みが相対的に厚い部分（下部露出面４ｂ）と相対的に薄い部分（下部露出面４ｂよりも先端部４ｄ側の領域）とを有しているので、相対的に厚い部分と相対的に薄い部分との両方がヒートブロック４１の上面に接触できるように、段差（窪み）４２がヒートブロック４１の上面に設けられている。更に、ヒートブロック４１には窪み部４３が設けられており、窪み部４３の底部には真空吸着用の吸着穴４４が形成されている。   After mounting the semiconductor chip 3, the lead frame 21 is disposed on the heat block 41 as shown in FIG. 19. For example, a heater or the like is built in the heat block 41 and is heated to a predetermined temperature (for example, about two hundred and several tens of degrees Celsius). It is also possible to heat the heat block 41 by arranging a heater below the heat block 41. The lower surface of the lead 4 is in close contact (contact) with the upper surface of the heat block 41, and the lead 4 is heated by the heat block 41. For this reason, the lead 4 is heated by the contact-type heating device. Since the lead 4 has a relatively thick portion (lower exposed surface 4b) and a relatively thin portion (region on the tip portion 4d side relative to the lower exposed surface 4b), the lead 4 has a relatively thick portion. Steps (dents) 42 are provided on the upper surface of the heat block 41 so that both the relatively thin portions can contact the upper surface of the heat block 41. Further, the heat block 41 is provided with a recess 43, and a suction hole 44 for vacuum suction is formed at the bottom of the recess 43.

それから、図２０に示されるように、例えばゴムなどからなる治具４５によって半導体チップ３の表面を加圧し、半導体チップ３を押し下げてタブ７の下面（半導体チップ３搭載側の面とは逆側の面）７ａを窪み部４３に接触させるとともに、吸着穴４４から真空吸引してタブ７の下面７ａを吸着する。タブ７が吸着穴４４によって吸着されたとき、半導体チップ３の裏面３ｄがリード４の上面４ａに丁度接触するように、窪み部４３の深さが調節されている。また、窪み部４３の平面形状は、吸着穴４４によってタブ７を吸着した際に、窪み部４３にタブ７およびタブ７に接続する吊りリード８（およびアイランド９）を収容できるような形状を有している。このため、吸着穴４４によってタブ７を吸着することで、半導体チップ３の裏面３ｄがリード４の上面４ａに密着（接触）し、その状態で半導体チップ３が固定または保持される。吸着穴４４によってタブ７を吸着した後は、治具４４は半導体チップ３から離間させることができる。リード４は、その下面がヒートブロック４１の上面に密着しており、ヒートブロック４１によって加熱される。リード４に密着（接触）した半導体チップ３のワイヤボンディング予定領域（電極３ａ近傍領域）も、ヒートブロック４１からリード４を介して伝導された熱によって加熱される。   Then, as shown in FIG. 20, the surface of the semiconductor chip 3 is pressed with a jig 45 made of rubber, for example, and the semiconductor chip 3 is pushed down to lower the bottom surface of the tab 7 (the side opposite to the surface on which the semiconductor chip 3 is mounted). And the lower surface 7a of the tab 7 is sucked by vacuum suction from the suction hole 44. The depth of the recess 43 is adjusted so that the back surface 3 d of the semiconductor chip 3 just contacts the top surface 4 a of the lead 4 when the tab 7 is sucked by the suction hole 44. Further, the planar shape of the depression 43 has such a shape that the tab 7 and the suspension lead 8 (and the island 9) connected to the tab 7 can be accommodated in the depression 43 when the tab 7 is sucked by the suction hole 44. doing. Therefore, by sucking the tab 7 through the suction hole 44, the back surface 3d of the semiconductor chip 3 comes into close contact (contact) with the top surface 4a of the lead 4, and the semiconductor chip 3 is fixed or held in this state. After the tab 7 is sucked by the suction hole 44, the jig 44 can be separated from the semiconductor chip 3. The lower surface of the lead 4 is in close contact with the upper surface of the heat block 41 and is heated by the heat block 41. The wire bonding scheduled region (region near the electrode 3 a) of the semiconductor chip 3 that is in close contact (contact) with the lead 4 is also heated by the heat conducted from the heat block 41 through the lead 4.

半導体チップ３のワイヤボンディング予定領域（電極３ａ近傍領域）をワイヤボンディングに適した所定の温度に加熱してから、図２１に示されるように、半導体チップ３の電極３ａとリード４との間をボンディングワイヤ６を介して電気的に接続する。この際、まず半導体チップ３の電極３ａにボンディングワイヤ６の一端を接続してから、リード４にボンディングワイヤ６の他端を接続する。吸着穴４４によってタブ７を吸着し、加熱されたリード４に半導体チップ３を密着（接触）させた状態で、半導体チップ３の各電極３ａと各リード４とのワイヤボンディングを順次行い、半導体チップ３の複数の電極３ａと複数のリード４との間を複数のボンディングワイヤ６を介して電気的に接続する。   After the wire bonding scheduled region (region near the electrode 3a) of the semiconductor chip 3 is heated to a predetermined temperature suitable for wire bonding, the gap between the electrode 3a and the lead 4 of the semiconductor chip 3 is shown in FIG. Electrical connection is made via the bonding wire 6. At this time, first, one end of the bonding wire 6 is connected to the electrode 3 a of the semiconductor chip 3, and then the other end of the bonding wire 6 is connected to the lead 4. In a state where the tab 7 is adsorbed by the adsorption hole 44 and the semiconductor chip 3 is brought into close contact (contact) with the heated lead 4, wire bonding is sequentially performed between each electrode 3 a of the semiconductor chip 3 and each lead 4. The plurality of electrodes 3 a and the plurality of leads 4 are electrically connected via a plurality of bonding wires 6.

本実施の形態では、ワイヤボンディング工程において、リード４をヒートブロック４１（接触式の加熱装置）により加熱し、上記のように、タブ７の下面７ａを吸着することで半導体チップ３の裏面３ｄをリード４の上面４ａに接触（密着）させ、半導体チップ３をワイヤボンディングに適した温度に加熱することができる。更に、タブ７の下面７ａを吸着することで半導体チップ３の裏面３ｄをリード４の上面４ａに接触させて半導体チップ３を固定または保持することができる。半導体チップ３（およびリード４）をワイヤボンディングに適した温度に加熱し、しかもしっかりと半導体チップ３を固定または保持した状態で半導体チップ３の電極３ａ（およびリード４）にボンディングワイヤ６を接続できるので、ボンディングワイヤ６と半導体チップ３の電極３ａとのボンダビリティ（およびボンディングワイヤ６とリード４とのボンダビリティ）を向上し、ボンディングワイヤ６の接続強度を高めることができる。これにより、半導体装置の信頼性を向上し、半導体装置の製造歩留りを向上することができる。   In the present embodiment, in the wire bonding process, the lead 4 is heated by the heat block 41 (contact type heating device), and the lower surface 7a of the tab 7 is adsorbed as described above, so that the back surface 3d of the semiconductor chip 3 is attached. The semiconductor chip 3 can be heated to a temperature suitable for wire bonding by contacting (adhering) to the upper surface 4a of the lead 4. Further, by adsorbing the lower surface 7 a of the tab 7, the back surface 3 d of the semiconductor chip 3 can be brought into contact with the upper surface 4 a of the lead 4 to fix or hold the semiconductor chip 3. The bonding wire 6 can be connected to the electrode 3a (and the lead 4) of the semiconductor chip 3 while the semiconductor chip 3 (and the lead 4) is heated to a temperature suitable for wire bonding and the semiconductor chip 3 is firmly fixed or held. Therefore, the bondability between the bonding wire 6 and the electrode 3a of the semiconductor chip 3 (and the bondability between the bonding wire 6 and the lead 4) can be improved, and the connection strength of the bonding wire 6 can be increased. Thereby, the reliability of the semiconductor device can be improved and the manufacturing yield of the semiconductor device can be improved.

（実施の形態２）
図２２〜図２４は、本発明の他の実施の形態におけるワイヤボンディング工程（ボンディングワイヤ６の接続工程）の説明図（要部断面図）であり、上記実施の形態１における図１９〜図２１に対応する。 (Embodiment 2)
22 to 24 are explanatory views (main-part sectional views) of a wire bonding step (bonding wire 6 connecting step) according to another embodiment of the present invention, and FIGS. 19 to 21 in the first embodiment. Corresponding to

本実施の形態は、半導体装置の構造および半導体装置の製造工程のうち、ワイヤボンディング工程（ボンディングワイヤ６の接続工程）以外については上記実施の形態１と同様であるので、ここではその説明を省略する。   The present embodiment is the same as the first embodiment except for the wire bonding process (bonding wire 6 connecting process) in the structure of the semiconductor device and the manufacturing process of the semiconductor device, and the description thereof is omitted here. To do.

図２２に示されるように、ヒートブロック５１上にリードフレーム２１を配置する。ヒートブロック５１内には例えばヒータなどが内蔵されており、所定の温度（例えば二百数十℃程度）に加熱される。ヒートブロック５１の下方にヒータを配置してヒートブロック５１を加熱することもできる。リード４は、その下面がヒートブロック５１の上面に密着（接触）しており、ヒートブロック５１によってリード４が加熱される。このため、リード４は接触式の加熱装置により加熱されることになる。リード４は、厚みが相対的に厚い部分（下部露出面４ｂ）と相対的に薄い部分（下部露出面４ｂよりも先端部４ｄ側の領域）とを有しているので、相対的に厚い部分と相対的に薄い部分との両方がヒートブロック５１の上面に接触できるように、段差（窪み）５２がヒートブロック５１の上面に設けられている。また、ヒートブロック５１には窪み部５３が設けられているが、上記実施の形態１におけるヒートブロック５１とは異なり、窪み部５３の底部には真空吸着用の吸着穴４４は形成されていない。   As shown in FIG. 22, the lead frame 21 is disposed on the heat block 51. For example, a heater or the like is built in the heat block 51, and is heated to a predetermined temperature (for example, about two hundred and several tens of degrees Celsius). It is also possible to heat the heat block 51 by arranging a heater below the heat block 51. The lower surface of the lead 4 is in close contact (contact) with the upper surface of the heat block 51, and the lead 4 is heated by the heat block 51. For this reason, the lead 4 is heated by the contact-type heating device. Since the lead 4 has a relatively thick portion (lower exposed surface 4b) and a relatively thin portion (region on the tip portion 4d side relative to the lower exposed surface 4b), the lead 4 has a relatively thick portion. Steps (dents) 52 are provided on the upper surface of the heat block 51 so that both of them can contact the upper surface of the heat block 51. In addition, the heat block 51 is provided with a recess 53. Unlike the heat block 51 in the first embodiment, the suction hole 44 for vacuum suction is not formed at the bottom of the recess 53.

ワイヤボンディングの際には、まず半導体チップ３の電極３ａにボンディングワイヤ６の一端を接続してから、リード４にボンディングワイヤ６の他端を接続する。半導体チップ３の電極３ａにボンディングワイヤ６の一端を接続する際には、ワイヤボンディング装置のキャピラリ（図示せず）の先端（の金球）が半導体チップ３の電極３ａに押し付けられるが、このときキャピラリにより押された半導体チップ３は、図２３に示されるように、吊りリード８の弾性変形により押し下げられる。すなわち、半導体チップ３はタブ７およびアイランド９とともに下降する。窪み部５３の平面形状は、キャピラリによって半導体チップ３が押し下げられた際に、窪み部５３にタブ７およびタブ７に接続する吊りリード８（およびアイランド９）を収容できるような形状を有している。また、半導体チップ３が押し下げられて半導体チップ３の裏面３ｄがリード４の上面４ａに接触するまでタブ７の下面７ａが窪み部５３の底部に接触しないように、窪み部５３の深さが調節されている。このため、半導体チップ３が押し下げられることで、半導体チップ３の裏面３ｄがリード４の上面４ａに密着（接触）する。リード４は、その下面がヒートブロック５１の上面に密着しているのでヒートブロック５１によって加熱されており、リード４に接触した半導体チップ３のワイヤボンディング予定領域（電極３ａ近傍領域）も、ヒートブロック５１からリード４を介して伝導された熱によって加熱されることになる。そして、図２４に示されるように、半導体チップ３の電極３ａにボンディングワイヤ６の一端を接続してから、リード４にボンディングワイヤ６の他端を接続することで、半導体チップ３の電極３ａとリード４との間をボンディングワイヤ６を介して電気的に接続する。このようなワイヤボンディングの動作を半導体チップ３の各電極３ａおよび各リード４に対して行う（繰り返す）ことで、半導体チップ３の複数の電極３ａと複数のリード４との間を複数のボンディングワイヤ６を介して電気的に接続する。ワイヤボンディング毎に、すなわち半導体チップ３の各電極３ａに対してボンディングワイヤ６の一端を接続する毎に、半導体チップ３は吊りリード８の弾性変形によって押し下げられ、リード４の上面４ａに半導体チップ３の裏面３ｄを密着（接触）させることで加熱される。   At the time of wire bonding, first, one end of the bonding wire 6 is connected to the electrode 3 a of the semiconductor chip 3, and then the other end of the bonding wire 6 is connected to the lead 4. When one end of the bonding wire 6 is connected to the electrode 3a of the semiconductor chip 3, the tip (the gold ball) of the capillary (not shown) of the wire bonding apparatus is pressed against the electrode 3a of the semiconductor chip 3. The semiconductor chip 3 pushed by the capillary is pushed down by elastic deformation of the suspension lead 8, as shown in FIG. That is, the semiconductor chip 3 moves down together with the tab 7 and the island 9. The planar shape of the recessed portion 53 has such a shape that when the semiconductor chip 3 is pushed down by the capillary, the recessed portion 53 can accommodate the tab 7 and the suspension lead 8 (and the island 9) connected to the tab 7. Yes. Further, the depth of the recess 53 is adjusted so that the lower surface 7 a of the tab 7 does not contact the bottom of the recess 53 until the semiconductor chip 3 is pushed down and the back surface 3 d of the semiconductor chip 3 contacts the upper surface 4 a of the lead 4. Has been. For this reason, when the semiconductor chip 3 is pushed down, the back surface 3 d of the semiconductor chip 3 comes into close contact (contact) with the upper surface 4 a of the lead 4. Since the lower surface of the lead 4 is in close contact with the upper surface of the heat block 51, the lead 4 is heated by the heat block 51, and the wire bonding scheduled region (region near the electrode 3 a) of the semiconductor chip 3 in contact with the lead 4 is also heated. It is heated by the heat conducted from 51 through the lead 4. Then, as shown in FIG. 24, one end of the bonding wire 6 is connected to the electrode 3 a of the semiconductor chip 3, and then the other end of the bonding wire 6 is connected to the lead 4. The lead 4 is electrically connected through the bonding wire 6. By performing (repeating) such wire bonding operation on each electrode 3a and each lead 4 of the semiconductor chip 3, a plurality of bonding wires are provided between the plurality of electrodes 3a and the plurality of leads 4 of the semiconductor chip 3. 6 is electrically connected. The semiconductor chip 3 is pushed down by elastic deformation of the suspension lead 8 every time wire bonding is performed, that is, each time one end of the bonding wire 6 is connected to each electrode 3a of the semiconductor chip 3, and the semiconductor chip 3 Is heated by bringing the back surface 3d into close contact (contact).

本実施の形態では、半導体チップ３の各電極３ａにボンディングワイヤ６を接続する毎に、キャピラリによって押された半導体チップ３が吊りリード８の弾性変形によって押し下げられ、ヒートブロック５１（接触式の加熱装置）によって加熱されたリード４の上面４ａに半導体チップ３の裏面３ｄを接触（密着）させることで、半導体チップ３のワイヤボンディング予定領域（電極３ａ近傍領域）を加熱する。このため、半導体チップ３（およびリード４）をワイヤボンディングに適した温度に加熱して半導体チップ３の電極３ａ（およびリード４）にボンディングワイヤ６を接続することができるので、ボンディングワイヤ６と半導体チップ３の電極３ａとのボンダビリティ（およびボンディングワイヤ６とリード４とのボンダビリティ）を向上し、ボンディングワイヤ６の接続強度を高めることができる。これにより、半導体装置の信頼性を向上し、半導体装置の製造歩留りを向上することができる。   In this embodiment, every time the bonding wire 6 is connected to each electrode 3a of the semiconductor chip 3, the semiconductor chip 3 pushed by the capillary is pushed down by the elastic deformation of the suspension lead 8, and the heat block 51 (contact heating) By contacting (adhering) the back surface 3d of the semiconductor chip 3 to the upper surface 4a of the lead 4 heated by the apparatus, the wire bonding scheduled region (region near the electrode 3a) of the semiconductor chip 3 is heated. For this reason, the bonding wire 6 can be connected to the electrode 3a (and the lead 4) of the semiconductor chip 3 by heating the semiconductor chip 3 (and the lead 4) to a temperature suitable for wire bonding. Bondability with the electrode 3a of the chip 3 (and bondability between the bonding wire 6 and the lead 4) can be improved, and the connection strength of the bonding wire 6 can be increased. Thereby, the reliability of the semiconductor device can be improved and the manufacturing yield of the semiconductor device can be improved.

（実施の形態３）
図２５および図２６は、本発明の他の実施の形態におけるワイヤボンディング工程（ボンディングワイヤ６の接続工程）の説明図（要部断面図）であり、上記実施の形態１における図１９〜図２１に対応する。 (Embodiment 3)
25 and 26 are explanatory views (main-part sectional views) of a wire bonding step (bonding wire 6 connecting step) in another embodiment of the present invention, and FIGS. 19 to 21 in the first embodiment. Corresponding to

本実施の形態は、半導体装置の構造および半導体装置の製造工程のうち、ワイヤボンディング工程（ボンディングワイヤ６の接続工程）以外については上記実施の形態１と同様であるので、ここではその説明を省略する。   The present embodiment is the same as the first embodiment except for the wire bonding process (bonding wire 6 connecting process) in the structure of the semiconductor device and the manufacturing process of the semiconductor device, and the description thereof is omitted here. To do.

図２５に示されるように、ヒートブロック６１上にリードフレーム２１を配置する。ヒートブロック６１内には例えばヒータなどが内蔵されており、所定の温度（例えば二百数十℃程度）に加熱される。ヒートブロック６１の下方にヒータを配置してヒートブロック６１を加熱することもできる。リード４は、その下面がヒートブロック６１の上面に密着（接触）しており、ヒートブロック６１によってリード４が加熱される。このため、リード４は接触式の加熱装置により加熱されることになる。リード４は、厚みが相対的に厚い部分（下部露出面４ｂ）と相対的に薄い部分（下部露出面４ｂよりも先端部４ｄ側の領域）とを有しているので、相対的に厚い部分と相対的に薄い部分との両方がヒートブロック６１の上面に接触できるように、段差（窪み）６２がヒートブロック６１の上面に設けられている。ヒートブロック６１には、タブ７の下面７ａが接触して固定または保持されるような窪み部６３が設けられているが、上記実施の形態１におけるヒートブロック４１とは異なり、窪み部６３の底部には真空吸着用の吸着穴４４は形成されていない。更に、本実施の形態では、非接触式の加熱装置、例えば赤外線加熱装置６５（赤外線ランプなどの赤外線を用いた加熱装置）が、半導体チップ３（ワイヤボンディング予定領域）の上方に配置される。   As shown in FIG. 25, the lead frame 21 is disposed on the heat block 61. For example, a heater or the like is built in the heat block 61 and heated to a predetermined temperature (for example, about two hundred and several tens of degrees Celsius). It is also possible to heat the heat block 61 by arranging a heater below the heat block 61. The lower surface of the lead 4 is in close contact (contact) with the upper surface of the heat block 61, and the lead 4 is heated by the heat block 61. For this reason, the lead 4 is heated by the contact-type heating device. Since the lead 4 has a relatively thick portion (lower exposed surface 4b) and a relatively thin portion (region on the tip portion 4d side relative to the lower exposed surface 4b), the lead 4 has a relatively thick portion. Steps (dents) 62 are provided on the upper surface of the heat block 61 so that both of them and the relatively thin portion can contact the upper surface of the heat block 61. The heat block 61 is provided with a recess 63 such that the lower surface 7a of the tab 7 contacts and is fixed or held. Unlike the heat block 41 in the first embodiment, the bottom of the recess 63 is provided. Is not formed with a suction hole 44 for vacuum suction. Furthermore, in the present embodiment, a non-contact type heating device, for example, an infrared heating device 65 (a heating device using infrared rays such as an infrared lamp) is disposed above the semiconductor chip 3 (wire bonding scheduled region).

ワイヤボンディングの際には、半導体チップ３のワイヤボンディング予定領域（電極３ａ近傍領域）を赤外線加熱装置６５から照射された赤外線によって加熱する。赤外線加熱装置６５などを用いて非接触で半導体チップ３をワイヤボンディングに適した温度に加熱してから、図２６に示されるように、半導体チップ３の電極３ａにボンディングワイヤ６の一端を接続し、リード４にボンディングワイヤ６の他端を接続する。タブ７の下面７ａは、窪み部６３の底部に接触して固定または保持されており、チップ搭載部としてのタブ７の下面を保持しながらワイヤボンディングを行うので、上記実施の形態２のようにワイヤボンディング毎に半導体チップ３が押し下げられることはない。このため、半導体チップ３の裏面３ｄがリード４に接触せず、ヒートブロック６１によって半導体チップ３のワイヤボンディング予定領域を加熱することはできないが、本実施の形態では赤外線加熱装置６５などを用いて非接触で半導体チップ３のワイヤボンディング予定領域を加熱するので、半導体チップ３をワイヤボンディングに適した温度に加熱してから半導体チップ３の電極３ａにボンディングワイヤ６を接続することができる。赤外線加熱装置６５によって半導体チップ３のワイヤボンディング予定領域をワイヤボンディングに適した所定の温度に加熱し、半導体チップ３の各電極３ａと各リード４とのワイヤボンディングを順次行い、半導体チップ３の複数の電極３ａと複数のリード４との間を複数のボンディングワイヤ６を介して電気的に接続する。   At the time of wire bonding, the wire bonding planned region (region near the electrode 3a) of the semiconductor chip 3 is heated by infrared rays irradiated from the infrared heating device 65. After heating the semiconductor chip 3 to a temperature suitable for wire bonding in a non-contact manner using an infrared heating device 65 or the like, one end of the bonding wire 6 is connected to the electrode 3a of the semiconductor chip 3 as shown in FIG. The other end of the bonding wire 6 is connected to the lead 4. The lower surface 7a of the tab 7 is fixed or held in contact with the bottom of the recess 63, and wire bonding is performed while holding the lower surface of the tab 7 as a chip mounting portion. The semiconductor chip 3 is not pushed down for each wire bonding. For this reason, the back surface 3d of the semiconductor chip 3 does not come into contact with the lead 4, and the wire bonding scheduled region of the semiconductor chip 3 cannot be heated by the heat block 61. However, in this embodiment, the infrared heating device 65 or the like is used. Since the wire bonding scheduled region of the semiconductor chip 3 is heated in a non-contact manner, the bonding wire 6 can be connected to the electrode 3a of the semiconductor chip 3 after the semiconductor chip 3 is heated to a temperature suitable for wire bonding. An infrared heating device 65 heats the wire bonding scheduled region of the semiconductor chip 3 to a predetermined temperature suitable for wire bonding, and sequentially performs wire bonding between each electrode 3a and each lead 4 of the semiconductor chip 3, thereby The electrode 3a and the plurality of leads 4 are electrically connected through a plurality of bonding wires 6.

本実施の形態では、リード４をヒートブロック６１（接触式の加熱装置）により加熱し、半導体チップ３（のワイヤボンディング予定領域）を非接触型の加熱装置、例えば赤外線加熱装置６５によって非接触で加熱する。このため、半導体チップ３（およびリード４）をワイヤボンディングに適した温度に加熱して半導体チップ３の電極３ａ（およびリード４）にボンディングワイヤ６を接続することができるので、ボンディングワイヤ６と半導体チップ３の電極３ａとのボンダビリティ（およびボンディングワイヤ６とリード４とのボンダビリティ）を向上し、ボンディングワイヤ６の接続強度を高めることができる。これにより、半導体装置の信頼性を向上し、半導体装置の製造歩留りを向上することができる。   In the present embodiment, the lead 4 is heated by a heat block 61 (contact heating device), and the semiconductor chip 3 (wire bonding scheduled region) is contactlessly contacted by a non-contact heating device, for example, an infrared heating device 65. Heat. For this reason, the bonding wire 6 can be connected to the electrode 3a (and the lead 4) of the semiconductor chip 3 by heating the semiconductor chip 3 (and the lead 4) to a temperature suitable for wire bonding. Bondability with the electrode 3a of the chip 3 (and bondability between the bonding wire 6 and the lead 4) can be improved, and the connection strength of the bonding wire 6 can be increased. Thereby, the reliability of the semiconductor device can be improved and the manufacturing yield of the semiconductor device can be improved.

（実施の形態４）
図２７および図２８は、本発明の他の実施の形態の半導体装置（ここではＱＦＮパッケージ形態の半導体装置）の半導体装置１ｃの平面（上面）透視図であり、図２９はその底面図（裏面図）、図３０〜図３２はその断面図である。図２７は、封止樹脂部２を透視したときの平面（上面）図に対応し、図２８は、封止樹脂部２および半導体チップ３を透視したときの平面（上面）図に対応する。また、図２７のＤ−Ｄ線の断面が図３０にほぼ対応し、図２７のＥ−Ｅ線の断面が図３１にほぼ対応し、図２７のＦ−Ｆ線の断面が図３２にほぼ対応する。 (Embodiment 4)
27 and 28 are plan (top) perspective views of a semiconductor device 1c of a semiconductor device (here, a semiconductor device in the form of a QFN package) according to another embodiment of the present invention, and FIG. 29 is a bottom view (back side). FIG. 30 and FIG. 30 to FIG. 32 are sectional views thereof. 27 corresponds to a plan (upper surface) view when the sealing resin portion 2 is seen through, and FIG. 28 corresponds to a plan (upper surface) view when the sealing resin portion 2 and the semiconductor chip 3 are seen through. 27 corresponds substantially to FIG. 30, the cross section taken along the line EE of FIG. 27 substantially corresponds to FIG. 31, and the cross section of the line FF of FIG. Correspond.

図２７〜図３２に示されるように、本実施の形態の半導体装置１ｃは、上記実施の形態１の半導体装置１における複数のリード４の代わりに、複数のリード（リード部）７４と複数のリード（リード部）７５とを有している。   As shown in FIGS. 27 to 32, the semiconductor device 1c according to the present embodiment includes a plurality of leads (lead portions) 74 and a plurality of leads instead of the plurality of leads 4 in the semiconductor device 1 according to the first embodiment. Lead (lead portion) 75.

リード７４とリード７５とは、タブ７の周囲にリード７４とリード７５とが交互に配置されている。リード７４とリード７５とはリード４と同様の機能を有しており、半導体チップ３の表面の各電極３ａが、各リード７４，７５に、ボンディングワイヤ６を介して電気的に接続されている。リード７４，７５はタブ７の近辺にまで延在しており、タブ７に対向する側の端部であるリード７４の先端部７４ｄとリード７５の先端部７５ｄとは、半導体チップ３の下方に位置している。このため、半導体チップ３とリード７４，７５とが平面的にオーバーラップした構造となっている。リード７４，７５と半導体チップ３との間は封止樹脂２を構成する材料で満たされており、リード７４とリード７４との間は封止樹脂部２を構成する材料により満たされており、互いに接触しないようになっている。   As for the lead 74 and the lead 75, the lead 74 and the lead 75 are alternately arranged around the tab 7. The lead 74 and the lead 75 have the same function as the lead 4, and the electrodes 3 a on the surface of the semiconductor chip 3 are electrically connected to the leads 74 and 75 through the bonding wires 6. . The leads 74 and 75 extend to the vicinity of the tab 7, and the leading end portion 74 d of the lead 74 and the leading end portion 75 d of the lead 75, which are ends on the side facing the tab 7, are below the semiconductor chip 3. positioned. For this reason, the semiconductor chip 3 and the leads 74 and 75 are planarly overlapped. The space between the leads 74 and 75 and the semiconductor chip 3 is filled with the material constituting the sealing resin 2, and the space between the lead 74 and the lead 74 is filled with the material constituting the sealing resin portion 2, They are not in contact with each other.

リード７４，７５は、封止樹脂部２に埋め込まれたインナリードと、封止樹脂部２の裏面２ａに露出するアウタリードとの両者の機能を兼ねており、封止樹脂部２によって封止されリード７４，７５のボンディング部として機能し得るリード７４，７５の上面７４ａ，７５ａに、ボンディングワイヤ６が接続（接合）され、封止樹脂部２の裏面２ａに、外部接続用端子部として機能し得るリード７４，７５の下面の露出部である下部露出面７４ｂ，７５ｂが露出している。リード７４，７５の上面７４ａ，７５ａには、ボンディングワイヤ６の接続を容易にするためにめっき層（例えば銀めっき層）を形成することもできる。リード７４の下部露出面７４ｂは略長方形状を有し、リード７５の下部露出面７５ｂは略長方形状または略正方形状を有している。   The leads 74 and 75 have both functions of an inner lead embedded in the sealing resin portion 2 and an outer lead exposed on the back surface 2a of the sealing resin portion 2, and are sealed by the sealing resin portion 2. Bonding wires 6 are connected (bonded) to the upper surfaces 74a and 75a of the leads 74 and 75 which can function as bonding portions of the leads 74 and 75, and function as external connection terminal portions on the back surface 2a of the sealing resin portion 2. Lower exposed surfaces 74b and 75b, which are exposed portions of the lower surfaces of the obtained leads 74 and 75, are exposed. A plating layer (for example, a silver plating layer) may be formed on the upper surfaces 74a and 75a of the leads 74 and 75 in order to facilitate the connection of the bonding wires 6. The lower exposed surface 74b of the lead 74 has a substantially rectangular shape, and the lower exposed surface 75b of the lead 75 has a substantially rectangular shape or a substantially square shape.

封止樹脂部２の裏面２ａに対応する半導体装置１ｃの裏面（底面）が、半導体装置１ｃの実装面となり、各リード７４，７５の下部露出面７４ｂ，７５ｂが封止樹脂部２の裏面２ａ（すなわち半導体装置１ｃの裏面）で露出して半導体装置１ｃの外部端子（外部接続用端子）を構成する。また、封止樹脂部２の裏面２ａで露出するリード７４，７５の下部露出面７４ｂ，７５ｂ上にはめっき層が形成されているが、理解を簡単にするために、めっき層の図示を省略している。   The back surface (bottom surface) of the semiconductor device 1c corresponding to the back surface 2a of the sealing resin portion 2 is the mounting surface of the semiconductor device 1c, and the lower exposed surfaces 74b and 75b of the leads 74 and 75 are the back surface 2a of the sealing resin portion 2. In other words, the external terminal (external connection terminal) of the semiconductor device 1c is configured by being exposed at (that is, the back surface of the semiconductor device 1c). In addition, although plating layers are formed on the lower exposed surfaces 74b and 75b of the leads 74 and 75 exposed on the back surface 2a of the sealing resin portion 2, the plating layers are not shown for easy understanding. doing.

リード７４の下部露出面７４ｂは、封止樹脂部２の裏面２ａの周辺領域（外周部）に配置され、ここでは封止樹脂部２の裏面２ａの側辺に接する位置に配置され、リード７５の下部露出面７５ｂは、封止樹脂部２の裏面２ａの下部露出面７４ｂよりも内部側（内側）の位置に配置され、ここでは封止樹脂部２の裏面２ａの側辺から所定の距離だけ離れた位置に配置されている。リード７４とリード７５とはタブ７（半導体チップ３）の周囲に交互に配置（配列）されており、半導体装置１ｃの外部端子として機能する下部露出面７４ｂ，７５ｂは、封止樹脂部２の裏面２ａの周辺部近傍領域で側辺に沿って千鳥状（千鳥配列）に２列に配置される。このような配置にすることで、半導体装置１ｃの多端子化を実現できる。   The lower exposed surface 74b of the lead 74 is disposed in a peripheral region (outer peripheral portion) of the back surface 2a of the sealing resin portion 2, and is disposed at a position in contact with the side of the back surface 2a of the sealing resin portion 2 and leads 75 The lower exposed surface 75b of the sealing resin portion 2 is disposed at an inner side (inner side) position than the lower exposed surface 74b of the back surface 2a of the sealing resin portion 2, and here, a predetermined distance from the side of the back surface 2a of the sealing resin portion 2 It is arranged only at a position apart. The leads 74 and the leads 75 are alternately arranged (arranged) around the tab 7 (semiconductor chip 3), and the lower exposed surfaces 74b and 75b functioning as external terminals of the semiconductor device 1c are formed on the sealing resin portion 2. Arranged in two rows in a staggered pattern (staggered arrangement) along the side in the vicinity of the periphery of the back surface 2a. With such an arrangement, it is possible to realize multi-terminals of the semiconductor device 1c.

封止樹脂部２、半導体チップ３、ボンディングワイヤ６、タブ７、吊りリード８およびアイランド９、接合材１０の構成および半導体装置の製造工程については、上記実施の形態１〜３とほぼ同様であるので、ここではその説明は省略する。   The configuration of the sealing resin portion 2, the semiconductor chip 3, the bonding wire 6, the tab 7, the suspension leads 8 and the island 9, the bonding material 10, and the manufacturing process of the semiconductor device are substantially the same as those in the first to third embodiments. Therefore, the description is omitted here.

本実施の形態では、上記実施の形態１と同様に、リード７４，７５をタブ７に相対的に近い位置にまで延在させ、タブ７上に相対的に大きな寸法の半導体チップ３を搭載した際には、半導体チップ３の下方にリード７４，７５を延在させ、半導体チップ３の電極３ａに一端が接続するボンディングワイヤ６の他端を、リード７４，７５の上面７４ａ，７５ａに接続している。このため、タブ７上に相対的に小さな寸法の半導体チップを搭載した際には、上記実施の形態１の図１３および図１４と同様にして、ボンディングワイヤ６を、リード７４，７５の上面４ａのうちの半導体チップから比較的近い位置、例えば先端部７４ｄ，７５ｄ近傍領域に接続することができる。従って、いずれの寸法の半導体チップを搭載する場合でも、ボンディングワイヤ６の長さを短くすることができる。これにより、ボンディングワイヤの接続の信頼性を向上することができ、また、半導体装置の電気的特性を向上することができる。   In the present embodiment, as in the first embodiment, the leads 74 and 75 are extended to a position relatively close to the tab 7 and the semiconductor chip 3 having a relatively large size is mounted on the tab 7. In this case, the leads 74 and 75 are extended below the semiconductor chip 3, and the other end of the bonding wire 6 having one end connected to the electrode 3 a of the semiconductor chip 3 is connected to the upper surfaces 74 a and 75 a of the leads 74 and 75. ing. For this reason, when a relatively small semiconductor chip is mounted on the tab 7, the bonding wire 6 is connected to the upper surface 4a of the leads 74 and 75 in the same manner as in FIGS. Can be connected to a position relatively close to the semiconductor chip, for example, in the vicinity of the tip end portions 74d and 75d. Therefore, the length of the bonding wire 6 can be shortened when a semiconductor chip of any size is mounted. As a result, the reliability of bonding wire connection can be improved, and the electrical characteristics of the semiconductor device can be improved.

また、本実施の形態では、上記実施の形態１と同様に、半導体チップ３をタブ７および吊りリード８のアイランド９に接合材１０を介して接着している。封止樹脂部２の形成のためのモールド工程において、半導体チップ３がタブ７およびアイランド９に固定されるので、上記実施の形態１と同様に、半導体チップ３が傾くのを抑制または防止することができる。このため、半導体チップ３とリード７４，７５とが接触した状態で封止樹脂部２が形成されてしまうのを防止でき、半導体装置の製造歩留りを向上することができる。   In the present embodiment, as in the first embodiment, the semiconductor chip 3 is bonded to the tabs 7 and the islands 9 of the suspension leads 8 via the bonding material 10. In the molding process for forming the sealing resin portion 2, since the semiconductor chip 3 is fixed to the tab 7 and the island 9, it is possible to suppress or prevent the semiconductor chip 3 from being inclined as in the first embodiment. Can do. For this reason, it can prevent that the sealing resin part 2 is formed in the state which the semiconductor chip 3 and the leads 74 and 75 contacted, and can improve the manufacture yield of a semiconductor device.

また、本実施の形態においても、上記実施の形態１〜３と同様にしてボンディングワイヤ６の接続工程を行うことで、ボンディングワイヤ６と半導体チップ３の電極３ａとのボンダビリティを向上し、接続強度を高めることができる。これにより、半導体装置の信頼性を向上し、半導体装置の製造歩留りを向上することができる。   Also in the present embodiment, the bonding wire 6 is connected in the same manner as in the first to third embodiments, so that the bondability between the bonding wire 6 and the electrode 3a of the semiconductor chip 3 is improved. Strength can be increased. Thereby, the reliability of the semiconductor device can be improved and the manufacturing yield of the semiconductor device can be improved.

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

本発明は、例えばＱＦＮパッケージ形態の半導体装置に適用して有効である。   The present invention is effective when applied to, for example, a QFN package type semiconductor device.

本発明の一実施の形態である半導体装置の平面透視図である。It is a plane perspective view of the semiconductor device which is one embodiment of the present invention. 本発明の一実施の形態である半導体装置の平面透視図である。It is a plane perspective view of the semiconductor device which is one embodiment of the present invention. 図１の半導体装置の底面図である。FIG. 2 is a bottom view of the semiconductor device of FIG. 1. 図１の半導体装置の断面図である。FIG. 2 is a cross-sectional view of the semiconductor device of FIG. 1. 図１の半導体装置の断面図である。FIG. 2 is a cross-sectional view of the semiconductor device of FIG. 1. リードフレームの要部平面図である。It is a principal part top view of a lead frame. 本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。It is principal part sectional drawing in the manufacturing process of the semiconductor device which is one embodiment of this invention. 図７の製造工程中の要部断面図である。It is principal part sectional drawing in the manufacturing process of FIG. 図７に続く半導体装置の製造工程中における要部断面図である。FIG. 8 is an essential part cross sectional view of the semiconductor device during a manufacturing step following FIG. 7; 図８に続く半導体装置の製造工程中における要部断面図である。FIG. 9 is an essential part cross sectional view of the semiconductor device during a manufacturing step following FIG. 8; 図１０の製造工程中の要部断面図である。It is principal part sectional drawing in the manufacturing process of FIG. 本発明の他の実施の形態の半導体装置の断面図である。It is sectional drawing of the semiconductor device of other embodiment of this invention. 小さな寸法の半導体チップを搭載して製造した半導体装置の平面透視図である。It is a plane perspective view of a semiconductor device manufactured by mounting a semiconductor chip of a small size. 図１３の半導体装置の断面図である。It is sectional drawing of the semiconductor device of FIG. 封止樹脂の形成工程の説明図である。It is explanatory drawing of the formation process of sealing resin. 封止樹脂の形成工程の説明図である。It is explanatory drawing of the formation process of sealing resin. 封止樹脂の形成工程の説明図である。It is explanatory drawing of the formation process of sealing resin. 封止樹脂の形成工程の説明図である。It is explanatory drawing of the formation process of sealing resin. ワイヤボンディング工程の説明図である。It is explanatory drawing of a wire bonding process. ワイヤボンディング工程の説明図である。It is explanatory drawing of a wire bonding process. ワイヤボンディング工程の説明図である。It is explanatory drawing of a wire bonding process. 本発明の他の実施の形態におけるワイヤボンディング工程の説明図である。It is explanatory drawing of the wire bonding process in other embodiment of this invention. 本発明の他の実施の形態におけるワイヤボンディング工程の説明図である。It is explanatory drawing of the wire bonding process in other embodiment of this invention. 本発明の他の実施の形態におけるワイヤボンディング工程の説明図である。It is explanatory drawing of the wire bonding process in other embodiment of this invention. 本発明の他の実施の形態におけるワイヤボンディング工程の説明図である。It is explanatory drawing of the wire bonding process in other embodiment of this invention. 本発明の他の実施の形態におけるワイヤボンディング工程の説明図である。It is explanatory drawing of the wire bonding process in other embodiment of this invention. 本発明の他の実施の形態である半導体装置の平面透視図である。It is a plane perspective view of the semiconductor device which is other embodiments of the present invention. 本発明の他の実施の形態である半導体装置の平面透視図である。It is a plane perspective view of the semiconductor device which is other embodiments of the present invention. 図２７の半導体装置の底面図である。FIG. 28 is a bottom view of the semiconductor device of FIG. 27. 図２７の半導体装置の断面図である。It is sectional drawing of the semiconductor device of FIG. 図２７の半導体装置の断面図である。It is sectional drawing of the semiconductor device of FIG. 図２７の半導体装置の断面図である。It is sectional drawing of the semiconductor device of FIG.

符号の説明Explanation of symbols

１ 半導体装置
１ａ 半導体装置
１ｂ 半導体装置
１ｃ 半導体装置
２ 封止樹脂部
２ａ 裏面
２ｂ 切断面
２ｅ 樹脂材料
３ 半導体チップ
３ａ 電極
３ｂ 半導体チップ
３ｃ 電極
３ｄ 裏面
４ リード
４ａ 上面
４ｂ 下部露出面
４ｃ 切断面
４ｄ 先端部
４ｅ 屈曲部
６ ボンディングワイヤ
７ タブ
７ａ 下面
８ 吊りリード
８ａ 屈曲部
８ｂ 下部露出面
８ｃ 切断面
９ アイランド
１０ 接合材
２１ リードフレーム
２２ モールドライン
２３ フレーム枠
３１ 上金型
３２ 下金型
３３ キャビティ
４１ ヒートブロック
４２ 段差
４３ 窪み部
４４ 吸着穴
４５ 治具
５１ ヒートブロック
５２ 段差
５３ 窪み部
６１ ヒートブロック
６２ 段差
６３ 窪み部
６５ 赤外線加熱装置
７４ リード
７４ａ 上面
７４ｂ 下部露出面
７４ｄ 先端部
７５ リード
７５ａ 上面
７５ｂ 下部露出面
７５ｄ 先端部 DESCRIPTION OF SYMBOLS 1 Semiconductor device 1a Semiconductor device 1b Semiconductor device 1c Semiconductor device 2 Sealing resin part 2a Back surface 2b Cut surface 2e Resin material 3 Semiconductor chip 3a Electrode 3b Semiconductor chip 3c Electrode 3d Back surface 4 Lead 4a Upper surface 4b Lower exposed surface 4c Cut surface 4d Tip Part 4e Bending part 6 Bonding wire 7 Tab 7a Lower surface 8 Hanging lead 8a Bending part 8b Lower exposed surface 8c Cut surface 9 Island 10 Bonding material 21 Lead frame 22 Mold line 23 Frame frame 31 Upper mold 32 Lower mold 33 Cavity 41 Heat Block 42 Step 43 Depression 44 Suction hole 45 Jig 51 Heat block 52 Step 53 Depression 61 Heat block 62 Step 63 Depression 65 Infrared heating device 74 Lead 74a Upper surface 74b Lower exposed surface 74d Tip 75 Lead 75a Upper surface 75b Lower exposed Surface 7 d tip

Claims (18)

複数の電極を有する半導体チップと、
前記半導体チップを搭載するチップ搭載部と、
導電体により形成され、前記チップ搭載部の周囲に配置された複数のリード部と、
前記複数のリード部と前記半導体チップの前記複数の電極とを電気的に接続する複数のワイヤと、
一端が前記チップ搭載部に接続して前記チップ搭載部の外方に向かって延在する複数の導体部と、
前記半導体チップ、前記チップ搭載部、前記複数のワイヤ、前記複数のリード部および前記複数の導体部を封止する封止樹脂部と、
を具備し、
前記複数のリード部の前記チップ搭載部に対向する側の端部は前記半導体チップの下方に位置し、前記複数の導体部は幅広部を有し、前記半導体チップは前記チップ搭載部と前記複数の導体部の前記幅広部とに接合材を介して接合されていることを特徴とする半導体装置。 A semiconductor chip having a plurality of electrodes;
A chip mounting portion for mounting the semiconductor chip;
A plurality of lead portions formed of a conductor and disposed around the chip mounting portion;
A plurality of wires that electrically connect the plurality of lead portions and the plurality of electrodes of the semiconductor chip;
A plurality of conductor portions having one end connected to the chip mounting portion and extending outward from the chip mounting portion;
A sealing resin portion for sealing the semiconductor chip, the chip mounting portion, the plurality of wires, the plurality of lead portions, and the plurality of conductor portions;
Comprising
Ends of the plurality of lead portions on the side facing the chip mounting portion are located below the semiconductor chip, the plurality of conductor portions have wide portions, and the semiconductor chip includes the chip mounting portion and the plurality of lead portions. A semiconductor device characterized in that it is joined to the wide portion of the conductor portion via a joining material. 請求項１記載の半導体装置において、
前記複数の導体部は前記チップ搭載部から離れた位置に前記幅広部を有していることを特徴とする半導体装置。 The semiconductor device according to claim 1,
The semiconductor device, wherein the plurality of conductor portions have the wide portion at a position away from the chip mounting portion. 請求項１記載の半導体装置において、
前記複数のワイヤの長さは、０．２ｍｍ〜２．５ｍｍの範囲内であることを特徴とする半導体装置。 The semiconductor device according to claim 1,
A length of the plurality of wires is in a range of 0.2 mm to 2.5 mm. 請求項１記載の半導体装置において、
前記複数の導体部は、前記半導体装置を製造する際に用いられたリードフレームに前記チップ搭載部を支持するために用いられる導体部からなることを特徴とする半導体装置。 The semiconductor device according to claim 1,
The semiconductor device according to claim 1, wherein the plurality of conductor portions include conductor portions used to support the chip mounting portion on a lead frame used when manufacturing the semiconductor device. 複数の電極を有する半導体チップと、
導体部を介して互いに連結され、その上に接合材を介して前記半導体チップを搭載する複数のチップ搭載部と、
導電体により形成され、それぞれ一部が前記半導体チップの下方に位置する複数のリード部と、
前記複数のリード部と前記半導体チップの前記複数の電極とを電気的に接続する複数のワイヤと、
前記半導体チップ、前記チップ搭載部、前記複数のワイヤおよび前記複数のリード部を封止する封止樹脂部と、
を具備することを特徴とする半導体装置。 A semiconductor chip having a plurality of electrodes;
A plurality of chip mounting portions that are connected to each other via a conductor portion and on which the semiconductor chip is mounted via a bonding material;
A plurality of lead portions each formed of a conductor, each of which is located below the semiconductor chip;
A plurality of wires that electrically connect the plurality of lead portions and the plurality of electrodes of the semiconductor chip;
A sealing resin portion for sealing the semiconductor chip, the chip mounting portion, the plurality of wires, and the plurality of lead portions;
A semiconductor device comprising: 請求項５記載の半導体装置において、
前記複数のワイヤの長さは、０．２ｍｍ〜２．５ｍｍの範囲内であることを特徴とする半導体装置。 The semiconductor device according to claim 5.
A length of the plurality of wires is in a range of 0.2 mm to 2.5 mm. （ａ）リードフレームを準備する工程、
（ｂ）前記リードフレームのチップ搭載部上に複数の電極を有する半導体チップを搭載する工程、
（ｃ）前記リードフレームの複数のリード部と前記半導体チップの前記複数の電極とを複数のワイヤを介して電気的に接続する工程、
（ｄ）前記半導体チップ、前記チップ搭載部、前記複数のワイヤおよび前記複数のリード部を封止する封止樹脂部を形成する工程、
（ｅ）前記リードフレームを切断する工程、
を有し、
前記（ｂ）工程では、前記複数のリード部の前記チップ搭載部に対向する側の端部が前記半導体チップの下方に位置するように、前記半導体チップが前記チップ搭載部上に搭載され、
前記（ｃ）工程では、前記複数のリード部を加熱し、前記半導体チップを前記複数のリード部に接触させることを特徴とする半導体装置の製造方法。 (A) a step of preparing a lead frame;
(B) mounting a semiconductor chip having a plurality of electrodes on the chip mounting portion of the lead frame;
(C) electrically connecting a plurality of lead portions of the lead frame and the plurality of electrodes of the semiconductor chip via a plurality of wires;
(D) forming a sealing resin portion for sealing the semiconductor chip, the chip mounting portion, the plurality of wires, and the plurality of lead portions;
(E) cutting the lead frame;
Have
In the step (b), the semiconductor chip is mounted on the chip mounting portion such that end portions of the plurality of lead portions facing the chip mounting portion are positioned below the semiconductor chip,
In the step (c), the plurality of lead portions are heated, and the semiconductor chip is brought into contact with the plurality of lead portions. 請求項７記載の半導体装置の製造方法において、
前記（ｃ）工程では、前記複数のリード部を接触式の加熱装置により加熱することを特徴とする半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 7.
In the step (c), the plurality of lead portions are heated by a contact heating device. 請求項７記載の半導体装置の製造方法において、
前記（ｃ）工程では、前記半導体チップに接触する前記複数のリード部を介して前記半導体チップを加熱することを特徴とする半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 7.
In the step (c), the semiconductor chip is heated through the plurality of lead portions in contact with the semiconductor chip. 請求項７記載の半導体装置の製造方法において、
前記（ｃ）工程では、前記チップ搭載部の下面を吸着することを特徴とする半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 7.
In the step (c), the lower surface of the chip mounting portion is adsorbed. 請求項７記載の半導体装置の製造方法において、
前記（ｃ）工程では、加熱された前記複数のリード部に前記半導体チップを接触させた状態で、前記複数のリード部と前記半導体チップの前記複数の電極とを前記複数のワイヤを介して電気的に接続することを特徴とする半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 7.
In the step (c), the plurality of lead portions and the plurality of electrodes of the semiconductor chip are electrically connected via the plurality of wires while the semiconductor chip is in contact with the plurality of heated lead portions. A method for manufacturing a semiconductor device, characterized in that the semiconductor device is connected. 請求項７記載の半導体装置の製造方法において、
前記（ｃ）工程では、前記半導体チップの前記各電極に前記ワイヤを接続する毎に、前記半導体チップが前記複数のリード部に接触することを特徴とする半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 7.
In the step (c), each time the wire is connected to each electrode of the semiconductor chip, the semiconductor chip contacts the plurality of lead portions. 請求項７記載の半導体装置の製造方法において、
前記（ｃ）工程では、前記半導体チップの前記各電極に前記ワイヤを接続する毎に、前記チップ搭載部および前記半導体チップが下降して前記半導体チップが前記複数のリード部に接触することを特徴とする半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 7.
In the step (c), each time the wire is connected to each electrode of the semiconductor chip, the chip mounting portion and the semiconductor chip are lowered and the semiconductor chip is in contact with the plurality of lead portions. A method for manufacturing a semiconductor device. （ａ）リードフレームを準備する工程、
（ｂ）前記リードフレームのチップ搭載部上に複数の電極を有する半導体チップを搭載する工程、
（ｃ）前記リードフレームの複数のリード部と前記半導体チップの前記複数の電極とを複数のワイヤを介して電気的に接続する工程、
（ｄ）前記半導体チップ、前記チップ搭載部、前記複数のワイヤおよび前記複数のリード部を封止する封止樹脂部を形成する工程、
（ｅ）前記リードフレームを切断する工程、
を有し、
前記（ｂ）工程では、前記複数のリード部の前記チップ搭載部に対向する側の端部が前記半導体チップの下方に位置するように、前記半導体チップが前記チップ搭載部上に搭載され、
前記（ｃ）工程では、非接触式の加熱装置によって前記半導体チップを加熱することを特徴とする半導体装置の製造方法。 (A) a step of preparing a lead frame;
(B) mounting a semiconductor chip having a plurality of electrodes on the chip mounting portion of the lead frame;
(C) electrically connecting a plurality of lead portions of the lead frame and the plurality of electrodes of the semiconductor chip via a plurality of wires;
(D) forming a sealing resin portion for sealing the semiconductor chip, the chip mounting portion, the plurality of wires, and the plurality of lead portions;
(E) cutting the lead frame;
Have
In the step (b), the semiconductor chip is mounted on the chip mounting portion such that end portions of the plurality of lead portions facing the chip mounting portion are positioned below the semiconductor chip,
In the step (c), the semiconductor chip is heated by a non-contact type heating device. 請求項１４記載の半導体装置の製造方法において、
前記非接触式の加熱装置は、赤外線加熱装置であることを特徴とする半導体装置の製造方法。 15. The method of manufacturing a semiconductor device according to claim 14,
The method of manufacturing a semiconductor device, wherein the non-contact type heating device is an infrared heating device. 請求項１４記載の半導体装置の製造方法において、
前記（ｃ）工程では、前記チップ搭載部の下面を保持しながら、前記複数のリード部と前記半導体チップの前記複数の電極とを前記複数のワイヤを介して電気的に接続することを特徴とする半導体装置の製造方法。 15. The method of manufacturing a semiconductor device according to claim 14,
In the step (c), the plurality of lead portions and the plurality of electrodes of the semiconductor chip are electrically connected through the plurality of wires while holding the lower surface of the chip mounting portion. A method for manufacturing a semiconductor device. 請求項１４記載の半導体装置の製造方法において、
前記（ｃ）工程では、前記半導体チップは前記複数のリード部に接触しないことを特徴とする半導体装置の製造方法。 15. The method of manufacturing a semiconductor device according to claim 14,
In the step (c), the semiconductor chip does not contact the plurality of lead portions. 請求項１４記載の半導体装置の製造方法において、
前記（ｃ）工程では、前記複数のリード部を接触式の加熱装置により加熱することを特徴とする半導体装置の製造方法。

15. The method of manufacturing a semiconductor device according to claim 14,
In the step (c), the plurality of lead portions are heated by a contact heating device.

JP2003337955A 2003-09-29 2003-09-29 Semiconductor device and its manufacturing method Pending JP2005109007A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003337955A JP2005109007A (en) 2003-09-29 2003-09-29 Semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003337955A JP2005109007A (en) 2003-09-29 2003-09-29 Semiconductor device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2005109007A true JP2005109007A (en) 2005-04-21

Family

ID=34533624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003337955A Pending JP2005109007A (en) 2003-09-29 2003-09-29 Semiconductor device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2005109007A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099709A (en) * 2007-10-16 2009-05-07 Nec Electronics Corp Semiconductor device
US8008132B2 (en) 2007-12-28 2011-08-30 Sandisk Technologies Inc. Etched surface mount islands in a leadframe package
JP2013135025A (en) * 2011-12-26 2013-07-08 Dainippon Printing Co Ltd Lead frame for semiconductor device manufacturing and semiconductor device manufacturing method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099709A (en) * 2007-10-16 2009-05-07 Nec Electronics Corp Semiconductor device
US7705437B2 (en) 2007-10-16 2010-04-27 Nec Electronics Corporation Semiconductor device
US8008132B2 (en) 2007-12-28 2011-08-30 Sandisk Technologies Inc. Etched surface mount islands in a leadframe package
US8659133B2 (en) 2007-12-28 2014-02-25 Sandisk Technologies Inc. Etched surface mount islands in a leadframe package
JP2013135025A (en) * 2011-12-26 2013-07-08 Dainippon Printing Co Ltd Lead frame for semiconductor device manufacturing and semiconductor device manufacturing method

Similar Documents

Publication Publication Date Title
JP3205235B2 (en) Lead frame, resin-encapsulated semiconductor device, method of manufacturing the same, and mold for manufacturing semiconductor device used in the manufacturing method
JP4149439B2 (en) Semiconductor device
JP5001872B2 (en) Semiconductor device
CN100541748C (en) Lead frame, semiconductor die package, and the manufacture method of this encapsulation
JP2972096B2 (en) Resin-sealed semiconductor device
JP2012015202A (en) Semiconductor device, and method of manufacturing the same
JP6092084B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP6909630B2 (en) Semiconductor device
US20090206459A1 (en) Quad flat non-leaded package structure
KR100364978B1 (en) Clamp and Heat Block for Wire Bonding in Semiconductor Package
KR100782225B1 (en) Lead frame having recessed diepad and semiconductor package
JP2005167292A (en) Lead frame and manufacturing method of the same and resin sealed semiconductor device and manufacturing method of the same
JP6909629B2 (en) Semiconductor device
JP2005109007A (en) Semiconductor device and its manufacturing method
JP4366472B2 (en) Semiconductor device
JP2001177007A (en) Semiconductor device and manufacturing method thereof
JP2005150294A (en) Semiconductor device and its manufacturing method
JP3034517B1 (en) Semiconductor device and manufacturing method thereof
KR20020093250A (en) ELP type leadframe and ELP using the same
KR100819794B1 (en) Lead-frame and method for manufacturing semi-conductor package using such
JP2001015669A (en) Lead frame, resin sealed semiconductor device using the same, and its manufacture
KR101491258B1 (en) Lead frame manufacturing method
JP2005303169A (en) Semiconductor devide and manufacturing method of the same
JPH0366150A (en) Semiconductor integrated circuit device
JP2010278308A (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091020