JP2005108224A - 改良型ｒａｉｄメモリ・システム - Google Patents
改良型ｒａｉｄメモリ・システム Download PDFInfo
- Publication number
- JP2005108224A JP2005108224A JP2004276485A JP2004276485A JP2005108224A JP 2005108224 A JP2005108224 A JP 2005108224A JP 2004276485 A JP2004276485 A JP 2004276485A JP 2004276485 A JP2004276485 A JP 2004276485A JP 2005108224 A JP2005108224 A JP 2005108224A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- parity
- controller
- data
- raid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 186
- 238000000034 method Methods 0.000 claims description 6
- 239000003795 chemical substances by application Substances 0.000 description 11
- 238000012546 transfer Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
【課題】 メモリ・コントローラ・レベルのＲＡＩＤに必要とされる追加のチップおよびシステムの複雑化を防ぐ。
【解決手段】 本発明にかかるメモリシステムにおいて、第１のデータ・メモリは、第１のメモリ・コントローラに、第２のデータ・メモリは、第２のメモリ・コントローラに、パリティ・メモリは、パリティ・コントローラに結合され、パリティ・コントローラは、第１および第２のメモリ・コントローラに直接結合される。パリティ・データ制御ロジックは、第１および第２のデータ・メモリ内のデータと関連付けられたパリティ情報を記憶して取り出し、パリティ・データ制御ロジックは、第１のデータ・メモリ内のデータと関連付けられたパリティ・データを、前記第２のデータ・メモリ内のデータと関連付けられたパリティ・データと、パリティ・メモリ内でインタリーブする。
【選択図】図２
【解決手段】 本発明にかかるメモリシステムにおいて、第１のデータ・メモリは、第１のメモリ・コントローラに、第２のデータ・メモリは、第２のメモリ・コントローラに、パリティ・メモリは、パリティ・コントローラに結合され、パリティ・コントローラは、第１および第２のメモリ・コントローラに直接結合される。パリティ・データ制御ロジックは、第１および第２のデータ・メモリ内のデータと関連付けられたパリティ情報を記憶して取り出し、パリティ・データ制御ロジックは、第１のデータ・メモリ内のデータと関連付けられたパリティ・データを、前記第２のデータ・メモリ内のデータと関連付けられたパリティ・データと、パリティ・メモリ内でインタリーブする。
【選択図】図２
Description
本発明は、改良されたＲＡＩＤメモリ・システムに関する。
ＲＡＩＤ（ｒｅｄｕｎｄａｎｔ ａｒｒａｙ ｏｆ ｉｎｅｘｐｅｎｓｉｖｅ ｄｉｓｋｓ）は、大容量記憶装置の入出力性能と信頼性を高めるために使用される技術であることは既知である。
ＲＡＩＤアレイは、冗長アーキテクチャを使用することによって故障許容（ｆａｕｌｔ ｔｏｌｅｒａｎｃｅ）を実現しており、ＲＡＩＤアレイを制御するディスク・コントローラは、ＲＡＩＤコントローラと呼ばれる。
ＲＡＩＤシステムにおいて、１つまたは複数の記憶ユニットが故障した場合でもデータへの即時アクセスを実現するために、データが複数の記憶ユニット（例えば、ディスク）に記憶される。
ＲＡＩＤアレイは、冗長アーキテクチャを使用することによって故障許容（ｆａｕｌｔ ｔｏｌｅｒａｎｃｅ）を実現しており、ＲＡＩＤアレイを制御するディスク・コントローラは、ＲＡＩＤコントローラと呼ばれる。
ＲＡＩＤシステムにおいて、１つまたは複数の記憶ユニットが故障した場合でもデータへの即時アクセスを実現するために、データが複数の記憶ユニット（例えば、ディスク）に記憶される。
ＲＡＩＤ技術の基本は、「ストライピング」であり、これは、複数の記憶ユニットを論理記憶ユニットの結合する特定の方法を指す。
ストライピングは、各ドライブの記憶空間を、１セクタ（５１２バイト）の小さなものや数メガバイトの大きなものでよい「ストライプ」に区分する。
次に、そのようなストライプは、回転順序でインタリーブされ、それにより、結合された空間は、各ドライブからのストライプから交互に構成される。
ストライピングは、各ドライブの記憶空間を、１セクタ（５１２バイト）の小さなものや数メガバイトの大きなものでよい「ストライプ」に区分する。
次に、そのようなストライプは、回転順序でインタリーブされ、それにより、結合された空間は、各ドライブからのストライプから交互に構成される。
ＲＡＩＤコントローラの１つの大きなタスクは、ハードウェア障害によって生じるデータ損失を防ぐことである。
ＲＡＩＤコントローラは、様々な組の機能を提供する様々な「レベル」で定義されてきた。
ＲＡＩＤコントローラは、様々な組の機能を提供する様々な「レベル」で定義されてきた。
ＲＡＩＤレベル０は、ＲＡＩＤ０とも呼ばれ、複数のディスクを、個々のディスクの容量の和と等しい容量の１つの仮想ディスクとして表すストライプ・セットからなる。
ストライプ・セットの信頼性は、その最も信頼性の低い構成要素よりも低い。
ＲＡＩＤ０は、冗長性を提供しないため、真の冗長コントローラではない。
しかしながら、並列転送技術の使用は、安価であり従って多くの低コスト・ユーザにとって魅力的な性能重視のアーキテクチャである。
ストライプ・セットの信頼性は、その最も信頼性の低い構成要素よりも低い。
ＲＡＩＤ０は、冗長性を提供しないため、真の冗長コントローラではない。
しかしながら、並列転送技術の使用は、安価であり従って多くの低コスト・ユーザにとって魅力的な性能重視のアーキテクチャである。
ＲＡＩＤレベル１は、ＲＡＩＤ１とも呼ばれ、記憶ユニットのミラー化された１組の仮想記憶ユニットを作成する。
ミラーリングは、複製のデータを記憶するがコンピュータには１つの記憶ユニットとして見える１対の記憶ユニット上で実施される。
１つのミラー化された記憶ユニット対の中でストライピングは使用されないが、複数のＲＡＩＤＩアレイをストライピングして１つの大きなアレイを作成することができる。
ＲＡＩＤ１は、高い信頼性を提供する。
ミラーリングは、複製のデータを記憶するがコンピュータには１つの記憶ユニットとして見える１対の記憶ユニット上で実施される。
１つのミラー化された記憶ユニット対の中でストライピングは使用されないが、複数のＲＡＩＤＩアレイをストライピングして１つの大きなアレイを作成することができる。
ＲＡＩＤ１は、高い信頼性を提供する。
ＲＡＩＤレベル２は、ＲＡＩＤ２とも呼ばれ、ハミング符号化を使用して誤り検出および訂正機能をアレイに提供するする並列アクセス・アレイである。
これは、高価な手法で、一般に使用されない。
これは、高価な手法で、一般に使用されない。
ＲＡＩＤレベル３は、ＲＡＩＤ３とも呼ばれ、高いデータ転送率に最適化されており、パリティを有する並列転送技術である。
各データ・セクタが細分され、データがすべてのデータ記憶ユニットに分散され、冗長データが専用パリティ記憶ユニットに記憶される。
当業者に理解されるように、信頼性は単一の記憶ユニットよりもはるかに高い。
各データ・セクタが細分され、データがすべてのデータ記憶ユニットに分散され、冗長データが専用パリティ記憶ユニットに記憶される。
当業者に理解されるように、信頼性は単一の記憶ユニットよりもはるかに高い。
ＲＡＩＤレベル４は、ＲＡＩＤ４とも呼ばれ、いくつかの点でＲＡＩＤ３と類似している。
ＲＡＩＤ３と同様に、冗長データが、個別のパリティ記憶ユニットに記憶される。
ＲＡＩＤ４は、個別の記憶ユニット駆動アクチュエータの動作を「切り離し」、各ディスクに大きい方の最小量のデータを読み書きすることによって、ＲＡＩＤ３システムの小さなファイルのランダム読み出し性能を改善する。
この機能は、高い入出力読み出し速度を可能にするが、書き込み速度はあまり速くない。
ＲＡＩＤ４は、主に、読み出しが多くかつ高いデータ転送速度を必要としないシステムに適している。
ＲＡＩＤ３と同様に、冗長データが、個別のパリティ記憶ユニットに記憶される。
ＲＡＩＤ４は、個別の記憶ユニット駆動アクチュエータの動作を「切り離し」、各ディスクに大きい方の最小量のデータを読み書きすることによって、ＲＡＩＤ３システムの小さなファイルのランダム読み出し性能を改善する。
この機能は、高い入出力読み出し速度を可能にするが、書き込み速度はあまり速くない。
ＲＡＩＤ４は、主に、読み出しが多くかつ高いデータ転送速度を必要としないシステムに適している。
ＲＡＩＤレベル５は、ＲＡＩＤ５とも呼ばれ、回転パリティ（ｒｏｔａｔｉｎｇ ｐａｒｉｔｙ）を有する個別のアクセス・アレイである。
データ・セクタは、ディスク・ストライピング・システムと同じように分散されるが、冗長情報は、ＲＡＩＤ３やＲＡＩＤ４システムのような１つのパリティ記憶ユニットに記憶されるのではなく、複数のアレイ・メンバ全体にユーザ・データが分散される。
これにより、１つの専用パリティ記憶ユニットを使用するＲＡＩＤ４コントローラと関連した書き込みボトルネックがなくなる。
ＲＡＩＤ５アレイは、高いデータ信頼性、高いデータ転送速度、および高い入出力速度能力を有する。
データ・セクタは、ディスク・ストライピング・システムと同じように分散されるが、冗長情報は、ＲＡＩＤ３やＲＡＩＤ４システムのような１つのパリティ記憶ユニットに記憶されるのではなく、複数のアレイ・メンバ全体にユーザ・データが分散される。
これにより、１つの専用パリティ記憶ユニットを使用するＲＡＩＤ４コントローラと関連した書き込みボトルネックがなくなる。
ＲＡＩＤ５アレイは、高いデータ信頼性、高いデータ転送速度、および高い入出力速度能力を有する。
以上、一般に、ディスク・ドライブ市場におけるＲＡＩＤシステムを説明した。
しかしながら、ＲＡＩＤシステムは、ディスク・ドライブ市場から半導体メモリ市場に拡張されてきていることは既知である。
したがって、ＲＡＩＤシステムは、磁気ドライブと光学ドライブだけでなくシリコン・メモリでも実現されることが知られている。
そのような従来のＲＡＩＤメモリ・システムを示すブロック図である図１を参照されたい。
しかしながら、ＲＡＩＤシステムは、ディスク・ドライブ市場から半導体メモリ市場に拡張されてきていることは既知である。
したがって、ＲＡＩＤシステムは、磁気ドライブと光学ドライブだけでなくシリコン・メモリでも実現されることが知られている。
そのような従来のＲＡＩＤメモリ・システムを示すブロック図である図１を参照されたい。
図１に示したように、既知のＲＡＩＤメモリ・システムは、ＲＡＩＤメモリ６１とパリティ・メモリ６３に結合されたＲＡＩＤメモリ・コントローラ１０を含み、ＲＡＩＤメモリ６１は、ＤＲＡＭなどの様々なタイプのメモリの任意のタイプでよい。
また、一般に参照されるタイプのＲＡＩＤメモリは、ＤＩＭＭ（ｄｕａｌ ｉｎｌｉｎｅ ｍｅｍｏｒｙ ｍｏｄｕｌｅ）メモリである。
図１には、ホスト１０２とシステム・バス１０５も示されている。
ホスト１０２とＲＡＩＤメモリ６１の間で送られる情報またはデータは、ＲＡＩＤメモリ・コントローラ１０を介して送られる。
ＲＡＩＤメモリ・コントローラへの内部には、ＲＡＩＤメモリ６１内に記憶されたデータのパリティ情報を生成する論理回路がある。
図１に示したシステムの構造と動作に関する詳細は、周知であり、本明細書において説明されなくてもよい。
また、一般に参照されるタイプのＲＡＩＤメモリは、ＤＩＭＭ（ｄｕａｌ ｉｎｌｉｎｅ ｍｅｍｏｒｙ ｍｏｄｕｌｅ）メモリである。
図１には、ホスト１０２とシステム・バス１０５も示されている。
ホスト１０２とＲＡＩＤメモリ６１の間で送られる情報またはデータは、ＲＡＩＤメモリ・コントローラ１０を介して送られる。
ＲＡＩＤメモリ・コントローラへの内部には、ＲＡＩＤメモリ６１内に記憶されたデータのパリティ情報を生成する論理回路がある。
図１に示したシステムの構造と動作に関する詳細は、周知であり、本明細書において説明されなくてもよい。
本明細書に示した目的に関連するものは、ホスト１０２、ＲＡＩＤメモリ・コントローラ１０、およびＲＡＩＤメモリ６１の縦の関係である。
通信チャネル７２、７３および７４のチャネル幅が大きくなるほど、ＲＡＩＤメモリ・コントローラ１０のピン数も増える。
製造コストのため、周知のように、このピン数が増えると、ＲＡＩＤメモリ・コントローラ１０の構成要素のコストが大幅に上昇することがある。
通信チャネル７２、７３および７４のチャネル幅が大きくなるほど、ＲＡＩＤメモリ・コントローラ１０のピン数も増える。
製造コストのため、周知のように、このピン数が増えると、ＲＡＩＤメモリ・コントローラ１０の構成要素のコストが大幅に上昇することがある。
さらに、既知のメモリＲＡＩＤシステムおよびソリューションは、ＤＩＭＭバス・レベルではなくメモリ・コントローラ・レベルでＲＡＩＤを提供する。
これは、残念ながら、階層構造のレベルの追加と、追加のチップおよびシステムの複雑さを必要とする。
これは、残念ながら、階層構造のレベルの追加と、追加のチップおよびシステムの複雑さを必要とする。
したがって、従来技術のシステムの以上その他の欠点に有効に対処するシステムを提供することが望ましい。
この点で、本発明の実施形態は、メモリ・システムを広く対象とする。
１つの実施形態において、第１のデータ・メモリが、第１のメモリ・コントローラに結合され、第２のデータ・メモリが、第２のメモリ・コントローラに結合されている。
パリティ・メモリが、パリティ・コントローラに結合され、パリティ・コントローラが、第１のメモリ・コントローラと第２のメモリ・コントローラに直接結合されている。
パリティ・データ制御ロジックは、第１のデータ・メモリと第２のデータ・メモリの両方に記憶されたデータと関連付けられたパリティ情報を記憶し取り出すように構成されており、パリティ・データ制御ロジックは、第１のデータ・メモリに記憶されたデータと関連付けられたパリティ・データを、前記第２のデータ・メモリに記憶されたデータと関連付けられたパリティ・データと、パリティ・メモリ内でインタリーブするように構成されている。
この点で、本発明の実施形態は、メモリ・システムを広く対象とする。
１つの実施形態において、第１のデータ・メモリが、第１のメモリ・コントローラに結合され、第２のデータ・メモリが、第２のメモリ・コントローラに結合されている。
パリティ・メモリが、パリティ・コントローラに結合され、パリティ・コントローラが、第１のメモリ・コントローラと第２のメモリ・コントローラに直接結合されている。
パリティ・データ制御ロジックは、第１のデータ・メモリと第２のデータ・メモリの両方に記憶されたデータと関連付けられたパリティ情報を記憶し取り出すように構成されており、パリティ・データ制御ロジックは、第１のデータ・メモリに記憶されたデータと関連付けられたパリティ・データを、前記第２のデータ・メモリに記憶されたデータと関連付けられたパリティ・データと、パリティ・メモリ内でインタリーブするように構成されている。
本明細書に含まれその一部分を構成する添付図面は、本発明のいくつかの態様を示し、説明と共に本発明の原理を説明する働きをする。
本明細書で説明するように、本発明の様々な態様および実施形態がある。
１つの実施形態により、本発明は、独特なＲＡＩＤメモリ・システムを対象とする。
１つの実施形態により、本発明は、独特なＲＡＩＤメモリ・システムを対象とする。
次に、図２を参照すると、この図は、メモリ２０２、２０４、２０６および２０８に対するデータ・アクセスを制御する連動するメモリ・コントローラＤ０およびＤ１を有するシステムの１つの実施形態を示す。
図２に示したシステムの１つの独特な態様は、システム・バス１０５の分割に関する。
この点において、各メモリ・コントローラＤ０およびＤ１は、システム・バス１０５の一部分だけに直接結合されている。
別個のチップ間バス２１０が、コントローラＤ０とＤ１の間の直通通信を提供する。
システム・バス１０５からチップＤ０に送られた情報は、必要に応じて、このチップ間バス２１０を介してチップＤ１に送られることがある。
図２に示し、この図に示した様々な構成要素間で情報を通信する方法を含むシステムの実施形態は、２００３年７月３０日に出願された「Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ ｗｉｔｈ ａ ｓｃａｌａｂｌｅ ｈｉｇｈ−ｂａｎｄｗｉｄｔｈ ａｒｃｈｉｔｅｃｔｕｒｅ」と題する同時継続米国特許出願第１０／６３０，４６０号に詳しく記載されている。
図２に示したシステムの１つの独特な態様は、システム・バス１０５の分割に関する。
この点において、各メモリ・コントローラＤ０およびＤ１は、システム・バス１０５の一部分だけに直接結合されている。
別個のチップ間バス２１０が、コントローラＤ０とＤ１の間の直通通信を提供する。
システム・バス１０５からチップＤ０に送られた情報は、必要に応じて、このチップ間バス２１０を介してチップＤ１に送られることがある。
図２に示し、この図に示した様々な構成要素間で情報を通信する方法を含むシステムの実施形態は、２００３年７月３０日に出願された「Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ ｗｉｔｈ ａ ｓｃａｌａｂｌｅ ｈｉｇｈ−ｂａｎｄｗｉｄｔｈ ａｒｃｈｉｔｅｃｔｕｒｅ」と題する同時継続米国特許出願第１０／６３０，４６０号に詳しく記載されている。
次に図３を参照すると、この図は、図２に示したシステムを拡張したシステムの実施形態を示す。
この点で、図３に示したシステムは、図２の実施形態に関する説明と同じように、２つのメモリ・コントローラ・チップ３２１および３２３がスプリット・システム・バス１０５を介してホスト１０２と相互通信するＲＡＩＤメモリ・システムを対象としている。
さらに、パリティ・コントローラ・チップ３２０が、メモリ・コントローラ・チップ３２１と３２３の間に挟まれており、チップ間通信リンク３２２および３２４を介してメモリ・コントローラ・チップ３２１および３２３と通信する。
ＲＡＩＤメモリ３３０は、ＲＡＩＤメモリ制御チップ３２０に結合され、様々なデータ・メモリ３０２、３０４、３０６および３０８に記憶されたデータと関連付けられたパリティ情報を記憶する。
図３に示したシステムは、２００３年７月３１日に出願された「Ｉｍｐｒｏｖｅｄ ｍｅｍｏｒｙ ｓｙｓｔｅｍ ａｎｄ ｃｏｎｔｒｏｌｌｅｒ ｆｏｒ ｓａｍｅ」と題する同時係属出願第１０／６３２，１９９号により詳しく既済されている。
この同時係属出願は、参照により本明細書に組み込まれる。
この点で、図３に示したシステムは、図２の実施形態に関する説明と同じように、２つのメモリ・コントローラ・チップ３２１および３２３がスプリット・システム・バス１０５を介してホスト１０２と相互通信するＲＡＩＤメモリ・システムを対象としている。
さらに、パリティ・コントローラ・チップ３２０が、メモリ・コントローラ・チップ３２１と３２３の間に挟まれており、チップ間通信リンク３２２および３２４を介してメモリ・コントローラ・チップ３２１および３２３と通信する。
ＲＡＩＤメモリ３３０は、ＲＡＩＤメモリ制御チップ３２０に結合され、様々なデータ・メモリ３０２、３０４、３０６および３０８に記憶されたデータと関連付けられたパリティ情報を記憶する。
図３に示したシステムは、２００３年７月３１日に出願された「Ｉｍｐｒｏｖｅｄ ｍｅｍｏｒｙ ｓｙｓｔｅｍ ａｎｄ ｃｏｎｔｒｏｌｌｅｒ ｆｏｒ ｓａｍｅ」と題する同時係属出願第１０／６３２，１９９号により詳しく既済されている。
この同時係属出願は、参照により本明細書に組み込まれる。
次に、本発明の実施形態を示す図である図４を参照する。
図４の実施形態は、図３の実施形態と類似しているが、２つのＲＡＩＤメモリ構成要素４３０および４３２を示す。
図４の実施形態において、２つのメモリ・コントローラ４２１および４２３はそれぞれ独立に動作し、それぞれ２つのＤＩＭＭバス４４２、４４４、４４６および４４８と関連付けられている。
２つのメモリ・コントローラ４２１および４２３は、パリティ・コントローラ４２０と相互通信し、パリティ・コントローラ４２０は、ＤＩＭＭバス４５２および４５４を介して２つのＲＡＩＤメモリ４３０および４３２に接続されている。
送られる情報によって、コントローラ・チップ４２１、４２３および４２０は、コントローラ４２１および４２３の適切な動作を促進するために、チップ間リンク４２２および４２４を介して相互通信して入ってくるデータを共用する。
この点で、４２３は、４２１が必要とする情報をシステム・バス１０５から得た場合、その情報を、チップ間バスとパリティ・コントローラＰを介して４２１に送ることができる。
図４の実施形態は、図３の実施形態と類似しているが、２つのＲＡＩＤメモリ構成要素４３０および４３２を示す。
図４の実施形態において、２つのメモリ・コントローラ４２１および４２３はそれぞれ独立に動作し、それぞれ２つのＤＩＭＭバス４４２、４４４、４４６および４４８と関連付けられている。
２つのメモリ・コントローラ４２１および４２３は、パリティ・コントローラ４２０と相互通信し、パリティ・コントローラ４２０は、ＤＩＭＭバス４５２および４５４を介して２つのＲＡＩＤメモリ４３０および４３２に接続されている。
送られる情報によって、コントローラ・チップ４２１、４２３および４２０は、コントローラ４２１および４２３の適切な動作を促進するために、チップ間リンク４２２および４２４を介して相互通信して入ってくるデータを共用する。
この点で、４２３は、４２１が必要とする情報をシステム・バス１０５から得た場合、その情報を、チップ間バスとパリティ・コントローラＰを介して４２１に送ることができる。
１つの実施形態において、メモリ・コントローラ４２１は、その関連付けられたメモリ４０２および４０４に記憶されるデータにＲＡＩＤパリティ計算を実行し、その結果のパリティ・データを、その関連付けられたメモリ４３０および４３２に記憶するためにＲＡＩＤコントローラ４２０に送ることができる。
同様に、メモリ・コントローラ４２３は、その関連付けられたメモリ４３０および４３２に記憶されるデータのＲＡＩＤパリティ計算を実行し、その結果のパリティ・データを、その関連付けられたメモリ４３０および４３２に記憶するためにＲＡＩＤコントローラ４２０に送ることができる。
この実施形態において、コントローラ４２０が、２つの独立したコントローラ４２１および４２３から受け取ったＲＡＩＤパリティ情報は、メモリ４３０および４３２にインターリーブされる。
メモリ４３０および４３２内のパリティ・データ記憶のインタリービングと制御を管理するパリティ・データ制御ロジック４６０が提供される。
同様に、メモリ・コントローラ４２３は、その関連付けられたメモリ４３０および４３２に記憶されるデータのＲＡＩＤパリティ計算を実行し、その結果のパリティ・データを、その関連付けられたメモリ４３０および４３２に記憶するためにＲＡＩＤコントローラ４２０に送ることができる。
この実施形態において、コントローラ４２０が、２つの独立したコントローラ４２１および４２３から受け取ったＲＡＩＤパリティ情報は、メモリ４３０および４３２にインターリーブされる。
メモリ４３０および４３２内のパリティ・データ記憶のインタリービングと制御を管理するパリティ・データ制御ロジック４６０が提供される。
図４に示したように、図３に示した実施形態にさらに１つのＤＩＭＭバス４５４が提供される。
図４の実施形態は、特にＲＡＩＤ３メモリ・システムに適しており、ここで、結果のＲＡＩＤパリティ・データは、元のデータに含まれるバイト数の半分である。
図４の実施形態は、観測時の大文字使用から利益を得ることがあり、すなわち、ほとんどのメモリ・サブシステムにおける読み出しまたは書き込みトランザクションは、長さが２バイト以上である。
したがって、一般に、メモリ装置への読み出しまたは書き込みコマンドによって、メモリ装置内の複数のメモリ・ロケーションに対する読み出しまたは書き込みが行われる。
ＲＡＩＤ３メモリ・システム・パリティ情報は、元のデータの長さの半分なので、パリティ・メモリに対するバースト読み出しまたは書き込みは、元のデータのバースト読み出しまたは書き込みの長さの半分である。
これにより、２つのＲＡＩＤ３メモリ・コントローラを１つのパリティ・コントローラで共用することが容易になる。
ＲＡＩＤメモリ・コントローラＰと接続した２つのＤＩＭＭバス４５２および４５４を利用することによって、メモリ４０２、４０４、４０６、および４０８に記憶された元のデータのパリティ情報をＲＡＩＤメモリ４３０および４３２に記憶することができる。
図４の実施形態は、特にＲＡＩＤ３メモリ・システムに適しており、ここで、結果のＲＡＩＤパリティ・データは、元のデータに含まれるバイト数の半分である。
図４の実施形態は、観測時の大文字使用から利益を得ることがあり、すなわち、ほとんどのメモリ・サブシステムにおける読み出しまたは書き込みトランザクションは、長さが２バイト以上である。
したがって、一般に、メモリ装置への読み出しまたは書き込みコマンドによって、メモリ装置内の複数のメモリ・ロケーションに対する読み出しまたは書き込みが行われる。
ＲＡＩＤ３メモリ・システム・パリティ情報は、元のデータの長さの半分なので、パリティ・メモリに対するバースト読み出しまたは書き込みは、元のデータのバースト読み出しまたは書き込みの長さの半分である。
これにより、２つのＲＡＩＤ３メモリ・コントローラを１つのパリティ・コントローラで共用することが容易になる。
ＲＡＩＤメモリ・コントローラＰと接続した２つのＤＩＭＭバス４５２および４５４を利用することによって、メモリ４０２、４０４、４０６、および４０８に記憶された元のデータのパリティ情報をＲＡＩＤメモリ４３０および４３２に記憶することができる。
ＲＡＩＤコントローラ４２０に２つの独立したＲＡＭバスがなく、むしろＤＩＭＭバス４５２および４５４が１つの幅広いＲＡＭバスとして動作するように構成されていることを理解されたい。
しかしながら、システムをこのように構成すると、コントローラ４３０がバス４５２と４５４を１つの幅広いＤＩＭＭバスとして見なすときに、４２１と４２３がパリティＲＡＭ４３０と４３２に別々にアクセスさせる難しさが生じることがある。
このジレンマの解決は、パリティ・データを、各ＤＩＭＭごとではなくアドレスごとにインタリーブするようにパリティ・データ制御ロジック４６０を構成することにより達成することができる。
しかしながら、システムをこのように構成すると、コントローラ４３０がバス４５２と４５４を１つの幅広いＤＩＭＭバスとして見なすときに、４２１と４２３がパリティＲＡＭ４３０と４３２に別々にアクセスさせる難しさが生じることがある。
このジレンマの解決は、パリティ・データを、各ＤＩＭＭごとではなくアドレスごとにインタリーブするようにパリティ・データ制御ロジック４６０を構成することにより達成することができる。
図４の実施形態において、図３と同じように、要求エージェント１０２は、様々なＲＡＭデバイス４０２、４０４、４０６および４０８を単一のメモリ・ドメインと見なす。
しかしながら、図４のメモリ・コントローラ４２１と４２３はそれぞれ独立に動作し、全体のメモリ・アドレス空間は、それぞれのメモリ・コントローラ・ロジック制御レジスタ（図示せず）の制御設定に基づいてＤコントローラ間で分割されることがある。
しかしながら、ＲＡＩＤメモリ４３０と４３２の容量が少なくとも、４２１と関連付けられたメモリのアドレス空間と、４２３と関連付けられたメモリとのアドレス空間の大きい方と同程度の大きさであることを理解されたい。
図５に、この概念を示す。
図５に示したように、エージェント・チップ１０２は、Ｄ０ ５７２が所有するアドレス空間とＤ１ ５７４が所有するアドレス空間を合わせたアドレス空間を有効に「認識」する。
５７４の大きい方のブロックで示したように、コントローラ４２３が、大きい方のメモリ空間を所有することが分かる。
したがって、５８２で示したパリティ・メモリは、コントローラ４２３が所有するメモリ空間５７４と少なくとも同じサイズである。
パリティ・データ制御ロジック４６０（図４）は、例えば図５のブロック５８２に示したように、代替４２１、Ｄ１、４２１、Ｄ１にパリティ・データをインターリーブするように動作する。
さらにパリティ・メモリ５８２の一番下の近くに示したように、４２１のメモリ空間がＤ１メモリ空間よりも小さい場合には、４２１が所有するアドレス空間に対応するパリティ情報に予約された余分なメモリ「スロット」は未使用でよい。
しかしながら、図４のメモリ・コントローラ４２１と４２３はそれぞれ独立に動作し、全体のメモリ・アドレス空間は、それぞれのメモリ・コントローラ・ロジック制御レジスタ（図示せず）の制御設定に基づいてＤコントローラ間で分割されることがある。
しかしながら、ＲＡＩＤメモリ４３０と４３２の容量が少なくとも、４２１と関連付けられたメモリのアドレス空間と、４２３と関連付けられたメモリとのアドレス空間の大きい方と同程度の大きさであることを理解されたい。
図５に、この概念を示す。
図５に示したように、エージェント・チップ１０２は、Ｄ０ ５７２が所有するアドレス空間とＤ１ ５７４が所有するアドレス空間を合わせたアドレス空間を有効に「認識」する。
５７４の大きい方のブロックで示したように、コントローラ４２３が、大きい方のメモリ空間を所有することが分かる。
したがって、５８２で示したパリティ・メモリは、コントローラ４２３が所有するメモリ空間５７４と少なくとも同じサイズである。
パリティ・データ制御ロジック４６０（図４）は、例えば図５のブロック５８２に示したように、代替４２１、Ｄ１、４２１、Ｄ１にパリティ・データをインターリーブするように動作する。
さらにパリティ・メモリ５８２の一番下の近くに示したように、４２１のメモリ空間がＤ１メモリ空間よりも小さい場合には、４２１が所有するアドレス空間に対応するパリティ情報に予約された余分なメモリ「スロット」は未使用でよい。
図３に示した実施形態では、データが２つのＤＩＭＭを介して読み書きされるが、パリティ情報が１つのＤＩＭＭを介して読み書きされるので、パリティ・データは、読み書きデータ・トランザクションのバースト長と同じであったバースト長を使用して、単一のＤＩＭＭ全体の単一パリティ・メモリに書き込まれる。
これと対照的に、図４の実施形態では、パリティ情報を読み書きするために、情報を読み書きするために使用されるのと同じ数のＤＩＭＭが使用される。
したがって、パリティ・メモリにパリティ情報を読み書きするためには、バースト長の半分しか必要ない。
例えば、元のデータが、１２８バイト転送チャンク（例えば、１２８バイトＤＭＡ）でアクセスされる場合、アドレスの７つのＬＳＢ（１２８バイト・チャンク内のデータ）は、ＤＭＡ転送を管理する方法によって、どんな値でもよいことがある。
長さがわずか半分のパリティ・データは、６４バイト・チャンクでアクセスされ、６つの最下位ビットはどんな値でもよい。
パリティ・データ制御ロジック４６０は、メモリ・ドメインのコントローラの４２１部分内にあるアドレスの第７ビット位置に０を挿入し、同時にトランザクションがアドレス・ドメインのコントローラの４２３部分内にある場合に、アドレスの第７ビット位置に１を挿入するだけで、パリティ・データをインターリーブすることができる。
このように第７ビット位置を使用してアドレス指定を管理することにより、パリティ情報がインタリーブされる。
パリティ情報をこのようにインタリーブすることによって、各メモリ・コントローラ４２１または４２３のデータ・メモリから元のデータを取り出すときに、これと対応してパリティ・データをパリティ・メモリから取り出すことができる。
これと対照的に、図４の実施形態では、パリティ情報を読み書きするために、情報を読み書きするために使用されるのと同じ数のＤＩＭＭが使用される。
したがって、パリティ・メモリにパリティ情報を読み書きするためには、バースト長の半分しか必要ない。
例えば、元のデータが、１２８バイト転送チャンク（例えば、１２８バイトＤＭＡ）でアクセスされる場合、アドレスの７つのＬＳＢ（１２８バイト・チャンク内のデータ）は、ＤＭＡ転送を管理する方法によって、どんな値でもよいことがある。
長さがわずか半分のパリティ・データは、６４バイト・チャンクでアクセスされ、６つの最下位ビットはどんな値でもよい。
パリティ・データ制御ロジック４６０は、メモリ・ドメインのコントローラの４２１部分内にあるアドレスの第７ビット位置に０を挿入し、同時にトランザクションがアドレス・ドメインのコントローラの４２３部分内にある場合に、アドレスの第７ビット位置に１を挿入するだけで、パリティ・データをインターリーブすることができる。
このように第７ビット位置を使用してアドレス指定を管理することにより、パリティ情報がインタリーブされる。
パリティ情報をこのようにインタリーブすることによって、各メモリ・コントローラ４２１または４２３のデータ・メモリから元のデータを取り出すときに、これと対応してパリティ・データをパリティ・メモリから取り出すことができる。
図３と図４の両方において、要求エージェント（例えば、プロセッサ）は、２つのデータ・メモリ制御チップによって制御されるメモリを、１つの一体化されたドメインとして認識する。
この点で、実際にメモリがどのように制御されアクセスされるかの詳細は、エージェントから隠される。
エージェントは、大きいメモリ・ドメインを有する１つのコントローラと、小さい方のドメインをそれぞれ有する２つのコントローラを区別できない。
この点で、実際にメモリがどのように制御されアクセスされるかの詳細は、エージェントから隠される。
エージェントは、大きいメモリ・ドメインを有する１つのコントローラと、小さい方のドメインをそれぞれ有する２つのコントローラを区別できない。
図３と図４のシステムの違いは、２つのメモリ・コントローラが連係しメモリ空間を共用する方法である。
図３では、ＲＡＩＤアルゴリズムは、コントローラ４２１および４２３を固定方式（ｌｏｃｋ ｓｔｅｐ）で動作させ、それぞれ同一のメモリ構成を有する。
２つのコントローラは、実際には、４つのＤＩＭＭバス幅メモリ・サブシステムを備えた１つのコントローラがあるかのように動作する。
この環境で、エンド・ユーザは、５つのＤＩＭＭセット（４つのメモリと１つのパリティ）でメモリを追加または除去し、これは、ユーザによっては望ましくない場合がある。
図４に示したＲＡＩＤアルゴリズムは、固定方式の２つのコントローラを有する要件を解決し、これは、この手法の１つの利点である。
各コントローラは、完全に独立したメモリ・サブシステム、アドレス空間、アドレス・デコード設定などを有することができる。
少なくとも２つのコントローラ・サブシステムの大きい方に存在する程度のＲＡＭをパリティ・サブシステムに有するという要件を満たす場合は、エンド・ユーザは、２つのＤＩＭＭ対でメモリを追加または除去することができる。
この手法によってパリティＲＡＭが増えるが、これにより、エンド・ユーザがＲＡＭをより小さな増分で追加または除去できるという融通性が高まる。
図３では、ＲＡＩＤアルゴリズムは、コントローラ４２１および４２３を固定方式（ｌｏｃｋ ｓｔｅｐ）で動作させ、それぞれ同一のメモリ構成を有する。
２つのコントローラは、実際には、４つのＤＩＭＭバス幅メモリ・サブシステムを備えた１つのコントローラがあるかのように動作する。
この環境で、エンド・ユーザは、５つのＤＩＭＭセット（４つのメモリと１つのパリティ）でメモリを追加または除去し、これは、ユーザによっては望ましくない場合がある。
図４に示したＲＡＩＤアルゴリズムは、固定方式の２つのコントローラを有する要件を解決し、これは、この手法の１つの利点である。
各コントローラは、完全に独立したメモリ・サブシステム、アドレス空間、アドレス・デコード設定などを有することができる。
少なくとも２つのコントローラ・サブシステムの大きい方に存在する程度のＲＡＭをパリティ・サブシステムに有するという要件を満たす場合は、エンド・ユーザは、２つのＤＩＭＭ対でメモリを追加または除去することができる。
この手法によってパリティＲＡＭが増えるが、これにより、エンド・ユーザがＲＡＭをより小さな増分で追加または除去できるという融通性が高まる。
さらに詳しい説明によって、書き込みトランザクション・シーケンスは、以下のように行われることがある。
パリティ・コントローラ４２０は、エージェント１０２から見えるようなアドレス空間全体にわたってアドレスを認識するようにプログラムされることがある（図５を参照）。
メモリ・コントローラ４２１と４２３は、アドレス空間の個別（かつ、場合によっては異種）の部分を制御することができる。
エージェント１０２は、システム・バス１０５を介して書き込み要求と書き込みデータを送ることがある。
各コントローラ・チップ内の一体化されたバス・ロジックは、（例えば、チップ間リンクを介して互いにデータを渡すことによって）スプリット・バス１０５からの書き込みトランザクションとデータを再構成する。
メモリ・コントローラ４２３と４２１はそれぞれ、各アドレス空間内にある書き込みトランザクションを請求し（例えば、制御を行う）、書き込みトランザクションによって受け取ったアドレスに書き込みコマンドを発行する。
パリティ・コントローラ４２０は、書き込みデータに基づいてＤコントローラのどちらかに送られる書き込みトランザクションごとにパリティ・データを計算し、（前述のように）書き込みトランザクションによって受け取ったアドレス空間の第７ビットに１または０を追加し、元のデータによって必要とされるバースト長の半分の書き込みを修正済みアドレスに発行する。
パリティ・コントローラ４２０のこの動作によって、適切なメモリ４３０および４３２にパリティ・データが記憶される。
パリティ・コントローラ４２０は、エージェント１０２から見えるようなアドレス空間全体にわたってアドレスを認識するようにプログラムされることがある（図５を参照）。
メモリ・コントローラ４２１と４２３は、アドレス空間の個別（かつ、場合によっては異種）の部分を制御することができる。
エージェント１０２は、システム・バス１０５を介して書き込み要求と書き込みデータを送ることがある。
各コントローラ・チップ内の一体化されたバス・ロジックは、（例えば、チップ間リンクを介して互いにデータを渡すことによって）スプリット・バス１０５からの書き込みトランザクションとデータを再構成する。
メモリ・コントローラ４２３と４２１はそれぞれ、各アドレス空間内にある書き込みトランザクションを請求し（例えば、制御を行う）、書き込みトランザクションによって受け取ったアドレスに書き込みコマンドを発行する。
パリティ・コントローラ４２０は、書き込みデータに基づいてＤコントローラのどちらかに送られる書き込みトランザクションごとにパリティ・データを計算し、（前述のように）書き込みトランザクションによって受け取ったアドレス空間の第７ビットに１または０を追加し、元のデータによって必要とされるバースト長の半分の書き込みを修正済みアドレスに発行する。
パリティ・コントローラ４２０のこの動作によって、適切なメモリ４３０および４３２にパリティ・データが記憶される。
同様に、読み込みトランザクション・シーケンスに関して、パリティ・コントローラ４２０は、エージェント１０２から見えるような空間全体にわたるアドレスを認識するようにプログラムされる。
メモリ・コントローラ４２１および４２３は、アドレス空間の別々の部分を制御することができる。
エージェント１０２は、スプリット・バス１０５を介して読出要求を送ることができ、コントローラ・チップ内の一体化されたバス・ロジックは、スプリット・バスからの読み込みトランザクションを再構成する。
メモリ・コントローラ４２１と４２３は、各アドレス空間内にあるトランザクションを請求し、読み込みトランザクションによって受け取ったアドレスに適切な読み出しコマンドを発行する。
適切なメモリ・コントローラ４２３または４２１は、読み込みトランザクションによって受け取ったアドレスと共に読み出しコマンドをメモリ装置に発行する。
パリティ・コントローラは、アドレスの第７ビットに１または０を追加し（前述のように）、元のデータに必要なバースト長の半分を有するメモリ装置に読み出しコマンドを修正済みアドレスに発行する。
メモリ・コントローラ４２１および４２３と、パリティ・コントローラ４２０はそれぞれ、その各メモリ装置から読み出しデータまたはパリティ・データを受け取る。
パリティ・コントローラ４２０は、チップ間バス４２２または４２４を介して元の読み込みトランザクションによってターゲットとされた各Ｄコントローラに適切なパリティ・データを転送する。
さらに、ターゲットのＤコントローラ内のパリティ制御ロジックは、パリティ・チェックと適正な動作を行い、メモリ・コントローラ・チップ４２１および４２３は、一体化されたバス・ロジックによって、訂正された読み出しデータ共にエージェント・チップ１０２に読み出しリターンを発行する。
メモリ・コントローラ４２１および４２３は、アドレス空間の別々の部分を制御することができる。
エージェント１０２は、スプリット・バス１０５を介して読出要求を送ることができ、コントローラ・チップ内の一体化されたバス・ロジックは、スプリット・バスからの読み込みトランザクションを再構成する。
メモリ・コントローラ４２１と４２３は、各アドレス空間内にあるトランザクションを請求し、読み込みトランザクションによって受け取ったアドレスに適切な読み出しコマンドを発行する。
適切なメモリ・コントローラ４２３または４２１は、読み込みトランザクションによって受け取ったアドレスと共に読み出しコマンドをメモリ装置に発行する。
パリティ・コントローラは、アドレスの第７ビットに１または０を追加し（前述のように）、元のデータに必要なバースト長の半分を有するメモリ装置に読み出しコマンドを修正済みアドレスに発行する。
メモリ・コントローラ４２１および４２３と、パリティ・コントローラ４２０はそれぞれ、その各メモリ装置から読み出しデータまたはパリティ・データを受け取る。
パリティ・コントローラ４２０は、チップ間バス４２２または４２４を介して元の読み込みトランザクションによってターゲットとされた各Ｄコントローラに適切なパリティ・データを転送する。
さらに、ターゲットのＤコントローラ内のパリティ制御ロジックは、パリティ・チェックと適正な動作を行い、メモリ・コントローラ・チップ４２１および４２３は、一体化されたバス・ロジックによって、訂正された読み出しデータ共にエージェント・チップ１０２に読み出しリターンを発行する。
以上は、本発明をＲＡＩＤメモリ・システムの文脈で例示した。
しかしながら、本発明が、ＲＡＩＤではないメモリ・システムにも適用可能であることを理解されたい。
また、幅広い様々な特定の機能とシステムの変形例があるので、実施形態に固有の詳細は、そのような詳細が、設計の目的およびトレードオフによって決定されることが多いので、本明細書に提供されなくてもよく、当業者が保有する技術のレベルの範囲内にある。
しかしながら、本発明が、ＲＡＩＤではないメモリ・システムにも適用可能であることを理解されたい。
また、幅広い様々な特定の機能とシステムの変形例があるので、実施形態に固有の詳細は、そのような詳細が、設計の目的およびトレードオフによって決定されることが多いので、本明細書に提供されなくてもよく、当業者が保有する技術のレベルの範囲内にある。
１０２・・・ホスト集積回路、
３０２，３０６，４０２，４０６・・・メモリ、
５７２・・・第１のアドレス空間、
５７４・・・第２のアドレス空間、
Ｄ０・・・第１のメモリ・コントローラ、
Ｄ１・・・第２のメモリ・コントローラ、
Ｐ・・・パリティ・メモリ、
３０２，３０６，４０２，４０６・・・メモリ、
５７２・・・第１のアドレス空間、
５７４・・・第２のアドレス空間、
Ｄ０・・・第１のメモリ・コントローラ、
Ｄ１・・・第２のメモリ・コントローラ、
Ｐ・・・パリティ・メモリ、
Claims (9)
- ホスト集積回路（１０２）と、
第１のアドレス空間（５７２）を定義する少なくとも１つの関連付けられたメモリ（３０２、４０２）を有する第１のメモリ・コントローラ（Ｄ０）と、
第２のアドレス空間（５７４）を定義する少なくとも１つの関連付けられたメモリ（３０６、４０６）を有する第２のメモリ・コントローラ（Ｄ１）と、
前記第１と第２のメモリ・コントローラ（Ｄ０、Ｄ１）と関連付けられた前記メモリに記憶されるデータと関連付けられたパリティ情報を記憶するパリティ・メモリ（Ｐ）と、
前記パリティ・メモリにデータを記憶するコントローラであって、前記第１のメモリ・コントローラと関連付けられた前記メモリに記憶されたデータと関連付けられたパリティ・データを、前記第２のメモリ・コントローラと関連付けられた前記メモリに記憶されたデータとインターリーブ方式で記憶するように構成されたコントローラと
を具備するメモリ・システム。 - 前記メモリ・システムは、ＲＡＩＤメモリ・システムである
請求項１に記載のメモリ・システム。 - 前記メモリ・システムは、ＲＡＩＤ３メモリ・システムである
請求項１に記載のメモリ・システム。 - 前記第１および第２のメモリ・コンローラ（Ｄ０、Ｄ１）は、前記第１と第２のアドレス空間を重ならないように定義するように構成されうる
請求項１に記載のメモリ・システム。 - アドレス・ビットは、前記パリティ・メモリ内にパリティ情報を記憶し取り出すために使用される複数のアドレス・ビットに追加され、
前記追加されたアドレス・ビットは、前記第１のメモリ・コントローラと関連付けられたパリティ情報を記憶し取り出すときに第１の値に設定され、
前記追加されたアドレス・ビットは、前記第２のメモリ・コントローラと関連付けられたパリティ情報を記憶し取り出すときに、第２の値に設定される
請求項１に記載のメモリ・システム。 - 前記第１のメモリ・コントローラと、関連付けられたメモリ（３０２、４０２）と、前記第２のメモリ・コントローラとに関連付けられたメモリが、異なるサイズである
請求項１に記載のメモリ・システム。 - 前記パリティ・メモリ（Ｐ）は、少なくとも、前記第１のメモリ・コントローラ（Ｄ０）と関連付けられた前記メモリと、前記第２のメモリ・コントローラ（Ｄ１）と関連付けられた前記メモリの大きい方と、実質的に同じ大きさである
請求項１に記載のメモリ・システム。 - 前記第１のメモリ・コントローラ（Ｄ０）と関連付けられた２つのメモリ・バス（４４２、４４４）と、
前記第２のメモリ・コントローラと関連付けられた２つのメモリ・バス（４４６、４４８）と、
２つのパリティ・メモリ・バス（４５２、４５４）と
が存在する請求項１に記載のメモリ・システム。 - 複数のメモリ・コントローラと関連付けられたパリティ情報を管理する方法であって、
前記第１のメモリ・コントローラ（Ｄ０）に結合された第１のデータ・メモリ（３０２、４０２）に記憶されるデータと関連付けられた第１のパリティ情報を生成する段階と、
第２のメモリ・コントローラ（Ｄ１）に結合された第２のデータ・メモリ（３０６、４０６）に記憶されるデータと関連付けられた第２のパリティ情報を生成する段階と、
パリティ・コントローラ（Ｐ）に結合されたパリティ・メモリ（３３０、４３０）に前記第１と第２のパリティ情報を記憶する段階と
を有し、
前記第１と第２のパリティ情報が、前記パリティ・メモリ内にインターリーブ方式（５８２）で記憶される
方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/674,262 US7099994B2 (en) | 2003-09-29 | 2003-09-29 | RAID memory system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005108224A true JP2005108224A (ja) | 2005-04-21 |
| JP3995672B2 JP3995672B2 (ja) | 2007-10-24 |
Family
ID=34376842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004276485A Expired - Fee Related JP3995672B2 (ja) | 2003-09-29 | 2004-09-24 | 改良型ｒａｉｄメモリ・システム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7099994B2 (ja) |
| JP (1) | JP3995672B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011060217A (ja) * | 2009-09-14 | 2011-03-24 | Toshiba Corp | データ蓄積装置及びデータ書込み／読出し方法 |
| JP2011170755A (ja) * | 2010-02-22 | 2011-09-01 | Nec Corp | メモリ障害処理装置、メモリ障害処理方法及びメモリ障害処理プログラム |
| WO2012001783A1 (ja) | 2010-06-30 | 2012-01-05 | 富士通株式会社 | データ復元プログラム、データ復元装置およびデータ復元方法 |
| JP2012507104A (ja) * | 2008-10-28 | 2012-03-22 | マイクロン テクノロジー， インク． | 複数の半導体メモリユニットにおけるエラー訂正 |
| JP2012238376A (ja) * | 2005-09-02 | 2012-12-06 | Metallum Inc | Ｄｒａｍをスタックする方法及び装置 |
| US8797779B2 (en) | 2006-02-09 | 2014-08-05 | Google Inc. | Memory module with memory stack and interface with enhanced capabilites |
| US8819356B2 (en) | 2008-07-25 | 2014-08-26 | Google Inc. | Configurable multirank memory system with interface circuit |
| US8868829B2 (en) | 2006-07-31 | 2014-10-21 | Google Inc. | Memory circuit system and method |
| US8972673B2 (en) | 2006-07-31 | 2015-03-03 | Google Inc. | Power management of memory circuits by virtual memory simulation |
| US8977806B1 (en) | 2006-10-05 | 2015-03-10 | Google Inc. | Hybrid memory module |
| US9171585B2 (en) | 2005-06-24 | 2015-10-27 | Google Inc. | Configurable memory circuit system and method |
| US9507739B2 (en) | 2005-06-24 | 2016-11-29 | Google Inc. | Configurable memory circuit system and method |
| US10013371B2 (en) | 2005-06-24 | 2018-07-03 | Google Llc | Configurable memory circuit system and method |
Families Citing this family (118)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6658091B1 (en) | 2002-02-01 | 2003-12-02 | @Security Broadband Corp. | LIfestyle multimedia security system |
| US7293138B1 (en) * | 2002-06-27 | 2007-11-06 | Adaptec, Inc. | Method and apparatus for raid on memory |
| US7426596B2 (en) * | 2003-07-30 | 2008-09-16 | Hewlett-Packard Development Company, L.P. | Integrated circuit with a scalable high-bandwidth architecture |
| US9172553B2 (en) | 2005-03-16 | 2015-10-27 | Icontrol Networks, Inc. | Security system with networked touchscreen and gateway |
| US8635350B2 (en) | 2006-06-12 | 2014-01-21 | Icontrol Networks, Inc. | IP device discovery systems and methods |
| US9141276B2 (en) | 2005-03-16 | 2015-09-22 | Icontrol Networks, Inc. | Integrated interface for mobile device |
| US10156959B2 (en) | 2005-03-16 | 2018-12-18 | Icontrol Networks, Inc. | Cross-client sensor user interface in an integrated security network |
| US8963713B2 (en) | 2005-03-16 | 2015-02-24 | Icontrol Networks, Inc. | Integrated security network with security alarm signaling system |
| US11582065B2 (en) | 2007-06-12 | 2023-02-14 | Icontrol Networks, Inc. | Systems and methods for device communication |
| US10200504B2 (en) | 2007-06-12 | 2019-02-05 | Icontrol Networks, Inc. | Communication protocols over internet protocol (IP) networks |
| JP2007529826A (ja) | 2004-03-16 | 2007-10-25 | アイコントロール ネットワークス， インコーポレイテッド | 対象事項管理ネットワーク |
| US8996665B2 (en) | 2005-03-16 | 2015-03-31 | Icontrol Networks, Inc. | Takeover processes in security network integrated with premise security system |
| US10375253B2 (en) | 2008-08-25 | 2019-08-06 | Icontrol Networks, Inc. | Security system with networked touchscreen and gateway |
| US11916870B2 (en) | 2004-03-16 | 2024-02-27 | Icontrol Networks, Inc. | Gateway registry methods and systems |
| US11201755B2 (en) | 2004-03-16 | 2021-12-14 | Icontrol Networks, Inc. | Premises system management using status signal |
| US11113950B2 (en) | 2005-03-16 | 2021-09-07 | Icontrol Networks, Inc. | Gateway integrated with premises security system |
| US8988221B2 (en) | 2005-03-16 | 2015-03-24 | Icontrol Networks, Inc. | Integrated security system with parallel processing architecture |
| US20090077623A1 (en) | 2005-03-16 | 2009-03-19 | Marc Baum | Security Network Integrating Security System and Network Devices |
| US9729342B2 (en) | 2010-12-20 | 2017-08-08 | Icontrol Networks, Inc. | Defining and implementing sensor triggered response rules |
| US8612591B2 (en) | 2005-03-16 | 2013-12-17 | Icontrol Networks, Inc. | Security system with networked touchscreen |
| US9191228B2 (en) | 2005-03-16 | 2015-11-17 | Icontrol Networks, Inc. | Cross-client sensor user interface in an integrated security network |
| US10313303B2 (en) | 2007-06-12 | 2019-06-04 | Icontrol Networks, Inc. | Forming a security network including integrated security system components and network devices |
| US11368327B2 (en) | 2008-08-11 | 2022-06-21 | Icontrol Networks, Inc. | Integrated cloud system for premises automation |
| US9531593B2 (en) | 2007-06-12 | 2016-12-27 | Icontrol Networks, Inc. | Takeover processes in security network integrated with premise security system |
| US11343380B2 (en) | 2004-03-16 | 2022-05-24 | Icontrol Networks, Inc. | Premises system automation |
| US10721087B2 (en) | 2005-03-16 | 2020-07-21 | Icontrol Networks, Inc. | Method for networked touchscreen with integrated interfaces |
| US11244545B2 (en) | 2004-03-16 | 2022-02-08 | Icontrol Networks, Inc. | Cross-client sensor user interface in an integrated security network |
| US11489812B2 (en) | 2004-03-16 | 2022-11-01 | Icontrol Networks, Inc. | Forming a security network including integrated security system components and network devices |
| US8473619B2 (en) | 2005-03-16 | 2013-06-25 | Icontrol Networks, Inc. | Security network integrated with premise security system |
| US11811845B2 (en) | 2004-03-16 | 2023-11-07 | Icontrol Networks, Inc. | Communication protocols over internet protocol (IP) networks |
| US9609003B1 (en) | 2007-06-12 | 2017-03-28 | Icontrol Networks, Inc. | Generating risk profile using data of home monitoring and security system |
| US11316958B2 (en) | 2008-08-11 | 2022-04-26 | Icontrol Networks, Inc. | Virtual device systems and methods |
| US11677577B2 (en) | 2004-03-16 | 2023-06-13 | Icontrol Networks, Inc. | Premises system management using status signal |
| US11159484B2 (en) | 2004-03-16 | 2021-10-26 | Icontrol Networks, Inc. | Forming a security network including integrated security system components and network devices |
| US10237237B2 (en) | 2007-06-12 | 2019-03-19 | Icontrol Networks, Inc. | Communication protocols in integrated systems |
| US10339791B2 (en) | 2007-06-12 | 2019-07-02 | Icontrol Networks, Inc. | Security network integrated with premise security system |
| US20160065414A1 (en) | 2013-06-27 | 2016-03-03 | Ken Sundermeyer | Control system user interface |
| US7711796B2 (en) | 2006-06-12 | 2010-05-04 | Icontrol Networks, Inc. | Gateway registry methods and systems |
| US10142392B2 (en) | 2007-01-24 | 2018-11-27 | Icontrol Networks, Inc. | Methods and systems for improved system performance |
| US11277465B2 (en) | 2004-03-16 | 2022-03-15 | Icontrol Networks, Inc. | Generating risk profile using data of home monitoring and security system |
| US10522026B2 (en) | 2008-08-11 | 2019-12-31 | Icontrol Networks, Inc. | Automation system user interface with three-dimensional display |
| US11368429B2 (en) | 2004-03-16 | 2022-06-21 | Icontrol Networks, Inc. | Premises management configuration and control |
| US10444964B2 (en) | 2007-06-12 | 2019-10-15 | Icontrol Networks, Inc. | Control system user interface |
| US10382452B1 (en) | 2007-06-12 | 2019-08-13 | Icontrol Networks, Inc. | Communication protocols in integrated systems |
| CN102609640B (zh) | 2004-10-25 | 2015-07-15 | 安全第一公司 | 安全数据分析方法和系统 |
| US7353336B2 (en) * | 2005-03-09 | 2008-04-01 | Hewlett-Packard Development Company, L.P. | External RAID-enabling cache |
| US8819178B2 (en) | 2005-03-16 | 2014-08-26 | Icontrol Networks, Inc. | Controlling data routing in integrated security systems |
| US11700142B2 (en) | 2005-03-16 | 2023-07-11 | Icontrol Networks, Inc. | Security network integrating security system and network devices |
| US8825871B2 (en) | 2005-03-16 | 2014-09-02 | Icontrol Networks, Inc. | Controlling data routing among networks |
| US8713132B2 (en) | 2005-03-16 | 2014-04-29 | Icontrol Networks, Inc. | Device for data routing in networks |
| US11496568B2 (en) | 2005-03-16 | 2022-11-08 | Icontrol Networks, Inc. | Security system with networked touchscreen |
| US20110128378A1 (en) | 2005-03-16 | 2011-06-02 | Reza Raji | Modular Electronic Display Platform |
| US20120324566A1 (en) | 2005-03-16 | 2012-12-20 | Marc Baum | Takeover Processes In Security Network Integrated With Premise Security System |
| US10999254B2 (en) | 2005-03-16 | 2021-05-04 | Icontrol Networks, Inc. | System for data routing in networks |
| US11615697B2 (en) | 2005-03-16 | 2023-03-28 | Icontrol Networks, Inc. | Premise management systems and methods |
| US9306809B2 (en) | 2007-06-12 | 2016-04-05 | Icontrol Networks, Inc. | Security system with networked touchscreen |
| US20170180198A1 (en) | 2008-08-11 | 2017-06-22 | Marc Baum | Forming a security network including integrated security system components |
| US9450776B2 (en) | 2005-03-16 | 2016-09-20 | Icontrol Networks, Inc. | Forming a security network including integrated security system components |
| US9059863B2 (en) | 2005-03-16 | 2015-06-16 | Icontrol Networks, Inc. | Method for data routing in networks |
| US9384818B2 (en) | 2005-04-21 | 2016-07-05 | Violin Memory | Memory power management |
| US7307902B2 (en) * | 2005-08-30 | 2007-12-11 | Hewlett-Packard Development Company, L.P. | Memory correction system and method |
| US7227797B2 (en) * | 2005-08-30 | 2007-06-05 | Hewlett-Packard Development Company, L.P. | Hierarchical memory correction system and method |
| US10079839B1 (en) | 2007-06-12 | 2018-09-18 | Icontrol Networks, Inc. | Activation of gateway device |
| US7865641B2 (en) * | 2006-09-29 | 2011-01-04 | Qimonda Ag | Synchronization and scheduling of a dual master serial channel |
| US11706279B2 (en) | 2007-01-24 | 2023-07-18 | Icontrol Networks, Inc. | Methods and systems for data communication |
| US7633385B2 (en) | 2007-02-28 | 2009-12-15 | Ucontrol, Inc. | Method and system for communicating with and controlling an alarm system from a remote server |
| US8451986B2 (en) | 2007-04-23 | 2013-05-28 | Icontrol Networks, Inc. | Method and system for automatically providing alternate network access for telecommunications |
| US11237714B2 (en) | 2007-06-12 | 2022-02-01 | Control Networks, Inc. | Control system user interface |
| US10666523B2 (en) | 2007-06-12 | 2020-05-26 | Icontrol Networks, Inc. | Communication protocols in integrated systems |
| US12003387B2 (en) | 2012-06-27 | 2024-06-04 | Comcast Cable Communications, Llc | Control system user interface |
| US11316753B2 (en) | 2007-06-12 | 2022-04-26 | Icontrol Networks, Inc. | Communication protocols in integrated systems |
| US11601810B2 (en) | 2007-06-12 | 2023-03-07 | Icontrol Networks, Inc. | Communication protocols in integrated systems |
| US10389736B2 (en) | 2007-06-12 | 2019-08-20 | Icontrol Networks, Inc. | Communication protocols in integrated systems |
| US11218878B2 (en) | 2007-06-12 | 2022-01-04 | Icontrol Networks, Inc. | Communication protocols in integrated systems |
| US10423309B2 (en) | 2007-06-12 | 2019-09-24 | Icontrol Networks, Inc. | Device integration framework |
| US11423756B2 (en) | 2007-06-12 | 2022-08-23 | Icontrol Networks, Inc. | Communication protocols in integrated systems |
| US10051078B2 (en) | 2007-06-12 | 2018-08-14 | Icontrol Networks, Inc. | WiFi-to-serial encapsulation in systems |
| US11646907B2 (en) | 2007-06-12 | 2023-05-09 | Icontrol Networks, Inc. | Communication protocols in integrated systems |
| US10523689B2 (en) | 2007-06-12 | 2019-12-31 | Icontrol Networks, Inc. | Communication protocols over internet protocol (IP) networks |
| US11212192B2 (en) | 2007-06-12 | 2021-12-28 | Icontrol Networks, Inc. | Communication protocols in integrated systems |
| US10498830B2 (en) | 2007-06-12 | 2019-12-03 | Icontrol Networks, Inc. | Wi-Fi-to-serial encapsulation in systems |
| US11089122B2 (en) | 2007-06-12 | 2021-08-10 | Icontrol Networks, Inc. | Controlling data routing among networks |
| US10616075B2 (en) | 2007-06-12 | 2020-04-07 | Icontrol Networks, Inc. | Communication protocols in integrated systems |
| US8041990B2 (en) * | 2007-06-28 | 2011-10-18 | International Business Machines Corporation | System and method for error correction and detection in a memory system |
| US8041989B2 (en) * | 2007-06-28 | 2011-10-18 | International Business Machines Corporation | System and method for providing a high fault tolerant memory system |
| US10223903B2 (en) | 2010-09-28 | 2019-03-05 | Icontrol Networks, Inc. | Integrated security system with parallel processing architecture |
| US11831462B2 (en) | 2007-08-24 | 2023-11-28 | Icontrol Networks, Inc. | Controlling data routing in premises management systems |
| US8020032B2 (en) * | 2007-12-27 | 2011-09-13 | International Business Machines Corporation | Method for providing deferred maintenance on storage subsystems |
| US11916928B2 (en) | 2008-01-24 | 2024-02-27 | Icontrol Networks, Inc. | Communication protocols over internet protocol (IP) networks |
| US20170185278A1 (en) | 2008-08-11 | 2017-06-29 | Icontrol Networks, Inc. | Automation system user interface |
| US11758026B2 (en) | 2008-08-11 | 2023-09-12 | Icontrol Networks, Inc. | Virtual device systems and methods |
| US11729255B2 (en) | 2008-08-11 | 2023-08-15 | Icontrol Networks, Inc. | Integrated cloud system with lightweight gateway for premises automation |
| US11792036B2 (en) | 2008-08-11 | 2023-10-17 | Icontrol Networks, Inc. | Mobile premises automation platform |
| US11258625B2 (en) | 2008-08-11 | 2022-02-22 | Icontrol Networks, Inc. | Mobile premises automation platform |
| US10530839B2 (en) | 2008-08-11 | 2020-01-07 | Icontrol Networks, Inc. | Integrated cloud system with lightweight gateway for premises automation |
| US9628440B2 (en) | 2008-11-12 | 2017-04-18 | Icontrol Networks, Inc. | Takeover processes in security network integrated with premise security system |
| US8638211B2 (en) | 2009-04-30 | 2014-01-28 | Icontrol Networks, Inc. | Configurable controller and interface for home SMA, phone and multimedia |
| US9144143B2 (en) | 2010-04-30 | 2015-09-22 | Icontrol Networks, Inc. | Power and data solution for remote low-power devices |
| AU2011250886A1 (en) | 2010-05-10 | 2013-01-10 | Icontrol Networks, Inc | Control system user interface |
| US9552299B2 (en) * | 2010-06-11 | 2017-01-24 | California Institute Of Technology | Systems and methods for rapid processing and storage of data |
| US8898511B2 (en) | 2010-06-24 | 2014-11-25 | International Business Machines Corporation | Homogeneous recovery in a redundant memory system |
| US8549378B2 (en) | 2010-06-24 | 2013-10-01 | International Business Machines Corporation | RAIM system using decoding of virtual ECC |
| US8484529B2 (en) | 2010-06-24 | 2013-07-09 | International Business Machines Corporation | Error correction and detection in a redundant memory system |
| US8631271B2 (en) | 2010-06-24 | 2014-01-14 | International Business Machines Corporation | Heterogeneous recovery in a redundant memory system |
| US8836467B1 (en) | 2010-09-28 | 2014-09-16 | Icontrol Networks, Inc. | Method, system and apparatus for automated reporting of account and sensor zone information to a central station |
| US11750414B2 (en) | 2010-12-16 | 2023-09-05 | Icontrol Networks, Inc. | Bidirectional security sensor communication for a premises security system |
| US9147337B2 (en) | 2010-12-17 | 2015-09-29 | Icontrol Networks, Inc. | Method and system for logging security event data |
| US8522122B2 (en) | 2011-01-29 | 2013-08-27 | International Business Machines Corporation | Correcting memory device and memory channel failures in the presence of known memory device failures |
| EP2956887A1 (en) | 2013-02-13 | 2015-12-23 | Security First Corp. | Systems and methods for a cryptographic file system layer |
| US9928975B1 (en) | 2013-03-14 | 2018-03-27 | Icontrol Networks, Inc. | Three-way switch |
| US9867143B1 (en) | 2013-03-15 | 2018-01-09 | Icontrol Networks, Inc. | Adaptive Power Modulation |
| US9287727B1 (en) | 2013-03-15 | 2016-03-15 | Icontrol Networks, Inc. | Temporal voltage adaptive lithium battery charger |
| US10841668B2 (en) | 2013-08-09 | 2020-11-17 | Icn Acquisition, Llc | System, method and apparatus for remote monitoring |
| US11405463B2 (en) | 2014-03-03 | 2022-08-02 | Icontrol Networks, Inc. | Media content management |
| US11146637B2 (en) | 2014-03-03 | 2021-10-12 | Icontrol Networks, Inc. | Media content management |
| KR102177421B1 (ko) | 2014-10-15 | 2020-11-11 | 삼성전자주식회사 | 데이터 저장 시스템, 데이터 저장 장치 및 raid 컨트롤러 |
| JP2016167210A (ja) * | 2015-03-10 | 2016-09-15 | 株式会社東芝 | メモリコントローラ、データストレージデバイス、及び、データ書き込み方法 |
| KR20220099639A (ko) * | 2021-01-07 | 2022-07-14 | 에스케이하이닉스 주식회사 | Dbi 회로 및 그것을 포함하는 메모리 장치 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5978958A (en) * | 1995-04-03 | 1999-11-02 | Matsushita Electric Industrial Co., Ltd. | Data transmission system, data recording and reproducing apparatus and recording medium each having data structure of error correcting code |
| US5889795A (en) * | 1995-04-21 | 1999-03-30 | International Business Machines Corporation | Disk array system and method for storing data |
| US6067635A (en) | 1995-10-27 | 2000-05-23 | Lsi Logic Corporation | Preservation of data integrity in a raid storage device |
| US5937174A (en) | 1996-06-28 | 1999-08-10 | Lsi Logic Corporation | Scalable hierarchial memory structure for high data bandwidth raid applications |
| US5859965A (en) | 1996-12-17 | 1999-01-12 | Sun Microsystems, Inc. | Method and apparatus for maintaining data consistency in raid |
| US5953352A (en) | 1997-06-23 | 1999-09-14 | Micron Electronics, Inc. | Method of checking data integrity for a raid 1 system |
| US6202133B1 (en) * | 1997-07-02 | 2001-03-13 | Micron Technology, Inc. | Method of processing memory transactions in a computer system having dual system memories and memory controllers |
| US6151659A (en) | 1997-12-22 | 2000-11-21 | Emc Corporation | Distributed raid storage system |
| DE69834708T2 (de) * | 1997-12-26 | 2007-04-26 | Kabushiki Kaisha Toshiba, Kawasaki | Optische Platte und optisches Plattengerät |
| US6098119A (en) | 1998-01-21 | 2000-08-01 | Mylex Corporation | Apparatus and method that automatically scans for and configures previously non-configured disk drives in accordance with a particular raid level based on the needed raid level |
| US6442659B1 (en) * | 1998-02-17 | 2002-08-27 | Emc Corporation | Raid-type storage system and technique |
| US6347359B1 (en) | 1998-02-27 | 2002-02-12 | Aiwa Raid Technology, Inc. | Method for reconfiguration of RAID data storage systems |
| US6311251B1 (en) | 1998-11-23 | 2001-10-30 | Storage Technology Corporation | System for optimizing data storage in a RAID system |
| US6327672B1 (en) | 1998-12-31 | 2001-12-04 | Lsi Logic Corporation | Multiple drive failure tolerant raid system |
| JP3716126B2 (ja) | 1999-03-17 | 2005-11-16 | 株式会社日立製作所 | ディスクアレイ制御装置及びディスクアレイ |
| US6058054A (en) | 1999-03-31 | 2000-05-02 | International Business Machines Corporation | Method and system for providing an instant backup in a RAID data storage system |
| US6862609B2 (en) * | 2001-03-07 | 2005-03-01 | Canopy Group, Inc. | Redundant storage for multiple processors in a ring network |
-
2003
- 2003-09-29 US US10/674,262 patent/US7099994B2/en not_active Expired - Fee Related
-
2004
- 2004-09-24 JP JP2004276485A patent/JP3995672B2/ja not_active Expired - Fee Related
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9171585B2 (en) | 2005-06-24 | 2015-10-27 | Google Inc. | Configurable memory circuit system and method |
| US10013371B2 (en) | 2005-06-24 | 2018-07-03 | Google Llc | Configurable memory circuit system and method |
| US9507739B2 (en) | 2005-06-24 | 2016-11-29 | Google Inc. | Configurable memory circuit system and method |
| US8811065B2 (en) | 2005-09-02 | 2014-08-19 | Google Inc. | Performing error detection on DRAMs |
| JP2012238376A (ja) * | 2005-09-02 | 2012-12-06 | Metallum Inc | Ｄｒａｍをスタックする方法及び装置 |
| US8797779B2 (en) | 2006-02-09 | 2014-08-05 | Google Inc. | Memory module with memory stack and interface with enhanced capabilites |
| US8868829B2 (en) | 2006-07-31 | 2014-10-21 | Google Inc. | Memory circuit system and method |
| US8972673B2 (en) | 2006-07-31 | 2015-03-03 | Google Inc. | Power management of memory circuits by virtual memory simulation |
| US8977806B1 (en) | 2006-10-05 | 2015-03-10 | Google Inc. | Hybrid memory module |
| US8819356B2 (en) | 2008-07-25 | 2014-08-26 | Google Inc. | Configurable multirank memory system with interface circuit |
| US8799743B2 (en) | 2008-10-28 | 2014-08-05 | Micron Technology, Inc. | Error correction in multiple semiconductor memory units |
| JP2012507104A (ja) * | 2008-10-28 | 2012-03-22 | マイクロン テクノロジー， インク． | 複数の半導体メモリユニットにおけるエラー訂正 |
| US10019310B2 (en) | 2008-10-28 | 2018-07-10 | Micron Technology, Inc. | Error correction in multiple semiconductor memory units |
| JP2011060217A (ja) * | 2009-09-14 | 2011-03-24 | Toshiba Corp | データ蓄積装置及びデータ書込み／読出し方法 |
| JP2011170755A (ja) * | 2010-02-22 | 2011-09-01 | Nec Corp | メモリ障害処理装置、メモリ障害処理方法及びメモリ障害処理プログラム |
| JP5382220B2 (ja) * | 2010-06-30 | 2014-01-08 | 富士通株式会社 | データ復元プログラム、データ復元装置およびデータ復元方法 |
| US9037808B2 (en) | 2010-06-30 | 2015-05-19 | Fujitsu Limited | Restoring data using parity when suspending a core of a multicore processor |
| WO2012001783A1 (ja) | 2010-06-30 | 2012-01-05 | 富士通株式会社 | データ復元プログラム、データ復元装置およびデータ復元方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7099994B2 (en) | 2006-08-29 |
| US20050071554A1 (en) | 2005-03-31 |
| JP3995672B2 (ja) | 2007-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3995672B2 (ja) | 改良型ｒａｉｄメモリ・システム | |
| US11282552B2 (en) | Memory buffer with data scrambling and error correction | |
| JP4643539B2 (ja) | メモリシステムおよびその使用方法 | |
| JP5874119B2 (ja) | Ｄｒａｍをスタックする方法及び装置 | |
| US6154854A (en) | Logical partitioning of a redundant array storage system | |
| US9542101B2 (en) | System and methods for performing embedded full-stripe write operations to a data volume with data elements distributed across multiple modules | |
| US8583865B1 (en) | Caching with flash-based memory | |
| US6934804B2 (en) | Method and system for striping spares in a data storage system including an array of disk drives | |
| US20030188079A1 (en) | Node controller for a data storage system | |
| JP2022113100A (ja) | メタデータにエラー検出訂正（ｅｃｃ）ビットを割り当てるためのｅｃｃビットの分散 | |
| JP4488814B2 (ja) | 改良されたメモリシステムおよびそのコントローラ | |
| US6934803B2 (en) | Methods and structure for multi-drive mirroring in a resource constrained raid controller | |
| WO2022139849A1 (en) | Adaptive error correction to improve for system memory reliability, availability, and serviceability (ras) | |
| US6898666B1 (en) | Multiple memory system support through segment assignment | |
| US5737741A (en) | Disk array with parity data storage on the radially inner part of each disk | |
| US20240170089A1 (en) | Memory controllers and memory systems including the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070320 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070327 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070329 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070403 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070621 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070712 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070731 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |