JP2005103169A - Game machine - Google Patents
Game machine Download PDFInfo
- Publication number
- JP2005103169A JP2005103169A JP2003343878A JP2003343878A JP2005103169A JP 2005103169 A JP2005103169 A JP 2005103169A JP 2003343878 A JP2003343878 A JP 2003343878A JP 2003343878 A JP2003343878 A JP 2003343878A JP 2005103169 A JP2005103169 A JP 2005103169A
- Authority
- JP
- Japan
- Prior art keywords
- random number
- register
- value
- number circuit
- setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Pinball Game Machines (AREA)
- Display Devices Of Pinball Game Machines (AREA)
Abstract
Description
本発明は、パチンコ遊技機等の遊技機に係り、詳しくは、可変表示の実行条件が成立した後に可変表示の開始条件が成立したことに基づいて、各々が識別可能な複数種類の識別情報を可変表示する可変表示装置を備え、可変表示の表示結果が予め定められた特定表示結果となったときに、遊技者にとって有利な特定遊技状態に制御する遊技機に関する。 The present invention relates to a gaming machine such as a pachinko machine, and more specifically, based on the fact that a variable display start condition is satisfied after a variable display execution condition is satisfied, a plurality of types of identification information that can be individually identified The present invention relates to a gaming machine that includes a variable display device that variably displays and controls a specific gaming state that is advantageous for a player when the display result of the variable display becomes a predetermined specific display result.
パチンコ遊技機等の遊技機においては、液晶表示装置(以下、LCD:Liquid Crystal Display)等の表示装置上に所定の識別情報(以下、表示図柄)を更新表示させることで可変表示を行い、その組合せ結果である表示結果により所定の遊技価値を付与するか否かを決定する、いわゆる可変表示ゲームによって遊技興趣を高めたものが数多く提供されている。 In gaming machines such as pachinko machines, variable display is performed by updating and displaying predetermined identification information (hereinafter referred to as display symbols) on a display device such as a liquid crystal display (hereinafter referred to as LCD). There are provided a number of games that are enhanced by a so-called variable display game that determines whether or not to give a predetermined game value based on a display result that is a combination result.
可変表示ゲームには、前述した表示装置を画像表示装置として用いることにより行うもの(以下、特図ゲーム)がある。特図ゲームは、始動入賞口を通過する遊技球の検出(可変表示の始動条件が成立したこと)に基づいて、表示図柄の更新表示を行い、表示図柄の更新表示が完全に停止した際の停止図柄態様が予め定められた特定表示態様となっている場合を「大当り」とするゲームである。特図ゲームにおいて「大当り」となるか否かは、ランダムカウンタ等から読み出された乱数の値が所定の大当り判定値と一致するか否かによって決定され、「大当り」となると、大入賞口またはアタッカと呼ばれる特別電動役物を開放状態とし、遊技者に対して遊技球の入賞が極めて容易となる状態を一定時間継続的に提供する。 Some variable display games are played by using the above-described display device as an image display device (hereinafter referred to as a special game). The special figure game is based on the detection of the game ball passing through the start winning opening (the start condition of the variable display is established), and the display design is updated and the display design update display is completely stopped. A game in which the case where the stop symbol form is a predetermined specific display form is “big hit”. Whether or not it is a “big hit” in the special game is determined by whether or not the random number value read from the random counter or the like matches a predetermined big hit judgment value. Alternatively, a special electric accessory called an attacker is opened, and a state in which winning of a game ball is extremely easy for a player is continuously provided for a certain period of time.
この「大当り」とするか否かを判定するための乱数(以下、大当り判定用乱数)は、従来では、遊技制御用のマイクロプロセッサに外付けされた乱数回路により生成されている(例えば、特許文献1に記載のカウンタ部62)。また、マイクロプロセッサがアプリケーションプログラムにより乱数を生成する手法も提案されている(例えば、特許文献2)。
しかし、特許文献1の構成では、マイクロプロセッサとは別個に乱数発生用の回路を配置しなければならず、ハードウェア量が増加すると共に基板スペースを占有してしまう。また、特許文献1の乱数回路は、パルスジェネレータの出力をカウントしているだけなので、発生する乱数に周期性が発生するなどのランダム性が低くなるおそれがあった。
However, in the configuration of
特許文献2に記載の手法では、マイクロプロセッサがソフト処理で乱数を発生させる。従って、ハードウェアが該マイクロプロセッサのほかに必要となることはない。しかし、プログラムで乱数を発生させるので、マイクロプロセッサの処理負担が大きい。特に、遊技制御のためのタイマ割込処理の実行中に乱数の更新処理を行っているため、遊技制御用と同様のプログラム開発が必要であり、また、限られた割り込み処理時間の間で乱数発生のための処理を開始・終了しなければならず、マイクロプロセッサの処理負担が増大するといった問題があった。
In the technique described in
この発明は上記実状に鑑みてなされたものであり、マイクロプロセッサの処理負担の低減を可能とする遊技機を提供することを目的とする。 The present invention has been made in view of the above circumstances, and an object thereof is to provide a gaming machine capable of reducing the processing load of a microprocessor.
また、この発明は、ランダム性の高い乱数の発生を可能とする遊技機を提供することを目的とする。さらに、この発明は、基板スペースの確保を可能とする遊技機を提供することを目的とする。 Another object of the present invention is to provide a gaming machine capable of generating a random number with high randomness. Furthermore, an object of the present invention is to provide a gaming machine that can secure a board space.
上記目的を達成するため、本願の請求項1に記載の遊技機は、可変表示の実行条件(例えば普通可変入賞球装置6への入賞)が成立した後に可変表示の開始条件(例えば可変表示装置4における前回の可変表示及び大当り遊技状態の終了)が成立したことに基づいて、各々が識別可能な複数種類の識別情報を可変表示する可変表示装置(例えば可変表示装置4)を備え、可変表示の表示結果が予め定められた特定表示結果となったときに、遊技者にとって有利な特定遊技状態(例えば大当り遊技状態)に制御する遊技機であって、遊技機に電力を供給する電力供給手段(例えば電源基板10)と、乱数(例えばランダムRなど)を発生する乱数回路(例えば乱数回路103)を内蔵し、前記電力供給手段から供給される電力を用いて動作し、遊技の進行を制御するマイクロプロセッサ(例えば主基板11に搭載された遊技制御用マイクロプロセッサ100)と、前記マイクロプロセッサからの制御信号に基づいて前記可変表示装置における識別情報の可変表示を制御する可変表示制御手段(例えば表示制御基板12)と、を備え、前記乱数回路は、数値データ(例えばカウント値)を更新する数値更新手段(例えばカウンタ121)と、前記数値更新手段により更新された数値データを乱数値(例えばランダムRの値など)として格納する乱数値格納手段(例えば乱数値レジスタ131)と、数値データの更新順である順列の変更を要求する数値順列変更データ(例えばカウント値順列変更データ「01h」)を格納する数値順列変更レジスタ(例えばカウント値順列変更レジスタ133)と、前記数値順列変更レジスタに前記数値順列変更データが格納されているとき、該数値順列変更データが格納されていないときの順列とは異なる更新順の順列に変更する数値順列変更手段(例えばカウント値順列変更回路123)と、を含み、前記マイクロプロセッサは、前記電力供給手段による電力の供給開始後、前記乱数回路に前記乱数値を更新させるための設定を行う乱数回路設定手段(例えばCPU106がステップS10の乱数回路設定処理を実行する部分)と、前記乱数回路設定手段により前記乱数回路に前記設定が行われた後、定期的(例えば2ミリ秒ごと)に発生するタイマ割込処理の実行を許可するタイマ割込処理実行許可手段(例えばCPU106がステップS14での処理を実行する部分)と、前記タイマ割込処理の実行中(例えばCPU106による遊技制御割込処理の実行中)、前記タイマ割込処理の実行中、前記数値順列変更レジスタに前記数値順列変更データを書き込む数値順列変更データ書込手段(例えばCPU106がステップS104の数値順列変更処理を実行する部分)と、前記実行条件の成立に応じて、前記乱数値格納手段に格納された乱数値を読み出して、該読み出した乱数値が所定の判定値データ(例えば「3」など)と合致するか否かを判定することにより、該実行条件の成立を契機とする前記可変表示における表示結果を特定表示結果とするか否かを決定する表示結果決定手段(例えばCPU106がステップS122の入賞処理とステップS130の特別図柄通常処理とステップS131の大当り判定処理とを実行する部分)と、を含む、ことを特徴とする。
In order to achieve the above object, a gaming machine according to
請求項2に記載の遊技機においては、前記マイクロプロセッサは、前記電力供給手段により電力の供給開始後、所定の復旧条件(例えばバックアップがあり、バックアップデータのチェック結果が正常であることなどの条件)が成立したこと(例えばCPU106がステップS6及びS7にてYesと判別したこと)に基づいて、前回の電力供給停止時における制御状態を復旧するための処理(例えば主基板11の内部状態とサブ側の各制御基板の制御状態とを電源断時の状態に戻すため処理など)を実行する復旧処理実行手段(例えばCPU106がステップS8の遊技状態復旧処理を実行する部分)と、前記電力供給手段により電力の供給開始後、前記所定の復旧条件の不成立(例えばCPU106がステップS6又はS7にてNoと判別したこと)に基づいて、制御状態を初期化する初期化処理(例えばRAM105のクリアや、所定の作業領域に対する初期設定など)を実行する初期化処理実行手段(例えばCPU106がステップS9での処理を実行する部分)と、を含み、前記乱数回路設定手段は、前記復旧処理実行手段による復旧処理の実行後又は前記初期化処理実行手段による初期化処理の実行後に、前記乱数回路に前記乱数値を更新させるための設定を行う(例えばCPU106がステップS10の乱数回路設定処理を実行する)。
In the gaming machine according to
請求項3に記載の遊技機においては、前記乱数回路は、該乱数回路が発生する乱数の最大値(例えば「255」など)を指定する乱数最大値設定データ(例えば乱数最大値設定データ「00FFh」など)を格納する乱数最大値設定レジスタ(例えば乱数最大値設定レジスタ132など)と、前記乱数最大値設定レジスタに指定された乱数最大値設定データに応じて前記数値更新手段による更新範囲(例えば「1」〜「255」までの範囲など)を規制する更新範囲規制手段(例えば比較器122)と、を含み、前記乱数回路設定手段は、前記乱数最大値設定レジスタに乱数最大値設定データを書き込む乱数最大値設定手段(例えばCPU106がステップS21の処理を実行する部分)を含む。
In the gaming machine according to
請求項4に記載の遊技機においては、前記マイクロプロセッサは、該マイクロプロセッサをシステムリセットするシステムリセット手段(例えばリセットコントローラ102)を含み、前記システムリセット手段により前記マイクロプロセッサをシステムリセットするまで、前記乱数最大値設定手段により前記乱数最大値設定データが書き込まれた前記乱数最大値設定レジスタを書込不能に制御する。
5. The gaming machine according to
請求項5に記載の遊技機においては、前記マイクロプロセッサは、前記乱数最大値設定手段が前記乱数最大値設定レジスタに書き込んだ前記乱数最大値設定データにより指定される前記乱数の最大値が所定の下限値(例えば「4」など)より小さいとき(乱数最大値設定データにより指定される乱数の最大値が「0」〜「3」のときなど)、該所定の下限値以上の所定値(例えば「4095」など)を指定する乱数最大値設定データ(例えば乱数値最大値設定データ「0FFFh」など)を該乱数最大値設定レジスタに格納する。
In the gaming machine according to
請求項6においては、前記マイクロプロセッサは、前記数値順列変更手段により順列が変更されたことに応答して、前記数値順列変更レジスタを初期化する。 The microprocessor initializes the numerical permutation change register in response to the permutation being changed by the numerical permutation changing means.
請求項7においては、前記数値順列変更手段は、前記数値順列変更レジスタが初期化された後、前記数値順列データが該数値順列レジスタに再度書き込まれたときには、前記変更させた数値データの順列をさらに変更させる。 In the present invention, the numerical permutation changing unit may change the permutation of the changed numerical data when the numerical permutation data is rewritten in the numerical permutation register after the numerical permutation change register is initialized. Further change.
請求項8に記載の遊技機においては、前記乱数回路は、該乱数回路の起動を要求する乱数回路起動データ(例えば乱数回路起動データ「80h」)を格納する乱数回路起動レジスタ(例えば乱数回路起動レジスタ140)と、前記乱数回路起動レジスタに前記乱数回路起動データが書き込まれたことに応答して、該乱数回路を起動させる乱数回路起動信号を出力する乱数回路起動信号出力手段(例えば乱数回路起動信号出力回路130)と、を含み、前記乱数回路設定手段は、前記乱数回路起動データを前記乱数回路起動レジスタに書き込んで前記乱数回路を起動させる乱数回路起動設定手段(例えばCPU106がステップS24の処理を実行する部分)を含む。
9. The gaming machine according to
請求項9に記載の遊技機においては、前記マイクロプロセッサは、該マイクロプロセッサをシステムリセットするシステムリセット手段(例えばリセットコントローラ102)を含み、前記乱数回路起動設定手段は、前記システムリセット手段により前記マイクロプロセッサがシステムリセットされたとき、前記乱数回路起動データを前記乱数回路起動レジスタに再度書き込んで前記乱数回路を起動させる(例えばCPU106がステップS24の処理を実行する)。
In the gaming machine according to
本願の請求項1乃至9に記載の発明は、以下に示す効果を有する。
The inventions according to
請求項1に記載の構成によれば、前記電力の供給開始後、前記乱数回路に前記数値データを更新するための設定を行い、その後、定期的に発生するタイマ割込処理の実行を許可するため、限られた割り込み処理時間の間で乱数発生のための処理を開始・終了する必要はなくなり、マイクロプロセッサの処理負担の増加を防止することができる。また、前記乱数回路設定手段による設定に従って前記乱数値格納手段に格納されている乱数値を更新することができるため、遊技機毎に異なる設定を行うことにより、該乱数値格納手段から読み出され、前記可変表示における表示結果を特定表示結果とする否かを決定するのに用いられる乱数のランダム性を高めることができる。さらに、前記乱数値格納手段に入力される数値データの更新順である順列を変更させることにより、前記乱数のランダム性をより一層高めることができる。また、前記乱数回路は前記マイクロプロセッサに内蔵されていることから、基板スペースを確保することができる。また、前記乱数回路を前記マイクロプロセッサに内蔵させることにより、不正基盤の設置等の偽造を困難にすることができる。
According to the configuration of
請求項2に記載の構成によれば、前記復旧処理実行手段による復旧処理の実行後又は前記初期化処理実行手段による初期化処理の実行後に、前記乱数回路に前記乱数値を更新するため設定を行い、その後、定期的に発生するタイマ割込処理の実行を許可するため、限られた割り込み処理時間の間で乱数発生のための処理を開始・終了する必要はなくなり、マイクロプロセッサの処理負担の増加を防止することができる。また、前記乱数回路が発生する乱数を用いて、前記可変表示における表示結果を特定表示結果とする否かを決定することにより、マイクロプロセッサが記憶するプログラムの容量を削減することができる。
According to the configuration of
請求項3に記載の構成によれば、予め設定された前記乱数の最大値を上限として、前記乱数値更新手段に格納されている乱数値を更新することができるため、遊技機毎に異なる前記乱数の最大値を設定することにより、該乱数値格納手段から読み出され、前記可変表示における表示結果を特定表示結果とする否かを決定するのに用いられる乱数のランダム性を高めることができる。
According to the configuration of
請求項4に記載の構成によれば、前記システムリセット手段によりシステムリセットされるまで前記乱数回路に設定された前記乱数の最大値を変更することができないため、悪質な遊技客が該乱数の最大値を変更して、前記乱数値格納手段から読み出される乱数値と所定の判定値とが合致するタイミングを自在に設定し、前記特定遊技状態を頻発させるといった不正行為を防止することができる。
According to the configuration of
請求項5に記載の構成によれば、前記所定の下限値以下の値が前記乱数の最大値として前記乱数回路に設定されることを防止することができる。
According to the configuration described in
請求項6に記載の構成によれば、前記数値順列変更手段により順列が変更されたことに応答して、前記数値順列変更レジスタを初期化するため、前記乱数値格納手段に出力される数値データの順列が連続的に変更されることを防止することができる。 The numerical data output to the random value storage means for initializing the numerical permutation change register in response to the permutation being changed by the numerical permutation changing means. Can be prevented from being continuously changed.
請求項7に記載の構成によれば、前記数値順列変更レジスタが初期化された後、前記変更させた数値データの順列をさらに変更させることにより、該乱数値格納手段から読み出され、前記可変表示における表示結果を特定表示結果とする否かを決定するのに用いられる乱数のランダム性をより一層高めることができる。
According to the configuration of
請求項8に記載の構成によれば、前記乱数回路に前記乱数値を更新させるための設定を行った後、該乱数回路を起動させることができるため、該電力の供給開始後、該設定を行う前に、該乱数回路が乱数を発生してしまうといった不具合を防止することができる。
According to the configuration of
請求項9に記載の構成によれば、前記システムリセット手段によりシステムリセットされたときであっても、前記乱数回路を再度起動させることができる。 According to the configuration of the ninth aspect, even when the system is reset by the system reset unit, the random number circuit can be activated again.
以下、図面を参照しつつ、本発明の一実施形態を詳細に説明する。なお、以下の説明においてリーチ表示状態とは、表示結果として導出表示した図柄(リーチ図柄という)が大当り図柄の一部を構成しているときに未だ導出表示していない図柄(リーチ可変図柄という)については可変表示が行われている状態、あるいは、全て又は一部の図柄が大当り図柄の全て又は一部を構成しながら同期して可変表示している状態のことである。具体的には、予め定められた複数の表示領域に、予め定められた図柄が停止することで大当りとなる有効ラインが定められ、その有効ライン上の一部の表示領域に予め定められた図柄が停止しているときに未だ停止していない有効ライン上の表示領域において可変表示が行われている状態(例えば、左、中、右の表示領域のうち左、右の表示領域には大当り図柄の一部となる(例えば「7」)が停止表示されている状態で中の表示領域は未だ可変表示が行われている状態)、あるいは、有効ライン上の表示領域の全て又は一部の図柄が大当り図柄の全て又は一部を構成しながら同期して可変表示している状態(例えば、左、中、右の表示領域の全てで可変表示が行われてどの状態が表示されても同一の図柄が揃っている態様で可変表示が行われている状態)である。 Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings. In the following description, the reach display state means a symbol that is derived and displayed as a display result (referred to as a reach symbol) and is not yet derived and displayed when the symbol is a part of the jackpot symbol (referred to as a reach variable symbol). Is a state in which variable display is being performed, or a state in which all or some of the symbols are variably displayed synchronously while constituting all or part of the jackpot symbol. Specifically, an effective line that becomes a big hit is determined in a plurality of predetermined display areas by stopping predetermined symbols, and predetermined symbols are displayed in some display areas on the effective lines. A state in which variable display is being performed in the display area on the active line that has not been stopped when the is stopped (for example, the left, right, and right display areas are jackpot symbols in the left, middle, and right display areas) (For example, “7”) is stopped and displayed, and the display area inside is still in variable display), or all or part of the display area on the active line Is a variable display that is synchronously displayed while constituting all or part of the jackpot symbol (for example, variable display is performed in all of the left, middle, and right display areas, and any state is displayed. Variable display is performed with the pattern being arranged. And is that state).
本実施例における遊技機は、LCD等からなる画像表示装置により特図ゲームを行う遊技機であり、プリペイドカードによって球貸しを行うカードリーダ(CR:Card Reader)式の第1種パチンコ遊技機や、LCDを搭載したスロットマシン等の遊技機である。
The gaming machine in the present embodiment is a gaming machine that performs a special game with an image display device such as an LCD, and is a card reader (CR: Card Reader)
また、遊技機は、パチンコ遊技機等の弾球遊技機であってもよく、画像表示装置を有するものであれば、例えば、第2種あるいは第3種に分類されるパチンコ遊技機や、一般電役機、又はパチコンと呼ばれる確率設定機能付き弾球遊技機等であっても構わない。さらには、プリペイドカードによって球貸しを行うCR式パチンコ遊技機だけではなく、現金によって球貸しを行うパチンコ遊技機にも適用可能である。すなわち、LCD等からなる画像表示装置を有し、識別情報としての図柄を可変表示することが可能な遊技機であれば、どのような形態のものであっても構わない。 Further, the gaming machine may be a ball and ball game machine such as a pachinko gaming machine, and if it has an image display device, for example, a pachinko gaming machine classified into the second type or the third type, It may be an electric machine or a ball game machine with a probability setting function called pachikon. Furthermore, it is applicable not only to a CR-type pachinko gaming machine that lends a ball with a prepaid card, but also to a pachinko gaming machine that lends a ball with cash. That is, any form of game machine may be used as long as it has an image display device such as an LCD and can variably display symbols as identification information.
図1は、本実施例におけるパチンコ遊技機の正面図であり、主要部材の配置レイアウトを示す。パチンコ遊技機(遊技機)1は、大別して、遊技盤面を構成する遊技盤(ゲージ盤)2と、遊技盤2を支持固定する遊技機用枠(台枠)3と、から構成されている。遊技盤2にはガイドレールによって囲まれた、ほぼ円形状の遊技領域が形成されている。この遊技領域のほぼ中央位置には、各々が識別可能な識別情報として特別図柄を可変表示可能に表示する可変表示装置4が設けられている。この可変表示装置4の下側には、普通可変入賞球装置(始動入賞口)6が配置されている。普通可変入賞球装置6の下側には、特別可変入賞球装置(大入賞口)7が配置されている。また、可変表示装置4の上部には、普通図柄表示器40が設けられている。
FIG. 1 is a front view of a pachinko gaming machine according to the present embodiment and shows an arrangement layout of main members. A pachinko gaming machine (gaming machine) 1 is roughly divided into a gaming board (gauge board) 2 constituting a gaming board surface and a gaming machine frame (base frame) 3 for supporting and fixing the
可変表示装置4は、複数の変動表示部により識別情報としての図柄を変動表示するLCD(Liquid Crystal Display)モジュール等を備えて構成され、例えば、普通可変入賞球装置6に遊技球が入賞することが実行条件となる特図ゲームにおいて、数字、文字、図柄等から構成される3つの表示図柄(特別図柄)の変動表示を開始し、一定時間が経過すると、左、右、中の順で表示図柄を確定する。可変表示装置4には、普通可変入賞球装置6に入った有効入賞球数すなわち始動記憶数を表示する4つの始動記憶表示エリアが設けられていてもよい。
The
この実施の形態では、図柄番号が偶数である特別図柄を通常大当り図柄とし、図柄番号が奇数である特別図柄を確変大当り図柄とする。すなわち、可変表示装置4による特図ゲームにおいて、特別図柄の可変表示を開始した後、左・中・右の表示領域にて同一の特別図柄が表示結果として導出表示されて確定したときには、パチンコ遊技機1は、大当り遊技状態となる。また、可変表示装置4による特図ゲームにおいて、特別図柄の可変表示を開始した後、左・中・右の表示領域にて同一の確変大当り図柄が表示結果として導出表示されて確定したときには、パチンコ遊技機1は大当り遊技状態の終了に続いて特別遊技状態(確率向上状態)となり、以後、所定条件が成立するまで特図ゲームにおける表示結果が大当り組合せとなる確率が向上する。また、確率向上状態では、普通可変入賞球装置6の開放時間が通常遊技状態よりも長くなるとともに、その開放回数が通常遊技状態のときよりも増加するなど、大当り遊技状態とは異なる遊技者にとって有利な状態となる。なお、通常遊技状態とは、大当り遊技状態や確率向上状態以外の遊技状態のことである。
In this embodiment, a special symbol with an even symbol number is a normal jackpot symbol, and a special symbol with an odd symbol number is an odd jackpot symbol. In other words, in the special game with the
普通図柄表示器40は、発光ダイオード(LED)等を備えて構成され、遊技領域に設けられた通過ゲートを遊技球が通過することを始動条件とする普通図ゲームにおいて、点灯、点滅、発色などが制御される。この普通図ゲームにおいて所定の当りパターンで表示が行われると、普通図ゲームにおける表示結果が「当り」となり、普通可変入賞球装置6を構成する電動チューリップの可動翼片を所定時間が経過するまで傾動制御する。
The
普通可変入賞球装置6は、ソレノイド21(図3)によって垂直(通常開放)位置と傾動(拡大開放)位置との間で可動制御される一対の可動翼片を有するチューリップ型役物(普通電動役物)を備えて構成される。普通可変入賞球装置6への遊技球の入賞に基づく特別図柄の可変表示は、所定回数(本実施形態では、4回)まで後述する特図保留メモリ170(図22)に記憶される。
The normally variable winning
特別可変入賞球装置7は、ソレノイド22(図3)によって入賞領域を開成・閉成制御する開閉板を備える。この開閉板は、通常時には閉成し、普通可変入賞球装置6への遊技球の入賞に基づいて可変表示装置4による特図ゲームが行われた結果、大当り遊技状態となった場合に、ソレノイド22によって入賞領域を所定期間(例えば、29秒)あるいは所定個数(例えば、10個)の入賞球が発生するまで開成(開成サイクル)する状態となるように設定され、その開成している間に遊技領域を落下する遊技球を受け止める。そして、この開成サイクルを例えば最高16回繰り返すことができるようになっている。特別可変入賞球装置7に入賞した遊技球は、所定の検出部により検出される。入賞球の検出に応答し、後述する主基板11と払出制御基板15(図2)とにより、所定数の賞球の払い出しが行われる。
The special variable winning
また、遊技盤2の表面には、上記した構成以外にも、ランプを内蔵した風車、アウト口等が設けられている。また、パチンコ遊技機1には、点灯又は点滅する遊技効果ランプ9や効果音を発生するスピーカ8L、8Rが設けられている。
In addition to the above-described configuration, the surface of the
図2は、パチンコ遊技機1の背面図であり、主要基板の配置レイアウトを示す。本実施例におけるパチンコ遊技機1は、主として、電力供給手段として機能する電源基板10と、主基板11と、表示制御基板12と、音声制御基板13と、ランプ制御基板14と、払出制御基板15と、情報端子基板16と、を備え、それぞれ適所に配設されている。なお、表示制御基板12、音声制御基板13及びランプ制御基板14は、それぞれ独立した基板として、例えば、パチンコ遊技機1の裏面において、1つのボックスに収容された状態で配置されてもよい。さらに、表示制御基板12、音声制御基板13及びランプ制御基板14を、まとめて1つの基板として構成してもよい。
FIG. 2 is a rear view of the
電源基板10は、パチンコ遊技機1内の各回路に所定の電力を供給するものである。
The
主基板11は、メイン側の制御基板であり、パチンコ遊技機1における遊技の進行を制御するための各種回路が搭載されている。主基板11は、主として、所定位置に配設されたスイッチ等からの信号の入力を行う機能、表示制御基板12と音声制御基板13とランプ制御基板14と払出制御基板15となどからなるサブ側の制御基板に対して、それぞれ指令情報の一例となる制御コマンドを出力して送信する機能、ホールの管理コンピュータに対して各種情報を出力する機能などを備えている。
The
主基板11から表示制御基板12へ送信される制御コマンドは表示制御コマンドである。図3は、主基板11における回路構成、及び主基板11から表示制御基板12に送信される表示制御コマンドの信号線を示すブロック図である。図3に示すように、この実施の形態では、表示制御コマンドが、表示制御信号CD0〜CD7の8本の信号線で主基板11から表示制御基板12に対して送出される。また、主基板11と表示制御基板12との間には、ストローブ信号を送受するための表示制御INT信号の信号線も配線されている。
The control command transmitted from the
主基板11には、図3に示すように、始動入賞口である普通可変入賞球装置6や、大入賞口である特別可変入賞球装置7、その他の入賞口への遊技球の入賞等を検出するための各入賞口スイッチ70からの配線も接続されている。さらに、主基板11には、普通可変入賞球装置6における可動翼片の可動制御や特別可変入賞球装置7における開成・閉成制御を行うためのソレノイド21、22への配線が接続されている。
As shown in FIG. 3, the
主基板11は、遊技制御用マイクロプロセッサ100、スイッチ回路109、ソレノイド回路110などを搭載して構成される。遊技制御用マイクロプロセッサ100は、例えば1チップマイクロプロセッサであり、クロック回路101、システムリセット手段として機能するリセットコントローラ102、乱数回路103、ゲーム制御用のプログラム等を記憶するROM(Read Only Memory)104、ワークメモリとして使用されるRAM(Random Access Memory)105、制御動作を行うCPU(Central Processing Unit)106、CPUに割込要求信号を送出するCTC(Counter Timer Circuit)107及びI/O(Input/Output)ポート108を内蔵している。
The
クロック回路101は、システムクロック信号をCPU106に出力し、このシステムクロック信号を27(=128)分週して生成した基準クロック信号を乱数回路103に出力する。リセットコントローラ102は、ローレベルの信号が一定期間入力されたとき、CPU106及び乱数回路103等に所定の初期化信号を出力して、遊技制御用マイクロプロセッサ100をシステムリセットする。
The clock circuit 101 outputs a system clock signal to the
図4は、乱数回路103の構成例を示すブロック図である。図4に示すように、乱数回路103は、数値更新手段として機能するカウンタ121と、カウント値順列変更回路123と、更新範囲規制手段として機能する比較器122と、クロック信号生成手段としての機能を含むクロック信号出力回路124と、第1のトリガ信号出力回路125と、第2のトリガ信号出力回路126と、乱数更新方式選択信号出力回路127と、数値更新信号出力手段として機能する第1のセレクタ128と、数値取込信号出力手段として機能する第2のセレクタ129と、乱数回路起動信号出力回路130と、乱数値格納手段として機能する乱数値レジスタ(RND)131と、から構成されている。乱数回路103は、大当りを発生させてパチンコ遊技機1を大当り遊技状態とするか否かを決定する大当り判定用の乱数であるランダムRを発生する。
FIG. 4 is a block diagram illustrating a configuration example of the
カウンタ121は、カウント値の更新を指示するカウント値更新信号に応答して、出力するカウント値を、一定の規則に従って、初期値から最終値までの範囲で循環的に更新する。この実施の形態において、カウンタ121は、カウント値更新信号が入力される毎に、カウント値を「1」から「4095」まで1ずつカウントアップして行く。そして、カウンタ121は、カウント値を「4095」までカウントアップすると、「1」に戻して再び「4095」までカウントアップする。即ち、カウント値は、カウンタ121にカウント値更新信号が入力される毎に、「1」→「2」→…→「4095」→「1」→…と循環的に更新される。
In response to the count value update signal instructing to update the count value, the
カウント値順列変更回路123は、カウント値の更新順である順列の変更を要求するカウント値順列変更データ「01h」を格納するカウント値順列変更レジスタ(RCS)133と、更新規則選択レジスタ(RRC)141と、更新規則メモリ142と、を備える。カウント値順列変更回路123は、カウント値順列変更レジスタに数値順列変更データ「01h」が格納されているとき、カウント値順列変更データ「01h」が格納されていないときの順列とは異なる順列に変更する。
The count value permutation change circuit 123 includes a count value permutation change register (RCS) 133 that stores count value permutation change data “01h” for requesting a change in the permutation, which is the count value update order, and an update rule selection register (RRC). 141 and an
図5は、更新規則選択レジスタ141の構成例を示すブロック図である。図5に示すように、更新規則選択レジスタ141は、8ビットレジスタであり、その初期値は、「0(=00h)」に設定されている。更新規則選択レジスタ141は、ビット0〜ビット3が書込可能及び読出可能に、ビット4〜ビット7が書込不能及び読出不能に構成されている。したがって、更新規則選択レジスタ141のビット4〜ビット7に値を書き込んでも、その値は無効であり、ビット4〜ビット7から読み出した値は全て「0(=0000b)」となる。
FIG. 5 is a block diagram illustrating a configuration example of the update rule selection register 141. As shown in FIG. 5, the update rule selection register 141 is an 8-bit register, and its initial value is set to “0 (= 00h)”. The update rule selection register 141 is configured so that
更新規則選択レジスタ141の値(レジスタ値)は、カウント値順列変更レジスタ133にカウント値順列変更データ「01h」が書き込まれたことに応答して、「0(=00h)」から「15(=0Fh)」まで循環的に更新される。すなわち、カウント値順列変更レジスタ133にカウント値順列データ「01h」が書き込まれる毎に、レジスタ値は、「0」から「1」ずつ加算され、「15」になると再び「0」に戻る。 In response to the count value permutation change data “01h” being written in the count value permutation change register 133, the value (register value) of the update rule selection register 141 is changed from “0 (= 00h)” to “15 (= 0Fh) ”is updated cyclically. That is, each time the count value permutation data “01h” is written to the count value permutation change register 133, the register value is incremented from “0” by “1”, and when it becomes “15”, it returns to “0” again.
図6は、更新規則メモリ142の構成例を示すブロック図である。図6に示すように、更新規則メモリ142は、カウント値の更新規則と、更新規則選択レジスタ141の値と、を対応付けて格納している。更新規則メモリ142には、カウンタ121の更新規則と同一の更新規則Aがレジスタ値「0」と対応して格納され、カウンタ121の更新規則とは異なる更新規則B〜Pがレジスタ値「1」〜「15」と対応して格納されている。
FIG. 6 is a block diagram illustrating a configuration example of the
図4に示すカウント値順列変更回路123は、カウント値順列変更レジスタ133にカウント値順列変更データ「01h」が書き込まれているとき、カウンタ121からカウント値の最終値「4095」が入力されると、更新されたレジスタ値に基づいて、更新規則メモリ142のうちから更新規則を選択して設定することにより、出力するカウント値の更新規則を切り替える。そして、カウント値順列変更回路123は、カウンタ121からの入力に応答して、この切り替えた更新規則に従って、カウント値を更新して出力する。
When the count value permutation change data “01h” is written in the count value permutation change register 133, the count value permutation change circuit 123 shown in FIG. 4 receives the final count value “4095” from the
このように、カウント値順列変更回路123は、カウント値順列変更レジスタ133にカウント値順列変更データ「01h」が書き込まれたことに応答して、更新規則を切り替えることにより、出力するカウント値の順列を変更する。 In this way, the count value permutation changing circuit 123 switches the update rule in response to the count value permutation change data “01h” being written in the count value permutation change register 133, thereby outputting the permutation of the count values to be output. To change.
図7は、カウント値順列変更回路123におけるカウント値順列の変更動作の説明図である。図7に示すように、CPU106により所定のタイミングにカウント値順列変更データ「01h」がカウント値順列変更レジスタ133に書き込まれると、レジスタ値は、1加算され、例えば「0」から「1」に更新される。この後、カウント値順列変更回路123は、カウンタ121からカウント値の最終値「4095」が入力されるまで、更新前のレジスタ値「0」に対応する「更新規則A」に従ってカウント値を更新して出力する。このとき、カウント値順列変更回路123から出力されるカウント値の順列は、「1→2→…→4095」である。
FIG. 7 is an explanatory diagram of the operation of changing the count value permutation in the count value permutation changing circuit 123. As shown in FIG. 7, when the count value permutation change data “01h” is written to the count value permutation change register 133 at a predetermined timing by the
そして、カウンタ121からカウント値の最終値「4095」が入力されると、カウント値順列変更回路123は、更新規則メモリ142から、更新後のレジスタ値「1」に対応する「更新規則B」を選択して設定する。カウント値順列変更回路123は、カウンタ121からの入力に応答して、この選択設定した「更新規則B」に従って、カウント値を更新して出力する。これにより、カウント値順列変更回路123から出力されるカウント値の順列は、「1→2→…→4095」から「4095→4094→…→1」に変更される。
When the final value “4095” of the count value is input from the
この後、後述するようにカウント値順列変更レジスタ133は初期化され、カウント値順列変更回路123から出力されるカウント値の順列は、「4095→4094→…→1」のままとなる。 Thereafter, the count value permutation change register 133 is initialized as will be described later, and the permutation of count values output from the count value permutation change circuit 123 remains “4095 → 4094 →... → 1”.
CPU106によりカウント値順列変更データ「01h」がカウント値順列変更レジスタ133に再度書き込まれると、レジスタ値は「1」から「2」に更新される。そして、カウンタ121からカウント値の最終値「4095」が入力されると、カウント値順列変更回路123は、更新規則メモリ142から、レジスタ値「2」に対応する「更新規則C」を選択して設定する。カウント値順列変更回路123は、カウンタ121からの入力に応答して、この選択設定した「更新規則C」に従って、カウント値を更新して出力することにより、カウント値の順列は、さらに変更され、「1→3→…→4095→2…→4094」となる。
When the count value permutation change data “01h” is written again to the count value permutation change register 133 by the
このように、カウント値順列変更レジスタ133が初期化された後、カウント値順列データ「01h」をカウント値順列レジスタ133に再度書き込むことにより、変更したカウント値の順列をさらに変更することができる。 As described above, after the count value permutation change register 133 is initialized, the count value permutation data “01h” is written again in the count value permutation register 133, so that the permutation of the changed count value can be further changed.
図8は、カウント値順列変更レジスタ123の構成例を示す図である。図8に示すように、カウント値順列変更レジスタ133は、読出可能な8ビットレジスタであり、その初期値は、「0(=00h)」に設定されている。また、カウント値順列変更レジスタ123は、ビット0のみが書込可能及び書込可能に構成され、したがって、ビット1〜ビット7に値を書き込んでも、その値は無効であり、ビット1〜ビット7から読み出した値は全て「0(=0000000b)」となる。
FIG. 8 is a diagram illustrating a configuration example of the count value permutation change register 123. As shown in FIG. 8, the count value permutation change register 133 is a readable 8-bit register, and its initial value is set to “0 (= 00h)”. The count value permutation change register 123 is configured so that only bit 0 is writable and writable. Therefore, even if a value is written in
なお、カウント値順列変更回路123が、切り替えた更新規則に従ってカウント値の更新動作を開始したことに応答して、CPU106は、カウント値順列変更データ「01h」が書き込まれたカウント値順列変更レジスタ133を初期化して格納されている値を初期値である「0(=00h)」に戻す。
In response to the count value permutation change circuit 123 starting the count value update operation in accordance with the switched update rule, the
比較器122は、ランダムRの最大値(乱数最大値)を指定する乱数最大値設定データを格納する乱数最大値設定レジスタ(RMX)132を備える。比較器122は、乱数最大値設定レジスタ132に格納されている乱数最大値設定データに応じて、カウンタ121によるカウント値の更新範囲を規制する。この実施の形態において、カウンタ121から入力されたカウント値と乱数最大値設定レジスタ132に格納されている乱数最大値設定データ(例えば「00FFh」)により指定される乱数最大値(例えば「255」)とを比較し、入力されたカウント値が乱数最大値以下のとき、入力されたカウント値を乱数値レジスタ131に出力し、入力されたカウント値が乱数最大値より大きいとき、カウント値更新信号をカウンタ121に出力する。
The comparator 122 includes a random number maximum value setting register (RMX) 132 that stores random number maximum value setting data that specifies the maximum value of random R (random number maximum value). The comparator 122 regulates the update range of the count value by the
図9は、カウンタ121及び比較器122におけるカウント値の更新動作の説明図である。なお、図9では、カウント値順列変更回路123において更新規則Aが選択され、乱数最大値を「255」と設定した場合を例に説明する。
FIG. 9 is an explanatory diagram of a count value update operation in the
入力されるカウント値が「1」から「255」までのとき、比較器122は、この入力されたカウント値をそのまま乱数値レジスタ131に出力する。そして、入力されるカウント値が乱数最大値「255」より大きい値「256」になると、比較器122は、カウンタ121にカウント値更新信号を出力してカウント値を「257」に更新させる。このような動作を繰り返すことにより、比較器122は、入力されるカウント値をカウンタ121により「256」から「4095」まで連続的にカウントアップさせ、その後、カウント値を「1」に戻させる。なお、このときの比較器122から出力されるカウント値は、「255」のままである。そして、比較器122は、カウント値「1」が入力されると、この入力されたカウント値「1」をそのまま乱数値レジスタ131に出力する。
When the input count value is “1” to “255”, the comparator 122 outputs the input count value to the random value register 131 as it is. When the input count value becomes a value “256” larger than the random number maximum value “255”, the comparator 122 outputs a count value update signal to the
上記説明したカウンタ121及び比較器122におけるカウント値の更新動作により、乱数最大値設定レジスタ132に格納されている乱数最大値以下のカウント値のみを乱数値レジスタ131に出力することができるため、乱数回路103は、乱数最大値設定レジスタ132に格納した乱数最大値「255」を上限としたランダムRを発生することができる。
Since the counter value update operation in the
図10は、乱数最大値設定レジスタ132の構成例を示すブロック図である。図10に示すように、乱数最大値設定レジスタ132は、16ビットレジスタであり、その初期値は、「4095(=0FFFh)」に設定されている。乱数最大値設定レジスタ132は、ビット0〜ビット11が書込可能及び読出可能に、ビット12〜ビット15が書込不能及び読出不能に構成されている。したがって、乱数最大値設定レジスタ132のビット12〜ビット15に値を書き込んでも、その値は無効であり、ビット12〜ビット15から読み出した値は全て「0(=0000b)」となる。
FIG. 10 is a block diagram illustrating a configuration example of the random number maximum value setting register 132. As shown in FIG. 10, the random number maximum value setting register 132 is a 16-bit register, and its initial value is set to “4095 (= 0FFFh)”. The random number maximum value setting register 132 is configured such that
また、乱数最大値設定レジスタ132に下限値「4」より小さい値を指定する乱数最大値設定データ「0000h」〜「0003h」が書き込まれた場合、乱数最大値設定レジスタ132には、CPU106により、初期値「4095」を指定する乱数最大値設定データ「0FFFh」が格納される。即ち、乱数最大値設定レジスタ132に設定可能な乱数最大値は、「4」から「4095」までである。なお、CPU106は、リセットコントローラ102により遊技制御用マイクロプロセッサ100がシステムリセットされるまで、乱数最大値設定データが書き込まれた乱数最大値設定レジスタ132を書込不能に制御する。
When random number maximum value setting data “0000h” to “0003h” for designating a value smaller than the lower limit “4” is written in the random number maximum value setting register 132, the
図4に示すクロック信号出力回路124は、第1及び第2のセレクタ128,129に出力するクロック信号の周期を指定する周期設定データを格納する周期設定レジスタ(RPS)134を備える。クロック信号出力回路124は、周期設定レジスタ134に格納されている周期設定データに基づいて、乱数回路103外部のクロック回路101から入力される基準クロック信号を分週して、乱数回路103内部で用いるクロック信号(内部クロック信号)を生成し、この生成した内部クロック信号を第1及び第2のセレクタ128,129に出力する。
The clock
例えば、周期設定レジスタ134に書き込まれた周期設定データが「0Fh(=16)」の場合、クロック信号出力回路124は、クロック回路101から入力される基準クロック信号を16分週して内部クロック信号を生成する。この生成された内部クロック信号の周期は、「システムクロック信号の周期×128×16」となる。
For example, when the cycle setting data written in the cycle setting register 134 is “0Fh (= 16)”, the clock
図11は、周期設定レジスタ134の構成例を示すブロック図である。図11に示すように、周期設定レジスタ134は、書込可能及び読出可能な8ビットレジスタであり、その初期値は、「256(=FFh)」に設定されている。 FIG. 11 is a block diagram illustrating a configuration example of the period setting register 134. As shown in FIG. 11, the cycle setting register 134 is a writable and readable 8-bit register, and its initial value is set to “256 (= FFh)”.
また、周期設定レジスタ134に下限値「7」より小さい値を指定する周期設定データ「00h」〜「06h」が書き込まれた場合、CPU106は、周期設定レジスタ134に下限値「7」を指定する周期設定データ「07h」を格納する。即ち、周期設定レジスタ134に設定可能な周期は、「システムクロック信号の周期×128×7」から「システムクロック信号の周期×128×256」までである。なお、CPU106は、リセットコントローラ102により遊技制御用マイクロプロセッサ100がシステムリセットされるまで、周期設定データが書き込まれた周期設定レジスタ134を書込不能に制御する。
Further, when the cycle setting data “00h” to “06h” for designating a value smaller than the lower limit value “7” is written in the cycle setting register 134, the
図4に示す第1のトリガ信号出力回路125は、カウント値の更新を要求するカウント値更新データ「01h」を格納するカウント値更新レジスタ(RGN)135を備える。第1のトリガ信号出力回路125は、カウント値更新レジスタ135にカウント値更新データ「01h」が書き込まれたことに応答して、第1のトリガ信号を第1のセレクタ128に出力する。
The first trigger
図12は、カウント値更新レジスタ135の構成例を示すブロック図である。図12に示すように、カウント値更新レジスタ135は、読出不能な8ビットレジスタであり、その初期値は、「0(=00h)」に設定されている。また、カウント値更新レジスタ135は、ビット0のみが書込可能に構成され、ビット1〜ビット7に値を書き込んでも、その値は無効である。
FIG. 12 is a block diagram illustrating a configuration example of the count value update register 135. As shown in FIG. 12, the count value update register 135 is an unreadable 8-bit register, and its initial value is set to “0 (= 00h)”. The count value update register 135 is configured so that only bit 0 can be written, and even if a value is written in
図4に示す第2のトリガ信号出力回路126は、カウント値の取込を要求するカウント値取込データ「01h」を格納するカウント値取込レジスタ(RLT)136を備える。第2のトリガ信号出力回路126は、カウント値取込レジスタ136にカウント値取込データ「01h」が書き込まれたことに応答して、第2のトリガ信号を第2のセレクタ129に出力する。
The second trigger signal output circuit 126 shown in FIG. 4 includes a count value capture register (RLT) 136 that stores count value capture data “01h” for requesting capture of a count value. The second trigger signal output circuit 126 outputs the second trigger signal to the
図13は、カウント値取込レジスタ136の構成例を示すブロック図である。図13に示すように、カウント値取込レジスタ136は、読出不能な8ビットレジスタであり、その初期値は、「0(=00h)」に設定されている。また、カウント値取込レジスタ136は、ビット0のみが書込可能に構成され、ビット1〜ビット7に値を書き込んでも、その値は無効である。
FIG. 13 is a block diagram illustrating a configuration example of the count value fetch
図4に示す乱数更新方式選択信号出力回路127は、ランダムRの値を更新する方式である第1及び第2の乱数更新方式のうちから選択された乱数更新方式を指定する乱数更新方式選択データを格納する乱数更新方式選択レジスタ(RTS)137を備える。乱数更新方式選択信号出力回路127は、乱数更新方式選択レジスタ137に乱数更新方式選択データが書き込まれたことに応答して、この書き込まれた乱数更新方式選択データにより指定される乱数更新方式に対応する乱数更新方式選択信号を第1及び第2のセレクタ128,129に出力する。
The random number update method selection
図14(A)は、乱数更新方式選択レジスタ137の構成例を示すブロック図である。図14(A)に示すように、乱数更新方式選択レジスタ137は、8ビットレジスタであり、その初期値は、「00h」に設定されている。乱数更新方式選択レジスタ137は、ビット0〜ビット1が書込可能及び読出可能に、ビット2〜ビット7が書込不能及び読出不能に構成されている。したがって、乱数更新方式選択レジスタ137のビット2〜ビット7に値を書き込んでも、その値は無効であり、ビット2〜ビット7から読み出した値は全て「0(=000000b)」となる。
FIG. 14A is a block diagram illustrating a configuration example of the random number update
図14(B)は、乱数更新方式選択レジスタ137に書き込まれる乱数更新方式選択データの一例の説明図である。図14(B)に示すように、乱数更新方式選択データは、2ビットのデータから構成され、「01b」は、第1の乱数更新方式を指定するデータであり、「10b」は、第2の乱数更新方式を指定するデータである。乱数更新方式選択データ「00b」又は「11b」が乱数更新方式選択レジスタ137に書き込まれた場合、乱数回路103は起動不能となる。
FIG. 14B is an explanatory diagram of an example of random number update method selection data written to the random number update
図4に示す第1のセレクタ128は、乱数更新方式選択信号出力回路127から第1の乱数更新方式に対応する乱数更新方式選択信号(第1の乱数更新方式選択信号)が入力されたとき、第1のトリガ信号出力回路125から出力される第1のトリガ信号に応答して、カウント値更新信号をカウンタ121に出力する。一方、第1のセレクタ128は、乱数更新方式選択信号出力回路127から第2の乱数更新方式に対応する乱数更新方式選択信号(第2の乱数更新方式選択信号)が入力されたとき、クロック信号出力回路124から出力される内部クロック信号に応答して、カウント値更新信号をカウンタ121に出力する。
The
第2のセレクタ129は、乱数更新方式選択信号出力回路127から第1の乱数更新方式選択信号が入力されたとき、クロック信号出力回路124から出力される内部クロック信号に応答して、カウント値の取込を指示するカウント値取込信号を乱数値レジスタ131に出力する。一方、第2のセレクタ129は、乱数更新方式選択信号出力回路127から第2の乱数更新方式選択信号が入力されたとき、クロック信号出力回路124から出力される内部クロック信号に応答して、カウント値取込信号を乱数値レジスタ131に出力する。
When the first random number update method selection
乱数値レジスタ131は、後述するステップS122の入賞処理において抽出されるランダムRの値を格納する。乱数値レジスタ131は、第2のセレクタ129から出力されるカウント値取込信号を応答して、カウンタ121からカウント値順列変更回路123及び比較器122を介して出力されるカウント値をランダムRの値として格納することにより、ランダムRの値を更新する。
The random value register 131 stores a random R value extracted in a winning process in step S122 described later. In response to the count value fetch signal output from the
図15は、乱数値レジスタ131の構成例を示すブロック図である。図15に示すように、乱数値レジスタ131は、書込不能な16ビットレジスタであり、その初期値は、「0001h」に設定されている。乱数値レジスタ131は、ビット0〜ビット11が読出可能に、ビット12〜ビット15が読出不能に構成されている。したがって、乱数値レジスタ131のビット12〜ビット15から読み出した値は全て「0(=0000b)」となる。
FIG. 15 is a block diagram illustrating a configuration example of the random value register 131. As shown in FIG. 15, the random value register 131 is a non-writable 16-bit register, and its initial value is set to “0001h”. The random value register 131 is configured such that
図4に示す乱数回路起動信号出力回路130は、乱数回路103の起動を要求する乱数回路起動データ「80h」を格納する乱数回路起動レジスタ(RST)140を備える。乱数回路起動信号出力回路130は、乱数回路起動レジスタ140に乱数回路起動データ「80h」が書き込まれたことに応答して、所定の乱数回路起動信号を出力し、カウンタ121とクロック信号出力回路124とをオンして、カウンタ121によるカウント値の更新動作とクロック信号出力回路124による内部クロック信号の出力動作とを開始させることにより、乱数回路103を起動させる。
The random number circuit activation
図16は、乱数回路起動レジスタ140の構成例を示すブロック図である。図16に示すように、乱数回路起動レジスタ140は、16ビットレジスタであり、その初期値は、「00h」に設定されている。乱数回路起動レジスタ140は、ビット7のみが読出可能及び読出可能に構成され、ビット0〜ビット6に値を書き込んでも、その値は無効であり、ビット0〜ビット6から読み出した値は全て「0(=0000b)」となる。
FIG. 16 is a block diagram illustrating a configuration example of the random number circuit activation register 140. As shown in FIG. 16, the random number circuit activation register 140 is a 16-bit register, and its initial value is set to “00h”. The random number circuit activation register 140 is configured so that only bit 7 can be read and read, and even if a value is written in
図17は、図3に示す遊技制御用マイクロプロセッサ100におけるアドレスマップの一例を示す図である。図17に示すように、0000h番地〜1FFFh番地の領域は、ROM104に割り当てられ、7E00h番地〜7FFFh番地の領域は、RAM105に割り当てられ、FD00h番地〜FE00h番地の領域は、乱数最大値設定レジスタ132等の内蔵レジスタに割り当てられている。
FIG. 17 is a diagram showing an example of an address map in the gaming control microprocessor 100 shown in FIG. As shown in FIG. 17, the area from
ROM104における0000h番地〜1F7Fh番地の領域のユーザプログラムエリアには、ユーザにより予め作成されたプログラム(ユーザプログラム)150が記憶され、1F80h番地〜1FFFh番地の領域のユーザプログラム管理エリアには、CPU106がユーザプログラム150を実行するために必要となるデータ(ユーザプログラム実行データ)が記憶されている。また、RAM105における7E00h番地〜7EFFh番地の領域は、使用されておらず、7EFFh番地〜7FFFh番地は、ワークエリアとして使用されている。
A program (user program) 150 created in advance by the user is stored in the user program area in the area from 0000h to 1F7Fh in the ROM 104, and the
図18は、ユーザプログラム150の構成例を示す図である。この実施の形態において、ユーザプログラム150は、図18に示すように、複数種類のプログラムモジュールから構成される乱数回路設定プログラム151と、表示結果決定プログラム152と、カウント値順列変更プログラム154と、を含んで構成されている。
FIG. 18 is a diagram illustrating a configuration example of the user program 150. In this embodiment, as shown in FIG. 18, the user program 150 includes a random number
乱数回路設定プログラム151は、乱数回路103にランダムRの値を更新するための設定を行う乱数回路設定処理を実行するためのプログラムであり、CPU106は、この乱数回路設定プログラム151を実行することにより、乱数回路設定手段として機能する。
The random number
図19は、乱数回路設定プログラム151の構成例を示す図である。図19に示すように、乱数回路設定プログラム151は、前述した複数種類のプログラムモジュールとして、乱数最大値設定モジュール151aと、乱数更新方式選択モジュール151bと、周期設定モジュール151cと、乱数回路起動モジュール151dと、を含んで構成されている。
FIG. 19 is a diagram illustrating a configuration example of the random number
乱数最大値設定モジュール151aは、ユーザにより予め設定されたランダムRの最大値を乱数回路103に設定するためのプログラムモジュールである。CPU106は、この乱数最大値設定モジュール151aを実行して、ユーザにより予め設定されたランダムRの最大値を指定する乱数最大値設定データを書き込むことにより、この予め設定されたランダムRの最大値を乱数回路103に設定する。例えば、ユーザにより予め設定されたランダムRの最大値が「255」の場合、CPU106は、乱数最大値設定レジスタ132に乱数最大値設定データ「00FFh」を書き込んで、ランダムRの最大値「255」を乱数回路103に設定する。
The random number maximum
乱数更新方式選択モジュール151bは、ユーザが第1及び第2の乱数更新方式のうちから選択した乱数更新方式を乱数回路103に設定するためのプログラムモジュールである。CPU106は、この乱数更新方式選択モジュール151bを実行して、ユーザが選択した乱数更新方式を指定する乱数更新方式選択データ「01b」又は「10b」を乱数更新方式選択レジスタ137に書き込むことにより、この選択した乱数更新方式を乱数回路103に設定する。これにより、遊技制御用マイクロプロセッサ100は、乱数回路103に設定する乱数更新方式を第1及び前記第2の乱数更新方式のうちから選択する機能を発揮することができる。この実施の形態において、CPU106は、乱数更新方式選択レジスタ137に乱数更新方式選択データ「10b」を書き込んで、第2の乱数更新方式を乱数回路103に設定する。
The random number update
周期設定モジュール151cは、ユーザにより予め設定された内部クロック信号の周期を乱数回路103に設定するためのプログラムモジュールである。CPU106は、この周期設定モジュール151cを実行して、ユーザにより予め設定された内部クロック信号の周期を指定する周期設定データを周期設定レジスタ134に書き込むことにより、この予め設定された内部クロック信号の周期を乱数回路103に設定する。例えば、ユーザにより予め設定された内部クロック信号の周期が「システムクロック信号の周期×128×16」の場合、CPU106は、周期設定レジスタ134に周期設定データ「0Fh」を書き込んで、内部クロック信号の周期「システムクロック信号の周期×128×16」を乱数回路103に設定する。
The
乱数回路起動モジュール151dは、乱数回路103を起動させるためのプログラムモジュールである。CPU106は、この乱数回路起動モジュール151dを実行して、乱数回路起動データ「80h」を乱数回路起動レジスタ140に書き込むことにより、乱数回路103を起動させる。
The random number
表示結果決定プログラム152は、特図ゲームにおける表示結果を大当りとするか否かを決定するためのプログラムであり、CPU106は、この表示結果決定プログラム152を実行することにより、表示結果決定手段として機能する。
The display
CPU106は、遊技球が普通可変入賞球装置6に入賞して特別図柄の可変表示(特図ゲーム)を実行するための条件(実行条件)が成立したことに応じて、この表示結果決定プログラム152を実行することにより、乱数値レジスタ131に格納されているランダムRの値を更新させ、乱数値レジスタ131からこの更新させたランダムRの値を読み出して、可変表示装置4による特図ゲームの表示結果を大当りとするか否かを決定する。
In response to the fact that the game ball wins the normal variable winning
図20は、第1の乱数更新方式が選択されているときのCPU106によるランダムRの値の更新動作の説明図である。図20に示すように、第1の乱数更新方式が選択されているとき、CPU106は、カウント値更新データ「01h」をカウント値更新レジスタ135に書き込むことにより、乱数値レジスタ131に格納されているランダムRの値を更新させる。そして、乱数値レジスタ131からこの更新させたランダムRの値(例えば「2」)を読み出す。乱数値レジスタ131に格納されているランダムRの値をさらに更新させる場合は、前回のランダムRの値を更新したときからクロック回路101により出力されるシステムクロック信号の周期以上の間隔をあけて、カウント値更新レジスタ135にカウント値更新データ「01h」を書き込まなければならない。これは、更新させたランダムRの値を乱数値レジスタ131から読み出す時間を確保するためである。
FIG. 20 is an explanatory diagram of a random R value update operation by the
図21は、第2の乱数更新方式が選択されているときのCPU106によるランダムRの値の更新動作の説明図である。図21に示すように、第2の乱数更新方式が選択されているとき、CPU106は、カウント値取込データ「01h」をカウント値取込レジスタ136に書き込むことにより、カウンタ121から出力されるカウント値(例えば「2」)を乱数値レジスタ131に取り込ませて、乱数値レジスタ131に格納されているランダムRの値を更新させる。そして、乱数値レジスタ131からこの更新させたランダムRの値「2」を読み出す。
FIG. 21 is an explanatory diagram of the update operation of the random R value by the
なお、CPU106がカウント値取込データ「01h」をカウント値取込レジスタ136に書き込まなければ、カウンタ121から出力されるカウント値が更新されていても、乱数値レジスタ131に格納されている乱数値は更新されない。例えば、CPU106がカウント値取込データ「01h」をカウント値取込レジスタ136に書き込み、カウンタ121から出力されるカウント値「3」を乱数値レジスタ131に取り込ませて、乱数値レジスタ131に格納されているランダムRの値「3」を更新させた場合、その後、CPU106がカウント値取込データ「01h」をカウント値取込レジスタ136に書き込まなければ、カウンタ121から出力されるカウント値が「3」から「4」や「5」に更新されていても、乱数値レジスタ131に格納されている乱数値は更新されず、乱数値レジスタ131から読み出される乱数値は「3」のままとなる。
If the
カウント値順列変更プログラム154は、カウント値順列変更レジスタ133にカウント値順列変更データ「01h」を書き込んで、乱数値レジスタ131に格納されているカウント値の順列を変更するカウント値順列変更処理を実行するためのプログラムであり、CPU106は、このカウント値順列変更プログラム154を実行することにより、数値データ順列変更手段として機能する。CPU106は、このカウント値順列更新プログラム154を実行して、カウント値順列変更レジスタ133にカウント値順列変更データ「01h」を書き込むことにより、カウント値順列変更回路123から出力され、乱数値レジスタ131に入力されるカウント値の順列を変更させる。
The count value
また、図3に示す遊技制御用マイクロプロセッサ100は、図22に示すように、特図保留メモリ170と、大当り判定テーブルメモリ171と、フラグメモリ172と、を備えている。
Further, as shown in FIG. 22, the gaming control microprocessor 100 shown in FIG. 3 includes a special
特図保留メモリ170は、遊技球が普通可変入賞球装置6に入賞して特別図柄の可変表示(特図ゲーム)を実行するための条件(実行条件)が成立したが、従前の可変表示を実行中である等の理由のために可変表示を実際に開始するための条件(開始条件)が成立していない保留状態を記憶するためのメモリである。特図保留メモリ170は、4つのエントリを備え、各エントリには、普通可変入賞球装置6への入賞順に、保留番号と、その入賞に応じて乱数値レジスタ131から読み出したランダムRの値とが対応付けて格納される。主基板11から表示制御基板12へ特別図柄確定コマンドが送出されて特別図柄の可変表示が1回終了したり、大当り遊技状態が終了したりするごとに、最上位の情報に基づいた可変表示の開始条件が成立し、最上位の情報に基づいた可変表示が実行される。このとき、第2位以下の登録情報が1位ずつ繰り上がる。また、特別図柄の可変表示中等に遊技球が普通可変入賞球装置6に新たに入賞した場合には、その入賞に基づいて乱数値レジスタ131から読み出されたランダムRの値が最上位の空エントリに登録される。
In the special
図22に示す大当り判定テーブルメモリ171は、CPU106が特図ゲームにおける表示結果を大当りとするか否かを判定するために設定される複数の大当り判定テーブルを記憶する。具体的には、大当り判定テーブルメモリ171は、図23(A)に示す通常時大当り判定テーブル171a、図23(B)に示す確変時大当り判定テーブル171bを格納する。
The jackpot
図23(A)に示す通常時大当り判定テーブル171aと、図23(B)に示す確変時大当り判定テーブル171bと、は、可変表示装置4による特図ゲームの表示結果を大当りとするか否かを判定するためのテーブルである。各大当り判定テーブル171a、171bでは、ランダムRの値と特図ゲームの表示結果を示す設定データとが対応付けて格納されている。そして、確変時大当り判定テーブル171bでは、通常時大当り判定テーブル171aに比べてより多くのランダムRの値が、「大当り」の表示結果と対応付けられている。すなわち、確変時大当り判定テーブル171bを用いて特図ゲームの表示結果を決定することで、通常遊技状態のときよりも大当り遊技状態となる確率が高い確率向上状態とすることができる。
The normal big hit determination table 171a shown in FIG. 23 (A) and the probability change big hit determination table 171b shown in FIG. 23 (B) indicate whether or not the display result of the special figure game by the
図22に示すフラグメモリ172は、パチンコ遊技機1において遊技の進行を制御するために用いられる各種のフラグが設定される。例えば、フラグメモリ172には、特別図柄プロセスフラグ、普通図柄プロセスフラグ、大当り状態フラグ、入力状態フラグ、タイマ割込フラグなどが設けられている。
In the
特別図柄プロセスフラグは、後述する特別図柄プロセス処理(図27)において、どの処理を選択・実行すべきかを指示する。普通図柄プロセスフラグは、普通図柄表示器40の表示状態を所定の順序で制御するために、所定の普通図柄プロセス処理においてどの処理を選択・実行すべきかを指示する。大当り状態フラグは、可変表示装置4による特図ゲームの表示結果が大当りとなるときにオン状態にセットされ、大当り遊技状態が終了するときにクリアされてオフ状態となる。
The special symbol process flag indicates which process should be selected and executed in the special symbol process (described later) (FIG. 27). The normal symbol process flag indicates which process should be selected and executed in a predetermined normal symbol process in order to control the display state of the
入力状態フラグは、I/Oポート108に入力される各種信号の状態や各入賞口スイッチ70から入力される検出信号の状態等に応じて各々セットあるいはクリアさせる複数ビットからなるフラグである。タイマ割込フラグは、所定時間が経過してタイマ割込みが発生するごとにオン状態にセットされる。 The input state flag is a flag composed of a plurality of bits that are set or cleared in accordance with the state of various signals input to the I / O port 108, the state of the detection signal input from each winning prize switch 70, and the like. The timer interrupt flag is set to the on state every time a predetermined time elapses and a timer interrupt is generated.
図3に示すスイッチ回路109は、各入賞口スイッチ70からの検出信号を取り込んで、遊技制御用マイクロプロセッサ100に伝達する。ソレノイド回路110は、遊技制御用マイクロプロセッサ100からの指令に従って各ソレノイド21、22を駆動する。ソレノイド21は、リンク機構を介して普通可変入賞球装置6の可動翼片に連結されている。ソレノイド22は、リンク機構を介して特別可変入賞球装置7の開閉板に連結されている。
The
表示制御基板12は、主基板11から受信した制御コマンドに従って演出制御を行うためのものである。具体的には、表示制御基板12は、可変表示装置4の表示制御や、遊技効果ランプ9及び普通図柄表示器40の点灯制御を行う。
The
音声制御基板13、ランプ制御基板14は、主基板11から送信される制御コマンドに基づいて、音声出力制御、ランプ出力制御を、それぞれ主基板11とは独立して実行するサブ側の制御基板である。払出制御基板15は、遊技球の貸出や賞球等の払出制御を行うものである。情報端子基板16は、各種の遊技関連情報を外部に出力するためのものである。
The
図24は、遊技制御用マイクロプロセッサ100にてCPU106が実行する遊技制御メイン処理のフローチャートである。パチンコ遊技機1に対する電源が投入されると、遊技制御メイン処理が開始され、まず、CPU106は、割込禁止に設定し(ステップS1)、続いて、割込モードをモード2に設定する(ステップS2)。
FIG. 24 is a flowchart of a game control main process executed by the
この後、CPU106は、スタックポインタにスタックポインタ指定アドレスを設定する(ステップS3)。そして、遊技制御用マイクロプロセッサ100の主基板11の内蔵デバイスであるCTC107などのレジスタ設定を行う(ステップS4)。例えば、CTC107に対して、割込ベクタを設定する。
Thereafter, the
ステップS4に続いて、CPU106は、例えばRAM105に設けられたバックアップフラグ領域をチェックするなどして(ステップS5)、前回の電源断時にRAM105の全部又は一部について所定のデータ保護処理によるバックアップがなされたか否かを判別する(ステップS6)。パチンコ遊技機1では、不測の電源断が生じたときに、RAM105に記憶されたデータの全部又は一部を保護するためのデータ保護処理が行われる。このようなデータ保護処理が行われていた場合には、バックアップありと判別される。
Subsequent to step S4, the
ステップS6にてバックアップありと判別したとき(ステップS6;Yes)、CPU106は、バックアップデータのチェックとしてパリティチェックを行い、チェック結果が正常であるか否かを判別する(ステップS7)。チェック結果が正常であれば(ステップS7;Yes)、主基板11の内部状態とサブ側の各制御基板(表示制御基板12、音声制御基板13、ランプ制御基板14、及び払出制御基板15)の制御状態を電源断時の状態に戻すための遊技状態復旧処理を実行する(ステップS8)。その後、ステップS10に進む。
When it is determined in step S6 that there is a backup (step S6; Yes), the
ステップS6にてバックアップなしと判別したときや(ステップS6;No)、ステップS7にてチェック結果が正常ではなかったとき(ステップS7;No)、CPU106は、RAM105のクリアや、所定の作業領域に対する初期設定などの初期化処理を行う(ステップS9)。
When it is determined in step S6 that there is no backup (step S6; No), or when the check result is not normal in step S7 (step S7; No), the
続いて、CPU106は、乱数回路設定プログラム151を実行して、乱数回路設定処理を行う(ステップS10)。この乱数回路設定処理では、乱数回路103にランダムRの値を更新するための設定が行われる。
Subsequently, the
図25は、ステップS10の乱数回路設定処理を示すフローチャートである。この乱数回路設定処理において、CPU106は、まず、乱数回路設定プログラム151に含まれる乱数最大値設定モジュール151aを実行して、ユーザにより予め設定された乱数最大値を指定する乱数最大値設定データを乱数最大値設定レジスタ132に書き込むことにより、この予め設定されたランダムRの最大値を乱数回路103に設定する(ステップS21)。
FIG. 25 is a flowchart showing the random number circuit setting process in step S10. In this random number circuit setting process, the
次に、CPU106は、乱数回路設定プログラム151に含まれる乱数更新方式選択モジュール151bを実行して、乱数更新方式選択データ「10b」を乱数更新方式選択レジスタ137に書き込むことにより、第2の乱数更新方式を乱数回路103に設定する(ステップS22)。
Next, the
続いて、CPU106は、乱数回路設定プログラム151に含まれる周期設定モジュール151cを実行して、ユーザにより予め設定された内部クロック信号の周期を指定する周期設定データを周期設定レジスタ134に書き込むことにより、この予め設定された内部クロック信号の周期を乱数回路103に設定する(ステップS23)。
Subsequently, the
この後、CPU106は、乱数回路設定プログラム151に含まれる乱数回路起動モジュール151dを実行して、乱数回路起動データ「80h」を乱数回路起動レジスタ140に書き込むことにより、乱数回路103を起動させる(ステップS24)。
Thereafter, the
ステップS10の乱数回路設定処理に続いて、CPU106は、CTC107によるタイマ割込みのための設定を行う(ステップS11)。具体的には、CTC107に対して、CTC107が備える複数のチャネルのうちの1つ(具体的には、第0チャネルから第3チャネルのうちの第3チャネル)に割込許可を与えてタイマモードで動作させるとともに、当該チャネルのカウント初期値を指定する。これにより、以後、所定時間(例えば2ミリ秒)ごとにCTC107から割込要求信号がCPU106へ送出され、CPU106は定期的にタイマ割込処理を実行することができる。
Following the random number circuit setting process in step S10, the
この後、CPU106は、CTC107からの割込要求信号によるタイマ割込が発生したか否かを監視するためのループ処理に移行する。このループ処理では、割込禁止に設定した後(ステップS12)、表示用乱数更新処理(ステップS13)が実行され、表示用乱数更新処理が完了すると、割込許可に設定する(ステップS14)。
Thereafter, the
図24に示す遊技制御メイン処理を実行したCPU106は、CTC107からの割込要求信号を受信して割込要求を受け付けると、図26に示す遊技制御割込処理の実行を開始する。
When the
遊技制御割込処理を開始すると、CPU106は、所定の電源断処理を実行することにより、電源基板10から供給される電力が低下したときなどに所定のデータ保護処理等を実行可能とする(ステップS101)。続いて、所定のスイッチ処理を実行することにより、各入賞口スイッチ70から入力される検出信号の状態を判定する(ステップS102)。
When the game control interrupt process is started, the
次に、CPU106は、表示用乱数更新処理(ステップS103)を実行する。続いて、CPU106は、カウント値順列変更プログラム154を実行して、カウント値順列変更処理を行う(ステップS104)。このカウント値順列更新処理において、CPU106は、カウント値順列変更レジスタ133にカウント値順列変更データ「01h」を書き込むことにより、乱数値レジスタ131に入力されるカウント値の順列を変更させる。
Next, the
そして、特別図柄プロセス処理を実行する(ステップS105)。特別図柄プロセス処理では、遊技状態に応じてパチンコ遊技機1を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選択されて実行される。特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
Then, special symbol process processing is executed (step S105). In the special symbol process, the corresponding process is selected and executed according to a special symbol process flag for controlling the
また、CPU106は、普通図柄プロセス処理を実行する(ステップS106)。普通図柄プロセス処理では、普通図柄表示器40を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選択されて実行される。普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。さらに、特別図柄コマンド制御処理(ステップS107)と、普通図柄コマンド制御処理(ステップS108)と、を順次実行する。これにより、CPU106は、主基板11から表示制御基板12に対して表示制御コマンドを送ることにより、可変表示装置4の表示制御や普通図柄表示器40の点灯制御を指示する。
Further, the
続いて、CPU106は、所定の情報出力処理を実行することにより、各種出力データをI/Oポート108に含まれる各出力ポートに出力する(ステップS109)。この情報出力処理では、主基板11から情報端子基板16に、大当り情報、始動情報、確率可変情報などをホール管理用コンピュータに対して出力する指令の送出も行われる。
Subsequently, the
また、CPU106は、所定の賞球処理を実行することにより、各入賞口スイッチ70から入力された検出信号に基づく賞球数の設定などを行い、払出制御基板15に対して払出制御コマンドを出力可能とする(ステップS110)。さらに、CPU106は、所定のソレノイド出力処理を実行することにより、所定の条件が成立したときに普通可変入賞球装置6における可動翼片や特別可変入賞球装置7における開閉板の開閉駆動を行う(ステップS111)。
Further, the
図27は、ステップS105にて実行される特別図柄プロセス処理を示すフローチャートである。特別図柄プロセス処理を開始すると、CPU106は、まず、表示結果決定プログラム152を実行して、遊技球が普通可変入賞球装置6に入賞したか否かを、各入賞口スイッチ70に含まれる始動球検出スイッチから入力される検出信号や、フラグメモリ172に設けられた入力状態フラグなどをチェックすることにより、判別する(ステップS121)。遊技球が入賞して始動球検出スイッチからの検出信号がオン状態となった場合(ステップS121;Yes)、入賞処理を実行し(ステップS122)、遊技球が入賞していない場合(ステップS121;No)、入賞処理をスキップする。
FIG. 27 is a flowchart showing the special symbol process performed in step S105. When the special symbol process is started, the
図28は、ステップS122の入賞処理を示すフローチャートである。この入賞処理において、CPU106は、まず、特図保留メモリ170が記憶している始動入賞記憶数が最大値の「4」であるか否かを判別する(ステップS141)。ここで、特図保留メモリ170において、始動入賞記憶番号「4」に対応したランダムRの値が記憶されている場合には、始動入賞記憶数が「4」であると判別される。
FIG. 28 is a flowchart showing the winning process in step S122. In this winning process, the
始動入賞記憶数が「4」であるときには(ステップS141;Yes)、今回の入賞による始動検出は無効として、そのまま入賞処理が終了する。一方、始動入賞記憶数が「4」未満であるときには(ステップS141;No)、カウント値取込データ「01h」をカウント値取込レジスタ136に書き込んで、乱数値レジスタ131に格納されているランダムRの値を更新させる(ステップS142)。
When the start winning memory number is “4” (step S141; Yes), the start detection by the current winning is invalidated and the winning process is ended as it is. On the other hand, when the start winning memorized number is less than “4” (step S141; No), the count value fetch data “01h” is written in the count value fetch
続いて、CPU106は、乱数値レジスタ131からこの更新させたランダムRの値を読み出し(ステップS143)、この読み出したランダムRの値を、例えばRAM105に設けられた所定のバッファ領域に格納した後(ステップS144)、始動入賞記憶数を「1」加算する(ステップS145)。そして、CPU106は、所定のバッファ領域に格納したランダムRの値を特図保留メモリ170の空エントリの先頭にセットする(ステップS146)。
Subsequently, the
この後、CPU106は、フラグメモリ172に格納されている特別図柄プロセスフラグの値に基づいて、図27に示すステップS130〜S138の9個の処理のいずれかを選択する。以下に、ステップS130〜S138の各処理について説明する。
Thereafter, the
ステップS130の特別図柄通常処理は、特別図柄プロセスフラグの値が初期値「0」のときに実行される処理である。この処理において、CPU106は、特図保留メモリ170が記憶している保留記憶数が「0」であるか否かを判別する。ここで、特図保留メモリ170において、保留番号「1」に対応したランダムR1の値等の各種データが記憶されていない場合には、保留記憶数が「0」であると判別される。保留記憶数が「0」であれば、表示制御基板12を介して可変表示装置4上にデモンストレーション画面を表示するなどして、特別図柄通常処理を終了する。一方、保留記憶数が「0」ではないと判別すると、特別図柄プロセスフラグの値を大当り判定処理に対応した値である「1」に更新する。
The special symbol normal process of step S130 is a process executed when the value of the special symbol process flag is the initial value “0”. In this process, the
ステップS131の大当り判定処理は、特別図柄プロセスフラグの値が「1」のときに実行される処理である。この処理において、CPU106は、図29に示すように、まず、特図保留メモリ170から保留番号「1」に対応して格納されているランダムRの値を読み出す(ステップS151)。この際、保留記憶数を1減算し、且つ、特図保留メモリ170の第2〜第4エントリ(保留番号「2」〜「4」)に格納されたランダムRの値を1エントリずつ上位にシフトする(ステップS152)。
The jackpot determination process in step S131 is a process executed when the value of the special symbol process flag is “1”. In this process, as shown in FIG. 29, the
続いて、CPU106は、確率向上状態(確変中)であるか否かを判別し(ステップS153)、確変中ではなければ(ステップS153;No)、通常遊技状態であると判断し、特図ゲームの表示結果を大当りとするか否かを判定するためのテーブルとして、図23(A)に示すような通常時大当り判定テーブル171aを設定する(ステップS154)。これに対して、確変中であれば(ステップS153;Yes)、図23(B)に示すような確変時大当り判定テーブル171bを設定する(ステップS155)。
Subsequently, the
CPU106は、ステップS151にて読み出したランダムRの値に基づき、ステップS154又はS155にて設定した大当り判定テーブル171aは171bを用いて特図ゲームの表示結果を大当りとするか否かを判定する(ステップS156)。そして、大当りとすることに決定した場合には(ステップS156;Yes)、フラグメモリ172に設けられた大当り状態フラグをオン状態にセットし(ステップS157)、ハズレとすることに決定した場合には(ステップS156;No)、大当り状態フラグをクリアしてオフ状態とする(ステップS158)。この後、特別図柄プロセスフラグの値を確定図柄決定処理に対応した値である「2」に更新する(ステップS159)。
Based on the value of the random R read in step S151, the
図27に示すステップS132の確定図柄決定処理は、特別図柄プロセスフラグの値が「2」のときに実行される処理である。この処理において、CPU106は、フラグメモリ172に設けられた大当り状態フラグがオンとなっているか否かを判別するとともに、所定のリーチ判定用乱数を抽出した結果等に基づいて、リーチとするか否かを判別する。これらの判別結果に従って、可変表示装置4による特図ゲームにおける最終的な確定図柄が設定される。その後、特別図柄プロセスフラグの値を可変表示パターン設定処理に対応した値である「3」に更新する。
The confirmed symbol determination process in step S132 shown in FIG. 27 is a process executed when the value of the special symbol process flag is “2”. In this processing, the
ステップS133の可変表示パターン設定処理は、特別図柄プロセスフラグの値が「3」のときに実行される処理である。この処理において、CPU106は、まず、フラグメモリ172に設けられた大当り状態フラグがオンとなっているか否かを判別するとともに、上記ステップS132の確定図柄決定処理にてリーチとすることが決定されたか否かを判別し、これらの判別結果に従って、所定の可変表示パターンテーブルを設定する。そして、所定の可変表示パターン決定用乱数を抽出した結果等に基づいて、設定した可変表示パターンテーブルのうちから、今回の特図ゲームで使用する可変表示パターンを決定する。こうして可変表示パターンを決定した後、CPU106は、特別図柄プロセスフラグの値を可変表示指令処理に対応した値である「4」に更新する。
The variable display pattern setting process of step S133 is a process executed when the value of the special symbol process flag is “3”. In this process, the
ステップS134の可変表示指令処理は、特別図柄プロセスフラグの値が「4」のときに実行される処理である。この処理において、CPU106は、可変表示装置4において特別図柄の全図柄が可変表示を開始するように制御する。具体的には、上述したステップS132の確定図柄決定処理にて決定した特別図柄の確定図柄に対応する制御データや、ステップS133の可変表示パターン設定処理にて決定した可変表示パターンに対応する制御データを、所定のコマンド送信テーブルに設定するなどして、可変表示開始コマンドと左・中・右の図柄指定コマンドを表示制御基板12に対して送出可能に設定する。そして、可変表示パターンに対応する総可変表示時間を所定の可変表示時間タイマに設定し、可変表示開始コマンドが送信されるとともにカウントダウンを開始する。この後、所定の可変表示時間タイマがタイムアウトすると、特別図柄プロセスフラグの値を可変表示停止時処理に対応した値である「5」に更新する。
The variable display command process in step S134 is a process executed when the value of the special symbol process flag is “4”. In this process, the
ステップS135の可変表示停止時処理は、特別図柄プロセスフラグの値が「5」のときに実行される処理である。この処理において、CPU106は、主基板11から表示制御基板12に対して特別図柄確定コマンドを送出するための設定を行う。具体的には、特別図柄確定コマンドに対応する制御データを、所定のコマンド送信テーブルに設定するなどして、特別図柄確定コマンドを表示制御基板12に対して送出可能に設定する。また、パチンコ遊技機1が確率向上状態となっているときには、確率向上状態から通常遊技状態に戻すか否かを判定し、戻すと判定すると、パチンコ遊技機1における遊技状態を確率向上状態から通常遊技状態に移行させる。そして、可変表示の表示結果が大当りになるときは、特別図柄プロセスフラグの値を大入賞口開放前処理に対応した値である「6」に更新し、ハズレとなるときには、特別図柄プロセスフラグの値を「0」に更新する。
The variable display stop process in step S135 is a process executed when the value of the special symbol process flag is “5”. In this process, the
ステップS136の大入賞口開放前処理は、特別図柄プロセスフラグの値が「6」のときに実行される処理である。この処理において、CPU106は、大入賞口としての特別可変入賞球装置7を開放する制御を開始するための設定を行う。そして、特別可変入賞球装置7を開放する制御を開始するとともに、特別図柄プロセスフラグの値を大入賞口開放中処理に対応した値である「7」に更新する。
The pre-opening process for the special winning opening in step S136 is a process executed when the value of the special symbol process flag is “6”. In this process, the
ステップS137の大入賞口開放中処理は、特別図柄プロセスフラグの値が「7」のときに実行される処理である。この処理において、CPU106は、開成された特別可変入賞球装置7への遊技球の入賞検出、賞球の払出指令、開成時間の計測、及び開成サイクルのラウンド数表示のための表示制御コマンド設定等を行う。そして、例えば、1回の大当りについて、特別可変入賞球装置7の開成回数をカウントし、開成回数が例えば16回に達していれば、特定遊技状態(大当り遊技状態)を終了する条件が終了したとして特別図柄プロセスフラグの値を大当り終了処理に対応した値である「8」に更新する。一方、開成回数が16回に達していなければ、特別可変入賞球装置7を一旦閉成した後、所定時間が経過するのを待って再度開成する。
The special winning opening opening process in step S137 is a process executed when the value of the special symbol process flag is “7”. In this processing, the
ステップS138の大当り終了処理は、特別図柄プロセスフラグの値が「8」のときに実行される処理である。この処理において、CPU106は、表示制御基板12に対して所定の大当り終了コマンドを送出するための設定を行うなどして、大当り遊技状態を終了させる。また、CPU106は、フラグメモリ172に設けられた大当り状態フラグをクリアしてオフ状態とする。そして、特別図柄プロセスフラグの値を「0」に更新する。
The jackpot end process in step S138 is a process executed when the value of the special symbol process flag is “8”. In this process, the
以上説明したように、この実施の形態によれば、CPU106は、パチンコ遊技機1に電源が投入され、遊技制御メイン処理が開始された後、タイマ割込処理の実行を許可してループ処理に移行する前に、乱数回路設定プログラム151を実行して乱数回路設定処理を行うため、限られた割り込み処理時間(例えば2ミリ秒)の間で乱数発生のための処理を開始・終了する必要はなくなり、遊技制御用マイクロプロセッサ100の処理負担の増加を防止することができる。
As described above, according to this embodiment, after the power is turned on to the
なお、好適には、この乱数回路設定処理は、遊技状態復旧処理の実行後又はRAM105のクリアや所定の作業領域に対する初期設定などの初期化処理の実行後、タイマ割込処理の実行を許可してループ処理に移行する前に、実行されることが望ましい。 Preferably, the random number circuit setting process permits the execution of the timer interrupt process after the execution of the game state restoration process or the initialization process such as clearing the RAM 105 or initial setting for a predetermined work area. Therefore, it is desirable to execute this before moving to the loop processing.
また、CPU106は、乱数回路103が発生するランダムRを用いて特図ゲームおける表示結果を大当りとするか否かを決定するため、ROM104等に記憶するプログラムの容量を削減することができる。
Further, since the
さらに、乱数値レジスタ131に格納されているランダムRの値を、乱数回路設定プログラム151を実行してなされた設定に従って、更新させることができるため、パチンコ遊技機1毎に異なる設定を行うことにより、乱数値レジスタ131から読み出され、特図ゲームおける表示結果を大当りとするか否かを判定するのに用いられるランダムRのランダム性を高めることができる。
Further, since the value of the random R stored in the random value register 131 can be updated according to the setting made by executing the random number
より詳細には、CPU106は、乱数値設定プログラム151に含まれる乱数最大値設定モジュール151a,乱数更新方式選択モジュール151b及び周期設定モジュール151cを実行して、ユーザがパチンコ遊技機1毎に適宜設定したランダムRの最大値、乱数更新方式及び内部クロック信号の周期を乱数回路103に設定し、その後、乱数回路起動モジュール151dを実行して乱数回路103を起動させる。このようにして乱数回路103に設定されたランダムRの最大値、乱数更新方式及び内部クロック信号の周期に従って、乱数値レジスタ131に格納されているランダムRの値を更新させることにより、乱数値レジスタ131から読み出され、特図ゲームおける表示結果を大当りとするか否かを判定するのに用いられるランダムRのランダム性を高めることができる。
More specifically, the
また、カウント値順列変更プログラム154を実行して、カウント値の更新順である順列を変更させることにより、乱数値レジスタ131に入力されるカウント値のランダム性が高まる結果、乱数値レジスタ131から読み出され、特図ゲームおける表示結果を大当りとするか否かを判定するのに用いられるランダムRのランダム性を高めることができる。
In addition, by executing the count value
さらに、カウント値順列変更回路123が、切り替えた更新規則に従ってカウント値の更新動作を開始したことに応答して、CPU106は、カウント値順列変更データ「01h」が書き込まれたカウント値順列変更レジスタ132を初期化するため、カウント値順列変更回路123から出力され、乱数値レジスタ131に入力されるカウント値の順列が連続的に変更されるといった不具合を防止することができる。
Further, in response to the count value permutation change circuit 123 starting the count value update operation in accordance with the switched update rule, the
また、カウント値順列変更レジスタ133が初期化された後、CPU106は、カウント値順列データ「01h」をカウント値順列レジスタ133に再度書き込むことにより、変更したカウント値の順列をさらに変更することができる。
Further, after the count value permutation change register 133 is initialized, the
また、CPU106は、リセットコントローラ102によりシステムリセットされるまで、乱数最大値設定データが書き込まれた乱数最大値設定レジスタ122を書込制御して乱数回路103に設定された乱数最大値を変更不能にすることにより、悪質な遊技客が乱数最大値を変更して乱数値レジスタ131から読み出されるランダムRの値と大当り判定値とが一致するタイミングを自在に設定し、大当りを頻発させるといった不正行為を防止することができる。
Further, until the system is reset by the reset controller 102, the
さらに、乱数最大値設定レジスタ132に、下限値「4」以下の値を指定する乱数最大値設定データ「0000h〜0003h」が書き込まれた場合、CPU106は、この乱数最大値設定レジスタ132に「0FFFh」を格納するため、「4」以下の値が乱数最大値として乱数回路103に設定されることを防止することができる。
Further, when random number maximum value setting data “0000h to 0003h” for designating a value equal to or lower than the lower limit value “4” is written in the random number maximum value setting register 132, the
また、CPU106は、乱数回路103に乱数の最大値及び内部クロック信号の周期を設定した後に、乱数回路103を起動させるため、電源の投入後、乱数の最大値及び内部クロック信号の周期の設定を行う前に、この乱数回路103から乱数が発生してしまうといった不具合を防止することができる。
Further, the
さらに、リセットコントローラ102によりシステムリセットされたときは、乱数回路起動レジスタ140に乱数回路起動データ「80h」を書き込むことにより、乱数回路103を再度起動させることができる。
Further, when the system is reset by the reset controller 102, the
また、乱数回路103が遊技制御用マイクロプロセッサ100に内蔵されているため、主基板11のスペースを確保することができ、さらに、不正基盤の設置等の偽造を困難にすることができる。
Further, since the
なお、この発明は、上記の実施の形態に限られず、種々の変形、応用が可能である。以下、この発明に適用可能な上記の実施の形態の変形態様について説明する。 In addition, this invention is not restricted to said embodiment, A various deformation | transformation and application are possible. Hereinafter, modifications of the above-described embodiment applicable to the present invention will be described.
上記の実施の形態において、ユーザにより第2の乱数更新方式が選択されていたが、本発明は、これに限定されず、第1の乱数更新方式が選択されてもよい。このときの乱数回路設定処理のフローチャートを図30に、入賞処理のフローチャートを図31に、それぞれ示す。 In the above embodiment, the second random number update method has been selected by the user. However, the present invention is not limited to this, and the first random number update method may be selected. A flowchart of the random number circuit setting process at this time is shown in FIG. 30, and a flowchart of the winning process is shown in FIG.
図30に示す乱数回路設定処理において、CPU106は、まず、乱数回路設定プログラム151に含まれる乱数最大値設定モジュール151aを実行して、ユーザにより予め設定された乱数最大値を指定する乱数最大値設定データを乱数最大値設定レジスタ132に書き込むことにより、この予め設定されたランダムRの最大値を乱数回路103に設定する(ステップS31)。次に、CPU106は、乱数回路設定プログラム151に含まれる乱数更新方式選択モジュール151bを実行して、乱数更新方式選択データ「01b」を乱数更新方式選択レジスタ137に書き込むことにより、第1の乱数更新方式を乱数回路103に設定する(ステップS32)。この後、CPU106は、乱数回路設定プログラム151に含まれる乱数回路起動モジュール151dを実行して、乱数回路起動データ「80h」を乱数回路起動レジスタ140に書き込むことにより、乱数回路103を起動させる(ステップS33)。
In the random number circuit setting process shown in FIG. 30, the
図31に示す入賞処理において、CPU106は、まず、特図保留メモリ170が記憶している始動入賞記憶数が最大値の「4」であるか否かを判別する(ステップS161)。ここで、特図保留メモリ170において、始動入賞記憶番号「4」に対応したランダムRの値が記憶されている場合には、始動入賞記憶数が「4」であると判別される。
In the winning process shown in FIG. 31, the
始動入賞記憶数が「4」であるときには(ステップS161;Yes)、今回の入賞による始動検出は無効として、そのまま入賞処理が終了する。一方、始動入賞記憶数が「4」未満であるときには(ステップS161;No)、カウント値更新データ「01h」をカウント値更新レジスタ135に書き込んで、乱数値レジスタ131に格納されているランダムRの値を更新させる(ステップS162)。続いて、CPU106は、乱数値レジスタ131からこの更新させたランダムRの値を読み出し(ステップS163)、この読み出したランダムRの値を、例えばRAM105に設けられた所定のバッファ領域に格納した後(ステップS164)、始動入賞記憶数を「1」加算する(ステップS165)。そして、CPU106は、所定のバッファ領域に格納したランダムRの値を特図保留メモリ170の空エントリの先頭にセットする(ステップS166)。
When the start winning memorized number is “4” (step S161; Yes), the start detection by the current winning is invalidated and the winning process is ended as it is. On the other hand, when the start winning memorized number is less than “4” (step S161; No), the count value update data “01h” is written into the count value update register 135 and the random R stored in the random value register 131 is stored. The value is updated (step S162). Subsequently, the
また、上記の実施の形態において、カウンタ121は、カウント値を「1」から「4095」まで1ずつカウントアップして更新していた。しかしながら、本発明は、これに限定されず、カウンタ121は、カウント値を更新する規則は、任意である。また、カウンタ121の各ビット出力端子の接続を入れ替えること等により、乱数値レジスタ131に入力されるカウント値のランダム性を高めてもよい。
In the above-described embodiment, the
さらに、上記の実施の形態において、更新範囲規制手段は、カウンタ121から入力されたカウント値と乱数最大値設定レジスタ132に格納されている乱数最大値設定データにより指定される乱数最大値とを比較し、入力されたカウント値が乱数最大値以下のとき、入力されたカウント値を乱数値レジスタ131に出力し、入力されたカウント値が乱数最大値より大きいとき、カウント値更新信号をカウンタ121に出力する比較器122であった。
Furthermore, in the above embodiment, the update range restriction means compares the count value input from the
しかしながら、本発明は、これに限定されず、更新範囲規制手段は、乱数最大値設定レジスタ132に格納されている乱数最大値設定データに応じて、所定の演算を行い、カウント値の更新範囲を規制するもの等、任意である。 However, the present invention is not limited to this, and the update range restricting means performs a predetermined calculation according to the random number maximum value setting data stored in the random number maximum value setting register 132, and sets the update range of the count value. Anything to regulate is optional.
例えば図32に示すように、更新範囲規制手段は、カウンタ121から入力されたカウント値が「0」〜「99」で、乱数最大値設定レジスタ132に格納されている乱数最大値設定データにより指定される乱数最大値「9」の場合、入力カウント値「0」〜「9」のときカウント値「0」を、入力カウント値「10」〜「19」のときカウント値「1」を、…、入力カウント値「90」〜「99」のときカウント値「9」を、出力することにより、カウント値の更新範囲を「9」に規制するものであってもよい。
For example, as shown in FIG. 32, the update range restricting means is designated by the random number maximum value setting data stored in the random number maximum value setting register 132 with the count values input from the
また、上記の実施の形態において、乱数値レジスタ131から読み出した乱数を、大当りを発生させてパチンコ遊技機1を大当り遊技状態とするか否かを決定する大当り判定用の乱数として用いられていた。
Further, in the above embodiment, the random number read from the random value register 131 is used as a big hit determination random number for determining whether or not the
しかしながら、本発明は、これに限定されず、この読み出した乱数を、何に用いるかは任意であり、ハズレ時にリーチするか否かを決定するリーチ判定用の乱数、特別図柄及び飾り図柄の可変表示に用いる可変表示パターンを決定するための表示用の乱数、大当り時における特別図柄の確定図柄を決定するための表示用の乱数、ハズレ時における特別図柄の確定図柄を決定するための表示用の乱数、大当りを生じさせる確率が向上している高確率状態(特別遊技状態)とするか否かを決定する確変判定用の乱数や、普通図柄表示器40による普通図ゲームにおける表示結果を当りとするか否かを決定する普通図当り判定用の乱数などに用いてもよい。
However, the present invention is not limited to this, and the read random number can be used for any purpose, and reach determination random numbers for determining whether or not to reach a loss, special symbols, and decorative symbols can be changed. Display random number for determining the variable display pattern used for display, display random number for determining the fixed symbol for the special symbol at the time of big hit, display for determining the fixed symbol for the special symbol at the time of loss Random numbers, random numbers for determining whether to change to a high probability state (special game state) in which the probability of generating a big hit is improved, or a display result in the normal figure game by the
但し、ここに挙げた乱数の全てを乱数回路103を用いて更新する必要はなく、一部の乱数を乱数回路103を用いずに更新してもよい。例えば、これらの乱数のうちの一部を、遊技制御割込処理中に所定のプログラムを実行することによって、更新してもよく、また、リフレッシュレジスタを用いた乱数の更新方式を併用してもよい。さらに、乱数値レジスタ131から読み出した乱数の値と、遊技制御割込処理中に所定のプログラムを実行することによって更新した乱数の値及び/又はリフレッシュレジスタを用いて更新した乱数の値と、を加算、減算、積算、乗算するなど、演算して得られた値を、大当り、リーチ、可変パターン等の決定用の乱数として用いてもよい。
However, it is not necessary to update all the random numbers listed here using the
上記の実施の形態において、乱数回路103を内蔵する遊技機は、第1種パチンコ遊技機、即ち、可変表示の実行条件(例えば普通可変入賞球装置6への入賞)が成立した後に可変表示の開始条件(例えば可変表示装置4における前回の可変表示及び大当り遊技状態の終了)が成立したことに基づいて、各々が識別可能な複数種類の識別情報を可変表示する可変表示装置(例えば可変表示装置4)を備え、可変表示の表示結果が予め定められた特定表示結果となったときに、遊技者にとって有利な特定遊技状態(例えば大当り遊技状態)に制御するパチンコ遊技機であった。
In the above embodiment, the gaming machine incorporating the
しかしながら、本発明は、これに限定されず、例えば、乱数回路103を内蔵する遊技機は、遊技領域に設けられた始動領域にて遊技媒体を検出する始動検出手段(例えば始動玉検出器)の検出により、遊技者にとって不利な第2の状態から遊技者にとって有利な第1の状態となる始動動作(例えば開放動作)を行う可変入賞装置(例えば可変入賞球装置)を有し、可変入賞装置に設けられた特定領域にて遊技媒体を検出する特定検出手段(例えば特定玉検出器)の検出により、始動動作よりも遊技者にとってさらに有利な特定の態様で可変入賞装置を第1の状態に制御する特定遊技状態(例えば大当り遊技状態)を発生させる第2種パチンコ遊技機であってもよい。
However, the present invention is not limited to this. For example, a gaming machine having a built-in
この場合、乱数値レジスタ131から読み出した乱数を、特定遊技状態(例えば大当り遊技状態)におけるラウンドの継続上限回数の判定や、可変入賞装置(例えば可変入賞球装置)の内部構造変化に関わる判定用乱数として用いることができる。 In this case, the random number read from the random value register 131 is used for determination of the upper limit number of rounds in a specific gaming state (for example, a big hit gaming state) or for determination related to a change in the internal structure of a variable winning device (for example, a variable winning ball device). It can be used as a random number.
また、乱数回路103を内蔵する遊技機は、特別領域(例えば特別装置作動領域)に設けられた特別検出手段(例えば特定球検出スイッチや特別領域スイッチ)で遊技球が検出されたことを条件に権利発生状態となり、権利発生状態となっている期間中に、始動領域(例えば作動入賞口や始動入賞装置における始動口)に設けられた始動検出手段(例えば作動球検出スイッチや始動口スイッチ)により遊技球が検出されたことに基づいて、特別可変入賞装置(例えば大入賞口)を遊技者にとって不利な状態(例えば閉鎖状態)から遊技者にとって有利な状態(例えば開放状態)に変化させる制御を行うことが可能な第3種パチンコ遊技機であってもよい。
In addition, the gaming machine incorporating the
この第3種パチンコ遊技機が、入賞することにより権利発生状態を発生させる入賞装置の開閉に関わる表示結果を表示する可変表示装置を備える遊技機(いわゆる普通図柄タイプの第3種パチンコ遊技機)である場合、乱数値レジスタ131から読み出した乱数を、普通図柄の事前判定用乱数として用いることができる。
This
また、第3種パチンコ遊技機が、可変表示装置にて特定の表示結果が表示されたときに、可変表示装置に特定の表示結果を導出させる起因となった遊技媒体を、権利発生状態を発生させる特定検出装置に遊技球を誘導する誘導装置を備える遊技機(いわゆる判定図柄タイプの第3種遊技機)場合、乱数値レジスタ131から読み出した乱数を、判定図柄の事前判定用乱数として用いることができる。
In addition, when the 3rd type pachinko gaming machine displays a specific display result on the variable display device, the right generation state is generated for the game medium that causes the variable display device to derive the specific display result. In the case of a gaming machine (a so-called judgment
さらに、上記の実施の形態において、CPU106は、遊技制御メイン処理において、ステップS8による遊技状態復旧処理又はS9による初期化処理の後、ステップS11によるCTC107によるタイマ割込みのための設定をする前に、乱数回路設定処理を実行していたが、本発明は、これに限定されず、電源が投入された後、ループ処理に移行する前であれば任意であり、例えば、ステップS1にて割込禁止に設定した直後に行ってもよく、ステップS2にて割込モードをモード2に設定した直後に行ってもよい。また、ステップS3にてスタックポインタにスタックポインタ指定アドレスを設定した直後、ステップS4にてCTC107などのレジスタ設定を行った直後や、ステップS11にてタイマ割込みのための設定をした直後に行ってもよい。
Furthermore, in the above embodiment, the
また、図1及び図2に示した装置構成、図3,図4及び図22に示すブロック構成、図5,図10〜図15及び図16に示すレジスタ構成、図18,図19に示すプログラム構成、図6,図23に示すテーブル構成や、図24〜図31に示すフローチャート構成は、発明の趣旨を逸脱しない範囲で任意に変更及び修正が可能である。 Also, the device configuration shown in FIGS. 1 and 2, the block configuration shown in FIGS. 3, 4 and 22, the register configuration shown in FIGS. 5, 10 to 15 and 16, and the program shown in FIGS. The configurations shown in FIGS. 6 and 23 and the flowchart configurations shown in FIGS. 24 to 31 can be arbitrarily changed and modified without departing from the spirit of the invention.
さらに、パチンコ遊技機1の動作をシミュレーションするゲーム機などにも本発明を適用することができる。本発明を実現するためのプログラム及びデータは、コンピュータ装置等に対して、着脱自在の記録媒体により配布・提供される形態に限定されるものではなく、予めコンピュータ装置等の有する記憶装置にプリインストールしておくことで配布される形態を採っても構わない。さらに、本発明を実現するためのプログラム及びデータは、通信処理部を設けておくことにより、通信回線等を介して接続されたネットワーク上の、他の機器からダウンロードすることによって配布する形態を採っても構わない。
Furthermore, the present invention can be applied to a game machine that simulates the operation of the
そして、ゲームの実行形態も、着脱自在の記録媒体を装着することにより実行するものだけではなく、通信回線等を介してダウンロードしたプログラム及びデータを、内部メモリ等にいったん格納することにより実行可能とする形態、通信回線等を介して接続されたネットワーク上における、他の機器側のハードウェア資源を用いて直接実行する形態としてもよい。さらには、他のコンピュータ装置等とネットワークを介してデータの交換を行うことによりゲームを実行するような形態とすることもできる。 The game execution mode is not only executed by attaching a removable recording medium, but can also be executed by temporarily storing the downloaded program and data via a communication line or the like in an internal memory or the like. It is also possible to execute directly using hardware resources on the other device side on a network connected via a communication line or the like. Furthermore, the game can be executed by exchanging data with other computer devices or the like via a network.
また、本発明は、入賞球の検出に応答して所定数の賞球を払い出す払出式遊技機に限定されるものではなく、遊技球を封入し入賞球の検出に応答して得点を付与する封入式遊技機にも適用することができる。 In addition, the present invention is not limited to a payout type gaming machine that pays out a predetermined number of prize balls in response to detection of winning balls, and encloses game balls and gives points in response to detection of winning balls. It can also be applied to an enclosed game machine.
1 … パチンコ遊技機
2 … 遊技盤
3 … 遊技機用枠
4 … 可変表示装置
6 … 普通可変入賞球装置
7 … 特別可変入賞球装置
8L,8R… スピーカ
9 … 遊技効果ランプ
10 … 電源基板
11 … 主基板
12 … 表示制御基板
13 … 音声制御基板
14 … ランプ制御基板
15 … 払出制御基板
16 … 情報端子基板
21,22 … ソレノイド
40 … 普通図柄表示器
70 … 各入賞口スイッチ
100 … 遊技制御用マイクロプロセッサ
101 … クロック回路
102 … リセットコントローラ
103 … 乱数回路
104 … ROM
105 … RAM
106 … CPU
107 … CTC
108 … I/Oポート
109 … スイッチ回路
110 … ソレノイド回路
121 … カウンタ
122 … 比較器
123 … カウント値順列変更回路
124 … クロック信号出力回路
125 … 第1のトリガ信号出力回路
126 … 第2のトリガ信号出力回路
127 … 乱数更新方式選択信号出力回路
128 … 第1のセレクタ
129 … 第2のセレクタ
130 … 乱数回路起動信号出力回路
131 … 乱数値レジスタ
132 … 乱数最大値設定レジスタ
133 … カウント値順列変更レジスタ
134 … 周期設定レジスタ
135 … カウント値更新レジスタ
136 … カウント値取込レジスタ
137 … 乱数更新方式選択レジスタ
140 … 乱数回路起動レジスタ
141 … 更新規則選択レジスタ
142 … 更新規則メモリ
150 … ユーザプログラム
151 … 乱数回路設定プログラム
151a… 乱数最大値設定モジュール
151b… 乱数更新方式選択モジュール
151c… 周期設定モジュール
151d… 乱数回路起動モジュール
152 … 表示結果決定プログラム
154 … カウント値順列変更プログラム
170 … 特図保留メモリ
171 … 大当り判定テーブルメモリ
171a… 通常時大当り判定テーブル
171b… 確変時大当り判定テーブル
172 … フラグメモリ
DESCRIPTION OF
105 ... RAM
106 ... CPU
107… CTC
DESCRIPTION OF SYMBOLS 108 ... I /
Claims (9)
遊技機に電力を供給する電力供給手段と、
乱数を発生する乱数回路を内蔵し、前記電力供給手段から供給される電力を用いて動作し、遊技の進行を制御するマイクロプロセッサと、
前記マイクロプロセッサからの制御信号に基づいて前記可変表示装置における識別情報の可変表示を制御する可変表示制御手段と、
を備え、
前記乱数回路は、
数値データを更新する数値更新手段と、
前記数値更新手段により更新された数値データを乱数値として格納する乱数値格納手段と、
数値データの更新順である順列の変更を要求する数値順列変更データを格納する数値順列変更レジスタと、
前記数値順列変更レジスタに前記数値順列変更データが格納されているとき、該数値順列変更データが格納されていないときの順列とは異なる更新順の順列に変更する数値順列変更手段と、
を含み、
前記マイクロプロセッサは、
前記電力供給手段による電力の供給開始後、前記乱数回路に前記乱数値を更新させるための設定を行う乱数回路設定手段と、
前記乱数回路設定手段により前記乱数回路に前記設定が行われた後、定期的に発生するタイマ割込処理の実行を許可するタイマ割込処理実行許可手段と、
前記タイマ割込処理の実行中、前記数値順列変更レジスタに前記数値順列変更データを書き込む数値順列変更データ書込手段と、
前記実行条件の成立に応じて、前記乱数値格納手段に格納された乱数値を読み出して、該読み出した乱数値が所定の判定値データと合致するか否かを判定することにより、該実行条件の成立を契機とする前記可変表示における表示結果を特定表示結果とするか否かを決定する表示結果決定手段と、
を含む、
ことを特徴とする遊技機。 A variable display device that variably displays a plurality of types of identification information that can be identified based on the fact that the variable display start condition is satisfied after the variable display execution condition is satisfied, and the display result of the variable display is predetermined. A gaming machine that controls to a specific gaming state advantageous to the player when the specified display result is obtained,
Power supply means for supplying power to the gaming machine;
A microprocessor that includes a random number circuit for generating a random number, operates using the power supplied from the power supply means, and controls the progress of the game;
Variable display control means for controlling variable display of identification information in the variable display device based on a control signal from the microprocessor;
With
The random number circuit includes:
Numerical value updating means for updating numerical data;
Random value storage means for storing numerical data updated by the numerical value update means as a random value;
A numerical permutation change register for storing numerical permutation change data for requesting a change in the permutation, which is a numerical data update order;
When the numerical permutation change data is stored in the numerical permutation change register, the numerical permutation changing means for changing to a permutation of an update order different from the permutation when the numerical permutation change data is not stored;
Including
The microprocessor is
Random number circuit setting means for setting the random number circuit to update the random number value after starting the supply of power by the power supply means;
Timer interrupt process execution permitting means for permitting execution of a timer interrupt process that occurs periodically after the setting is made to the random number circuit by the random number circuit setting means;
A numerical permutation change data writing means for writing the numerical permutation change data to the numerical permutation change register during execution of the timer interrupt process;
In response to the establishment of the execution condition, the random number value stored in the random value storage means is read, and it is determined whether or not the read random number value matches predetermined determination value data. Display result determining means for determining whether or not the display result in the variable display triggered by the establishment of the specific display result;
including,
A gaming machine characterized by that.
前記電力供給手段により電力の供給開始後、所定の復旧条件が成立したことに基づいて、前回の電力供給停止時における制御状態を復旧するための処理を実行する復旧処理実行手段と、
前記電力供給手段により電力の供給開始後、前記所定の復旧条件の不成立に基づいて、制御状態を初期化する初期化処理を実行する初期化処理実行手段と、
を含み、
前記乱数回路設定手段は、前記復旧処理実行手段による復旧処理の実行後又は前記初期化処理実行手段による初期化処理の実行後に、前記乱数回路に前記乱数値を更新するための設定を行う、
ことを特徴とする請求項1に記載の遊技機。 The microprocessor is
A recovery process executing means for executing a process for recovering the control state at the time of the previous power supply stop based on the establishment of a predetermined recovery condition after the start of power supply by the power supply means;
An initialization process executing means for executing an initialization process for initializing a control state based on the failure of the predetermined recovery condition after the power supply means starts supplying power;
Including
The random number circuit setting unit performs setting for updating the random number value in the random number circuit after the execution of the recovery process by the recovery process execution unit or after the initialization process by the initialization process execution unit.
The gaming machine according to claim 1.
該乱数回路が発生する乱数の最大値を指定する乱数最大値設定データを格納する乱数最大値設定レジスタと、
前記乱数最大値設定レジスタに指定された乱数最大値設定データに応じて前記数値更新手段による更新範囲を規制する更新範囲規制手段と、
を含み、
前記乱数回路設定手段は、前記乱数最大値設定レジスタに乱数最大値設定データを書き込む乱数最大値設定手段を含む、
ことを特徴とする請求項1又は2に記載の遊技機。 The random number circuit includes:
A random number maximum value setting register for storing random number maximum value setting data for specifying a maximum value of a random number generated by the random number circuit;
Update range restriction means for restricting the update range by the numerical value update means according to the random number maximum value setting data specified in the random number maximum value setting register;
Including
The random number circuit setting means includes random number maximum value setting means for writing random number maximum value setting data in the random number maximum value setting register.
The gaming machine according to claim 1 or 2, characterized in that.
該マイクロプロセッサをシステムリセットするシステムリセット手段を含み、
前記システムリセット手段により前記マイクロプロセッサをシステムリセットするまで、前記乱数最大値設定データが書き込まれた前記乱数最大値設定レジスタを書込不能に制御する、
ことを特徴とする請求項3に記載の遊技機。 The microprocessor is
System reset means for system resetting the microprocessor;
The random number maximum value setting register in which the random number maximum value setting data is written is controlled to be unwritable until the microprocessor is system reset by the system reset means.
The gaming machine according to claim 3.
ことを特徴とする請求項3又は4に記載の遊技機。 When the maximum value of the random number specified by the random number maximum value setting data written in the random number maximum value setting register by the random number maximum value setting unit is smaller than a predetermined lower limit value, the microprocessor The random number maximum value setting data for designating the predetermined value is stored in the random number maximum value setting register.
The gaming machine according to claim 3 or 4, characterized in that.
ことを特徴とする請求項1乃至5に記載の遊技機。 The microprocessor initializes the numerical permutation change register in response to the permutation being changed by the numerical permutation changing means;
The gaming machine according to claim 1, wherein:
ことを特徴とする請求項6に記載の遊技機。 The numerical permutation changing means further changes the permutation of the changed numerical data when the numerical permutation data is rewritten in the numerical permutation register after the numerical permutation change register is initialized.
The gaming machine according to claim 6.
該乱数回路の起動を要求する乱数回路起動データを格納する乱数回路起動レジスタと、
前記乱数回路起動レジスタに前記乱数回路起動データが書き込まれたことに応答して、該乱数回路を起動させる乱数回路起動手段と、
を含み、
前記乱数回路設定手段は、前記乱数回路起動データを前記乱数回路起動レジスタに書き込む乱数回路起動設定手段を含む、
ことを特徴とする請求項1乃至7のいずれか1項に記載の遊技機。 The random number circuit includes:
A random number circuit activation register for storing random number circuit activation data for requesting activation of the random number circuit;
Random number circuit starting means for starting the random number circuit in response to the random number circuit starting data being written in the random number circuit starting register;
Including
The random number circuit setting means includes random number circuit activation setting means for writing the random number circuit activation data into the random number circuit activation register.
The gaming machine according to any one of claims 1 to 7, wherein the gaming machine is characterized in that:
前記乱数回路起動設定手段は、前記システムリセット手段により前記マイクロプロセッサがシステムリセットされたとき、前記乱数回路起動データを前記乱数回路起動レジスタに再度書き込んで前記乱数回路を起動させる、
ことを特徴とする請求項8に記載の遊技機。 The microprocessor includes system reset means for system resetting the microprocessor,
The random number circuit activation setting means, when the system is reset by the system reset means, rewrites the random number circuit activation data in the random number circuit activation register to activate the random number circuit.
The gaming machine according to claim 8, wherein:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003343878A JP4481614B2 (en) | 2003-10-01 | 2003-10-01 | Game machine |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003343878A JP4481614B2 (en) | 2003-10-01 | 2003-10-01 | Game machine |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005103169A true JP2005103169A (en) | 2005-04-21 |
JP4481614B2 JP4481614B2 (en) | 2010-06-16 |
Family
ID=34537676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003343878A Expired - Lifetime JP4481614B2 (en) | 2003-10-01 | 2003-10-01 | Game machine |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4481614B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015013015A (en) * | 2013-07-05 | 2015-01-22 | 株式会社藤商事 | Game machine |
JP2015013013A (en) * | 2013-07-05 | 2015-01-22 | 株式会社藤商事 | Game machine |
JP2018126612A (en) * | 2018-05-23 | 2018-08-16 | 豊丸産業株式会社 | Game machine |
-
2003
- 2003-10-01 JP JP2003343878A patent/JP4481614B2/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015013015A (en) * | 2013-07-05 | 2015-01-22 | 株式会社藤商事 | Game machine |
JP2015013013A (en) * | 2013-07-05 | 2015-01-22 | 株式会社藤商事 | Game machine |
JP2018126612A (en) * | 2018-05-23 | 2018-08-16 | 豊丸産業株式会社 | Game machine |
Also Published As
Publication number | Publication date |
---|---|
JP4481614B2 (en) | 2010-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005103166A (en) | Game machine | |
JP2004033234A (en) | Game machine | |
JP4671604B2 (en) | Game machine | |
JP4481619B2 (en) | Game machine | |
JP4570365B2 (en) | Game machine | |
JP4562441B2 (en) | Game machine | |
JP4481614B2 (en) | Game machine | |
JP2005103167A (en) | Game machine | |
JP6691528B2 (en) | Amusement machine | |
JP5913212B2 (en) | Game machine | |
JP4481617B2 (en) | Game machine | |
JP6075525B2 (en) | Game machine | |
JP4481616B2 (en) | Game machine | |
JP6353516B2 (en) | Game machine | |
JP6353515B2 (en) | Game machine | |
JP4562442B2 (en) | Game machine | |
JP6652913B2 (en) | Gaming machine | |
JP2020065802A (en) | Game machine | |
JP4656878B2 (en) | Game machine | |
JP4562993B2 (en) | Game machine | |
JP2008200537A (en) | Game machine | |
JP6703506B2 (en) | Amusement machine | |
JP4547200B2 (en) | Game machine | |
JP6075524B2 (en) | Game machine | |
JP4764503B2 (en) | Game machine |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060915 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100309 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100318 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4481614 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |