JP2005093859A - 電気二重層キャパシタ - Google Patents

電気二重層キャパシタ Download PDF

Info

Publication number
JP2005093859A
JP2005093859A JP2003327535A JP2003327535A JP2005093859A JP 2005093859 A JP2005093859 A JP 2005093859A JP 2003327535 A JP2003327535 A JP 2003327535A JP 2003327535 A JP2003327535 A JP 2003327535A JP 2005093859 A JP2005093859 A JP 2005093859A
Authority
JP
Japan
Prior art keywords
electrode
electric double
collecting electrode
positive
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003327535A
Other languages
English (en)
Inventor
Hidetoshi Ota
秀利 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichicon Corp
Original Assignee
Nichicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichicon Corp filed Critical Nichicon Corp
Priority to JP2003327535A priority Critical patent/JP2005093859A/ja
Publication of JP2005093859A publication Critical patent/JP2005093859A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13Energy storage using capacitors

Landscapes

  • Electric Double-Layer Capacitors Or The Like (AREA)

Abstract

【課題】電気二重層キャパシタの低抵抗化に有効な片面構造の電極の利用形態を変え、体積容量密度を向上させ得る電気二重層キャパシタおよびその製造方法を提供する。
【解決手段】正電極および負電極が各々、集電電極と、該集電電極の片面に活性炭からなる分極性電極層を形成し、該集電電極にリード端子を固着して構成され、
2つの正電極の集電電極側を向き合わせた正電極セルと、同様に2つの負電極の集電電極側を向き合わせた負電極セルとを形成し、
上記正電極セルおよび負電極セルを、セパレータを介して巻回または積層し、
上記集電電極の厚さが0.015〜0.110mm、分極性電極層の厚さが0.010〜0.500mmであり、
上記集電電極にリード端子を固着する手段がコールド加締、針穴加締、超音波溶接、または抵抗溶接であり、
上記リード端子の固着箇所を複数箇所設けたことを特徴としている。
【選択図】図2

Description

本発明は、電気二重層キャパシタに関するものであり、特に低ESR用電極構造配置に関するものである。
従来、電気二重層キャパシタに用いる分極性電極は、活性炭粒子を含む炭素電極が幅広く使用されており、活性炭粒子を含む電極合剤からなる分極性電極層を集電電極である導電性基材上に形成することにより製造される。
このような電極の構造としては、集電電極1枚に対し分極性電極層を両面に形成した両面構造のものと、片面に形成した片面構造のものがある。
両面構造の電極は、集電電極1枚あたりに担持できる分極性電極層の体積が増加するため、キャパシタの体積容量密度(単位体積当たりの静電容量)を向上させるのに有益な技術である(例えば特許文献1参照)。
しかし、分極性電極層が両面に形成されているため、リード端子を接続する際、集電電極の上にある分極性電極層が障害となり、接続できないため、接続箇所の分極性電極層を物理的に剥離する等の処理が必要となる。
一方、片面構造の電極では、上記のように分極性電極層を剥離する等の処理が不要であり、また、任意の位置にリード端子を設けることができる(例えば特許文献1、2参照)。
しかし、片面構造の電極は、両面構造の場合に比べ集電電極1枚あたりに担持できる分極性電極層の体積が減少するため、キャパシタの体積容量密度が低下する欠点がある。
特開平5−74657(第4頁、図2、図3) 特開平5−55085(第2−4頁、図1)
電気二重層キャパシタの性能を向上させるためには、体積容量密度を向上させること、および、内部抵抗(ESR)を低減させることが大きな課題となる。
すなわち、体積容量密度を向上させるには、集電電極を薄くして担持できる分極性電極層の相対的な体積密度を向上させる必要があり、内部抵抗を低減するには、集電電極を厚くして単位容量あたりの電気伝導率を高めることが必要になる。
特に近年、自動車関連用途では、内部抵抗の小さい電気二重層キャパシタの要求が強くなっている。
以上の観点から、電気二重層キャパシタの分極性電極は、求める課題によって適用し得る電極構造が異なるといえるが、片面電極と両面電極とでそれぞれ欠点があり、両者の欠点を補い得る技術は未だに開発されていない。
上記に鑑み、本発明は、電気二重層キャパシタの低抵抗化に有効な片面構造の電極の利用形態を変え、体積容量密度を向上させ得る電気二重層キャパシタを提供することを目的としている。
本発明は、上記課題を解決するものであり、片面構造の電極を用いても、両面構造の電極に匹敵する体積容量密度を有し、かつ、両面構造の電極では得られない内部抵抗の小さい電気二重層キャパシタを提供しようとするものであって、
下記の内容、
(1)巻回素子からなる分極性電極層の最適配置化
(2)一対の集電電極同士を接続する構造(背面接続電極対構造)を有する分極性電極の最適配置化
(3)巻回素子の引き出し端子の複数化による低抵抗化
(4)電極1枚あたりの薄手化による巻回性の向上
(5)引き出し端子の接続性の向上
を目的とする電極配置構造を提供するものである。
すなわち、正電極および負電極が各々、集電電極と、該集電電極の片面に活性炭からなる分極性電極層を形成し、該集電電極にリード端子を固着して構成され、
2つの正電極の集電電極側を向き合わせた正電極セルと、同様に2つの負電極の集電電極側を向き合わせた負電極セルとを形成し、
上記正電極セルおよび負電極セルを、セパレータを介して巻回または積層したことを特徴とする電気二重層キャパシタである。
また、上記の集電電極の厚さが0.015〜0.110mm、分極性電極層の厚さが0.010〜0.500mmであることを特徴とする電気二重層キャパシタである。
さらに、上記の集電電極にリード端子を固着する手段がコールド加締、針穴加締、超音波溶接、または抵抗溶接であることを特徴とする電気二重層キャパシタの製造方法である。
そして、上記のリード端子の固着箇所を複数箇所設けたことを特徴とする電気二重層キャパシタである。
本発明の電極配置構造を用いることにより、従来の片面電極より体積容量密度を飛躍的に向上させることができ、同時に電極引き出し部の形成に留意することなく、任意の位置で複数の引き出し電極を設けることが可能となるため、高容量密度で低抵抗の電気二重層キャパシタの製造が可能となる。
また、本発明の電極配置構造を用いることにより、上記90μmの半分の45μm厚さの電極2枚で、集電電極厚さ90μmのものと同等の低抵抗化の効果が得られるため、電極の柔軟性を損なうことなく集電電極の厚手化が可能となり、容易に低抵抗電気二重層キャパシタの製造が可能となる。
電気二重層キャパシタの正電極(2枚)および負電極(2枚)を各々、集電電極(厚さ:0.020mm)と、該集電電極の片面に活性炭を塗布した分極性電極(厚さ:0.090mm)からなる電極で構成する。
該集電電極同士を向き合わせ、正極の集電電極に正極リード端子を、負極の集電電極に負極リード端子を固着し、上記の正極、負極リード端子により正極、負極の各々の集電電極同士を接続して(背面接続電極対)、正極、負極の電極セルを形成する。
上記正電極セルおよび負電極セルを、セパレータ(2枚)を介して巻回し、巻回形電気二重層キャパシタとする。
[実施例1]
厚さ0.020mmの集電電極であるエッチングしたアルミニウム基材の片面に、厚さ0.090mmの活性炭層をドクターブレード法により形成し、分極性電極層とした。
図8のように、この集電電極同士を向き合わせ、集電電極に固着したリード端子をコールド加締により接続して背面接続電極対(図4)を構成し、この電極対で、正電極セル、負電極セルをそれぞれ形成した。
上記の正電極セルと負電極セルを、図1〜3のようにセパレータを介して巻回し、巻回素子を作製した。
このとき、リード端子は、正極と負極の各集電電極2箇所から合計4箇所、引き出した。
上記の巻回素子を、テトラエチルアンモニウム・テトラフロロボレート1モル/Lのプロピレンカーボネート溶液(TEATFB/PC 1M)に含浸後、アルミニウムケースに封入し、電気二重層キャパシタ(サイズ:φ35×50mmL)とした。
(従来例1)
図9のように、厚さ0.040mmの集電電極であるエッチングしたアルミニウム基材の片面に、厚さ0.090mmの活性炭層をドクターブレード法により形成し、分極性電極層とした。
この集電電極にリード端子を固着し、電極各1枚を正電極、負電極とし、背面接続電極対(電極セル)は形成せず、図5〜7のようにセパレータを介して巻回し、巻回素子を作製した。
このとき、リード端子は、正極と負極の各2箇所から合計4箇所、引き出した。
上記の巻回素子を、テトラエチルアンモニウム・テトラフロロボレート1モル/Lのプロピレンカーボネート溶液(TEATFB/PC 1M)に含浸後、アルミニウムケースに封入し、電気二重層キャパシタ(サイズ:φ35×50mmL)とした。
[実施例2]
図10のように、厚さ0.050mmの集電電極であるエッチングしたアルミニウム基材の片面に、厚さ0.050mmの活性炭層をドクターブレード法により形成し、分極性電極層とした。
この集電電極同士を向き合わせ、集電電極に固着したリード端子をコールド加締により接続して背面接続電極対(図4)を構成し、この電極対で、正電極セル、負電極セルをそれぞれ形成した。
上記の正電極セルと負電極セルを、図1〜3のようにセパレータを介して巻回し、巻回素子を作製した。
上記の巻回素子を、テトラエチルアンモニウム・テトラフロロボレート1モル/Lのプロピレンカーボネート溶液(TEATFB/PC 1M)に含浸し、アルミニウムケースに封入し、電気二重層キャパシタ(サイズ:φ35×50mmL)とした。
(従来例2)
図11のように、厚さ0.050mmの集電電極であるエッチングしたアルミニウム基材の片面に、厚さ0.050mmの活性炭層をドクターブレード法により形成し、分極性電極層とした。
この集電電極にリード端子を固着し、電極各1枚を正電極、負電極とし、背面接続電極対(電極セル)は形成せず、図5〜7のようにセパレータを介して巻回し、巻回素子を作製した。
このとき、リード端子は正極と負極の各2箇所から合計4箇所引き出した。
上記の巻回素子を、テトラエチルアンモニウム・テトラフロロボレート1モル/Lのプロピレンカーボネート溶液(TEATFB/PC 1M)に含浸し、アルミニウムケースに封入し、電気二重層キャパシタ(サイズ:φ35×50mmL)とした。
上記のように作製した電気二重層キャパシタについて、静電容量、内部抵抗、充放電時の温度上昇について、調査した結果を表1に示す。なお、実施例1(図8)と従来例1(図9)とは各々、集電電極の合計厚さを0.040mm、分極性電極層の厚さを0.090mmとした場合の比較であり、実施例2(図10)と従来例2(図11)とは、集電電極の厚さを0.050mm、分極性電極層の厚さを0.050mmとした場合(サイズはいずれもφ35×50mmL)の比較である。
Figure 2005093859
表1において、まず、集電体厚さを同一にした実施例1と従来例1とで比較すると、静電容量は、実施例1では従来例1の1.47倍、内部抵抗は、実施例1では従来例1の0.30倍、充放電時の温度上昇は、実施例1では従来例1の0.23倍と改善されているのが分かる。
次に、集電電極の厚さを同一にした実施例2と従来例2とで比較すると、静電容量は、実施例2では従来例2の1.30倍、内部抵抗は、実施例2では従来例2の0.25倍、充放電時の温度上昇は、実施例2では従来例2の0.20倍と改善されているのが分かる。
また、上記の集電電極の厚さは0.015〜0.110mm、分極性電極層の厚さは0.010〜0.500mmの範囲が適当である。上記下限値未満では、内部抵抗が大きくなり、上記上限値を超えると、静電容量が低下するので問題がある。
なお、上記実施例では、正電極セルと負電極セルを、セパレータを介して巻回した素子を用いたが、積層した場合についても、同様の効果を得ることができる。
また、上記実施例では、集電電極にリード端子を固着する手段をコールド加締としたが、針穴加締、超音波溶接、または抵抗溶接による場合も、上記と同様の効果を得ることができる。
さらに、リード端子の固着箇所は、上記実施例では2箇所としたが、多くするほど内部抵抗を下げることができる。
本発明の実施例による、背面接続電極対構造を用いて形成した正電極セルおよび負電極セルを、セパレータを介して巻回した素子の外観図である。 図1の素子の巻回状態図である。 図1の素子の展開図である。 図1の素子の背面接続電極対の状態図である。 従来例による、正電極および負電極を、セパレータを介して巻回した素子の外観図である。 図5の素子の巻回状態図である。 図5の素子の展開図である。 実施例1による素子の背面接続電極対の平面状態図である。 従来例1による素子の平面状態図である。 実施例2による素子の背面接続電極対の平面状態図である。 従来例2による素子の平面状態図である。
符号の説明
1 集電電極
2 分極性電極層
3 セパレータ(電解紙)
4 負電極セル
5 正電極セル
6 負極リード端子
7 正極リード端子
8 巻回素子本体

Claims (4)

  1. 正電極および負電極が各々、集電電極と、該集電電極の片面に活性炭からなる分極性電極層を形成し、該集電電極にリード端子を固着して構成され、
    2つの正電極の集電電極側を向き合わせた正電極セルと、同様に2つの負電極の集電電極側を向き合わせた負電極セルとを形成し、
    上記正電極セルおよび負電極セルを、セパレータを介して巻回または積層したことを特徴とする電気二重層キャパシタ。
  2. 請求項1記載の集電電極の厚さが0.015〜0.110mm、分極性電極層の厚さが0.010〜0.500mmであることを特徴とする電気二重層キャパシタ。
  3. 請求項1記載の集電電極にリード端子を固着する手段がコールド加締、針穴加締、超音波溶接、または抵抗溶接であることを特徴とする電気二重層キャパシタの製造方法。
  4. 請求項1記載のリード端子の固着箇所を複数箇所設けたことを特徴とする電気二重層キャパシタ。
JP2003327535A 2003-09-19 2003-09-19 電気二重層キャパシタ Pending JP2005093859A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003327535A JP2005093859A (ja) 2003-09-19 2003-09-19 電気二重層キャパシタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003327535A JP2005093859A (ja) 2003-09-19 2003-09-19 電気二重層キャパシタ

Publications (1)

Publication Number Publication Date
JP2005093859A true JP2005093859A (ja) 2005-04-07

Family

ID=34457376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003327535A Pending JP2005093859A (ja) 2003-09-19 2003-09-19 電気二重層キャパシタ

Country Status (1)

Country Link
JP (1) JP2005093859A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012002358A1 (ja) * 2010-06-28 2012-01-05 株式会社村田製作所 蓄電デバイス及びその製造方法
WO2013002119A1 (ja) * 2011-06-28 2013-01-03 株式会社 村田製作所 蓄電デバイスとその製造方法
WO2013012056A1 (ja) 2011-07-20 2013-01-24 ニチコン株式会社 電気二重層コンデンサ
WO2013099541A1 (ja) * 2011-12-27 2013-07-04 株式会社村田製作所 蓄電デバイス及びその製造方法
WO2015107893A1 (ja) * 2014-01-15 2015-07-23 パナソニックIpマネジメント株式会社 電気化学素子及びその製造方法
KR20210113476A (ko) * 2020-03-05 2021-09-16 비나텍주식회사 권취형 전기화학 에너지 저장장치

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9368776B2 (en) 2010-06-28 2016-06-14 Murata Manufacturing Co., Ltd. Power storage device and manufacturing method therefor
WO2012002358A1 (ja) * 2010-06-28 2012-01-05 株式会社村田製作所 蓄電デバイス及びその製造方法
CN102971816A (zh) * 2010-06-28 2013-03-13 株式会社村田制作所 蓄电设备及其制造方法
US20130122347A1 (en) * 2010-06-28 2013-05-16 Murata Manufacturing Co., Ltd. Power storage device and manufacturing method therefor
JP5435131B2 (ja) * 2010-06-28 2014-03-05 株式会社村田製作所 蓄電デバイス及びその製造方法
JP5477609B2 (ja) * 2011-06-28 2014-04-23 株式会社村田製作所 蓄電デバイスとその製造方法
WO2013002119A1 (ja) * 2011-06-28 2013-01-03 株式会社 村田製作所 蓄電デバイスとその製造方法
US9443663B2 (en) 2011-07-20 2016-09-13 Nichicon Corporation Electric double-layer capacitor
CN103348426A (zh) * 2011-07-20 2013-10-09 尼吉康株式会社 双电层电容器
WO2013012056A1 (ja) 2011-07-20 2013-01-24 ニチコン株式会社 電気二重層コンデンサ
EP2736057A4 (en) * 2011-07-20 2015-07-22 Nichicon Corp ELECTRIC DOUBLE LAYER CAPACITOR
JP2013026373A (ja) * 2011-07-20 2013-02-04 Nichicon Corp 電気二重層コンデンサ
KR101491550B1 (ko) 2011-07-20 2015-02-09 니치콘 가부시키가이샤 전기 이중층 커패시터
EP2736057B1 (en) * 2011-07-20 2019-01-09 Nichicon Corporation Electric double-layer capacitor
US9911547B2 (en) 2011-12-27 2018-03-06 Murata Manufacturing Co., Ltd. Electric storage device and method for manufacturing the same
CN104025224A (zh) * 2011-12-27 2014-09-03 株式会社村田制作所 蓄电设备及其制造方法
WO2013099541A1 (ja) * 2011-12-27 2013-07-04 株式会社村田製作所 蓄電デバイス及びその製造方法
JPWO2013099541A1 (ja) * 2011-12-27 2015-04-30 株式会社村田製作所 蓄電デバイス及びその製造方法
WO2015107893A1 (ja) * 2014-01-15 2015-07-23 パナソニックIpマネジメント株式会社 電気化学素子及びその製造方法
JPWO2015107893A1 (ja) * 2014-01-15 2017-03-23 パナソニックIpマネジメント株式会社 電気化学素子及びその製造方法
KR20210113476A (ko) * 2020-03-05 2021-09-16 비나텍주식회사 권취형 전기화학 에너지 저장장치
KR102336044B1 (ko) 2020-03-05 2021-12-07 비나텍주식회사 권취형 전기화학 에너지 저장장치

Similar Documents

Publication Publication Date Title
US9496090B2 (en) Method of making graphene electrolytic capacitors
US9443663B2 (en) Electric double-layer capacitor
JP2006049760A (ja) 湿式電解コンデンサ
JP2002118036A (ja) 蓄電用電子部品および複合電極体
JP2008288295A (ja) 固体電解コンデンサ
JP2010199537A (ja) 電気二重層キャパシタパッケージ
JP2005093859A (ja) 電気二重層キャパシタ
US8369065B2 (en) Electric double layer capacitor
JP2011512662A (ja) 多重トラックスーパーキャパシタ
JP2757573B2 (ja) 電気二重層コンデンサ
JP4671347B2 (ja) 固体電解コンデンサ
JPH097893A (ja) 電気二重層キャパシタ及びその製造方法
CN102074354B (zh) 具有多端正极引出脚的堆栈电容
JP2009026853A (ja) 電気二重層キャパシタ
JP2002231587A (ja) 電気二重層キャパシタ
JP2009099652A (ja) 固体電解コンデンサ及びその製造方法
US11139122B2 (en) Electrochemical energy storing device
JPH0383319A (ja) 電気二重層コンデンサ
JP2002015954A (ja) 電気二重層コンデンサ
JP4043675B2 (ja) 炭素材料の賦活装置、炭素材料の賦活方法及び電気二重層コンデンサの製造方法
JP2023068053A (ja) キャパシタモジュール
JP2007189127A (ja) 電気二重層キャパシタ
TWM521796U (zh) 儲能電容
JP2000012407A (ja) 電気二重層コンデンサ
JP2005079485A (ja) 電気二重層キャパシタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060313

A977 Report on retrieval

Effective date: 20081023

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20081110

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090309