JP2005086079A - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2005086079A JP2005086079A JP2003318267A JP2003318267A JP2005086079A JP 2005086079 A JP2005086079 A JP 2005086079A JP 2003318267 A JP2003318267 A JP 2003318267A JP 2003318267 A JP2003318267 A JP 2003318267A JP 2005086079 A JP2005086079 A JP 2005086079A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- trench
- release
- side wall
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Pressure Sensors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
本発明は、内部に絶縁層を有しこの絶縁層よりも表層側に半導体層を有する半導体基板を用い、この半導体基板の半導体層に可動構造体を形成してなる半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device in which a semiconductor substrate having an insulating layer inside and having a semiconductor layer on the surface layer side of the insulating layer is used, and a movable structure is formed on the semiconductor layer of the semiconductor substrate.
この種の一般的な半導体装置の製造方法としては、SOI(シリコンオンインシュレータ)基板等の、内部に絶縁層を有しこの絶縁層よりも表層側に半導体層を有する半導体基板を用いて行うものが知られている(例えば、特許文献1参照)。その半導体装置の一般的な断面構成を図9に示す。 As a general method for manufacturing a semiconductor device of this type, a semiconductor substrate such as an SOI (silicon on insulator) substrate having an insulating layer inside and having a semiconductor layer on the surface layer side of the insulating layer is used. Is known (see, for example, Patent Document 1). A general cross-sectional configuration of the semiconductor device is shown in FIG.
このものは、次のようにして製造される。すなわち、第1のシリコン層11と第2のシリコン層(半導体層)12との間に絶縁層13を有する半導体基板10を用意し、半導体層12の表面側に所定パターンのマスク20を形成し、続いて、半導体層12の表面側から半導体層12をエッチングすることにより、半導体層12の表面から絶縁層13に到達するトレンチ14を形成する。
This is manufactured as follows. That is, a
その後、トレンチ14の底部において半導体層12を横方向にエッチングすることにより、半導体層12が絶縁層13からリリースされた部分としての可動構造体15を形成する。このようにすることにより、半導体装置が製造される。
Thereafter, the
ここで、トレンチ形成工程およびリリース工程は、真空チャンバー内に半導体基板10を設置し、反応性ガスを導入してプラズマ化させた状態で行う反応性イオンエッチングによって行われ、しかも、エッチングと同時もしくは時間切り替えにより、トレンチ14の側壁に当該側壁を保護する側壁保護膜を形成する工程として行うものである。
Here, the trench formation step and the release step are performed by reactive ion etching performed in a state in which the
このようなトレンチ形成工程およびリリース工程について、図10、図11を参照して具体的に説明する。図10はトレンチ形成工程を示す断面図であり、図11はリリース工程を示す断面図である。 Such a trench formation process and a release process will be specifically described with reference to FIGS. FIG. 10 is a cross-sectional view showing a trench formation step, and FIG. 11 is a cross-sectional view showing a release step.
図10に示されるトレンチ形成工程は、エッチング性ガスのプラズマにより半導体層12をエッチングするエッチングステップと、堆積性ガスのプラズマにより側壁保護膜18を形成する保護膜形成ステップとを、切り替えながら交互に繰り返すことによってなされるものである。
In the trench formation process shown in FIG. 10, the etching step for etching the
まず、図10(a)では、最初のエッチングステップが示されている。まず、真空チャンバー内に半導体基板10を設置する。ここでは、半導体基板10は、第1のシリコン層11の上に絶縁層としてのシリコン酸化膜13、その上に半導体層としての第2のシリコン層12が積層されてなるSOI基板である。
First, in FIG. 10A, the first etching step is shown. First, the
そして、この真空チャンバー内に、エッチング性ガスとしてシリコンエッチングを行うためのSF6ガスを、所定時間(例えば、7秒間程度)導入する。これにより、半導体層である第2のシリコン層12がエッチングされ、第2のシリコン層12の表面からシリコン酸化膜13に到達するトレンチ14が部分的に形成される。
Then, SF 6 gas for performing silicon etching as an etching gas is introduced into the vacuum chamber for a predetermined time (for example, about 7 seconds). As a result, the
このとき、SF6ガスは電界中にてプラズマとなって、エッチングに寄与する。図10(a)では、SF6ガスはプラスイオンの形で表されている。そして、半導体基板10にはバイアス電力(バイアスパワー)を印加することにより、このプラズマを半導体基板10の方向に引きつけ、異方性のトレンチエッチングを実行するようにしている。
At this time, SF 6 gas becomes plasma in the electric field and contributes to etching. In FIG. 10A, SF 6 gas is represented in the form of positive ions. Then, by applying bias power (bias power) to the
次に、図10(b)に示されるように、最初の保護膜形成ステップを行う。すなわち、エッチング性ガスであるSF6ガスの導入を停止し、真空チャンバー内に、堆積性ガスとしてC4F8ガスを所定時間(例えば、5秒間程度)導入する。 Next, as shown in FIG. 10B, an initial protective film formation step is performed. That is, the introduction of SF 6 gas, which is an etching gas, is stopped, and C 4 F 8 gas as a deposition gas is introduced into the vacuum chamber for a predetermined time (for example, about 5 seconds).
この保護膜形成ステップにおいては、半導体基板10には、バイアス電力を印加しない。それにより、トレンチ14の側壁および底部に均一に側壁保護膜18が形成される。ここでC4F8ガス等のフッ素系ガスを採用した場合には、側壁保護膜18はフッ化物ポリマーからなるものになる。
In this protective film forming step, bias power is not applied to the
続いて、図10(c)、(d)に示されるように、エッチングステップと保護膜形成ステップとを、切り替えながら交互に繰り返して行う。ここで、1回のエッチングステップによるエッチング深さは、例えば、0.1〜0.5μm程度にできる。 Subsequently, as shown in FIGS. 10C and 10D, the etching step and the protective film forming step are alternately repeated while switching. Here, the etching depth by one etching step can be set to about 0.1 to 0.5 μm, for example.
そして、最終的に、図10(e)に示されるように、半導体層12の表面から絶縁層13に到達するトレンチ14が完成する。ここまでが、トレンチ形成工程であり、続いて、リリース工程を行う。
Finally, as shown in FIG. 10E, a
このリリース工程は、従来では、上述したトレンチ形成工程と同一のエッチング条件によって、エッチングを継続することにより、行われる。つまり、上記のエッチングステップと保護膜形成ステップとの繰り返しを行う。 This release process is conventionally performed by continuing the etching under the same etching conditions as the above-described trench forming process. That is, the etching step and the protective film forming step are repeated.
図11(a)に示されるように、トレンチ14の形成後に継続して導入されるエッチング性ガスのプラスイオンによって、シリコン酸化膜(絶縁層)13は、プラスの状態に帯電している。
As shown in FIG. 11A, the silicon oxide film (insulating layer) 13 is positively charged by the positive ions of the etching gas continuously introduced after the
そこへ、さらに、エッチング性ガスのプラスイオンが導入されるが、図11(b)に示されるように、トレンチ14の底部において、このプラスイオンは、プラスに帯電した絶縁層13と反発しあって、横方向へ拡散する。
Further, positive ions of the etching gas are further introduced. As shown in FIG. 11B, the positive ions repel the positively charged insulating
すると、図11(b)に示されるように、トレンチ14の底部において、第2のシリコン層(半導体層)12が横方向にエッチングされ、第2のシリコン層12にノッチ21が形成される。
Then, as shown in FIG. 11B, the second silicon layer (semiconductor layer) 12 is etched in the lateral direction at the bottom of the
ここで、この横方向のエッチングにおいては、エッチング性ガスは、保護膜形成ステップにて形成された側壁保護膜18を、エッチングもしくは物理的にスパッタ除去しながら半導体層12をエッチングしていく。
Here, in this lateral etching, the etching gas etches the
そして、この横方向のエッチングを継続していくことによって、ノッチ21が拡大していき、やがて、半導体層12が絶縁層13からリリースされた部分としての可動構造体ができあがる。
しかしながら、上述したような従来の製造方法においては、1つのエッチング条件にて、トレンチエッチングから連続的に横方向へのエッチングを継続するものであるため、たとえば、トレンチ14の側壁角度を最適化した条件で行うと、横方向へのエッチング時のレートが遅くなり、可動構造体15をリリースするためのエッチング時間が長くなってしまう。
However, in the conventional manufacturing method as described above, since the etching in the lateral direction is continuously performed from the trench etching under one etching condition, for example, the sidewall angle of the
ここで、トレンチ14の側壁角度を最適化した条件とは、側壁保護膜18を強固なものとして垂直方向(つまり、トレンチ深さ方向)へのエッチングを速く進ませる条件にすることである。このようにすると、リリース工程の際には、側壁保護膜18が強固なものであるため、横方向のエッチングレートが遅くなるのである。
Here, the condition for optimizing the side wall angle of the
ここで、また、本発明者らの検討によれば、リリース工程において、次のような問題が発生することが分かった。図12は、リリース工程における横方向のエッチングの様子を示す断面図である。上述したように、この横方向のエッチングでは、エッチング性ガスは、側壁保護膜18を除去しながら半導体層12をエッチングし、ノッチ21を形成していく。
Here, according to the study by the present inventors, it has been found that the following problems occur in the release process. FIG. 12 is a cross-sectional view showing the state of lateral etching in the release process. As described above, in this lateral etching, the etching gas etches the
このとき、側壁保護膜18が強固なものであると、図12(b)、(c)に示されるように、側壁保護膜18が部分的に残ったまま、半導体層12のエッチングがなされてしまう。
At this time, if the sidewall
すると、部分的に残った側壁保護膜18がエッチングマスクの役割を果たし、半導体層12における絶縁層13との対向面すなわちリリース面は、針状の突起Kを有する面として形成されてしまう。このように半導体層12のリリース面に突起が発生すると、過大な衝撃が加わったときにリリース面と絶縁層13が衝突して突起が折れ、パーティクルの原因となり、問題となる。
Then, the partially left side wall
このように本発明者らは、半導体層のリリースにおける針状突起の発生という新たなる問題を見出したのである。 Thus, the present inventors have found a new problem of generation of needle-like protrusions in the release of the semiconductor layer.
本発明は、上記問題に鑑みてなされたものであり、内部に絶縁層を有しこの絶縁層よりも表層側に半導体層を有する半導体基板を用い、この半導体層にトレンチを形成し、半導体層を絶縁層からリリースすることにより可動構造体を形成してなる半導体装置の製造方法において、リリース工程のエッチング時間を短縮するとともに、半導体層のリリース面における針状突起の発生を抑制することを目的とする。 The present invention has been made in view of the above problems, and uses a semiconductor substrate having an insulating layer inside and having a semiconductor layer on the surface layer side of the insulating layer, and forming a trench in the semiconductor layer. In a method for manufacturing a semiconductor device in which a movable structure is formed by releasing an insulating layer from the insulating layer, the etching time in the release process is shortened and the generation of acicular protrusions on the release surface of the semiconductor layer is suppressed And
本発明は、従来の製造方法がエッチングステップと保護膜形成ステップとで1つのエッチング条件にてエッチングを継続していたことに対して、エッチングステップと保護膜形成ステップとでエッチング条件を異ならせることに着目し、鋭意検討した結果、創出されたものである。 According to the present invention, while the conventional manufacturing method continued etching under one etching condition in the etching step and the protective film forming step, the etching condition is made different in the etching step and the protective film forming step. It was created as a result of diligent examination focusing on.
請求項1に記載の発明では、内部に絶縁層(13)を有し、絶縁層よりも表層側に半導体層(12)を有する半導体基板(10)を用意し、半導体層(12)の表面側に所定パターンのマスク(20)を形成するマスク形成工程と、続いて、半導体層(12)の表面側から半導体層(12)をエッチングすることにより、半導体層(12)の表面から絶縁層(13)に到達するトレンチ(14)を形成するトレンチ形成工程と、トレンチ(14)の底部において半導体層(12)を横方向にエッチングすることにより、半導体層(12)が絶縁層(13)からリリースされた部分としての可動構造体(15)を形成するリリース工程と、を備え、トレンチ形成工程およびリリース工程は、真空チャンバー内に半導体基板(10)を設置し、反応性ガスを導入してプラズマ化させた状態で行う反応性イオンエッチングにより行うものであり、さらに、反応性イオンエッチングを、エッチングと同時かもしくはエッチングとは時間を切り替えて、トレンチ(14)の側壁に当該側壁を保護する側壁保護膜(18)を形成する工程を含むものとして行うようにした半導体装置の製造方法において、次のような特徴点を有するものである。 In the first aspect of the invention, a semiconductor substrate (10) having an insulating layer (13) inside and having a semiconductor layer (12) on the surface layer side of the insulating layer is prepared, and the surface of the semiconductor layer (12) A mask forming step of forming a mask (20) of a predetermined pattern on the side, and then etching the semiconductor layer (12) from the surface side of the semiconductor layer (12) to thereby form an insulating layer from the surface of the semiconductor layer (12) A trench formation step for forming a trench (14) reaching (13), and the semiconductor layer (12) is laterally etched at the bottom of the trench (14), whereby the semiconductor layer (12) becomes an insulating layer (13). A release process for forming the movable structure (15) as a part released from the substrate, wherein the trench formation process and the release process are performed by installing the semiconductor substrate (10) in the vacuum chamber and The reactive ion etching is performed in a state in which a reactive gas is introduced into a plasma, and the reactive ion etching is performed at the same time as the etching or by switching the time to the side wall of the trench (14). In the method of manufacturing a semiconductor device, which includes the step of forming a sidewall protective film (18) for protecting the sidewall, the following characteristic points are provided.
すなわち、本発明では、トレンチ形成工程における側壁保護膜(18)による側壁保護効果よりも、リリース工程における側壁保護膜(18)による側壁保護効果の方が相対的に弱くなるように、トレンチ形成工程とリリース工程とでエッチング条件を切り替えて行うようにしたことを特徴としている。 That is, in the present invention, the trench forming step is performed so that the side wall protective effect by the side wall protective film (18) in the release step is relatively weaker than the side wall protective effect by the side wall protective film (18) in the trench forming step. It is characterized in that the etching conditions are switched between the release process and the release process.
それによれば、トレンチ形成工程では、側壁保護効果が比較的強いため、横方向のエッチングすなわちサイドエッチングを抑制しつつ、垂直方向すなわちトレンチ(14)の深さ方向へのトレンチエッチングを適切に行うことができる。 According to this, in the trench formation step, the side wall protection effect is relatively strong, and therefore, the trench etching in the vertical direction, that is, the depth direction of the trench (14) is appropriately performed while suppressing the lateral etching, that is, the side etching. Can do.
一方、リリース工程の側壁保護効果が比較的弱いため、リリース工程における横方向へのエッチングレートは、トレンチ形成工程における横方向へのエッチングレートよりも速いものとなる。そのため、従来に比べて、リリース工程のエッチング時間を短縮することができる。 On the other hand, since the side wall protection effect in the release process is relatively weak, the lateral etching rate in the release process is faster than the lateral etching rate in the trench formation process. Therefore, the etching time of the release process can be shortened compared to the conventional case.
また、リリース工程では、側壁保護効果が比較的弱いため、リリース工程における横方向のエッチングにおいて、側壁保護膜(18)は除去しやすくなることから、側壁保護膜(18)が部分的に残ることを抑制することができる。そのため、半導体層(12)のリリース面(15a)において針状突起が発生しにくくなる。 Further, in the release process, since the side wall protective effect is relatively weak, the side wall protective film (18) can be easily removed in the lateral etching in the release process, so that the side wall protective film (18) remains partially. Can be suppressed. Therefore, acicular protrusions are less likely to occur on the release surface (15a) of the semiconductor layer (12).
このように、本発明の製造方法によれば、リリース工程のエッチング時間を短縮するとともに、半導体層(12)のリリース面(15a)における針状突起の発生を抑制することができる。 Thus, according to the manufacturing method of the present invention, it is possible to reduce the etching time of the release process and to suppress the occurrence of needle-like protrusions on the release surface (15a) of the semiconductor layer (12).
請求項2に記載の発明では、請求項1に記載の半導体装置の製造方法において、反応性イオンエッチングを、エッチング性ガスのプラズマにより半導体層(12)をエッチングするエッチングステップと、堆積性ガスのプラズマにより側壁保護膜(18)を形成する保護膜形成ステップとを、切り替えながら交互に繰り返すことによってなされる工程として行うことを特徴としている。 According to a second aspect of the present invention, in the method of manufacturing a semiconductor device according to the first aspect, reactive ion etching is performed by an etching step of etching the semiconductor layer (12) with plasma of an etching gas, and a deposition gas. The protective film forming step of forming the side wall protective film (18) by plasma is performed as a process performed by alternately repeating switching.
それにより、半導体層(12)のエッチングを適切に行いつつ当該エッチングとは時間を切り替えてトレンチ(14)の側壁に側壁保護膜(18)を形成する工程を含むような反応性イオンエッチングを、適切に実現することができるようになる。 Thereby, reactive ion etching including a step of forming a side wall protective film (18) on the side wall of the trench (14) by switching the time while appropriately etching the semiconductor layer (12), It will be able to be realized properly.
請求項3に記載の発明では、請求項2に記載の半導体装置の製造方法において、側壁保護効果をエッチングステップと保護膜形成ステップとの時間比によって変化させるようにしており、トレンチ形成工程におけるエッチングステップの実行時間をta1、保護膜形成ステップの実行時間をta2、これらta1とta2との時間比をta1/ta2とし、リリース工程におけるエッチングステップの実行時間をtb1、保護膜形成ステップの実行時間をtb2、これらtb1とtb2との時間比をtb1/tb2としたとき、時間比ta1/ta2が時間比tb1/tb2よりも小さい関係となるように、トレンチ形成工程とリリース工程とでエッチング条件を切り替えて行うようにしたことを特徴としている。 According to a third aspect of the present invention, in the method of manufacturing a semiconductor device according to the second aspect, the sidewall protection effect is changed according to the time ratio between the etching step and the protective film forming step, and the etching in the trench forming step is performed. The execution time of the step is ta1, the execution time of the protective film formation step is ta2, the time ratio of these ta1 and ta2 is ta1 / ta2, the execution time of the etching step in the release process is tb1, and the execution time of the protective film formation step is When the time ratio between tb2 and tb1 and tb2 is tb1 / tb2, the etching conditions are switched between the trench formation process and the release process so that the time ratio ta1 / ta2 is smaller than the time ratio tb1 / tb2. It is characterized by the fact that it was done.
それによれば、トレンチ形成工程とリリース工程とでは、リリース工程の方が保護膜形成ステップの実行時間が短い、すなわち、側壁保護膜(18)を形成する形成時間が短いものになる。このことから、リリース工程にて形成される側壁保護膜(18)の方が、トレンチ形成工程にて形成される側壁保護膜(18)よりも薄いものにできる。 According to this, in the trench formation process and the release process, the release process has a shorter execution time of the protective film formation step, that is, the formation time for forming the sidewall protective film (18) is shorter. Therefore, the sidewall protective film (18) formed in the release process can be made thinner than the sidewall protective film (18) formed in the trench formation process.
そのため、本発明によれば、トレンチ形成工程における側壁保護膜(18)による側壁保護効果よりも、リリース工程における側壁保護膜(18)による側壁保護効果の方が相対的に弱くなることを、適切に実現することができる。 Therefore, according to the present invention, it is appropriate that the side wall protective effect by the side wall protective film (18) in the release step is relatively weaker than the side wall protective effect by the side wall protective film (18) in the trench forming step. Can be realized.
請求項4に記載の発明では、請求項2または請求項3に記載の半導体装置の製造方法において、側壁保護効果をエッチングステップにおける基板バイアスパワーによって変化させるようにしており、トレンチ形成工程のエッチングステップにおける基板バイアスパワーに対し、リリース工程のエッチングステップにおける基板バイアスパワーの方が大きくなるように、トレンチ形成工程とリリース工程とでエッチング条件を切り替えて行うようにしたことを特徴としている。 According to a fourth aspect of the present invention, in the method of manufacturing a semiconductor device according to the second or third aspect, the sidewall protection effect is changed by the substrate bias power in the etching step, and the etching step of the trench forming process This is characterized in that the etching conditions are switched between the trench formation process and the release process so that the substrate bias power in the etching step of the release process becomes larger than the substrate bias power in.
このように基板バイアスパワーを異ならせることにより、トレンチ形成工程とリリース工程とでは、リリース工程の方が、エッチングにおけるスパッタ効果が大きくなると考えられる。 By making the substrate bias power different in this way, it is considered that the sputter effect in etching becomes larger in the release process in the trench formation process and the release process.
実際に、基板バイアスパワーを異ならせることにより、リリース工程のエッチング時間を短縮し、半導体層(12)のリリース面における針状突起の発生を抑制できることを確認している。 In fact, it has been confirmed that by varying the substrate bias power, the etching time in the release process can be shortened, and the occurrence of acicular protrusions on the release surface of the semiconductor layer (12) can be suppressed.
このように、本発明によれば、トレンチ形成工程における側壁保護膜(18)による側壁保護効果よりも、リリース工程における側壁保護膜(18)による側壁保護効果の方が相対的に弱くなることを、適切に実現することができる。 Thus, according to the present invention, the side wall protective effect by the side wall protective film (18) in the release step is relatively weaker than the side wall protective effect by the side wall protective film (18) in the trench forming step. Can be realized properly.
請求項5に記載の発明では、請求項2〜請求項4に記載の半導体装置の製造方法において、側壁保護効果をエッチングステップにおけるエッチングガス流量によって変化させるようにしており、トレンチ形成工程のエッチングステップにおけるエッチングガス流量に対し、リリース工程のエッチングステップにおけるエッチングガス流量の方が多くなるように、トレンチ形成工程とリリース工程とでエッチング条件を切り替えて行うようにしたことを特徴としている。 According to a fifth aspect of the present invention, in the method of manufacturing a semiconductor device according to the second to fourth aspects, the sidewall protection effect is changed by the flow rate of the etching gas in the etching step, and the etching step of the trench forming process This is characterized in that the etching conditions are switched between the trench forming process and the release process so that the etching gas flow rate in the etching step of the release process is larger than the etching gas flow rate in.
それによれば、トレンチ形成工程とリリース工程とでは、リリース工程の方がエッチング性ガスの流量が多くなり、その結果、リリース工程の方が、半導体層(12)および側壁保護膜(18)のエッチングレートが速いものになる。 According to this, in the trench formation process and the release process, the flow rate of the etching gas increases in the release process, and as a result, the release process etches the semiconductor layer (12) and the sidewall protective film (18). The rate will be fast.
そのため、本発明によれば、トレンチ形成工程における側壁保護膜(18)による側壁保護効果よりも、リリース工程における側壁保護膜(18)による側壁保護効果の方が相対的に弱くなることを、適切に実現することができる。 Therefore, according to the present invention, it is appropriate that the side wall protective effect by the side wall protective film (18) in the release step is relatively weaker than the side wall protective effect by the side wall protective film (18) in the trench forming step. Can be realized.
請求項6に記載の発明では、請求項2〜請求項5に記載の半導体装置の製造方法において、側壁保護効果を保護膜形成ステップにおける堆積性ガス流量によって変化させるようにしており、トレンチ形成工程の保護膜形成ステップにおける堆積性ガス流量に対し、リリース工程の保護膜形成ステップにおける堆積性ガス流量の方が少なくなるように、トレンチ形成工程とリリース工程とでエッチング条件を切り替えて行うようにしたことを特徴としている。 According to a sixth aspect of the present invention, in the method of manufacturing a semiconductor device according to the second to fifth aspects, the sidewall protective effect is changed by the deposition gas flow rate in the protective film forming step, and the trench forming step The etching conditions are switched between the trench formation process and the release process so that the deposition gas flow rate in the protective film formation step in the release process is smaller than the deposition gas flow rate in the protective film formation step. It is characterized by that.
それによれば、トレンチ形成工程とリリース工程とでは、リリース工程の方が堆積性ガスの流量が少なくなり、その結果として、リリース工程にて形成される側壁保護膜(18)の方が、トレンチ形成工程にて形成される側壁保護膜(18)よりも薄いものにできる。 According to this, in the trench formation process and the release process, the flow rate of the deposition gas is smaller in the release process, and as a result, the sidewall protective film (18) formed in the release process forms the trench. It can be made thinner than the sidewall protective film (18) formed in the process.
そのため、本発明によれば、トレンチ形成工程における側壁保護膜(18)による側壁保護効果よりも、リリース工程における側壁保護膜(18)による側壁保護効果の方が相対的に弱くなることを、適切に実現することができる。 Therefore, according to the present invention, it is appropriate that the side wall protective effect by the side wall protective film (18) in the release step is relatively weaker than the side wall protective effect by the side wall protective film (18) in the trench forming step. Can be realized.
請求項7に記載の発明では、請求項1〜請求項6に記載の半導体装置の製造方法において、側壁保護効果を真空チャンバーのチャンバー圧力で変化させるようにしており、トレンチ形成工程におけるチャンバー圧力に対し、リリース工程におけるチャンバー圧力の方が低くなるように、トレンチ形成工程とリリース工程とでエッチング条件を切り替えて行うようにしたことを特徴としている。 According to a seventh aspect of the present invention, in the method of manufacturing a semiconductor device according to the first to sixth aspects, the side wall protection effect is changed by the chamber pressure of the vacuum chamber, and the chamber pressure in the trench forming step is changed. On the other hand, the etching conditions are switched between the trench formation step and the release step so that the chamber pressure in the release step is lower.
反応性イオンエッチングにおいては、真空チャンバー内の圧力すなわちチャンバー圧力を低くするほど、プラズマのエネルギーが大きくなることは自明である。 In reactive ion etching, it is obvious that the plasma energy increases as the pressure in the vacuum chamber, that is, the chamber pressure is lowered.
つまり、本発明のように、トレンチ形成工程とリリース工程とで、リリース工程の方を低いチャンバー圧力とすることにより、リリース工程の方がエッチングステップにおけるスパッタ効果が大きくなると考えられる。このことは、上記請求項4の製造方法にて述べた基板バイアスパワーの切り替えによる効果と同様である。 That is, as in the present invention, it is considered that the sputtering effect in the etching step becomes larger in the release step by setting the release step to a lower chamber pressure in the trench formation step and the release step. This is the same as the effect obtained by switching the substrate bias power described in the manufacturing method of the fourth aspect.
そのため、本発明によれば、トレンチ形成工程における側壁保護膜(18)による側壁保護効果よりも、リリース工程における側壁保護膜(18)による側壁保護効果の方が相対的に弱くなることを、適切に実現することができる。 Therefore, according to the present invention, it is appropriate that the side wall protective effect by the side wall protective film (18) in the release step is relatively weaker than the side wall protective effect by the side wall protective film (18) in the trench forming step. Can be realized.
請求項8に記載の発明では、請求項1〜請求項7に記載の半導体装置の製造方法において、側壁保護効果を半導体基板(10)の温度で変化させるようにしており、トレンチ形成工程における半導体基板(10)の温度に対し、リリース工程における半導体基板(10)の温度の方が高くなるように、トレンチ形成工程とリリース工程とでエッチング条件を切り替えて行うようにしたことを特徴としている。 According to an eighth aspect of the present invention, in the method of manufacturing a semiconductor device according to the first to seventh aspects, the sidewall protection effect is changed by the temperature of the semiconductor substrate (10), and the semiconductor in the trench formation step It is characterized in that the etching conditions are switched between the trench formation step and the release step so that the temperature of the semiconductor substrate (10) in the release step is higher than the temperature of the substrate (10).
反応性イオンエッチングにおいては、半導体基板の温度を高くするほど、側壁保護膜の膜厚が薄くなるのは自明である。 In reactive ion etching, it is obvious that the thickness of the sidewall protective film becomes thinner as the temperature of the semiconductor substrate is raised.
つまり、本発明のように、トレンチ形成工程とリリース工程とで、リリース工程の方を高い基板温度とすることにより、トレンチ形成工程における側壁保護膜(18)による側壁保護効果よりも、リリース工程における側壁保護膜(18)による側壁保護効果の方が相対的に弱くなることを、適切に実現することができる。 That is, as in the present invention, in the trench formation step and the release step, by setting the release step to a higher substrate temperature, the side wall protection effect by the side wall protective film (18) in the trench formation step can be improved in the release step. It can be appropriately realized that the side wall protective effect by the side wall protective film (18) becomes relatively weak.
請求項9に記載の発明では、請求項1〜請求項8に記載の半導体装置の製造方法において、リリース工程では、可動構造体(15)における絶縁層(13)との対向面(15a)を凸形状とするように、エッチングを行うことを特徴としている。 According to a ninth aspect of the present invention, in the method for manufacturing a semiconductor device according to the first to eighth aspects, in the release step, the surface (15a) facing the insulating layer (13) in the movable structure (15) is formed. Etching is performed so as to have a convex shape.
本発明者らの検討によれば、上記請求項1に記載されている製造方法を用いれば、リリース工程におけるエッチングによって、リリース後の可動構造体(15)における絶縁層(13)との対向面(15a)すなわちリリース面(15a)が凸形状にできることがわかった。
According to the study by the present inventors, if the manufacturing method described in
このように、可動構造体(15)における絶縁層(13)との対向面(15a)が凸形状となることにより、可動構造体(15)とこれに対向する絶縁層(13)とが接触したとしても、その接触面積は小さいものとなり、両者の付着が極力防止される。 As described above, the surface (15a) facing the insulating layer (13) in the movable structure (15) has a convex shape, so that the movable structure (15) and the insulating layer (13) opposed thereto are in contact with each other. Even if it does, the contact area will become small and adhesion of both will be prevented as much as possible.
つまり、本発明によれば、従来より可動構造体において問題とされてきた、可動構造体のスティッキングの防止を有効に図ることができる。 That is, according to the present invention, it is possible to effectively prevent sticking of the movable structure, which has been a problem in the movable structure.
請求項10に記載の発明では、請求項1〜請求項9に記載の半導体装置の製造方法において、トレンチ(14)の深さをh、トレンチ(14)の幅をwとし、幅wに対する深さhの比h/wをアスペクト比としたときに、トレンチ形成工程では、可動構造体(15)を形成するための隣り合うトレンチ(14)のうち、少なくとも1つのトレンチ(14)のアスペクト比h/wが2.5以上となるように、エッチングを行うようにしたことを特徴としている。 According to a tenth aspect of the present invention, in the method of manufacturing a semiconductor device according to the first to ninth aspects, the depth of the trench (14) is h, the width of the trench (14) is w, and the depth relative to the width w. When the ratio h / w of aspect ratio h is the aspect ratio, in the trench formation step, the aspect ratio of at least one trench (14) among the adjacent trenches (14) for forming the movable structure (15) Etching is performed so that h / w is 2.5 or more.
本発明者らの検討によれば、トレンチ形成工程において、可動構造体(15)を形成するための隣り合うトレンチ(14)の両方が、そのアスペクト比h/wが2.5未満となるようにエッチングが行われた場合、その後のリリース工程のエッチングにおいて、ノッチ(21)が形成されにくく、可動構造体(15)がリリースされにくいことがわかった(図7参照)。 According to the study by the present inventors, in the trench formation step, both the adjacent trenches (14) for forming the movable structure (15) have an aspect ratio h / w of less than 2.5. When etching was performed, it was found that the notch (21) was hardly formed and the movable structure (15) was difficult to be released in the etching in the subsequent release process (see FIG. 7).
それに鑑みて、トレンチ形成工程において、可動構造体(15)を形成するための隣り合うトレンチ(14)のうち、少なくとも1つのトレンチ(14)のアスペクト比h/wが2.5以上となるように、エッチングを行えば、リリース工程のエッチングにおいてノッチ(21)の形成が適切に行われる。 In view of this, in the trench formation step, among the adjacent trenches (14) for forming the movable structure (15), the aspect ratio h / w of at least one trench (14) is 2.5 or more. In addition, if etching is performed, the notch (21) is appropriately formed in the etching in the release process.
つまり、本発明のように、アスペクト比を規定することは、可動構造体(15)のリリースを適切に行うためには好ましい。 That is, as in the present invention, it is preferable to define the aspect ratio in order to appropriately release the movable structure (15).
請求項11に記載の発明では、請求項1〜請求項10に記載の半導体装置の製造方法において、可動構造体(15)は、可動構造体(15)に連結されるとともに周囲をトレンチ(14)で囲まれたアンカー部(16)によって、絶縁層(13)に支持されているものであり、トレンチ(14)の深さをh、トレンチ(14)の幅をwとし、幅wに対する深さhの比h/wをアスペクト比としたとき、トレンチ形成工程では、アンカー部(16)のうち少なくとも対向する2辺の外側に位置するトレンチ(14)のアスペクト比h/wが2以下となるように、エッチングを行うことを特徴としている。 According to an eleventh aspect of the present invention, in the method of manufacturing a semiconductor device according to the first to tenth aspects, the movable structure (15) is coupled to the movable structure (15) and has a trench (14). ) Is supported by the insulating layer (13) by the anchor part (16) surrounded by (), where the depth of the trench (14) is h, the width of the trench (14) is w, and the depth with respect to the width w. When the ratio h / w of the height h is the aspect ratio, in the trench formation step, the aspect ratio h / w of the trench (14) positioned outside at least two opposite sides of the anchor portion (16) is 2 or less. Thus, etching is performed.
上述したように、本発明者らの検討によれば、トレンチ形成工程において、トレンチ(14)のアスペクト比h/wが2.5未満となるようにエッチングした場合、リリース工程において、ノッチ(21)が形成されにくい。 As described above, according to the study by the present inventors, when etching is performed so that the aspect ratio h / w of the trench (14) is less than 2.5 in the trench formation process, the notch (21 ) Is difficult to form.
さらに、この検討結果から、トレンチ(14)のアスペクト比h/wが2以下となるようにエッチングした場合には、ほとんどノッチ(21)が形成されないことがわかった(図7参照)。 Furthermore, from this examination result, it was found that notches (21) were hardly formed when the trench (14) was etched so that the aspect ratio h / w was 2 or less (see FIG. 7).
つまり、半導体層(12)が絶縁層(13)からリリースされずに残っていなければならないアンカー部(16)においては、トレンチ形成工程にて、アンカー部(16)のうち少なくとも対向する2辺の外側に位置するトレンチ(14)のアスペクト比h/wが2以下となるように、エッチングを行うことにより、アンカー部(16)を適切に形成することができる。 That is, in the anchor part (16) in which the semiconductor layer (12) must remain without being released from the insulating layer (13), at least two opposite sides of the anchor part (16) are formed in the trench formation step. By performing etching so that the aspect ratio h / w of the trench (14) located on the outside is 2 or less, the anchor portion (16) can be appropriately formed.
さらに、請求項12に記載の発明では、請求項11に記載の半導体装置の製造方法において、アンカー部(16)は、可動構造体(15)に接続されている配線部(19)およびパッド(17)が設けられたものであることを特徴としている。
Furthermore, in the invention described in
このように、アンカー部(16)には、可動構造体(15)に接続されている配線部(19)およびパッド(17)が設けられたものであってもよい。 Thus, the anchor part (16) may be provided with the wiring part (19) and the pad (17) connected to the movable structure (15).
ここで、請求項13に記載の発明のように、請求項1〜請求項12に記載の半導体装置の製造方法においては、半導体基板(10)として、半導体層(12)がシリコンで構成されているものを用いることができる。
Here, as in the invention described in
また、請求項14に記載の発明のように、請求項1〜請求項13に記載の半導体装置の製造方法においては、半導体基板(10)として、絶縁層(13)がシリコン酸化膜で構成されているものを用いることができる。
As in the invention described in
また、請求項15に記載の発明のように、請求項1〜請求項14に記載の半導体装置の製造方法においては、可動構造体(15)が力学量の印加により可動となっている半導体力学量センサに適用されるものにできる。
In the semiconductor device manufacturing method according to any one of
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。 In addition, the code | symbol in the bracket | parenthesis of each said means is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.
以下、本発明の実施形態について図に基づいて説明する。図1は、本発明の実施形態に係る半導体装置としての半導体加速度センサS1の概略断面図である。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a schematic cross-sectional view of a semiconductor acceleration sensor S1 as a semiconductor device according to an embodiment of the present invention.
本加速度センサS1は、半導体基板10を加工してなるものであり、この半導体基板10は、第1のシリコン層11の上に絶縁層としてのシリコン酸化膜13、その上に半導体層としての第2のシリコン層12が積層されてなるSOI基板である。
The present acceleration sensor S1 is obtained by processing a
ここで、第2のシリコン層12には、第2のシリコン層12の表面からシリコン酸化膜13に到達するトレンチ14が形成されている。また、第2のシリコン層12の一部は、シリコン酸化膜13とは離間して対向した部分となっており、この部分は可動構造体15として構成されている。
Here, in the
言い換えるならば、第2のシリコン層12に形成された可動構造体15は、その周囲の第2のシリコン層12の部分とはトレンチ14を介して区画されているとともに、可動構造体15の下には空洞部が形成されている。
In other words, the
ここで、図2、図3は、この可動構造体15の支持構造の一例を示す図であり、図2は当該支持構造の一部断面斜視図、図3(a)は、図2中のA−A線に沿った概略断面図、図3(b)は、図2中のB−B線に沿った概略断面図である。なお、これら図2、図3においては、後述する製造方法にて用いられるエッチング用のマスク20が付いた状態として示されている。
Here, FIG. 2 and FIG. 3 are diagrams showing an example of the support structure of the
図2、図3に示されるように、可動構造体15はアンカー部16に連結されており、このアンカー部16はシリコン酸化膜13を介して第1のシリコン層11に支持されている。このように可動構造体15は、アンカー部16に支持されることにより、可動状態となっている。
As shown in FIGS. 2 and 3, the
そして、この可動構造体15を利用して加速度の検出が行われるが、その検出動作は、たとえば、通常知られている一般的な容量式加速度センサと同様のものにすることができる。
Then, the
すなわち、加速度が印加されたときに、可動構造体15が所定方向へ変位もしくは変形し、それによって、トレンチ14を介して隔てられている可動構造体15とその周囲の固定部(固定電極)との距離が変化する。このような距離の変化に伴う可動構造体15と当該固定部との間の容量変化を検出することにより、印加された加速度を検出することができる。
That is, when an acceleration is applied, the
なお、図1において、第2のシリコン層12の適所には、アルミニウム(Al)等からなるパッド17が設けられている。このパッド17は、外部回路等との接続を行うためのものであり、容量式加速度センサの場合、実際には、少なくとも可動構造体用のパッドと固定部(固定電極)用のパッドが設けられている。
In FIG. 1, a
[製造方法]
次に、上記図1に示す加速度センサS1の製造方法について、図4を参照して述べる。図4(a)、(b)、(c)、(d)、(e)は、上記加速度センサS1の製造方法を断面的に示す工程図である。なお、上記図1〜図3においては、側壁保護膜18は省略してある。
[Production method]
Next, a method for manufacturing the acceleration sensor S1 shown in FIG. 1 will be described with reference to FIG. 4 (a), (b), (c), (d), and (e) are cross-sectional process diagrams illustrating the method of manufacturing the acceleration sensor S1. In FIG. 1 to FIG. 3, the side wall
まず、図4(a)に示されるように、内部に絶縁層としてのシリコン酸化膜13を有し、シリコン酸化膜13よりも表層側に半導体層としての第2のシリコン層12を有する半導体基板10、すなわちSOI基板10を用意する。
First, as shown in FIG. 4A, a semiconductor substrate having a
そして、この半導体基板10における第2のシリコン層12の表面に、スパッタや蒸着等の成膜法およびフォトリソグラフ技術等を用いて、アルミニウム等からなるパッド17を形成する。
Then, a
次に、図4(b)に示されるように、半導体層としての第2のシリコン層12の表面側に所定パターンの上記マスク20を形成する(マスク形成工程)。
Next, as shown in FIG. 4B, the
このマスク20は、光硬化型樹脂や熱硬化型樹脂等からなるレジスト材料を用い、フォトリソグラフ技術等を駆使することにより形成することができる。そして、このマスク20は、上記トレンチ14となる部位に開口部を有するパターンのマスク20として形成される。
The
続いて、図4(c)に示されるように、第2のシリコン層(半導体層)12の表面側から第2のシリコン層12をエッチングすることによって、第2のシリコン層12の表面からシリコン酸化膜(絶縁層)13に到達するトレンチ14を形成する(トレンチ形成工程)。
Subsequently, as shown in FIG. 4C, the
このトレンチ形成工程は、真空チャンバー内に半導体基板10を設置し、反応性ガスを導入してプラズマ化させた状態で行う反応性イオンエッチングにより行う。そして、この反応性イオンエッチングは、エッチングと同時かもしくはエッチングとは時間を切り替えて、トレンチ14の側壁に当該側壁を保護する側壁保護膜を形成する工程を含むものとして行う。
This trench formation step is performed by reactive ion etching performed by placing the
つまり、本実施形態のトレンチ形成工程においても、上記図10に示したようなトレンチ形成方法と同様のエッチング方法を採用することができる。 That is, also in the trench formation process of the present embodiment, an etching method similar to the trench formation method as shown in FIG. 10 can be employed.
すなわち、反応性イオンエッチングを、エッチング性ガスのプラズマにより第2のシリコン層(半導体層)12をエッチングするエッチングステップと、堆積性ガスのプラズマにより側壁保護膜18を形成する保護膜形成ステップとを、切り替えながら交互に繰り返すことによってなされる工程として行う。
That is, the reactive ion etching includes an etching step of etching the second silicon layer (semiconductor layer) 12 with an etching gas plasma, and a protective film formation step of forming the
具体的には、上記図10に示される方法と同様に、エッチングステップとして、半導体基板10にバイアス電力(バイアスパワー)を印加した状態で、真空チャンバー内に、エッチング性ガスとしてシリコンエッチングを行うためのSF6ガスを所定時間(例えば、7秒)導入する。これにより、半導体層である第2のシリコン層12がエッチングされ、トレンチ14が部分的に形成される。
Specifically, in the same manner as the method shown in FIG. 10, as an etching step, silicon etching is performed as an etching gas in the vacuum chamber in a state where bias power (bias power) is applied to the
次に、保護膜形成ステップとして、SF6ガスの導入を停止し、半導体基板10にはバイアス電力を印加しない状態で、真空チャンバー内に、堆積性ガスとしてC4F8ガスを所定時間(例えば、5秒)導入する。それにより、トレンチ14の側壁および底部に均一に側壁保護膜18が形成される。
Next, as a protective film forming step, the introduction of SF 6 gas is stopped, and a bias power is not applied to the
そして、このようなエッチングステップと保護膜形成ステップとを、切り替えながら交互に繰り返して行う。たとえば、3サイクル以上繰り返す。
Such an etching step and a protective film forming step are alternately repeated while switching. For example,
それにより、最終的に、図4(c)に示されるように、第2のシリコン層(半導体層)12の表面からシリコン酸化膜(絶縁層)13に到達するとともに、側壁に側壁保護膜18が形成されたトレンチ14が完成する。
As a result, finally, as shown in FIG. 4C, the silicon oxide film (insulating layer) 13 is reached from the surface of the second silicon layer (semiconductor layer) 12, and the side wall
次に、図4(d)、(e)に示されるように、トレンチ14の底部において第2のシリコン層(半導体層)12を横方向にエッチングすることにより、第2のシリコン層12がシリコン酸化膜(絶縁層)13からリリースされた部分としての可動構造体15を形成する(リリース工程)。
Next, as shown in FIGS. 4D and 4E, by etching the second silicon layer (semiconductor layer) 12 in the lateral direction at the bottom of the
このリリース工程も、トレンチ形成工程と同様に、真空チャンバー内に半導体基板10を設置し、反応性ガスを導入してプラズマ化させた状態で行う反応性イオンエッチングにより行う。そして、この反応性イオンエッチングは、上記同様に、エッチング性ガスを導入するエッチングステップと堆積性ガスを導入する保護膜エッチングとを時間を切り替えて行うようにする。
Similarly to the trench formation step, this release step is also performed by reactive ion etching performed in a state where the
それによって、本実施形態のリリース工程においても、上記図11に示したような横方向のエッチングが行われる。つまり、エッチング性ガスのプラスイオンは、トレンチ14の底部において、プラスに帯電したシリコン酸化膜(絶縁層)13と反発しあって、横方向へ反跳することにより、第2のシリコン層12が横方向にエッチングされてノッチ21が形成される。
Thereby, also in the release step of the present embodiment, the lateral etching as shown in FIG. 11 is performed. That is, the positive ions of the etching gas repel at the bottom of the
ここで、本実施形態においても、横方向のエッチングでは、エッチング性ガスは、保護膜形成ステップにて形成される側壁保護膜18をエッチングして除去しながら、第2のシリコン層(半導体層)12をエッチングしていく。そして、このエッチングの継続により、やがて、第2のシリコン層12がシリコン酸化膜(絶縁層)13からリリースされた部分としての可動構造体15ができあがる。
Here, also in this embodiment, in the lateral etching, the etching gas removes the sidewall
続いて、マスク20を酸素(O2)アッシング等のドライエッチング手法を用いて除去することにより、上記加速度センサS1が完成する。
Subsequently, the acceleration sensor S1 is completed by removing the
このような製造方法において、本実施形態では、トレンチ形成工程における側壁保護膜18による側壁保護効果よりも、リリース工程における側壁保護膜18による側壁保護効果の方が相対的に弱くなるように、トレンチ形成工程(図4(c)参照)とリリース工程(図4(d)、(e)参照)とでエッチング条件を切り替えて行うようにした独自の方法を採用している。
In such a manufacturing method, in this embodiment, the trench is formed so that the side wall protective effect by the side wall
[時間比の変化]
具体的なエッチング条件の切替としては、まず、側壁保護効果をエッチングステップと保護膜形成ステップとの時間比によって変化させるようにする。
[Change in time ratio]
As a specific switching of the etching conditions, first, the side wall protection effect is changed according to the time ratio between the etching step and the protective film forming step.
つまり、トレンチ形成工程におけるエッチングステップの実行時間をta1、保護膜形成ステップの実行時間をta2、これらta1とta2との時間比をta1/ta2とし、リリース工程におけるエッチングステップの実行時間をtb1、保護膜形成ステップの実行時間をtb2、これらtb1とtb2との時間比をtb1/tb2としたとき、時間比ta1/ta2が時間比tb1/tb2よりも小さい関係となるように、トレンチ形成工程とリリース工程とでエッチング条件を切り替えて行う。 That is, the execution time of the etching step in the trench formation process is ta1, the execution time of the protective film formation step is ta2, the time ratio of these ta1 and ta2 is ta1 / ta2, and the execution time of the etching step in the release process is tb1. When the execution time of the film formation step is tb2 and the time ratio between these tb1 and tb2 is tb1 / tb2, the trench formation step and the release are performed so that the time ratio ta1 / ta2 is smaller than the time ratio tb1 / tb2. The etching conditions are switched between processes.
限定するものではないが、一例を挙げると、トレンチ形成工程では、エッチングステップの実行時間ta1を7秒、保護膜形成ステップの実行時間ta2を5秒とし、時間比ta1/ta2を1.4とする。 For example, in the trench formation process, the execution time ta1 of the etching step is 7 seconds, the execution time ta2 of the protective film formation step is 5 seconds, and the time ratio ta1 / ta2 is 1.4. To do.
一方、リリース工程では、エッチング条件を切り替えて、エッチングステップの実行時間tb1を7秒、保護膜形成ステップの実行時間tb2を4秒とし、時間比tb1/tb2を1.75と大きくする。 On the other hand, in the release process, the etching conditions are switched so that the execution time tb1 of the etching step is 7 seconds, the execution time tb2 of the protective film forming step is 4 seconds, and the time ratio tb1 / tb2 is increased to 1.75.
このようにすることで、トレンチ形成工程とリリース工程とでは、リリース工程の方が保護膜形成ステップの実行時間が短い、すなわち、側壁保護膜18を形成する形成時間が短いものになる。このことから、リリース工程にて形成される側壁保護膜18の方が、トレンチ形成工程にて形成される側壁保護膜18よりも薄いものにできる。
By doing in this way, in the trench formation process and the release process, the execution time of the protective film formation step is shorter in the release process, that is, the formation time for forming the sidewall
そのため、この時間比を変化させる方法によれば、トレンチ形成工程における側壁保護膜18による側壁保護効果よりも、リリース工程における側壁保護膜18による側壁保護効果の方が相対的に弱くなることを、適切に実現することができる。
Therefore, according to the method of changing the time ratio, the side wall protective effect by the side wall
[基板バイアスパワーの変化]
また、具体的なエッチング条件の切替としては、側壁保護効果をエッチングステップにおける基板バイアスパワーによって変化させるようにしてもよい。
[Change in substrate bias power]
As specific switching of the etching conditions, the side wall protection effect may be changed by the substrate bias power in the etching step.
つまり、トレンチ形成工程のエッチングステップにおける基板バイアスパワーに対し、リリース工程のエッチングステップにおける基板バイアスパワーの方が大きくなるように、トレンチ形成工程とリリース工程とでエッチング条件を切り替えて行う。 That is, the etching conditions are switched between the trench formation step and the release step so that the substrate bias power in the release step etching step is larger than the substrate bias power in the trench formation step etching step.
限定するものではないが、一例を挙げると、トレンチ形成工程では、エッチングステップにおける基板バイアスパワー(基板バイアス電力)を23Wとし、一方、リリース工程では、エッチング条件を切り替えて、エッチングステップにおける基板バイアスパワー(基板バイアス電力)を50W〜70Wとする。 For example, in the trench formation process, the substrate bias power (substrate bias power) in the etching step is set to 23 W, while in the release process, the etching conditions are switched to change the substrate bias power in the etching step. (Substrate bias power) is set to 50 W to 70 W.
このようにリリース工程の基板バイアスパワーを大きくすることにより、トレンチ形成工程とリリース工程とでは、リリース工程の方が、エッチングにおけるスパッタ効果が大きくなると考えられる。 By increasing the substrate bias power in the release process as described above, it is considered that the sputter effect in etching is greater in the release process in the trench formation process and the release process.
これは、第2のシリコン層(半導体層)12をエッチングするエッチングステップでは、半導体基板10にバイアスパワー(バイアス電力)を印加することでエッチング性ガスのプラズマを基板方向に引きつけて異方性を持たせていることによると考えられる。
This is because, in the etching step for etching the second silicon layer (semiconductor layer) 12, by applying a bias power (bias power) to the
実際に、上記した一例のように、基板バイアスパワーを異ならせることにより、リリース工程のエッチング時間を短縮し、第2のシリコン層(半導体層)12のリリース面における針状突起の発生を抑制できることが確認されている。 Actually, as in the above-described example, by varying the substrate bias power, the etching time of the release process can be shortened, and the occurrence of needle-like protrusions on the release surface of the second silicon layer (semiconductor layer) 12 can be suppressed. Has been confirmed.
また、リリース工程のエッチングステップにおける基板バイアスパワーの法を大きくするにあたっては、あまり大きくしすぎると、トレンチ14の底部以外の側壁保護膜18までもエッチングされてしまう。本発明者らの検討では、上記した一例のように、約70W以下程度が好ましい。
Further, when the substrate bias power method in the etching step of the release process is increased, if the substrate bias power is increased too much, the sidewall
このように、この基板バイアスパワーを変化させる方法によれば、トレンチ形成工程における側壁保護膜18による側壁保護効果よりも、リリース工程における側壁保護膜18による側壁保護効果の方が相対的に弱くなることを、適切に実現することができる。
Thus, according to this method of changing the substrate bias power, the side wall protective effect by the side wall
[エッチング性ガス流量の変化]
また、具体的なエッチング条件の切替としては、側壁保護効果をエッチングステップにおけるエッチング性ガス流量によって変化させるようにしてもよい。
[Change in etching gas flow rate]
As specific switching of the etching conditions, the side wall protection effect may be changed depending on the etching gas flow rate in the etching step.
つまり、トレンチ形成工程のエッチングステップにおけるエッチング性ガス流量に対し、リリース工程のエッチングステップにおけるエッチング性ガス流量の方が多くなるように、トレンチ形成工程とリリース工程とでエッチング条件を切り替えて行う。 That is, the etching conditions are switched between the trench formation process and the release process so that the etching gas flow rate in the etching step of the release process is larger than the etching gas flow rate in the etching step of the trench formation process.
それによれば、トレンチ形成工程とリリース工程とでは、リリース工程の方がエッチング性ガスの流量が多くなり、その結果、リリース工程の方が、第2のシリコン層(半導体層)12および側壁保護膜18のエッチングレートが速いものになる。 According to this, in the trench formation process and the release process, the flow rate of the etching gas is larger in the release process, and as a result, in the release process, the second silicon layer (semiconductor layer) 12 and the sidewall protective film are formed. The etching rate of 18 is fast.
このように、このエッチング性ガス流量を変化させる方法によれば、トレンチ形成工程における側壁保護膜18による側壁保護効果よりも、リリース工程における側壁保護膜18による側壁保護効果の方が相対的に弱くなることを、適切に実現することができる。
Thus, according to this method of changing the etching gas flow rate, the side wall protective effect by the side wall
[堆積性ガス流量の変化]
また、具体的なエッチング条件の切替としては、側壁保護効果を保護膜形成ステップにおける堆積性ガス流量によって変化させるようにしてもよい。
[Change in sedimentary gas flow rate]
As specific switching of the etching conditions, the side wall protection effect may be changed by the deposition gas flow rate in the protective film forming step.
つまり、トレンチ形成工程の保護膜形成ステップにおける堆積性ガス流量に対し、リリース工程の保護膜形成ステップにおける堆積性ガス流量の方が少なくなるように、トレンチ形成工程とリリース工程とでエッチング条件を切り替えて行う。 In other words, the etching conditions are switched between the trench formation process and the release process so that the deposition gas flow rate in the protective film formation step in the release process is smaller than the deposition gas flow rate in the protective film formation step in the trench formation process. Do it.
それによれば、トレンチ形成工程とリリース工程とでは、リリース工程の方が堆積性ガスの流量が少なくなり、その結果、リリース工程にて形成される側壁保護膜18の方が、トレンチ形成工程にて形成される側壁保護膜18よりも薄いものにできる。
Accordingly, in the trench formation process and the release process, the flow rate of the deposition gas is smaller in the release process, and as a result, the sidewall
このように、この堆積性ガス流量を変化させる方法によれば、トレンチ形成工程における側壁保護膜18による側壁保護効果よりも、リリース工程における側壁保護膜18による側壁保護効果の方が相対的に弱くなることを、適切に実現することができる。
Thus, according to this method of changing the deposition gas flow rate, the side wall protective effect by the side wall
[チャンバー圧力の変化]
また、具体的なエッチング条件の切替としては、側壁保護効果を真空チャンバーのチャンバー圧力で変化させるようにしてもよい。
[Change in chamber pressure]
Further, as a specific switching of the etching conditions, the side wall protection effect may be changed by the chamber pressure of the vacuum chamber.
つまり、トレンチ形成工程におけるチャンバー圧力に対し、リリース工程におけるチャンバー圧力の方が低くなるように、トレンチ形成工程とリリース工程とでエッチング条件を切り替えて行う。 That is, the etching conditions are switched between the trench formation step and the release step so that the chamber pressure in the release step is lower than the chamber pressure in the trench formation step.
反応性イオンエッチングにおいては、真空チャンバー内の圧力すなわちチャンバー圧力を低くするほど、プラズマのエネルギーが大きくなることは自明である。 In reactive ion etching, it is obvious that the plasma energy increases as the pressure in the vacuum chamber, that is, the chamber pressure is lowered.
つまり、トレンチ形成工程とリリース工程とで、リリース工程の方を低いチャンバー圧力とすることにより、リリース工程の方がエッチングステップにおけるスパッタ効果が大きくなると考えられる。このことは、上記した基板バイアスパワーの切り替えによる効果と同様である。 That is, it is considered that the sputtering effect in the etching step is increased in the release process by setting the release process to a lower chamber pressure in the trench formation process and the release process. This is the same as the effect obtained by switching the substrate bias power.
そのため、このチャンバー圧力を変化させる方法によれば、トレンチ形成工程における側壁保護膜18による側壁保護効果よりも、リリース工程における側壁保護膜18による側壁保護効果の方が相対的に弱くなることを、適切に実現することができる。
Therefore, according to the method of changing the chamber pressure, the side wall protective effect by the side wall
[基板温度の変化]
また、具体的なエッチング条件の切替としては、側壁保護効果を半導体基板10の温度で変化させるようにしてもよい。
[Changes in substrate temperature]
Further, as a specific switching of the etching conditions, the side wall protection effect may be changed by the temperature of the
つまり、トレンチ形成工程における半導体基板温度に対し、リリース工程における半導体基板温度の方が高くなるように、トレンチ形成工程とリリース工程とでエッチング条件を切り替えて行う。 That is, the etching conditions are switched between the trench formation process and the release process so that the semiconductor substrate temperature in the release process is higher than the semiconductor substrate temperature in the trench formation process.
反応性イオンエッチングにおいては、半導体基板温度を高くするほど、側壁保護膜18は吸着しにくくなり、その膜厚が薄くなることは自明である。
In reactive ion etching, it is self-evident that the higher the semiconductor substrate temperature, the harder the side wall
そのため、この半導体基板温度を変化させる方法によれば、トレンチ形成工程における側壁保護膜18による側壁保護効果よりも、リリース工程における側壁保護膜18による側壁保護効果の方が相対的に弱くなることを、適切に実現することができる。
Therefore, according to this method of changing the semiconductor substrate temperature, the side wall protective effect by the side wall
以上のように、本実施形態では、トレンチ形成工程よりもリリース工程の方にて側壁保護効果を弱くする方法として、エッチングステップと保護膜形成ステップとの時間比の変化、基板バイアスパワーの変化、エッチング性ガス流量の変化、堆積性ガス流量の変化、チャンバー圧力、半導体基板温度の変化等の方法を採用することができる。 As described above, in the present embodiment, as a method of weakening the sidewall protection effect in the release process rather than the trench formation process, a change in the time ratio between the etching step and the protective film formation step, a change in the substrate bias power, Methods such as a change in the etching gas flow rate, a change in the deposition gas flow rate, a chamber pressure, and a change in the semiconductor substrate temperature can be employed.
そして、これら種々の方法は、独立して1つずつ行うようにしてもよいが、複数の方法を同時に行うようにしてもよく、すべての方法を同時に行うようにしてもよいことはもちろんである。 These various methods may be performed independently one by one, but a plurality of methods may be performed at the same time, and all methods may be performed simultaneously. .
このように、本実施形態では、トレンチ形成工程における側壁保護効果よりもリリース工程における側壁保護効果の方が相対的に弱くなるように、トレンチ形成工程とリリース工程とでエッチング条件を切り替えて行う独自の製造方法を採用することによって、まずは、トレンチ形成工程の側壁保護効果が比較的強いため、垂直方向すなわちトレンチ14の深さ方向へのトレンチエッチングを適切に行うことができる。
Thus, in this embodiment, the etching process is switched between the trench formation process and the release process so that the sidewall protection effect in the release process is relatively weaker than the sidewall protection effect in the trench formation process. By adopting this manufacturing method, first, since the side wall protection effect in the trench forming process is relatively strong, the trench etching in the vertical direction, that is, the depth direction of the
一方、リリース工程の側壁保護効果が比較的弱いため、リリース工程における横方向へのエッチングレートは、トレンチ形成工程における横方向へのエッチングレートよりも速いものとなる。そのため、従来に比べて、リリース工程のエッチング時間を短縮することができる。 On the other hand, since the side wall protection effect in the release process is relatively weak, the lateral etching rate in the release process is faster than the lateral etching rate in the trench formation process. Therefore, the etching time of the release process can be shortened compared to the conventional case.
また、リリース工程の側壁保護効果が比較的弱いため、リリース工程における横方向のエッチングにおいて、側壁保護膜18は除去しやすくなることから、側壁保護膜18が部分的に残ることを抑制することができる。そのため、第2のシリコン層(半導体層)12のリリース面において針状突起が発生しにくくなる。
Further, since the side wall protective effect in the release process is relatively weak, the side wall
このように、本実施形態の製造方法によれば、リリース工程のエッチング時間を短縮するとともに、第2のシリコン層(半導体層)12のリリース面における針状突起の発生を抑制することができる。 Thus, according to the manufacturing method of the present embodiment, the etching time in the release process can be shortened, and the occurrence of needle-like protrusions on the release surface of the second silicon layer (semiconductor layer) 12 can be suppressed.
ちなみに、トレンチ形成工程においても、リリース工程と同様に、側壁保護効果が弱いエッチング条件でトレンチエッチングを行うと、トレンチエッチングにおける横方向のエッチングが促進され、できあがったトレンチ自体が横幅の大きなものとなり、所望のトレンチ幅を得にくくなってしまう。 By the way, in the trench formation process as well as the release process, if the trench etching is performed under the etching conditions with weak sidewall protection effect, the lateral etching in the trench etching is promoted, and the resulting trench itself has a large width, It becomes difficult to obtain a desired trench width.
また、本実施形態では、第2のシリコン層(半導体層)12のリリース面における針状突起の発生を抑制することができるが、本実施形態の製造方法によりできあがった加速度センサS1においては、上記図1や図4(e)に示されるように、リリース後の可動構造体15におけるシリコン酸化膜(絶縁層)13との対向面15aすなわちリリース面15aが凸形状となっている。
Further, in the present embodiment, it is possible to suppress the occurrence of needle-like protrusions on the release surface of the second silicon layer (semiconductor layer) 12, but in the acceleration sensor S1 completed by the manufacturing method of the present embodiment, As shown in FIG. 1 and FIG. 4E, the
このように、可動構造体15のリリース面15aが凸形状となるように、リリース工程におけるエッチングがなされることは、実験的にわかったものである。
Thus, it has been experimentally found that etching in the release process is performed so that the
そして、それにより、可動構造体15とこれに対向するシリコン酸化膜(絶縁層)13とが接触したとしても、その接触面積は小さいものとなり、両者13、15の付着が極力防止される。つまり、本実施形態によれば、従来より可動構造体において問題とされてきた、可動構造体のスティッキングの防止を有効に図ることができる。
As a result, even if the
[トレンチのアスペクト比]
また、本発明者らの検討によれば、トレンチ14のアスペクト比を所定範囲とするように、トレンチ形成工程におけるエッチングを行うことが好ましいことを見出した。このことについて、図5、図6、図7を参照して説明する。なお、図5、図6では側壁保護膜18は省略してある。
[Trench aspect ratio]
Further, according to the study by the present inventors, it has been found that it is preferable to perform etching in the trench forming step so that the aspect ratio of the
図5は、ノッチ21が形成された状態のトレンチ14を示す概略断面図である。この図5に示されるように、トレンチ14の深さをh、トレンチ14の幅をwとすると、トレンチ14のアスペクト比は、幅wに対する深さhの比h/wとして表される。
FIG. 5 is a schematic cross-sectional view showing the
図6は、このトレンチ14のアスペクト比h/wを変えて、トレンチ形成工程を行い、続いて、リリース工程を行ったとき場合におけるノッチ21の形成の様子を示す概略断面図である。なお、この図6は、実物を顕微鏡観察した結果に基づいて模式的に表した図である。
FIG. 6 is a schematic cross-sectional view showing how the
この図6に示されるように、トレンチ14のアスペクト比が小さくなるにつれて、ノッチ21が形成されにくくなっていることがわかる。そして、図7は、このアスペクト比に対するノッチレートの変化を調べた結果を示す図である。
As shown in FIG. 6, it can be seen that the
ここで、ノッチレートは、上記図5に示されるように、横方向に沿ったノッチ21の幅wtを採用し、リリース工程のエッチングにおけるノッチの幅wtの形成速度(単位:μm/min)を示すものである。つまり、ノッチレートが0に近いということは、ノッチ21が実質形成されないことであり、ノッチ21が形成されなければ、可動構造体15のリリースも行うことができない。
Here, as shown in FIG. 5, the notch rate adopts the width wt of the
図7から、トレンチ14のアスペクト比が小さくなるにつれて、ノッチ21の形成速度が小さくなることがわかる。そして、おおよそトレンチ14のアスペクト比h/wが2.5以上であれば、十分な大きさのノッチレートが確保されている。
From FIG. 7, it can be seen that as the aspect ratio of the
つまり、トレンチ形成工程においてトレンチ14のアスペクト比h/wが2.5以上となるようにエッチングを行えば、リリース工程において、適切にノッチ21が形成され、リリース工程におけるエッチング時間が短縮できるのである。
That is, if etching is performed so that the aspect ratio h / w of the
ここで、可動構造体15を形成するための隣り合うトレンチ14のうち両方のトレンチ14のアスペクト比h/wが2.5よりも小さいと、両方のトレンチ14においてノッチ21の形成が不十分となって、リリースが行われにくくなる。
Here, if the aspect ratio h / w of both
しかし、上記隣り合うトレンチ14のうちどちらか一方のトレンチ14において、アスペクト比h/wが2.5以上であれば、アスペクト比h/wが2.5以上である方のトレンチ14の側から適切にノッチ21が形成され、リリースが容易になる。
However, in any one of the
このようなことから、本実施形態においては、トレンチ形成工程では、可動構造体15を形成するための隣り合うトレンチ14のうち、少なくとも1つのトレンチのアスペクト比h/wが2.5以上となるように、エッチングを行うことが好ましい。それにより、可動構造体15のリリースを適切に行うことができる。
For this reason, in the present embodiment, in the trench formation step, the aspect ratio h / w of at least one of the
また、上記図2、図3に示したように、可動構造体15は、可動構造体15に連結されるとともに周囲をトレンチ14で囲まれたアンカー部16によって、シリコン酸化膜(絶縁層)13に支持されている。
As shown in FIGS. 2 and 3, the
ここで、本実施形態の製造方法においては、トレンチ形成工程では、アンカー部16のうち少なくとも対向する2辺の外側に位置するトレンチ14のアスペクト比h/wが2以下となるように、エッチングを行うことが好ましい。
Here, in the manufacturing method of the present embodiment, in the trench formation step, etching is performed so that the aspect ratio h / w of the
上述したように、本発明者らの検討によれば、トレンチ形成工程において、トレンチ14のアスペクト比h/wが2.5未満となるようにエッチングした場合、リリース工程において、ノッチ21が形成されにくい。
As described above, according to the study by the present inventors, when the
さらに、この検討結果を示す上記図7から、トレンチ14のアスペクト比h/wが2以下となるようにエッチングした場合には、ほとんどノッチ21が形成されないことがわかる。
Further, from FIG. 7 showing the result of the examination, it is understood that the
つまり、第2のシリコン層(半導体層)12がシリコン酸化膜(絶縁層)13からリリースされずに残っていなければならないアンカー部16においては、トレンチ形成工程にて、アンカー部16のうち少なくとも対向する2辺の外側に位置するトレンチ14のアスペクト比h/wが2以下となるように、エッチングを行うことにより、アンカー部16を適切に形成することができる。
That is, in the
なお、上記図2、図3に示した例では、アンカー部16のうち可動構造体15と連結されている部位を除く3辺に位置するトレンチ14において、そのアスペクト比h/wが2以下となるように、トレンチ形成工程におけるエッチングが行われている。
In the example shown in FIGS. 2 and 3, the aspect ratio h / w is 2 or less in the
[アンカー部の変形例]
アンカー部16の変形例を図8に示す。この図8において(a)は一部断面斜視図、(b)は(a)中のC−C線に沿った概略断面図である。なお、この図8においても側壁保護膜18は省略してある。
[Modification of anchor part]
A modification of the
この図8に示されるように、アンカー部16は、可動構造体15に接続されている配線部19およびパッド17が設けられたものであってもよい。ここでは、可動構造体15は配線部19を介してパッド17に電気的に接続されている。
As shown in FIG. 8, the
以上述べてきたように、従来の製造方法がエッチングステップと保護膜形成ステップとで1つのエッチング条件にてエッチングを継続していたことに対して、本実施形態は、トレンチ形成工程における側壁保護効果よりも、リリース工程における側壁保護効果の方が相対的に弱くなるように、トレンチ形成工程とリリース工程とでエッチング条件を切り替えて行うようにした製造方法を提供するものである。そして、細部については適宜設計変更が可能である。 As described above, the conventional manufacturing method continued etching under one etching condition in the etching step and the protective film forming step. In contrast, the present embodiment provides a sidewall protective effect in the trench forming step. The present invention also provides a manufacturing method in which the etching conditions are switched between the trench formation step and the release step so that the side wall protection effect in the release step becomes relatively weaker. The details can be changed as appropriate.
(他の実施形態)
なお、上記実施形態では、トレンチ形成工程およびリリース工程において、エッチング性ガスと堆積性ガスとを時間を切り替えて真空チャンバーへ導入するようにしたが、これらエッチング性ガスおよび堆積性ガスを同時に、たとえば両者の混合ガスとして真空チャンバーへ導入するようにしてもよい。
(Other embodiments)
In the above embodiment, in the trench formation step and the release step, the etching gas and the deposition gas are introduced into the vacuum chamber by switching the time. You may make it introduce | transduce into a vacuum chamber as both mixed gas.
また、エッチング性ガスおよび堆積性ガスは各々単一ガスとは限らず、たとえばエッチング性ガス、堆積性ガスに複数の混合ガスを用いても何ら差し支えない。 Further, the etching gas and the deposition gas are not limited to a single gas, and for example, a plurality of mixed gases may be used for the etching gas and the deposition gas.
また、本発明に用いる半導体基板としては、内部に絶縁層を有し該絶縁層よりも表層側に半導体層を有する半導体基板であればよく、上記したSOI基板に限定されるものではない。 The semiconductor substrate used in the present invention is not limited to the above-described SOI substrate as long as it is a semiconductor substrate having an insulating layer inside and having a semiconductor layer on the surface layer side of the insulating layer.
また、本発明は、上述した半導体加速度センサにその適用が限定されるものではない。たとえば、それ以外にも半導体ジャイロセンサ、半導体圧力センサ、半導体ガスセンサ、半導体フローセンサ、半導体赤外線センサ、半導体湿度センサ等、力学量の印加により可動となっている可動構造体を有するもの適用可能である。 Further, the application of the present invention is not limited to the semiconductor acceleration sensor described above. For example, a semiconductor gyro sensor, a semiconductor pressure sensor, a semiconductor gas sensor, a semiconductor flow sensor, a semiconductor infrared sensor, a semiconductor humidity sensor, etc. having a movable structure that is movable by applying a mechanical quantity can be applied. .
10…半導体基板、12…半導体層としての第2のシリコン層、
13…絶縁層としてのシリコン酸化膜、14…トレンチ、15…可動構造体、
15a…可動構造体における絶縁層との対向面、16…アンカー部、
17…パッド、18…側壁保護膜、19…配線部。
10 ... Semiconductor substrate, 12 ... Second silicon layer as semiconductor layer,
13 ... Silicon oxide film as an insulating layer, 14 ... Trench, 15 ... Movable structure,
15a ... the surface facing the insulating layer in the movable structure, 16 ... the anchor part,
17 ... Pad, 18 ... Side wall protective film, 19 ... Wiring part.
Claims (15)
前記半導体層(12)の表面側に所定パターンのマスク(20)を形成するマスク形成工程と、
続いて、前記半導体層(12)の表面側から前記半導体層(12)をエッチングすることにより、前記半導体層(12)の表面から前記絶縁層(13)に到達するトレンチ(14)を形成するトレンチ形成工程と、
前記トレンチ(14)の底部において前記半導体層(12)を横方向にエッチングすることにより、前記半導体層(12)が前記絶縁層(13)からリリースされた部分としての可動構造体(15)を形成するリリース工程と、を備え、
前記トレンチ形成工程および前記リリース工程は、真空チャンバー内に前記半導体基板(10)を設置し、反応性ガスを導入してプラズマ化させた状態で行う反応性イオンエッチングにより行うものであり、
さらに、前記反応性イオンエッチングを、エッチングと同時かもしくはエッチングとは時間を切り替えて、前記トレンチ(14)の側壁に当該側壁を保護する側壁保護膜(18)を形成する工程を含むものとして行うようにした半導体装置の製造方法において、
前記トレンチ形成工程における前記側壁保護膜(18)による側壁保護効果よりも、前記リリース工程における前記側壁保護膜(18)による側壁保護効果の方が相対的に弱くなるように、前記トレンチ形成工程と前記リリース工程とでエッチング条件を切り替えて行うようにしたことを特徴とする半導体装置の製造方法。 A semiconductor substrate (10) having an insulating layer (13) inside and having a semiconductor layer (12) on the surface layer side of the insulating layer is prepared,
A mask forming step of forming a mask (20) having a predetermined pattern on the surface side of the semiconductor layer (12);
Subsequently, by etching the semiconductor layer (12) from the surface side of the semiconductor layer (12), a trench (14) reaching the insulating layer (13) from the surface of the semiconductor layer (12) is formed. A trench forming step;
By etching the semiconductor layer (12) in the lateral direction at the bottom of the trench (14), the movable structure (15) as a portion where the semiconductor layer (12) is released from the insulating layer (13) is formed. A release process to form,
The trench formation step and the release step are performed by reactive ion etching performed in a state where the semiconductor substrate (10) is placed in a vacuum chamber and a reactive gas is introduced into a plasma.
Further, the reactive ion etching is performed as including a step of forming a side wall protective film (18) for protecting the side wall on the side wall of the trench (14) at the same time as the etching or switching the time. In the semiconductor device manufacturing method,
The trench forming step is performed so that the side wall protective effect by the side wall protective film (18) in the release step is relatively weaker than the side wall protective effect by the side wall protective film (18) in the trench forming step. A method of manufacturing a semiconductor device, wherein the etching process is switched between the releasing step and the etching step.
前記トレンチ形成工程における前記エッチングステップの実行時間をta1、前記保護膜形成ステップの実行時間をta2、これらta1とta2との時間比をta1/ta2とし、
前記リリース工程における前記エッチングステップの実行時間をtb1、前記保護膜形成ステップの実行時間をtb2、これらtb1とtb2との時間比をtb1/tb2としたとき、
前記時間比ta1/ta2が前記時間比tb1/tb2よりも小さい関係となるように、前記トレンチ形成工程と前記リリース工程とでエッチング条件を切り替えて行うようにしたことを特徴とする請求項2に記載の半導体装置の製造方法。 The sidewall protection effect is changed according to the time ratio between the etching step and the protective film forming step,
The execution time of the etching step in the trench formation process is ta1, the execution time of the protective film formation step is ta2, and the time ratio between these ta1 and ta2 is ta1 / ta2.
When the execution time of the etching step in the release process is tb1, the execution time of the protective film formation step is tb2, and the time ratio between these tb1 and tb2 is tb1 / tb2.
3. The etching process is performed by switching the trench formation process and the release process so that the time ratio ta1 / ta2 is smaller than the time ratio tb1 / tb2. The manufacturing method of the semiconductor device of description.
前記トレンチ形成工程の前記エッチングステップにおける基板バイアスパワーに対し、前記リリース工程の前記エッチングステップにおける基板バイアスパワーの方が大きくなるように、前記トレンチ形成工程と前記リリース工程とでエッチング条件を切り替えて行うようにしたことを特徴とする請求項2または3に記載の半導体装置の製造方法。 The sidewall protection effect is changed by the substrate bias power in the etching step,
Etching conditions are switched between the trench formation step and the release step so that the substrate bias power in the etching step of the release step is larger than the substrate bias power in the etching step of the trench formation step. 4. The method of manufacturing a semiconductor device according to claim 2, wherein the semiconductor device is manufactured as described above.
前記トレンチ形成工程のエッチングステップにおけるエッチングガス流量に対し、前記リリース工程の前記エッチングステップにおけるエッチングガス流量の方が多くなるように、前記トレンチ形成工程と前記リリース工程とでエッチング条件を切り替えて行うようにしたことを特徴とする請求項2ないし4のいずれか1つに記載の半導体装置の製造方法。 The sidewall protection effect is changed by the etching gas flow rate in the etching step,
Etching conditions are switched between the trench formation step and the release step so that the etching gas flow rate in the etching step of the release step is larger than the etching gas flow rate in the etching step of the trench formation step. 5. The method of manufacturing a semiconductor device according to claim 2, wherein the semiconductor device is manufactured.
前記トレンチ形成工程の前記保護膜形成ステップにおける堆積性ガス流量に対し、前記リリース工程の前記保護膜形成ステップにおける堆積性ガス流量の方が少なくなるように、前記トレンチ形成工程と前記リリース工程とでエッチング条件を切り替えて行うようにしたことを特徴とする請求項2ないし5のいずれか1つに記載の半導体装置の製造方法。 The side wall protective effect is changed by the deposition gas flow rate in the protective film forming step,
In the trench formation process and the release process, the deposition gas flow rate in the protection film formation step of the release process is smaller than the deposition gas flow rate in the protection film formation step of the trench formation process. 6. The method of manufacturing a semiconductor device according to claim 2, wherein the etching conditions are switched.
前記トレンチ形成工程における前記チャンバー圧力に対し、前記リリース工程における前記チャンバー圧力の方が低くなるように、前記トレンチ形成工程と前記リリース工程とでエッチング条件を切り替えて行うようにしたことを特徴とする請求項1ないし6のいずれか1つに記載の半導体装置の製造方法。 The side wall protection effect is changed by the chamber pressure of the vacuum chamber,
Etching conditions are switched between the trench formation step and the release step so that the chamber pressure in the release step is lower than the chamber pressure in the trench formation step. The method for manufacturing a semiconductor device according to claim 1.
前記トレンチ形成工程における前記半導体基板(10)の温度に対し、前記リリース工程における前記半導体基板(10)の温度の方が高くなるように、前記トレンチ形成工程と前記リリース工程とでエッチング条件を切り替えて行うようにしたことを特徴とする請求項1ないし7のいずれか1つに記載の半導体装置の製造方法。 The side wall protection effect is changed by the temperature of the semiconductor substrate (10),
The etching conditions are switched between the trench formation step and the release step so that the temperature of the semiconductor substrate (10) in the release step is higher than the temperature of the semiconductor substrate (10) in the trench formation step. The method for manufacturing a semiconductor device according to claim 1, wherein the method is performed.
前記トレンチ形成工程では、前記可動構造体(15)を形成するための隣り合う前記トレンチ(14)のうち、少なくとも1つのトレンチ(14)の前記アスペクト比h/wが2.5以上となるように、エッチングを行うことを特徴とする請求項1ないし9のいずれか1つに記載の半導体装置の製造方法。 When the depth of the trench (14) is h, the width of the trench (14) is w, and the ratio h / w of the depth h to the width w is an aspect ratio,
In the trench formation step, among the adjacent trenches (14) for forming the movable structure (15), the aspect ratio h / w of at least one trench (14) is 2.5 or more. 10. The method of manufacturing a semiconductor device according to claim 1, wherein etching is performed.
前記トレンチ(14)の深さをh、前記トレンチ(14)の幅をwとし、前記幅wに対する前記深さhの比h/wをアスペクト比としたとき、
前記トレンチ形成工程では、前記アンカー部(16)のうち少なくとも対向する2辺の外側に位置する前記トレンチ(14)の前記アスペクト比h/wが2以下となるように、エッチングを行うことを特徴とする請求項1ないし10のいずれか1つに記載の半導体装置の製造方法。 The movable structure (15) is supported by the insulating layer (13) by an anchor portion (16) connected to the movable structure (15) and surrounded by the trench (14). Is,
When the depth of the trench (14) is h, the width of the trench (14) is w, and the ratio h / w of the depth h to the width w is an aspect ratio,
In the trench formation step, etching is performed so that the aspect ratio h / w of the trench (14) positioned outside at least two opposite sides of the anchor portion (16) is 2 or less. A method for manufacturing a semiconductor device according to claim 1.
15. The method of manufacturing a semiconductor device according to claim 1, wherein the movable structure is applied to a semiconductor dynamic quantity sensor that is movable by applying a dynamic quantity.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003318267A JP4161857B2 (en) | 2003-09-10 | 2003-09-10 | Manufacturing method of semiconductor device |
DE102004043233.3A DE102004043233B4 (en) | 2003-09-10 | 2004-09-07 | A method of manufacturing a movable portion of a semiconductor device |
US10/936,539 US7214625B2 (en) | 2003-09-10 | 2004-09-09 | Method for manufacturing movable portion of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003318267A JP4161857B2 (en) | 2003-09-10 | 2003-09-10 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005086079A true JP2005086079A (en) | 2005-03-31 |
JP4161857B2 JP4161857B2 (en) | 2008-10-08 |
Family
ID=34417593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003318267A Expired - Fee Related JP4161857B2 (en) | 2003-09-10 | 2003-09-10 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4161857B2 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008309657A (en) * | 2007-06-14 | 2008-12-25 | Toyota Motor Corp | Structure manufactured from laminate and method for manufacturing the same |
JP2009111164A (en) * | 2007-10-30 | 2009-05-21 | Yamatake Corp | Pressure sensor, and manufacturing method thereof |
WO2009119650A1 (en) * | 2008-03-27 | 2009-10-01 | 日本電気株式会社 | Etching end point detecting pattern and method for etching |
KR20160068002A (en) * | 2014-12-04 | 2016-06-14 | 램 리써치 코포레이션 | Technique to deposit metal-containing sidewall passivation for high aspect ratio cylinder etch |
JP2018166176A (en) * | 2017-03-28 | 2018-10-25 | 株式会社デンソー | Semiconductor device and method of manufacturing the same |
US10418967B2 (en) | 2014-07-25 | 2019-09-17 | Seiko Epson Corporation | Resonator element, manufacturing method for resonator element, resonator, electronic device, and moving object |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10135192A (en) * | 1996-08-01 | 1998-05-22 | Surface Technol Syst Ltd | Surface treatment method of semiconductor substrate |
JPH11274142A (en) * | 1998-03-20 | 1999-10-08 | Nissan Motor Co Ltd | Etching depth detecting method, manufacture of semiconductor device using the method, and manufacture of dynamical quantity sensor using the detecting method |
JP2000183027A (en) * | 1998-12-11 | 2000-06-30 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
JP2000323454A (en) * | 1999-04-21 | 2000-11-24 | Alcatel | Method of anisotropically etching substrate |
JP2001507289A (en) * | 1996-12-30 | 2001-06-05 | コミツサリア タ レネルジー アトミーク | Method of making suspension element with micro-machined structure |
JP2002176182A (en) * | 2000-12-06 | 2002-06-21 | Denso Corp | Manufacturing method of capacitive dynamical quantity sensor |
JP2002353468A (en) * | 2001-05-28 | 2002-12-06 | Denso Corp | Production method for semiconductor device |
JP2003092286A (en) * | 2001-09-18 | 2003-03-28 | Sumitomo Precision Prod Co Ltd | Method and device for detecting plasma etching end point |
WO2003030239A1 (en) * | 2001-09-28 | 2003-04-10 | Sumitomo Precision Products Co., Ltd. | Silicon substrate etching method and etching apparatus |
-
2003
- 2003-09-10 JP JP2003318267A patent/JP4161857B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10135192A (en) * | 1996-08-01 | 1998-05-22 | Surface Technol Syst Ltd | Surface treatment method of semiconductor substrate |
JP2001507289A (en) * | 1996-12-30 | 2001-06-05 | コミツサリア タ レネルジー アトミーク | Method of making suspension element with micro-machined structure |
JPH11274142A (en) * | 1998-03-20 | 1999-10-08 | Nissan Motor Co Ltd | Etching depth detecting method, manufacture of semiconductor device using the method, and manufacture of dynamical quantity sensor using the detecting method |
JP2000183027A (en) * | 1998-12-11 | 2000-06-30 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
JP2000323454A (en) * | 1999-04-21 | 2000-11-24 | Alcatel | Method of anisotropically etching substrate |
JP2002176182A (en) * | 2000-12-06 | 2002-06-21 | Denso Corp | Manufacturing method of capacitive dynamical quantity sensor |
JP2002353468A (en) * | 2001-05-28 | 2002-12-06 | Denso Corp | Production method for semiconductor device |
JP2003092286A (en) * | 2001-09-18 | 2003-03-28 | Sumitomo Precision Prod Co Ltd | Method and device for detecting plasma etching end point |
WO2003030239A1 (en) * | 2001-09-28 | 2003-04-10 | Sumitomo Precision Products Co., Ltd. | Silicon substrate etching method and etching apparatus |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008309657A (en) * | 2007-06-14 | 2008-12-25 | Toyota Motor Corp | Structure manufactured from laminate and method for manufacturing the same |
JP2009111164A (en) * | 2007-10-30 | 2009-05-21 | Yamatake Corp | Pressure sensor, and manufacturing method thereof |
WO2009119650A1 (en) * | 2008-03-27 | 2009-10-01 | 日本電気株式会社 | Etching end point detecting pattern and method for etching |
US10418967B2 (en) | 2014-07-25 | 2019-09-17 | Seiko Epson Corporation | Resonator element, manufacturing method for resonator element, resonator, electronic device, and moving object |
KR20160068002A (en) * | 2014-12-04 | 2016-06-14 | 램 리써치 코포레이션 | Technique to deposit metal-containing sidewall passivation for high aspect ratio cylinder etch |
KR102644442B1 (en) | 2014-12-04 | 2024-03-06 | 램 리써치 코포레이션 | Technique to deposit metal-containing sidewall passivation for high aspect ratio cylinder etch |
JP2018166176A (en) * | 2017-03-28 | 2018-10-25 | 株式会社デンソー | Semiconductor device and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP4161857B2 (en) | 2008-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4518453B2 (en) | Silicon processing method using etching process | |
TWI538049B (en) | Method for achieving smooth side walls after bosch etch process | |
JP4450245B2 (en) | Manufacturing method of semiconductor device | |
US7074635B2 (en) | MEMS structure and method for fabricating the same | |
TWI631619B (en) | Method for etching multilayer material by using plasma | |
US9875965B2 (en) | Semiconductor device | |
Li et al. | Technique for preventing stiction and notching effect on silicon-on-insulator microstructure | |
CN102054745B (en) | Method for forming contact hole | |
Fu et al. | Study of deep silicon etching for micro-gyroscope fabrication | |
JP4161857B2 (en) | Manufacturing method of semiconductor device | |
JP2005504644A (en) | Method for forming cavity structure in SOI substrate and cavity structure formed in SOI substrate | |
US7745308B2 (en) | Method of fabricating micro-vertical structure | |
JP5413331B2 (en) | Manufacturing method of semiconductor device | |
TW201604993A (en) | Etching method of high aspect-ratio structure and manufacturing method of MEMS devices | |
JP2010199374A (en) | Manufacturing method of contact device, and contact device | |
JP2004077432A (en) | Semiconductor sensor with movable part | |
TWI354647B (en) | Micro electromechanical pre treatment manufacturin | |
JP4033086B2 (en) | Dry etching method | |
Yoshida et al. | Study of silicon backside damage in deep reactive ion etching for bonded silicon–glass structures | |
Yang et al. | Single-run single-mask inductively-coupled-plasma reactive-ion-etching process for fabricating suspended high-aspect-ratio microstructures | |
JP5012856B2 (en) | Manufacturing method of semiconductor device | |
RU2672033C1 (en) | Method for formation of silica areas in silicon plate | |
JP2007111832A (en) | Method for manufacturing mems element, and mems element | |
Li et al. | Deep Etching Fabrication Process | |
JP2002134470A (en) | Semiconductor device, and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051018 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080404 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080701 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080714 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4161857 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |