JP2005085151A - Usbバッファ回路 - Google Patents
Usbバッファ回路 Download PDFInfo
- Publication number
- JP2005085151A JP2005085151A JP2003318741A JP2003318741A JP2005085151A JP 2005085151 A JP2005085151 A JP 2005085151A JP 2003318741 A JP2003318741 A JP 2003318741A JP 2003318741 A JP2003318741 A JP 2003318741A JP 2005085151 A JP2005085151 A JP 2005085151A
- Authority
- JP
- Japan
- Prior art keywords
- usb
- data
- abnormality detection
- data abnormality
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Power Sources (AREA)
- Debugging And Monitoring (AREA)
- Communication Control (AREA)
Abstract
【解決手段】 USBトランシーバ回路1が通信に用いる一対のデータラインの論理値レベルが共に論理値“H”になるとき異常を検出するデータ異常検出回路3と、データ異常検出回路3の検出結果に基づいてUSBトランシーバ回路1を保護するようにUSBトランシーバ回路1のGND部位とGND端子との接続を制御するGND制御回路4とを備えた。
【選択図】 図1
Description
実施の形態1.
図1は、この発明の実施の形態1によるUSBバッファ回路の構成を示すブロック図である。図示したUSBバッファ回路は、ホスト等とUSBバスによって接続されるデバイスに備えられ、例えばLSIに内蔵される。図1に示したUSBバッファ回路は、当該USBバッファ回路を備えるデバイスのVBUS端子、D+端子、D−端子と接続され、これらの端子を介して外部のホスト等と接続される。また、図示したUSBバッファ回路は、USBトランシーバ回路(USBトランシーバ)1、USB制御回路2、データ異常検出回路(データ異常検出手段)3、GND制御回路(電源制御手段)4によって構成される。USBトランシーバ回路1は、D+端子とD−端子にそれぞれ接続される二本一組のD+/D−データライン、即ちUSBバスによって送受信されるデータを蓄積する入出力バッファを備え、VBUS端子に供給される電力を電源としている。USB制御回路2は、トランシーバ制御信号102を生成してUSBトランシーバ回路1の動作を制御する。データ異常検出回路3は、USBトランシーバ回路1から当該USBトランシーバ回路1に接続される各端子の状態を検出する。GND制御回路4は、データ異常検出回路3の検出結果に基づいてUSBトランシーバ回路1の接地状態を制御するもので、具体的にはUSBトランシーバ回路1とGND端子との接続のON/OFF状態の切り替えを行う。
USBトランシーバ回路1は、通常状態ではGND制御回路4によって接地され、VBUS端子に供給される電源により動作し、D+端子およびD−端子を介して接続される一対のD+データラインおよびD−データラインを用いてホスト等とシリアルデータの送受信を行う。このように動作しているとき、USBトランシーバ回路1はVBUS端子、D+端子、およびD−端子の状態を監視し、例えば、各端子の電圧または論理値レベルなどを示す端子状態信号101を生成して、USB制御回路2とデータ異常検出回路3へ出力する。この端子状態信号101は、例えばVBUS端子、D+端子、D−端子毎に生成され、各端子の状態を個別に示すものである。USB制御回路2は、端子状態情報101によって示される、D+データラインおよびD−データライン即ちUSBバスの状態と、VBUS端子の電圧値とを取得してトランシーバ制御信号102を生成し、USBトランシーバ回路1の電源投入の確認やUSBバスを介して外部から入力されるデータの受信動作処理や、デバイスから外部へ出力するデータの送信動作処理を制御する。
図2は、この発明の実施の形態2によるUSBバッファ回路の構成を示すブロック図である。図1に示したものと同一あるいは相当する部分に同じ符号を使用し、その説明を省略する。図2に示すUSBバッファ回路は、データ異常検出回路3に替えて、USBトランシーバ回路1から出力される端子状態信号101の内、D−端子の状態を示す信号を入力してD−データラインの論理値が“H”を示すサイクル数をカウントし、このカウント数に基づいてGND制御回路4の動作を制御するデータ異常サイクルカウンタ(データ異常検出手段、データ異常ビット数カウンタ)5を備えた他は、図1に示したものと同様に構成される。
図2に示すUSBトランシーバ回路1とUSB制御回路2は、実施の形態1で説明したように動作し、USB制御回路2がUSBトランシーバ回路1から取得した端子状態信号101に基づいてトランシーバ制御信号102を生成し、USBトランシーバ回路1の動作を制御するもので、ここでは詳細な動作説明を省略する。
図3は、この発明の実施の形態3によるUSBバッファ回路の構成を示すブロック図である。図2に示したものと同一あるいは相当する部分に同じ符号を使用し、その説明を省略する。図3に示すUSBバッファ回路は、図2に示したデータ異常サイクルカウンタ5に替えてカウント値106を出力するデータ異常サイクルカウンタ(データ異常検出手段、データ異常ビット数カウンタ)5aと、データ異常の判定に用いる閾値としてサイクル数を記憶させておく異常検出設定レジスタ(データ異常検出手段、記憶手段)6と、データ異常サイクルカウンタ5aから出力されるカウント値106と異常検出設定レジスタ6に記憶されているレジスタ設定値105とを比較する比較器(データ異常検出手段、比較手段)7とを図2に示したものに備えたものである。
図3に示すUSBトランシーバ回路1およびUSB制御回路2は、実施の形態1で説明したように動作するもので、ここでは詳細な動作説明を省略する。
図4は、この発明の実施の形態4によるUSBバッファ回路の構成を示すブロック図である。図1に示したものと同一あるいは相当する部分に同じ符号を使用し、その説明を省略する。図4に示すUSBバッファ回路は、図1に示したものに、データ異常検出回路3から出力されるデータ異常検出信号100を取得してGND制御信号108を生成するデータ異常回数カウンタ8を備えたものである。
図4に示すUSBトランシーバ回路1、USB制御回路2、および、データ異常検出回路3は、実施の形態1で説明したように動作し、USB制御回路2がUSBトランシーバ回路1から取得した端子状態信号101に基づいてトランシーバ制御信号102を生成し、USBトランシーバ回路1の動作を制御し、またデータ異常検出回路3がUSBトランシーバ回路1から取得した端子状態信号101に基づいてデータ異常検出信号100を生成するもので、ここでは詳細な動作説明を省略する。なお、図4に示すデータ異常検出回路3を、実施の形態2で説明したデータ異常検出手段であるデータ異常サイクルカウンタ5、あるいは実施の形態3で説明したデータ異常サイクルカウンタ5a、異常検出設定レジスタ6、および比較器7によって構成されるデータ異常検出手段に置き換え、これらのデータ異常検出手段からデータ異常検出信号100と同様な異常検出回数を示す信号を出力するように構成してもよい。
図5は、この発明の実施の形態5によるUSBバッファ回路の構成を示すブロック図である。図4に示したものと同一あるいは相当する部分に同じ符号を使用し、その説明を省略する。図5に示すUSBバッファ回路は、図4に示したデータ異常回数カウンタ8に替えてカウント値110を出力するデータ異常回数カウンタ8aを備え、また、カウント値110と比較するレジスタ設定値109を記憶させておく異常回数設定レジスタ(異常回数設定手段)9と、レジスタ設定値109とカウント値110とを比較し、その比較結果に基づいてGND制御信号111を生成する比較器(比較手段)10とを備えたものである。なお、図5に示したデータ異常検出回路3も、実施の形態4で説明したように、実施の形態2で説明したデータ異常検出手段であるデータ異常サイクルカウンタ5、あるいは実施の形態3で説明したデータ異常サイクルカウンタ5a、異常検出設定レジスタ6、および比較器7によって構成されるデータ異常検出手段に置き換えて構成してもよい。
図5に示すUSBトランシーバ回路1、USB制御回路2、データ異常検出回路3、実施の形態1で説明したように動作し、USB制御回路2がUSBトランシーバ回路1から取得した端子状態信号101に基づいてトランシーバ制御信号102を生成してUSBトランシーバ回路1の動作を制御し、またデータ異常検出回路3がUSBトランシーバ回路1から取得した端子状態信号101に基づいてデータ異常検出信号100を生成するもので、ここでは詳細な動作説明を省略する。
図6は、この発明の実施の形態6によるUSBバッファ回路の構成を示すブロック図である。図5に示したものと同一あるいは相当する部分に同じ符号を使用し、その説明を省略する。図6に示したUSBバッファ回路は、図5に示したものにデータ異常検出回路3の動作制御に用いる異常検出機能ON/OFFレジスタ(異常検出設定手段)11を備えたものである。
図6に示すUSBトランシーバ回路1、USB制御回路2、データ異常検出回路3、データ異常回数カウンタ8a、異常回数設定レジスタ9、および比較器10は、実施の形態1、実施の形態5で説明したように、USB制御回路2がUSBトランシーバ回路1から取得した端子状態信号101に基づいてトランシーバ制御信号102を生成してUSBトランシーバ回路1の動作を制御し、またデータ異常検出回路3がUSBトランシーバ回路1から取得した端子状態信号101に基づいてデータ異常検出信号100を生成して、データ異常回数カウンタ8aがデータ異常検出信号100に基づいてデータ異常の発生回数をカウントし、比較器10が異常回数設定レジスタ9に記憶されているレジスタ設定値109とデータ異常回数カウンタ8aから出力されるカウント値110とを比較して、カウント値110がレジスタ設定値109以上になったときGND制御信号111を生成するもので、ここでは詳細な動作説明を省略する。
図7は、この発明の実施の形態7によるUSBバッファ回路の構成を示すブロック図である。図1に示したものと同一あるいは相当する部分に同じ符号を使用し、その説明を省略する。VBUS電源制御回路(電源制御手段)12は、データ異常検出回路(データ異常検出手段)13から電源制御信号113を入力して、USBトランシーバ回路1の電源部位とVBUS端子との接続をON/OFFし、USBトランシーバ回路1の電源供給を制御する。図7に示すデータ異常検出回路13は、USBトランシーバ回路1から出力される端子状態信号101に基づいてD+データラインとD−データラインの論理値レベルから各データラインに発生した異常を検出し、電源制御信号113とGND制御信号114を生成する。また、図7に示したGND制御回路(電源制御手段)4は、データ異常検出回路13から入力したGND制御信号114に基づいてUSBトランシーバ回路1のGND部位とGND端子との接続を制御する。
図7に示すUSBトランシーバ回路1とUSB制御回路2は、実施の形態1で説明したように動作し、USB制御回路2がUSBトランシーバ回路1から取得した端子状態信号101に基づいてトランシーバ制御信号102を生成し、USBトランシーバ回路1の動作を制御するもので、ここでは詳細な動作説明を省略する。
Claims (9)
- 外部とUSB通信を行うUSBトランシーバを備えるUSBバッファ回路において、
前記USBトランシーバが通信に用いる一対のデータラインの論理値レベルが共に論理値“H”になるとき異常を検出するデータ異常検出手段と、
前記データ異常検出手段の検出結果に基づいて前記USBトランシーバを保護するように電源を制御する電源制御手段とを備えたことを特徴とするUSBバッファ回路。 - 外部とUSB通信を行うUSBトランシーバと前記USBトランシーバを制御するUSB制御手段とを備えるUSBバッファ回路において、
前記USBトランシーバが通信に用いるデータライン上の論理値レベルが同じレベルで所定のビット数以上連続するときデータの異常を検出するデータ異常検出手段と、
前記データ異常手段の検出結果に基づいて前記USBトランシーバを保護するように電源を制御する電源制御手段とを備えたことを特徴とするUSBバッファ回路。 - データ異常検出手段は、同じ論理値レベルで連続するビット数をカウントし、所定のカウント値になったとき電源制御手段に電源制御を行わせるデータ異常ビット数カウンタから成ることを特徴とする請求項2記載のUSBバッファ回路。
- データ異常検出手段は、同じ論理値レベルで連続するビット数をカウントするデータ異常ビット数カウンタと、
異常判定に使用する閾値を記憶する記憶手段と、
前記記憶手段に記憶されている閾値と前記データ異常ビット数カウンタのカウント値とを比較する比較手段とを備え、
前記比較手段は、前記データ異常ビット数カウンタのカウント値が前記閾値以上となったとき電源制御手段に電源制御を行わせることを特徴とする請求項2記載のUSBバッファ回路。 - データ異常検出手段は、USBバスのD−データラインの論理値レベルが“H”で連続したとき異常と判定し、
電源制御手段は、前記データ異常検出手段が異常を検出したときUSBトランシーバのGND接続を開放することを特徴とする請求項2記載のUSBバッファ回路。 - データ異常検出手段が検出した異常回数をカウントし、前記カウント値が所定の値になったとき電源制御手段に電源制御を行わせるデータ異常回数カウンタを備えたことを特徴とする請求項1または請求項2記載のUSBバッファ回路。
- データ異常検出手段が検出した異常回数をカウントするデータ異常回数カウンタと、
許容する前記異常回数を閾値として記憶する異常回数設定手段と、
前記異常回数設定手段に記憶されている閾値と前記データ異常回数カウンタのカウント値とを比較する比較手段とを備え、
前記比較手段は、前記データ異常回数カウンタのカウント値が前記閾値以上となったとき電源制御手段に電源制御を行わせることを特徴とする請求項1または請求項2記載のUSBバッファ回路。 - 外部から異常検出を行うか否かを設定させる異常検出設定手段を備え、
データ異常検出手段は、前記異常検出設定手段の設定に基づいて異常検出機能を有効あるいは無効にすることを特徴とする請求項1または請求項2記載のUSBバッファ回路。 - 外部とUSB通信を行うUSBトランシーバを備えるUSBバッファ回路において、
USBバスとVBUS電源ラインとの短絡及び前記USBバスとGNDラインとの短絡を検出するデータ異常検出手段と、
前記データ異常検出手段が、前記USBバスと前記VBUS電源ラインとの短絡を検出したとき前記USBトランシーバのGND接続を開放し、前記USBバスと前記GNDラインとの短絡を検出したとき前記USBトランシーバのVBUS電源接続を開放する電源制御手段を備えたことを特徴とするUSBバッファ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003318741A JP2005085151A (ja) | 2003-09-10 | 2003-09-10 | Usbバッファ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003318741A JP2005085151A (ja) | 2003-09-10 | 2003-09-10 | Usbバッファ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005085151A true JP2005085151A (ja) | 2005-03-31 |
Family
ID=34417938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003318741A Pending JP2005085151A (ja) | 2003-09-10 | 2003-09-10 | Usbバッファ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005085151A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007172535A (ja) * | 2005-12-26 | 2007-07-05 | Nec Computertechno Ltd | 情報処理装置、管理装置、情報処理システム、及びプログラム |
JP2010165347A (ja) * | 2008-12-30 | 2010-07-29 | Intel Corp | 過電圧を検出して下流デバイスの電力を停止する上流デバイス |
TWI456897B (zh) * | 2011-06-10 | 2014-10-11 | Sonix Technology Co Ltd | 通用序列匯流排裝置的干擾防護方法 |
-
2003
- 2003-09-10 JP JP2003318741A patent/JP2005085151A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007172535A (ja) * | 2005-12-26 | 2007-07-05 | Nec Computertechno Ltd | 情報処理装置、管理装置、情報処理システム、及びプログラム |
JP4512034B2 (ja) * | 2005-12-26 | 2010-07-28 | エヌイーシーコンピュータテクノ株式会社 | 管理装置、情報処理システム、電源管理方法、及びプログラム |
JP2010165347A (ja) * | 2008-12-30 | 2010-07-29 | Intel Corp | 過電圧を検出して下流デバイスの電力を停止する上流デバイス |
KR101162157B1 (ko) * | 2008-12-30 | 2012-07-05 | 인텔 코포레이션 | 제어기 및 방법 |
US9729343B2 (en) | 2008-12-30 | 2017-08-08 | Intel Corporation | Upstream device overvoltage detection with deactivation of downstream device power |
TWI456897B (zh) * | 2011-06-10 | 2014-10-11 | Sonix Technology Co Ltd | 通用序列匯流排裝置的干擾防護方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4961999B2 (ja) | 電子機器 | |
JP4077812B2 (ja) | 個別の送信速度をサポートする集積回路間ルータ | |
JP2007164765A (ja) | Iicバス通信システム、スレーブ装置およびiicバス通信制御方法 | |
US20190294228A1 (en) | Information processing apparatus, power reception and delivery control circuit, and control method for power reception and delivery | |
JP2005004745A (ja) | 集積回路間バスルータ | |
JP6369341B2 (ja) | 車載通信システム | |
JP2005004746A (ja) | 集積回路間ルータに接続されたデバイスの存在検出およびリセット用システムならびに方法 | |
WO2012077270A1 (ja) | 電子機器 | |
JP4063200B2 (ja) | データ転送制御装置、及び電子機器 | |
JP2022060365A (ja) | USB Type-Cインターフェース回路における状態通知方法、USB Type-Cインターフェース回路を有するデバイス、および情報処理システム | |
JP4294544B2 (ja) | セキュリティを向上させる集積回路間バスルータ | |
KR20060114270A (ko) | 마스터디바이스, 그 제어방법과 마스터디바이스를 갖는전자장치 | |
JP3979381B2 (ja) | データ転送制御装置、及び電子機器 | |
US20050289257A1 (en) | Self-powered USB device with USB power line reset and related USB host and USB system | |
JP2019527438A (ja) | 少なくとも一つのインターフェースをもつコンピュータ・システムおよび方法 | |
JP4529441B2 (ja) | 画像処理装置およびホスト装置 | |
JP2005085151A (ja) | Usbバッファ回路 | |
JP6014627B2 (ja) | 電子機器の電力モード切り替えシステム | |
JP6394296B2 (ja) | コンピュータ装置、および、その管理方法 | |
JP7118629B2 (ja) | 電子機器、電子機器における制御方法、及びプログラム | |
JP2007102444A (ja) | 電子機器、電子機器の制御方法および制御プログラム | |
JP2000353032A (ja) | 節電機能付き周辺機器 | |
US20120246431A1 (en) | Electronic equipment system and storage device | |
JP5219001B2 (ja) | ホスト装置およびその装置から外部機器への電源供給方法 | |
JP2005215981A (ja) | マイクロコンピュータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060829 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100112 |