JP2005079352A - Organic switching device, its manufacturing method, and switching device array for display device - Google Patents

Organic switching device, its manufacturing method, and switching device array for display device Download PDF

Info

Publication number
JP2005079352A
JP2005079352A JP2003308032A JP2003308032A JP2005079352A JP 2005079352 A JP2005079352 A JP 2005079352A JP 2003308032 A JP2003308032 A JP 2003308032A JP 2003308032 A JP2003308032 A JP 2003308032A JP 2005079352 A JP2005079352 A JP 2005079352A
Authority
JP
Japan
Prior art keywords
electrode
switching element
hole
drain electrode
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003308032A
Other languages
Japanese (ja)
Inventor
Masakazu Nakamura
雅一 中村
Kiyoshi Fujimoto
潔 藤本
Kazuhiro Kudo
一浩 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Priority to JP2003308032A priority Critical patent/JP2005079352A/en
Publication of JP2005079352A publication Critical patent/JP2005079352A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a switching device and a switching device array using it, the device being excellent in switching characteristics and employs an organic semiconductor manufacturable at a low temperature as an active layer. <P>SOLUTION: The switching device comprises a pair of electrodes of a source electrode 3 and a drain electrode 2, and a gate electrode 4 not in contact with the pair of electrodes and located between the source electrode 3 and the drain electrode 2. One surface of the gate electrode 4 faces the source electrode 3, while the other surface of the same faces the drain electrode 2. The gate electrode 4 has a plurality of through holes having an opening formed on the surface thereof on the side of the source electrode 3 and an opening formed on the other surface of the same on the side of the drain electrode 2. The drain electrode 2 has a hole having an opening formed at least on the side of the gate electrode 4 substantially at the same position as that of the through hole formed in the gate electrode 4. An electron transport or hole transport organic charge transport material 5, 5' is filled at least partially in the through hole in the gate electrode 4, the hole in the drain electrode 2, and a gap between the pair of electrodes. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明はフラットパネルディスプレイの駆動用等に用いるスイッチング素子およびスイッチング素子アレイに関する。   The present invention relates to a switching element and a switching element array used for driving a flat panel display.

液晶ディスプレイ、ELディスプレイ等の表示装置は、ガラス基板等の基板上にマトリックス状に配列されたスイッチング素子を有し、スイッチング素子として薄膜トランジスタ(TFT)および画素電極を選択駆動することにより、画面上に表示パターンを形成する。例えばアクティブマトリックス型の液晶表示装置は、TFT、画素電極およびこれらに信号を与える配線が形成されたアレイ基板が対向電極を有する対向基板に対向して配置され、これらの基板の間に液晶が封入された構造を有する。   Display devices such as liquid crystal displays and EL displays have switching elements arranged in a matrix on a substrate such as a glass substrate, and selectively drive thin film transistors (TFT) and pixel electrodes as switching elements on the screen. A display pattern is formed. For example, in an active matrix type liquid crystal display device, an array substrate on which TFTs, pixel electrodes, and wirings for supplying signals to these are formed is arranged opposite to a counter substrate having a counter electrode, and liquid crystal is enclosed between these substrates. Has a structured.

従来こうした表示装置用のスイッチング素子としては、シリコンを活性層とするTFTが用いられてきた。しかし、シリコン薄膜を形成するにはCVD工程が必要であり、製造コスト削減を阻む大きな要因となっている。また、基板としては通常ガラス基板が用いられるが、ガラス基板は一般に衝撃に弱く割れやすい。そこで基板の割れや表示装置の軽量化、フレキシブル化に対応するため、高分子フイルムを基板として用いることが提案されている。   Conventionally, TFTs using silicon as an active layer have been used as switching elements for such display devices. However, a CVD process is required to form a silicon thin film, which is a major factor that hinders manufacturing cost reduction. Moreover, although a glass substrate is usually used as the substrate, the glass substrate is generally weak against impact and easily broken. Accordingly, it has been proposed to use a polymer film as the substrate in order to cope with the cracking of the substrate and the weight reduction and flexibility of the display device.

しかし、高分子フイルムはガラス基板と比較するとはるかに耐熱性に劣るため、比較的高温のプロセスを必要とするシリコンTFTを作製するのは難しい。そこで低温かつ安価なプロセスで形成可能な有機半導体を活性層に用いるスイッチング素子の検討が進められている。しかしながら、有機半導体のキャリアの移動度は、アモルファスシリコンと同等か多くはそれ以下であるため、十分なON電流値が得られない。特にELディスプレイ等の電流駆動型の表示装置を駆動するには十分でない。   However, polymer films are far less heat resistant than glass substrates, making it difficult to fabricate silicon TFTs that require relatively high temperature processes. Accordingly, studies are being made on switching elements using an organic semiconductor that can be formed by a low-temperature and inexpensive process as an active layer. However, since the mobility of carriers in the organic semiconductor is equal to or less than that of amorphous silicon, a sufficient ON current value cannot be obtained. In particular, it is not sufficient for driving a current-driven display device such as an EL display.

低い移動度でも比較的良好なON電流値が得られるスイッチング素子として静電誘導型トランジスタ(SIT)がある。SITは通常のTFTが活性層のシート方向に電流を流す横形であるのに対し、膜厚方向に電流を流す縦形のトランジスタである。図23はSITの構造を示す概略断面図である。SITは一般にソース電極3とドレイン電極2からなる一対の平行平板電極間に多数の貫通孔またはスリット(以下「ゲート孔」と記す)が形成されたシート状のゲート電極4が挿入された三極管類似の構造を有する。平行平板電極間およびゲート孔には半導体層5, 5’が充填されている。ゲート電極4に電圧を印加すると、ゲート孔を貫通する半導体層5, 5’中に空乏層が形成され電流を制御できる。   There is a static induction transistor (SIT) as a switching element that can obtain a relatively good ON current value even with low mobility. The SIT is a vertical transistor in which a current flows in the sheet direction of the active layer, whereas a normal TFT is a vertical transistor in which a current flows in the film thickness direction. FIG. 23 is a schematic cross-sectional view showing the structure of the SIT. SIT is generally similar to a triode in which a sheet-like gate electrode 4 in which a number of through holes or slits (hereinafter referred to as “gate holes”) are formed between a pair of parallel plate electrodes consisting of a source electrode 3 and a drain electrode 2 is inserted. It has the following structure. Semiconductor layers 5 and 5 'are filled between the parallel plate electrodes and the gate holes. When a voltage is applied to the gate electrode 4, a depletion layer is formed in the semiconductor layers 5 and 5 'penetrating the gate hole, and the current can be controlled.

有機半導体を活性層に用いるSITにおいて低駆動電圧やOFF電流値の十分な低減を図るためには、薄い空乏層でも効率良く電流を制御する必要があり、そのためにはゲート孔を小さくする必要がある。すなわち、有機半導体は一般に無機半導体と比較してキャリアの移動度が十分でないため、十分なON電流値を得ようとすればドーパント濃度を高くする必要がある。ドーパント濃度が高いと同じ電圧でも形成される空乏層の空乏長は小さい。このためド一パント濃度にもよるが、有機半導体を活性層に用いるSITの場合ゲート孔の孔径を10μm以下にすることが必要である。   In SIT using an organic semiconductor as the active layer, it is necessary to control the current efficiently even in a thin depletion layer in order to sufficiently reduce the low drive voltage and the OFF current value. is there. That is, since the organic semiconductor generally has insufficient carrier mobility as compared with the inorganic semiconductor, it is necessary to increase the dopant concentration in order to obtain a sufficient ON current value. When the dopant concentration is high, the depletion length of the depletion layer formed at the same voltage is small. Therefore, although depending on the dopant concentration, in the case of SIT using an organic semiconductor for the active layer, the hole diameter of the gate hole needs to be 10 μm or less.

しかしながら、液晶ディスプレイ等のフラットパネルディスプレイを作製する際に通常用いる、比較的低コストで低解像度のリソグラフイー工程により作製しうるゲート孔の径は数μm程度以上である。このため10μm以下のゲート孔をリソグラフイー工程で正確に形成しようとするとコスト高になってしまう。また、すでに形成されている有機半導体層の上に従来のレジストポリマーを用いたリソグラフィー工程を用いる場合、レジストや金属膜等の剥離工程によって有機半導体層が劣化してしまうという問題もある。   However, the diameter of a gate hole that can be produced by a relatively low-cost and low-resolution lithographic process that is usually used when producing a flat panel display such as a liquid crystal display is about several μm or more. For this reason, if an attempt is made to accurately form a gate hole of 10 μm or less by a lithographic process, the cost becomes high. Further, when a lithography process using a conventional resist polymer is used on an already formed organic semiconductor layer, there is a problem that the organic semiconductor layer is deteriorated by a peeling process of a resist, a metal film, or the like.

有機半導体を活性層に用いるSITにおいて、薄く蒸着したアルミニウムの不連続膜をゲート電極として用いることが試みられている(工藤等著, 「シンセティック メタルズ(Synthetic Metals)」, 1999年, 第102巻, p.900−903(非特許文献1))。しかし、形成される多孔質構造のサイズが均一でないため、良好なスイッチング特性を得るのが難しく、さらに蒸着条件によってゲート電極の多孔質構造が大きく変化するため、大面積の基板上に一括して形成することが必要なディスプレイ用のスイッチング素子アレイの場合、各素子の特性を一定に保つことが難しい。   In SIT using an organic semiconductor as an active layer, it has been attempted to use a thinly deposited aluminum discontinuous film as a gate electrode (Kudo et al., “Synthetic Metals”, 1999, Vol. 102, p.900-903 (Non-Patent Document 1)). However, since the size of the porous structure to be formed is not uniform, it is difficult to obtain good switching characteristics, and the porous structure of the gate electrode changes greatly depending on the deposition conditions, so that it can be collectively applied on a large-area substrate. In the case of a switching element array for a display that needs to be formed, it is difficult to keep the characteristics of each element constant.

この問題を解決するため、ゲート電極を作製するためのエッチングマスクとしてミクロ相分離構造を有する高分子膜を用いる方法が提案されている(特開2001-189466号(特許文献1))。しかしながら、この方法ではプロセスに適したミクロ相分離構造を有する高分子膜を調製するのは難しく、また工程数も多く安価なプロセスとは言い難い。   In order to solve this problem, a method using a polymer film having a microphase separation structure as an etching mask for manufacturing a gate electrode has been proposed (Japanese Patent Laid-Open No. 2001-189466 (Patent Document 1)). However, in this method, it is difficult to prepare a polymer membrane having a microphase separation structure suitable for the process, and it is difficult to say that it is an inexpensive process with many steps.

さらに、微粒子を蒸着時のシャドーマスクとして用いることにより微細孔を形成した素子が開示されている(村石等著, 「信学技報」, 2002年, 第15巻, p.13−17(非特許文献2))。しかし、ここで開示されている素子構造では十分なON電流値を得ることが困難である。   Furthermore, a device in which fine holes are formed by using fine particles as a shadow mask during vapor deposition has been disclosed (Muraishi et al., “Science Technical Report”, 2002, Vol. 15, p. 13-17 (non- Patent Document 2)). However, it is difficult to obtain a sufficient ON current value with the element structure disclosed here.

特開2001-189466号公報Japanese Patent Laid-Open No. 2001-189466 工藤等著, 「シンセティック メタルズ(Synthetic Metals)」, 1999年, 第102巻, p.900−903Kudo et al., “Synthetic Metals”, 1999, 102, p.900-903 村石等著, 「信学技報」, 2002年, 第15巻, p.13−17Muraishi et al., "Science Technical Bulletin", 2002, Vol. 15, p. 13-17

上述の如く、低温で製造可能な有機半導体を活性層に用いるSITにおいて、駆動電圧およびOFF電流値を低減するために必要なサイズの孔をゲート電極に形成する場合、リソグラフイー工程では有機半導体層の劣化を避け、安価に形成するのは困難であった。また、蒸着法による不連続膜の形成ではゲート電極のゲート孔を均一に形成し、スイッチング特性が均質で耐久性に優れたゲート電極を作製するのは困難であった。   As described above, in the SIT using an organic semiconductor that can be manufactured at a low temperature for the active layer, when forming a hole of a size necessary for reducing the drive voltage and the OFF current value in the gate electrode, the lithographic process uses the organic semiconductor layer. It was difficult to avoid the deterioration of the film and to form it inexpensively. Further, in the formation of the discontinuous film by the vapor deposition method, it has been difficult to form the gate hole of the gate electrode uniformly and to produce a gate electrode having uniform switching characteristics and excellent durability.

従って本発明の目的は、ゲート電極の耐久性に優れ、スイッチング特性が良好な、低温で製造可能な有機半導体を活性層に用いるSIT型のスイッチング素子およびそれを用いたスイッチング素子アレイを提供することである。   Accordingly, an object of the present invention is to provide a SIT type switching element using an organic semiconductor that can be manufactured at a low temperature, which has excellent durability of a gate electrode and good switching characteristics, and a switching element array using the same. It is.

また本発明の目的は、耐久性に優れ、均一でかつ十分に小さいゲート孔が形成されたゲート電極を有し、駆動電圧およびOFF電流値が低く、スイッチング特性が良好な静電誘導型トランジスタ(SIT)型のスイッチング素子の製造方法を提供することである。   Another object of the present invention is to provide an electrostatic induction transistor having a gate electrode having excellent durability, uniform and sufficiently small gate holes, low driving voltage and OFF current value, and good switching characteristics ( It is to provide a method for manufacturing a switching device of SIT type.

さらに本発明の目的は、スイッチング特性が良好で、低温で製造可能な有機半導体を活性層に用いる電界効果型トランジスタ(FET)型のスイッチング素子およびその製造方法を提供することである。   A further object of the present invention is to provide a field effect transistor (FET) type switching element using an organic semiconductor that has good switching characteristics and can be manufactured at a low temperature as an active layer, and a method for manufacturing the same.

上記課題は下記の(1)〜(15)によって解決された。
(1) ソース電極とドレイン電極からなる電極対と、前記ソース電極と前記ドレイン電極の間に前記電極対と接触していないゲート電極を備えたスイッチング素子であって、前記ゲート電極の一方の面は前記ソース電極に、他方の面は前記ドレイン電極に対向し、前記ゲート電極は前記ソース電極側と前記ドレイン電極側のそれぞれの面に開口部がひとつずつ形成された複数の貫通孔を有し、前記ドレイン電極は前記ゲート電極に形成された前記貫通孔の位置と実質的に同じ位置に、少なくとも前記ゲート電極側に開口部が形成された孔を有し、かつ前記ゲート電極の前記貫通孔、前記ドレイン電極の前記孔および前記電極対間の空隙に電子輸送性またはホール輸送性の有機電荷輸送性物質が少なくとも部分的に充填されていることを特徴とするスイッチング素子。
(2) 前記ゲート電極に形成された前記貫通孔および/または前記ドレイン電極に形成された前記孔の孔径が1nm〜10μmであることを特徴とする(1)に記載のスイッチング素子。
(3) 前記ゲート電極は電子輸送性の有機電荷輸送性物質層によって被覆され、前記電子輸送性の有機電荷輸送性物質層と前記ドレイン電極の間、および前記電子輸送性の有機電荷輸送性物質層と前記ソース電極の間にホール輸送性の有機電荷輸送性物質層を有することを特徴とする(1)または(2)に記載のスイッチング素子。
(4) ゲート電極とソース電極からなる電極対と、前記ゲート電極と前記ソース電極の間にゲート絶縁層、ドレイン電極および絶縁体層を備えた電界効果型スイッチング素子であって、前記ドレイン電極の一方の面は前記ゲート絶縁層に、他方の面は絶縁体層に接し、前記ドレイン電極は前記ゲート電極側と前記絶縁体層側のそれぞれの面に開口部がひとつずつ形成された複数の貫通孔を有し、前記ドレイン電極の貫通孔およびゲート絶縁層とソース電極の間の空隙に電子輸送性またはホール輸送性の有機電荷輸送性物質が少なくとも部分的に充填されていることを特徴とするスイッチング素子。
(5) 前記絶縁体層は前記ドレイン電極に形成された前記貫通孔の位置と実質的に同じ位置に貫通孔を有することを特徴とする(4)に記載のスイッチング素子。
(6) 前記ドレイン電極および/または前記絶縁体層に形成された前記貫通孔の孔径が1nm〜10μmであることを特徴とする(4)または(5)に記載のスイッチング素子。
(7) ソース電極とドレイン電極からなる電極対と、前記ソース電極と前記ドレイン電極の間に前記電極対と接触していないゲート電極を備えたスイッチング素子の製造方法であって、前記ゲート電極のソース電極側とドレイン電極側のそれぞれの面に開口部をひとつずつ有する複数の貫通孔を形成する工程、前記ゲート電極の前記貫通孔に電子輸送性またはホール輸送性の有機電荷輸送性物質を少なくとも部分的に充填する工程、および前記電極対間の空隙に電子輸送性またはホール輸送性の有機電荷輸送性物質を少なくとも部分的に充填する工程を有することを特徴とするスイッチング素子の製造方法。
(8) 前記ドレイン電極の前記ゲート電極に形成された前記貫通孔の位置と実質的に同じ位置に、少なくとも前記ゲート電極側に開口部を有する孔を形成する工程、および前記ドレイン電極の前記孔に電子輸送性またはホール輸送性の有機電荷輸送性物質を少なくとも部分的に充填する工程を有することを特徴とする(7)に記載のスイッチング素子の製造方法。
(9) 前記ゲート電極を電子輸送性の有機電荷輸送性物質層によって被覆し、前記電子輸送性の有機電荷輸送性物質層と前記ドレイン電極の間、および前記電子輸送性の有機電荷輸送性物質層と前記ソース電極の間にホール輸送性の有機電荷輸送性物質層を設けることを特徴とする(7)または(8)に記載のスイッチング素子の製造方法。
(10) 前記ゲート電極の前記貫通孔および前記ドレイン電極の前記孔を液中超音波処理による薄膜の機械的選択剥離法により形成することを特徴とする(7)〜(9)のいずれかに記載のスイッチング素子の製造方法。
(11) 前記機械的選択剥離法を適用する薄膜積層構造体の最上層に超音波感受層を設けることを特徴とする(10)に記載のスイッチング素子の製造方法。
(12) 前記超音波感受層が金属からなることを特徴とする(11)に記載のスイッチング素子の製造方法。
(13) 微粒子をシャドーマスクする薄膜形成法により前記貫通孔を形成することを特徴とする(7)〜(12)のいずれかに記載のスイッチング素子の製造方法。
(14) 前記微粒子が有機・無機複合体からなることを特徴とする(13)に記載のスイッチング素子の製造方法。
(15) (1)〜(6)のいずれかに記載のスイッチング素子、または(7)〜(14)のいずれかに記載の製造方法によって製造されたスイッチング素子を備えてなることを特徴とする表示装置用スイッチング素子アレイ。
The above problems have been solved by the following (1) to (15).
(1) A switching element comprising an electrode pair consisting of a source electrode and a drain electrode, and a gate electrode that is not in contact with the electrode pair between the source electrode and the drain electrode, wherein one surface of the gate electrode Is opposite to the source electrode, the other surface is opposite to the drain electrode, and the gate electrode has a plurality of through-holes with one opening formed on each of the source electrode side and the drain electrode side. The drain electrode has a hole having an opening formed at least on the gate electrode side at substantially the same position as the through hole formed in the gate electrode, and the through hole of the gate electrode The hole of the drain electrode and the gap between the electrode pair are at least partially filled with an electron transporting or hole transporting organic charge transporting substance. Switching element.
(2) The switching element according to (1), wherein a diameter of the through hole formed in the gate electrode and / or the hole formed in the drain electrode is 1 nm to 10 μm.
(3) The gate electrode is covered with an electron transporting organic charge transporting material layer, and between the electron transporting organic charge transporting material layer and the drain electrode, and the electron transporting organic charge transporting material. The switching element according to (1) or (2), further comprising a hole transporting organic charge transporting material layer between the layer and the source electrode.
(4) A field effect switching device comprising an electrode pair consisting of a gate electrode and a source electrode, and a gate insulating layer, a drain electrode and an insulator layer between the gate electrode and the source electrode, One surface is in contact with the gate insulating layer, the other surface is in contact with the insulator layer, and the drain electrode has a plurality of through holes each having one opening on the gate electrode side and the insulator layer side. And a hole between the drain electrode and the gap between the gate insulating layer and the source electrode is at least partially filled with an electron transporting or hole transporting organic charge transporting substance. Switching element.
(5) The switching element according to (4), wherein the insulator layer has a through hole at a position substantially the same as a position of the through hole formed in the drain electrode.
(6) The switching element according to (4) or (5), wherein a diameter of the through hole formed in the drain electrode and / or the insulator layer is 1 nm to 10 μm.
(7) A method for manufacturing a switching element, comprising: an electrode pair including a source electrode and a drain electrode; and a gate electrode that is not in contact with the electrode pair between the source electrode and the drain electrode. Forming a plurality of through holes each having an opening on each of the source electrode side and the drain electrode side; and at least an electron transporting or hole transporting organic charge transporting substance in the through holes of the gate electrode A method for manufacturing a switching element, comprising: a step of partially filling, and a step of at least partially filling an electron-transporting or hole-transporting organic charge transporting substance into a gap between the electrode pair.
(8) forming a hole having an opening at least on the gate electrode side at a position substantially the same as a position of the through hole formed in the gate electrode of the drain electrode; and the hole of the drain electrode (7) The method for producing a switching element according to (7), further comprising a step of at least partially filling an organic charge transporting substance having electron transporting property or hole transporting property.
(9) The gate electrode is covered with an electron transporting organic charge transporting material layer, and between the electron transporting organic charge transporting material layer and the drain electrode, and the electron transporting organic charge transporting material. A method for producing a switching element according to (7) or (8), wherein a hole transporting organic charge transporting material layer is provided between the layer and the source electrode.
(10) The method according to any one of (7) to (9), wherein the through hole of the gate electrode and the hole of the drain electrode are formed by a mechanical selective peeling method of a thin film by ultrasonic treatment in liquid. Manufacturing method of the switching element.
(11) The method for manufacturing a switching element according to (10), wherein an ultrasonic sensitive layer is provided on the uppermost layer of the thin film laminated structure to which the mechanical selective peeling method is applied.
(12) The method for manufacturing a switching element according to (11), wherein the ultrasonic sensitive layer is made of a metal.
(13) The method for manufacturing a switching element according to any one of (7) to (12), wherein the through hole is formed by a thin film forming method in which fine particles are shadow masked.
(14) The method for producing a switching element according to (13), wherein the fine particles are made of an organic / inorganic composite.
(15) The switching element according to any one of (1) to (6) or the switching element manufactured by the manufacturing method according to any one of (7) to (14) Switching element array for display device.

本発明のスイッチング素子が有機半導体を活性層に用いるSIT型スイッチング素子の場合、同じ実効チャネル長を有する従来のSIT型スイッチング素子に比べ、ゲート電極/ソース電極間およびゲート電極/ドレイン電極間の距離を大きく取れるため、ゲート電極/ソース電極間およびゲート電極/ドレイン電極間の寄生容量を減らすことができ、動作速度が向上する。さらに、上記の製造方法に従えば、キャリアの注入を行うソース電極の一部がゲート電極の貫通孔の位置でゲート電極に向かって突起状に形成されるため、電界集中によりキャリア注入効率が向上する。上記の効果は、貫通孔が有機半導体層の厚さと同程度以下の場合に顕著となる。スイッチング素子のドレイン電極の孔は貫通している必要はないが、貫通しているのが好ましい。   When the switching element of the present invention is a SIT type switching element using an organic semiconductor as an active layer, the distance between the gate electrode / source electrode and the distance between the gate electrode / drain electrode compared to the conventional SIT type switching element having the same effective channel length Therefore, the parasitic capacitance between the gate electrode / source electrode and between the gate electrode / drain electrode can be reduced, and the operation speed is improved. Furthermore, according to the above manufacturing method, a part of the source electrode for injecting carriers is formed in a protruding shape toward the gate electrode at the position of the through hole of the gate electrode, so that the carrier injection efficiency is improved by electric field concentration. To do. The above effect becomes remarkable when the through hole is equal to or less than the thickness of the organic semiconductor layer. The hole of the drain electrode of the switching element does not need to penetrate, but preferably penetrates.

有機半導体を活性層に用いるSIT型スイッチング素子が、ゲート電極が電子輸送性の有機電荷輸送性物質層で被覆されたSIT型スイッチング素子の場合、ノーマリーオフ型として動作し、素子特性を幅広くチューニングすることができる。   When the SIT type switching element using an organic semiconductor as the active layer is a SIT type switching element whose gate electrode is covered with an electron transporting organic charge transporting material layer, it operates as a normally-off type, and the device characteristics are widely tuned. can do.

本発明のスイッチング素子が有機半導体を活性層に用いるFET型スイッチング素子の場合、ドレイン電極に複数の極微小な貫通孔が形成されており、さらに、キャリアの注入を行うソース電極の一部が貫通孔の位置でドレイン電極に向かって突起状に形成されている。このため、高い入力抵抗が特徴である絶縁ゲートFET型スイッチング素子では、従来型の薄膜FET型スイッチング素子よりはるかに短いチャネル長を有し、高速に動作する。さらに、チャネル部のキャリア量に加えて突起状のソース電極からのキャリア注入効率もゲート電圧によって変調することができるため、相互コンダクタンスが向上する。   When the switching element of the present invention is an FET type switching element using an organic semiconductor as an active layer, a plurality of extremely small through holes are formed in the drain electrode, and a part of the source electrode for injecting carriers is penetrated. A protrusion is formed toward the drain electrode at the position of the hole. For this reason, an insulated gate FET type switching element characterized by a high input resistance has a much shorter channel length than the conventional thin film FET type switching element and operates at high speed. Furthermore, since the carrier injection efficiency from the protruding source electrode can be modulated by the gate voltage in addition to the carrier amount of the channel portion, the mutual conductance is improved.

また、有機半導体を活性層に用いる本発明のスイッチング素子の製造方法は、各機能層が積層されかつ貫通孔を共有する構造を形成するため、液中超音波処理による薄膜の機械的選択剥離法を用いるのが好ましい。すなわち、基板上に形成された微細孔のパターンを有する薄膜上に各機能層を積層し、最下層の機能層と基板およびパターン形成された薄膜との密着力の差によって最下層の機能層が基板と接している領域のみを液中超音波照射によって選択的に剥離する。この方法によれば、複数の電極の同位置に同サイズの貫通孔を同時に形成することができる。さらに、薄膜積層構造体の最上層に金属等からなる超音波感受層を設けることにより、剥離の選択性を高めることができる。   In addition, the method for manufacturing a switching element according to the present invention using an organic semiconductor as an active layer forms a structure in which each functional layer is laminated and shares a through hole. It is preferable to use it. That is, each functional layer is laminated on a thin film having a pattern of micropores formed on the substrate, and the lowermost functional layer is formed by the difference in adhesion between the lowermost functional layer and the substrate and the patterned thin film. Only the region in contact with the substrate is selectively peeled off by ultrasonic irradiation in the liquid. According to this method, it is possible to simultaneously form through holes of the same size at the same position of a plurality of electrodes. Furthermore, peeling selectivity can be improved by providing an ultrasonic sensitive layer made of metal or the like in the uppermost layer of the thin film laminated structure.

さらに、上記のパターン形成を、微粒子をシャドーマスクとする薄膜形成法により行うことができる。すなわち、微粒子を基板上に付着させ、これをシャドーマスクとして蒸着によって薄膜を形成し、その後微粒子を除去することにより極微小な貫通孔を多数有する薄膜を得ることができる。しかも、微粒子の粒径および粒径分布を制御することによって貫通孔のサイズおよびその分布を自在に制御できる。また、微粒子の有機・無機複合化や表面修飾により、基板への微粒子の付着性を制御でき、所望の領域のみ選択的にパターン形成を行うことができる。   Furthermore, the above pattern formation can be performed by a thin film formation method using fine particles as a shadow mask. That is, a thin film having a large number of through holes can be obtained by attaching fine particles on a substrate, forming a thin film by vapor deposition using this as a shadow mask, and then removing the fine particles. In addition, the size and distribution of the through holes can be freely controlled by controlling the particle size and particle size distribution of the fine particles. Further, the adhesion of the fine particles to the substrate can be controlled by organic / inorganic composite of the fine particles and the surface modification, and a pattern can be selectively formed only in a desired region.

上記の製造方法を用いれば、従来から提案されているドレイン電極に貫通孔のないSIT型スイッチング素子を簡便に効率よく製造できることは言うまでもない。上記の製造方法によれば、スイッチング特性が良好な、低温で製造可能な有機半導体を活性層に用いるスイッチング素子を得ることができる。また、このようなスイッチング素子を適用したスイッチング素子アレイは、各種フラットパネルディスプレイ等への幅広い応用が期待され、その工業的価値は著しく大きい。   Needless to say, if the above manufacturing method is used, a conventionally proposed SIT type switching element having no through hole in the drain electrode can be easily and efficiently manufactured. According to said manufacturing method, the switching element which uses the organic semiconductor which has a favorable switching characteristic and can be manufactured at low temperature for an active layer can be obtained. A switching element array to which such a switching element is applied is expected to be widely applied to various flat panel displays and the like, and its industrial value is remarkably great.

本発明の有機スイッチング素子は、低温で製造可能な有機半導体を活性層に用いるSIT型のスイッチング素子の場合、耐久性に優れ、均一でかつ十分に小さいゲート孔が形成されたゲート電極を用いるので、低コストで良好なスイッチング特性を示す。   The organic switching element of the present invention uses a gate electrode that is excellent in durability and has a uniform and sufficiently small gate hole in the case of an SIT type switching element that uses an organic semiconductor that can be manufactured at a low temperature as an active layer. Good switching characteristics at low cost.

また本発明の有機スイッチング素子をスイッチング素子アレイに適用することにより、各種フラットパネルディスプレイ等への幅広い応用が可能であり、その工業的価値は著しく大きい。   Further, by applying the organic switching element of the present invention to a switching element array, it can be widely applied to various flat panel displays and the like, and its industrial value is remarkably great.

[1] 有機スイッチング素子
本発明の有機スイッチング素子は、静電誘導型トランジスタ(SIT)および電界効果型トランジスタ(FET)に関する。以下順を追って説明する。
[1] Organic Switching Element The organic switching element of the present invention relates to a static induction transistor (SIT) and a field effect transistor (FET). The following will be described in order.

[A] 静電誘導型トランジスタ(SIT)
(1) SIT(1)
図1は本発明の有機スイッチング素子の一例であるSIT(1)の代表的な素子構造を示す。SIT(1)はソース電極3とドレイン電極2とからなる電極対を備え、電極間にこれら電極対と接触することなく多孔質シート状のゲート電極4が形成されている。ドレイン電極2とゲート電極4は電極面の実質的に同じ位置に貫通孔を有し、これらの貫通孔は共通の貫通孔を形成している。実質的に同じ位置とはスイッチング素子をソース電極側または基板側から垂直に透視したときに貫通孔または孔が同一の軸線上に重なって見える位置を意味する。ソース電極3は貫通孔の位置でゲート電極4に向かって突起する突起状構造を有する。電極間と、ゲート電極4およびドレイン電極2に設けられた貫通孔には有機電荷輸送性物質層5,5’が充填されている。ゲート電極4は有機電荷輸送性物質層5,5’とショットキー接合されている。
[A] Static induction transistor (SIT)
(1) SIT (1)
FIG. 1 shows a typical element structure of SIT (1) which is an example of the organic switching element of the present invention. SIT (1) includes an electrode pair composed of a source electrode 3 and a drain electrode 2, and a porous sheet-like gate electrode 4 is formed between the electrodes without contacting the electrode pair. The drain electrode 2 and the gate electrode 4 have through holes at substantially the same positions on the electrode surfaces, and these through holes form a common through hole. Substantially the same position means a position where the through-holes or the holes appear to overlap on the same axis when the switching element is viewed vertically from the source electrode side or the substrate side. The source electrode 3 has a protruding structure protruding toward the gate electrode 4 at the position of the through hole. Organic charge transporting material layers 5 and 5 ′ are filled between the electrodes and through holes provided in the gate electrode 4 and the drain electrode 2. The gate electrode 4 is in Schottky junction with the organic charge transporting material layers 5 and 5 ′.

(a) 有機電荷輸送性物質層
有機電荷輸送性物質層5,5’は有機のホール輸送性物質または電子輸送性物質により構成され、具体的にはp型またはn型にドーピングされた有機半導体等により構成される。有機半導体としては低分子化合物および高分子化合物が使用可能であり、低分子化合物としてはフタロシアニン系誘導体、ナフタロシアニン系誘導体、アゾ化合物系誘導体、ペリレン系誘導体、インジゴ系誘導体、キナクリドン系誘導体、アントラキノン類等の多環キノン系誘導体、シアニン系誘導体、フラーレン類誘導体、インドール、カルバゾール、オキサゾール、インオキサゾール、チアゾール、イミダゾール、ピラゾール、オキサアジアゾール、ピラゾリン、チアチアゾール、トリアゾール等の含窒素環式化合物誘導体、ヒドラジン誘導体、トリフェニルアミン誘導体、トリフェニルメタン誘導体、スチルベン類、アントラキノンジフェノキノン等のキノン化合物誘導体、アントラセン、ベンタセン、ピレン、フェナントレン、コロネン等の多環芳香族化合物誘導体等を用いることができる。
(a) Organic charge transporting material layer The organic charge transporting material layer 5, 5 ′ is composed of an organic hole transporting material or an electron transporting material, specifically, an organic semiconductor doped p-type or n-type. Etc. Low molecular weight compounds and high molecular weight compounds can be used as organic semiconductors, and low molecular weight compounds include phthalocyanine derivatives, naphthalocyanine derivatives, azo compound derivatives, perylene derivatives, indigo derivatives, quinacridone derivatives, anthraquinones. Such as polycyclic quinone derivatives, cyanine derivatives, fullerene derivatives, indole, carbazole, oxazole, inoxazole, thiazole, imidazole, pyrazole, oxaadiazole, pyrazoline, thiathiazole, triazole, etc. Hydrazine derivatives, triphenylamine derivatives, triphenylmethane derivatives, stilbenes, quinone compound derivatives such as anthraquinone diphenoquinone, anthracene, bentacene, pyrene, phenanthrene, colo Can be used polycyclic aromatic compound derivative such as emissions or the like.

高分子化合物としては、上記の低分子化合物がポリエチレン鎖、ポリシロキサン鎖、ポリエーテル鎖、ポリエステル鎖、ポリアミド鎖、ポリイミド鎖等の通常の電気的に不活性な高分子鎖の主鎖中に結合したもの、または側鎖としてペンダント状に結合したものを用いることができる。   As a high molecular compound, the above low molecular compound is bonded to the main chain of a normal electrically inactive high molecular chain such as polyethylene chain, polysiloxane chain, polyether chain, polyester chain, polyamide chain, polyimide chain, etc. Or those bonded in pendant form as side chains can be used.

高分子化合物として共役性高分子化合物を用いるのも好ましい。共役性高分子化合物の好ましい例としては、ポリパラフエニレン等の芳香族系共役性高分子化合物、ポリアセチレン等の脂肪族系共役性高分子化合物、ポリピロール、ポリチオフェン等の複素環式共役性高分子化合物、ポリアニリン類、ポリフェニレンサルファイド等の含へテロ原子共役性高分子化合物、ポリ(フェニレンビニレン)、ポリ(アリーレンビニレン)、ポリ(チエニレンビニレン)等の上記共役性高分子化合物の構成単位が交互に結合した構造を有する複合型共役系高分子化合物等の炭素系共役性高分子化合物が挙げられる。さらに、ポリシラン類、ジシラニレンアリレンポリマー類、(ジシラニレン)エテニレンポリマー類、(ジシラニレン)エチニレンポリマー類等のジシラニレン−炭素系共役性ポリマー構造等のオリゴシラン類と炭素系共役性構造が交互に連鎖した高分子化合物等を用いるのも好ましい。   It is also preferable to use a conjugated polymer compound as the polymer compound. Preferred examples of the conjugated polymer compound include aromatic conjugated polymer compounds such as polyparaphenylene, aliphatic conjugated polymer compounds such as polyacetylene, and heterocyclic conjugated polymers such as polypyrrole and polythiophene. Constituent units of the above-mentioned conjugated polymer compounds such as compounds, polyanilines, heteroatom conjugated polymer compounds such as polyphenylene sulfide, poly (phenylene vinylene), poly (arylene vinylene), poly (thienylene vinylene) And carbon-based conjugated polymer compounds such as a composite conjugated polymer compound having a structure bonded to the. In addition, oligosilanes such as polysilanes, disilanylene allylene polymers, (disilanylene) ethenylene polymers, (disilanylene) ethynylene polymers, etc., and other oligosilanes and carbon-based conjugated structures are alternated. It is also preferable to use a polymer compound or the like chained to each other.

高分子化合物としては、上記の化合物以外にもリン系、窒素系等の無機元素からなる高分子化合物、フタロシアナートポリシロキサン等の高分子鎖に芳香族系配位子が配位した高分子化合物、ペリレンテトラカルボン酸等のペリレン類を熱処理して縮環させたラダー状の高分子化合物、ポリアクリロニトリル等のシアノ基を有するポリエチレン誘導体を熱処理して得られるラダー型高分子化合物、ペロブスカイト類に有機化合物がインターカレートした複合材料等を用いることができる。有機電荷輸送性物質層5と5’を構成する材料は同じでも異なっていてもよい。   As the polymer compound, in addition to the above compounds, a polymer compound composed of an inorganic element such as phosphorus or nitrogen, or a polymer in which an aromatic ligand is coordinated to a polymer chain such as phthalocyanate polysiloxane Compounds, ladder-like polymer compounds obtained by heat-treating perylenes such as perylenetetracarboxylic acid, and ladder-type polymer compounds obtained by heat-treating polyethylene derivatives having a cyano group such as polyacrylonitrile, and perovskites A composite material in which an organic compound is intercalated can be used. The materials constituting the organic charge transporting substance layers 5 and 5 'may be the same or different.

(b) 基板
基板1は表面が平滑なものであれば材質は特に限定されず、ガラス、シリコン等の無機材料、ポリマーフィルム等の有機材料等を用いることができる。有機材料を基板として用いる場合には、平滑性、防湿、防酸素等の特性を付与するため金属酸化物薄膜等を表面にコートしてもよい。
(b) Substrate The material of the substrate 1 is not particularly limited as long as the surface is smooth, and an inorganic material such as glass or silicon, an organic material such as a polymer film, or the like can be used. When an organic material is used as the substrate, a metal oxide thin film or the like may be coated on the surface in order to impart characteristics such as smoothness, moisture resistance, and oxygen resistance.

(c) 電極
ソース電極3およびドレイン電極2は十分な導電性を有すれば材質は特に限定されず、金、銀、銅、白金、ニッケル、タングステン、アルミニウム、これらの合金等の金属類、ITO、フッ素ドープされた酸化第二スズ、酸化バナジウム等の金属酸化物類、グラファイト、n型またはp型にドーピングされたダイヤモンド、シリコンや化合物半導体類、ポリアニリン類、ポリチオフェン類、ポリピロール類等の共役性高分子化合物を含む有機導電材料等を用いることができる。
(c) Electrode The source electrode 3 and the drain electrode 2 are not particularly limited as long as they have sufficient conductivity. Metals such as gold, silver, copper, platinum, nickel, tungsten, aluminum, and alloys thereof, ITO , Fluorine-doped stannic oxide, metal oxides such as vanadium oxide, graphite, diamond doped with n-type or p-type, silicon and compound semiconductors, polyanilines, polythiophenes, polypyrroles, etc. An organic conductive material containing a high molecular compound can be used.

ソース電極3およびドレイン電極2の厚さは特に限定されない。通常5〜2000 nmであり、好ましくは10〜500 nm、より好ましくは20〜200 nmである。ソース−ドレイン間に流れる電流量を大きくするため、通常ソース電極3およびドレイン電極2は有機電荷輸送性物質層5,5’とオーミック接合しているのが好ましい。ゲート電極4およびドレイン電極2はシート状に形成されていればよく、形状は平面状でも、曲面状でも、円筒状でもよい。   The thicknesses of the source electrode 3 and the drain electrode 2 are not particularly limited. Usually, it is 5-2000 nm, Preferably it is 10-500 nm, More preferably, it is 20-200 nm. In order to increase the amount of current flowing between the source and drain, it is usually preferable that the source electrode 3 and the drain electrode 2 are in ohmic contact with the organic charge transporting material layers 5 and 5 '. The gate electrode 4 and the drain electrode 2 may be formed in a sheet shape, and the shape may be planar, curved, or cylindrical.

ゲート電極4の厚さは特に限定されない。通常5〜500 nmであり、好ましくは10〜100 nm、より好ましくは20〜50 nmである。厚すぎるとソース電極3とドレイン電極2の間隔が拡大し素子の内部抵抗が上昇してしまう。薄すぎると均一な連続膜を形成するのが困難になる上、ゲート電極4のシート抵抗が増大し素子の電圧一電流特性が悪化する。またOFF電流値も増大する。   The thickness of the gate electrode 4 is not particularly limited. Usually, it is 5-500 nm, Preferably it is 10-100 nm, More preferably, it is 20-50 nm. If it is too thick, the distance between the source electrode 3 and the drain electrode 2 is increased, and the internal resistance of the element is increased. If it is too thin, it becomes difficult to form a uniform continuous film, and the sheet resistance of the gate electrode 4 increases, resulting in deterioration of the voltage-current characteristics of the device. Also, the OFF current value increases.

ゲート電極4の一方の面はソース電極3に、他方の面はドレイン電極2に対面しており、それぞれの面に開口部を1つずつ有する複数の貫通孔が形成されている。ドレイン電極2の一方の面はゲート電極4に、他方の面は基板1に対面しており、それぞれの面に開口部を1つずつ有する複数の貫通孔が形成されている。ドレイン電極2の貫通孔はゲート電極4の貫通孔と実質的に同じ位置に存在する。   One surface of the gate electrode 4 faces the source electrode 3, and the other surface faces the drain electrode 2, and a plurality of through holes having one opening on each surface are formed. One surface of the drain electrode 2 faces the gate electrode 4, and the other surface faces the substrate 1, and a plurality of through holes having one opening on each surface are formed. The through hole of the drain electrode 2 exists at substantially the same position as the through hole of the gate electrode 4.

ドレイン電極2およびゲート電極4の開口部の平均半径は2つの半導体層5,5’の厚さの合計と同じであるのが好ましい。それぞれの開口部の孔径は1nm〜10μmであるのが好ましく、10 nm〜500 nmであるのがより好ましく、20 nm〜400 nmであるのが更に好ましい。開口部が大きすぎるとOFF電流値が増大し、駆動電圧が上昇してしまう。逆に小さすぎると素子がONにならない。また、開口部の開口率(開口部の総面積×100/貫通孔が形成されている領域の総面積)は10〜90%が好ましく、20〜80%がより好ましい。開口率が小さすぎると素子の内部抵抗が増大し、逆に開口率が大きすぎるとゲート電極のシート抵抗が増大する。   The average radius of the openings of the drain electrode 2 and the gate electrode 4 is preferably the same as the sum of the thicknesses of the two semiconductor layers 5, 5 '. The pore diameter of each opening is preferably 1 nm to 10 μm, more preferably 10 nm to 500 nm, and even more preferably 20 nm to 400 nm. If the opening is too large, the OFF current value increases and the drive voltage rises. Conversely, if it is too small, the device will not turn on. Further, the opening ratio of the opening (total area of the opening × 100 / total area of the region where the through hole is formed) is preferably 10 to 90%, and more preferably 20 to 80%. If the aperture ratio is too small, the internal resistance of the element increases. Conversely, if the aperture ratio is too large, the sheet resistance of the gate electrode increases.

図2は本発明の有機スイッチング素子に用いるゲート電極を示す部分平面図である。ゲート電極4は複数の貫通孔により形成された開口部10を有する。ドレイン電極3も図2に示すゲート電極4と同様の形状を有する。   FIG. 2 is a partial plan view showing a gate electrode used in the organic switching element of the present invention. The gate electrode 4 has an opening 10 formed by a plurality of through holes. The drain electrode 3 has the same shape as the gate electrode 4 shown in FIG.

一般にSITにおいては、開口部がゲート電極全体にわたって均一に配置されている方がゲート電極面内の電位分布が均質になり易く、電界集中等による素子破壊等が起きにくい。またゲート電圧の変化に応じてソース・ドレイン間に流れる電流値も急峻に変化させることができる。しかし、スイッチング素子をアレイ化して、ディスプレイ用のスイッチング素子アレイとして用いる場合には、このような開口部の均一な配列は適当ではない。一般にスイッチング素子をアレイ化する場合、各スイッチング素子間に特性のばらつきが生じやすい。そのためソース・ドレイン間の電流値が特定のゲート電圧においてあまり急峻に変化すると、同じ電圧が印加されても各素子のソース・ドレイン間に流れる電流値が大きく異なってしまい、表示画面の均質性を保つことが難しくなってしまう。   In general, in SIT, when the openings are arranged uniformly over the entire gate electrode, the potential distribution in the surface of the gate electrode is likely to be uniform, and element breakdown due to electric field concentration or the like is less likely to occur. Further, the value of the current flowing between the source and the drain can be abruptly changed according to the change in the gate voltage. However, when the switching elements are arrayed and used as a switching element array for a display, such a uniform arrangement of openings is not appropriate. In general, when switching elements are arrayed, variations in characteristics tend to occur between the switching elements. Therefore, if the current value between the source and drain changes so steeply at a specific gate voltage, even if the same voltage is applied, the current value flowing between the source and drain of each element will be greatly different, and the uniformity of the display screen will be reduced. It becomes difficult to keep.

これを防止するためには、ゲート電圧に対するソース・ドレイン間電流の応答性をある程度落す方がむしろ好ましい。開口部の孔径に分布を持たせるとゲート電極面内の電圧の掛かり方が不均一になるため、応答性が低下する。ただし、あまり不規則にしてしまうと応答性が必要以上に低下してしまう上、電界集中による素子破壊等も起こりやすくなる。開口部の孔径の分布は、CV値で0.1%〜20%の範囲が好ましい。   In order to prevent this, it is preferable to reduce the responsiveness of the source-drain current to the gate voltage to some extent. If distribution is given to the hole diameters of the openings, the method of applying a voltage in the gate electrode surface becomes non-uniform, and the responsiveness decreases. However, if it is too irregular, the responsiveness will be unnecessarily lowered, and device breakdown due to electric field concentration is likely to occur. The distribution of the hole diameters of the openings is preferably in the range of 0.1% to 20% in terms of CV value.

開口部の半径が特に0.5〜1μm程度の場合、開口部がゲート電極全面にわたって一様なパターンであると可視光との干渉等が起こりやすい。このような開口部を有するスイッチング素子のアレイをディスプレイに用いると、ゲート電極が表示面から透けて見える場合には表示面に干渉縞、モアレ模様等が生じやすく画質の低下を招きやすい。本発明のスイッチング素子は、ゲート電極の開口部の配列が適度な不規則性を有しているため、こうした干渉縞やモアレ模様の発生を抑制できる。   When the radius of the opening is about 0.5 to 1 μm, interference with visible light or the like tends to occur if the opening has a uniform pattern over the entire surface of the gate electrode. When an array of switching elements having such an opening is used for a display, when the gate electrode can be seen through the display surface, interference fringes, moire patterns, etc. are likely to occur on the display surface, and image quality is likely to deteriorate. The switching element of the present invention can suppress the occurrence of such interference fringes and moire patterns because the arrangement of the openings of the gate electrode has an appropriate irregularity.

SIT(1)においては、ゲート電極4は有機電荷輸送性物質層5,5’とショットキー接合される。有機電荷輸送性物質層5,5’がp型半導体の場合、ゲート電極4の材質としては仕事関数の小さな物質が好ましく、好ましい例としてはアルミニウム、アルミニウム合金等が挙げられる。有機電荷輸送性物質層5,5’がn型半導体の場合、ゲート電極4の材質としては仕事関数の大きな物質が好ましく、好ましい例としては金、白金、ITO、フッ素ドープされた酸化スズ等が挙げられる。   In the SIT (1), the gate electrode 4 is Schottky joined with the organic charge transporting material layers 5 and 5 '. In the case where the organic charge transporting material layers 5 and 5 'are p-type semiconductors, the material of the gate electrode 4 is preferably a material having a small work function, and preferable examples include aluminum and aluminum alloys. When the organic charge transporting material layers 5 and 5 'are n-type semiconductors, the material of the gate electrode 4 is preferably a material having a high work function. Preferred examples include gold, platinum, ITO, fluorine-doped tin oxide, and the like. Can be mentioned.

(2) SIT(2)
図3は本発明の有機スイッチング素子の別の例であるSIT(2)の代表的な素子構造を示す。SIT(2)はソース電極3とドレイン電極2とからなる電極対を備え、電極間にこれら電極対と接触することなく多孔質シート状のゲート電極4が形成されている。ドレイン電極2とゲート電極4の間には、ドレイン電極2側からホール輸送性有機電荷輸送性物質層(p型半導体層)6および電子輸送性有機電荷輸送性物質層(n型半導体層)7が順次充填、積層されており、かつドレイン電極2、p型半導体層6、n型半導体層7およびゲート電極4と、ソース電極3の間にはゲート電極側から電子輸送性有機電荷輸送性物質層(n型半導体層)7’およびホール輸送性有機電荷輸送性物質層(p型半導体層)6’が順次充填、積層されている。さらに、ドレイン電極2、p型半導体層6、n型半導体層7およびゲート電極4はn型半導体層7’により被覆され、p型半導体層6’とは直接接触しない。さらに、ドレイン電極2、p型半導体層6、n型半導体層7およびゲート電極4は実質的に同じ位置に貫通孔を有し、これらの貫通孔は共通の貫通孔を形成している。p型半導体層6’およびソース電極3は貫通孔の位置でドレイン電極2に向かって突起する突起状構造を有する。
(2) SIT (2)
FIG. 3 shows a typical element structure of SIT (2) which is another example of the organic switching element of the present invention. SIT (2) includes an electrode pair composed of a source electrode 3 and a drain electrode 2, and a porous sheet-like gate electrode 4 is formed between the electrodes without contacting the electrode pair. Between the drain electrode 2 and the gate electrode 4, a hole transporting organic charge transporting material layer (p-type semiconductor layer) 6 and an electron transporting organic charge transporting material layer (n-type semiconductor layer) 7 from the drain electrode 2 side. Are sequentially filled and stacked, and between the drain electrode 2, the p-type semiconductor layer 6, the n-type semiconductor layer 7 and the gate electrode 4, and the source electrode 3, an electron transporting organic charge transporting material is formed from the gate electrode side. A layer (n-type semiconductor layer) 7 ′ and a hole transporting organic charge transporting material layer (p-type semiconductor layer) 6 ′ are sequentially filled and laminated. Further, the drain electrode 2, the p-type semiconductor layer 6, the n-type semiconductor layer 7 and the gate electrode 4 are covered with the n-type semiconductor layer 7 ′ and are not in direct contact with the p-type semiconductor layer 6 ′. Furthermore, the drain electrode 2, the p-type semiconductor layer 6, the n-type semiconductor layer 7 and the gate electrode 4 have through holes at substantially the same position, and these through holes form a common through hole. The p-type semiconductor layer 6 ′ and the source electrode 3 have a protruding structure protruding toward the drain electrode 2 at the position of the through hole.

ホール輸送性有機電荷輸送性物質層6,6’および電子輸送性有機電荷輸送性物質層7,7’としては、SIT(1)の有機電荷輸送性物質層5,5’と同様の材料を用いることができる。ホール輸送性有機電荷輸送性物質層6と6’、および電子輸送性有機電荷輸送性物質層7と7’の構成材料はそれぞれ同じでも異なっていてもよい。ソース電極3およびドレイン電極2の材質、形状および厚さはSIT(1)と同様でよい。ゲート電極4の形状、厚さ、ゲート電極からドレイン電極にかけて形成される貫通孔およびその開口部の構造はSIT(1)と同様でよい。   As the hole transporting organic charge transporting material layers 6 and 6 ′ and the electron transporting organic charge transporting material layers 7 and 7 ′, the same materials as those of the organic charge transporting material layers 5 and 5 ′ of SIT (1) are used. Can be used. The constituent materials of the hole transporting organic charge transporting material layers 6 and 6 'and the electron transporting organic charge transporting material layers 7 and 7' may be the same or different. The material, shape and thickness of the source electrode 3 and the drain electrode 2 may be the same as those of the SIT (1). The shape and thickness of the gate electrode 4 and the structure of the through hole formed from the gate electrode to the drain electrode and the opening thereof may be the same as in SIT (1).

(3) SIT(1)’およびSIT(2)’
図5は本発明のスイッチング素子の製造方法により作製されたスイッチング素子の一例であるドレイン電極に貫通孔のないSIT(1)’の代表的な素子構造を示す。後述の製造方法を用いることにより、従来から提案されているドレイン電極に貫通孔のないSIT型スイッチング素子を容易に効率よく製造できる。すなわち、SIT(1)’のゲート電極の貫通孔は後述の液中超音波処理による薄膜の機械的選択剥離法を用いて形成される。SIT(1)’は、ドレイン電極2に貫通孔がないこと以外はSIT(1)と同様の構造を有し、素子を構成するのに用いる材料もSIT(1)と同様である。
(3) SIT (1) 'and SIT (2)'
FIG. 5 shows a typical element structure of SIT (1) ′ having no through hole in the drain electrode, which is an example of the switching element manufactured by the method for manufacturing a switching element of the present invention. By using the manufacturing method described later, it is possible to easily and efficiently manufacture a conventionally proposed SIT type switching element having no through hole in the drain electrode. That is, the through-hole of the gate electrode of SIT (1) ′ is formed using a mechanical selective peeling method of a thin film by submerged ultrasonic treatment described later. SIT (1) ′ has the same structure as SIT (1) except that the drain electrode 2 has no through-hole, and the material used to form the element is the same as SIT (1).

図6は本発明のスイッチング素子の製造方法により作製されたスイッチング素子の別の例であるドレイン電極に貫通孔のないSIT(2)’の代表的な素子構造を示す。SIT(2)’のゲート電極の貫通孔は、SIT(1)’と同様に後述の液中超音波処理による薄膜の機械的選択剥離法を用いて形成される。SIT(2)’は、ドレイン電極2およびホール輸送性有機電荷輸送性物質層6に貫通孔がないこと以外はSIT(2)と同様の構造を有し、素子を構成するのに用いる材料もSIT(2)と同様である。   FIG. 6 shows a typical element structure of SIT (2) ′ having no through hole in the drain electrode, which is another example of the switching element manufactured by the method for manufacturing a switching element of the present invention. The through hole of the gate electrode of SIT (2) ′ is formed by using a mechanical selective peeling method of a thin film by submerged ultrasonic treatment, which will be described later, as in SIT (1) ′. SIT (2) ′ has the same structure as SIT (2) except that the drain electrode 2 and the hole transporting organic charge transporting material layer 6 do not have through-holes. Same as SIT (2).

SIT(1)およびSIT(2)の有機スイッチング素子は、SIT(1)’およびSIT(2)’の有機スイッチング素子に比べ、キャリヤの流れがゲート電極に集中するため、ON/OFF比が良好である。   SIT (1) and SIT (2) organic switching elements have a better ON / OFF ratio than the SIT (1) 'and SIT (2)' organic switching elements because the carrier flow is concentrated on the gate electrode. It is.

[B] 電界効果型トランジスタ(FET)
図4は本発明の有機スイッチング素子のさらに別の例であるFETの代表的な素子構造を示す。FETはソース電極3とゲート電極4とからなる電極対を備え、電極間にこれらの電極対と接触することなく多孔質シート状のドレイン電極2が挿入されている。ドレイン電極2の一方の面はゲート電極上に設けられたゲート絶縁層8と接しており、他方の面は絶縁体層9と接している。絶縁体層9はドレイン電極2に形成された貫通孔と実質的に同じ位置に貫通孔を有し、これらの貫通孔は共通の貫通孔を形成している。ソース電極3とゲート絶縁層8の間および絶縁体層9とドレイン電極2に設けられた貫通孔には有機電荷輸送性物質層5が充填されている。ソース電極3は貫通孔の位置でゲート電極4へ向かって突起する突起状構造を有する。
[B] Field Effect Transistor (FET)
FIG. 4 shows a typical element structure of an FET which is still another example of the organic switching element of the present invention. The FET includes an electrode pair composed of a source electrode 3 and a gate electrode 4, and a porous sheet-shaped drain electrode 2 is inserted between the electrodes without contacting the electrode pair. One surface of the drain electrode 2 is in contact with the gate insulating layer 8 provided on the gate electrode, and the other surface is in contact with the insulator layer 9. The insulator layer 9 has through holes at substantially the same positions as the through holes formed in the drain electrode 2, and these through holes form a common through hole. A through hole provided between the source electrode 3 and the gate insulating layer 8 and in the insulator layer 9 and the drain electrode 2 is filled with the organic charge transporting material layer 5. The source electrode 3 has a protruding structure protruding toward the gate electrode 4 at the position of the through hole.

有機電荷輸送性物質層5としては、SIT(1)と同様の物質を用いることができる。ソース電極3、ドレイン電極2およびゲート電極4の材質は、十分な導電性を有すれば材質は特に限定されず、金、銀、鋼、白金、ニッケル、タングステン、アルミニウム、これらの合金等の金属類、ITO、フッ素ドープされた酸化スズ、酸化バナジウム等の金属酸化物類、グラファイト、n型またはp型にドーピングされたダイヤモンド、シリコンや化合物半導体類、ポリアニリン類、ポリチオフェン類、ポリピロール類等の共役性高分子化合物を含む有機導電材料等を用いることができる。   As the organic charge transporting material layer 5, the same material as SIT (1) can be used. The material of the source electrode 3, the drain electrode 2 and the gate electrode 4 is not particularly limited as long as it has sufficient conductivity, and is a metal such as gold, silver, steel, platinum, nickel, tungsten, aluminum, and alloys thereof. Metal oxides such as ITO, fluorine-doped tin oxide, vanadium oxide, graphite, diamond doped with n-type or p-type, silicon and compound semiconductors, polyanilines, polythiophenes, polypyrroles, etc. An organic conductive material containing a conductive polymer compound can be used.

ソース電極3およびドレイン電極2の形状、厚さ、貫通孔のサイズおよび配置等はSIT(1)と同様であってよい。ゲート電極4の形状は特に限定されず、シート状、メッシュ状、多孔質状、線状、ドット状、櫛状等であってよいが、図4に示すようにシート状の平板電極であるのが好ましい。   The shape and thickness of the source electrode 3 and the drain electrode 2, the size and arrangement of the through holes, and the like may be the same as in SIT (1). The shape of the gate electrode 4 is not particularly limited, and may be a sheet shape, a mesh shape, a porous shape, a linear shape, a dot shape, a comb shape, or the like, but is a sheet-like flat plate electrode as shown in FIG. Is preferred.

ゲート絶縁層8はゲート電極4とドレイン電極2および有機電荷輸送性物質層5を絶縁するために設置される。その材質は絶縁性のものであれば特に限定されず、ポリイミド類等の有機高分子膜、ケイ素酸化物、アルミナ、酸化タンタル等の金属酸化物等が好ましい。ゲート絶縁層8が金属酸化膜の場合、多孔質化したゲート電極表面に酸化膜を新たに成膜してもよいし、ゲート電極をアルミニウム、タンタル等で形成し、ゲート電極表面を酸化して表面酸化層を形成してもよい。ゲート絶縁層8は駆動電圧を低減するため誘電率が高い方がより好ましい。   The gate insulating layer 8 is provided to insulate the gate electrode 4 from the drain electrode 2 and the organic charge transporting material layer 5. The material is not particularly limited as long as it is insulative, and organic polymer films such as polyimides, metal oxides such as silicon oxide, alumina, and tantalum oxide are preferable. When the gate insulating layer 8 is a metal oxide film, an oxide film may be newly formed on the porous gate electrode surface, or the gate electrode may be formed of aluminum, tantalum, etc., and the gate electrode surface may be oxidized. A surface oxide layer may be formed. The gate insulating layer 8 preferably has a higher dielectric constant in order to reduce the driving voltage.

ゲート絶縁層8の膜厚は特には限定されないが、10〜100 nmが好ましく、20〜50 nmがより好ましい。薄すぎると十分な絶縁機能を具備するのが難しく、厚すぎると駆動電圧が大きくなる等の問題が生ずる。   The film thickness of the gate insulating layer 8 is not particularly limited, but is preferably 10 to 100 nm, and more preferably 20 to 50 nm. If it is too thin, it is difficult to provide a sufficient insulation function, and if it is too thick, problems such as an increase in driving voltage occur.

絶縁体層9はスイッチング素子の寄生容量を低減するため、低誘電率の絶縁性物質を用いるのが好ましい。絶縁性物質としては、ポリイミド類等の高分子材料やSiO2等の無機材料が挙げられる。なかでもポリイミド類や、ナノメートルオーダーの空孔を有するポリイミド、SiO2等の多孔質膜等が好ましい。 The insulator layer 9 is preferably made of an insulating material having a low dielectric constant in order to reduce the parasitic capacitance of the switching element. Examples of the insulating substance include polymer materials such as polyimides and inorganic materials such as SiO 2 . Of these, polyimides, polyimide having pores on the order of nanometers, porous films such as SiO 2 are preferable.

[2] 有機スイッチング素子の製造方法
本発明の有機スイッチング素子の製造方法は、ドレイン電極、ゲート電極およびこれらの電極の上下に設けられた絶縁体層、半導体層等の機能性薄膜が有する共通の貫通孔の形成方法に特徴を有する。
[2] Manufacturing method of organic switching element The manufacturing method of the organic switching element of the present invention includes a drain electrode, a gate electrode, and a common thin film having functional thin films such as an insulator layer and a semiconductor layer provided above and below these electrodes. It has a feature in a method for forming a through hole.

有機スイッチング素子が有する貫通孔の形成方法は、主に二つの工程からなる。第一の工程は、複数の貫通孔によるパターン形成された薄膜を基板上に形成する工程である。例えば基板上に付着させた微粒子をシャドーマスクとして用い、微粒子の上から蒸着等の手段により薄膜を形成した後、微粒子を除去することによってパターン形成された薄膜を形成する。第二の工程は、第一の工程で形成したパターン形成薄膜と共通の貫通孔を有する機能層を複数層積層する工程である。例えばパターン形成した薄膜上に蒸着等の手段により機能層を複数層積層し、液中超音波処理を行うことによりパターン形成薄膜の貫通孔領域を選択的に剥離、除去し、共通の貫通孔を有する積層薄膜構造を形成する。以下工程ごとにさらに詳細に説明する。   The through hole forming method of the organic switching element mainly includes two steps. The first step is a step of forming a thin film patterned with a plurality of through holes on a substrate. For example, using a fine particle adhered on a substrate as a shadow mask, a thin film is formed on the fine particle by means such as vapor deposition, and then the fine film is removed to form a patterned thin film. The second step is a step of laminating a plurality of functional layers having through holes common to the pattern forming thin film formed in the first step. For example, by laminating a plurality of functional layers on a patterned thin film by means such as vapor deposition, and performing ultrasonic treatment in liquid, the through-hole region of the patterned thin film is selectively peeled off and removed to have a common through-hole. A laminated thin film structure is formed. Hereinafter, it demonstrates in detail for every process.

(1) 第一の工程
第一の工程は、複数の貫通孔を有するパターン形成された薄膜を基板上に形成する工程である。本工程は、例えばスパッタリング法、蒸着法、めっき法、塗布法等の薄膜パターンニング方法を用いることができ、これらの方法は薄膜形成を行う材料の性質等によって適宜選択することができる。
(1) First Step The first step is a step of forming a patterned thin film having a plurality of through holes on a substrate. For this step, for example, a thin film patterning method such as a sputtering method, a vapor deposition method, a plating method, or a coating method can be used, and these methods can be appropriately selected depending on the properties of the material for forming the thin film.

特に好ましいパターン形成法は、微粒子を蒸着時のシャドーマスクとして用いる方法である。従来の、ゲート電極蒸着時にスリット状の蒸着マスクからの「にじみ」等を利用してキャリアチャネルとなるゲート電極ギャップを作製する方法では、横方向に制御して作製できるゲート電極構造が10μmオーダーとなる。これでは、素子面積に占めるゲート電極で遮蔽された領域の割合が大きくなり素子の有効面積が十分でなく、ギャップ幅が大きくなりギャップ中央部のコンダクタンスがゲート電圧で変調されない領域が生じ、電流のオン/オフ比が小さくなってしまう等の問題が生じやすい。そこで、微粒子を基板に分散して付着させ蒸着マスクとすることにより微細孔を多数有する薄膜を形成し、ナノスケールのSITを多数並列に作製する。具体的には図7に示すように、基板1の上に微粒子分散溶液を塗布して微粒子11を付着させ、その上から薄膜12を真空蒸着した後に、微粒子11を適当な溶媒中で超音波により除去する。   A particularly preferable pattern forming method is a method in which fine particles are used as a shadow mask during vapor deposition. In the conventional method of forming a gate electrode gap that becomes a carrier channel by utilizing “bleeding” or the like from a slit-shaped deposition mask at the time of gate electrode deposition, the gate electrode structure that can be fabricated by controlling in the lateral direction is on the order of 10 μm. Become. As a result, the ratio of the area shielded by the gate electrode in the element area increases, the effective area of the element is not sufficient, the gap width increases, and a region where the conductance at the center of the gap is not modulated by the gate voltage is generated. Problems such as a low on / off ratio are likely to occur. Therefore, a thin film having a large number of fine holes is formed by dispersing and adhering fine particles to a substrate to form a vapor deposition mask, and a large number of nanoscale SITs are produced in parallel. Specifically, as shown in FIG. 7, a fine particle dispersion solution is applied onto a substrate 1 to deposit fine particles 11, and after a thin film 12 is vacuum-deposited thereon, the fine particles 11 are ultrasonicated in a suitable solvent. To remove.

ここで用いる微粒子は、ポリスチレン等のポリマー微粒子またはシリカ等の無機微粒子のいずれでもよく、また無機微粒子表面をポリマーでコートした有機・無機複合微粒子でも良い。付着強度は微粒子の形状および表面処理法によって変化するため、制御性良く分散付着し、かつ液中超音波処理によって完全に除去可能な付着強度を得るには適当な形状を有し、かつ適当な表面処理が施された微粒子を用いる。微粒子の形状は球状、楕円球状、多面体等が好ましく、球状がより好ましい。また、微粒子のサイズによって薄膜に形成される微細孔のサイズが決定されるので、素子の設計に適したサイズの単分散粒子または目的とするサイズ分布を有する粒子を選択する。   The fine particles used here may be either polymer fine particles such as polystyrene or inorganic fine particles such as silica, or may be organic / inorganic composite fine particles whose surfaces are coated with a polymer. Adhesion strength varies depending on the shape of the fine particles and the surface treatment method. Therefore, it has a suitable shape to obtain dispersion strength that can be dispersed and adhered with good controllability and can be completely removed by ultrasonic treatment in liquid. Fine particles that have been treated are used. The shape of the fine particles is preferably spherical, elliptical, or polyhedral, and more preferably spherical. Further, since the size of the micropores formed in the thin film is determined by the size of the fine particles, monodisperse particles having a size suitable for device design or particles having a desired size distribution are selected.

微粒子を基板に付着させる方法は、微粒子の分散液を基板表面に均一に塗布できる方法であれば特に限定されず、バーコート法、スキージ塗布法、スピンコート法、インクジェット法、スプレー法等を用いることができる。中でも比較的小面積に均一に処理を行うのであればスピンコート法が好ましく、大面積に均一に処理を行うのであればスプレー法が好ましい。   The method for attaching the fine particles to the substrate is not particularly limited as long as the fine particle dispersion can be uniformly applied to the substrate surface, and a bar coating method, a squeegee coating method, a spin coating method, an ink jet method, a spray method, or the like is used. be able to. Among them, the spin coating method is preferable if the treatment is performed uniformly over a relatively small area, and the spray method is preferable if the treatment is performed uniformly over a large area.

分散液は、処理プロセス中微粒子を安定して分散させることができる溶媒を用い、塗布方法に応じて適切な濃度に調整する。例えば、スピンコート法によって塗布する場合は0.001〜30質量%、好ましくは0.01〜10質量%の範囲で分散液の微粒子濃度を調節する。分散液の濃度と塗布量で、付着粒子の密度を制御し、結果として薄膜に形成される微細孔の開口率および開口分布を制御する。微粒子の分散性を良くするため適当な界面活性剤を添加してもよい。   The dispersion is adjusted to an appropriate concentration according to the coating method using a solvent that can stably disperse the fine particles during the treatment process. For example, when applying by spin coating, the fine particle concentration of the dispersion is adjusted in the range of 0.001 to 30% by mass, preferably 0.01 to 10% by mass. The density of the adhering particles is controlled by the concentration of the dispersion and the coating amount, and as a result, the aperture ratio and aperture distribution of the micropores formed in the thin film are controlled. An appropriate surfactant may be added to improve the dispersibility of the fine particles.

基板表面の親疎水性、電荷、凹凸等は微粒子の付着力に大きく影響を与えるので、これらを制御する必要がある。ただし、有機膜上に微粒子を付着させる場合は、有機膜の機能を損なわないように、コアシェル化、化学修飾、プラズマ処理等の粒子の表面処理や界面活性剤の添加によって付着力を制御するのが好ましい。   The hydrophilicity / hydrophobicity, charge, unevenness, etc. on the substrate surface have a great influence on the adhesion force of the fine particles, and it is necessary to control them. However, when attaching fine particles on the organic film, the adhesion force is controlled by surface treatment of the particles such as core-shell formation, chemical modification, plasma treatment, and addition of a surfactant so as not to impair the function of the organic film. Is preferred.

(2) 第二の工程
第二の工程は、第一の工程で形成したパターン形成薄膜と共通の貫通孔を有する機能層を複数層積層する工程である。具体的には、図8に示すように、パターン形成薄膜13上に蒸着等の薄膜形成手段によって機能性膜14, 15を複数層積層し、液中超音波処理によりパターン形成薄膜の貫通孔領域を選択的に剥離、除去する。薄膜形成法としては、真空蒸着法、スパッタ法、スプレー法等の各種方法が適用可能であり、これらの方法は使用する材料に応じて適宜選択することができる。
(2) Second Step The second step is a step of laminating a plurality of functional layers having through holes common to the pattern forming thin film formed in the first step. Specifically, as shown in FIG. 8, a plurality of functional films 14 and 15 are laminated on the patterned thin film 13 by thin film forming means such as vapor deposition, and through-hole regions of the patterned thin film are formed by ultrasonic treatment in liquid. Strip and remove selectively. As the thin film formation method, various methods such as a vacuum deposition method, a sputtering method, and a spray method can be applied, and these methods can be appropriately selected depending on the material to be used.

積層する膜の厚さは、素子動作のための設計的観点と機械的選択剥離のための感度や選択比によって材料ごとに最適値を選択する。有機膜を剥離する場合は、剥離能を高めるためにその上に超音波感受層として金属膜または金属酸化物膜を形成するのが好ましい。これらの超音波感受層は、ゲート電極を兼ねることができる。   The thickness of the laminated film is selected for each material according to the design viewpoint for device operation and the sensitivity and selectivity for mechanical selective peeling. In the case of peeling the organic film, it is preferable to form a metal film or a metal oxide film as an ultrasonic sensitive layer on the organic film in order to improve the peeling ability. These ultrasonic sensitive layers can also serve as gate electrodes.

液中超音波処理に用いる溶媒としては、微粒子を分散させることができ、かつ素子に形成する有機膜や金属膜の機能を損なわない溶媒を選択する。例えば、形成する膜が有機溶媒に溶解しにくい材料で微粒子が親水性であれば、親水性の有機溶媒を用いる。剥離能および選択性を高めるため、必要に応じて洗浄液の温度や超音波の強度および周波数を選択する。超音波の周波数としては100 Hz〜100 MHzが好ましく、1kHz〜10 MHzがより好ましい。広範囲にわたる複数の周波数の超音波を同時に照射したり、順次周波数を切り替えて照射したりするのも効果的である。   As the solvent used for the ultrasonic treatment in the liquid, a solvent that can disperse the fine particles and does not impair the function of the organic film or metal film formed on the element is selected. For example, if the film to be formed is a material that is difficult to dissolve in an organic solvent and the fine particles are hydrophilic, a hydrophilic organic solvent is used. In order to enhance the peelability and selectivity, the temperature of the cleaning liquid and the intensity and frequency of the ultrasonic wave are selected as necessary. The frequency of the ultrasonic wave is preferably 100 Hz to 100 MHz, and more preferably 1 kHz to 10 MHz. It is also effective to irradiate ultrasonic waves of a plurality of frequencies over a wide range at the same time, or to switch the frequencies sequentially and irradiate.

以上の第一および第二の工程によって、微小貫通孔を多数有する薄膜積層構造体を形成することができる。さらに上記剥離方法を用いたスイッチング素子の製造方法について説明する。なお、以下に示す工程では基板側をドレイン電極としているが、逆に基板側がソース電極となっていても勿論構わない。   By the first and second steps described above, a thin film laminated structure having a large number of minute through holes can be formed. Furthermore, the manufacturing method of the switching element using the said peeling method is demonstrated. In the steps shown below, the substrate side is used as the drain electrode. However, the substrate side may be used as the source electrode.

[A] SIT(1)の製造方法
工程(1) ドレイン電極の形成
図9はSIT(1)の製造方法の概略を示す。以下の方法により基板1上にドレイン電極2を形成し、必要に応じてドレイン電極2に配線パターンをパターニングする。まず、基板1上にスピンコーティング法、ディッピング法、インクジェット等による塗布法等によって微粒子を付着させる。必要に応じて加熱処理等を施し、微粒子を基板1上に固定する。この微粒子をシャドーマスクとしてドレイン電極2を蒸着し、微粒子を除去して貫通孔を形成する。ドレイン電極2を形成するこの工程は上記の第一の工程に相当する。ドレイン電極2は、例えばITO膜等をスパッタリング法によって形成したり、Pt、Au、Pd、Ag、Cu、Ni、Co、In、W等の金属膜を蒸着法、スパッタリング法、めっき等によって形成する。またポリアニリン、ポリピロール、ポリチオフェン等の導電性高分子膜を、塗布、電界重合法等によって形成してもよい。
[A] SIT (1) Manufacturing Method Step (1) Formation of Drain Electrode FIG. 9 shows an outline of the manufacturing method of SIT (1). A drain electrode 2 is formed on the substrate 1 by the following method, and a wiring pattern is patterned on the drain electrode 2 as necessary. First, fine particles are deposited on the substrate 1 by a spin coating method, a dipping method, a coating method using an ink jet or the like. If necessary, heat treatment or the like is performed to fix the fine particles on the substrate 1. Using this fine particle as a shadow mask, the drain electrode 2 is vapor-deposited, and the fine particle is removed to form a through hole. This step of forming the drain electrode 2 corresponds to the first step described above. For the drain electrode 2, for example, an ITO film or the like is formed by a sputtering method, or a metal film such as Pt, Au, Pd, Ag, Cu, Ni, Co, In, or W is formed by an evaporation method, a sputtering method, plating, or the like. . Alternatively, a conductive polymer film such as polyaniline, polypyrrole, or polythiophene may be formed by coating, electric field polymerization, or the like.

工程(2) ゲート電極の形成
ドレイン電極2上にCVD、蒸着、塗布、めっき、LPD法等によって有機電荷輸送性物質層5を形成する。このときドレイン電極2の貫通孔内部にも有機電荷輸送性物質層5を充填する。次に、有機電荷輸送性物質層5上にゲート電極4を形成する。有機電荷輸送性物質としてp型の有機共役性高分子材料等を用いる場合は、ゲート電極4としてアルミニウム等の仕事関数の小さな金属膜を蒸着法等によって形成するのが好ましい。併せて必要に応じてゲート電極4を所望の配線パターンにパターンニングする。パターンニング後、液中超音波処理によってドレイン電極2の貫通孔部分を除去し、有機電荷輸送性物質層5およびゲート電極4に貫通孔を形成する。この工程は上記の第二の工程に相当する。
Step (2) Formation of Gate Electrode An organic charge transporting material layer 5 is formed on the drain electrode 2 by CVD, vapor deposition, coating, plating, LPD method or the like. At this time, the organic charge transporting material layer 5 is also filled in the through hole of the drain electrode 2. Next, the gate electrode 4 is formed on the organic charge transporting material layer 5. When a p-type organic conjugated polymer material or the like is used as the organic charge transporting substance, it is preferable to form a metal film having a small work function such as aluminum as the gate electrode 4 by vapor deposition or the like. At the same time, the gate electrode 4 is patterned into a desired wiring pattern as necessary. After patterning, the through-hole part of the drain electrode 2 is removed by ultrasonic treatment in liquid, and a through-hole is formed in the organic charge transporting material layer 5 and the gate electrode 4. This step corresponds to the second step described above.

工程(3) 有機電荷輸送性物質層の形成
CVD、蒸着、塗布、めっき、LPD法等によって有機電荷輸送性物質層5’を形成する。このとき貫通孔内部にも有機電荷輸送性物質層5’を充填する。
Process (3) Formation of organic charge transport material layer
The organic charge transporting material layer 5 ′ is formed by CVD, vapor deposition, coating, plating, LPD method or the like. At this time, the organic charge transporting material layer 5 ′ is also filled in the through hole.

工程(4) ソース電極の形成
有機電荷輸送性物質層5’の上にスパッタリング法、蒸着法、めっき、LPD法等により、好ましくは有機電荷輸送性物質層5’へのダメージが少ない蒸着法によりソース電極3を形成する。併せて必要に応じてソース電極3を所望の配線パターンにパターニングしてスイッチング素子を完成する。
Step (4) Formation of source electrode Sputtering method, vapor deposition method, plating, LPD method, etc. on the organic charge transporting material layer 5 ′, preferably by a vapor deposition method with little damage to the organic charge transporting material layer 5 ′. A source electrode 3 is formed. At the same time, the source electrode 3 is patterned into a desired wiring pattern as necessary to complete the switching element.

[B] SIT(2)の製造方法
図10はSIT(2)の製造方法の概略を示す。SIT(2)の工程(1)は上記SIT(1)の工程(1)と同じである。
[B] Manufacturing Method of SIT (2) FIG. 10 shows an outline of a manufacturing method of SIT (2). Step (1) of SIT (2) is the same as step (1) of SIT (1).

工程(2) ゲート電極の形成
ドレイン電極2上にCVD、蒸着、塗布、めっき、LPD法等により、p型有機電荷輸送性物質層6を形成する。このときドレイン電極2の貫通孔内部にもp型有機電荷輸送性物質層6を充填する。次に、p型有機電荷輸送性物質層6上にCVD、蒸着、塗布、めっき、LPD法等により、好ましくは有機電荷輸送性物質層へのダメージが少ない蒸着法によりn型有機電荷輸送性物質層7を形成する。さらにn型有機電荷輸送性物質層7上にゲート電極4を形成する。この場合、金、白金、ITO、フッ素ドープされた酸化スズ等の仕事関数の大きな物質からなる薄膜を蒸着法等によって形成する。併せて必要に応じてゲート電極4を所望の配線パターンにパターンニングする。パターンニング後、液中超音波処理によってドレイン電極2の貫通孔部分を除去し、有機電荷輸送性物質層6,7およびゲート電極4に貫通孔を形成する。この工程は上記の第二の工程に相当する。
Step (2) Formation of Gate Electrode A p-type organic charge transporting material layer 6 is formed on the drain electrode 2 by CVD, vapor deposition, coating, plating, LPD method or the like. At this time, the p-type organic charge transporting material layer 6 is also filled in the through hole of the drain electrode 2. Next, an n-type organic charge transporting material is formed on the p-type organic charge transporting material layer 6 by CVD, vapor deposition, coating, plating, LPD method, etc., preferably by a vapor deposition method with little damage to the organic charge transporting material layer. Layer 7 is formed. Further, the gate electrode 4 is formed on the n-type organic charge transporting material layer 7. In this case, a thin film made of a material having a large work function such as gold, platinum, ITO, or fluorine-doped tin oxide is formed by vapor deposition or the like. At the same time, the gate electrode 4 is patterned into a desired wiring pattern as necessary. After patterning, the through-hole portion of the drain electrode 2 is removed by ultrasonic treatment in the liquid, and through-holes are formed in the organic charge transporting material layers 6 and 7 and the gate electrode 4. This step corresponds to the second step described above.

工程(3) n型有機電荷輸送性物質層の形成
CVD、蒸着、塗布、めっき、LPD法等によって、n型有機電荷輸送性物質層7’を形成する。このとき貫通孔内部にもn型有機電荷輸送性物質層7’を充填する。
Step (3) Formation of n-type organic charge transport material layer
The n-type organic charge transporting material layer 7 ′ is formed by CVD, vapor deposition, coating, plating, LPD method or the like. At this time, the n-type organic charge transporting material layer 7 ′ is also filled in the through hole.

工程(4) p型有機電荷輸送性物質層の形成
CVD、蒸着、塗布、めっき、LPD法等によりn型有機電荷輸送性物質層7’上にp型有機電荷輸送性物質層6’を形成する。
Process (4) Formation of p-type organic charge transport material layer
A p-type organic charge transporting material layer 6 ′ is formed on the n-type organic charge transporting material layer 7 ′ by CVD, vapor deposition, coating, plating, LPD method or the like.

工程(5) ソース電極の形成
p型有機電荷輸送性物質層6’の上にスパッタリング法、蒸着法、めっき、LPD法等により、好ましくは有機電荷輸送性物質層へのダメージが少ない蒸着法によりソース電極3を形成する。併せて必要に応じてソース電極3を所望の配線パターンにパターニングしてスイッチング素子を完成する。
Process (5) Source electrode formation
The source electrode 3 is formed on the p-type organic charge transporting material layer 6 ′ by sputtering, vapor deposition, plating, LPD, or the like, preferably by vapor deposition that causes little damage to the organic charge transporting material layer. At the same time, the source electrode 3 is patterned into a desired wiring pattern as necessary to complete the switching element.

[C] FETの製造方法
工程(1) ゲート電極の形成
図11はFETの製造方法の概略を示す。基板1上にゲート電極4を形成し、必要に応じてゲート電極4に配線パターンをパターニングする。ゲート電極4は、例えばITO膜等をスパッタリング法によって形成したり、Pt、Au、Pd、Ag、Cu、Ni、Co、In、W等の金属膜を蒸着法、スパッタリング法、めっき等によって形成する。またポリアニリン、ポリピロール、ポリチオフェン等の導電性高分子膜を、塗布、電界重合法等によって形成してもよい。
[C] FET Manufacturing Method Step (1) Formation of Gate Electrode FIG. 11 shows an outline of the FET manufacturing method. A gate electrode 4 is formed on the substrate 1, and a wiring pattern is patterned on the gate electrode 4 as necessary. For the gate electrode 4, for example, an ITO film or the like is formed by a sputtering method, or a metal film such as Pt, Au, Pd, Ag, Cu, Ni, Co, In, or W is formed by an evaporation method, a sputtering method, plating, or the like. . Alternatively, a conductive polymer film such as polyaniline, polypyrrole, or polythiophene may be formed by coating, electric field polymerization, or the like.

工程(2) ゲート絶縁層の形成
ゲート電極4上にゲート絶縁層8を形成する。例えば、SiO2膜等をスパッタリング法、CVD法、LPD法等により形成したり、ポリイミド膜を塗布法、蒸着法、電着法等によって形成する。あるいは単に加熱処理等によりゲート電極表面に表面酸化層を形成し、ゲート絶縁層8としてもよい。
Step (2) Formation of Gate Insulating Layer A gate insulating layer 8 is formed on the gate electrode 4. For example, a SiO 2 film or the like is formed by a sputtering method, a CVD method, an LPD method, or the like, or a polyimide film is formed by a coating method, a vapor deposition method, an electrodeposition method, or the like. Alternatively, a surface oxide layer may be formed on the gate electrode surface simply by heat treatment or the like to form the gate insulating layer 8.

工程(3) ドレイン電極の形成
ゲート絶縁層8上に上記SIT(1)の製造方法の工程(1)と同様の方法でドレイン電極2を形成する。
Step (3) Formation of Drain Electrode The drain electrode 2 is formed on the gate insulating layer 8 by the same method as in the step (1) of the manufacturing method of the SIT (1).

工程(4) 絶縁体層の形成
ドレイン電極2上に上記FETの製造方法の工程(2)と同様にして絶縁体薄膜9を形成する。この絶縁体薄膜9に貫通孔を設ける方法は上記SIT(1)の製造方法の工程(2)と同様である。工程(5)〜(6)は、SIT(1)の製造方法の工程(3)〜(4)と同様である。
Step (4) Formation of Insulator Layer An insulator thin film 9 is formed on the drain electrode 2 in the same manner as in step (2) of the FET manufacturing method. A method of providing a through hole in the insulator thin film 9 is the same as the step (2) of the manufacturing method of the SIT (1). Steps (5) to (6) are the same as steps (3) to (4) of the method for producing SIT (1).

[D] SIT(1)’の製造方法
工程(1) ドレイン電極の形成
図12はSIT(1)’の製造方法の概略を示す。基板1上にドレイン電極2を形成し、上記SIT(1)の製造方法の工程(1)と同様にして必要に応じてドレイン電極2に配線パターンをパターンニングする。
[D] Manufacturing Method Step of SIT (1) ′ (1) Formation of Drain Electrode FIG. 12 shows an outline of a manufacturing method of SIT (1) ′. A drain electrode 2 is formed on the substrate 1, and a wiring pattern is patterned on the drain electrode 2 as necessary in the same manner as in the step (1) of the manufacturing method of the SIT (1).

工程(2) ゲート電極の形成
ドレイン電極2上に塗布法(スプレー法等)等によって離形剤を付着させる。離形剤は、液中超音波処理による薄膜剥離を行う際に、剥離部位の選択性を発現させるために用いる。従って、離形剤の付着面積を小さくし、均一に付着させるのが好ましい。離形剤はドレイン電極2と有機電荷輸送性物質層5との密着力を小さくできるものなら特に限定されず、オイル、シリコーン、フッ素系界面活性剤等を用いることができる。離形剤を付着させたドレイン電極上に、CVD、蒸着、塗布、めっき、LPD法等によって有機電荷輸送性物質層5を形成する。次に、有機電荷輸送性物質層5上にゲート電極4を形成する。有機電荷輸送性物質層5としてp型の有機共役性高分子材料等を用いる場合、ゲート電極4としてアルミニウム等の仕事関数の小さな金属膜を蒸着法等によって形成する。併せて必要に応じてゲート電極4を所望の配線パターンにパターンニングする。パターンニング後、液中超音波処理によって離形剤付着部分を除去し、有機電荷輸送性物質層5およびゲート電極4に貫通孔を形成する。この工程は上記の第二の工程に相当する。工程(3)〜(4)は、SIT(1)の製造方法の工程(3)〜(4)と同様である。
Step (2) Formation of Gate Electrode A release agent is attached on the drain electrode 2 by a coating method (spray method or the like). The mold release agent is used to develop the selectivity of the peeling site when performing thin film peeling by ultrasonic treatment in liquid. Therefore, it is preferable to reduce the adhesion area of the release agent and make it adhere uniformly. The release agent is not particularly limited as long as it can reduce the adhesion between the drain electrode 2 and the organic charge transporting material layer 5, and oil, silicone, fluorine-based surfactant, and the like can be used. An organic charge transporting material layer 5 is formed on the drain electrode to which the release agent is attached by CVD, vapor deposition, coating, plating, LPD method or the like. Next, the gate electrode 4 is formed on the organic charge transporting material layer 5. When a p-type organic conjugated polymer material or the like is used as the organic charge transporting material layer 5, a metal film having a small work function such as aluminum is formed as the gate electrode 4 by vapor deposition or the like. At the same time, the gate electrode 4 is patterned into a desired wiring pattern as necessary. After patterning, the release agent adhering portion is removed by ultrasonic treatment in the liquid, and through holes are formed in the organic charge transporting material layer 5 and the gate electrode 4. This step corresponds to the second step described above. Steps (3) to (4) are the same as steps (3) to (4) of the manufacturing method of SIT (1).

[E] SIT(2)’の製造方法
工程(1) ドレイン電極の形成
図13は工程(1)はSIT(2)’の製造方法の概略を示す。工程(1)は上記SIT(1)’の製造方法の工程(1)と同様である。
[E] Manufacturing Method Step (1) of SIT (2) ′ Formation of Drain Electrode FIG. 13 shows an outline of the manufacturing method of SIT (2) ′. Step (1) is the same as step (1) of the production method of SIT (1) ′.

工程(2) ゲート電極の形成
ドレイン電極2上に、CVD、蒸着、塗布、めっき、LPD法等によってp型の有機電荷輸送性物質層6を形成する。次に、p型有機電荷輸送性物質層6上に離形剤を付着させる。付着方法、離形剤の材料等は、SIT(1)’の製造方法の工程(2)と同様である。離形剤を付着させたp型有機電荷輸送性物質層6上にCVD、蒸着、塗布、めっき、LPD法等により、好ましくは電荷輸送性物質層へのダメージが少ない蒸着法によりn型有機電荷輸送性物質層7を形成する。さらにn型有機電荷輸送性物質層7上にゲート電極4を形成する。この場合、金、白金、ITO、フッ素ドープされた酸化スズ等の仕事関数の大きな物質の薄膜を蒸着法等によって形成する。併せて必要に応じてゲート電極4を所望の配線パターンにパターンニングする。パターンニング後、液中超音波処理によって離形剤付着部分を除去し、n型有機電荷輸送性物質層7およびゲート電極4に貫通孔を形成する。この工程は上記の第二の工程に相当する。工程(3)〜工程(5)は、SIT(2)の製造方法の工程(3)〜(5)と同様である。
Step (2) Formation of Gate Electrode A p-type organic charge transporting material layer 6 is formed on the drain electrode 2 by CVD, vapor deposition, coating, plating, LPD method or the like. Next, a release agent is deposited on the p-type organic charge transporting material layer 6. The attachment method, release agent material, and the like are the same as in step (2) of the manufacturing method of SIT (1) ′. On the p-type organic charge transporting material layer 6 to which the release agent is attached, the n-type organic charge is preferably deposited by CVD, vapor deposition, coating, plating, LPD method, etc., preferably by the vapor deposition method with little damage to the charge transporting material layer. A transportable material layer 7 is formed. Further, the gate electrode 4 is formed on the n-type organic charge transporting material layer 7. In this case, a thin film of a substance having a high work function such as gold, platinum, ITO, or fluorine-doped tin oxide is formed by a vapor deposition method or the like. At the same time, the gate electrode 4 is patterned into a desired wiring pattern as necessary. After patterning, the part to which the release agent is attached is removed by ultrasonic treatment in the liquid, and through holes are formed in the n-type organic charge transporting material layer 7 and the gate electrode 4. This step corresponds to the second step described above. Steps (3) to (5) are the same as steps (3) to (5) of the method for producing SIT (2).

[3] スイッチング素子アレイ
上述のスイッチング素子をマトリックス状に配置し、液晶ディスプレイ、電気泳動ディスプレイ、エレクトロクロミック(EC)ディスプレイ、ELディスプレイ等の表示装置駆動用のスイッチング素子アレイを構成することができる。スイッチング素子の配置、使用する配線等は公知であってよい。図14はECディスプレイを駆動するためのスイッチング素子アレイの一例を示す配線図であり、図15はその素子配置である。
[3] Switching element array The above-described switching elements can be arranged in a matrix to form a switching element array for driving a display device such as a liquid crystal display, an electrophoretic display, an electrochromic (EC) display, and an EL display. The arrangement of the switching elements, the wiring used, etc. may be known. FIG. 14 is a wiring diagram showing an example of a switching element array for driving an EC display, and FIG. 15 shows its element arrangement.

図14において、走査線18と信号線19とが格子状に配線されており、それぞれにスイッチング素子16が接続されている。さらにそれぞれのスイッチング素子にはEC素子17が接続されている。図15において、走査線18と信号線19とが格子状に配線されており、走査線18上にスイッチング素子16が配置されており、スイッチング素子16の上方にEC素子17が配置されている。   In FIG. 14, scanning lines 18 and signal lines 19 are wired in a lattice pattern, and a switching element 16 is connected to each of them. Further, an EC element 17 is connected to each switching element. In FIG. 15, scanning lines 18 and signal lines 19 are wired in a grid pattern, a switching element 16 is disposed on the scanning line 18, and an EC element 17 is disposed above the switching element 16.

このようなECディスプレイ等の電流駆動型の表示素子を駆動するスイッチング素子アレイの場合、図15の配置図とは異なり、スイッチング素子を表示素子の背後に積層する配置も好ましい。このようなスイッチング素子アレイは、通常のフォトリソグラフイー工程と、前述した貫通孔の形成工程を適宜組み合わせることによって製造可能である。   In the case of such a switching element array that drives a current-driven display element such as an EC display, an arrangement in which the switching element is stacked behind the display element is preferable, unlike the arrangement diagram of FIG. Such a switching element array can be manufactured by appropriately combining a normal photolithography process and the above-described through-hole forming process.

本発明によるスイッチング素子は、ディスプレイの表示素子を駆動するスイッチング素子として有用である。本発明のスイッチング素子を用いるディスプレイの例としては、液晶ディスプレイ、ELディスプレイ、PDLCディスプレイ、電気泳動ディスプレイ等が挙げられる。また本発明のスイッチング素子は、ICタグ、RFタグ、ICカード、メモリ、各種センサー(ガスセンサー、pHセンサー等)等の各種の電子デバイスに用いることができる。   The switching element according to the present invention is useful as a switching element for driving a display element of a display. Examples of the display using the switching element of the present invention include a liquid crystal display, an EL display, a PDLC display, and an electrophoretic display. The switching element of the present invention can be used for various electronic devices such as an IC tag, an RF tag, an IC card, a memory, and various sensors (gas sensor, pH sensor, etc.).

本発明を以下の実施例によりさらに詳細に説明するが、本発明はそれらに限定されるものではない。   The present invention will be described in more detail with reference to the following examples, but the present invention is not limited thereto.

実施例1
(1) SIT(1)型スイッチング素子の製造
図9に示す工程に従ってSIT(1)型スイッチング素子を作製した。まずガラスの表面に酸化シリコンによるアンダーコート膜を設けた基板上に、粒径130 nmのポリスチレンラテックス分散液をスピンコートにより塗布し、乾燥後ドレイン電極として金およびアンダーコート層としてクロムをそれぞれ真空蒸着法により計40 nmの膜厚で製膜した。その際、あらかじめ所望のパターンを形成した蒸着マスクを用いるマスク蒸着法によってドレイン電極のパターンを形成した。その後メタノール中で超音波照射してポリスチレンラテックスを除去し、基板1上に多孔質化したドレイン電極(金薄膜)2を作製した(工程(1))。得られた多孔質膜を原子間力顕微鏡(AFM)で観察したところ、孔径が約130 nmの空隙が多数形成されているのを確認した。
Example 1
(1) Manufacture of SIT (1) type switching element A SIT (1) type switching element was manufactured according to the process shown in FIG. First, a polystyrene latex dispersion with a particle size of 130 nm was applied by spin coating on a substrate with an undercoat film made of silicon oxide on the glass surface. After drying, gold was vapor-deposited as a drain electrode and chromium as an undercoat layer. A total film thickness of 40 nm was formed by this method. At that time, a drain electrode pattern was formed by a mask vapor deposition method using a vapor deposition mask in which a desired pattern was previously formed. Thereafter, the polystyrene latex was removed by ultrasonic irradiation in methanol to prepare a porous drain electrode (gold thin film) 2 on the substrate 1 (step (1)). When the obtained porous film was observed with an atomic force microscope (AFM), it was confirmed that many voids having a pore diameter of about 130 nm were formed.

次いでこのドレイン電極2上のトランジスタ部にマスク蒸着法を用いて銅フタロシアニンを膜厚80 nmで製膜し、有機電荷輸送性物質層5を形成した。さらにこの有機電荷輸送性層の上に、ドレイン電極2とほぼ同じパターンの蒸着マスクを用い、マスク蒸着法により膜厚25 nmのアルミニウム膜を製膜し、ゲート電極前駆体膜とした。これをメタノール中で超音波照射し、有機電荷輸送性物質層5が基板1に直接接している部分、すなわちドレイン電極の貫通孔部分の銅フタロシアニン膜およびアルミニウム膜を選択的に除去し、ゲート電極4を含む多孔質化した積層膜を形成した(工程(2))。   Next, copper phthalocyanine was formed into a film thickness of 80 nm on the transistor portion on the drain electrode 2 by using a mask vapor deposition method to form an organic charge transporting material layer 5. Further, an aluminum film having a film thickness of 25 nm was formed on the organic charge transporting layer by a mask vapor deposition method using a vapor deposition mask having almost the same pattern as that of the drain electrode 2 to obtain a gate electrode precursor film. This is irradiated with ultrasonic waves in methanol to selectively remove the portion where the organic charge transporting material layer 5 is in direct contact with the substrate 1, that is, the copper phthalocyanine film and the aluminum film in the through hole portion of the drain electrode, and the gate electrode. A porous laminated film containing 4 was formed (step (2)).

ゲート電極4上に上記のパターンとほぼ同じパターンの蒸着マスクを用い、マスク蒸着法により銅フタロシアニンを膜厚160 nmで製膜し、有機電荷輸送性物質層5’を形成した(工程3)。有機電荷輸送性物質層5’の上に所望のパターンを形成した蒸着マスクを用い、マスク蒸着法により金を膜厚30 nmで製膜し、ソース電極3とした(工程(4))。さらに、素子全体に保護膜としてPMMA溶液をバーコーターを用いて塗布し、SIT(1)型スイッチング素子を作製した。   Using a vapor deposition mask having the same pattern as the above pattern on the gate electrode 4, copper phthalocyanine was formed to a thickness of 160 nm by a mask vapor deposition method to form an organic charge transporting material layer 5 '(step 3). Using a vapor deposition mask in which a desired pattern was formed on the organic charge transporting material layer 5 ', gold was deposited to a film thickness of 30 nm by the mask vapor deposition method to form the source electrode 3 (step (4)). Furthermore, a PMMA solution was applied to the entire device as a protective film using a bar coater to produce a SIT (1) type switching device.

得られたスイッチング素子の特性を調べたところ、ソース電極およびドレイン電極間に2V印加した際の電流密度が0.1 A/cm2、ソース電極およびドレイン電極間電流のON/0FF比(ION/I0FF)が104以上であり、EC素子等の駆動用として良好な特性が得られた。 When the characteristics of the obtained switching element were investigated, the current density when 2 V was applied between the source electrode and the drain electrode was 0.1 A / cm 2 , and the ON / 0FF ratio of the current between the source electrode and the drain electrode (I ON / I 0FF ) was 10 4 or more, and good characteristics were obtained for driving EC elements and the like.

実施例2
SIT(2)型スイッチング素子の製造方法
図10に示す工程に従ってSIT(2)型スイッチング素子を作製した。まず、ガラスの表面に酸化シリコンによるアンダーコート膜を設けた基板1上に、粒径150 nmのポリスチレンラテックス分散液をスピンコートにより塗布し、乾燥後さらにドレイン電極として金およびアンダーコート層としてクロムをそれぞれ真空蒸着法により計40 nmの膜厚で製膜した。その際、あらかじめ所望のパターンを形成した蒸着マスクを用い、マスク蒸着法によってドレイン電極2のパターンを形成した。その後メタノール中で超音波照射してポリスチレンラテックスを除去し、基板1上に多孔質化したドレイン電極(金薄膜)2を作製した(工程(1))。多孔質膜を原子間力顕微鏡(AFM)で観察したところ、孔径が約150 nmの空隙が多数形成されているのを確認した。
Example 2
Manufacturing Method of SIT (2) Type Switching Element A SIT (2) type switching element was produced according to the process shown in FIG. First, a polystyrene latex dispersion liquid having a particle size of 150 nm is applied by spin coating on a substrate 1 having an undercoat film made of silicon oxide on the surface of glass. After drying, gold is used as a drain electrode and chromium is used as an undercoat layer. Each was formed into a film with a total thickness of 40 nm by a vacuum deposition method. In that case, the pattern of the drain electrode 2 was formed by the mask vapor deposition method using the vapor deposition mask which formed the desired pattern previously. Thereafter, the polystyrene latex was removed by ultrasonic irradiation in methanol to prepare a porous drain electrode (gold thin film) 2 on the substrate 1 (step (1)). When the porous film was observed with an atomic force microscope (AFM), it was confirmed that many voids having a pore diameter of about 150 nm were formed.

次いでドレイン電極2上のトランジスタ部にドレイン電極2とほぼ同じパターンの蒸着マスクを用い、マスク蒸着法により銅フタロシアニンを膜厚80 nmで製膜し、p型有機電荷輸送性物質層6を形成した。さらにN, N’-ビス(パーフルオロプロピルメチル)-ナフタレンテトラカルボキシリックジイミド(NTCDI)を上記のパターンとほぼ同じパターンの蒸着マスクを用い、マスク蒸着法により膜厚20 nmで製膜し、n型有機電荷輸送性物質層7を形成した。   Next, a p-type organic charge transporting material layer 6 was formed by depositing copper phthalocyanine with a film thickness of 80 nm by a mask vapor deposition method using a vapor deposition mask having almost the same pattern as the drain electrode 2 on the transistor portion on the drain electrode 2. . Furthermore, N, N'-bis (perfluoropropylmethyl) -naphthalenetetracarboxyldiimide (NTCDI) was deposited at a film thickness of 20 nm by a mask vapor deposition method using a vapor deposition mask having almost the same pattern as above, and n Type organic charge transporting material layer 7 was formed.

さらにn型有機電荷輸送性物質層7の上に上記のパターンとほぼ同じパターンの蒸着マスクを用い、マスク蒸着法により膜厚25 nmのアルミニウム膜を製膜し、ゲート電極前駆体膜とした。これをメタノール中で超音波照射し、p型有機電荷輸送性物質層6が基板に直接接している部分、すなわちドレイン電極の貫通孔部分の銅フタロシアニン膜、NTCDI膜およびアルミニウム膜を選択的に除去し、ゲート電極4を含む多孔質化した積層膜を形成した(工程(2))。   Furthermore, an aluminum film having a film thickness of 25 nm was formed on the n-type organic charge transporting material layer 7 by a mask vapor deposition method using a vapor deposition mask having almost the same pattern as the above pattern, to obtain a gate electrode precursor film. This is irradiated with ultrasonic waves in methanol to selectively remove the portion where the p-type organic charge transporting material layer 6 is in direct contact with the substrate, that is, the copper phthalocyanine film, the NTCDI film and the aluminum film in the through hole portion of the drain electrode. Then, a porous laminated film including the gate electrode 4 was formed (step (2)).

ゲート電極上に上記のパターンとほぼ同じパターンの蒸着マスクを用い、マスク蒸着法によりNTCDIを膜厚20 nmで製膜し、n型有機電荷輸送性物質層7’を形成した(工程3)。さらに、上記のパターンとほぼ同じパターンの蒸着マスクを用い、マスク蒸着法により銅フタロシアニンを膜厚140 nmで製膜し、p型有機電荷輸送性物質層6’を形成した(工程(4))。   Using an evaporation mask having the same pattern as the above pattern on the gate electrode, NTCDI was deposited to a thickness of 20 nm by a mask evaporation method to form an n-type organic charge transporting material layer 7 '(step 3). Further, using a vapor deposition mask having almost the same pattern as the above pattern, copper phthalocyanine was formed with a film thickness of 140 nm by a mask vapor deposition method to form a p-type organic charge transporting material layer 6 ′ (step (4)). .

p型有機電荷輸送性物質層6’の上に所望のパターンを形成した蒸着マスクを用い、マスク蒸着法により金を30 nmの膜厚で製膜し、ソース電極3を形成した(工程(5))。さらに、素子全体に保護膜としてPMMA溶液をバーコーターを用いて塗布し、SIT(2)型スイッチング素子を作製した。   Using a vapor deposition mask in which a desired pattern was formed on the p-type organic charge transporting material layer 6 ′, gold was deposited to a thickness of 30 nm by mask vapor deposition to form the source electrode 3 (step (5 )). Further, a PMMA solution was applied to the entire device as a protective film using a bar coater to produce a SIT (2) type switching device.

得られたスイッチング素子の特性を調べたところ、ソース電極およびドレイン電極間に5V印加した際の電流密度が0.1A/cm2、ソース電極およびドレイン電極間電流のON/0FF比(ION/I0FF)が105以上であり、EC素子等の駆動用として良好な特性が得られた。 When the characteristics of the obtained switching element were examined, the current density when 5 V was applied between the source electrode and the drain electrode was 0.1 A / cm 2 , and the ON / 0FF ratio of the current between the source electrode and the drain electrode (I ON / I 0FF ) was 10 5 or more, and good characteristics were obtained for driving EC elements and the like.

実施例3
FET型スイッチング素子の製造
図11に示す工程に従ってFET型スイッチング素子を作製した。まず、ガラスの表面に酸化シリコンによるアンダーコート膜を設けた基板1上に、アルミニウムをスパッタ法により膜厚100 nmで製膜した。次いでフォトリソグラフィー工程およびウェットエッチング工程により所望の形状にパターンニングし、ゲート電極4を形成した(工程(1))。次いで酸化シリコンをスパッタ法により膜厚50 nmで製膜し、ゲート絶縁層8を形成した(工程(2))。
Example 3
Production of FET-type switching element An FET-type switching element was produced according to the process shown in FIG. First, aluminum was formed to a thickness of 100 nm by sputtering on a substrate 1 having a glass surface provided with an undercoat film made of silicon oxide. Subsequently, the gate electrode 4 was formed by patterning into a desired shape by a photolithography process and a wet etching process (process (1)). Next, silicon oxide was formed to a thickness of 50 nm by sputtering to form the gate insulating layer 8 (step (2)).

ゲート絶縁層8上に、粒径200 nmのポリスチレンラテックス分散液をスピンコートにより塗布し、乾燥後ドレイン電極として金およびアンダーコート層としてクロムをそれぞれ真空蒸着法により計40 nmの膜厚で製膜した。その後メタノール中で超音波照射してポリスチレンラテックスを除去し、多孔質化したドレイン電極(金薄膜)2を得た。得られた多孔質膜を原子間力顕微鏡(AFM)で観察したところ、孔径が約200 nmの空隙が多数形成されているのを確認した。次いでフオトリソグラフイー工程およびウェットエッチング工程により所望の形状にパターニングしてドレイン電極2を形成した(工程(3))。   A polystyrene latex dispersion with a particle size of 200 nm is applied onto the gate insulating layer 8 by spin coating, and after drying, gold is formed as a drain electrode and chromium is formed as an undercoat layer to a total thickness of 40 nm by vacuum deposition. did. Thereafter, the latex latex was removed by ultrasonic irradiation in methanol to obtain a porous drain electrode (gold thin film) 2. When the obtained porous film was observed with an atomic force microscope (AFM), it was confirmed that many voids having a pore diameter of about 200 nm were formed. Next, the drain electrode 2 was formed by patterning into a desired shape by a photolithographic process and a wet etching process (process (3)).

次いでドレイン電極2上のトランジスタ部にマスク蒸着法によりアラキン酸を膜厚40 nmで製膜し、絶縁体層9を形成した。これをメタノール中で超音波照射し、絶縁体層9がゲート絶縁層8に直接接している部分、すなわちドレイン電極2の貫通孔部分のアラキン酸膜を選択的に除去して、ドレイン電極2を含む多孔質化した積層膜を形成した(工程(4))。   Next, arachidic acid was formed in a film thickness of 40 nm on the transistor portion on the drain electrode 2 by mask vapor deposition to form an insulator layer 9. This is irradiated with ultrasonic waves in methanol, and the portion of the insulator layer 9 in direct contact with the gate insulating layer 8, that is, the arachidic acid film in the through hole portion of the drain electrode 2 is selectively removed, and the drain electrode 2 is removed. A porous laminated film including the same was formed (step (4)).

絶縁体層9上のトランジスタ部にマスク蒸着法により昇華精製したペンタセンを膜厚40 nmで製膜し、有機電荷輸送性物質層5を形成した(工程(5))。有機電荷輸送性物質層5上に所望のパターンを形成した蒸着マスクを用い、マスク蒸着法により金を膜厚50 nmで製膜し、ソース電極3を形成した(工程(6))。さらに、素子全体に保護膜としてPMMA溶液をバーコーターを用いて塗布し、FET型スイッチング素子を作製した。   Pentacene purified by sublimation by mask vapor deposition was formed on the transistor portion on the insulator layer 9 with a film thickness of 40 nm to form the organic charge transporting material layer 5 (step (5)). Using a vapor deposition mask in which a desired pattern was formed on the organic charge transporting material layer 5, gold was deposited to a film thickness of 50 nm by a mask vapor deposition method to form the source electrode 3 (step (6)). Furthermore, a PMMA solution was applied to the entire device as a protective film using a bar coater to produce an FET type switching device.

得られたスイッチング素子の特性を調べたところ、ソース電極およびドレイン電極間に10 V印加した際の電流密度が0.8A/cm2、ソース電極およびドレイン電極間電流のON/0FF比(ION/I0FF)が106以上であり、EC素子等の駆動用として良好な特性が得られた。 When the characteristics of the obtained switching element were examined, the current density when applying 10 V between the source electrode and the drain electrode was 0.8 A / cm 2 , and the ON / 0FF ratio of the current between the source electrode and the drain electrode (I ON / I 0FF ) was 10 6 or more, and good characteristics were obtained for driving EC elements and the like.

実施例4
SIT(1)’型スイッチング素子の製造
図12に示す工程に従ってSIT(1)’型スイッチング素子を作製した。まず、ガラスの表面に酸化シリコンによるアンダーコート膜を設けた基板1上に、ドレイン電極として金およびアンダーコート層としてクロムをそれぞれ真空蒸着法により計40 nmの膜厚で製膜した。その際、あらかじめ所望のパターンを形成した蒸着マスクを用い、マスク蒸着法によってドレイン電極2のパターンを形成した(工程(1))。
Example 4
Manufacture of SIT (1) '-type switching element A SIT (1)'-type switching element was produced according to the process shown in FIG. First, gold was formed as a drain electrode and chromium was formed as an undercoat layer with a film thickness of 40 nm in total by a vacuum deposition method on a substrate 1 provided with an undercoat film made of silicon oxide on a glass surface. At that time, a pattern of the drain electrode 2 was formed by a mask vapor deposition method using a vapor deposition mask in which a desired pattern was formed in advance (step (1)).

ドレイン電極2上に、スプレー法によってシリコンオイルを付着させた後、このドレイン電極上のトランジスタ部にマスク蒸着法を用いて銅フタロシアニンを膜厚80 nmで製膜し、有機電荷輸送性物質層5を形成した。   After silicon oil is deposited on the drain electrode 2 by spraying, copper phthalocyanine is deposited to a thickness of 80 nm on the transistor portion on the drain electrode by using a mask vapor deposition method, and the organic charge transporting material layer 5 is formed. Formed.

さらに有機電荷輸送性物質層5上に上記のパターンとほぼ同じパターンの蒸着マスクを用い、マスク蒸着法により膜厚25 nmのアルミニウム膜を製膜し、ゲート電極前駆体膜とした。これをメタノール中で超音波照射し、有機電荷輸送性物質層5がドレイン電極2上に付着したシリコンオイルに直接接している部分の銅フタロシアニン膜およびアルミニウム膜を選択的に除去して、ゲート電極4を含む多孔質化した積層膜を形成した(工程(2))。   Further, an aluminum film having a film thickness of 25 nm was formed on the organic charge transporting material layer 5 by a mask vapor deposition method using a vapor deposition mask having almost the same pattern as the above pattern, to obtain a gate electrode precursor film. This is irradiated with ultrasonic waves in methanol to selectively remove the copper phthalocyanine film and the aluminum film where the organic charge transporting material layer 5 is in direct contact with the silicon oil adhering to the drain electrode 2 to obtain a gate electrode. A porous laminated film containing 4 was formed (step (2)).

ゲート電極4上に上記のパターンとほぼ同じパターンの蒸着マスクを用い、マスク蒸着法により上層銅フタロシアニンを膜厚160 nmで製膜し、有機電荷輸送性物質層5’を形成した(工程(3))。有機電荷輸送性物質層5’上に所望のパターンを形成した蒸着マスクを用い、マスク蒸着法により金を膜厚30 nmで製膜し、ソース電極3を形成した(工程(4))。さらに、素子全体に保護膜としてPMMA溶液をバーコーターを用いて塗布し、SIT(1)’型スイッチング素子を作製した。   On the gate electrode 4, an upper layer copper phthalocyanine having a film thickness of 160 nm was formed by a mask vapor deposition method using a vapor deposition mask having almost the same pattern as the above pattern to form an organic charge transporting material layer 5 ′ (step (3 )). Using a vapor deposition mask having a desired pattern formed on the organic charge transporting material layer 5 ', gold was deposited to a thickness of 30 nm by mask vapor deposition to form the source electrode 3 (step (4)). Further, a PMMA solution was applied to the entire device as a protective film using a bar coater to produce a SIT (1) 'type switching device.

得られたスイッチング素子の特性は、ソース電極およびドレイン電極間に2V印加した際の電流密度が0.1A/cm2、ソース電極およびドレイン電極間電流のON/0FF比(ION/I0FF)が103であった。 The characteristics of the obtained switching element are that the current density when applying 2 V between the source electrode and the drain electrode is 0.1 A / cm 2 , and the ON / 0FF ratio (I ON / I 0FF ) of the current between the source electrode and the drain electrode is 10 3 was.

実施例5
SIT(2)’型スイッチング素子の製造方法
図13に示す工程に従ってSIT(2)’型スイッチング素子を作製した。まず、ガラスの表面に酸化シリコンによるアンダーコート膜を設けた基板1上に、ドレイン電極として金およびアンダーコート層としてクロムをそれぞれ真空蒸着法により計40 nmの膜厚で製膜した。その際、あらかじめ所望のパターンを形成した蒸着マスクを用い、マスク蒸着法によってドレイン電極2のパターンを形成した(工程(1))。
Example 5
Manufacturing Method of SIT (2) ′-Type Switching Element A SIT (2) ′-type switching element was fabricated according to the process shown in FIG. First, gold was formed as a drain electrode and chromium was formed as an undercoat layer with a film thickness of 40 nm in total by a vacuum deposition method on a substrate 1 provided with an undercoat film made of silicon oxide on a glass surface. At that time, a pattern of the drain electrode 2 was formed by a mask vapor deposition method using a vapor deposition mask in which a desired pattern was formed in advance (step (1)).

次いでドレイン電極2上のトランジスタ部にマスク蒸着法を用いて銅フタロシアニンを膜厚80 nmで製膜し、p型有機電荷輸送性物質層6を形成した。次に、p型有機電荷輸送性物質層6上に、スプレー法によってシリコンオイルを付着させた。さらにN, N'-ビス(パーフルオロプロピルメチル)-ナフタレンテトラカルボキシリックジイミド(NTCDI)を
上記のパターンとほぼ同じパターンの蒸着マスクを用い、マスク蒸着法により膜厚20 nmで製膜してn型有機電荷輸送性物質層7を形成した。
Next, copper phthalocyanine was formed to a thickness of 80 nm on the transistor portion on the drain electrode 2 by using a mask vapor deposition method to form the p-type organic charge transporting material layer 6. Next, silicon oil was deposited on the p-type organic charge transporting material layer 6 by a spray method. Further, N, N'-bis (perfluoropropylmethyl) -naphthalenetetracarboxyldiimide (NTCDI) was deposited to a thickness of 20 nm by a mask vapor deposition method using a vapor deposition mask having almost the same pattern as above. Type organic charge transporting material layer 7 was formed.

さらにn型有機電荷輸送性物質層7の上に上記のパターンとほぼ同じパターンの蒸着マスクを用い、マスク蒸着法により膜厚25 nmのアルミニウム膜を製膜してゲート電極前駆体膜とした。これをメタノール中で超音波照射し、n型有機電荷輸送性物質層7がp型有機電荷輸送性物質層上に付着したシリコンオイルに直接接している部分のNTCDI膜およびアルミニウム膜を選択的に除去して、ゲート電極4を含む多孔質化した積層膜を形成した(工程(2))。   Furthermore, an aluminum film having a film thickness of 25 nm was formed on the n-type organic charge transporting material layer 7 by using a vapor deposition mask having substantially the same pattern as the above pattern, thereby forming a gate electrode precursor film. This is irradiated with ultrasonic waves in methanol, and the n-type organic charge transporting material layer 7 selectively contacts the NTCDI film and the aluminum film in direct contact with the silicon oil deposited on the p-type organic charge transporting material layer. By removing, a porous laminated film including the gate electrode 4 was formed (step (2)).

ゲート電極4上に上記のパターンとほぼ同じパターンの蒸着マスクを用い、マスク蒸着法によりNTCDIを膜厚20 nmで製膜してn型有機電荷輸送性物質層7’を形成した(工程(3))。さらに、マスク蒸着法を用いて銅フタロシアニンを膜厚140 nmで製膜してp型有機電荷輸送性物質層6’を形成した(工程(4))。   An n-type organic charge transporting material layer 7 ′ was formed on the gate electrode 4 by depositing NTCDI with a film thickness of 20 nm by a mask vapor deposition method using a vapor deposition mask having the same pattern as the above pattern (process (3 )). Furthermore, copper phthalocyanine was formed to a film thickness of 140 nm using a mask vapor deposition method to form a p-type organic charge transporting material layer 6 '(step (4)).

p型有機電荷輸送性物質層6’上に所望のパターンを形成した蒸着マスクを用い、マスク蒸着法により金を膜厚30 nmで製膜し、ソース電極3を形成した(工程(5))。さらに、素子全体に保護膜としてPMMA溶液をバーコーターを用いて塗布し、SIT(2)’型スイッチング素子を作製した。   Using a vapor deposition mask having a desired pattern formed on the p-type organic charge transporting material layer 6 ′, gold was deposited to a thickness of 30 nm by mask vapor deposition to form the source electrode 3 (step (5)). . Further, a PMMA solution was applied to the entire device as a protective film using a bar coater to produce a SIT (2) 'type switching device.

得られたスイッチング素子の特性は、ソース電極およびドレイン電極間に5V印加した際の電流密度=0.1A/cm2、ソース電極およびドレイン電極間電流のON/0FF比(ION/I0FF)=104であった。 The characteristics of the obtained switching element are: current density when 5 V is applied between the source electrode and the drain electrode = 0.1 A / cm 2 , ON / 0FF ratio of the current between the source electrode and the drain electrode (I ON / I 0FF ) = 10 was 4 .

実施例6
スイッチング素子アレイの製造方法
以下の方法により図14および図15に示すスイッチング素子アレイを作製した。本実施例のスイッチング素子アレイの製造工程を図16〜図22に示す。
Example 6
Manufacturing Method of Switching Element Array The switching element array shown in FIGS. 14 and 15 was manufactured by the following method. The manufacturing process of the switching element array of the present embodiment is shown in FIGS.

ガラスの表面に酸化シリコンによるアンダーコート膜20を設けた基板上に金を全面に蒸着した後、フォトリソグラフィー工程によりパターニングして、走査線の配線パターン21を形成した(図16)。   Gold was vapor-deposited on the entire surface of a glass substrate provided with an undercoat film 20 made of silicon oxide, and then patterned by a photolithography process to form a scanning line wiring pattern 21 (FIG. 16).

感光性ポリイミド22を塗布した後、走査線上にオフセットされた開口部23を形成した(図17)。次いで粒径80 nmのポリスチレンラテックス分散液をスピンコートにより塗布、乾燥し、さらに金およびアンダーコート層としてクロムをマスク蒸着法により40 nmの膜厚で開口部23に製膜した。その後メタノール中で超音波照射してポリスチレンラテックスを除去し、多孔質化した金薄膜からなるドレイン電極を形成した。次いで銅フタロシアニンを蒸着法により80 nmの膜厚で全面に製膜した。   After applying the photosensitive polyimide 22, an opening 23 offset on the scanning line was formed (FIG. 17). Next, a polystyrene latex dispersion liquid having a particle size of 80 nm was applied by spin coating and dried, and further, chromium was formed as a gold and undercoat layer on the opening 23 with a film thickness of 40 nm by a mask vapor deposition method. Thereafter, the latex latex was removed by ultrasonic irradiation in methanol to form a drain electrode composed of a porous gold thin film. Next, copper phthalocyanine was deposited on the entire surface with a film thickness of 80 nm by vapor deposition.

続いてアルミニウムを全面に蒸着し、ゲート電極前駆体膜24を形成した。これをメタノール中で超音波照射し、有機電荷輸送性物質層が金に直接接していない部分、すなわちドレイン電極の貫通孔部分およびポリイミド上の銅フタロシアニン膜およびアルミニウム膜を選択的に除去し、ゲート電極25を含む多孔質化した積層膜を形成した(図18)。次いで、マスク蒸着により信号線26を形成した(図19)。   Subsequently, aluminum was deposited on the entire surface to form a gate electrode precursor film 24. This is ultrasonically irradiated in methanol to selectively remove the portion where the organic charge transporting material layer is not in direct contact with gold, that is, the through-hole portion of the drain electrode and the copper phthalocyanine film and the aluminum film on the polyimide. A porous laminated film including the electrode 25 was formed (FIG. 18). Next, the signal line 26 was formed by mask vapor deposition (FIG. 19).

続いて銅フタロシアニンをマスク蒸着法により160 nmの膜厚で製膜し、スイッチング素子16の有機電荷輸送性物質層27を形成した(図20)。次に金をマスク蒸着することにより、ソース電極および表示画素電極28を形成した(図21)。さらに感光性ポリイミド29を全面塗布した後、表示画素電極の開口部30を形成した(図22)。   Subsequently, copper phthalocyanine was formed into a film having a thickness of 160 nm by a mask vapor deposition method to form an organic charge transporting material layer 27 of the switching element 16 (FIG. 20). Next, the source electrode and the display pixel electrode 28 were formed by mask vapor deposition of gold (FIG. 21). Further, after the photosensitive polyimide 29 was applied over the entire surface, the opening 30 of the display pixel electrode was formed (FIG. 22).

得られたスイッチング素子アレイはECやEL等の電流型表示装置を駆動するのに十分なスイッチング特性を示した。   The obtained switching element array exhibited sufficient switching characteristics to drive current type display devices such as EC and EL.

国等の委託研究の成果に係る特許出願(平成15年度新エネルギー・産業技術総合開発機構(ナノテクノロジープログラム「機能性カプセル活用フルカラーリライタブルペーパープロジェクト」)に関する委託研究、産業活力再生特別措置法第30条の適用を受けるもの)   Patent application related to the results of commissioned research by the government, etc. (FY2003 New Energy and Industrial Technology Development Organization (Nanotechnology Program “Full Color Rewritable Paper Project Utilizing Functional Capsule”) Subject to the application of the Article)

本発明のスイッチング素子の一例であるSIT(1)の素子構造を示す概略部分断面図である。1 is a schematic partial cross-sectional view showing an element structure of SIT (1) which is an example of a switching element of the present invention. 本発明のスイッチング素子に用いるゲート電極の一例を示す部分平面図である。It is a fragmentary top view which shows an example of the gate electrode used for the switching element of this invention. 本発明のスイッチング素子の別の例であるSIT(2)の素子構造を示す概略部分断面図である。FIG. 10 is a schematic partial cross-sectional view showing an element structure of SIT (2) which is another example of the switching element of the present invention. 本発明のスイッチング素子のさらに別の例であるFETの素子構造を示す概略部分断面図である。It is a general | schematic fragmentary sectional view which shows the element structure of FET which is another example of the switching element of this invention. 本発明のスイッチング素子の製造方法により作製されたスイッチング素子の一例であるSIT(1)’の素子構造を示す概略部分断面図である。1 is a schematic partial cross-sectional view showing an element structure of SIT (1) ′ which is an example of a switching element manufactured by a method for manufacturing a switching element of the present invention. 本発明のスイッチング素子の製造方法により作製されたスイッチング素子の別の例であるSIT(2)’の素子構造を示す概略部分断面図である。FIG. 10 is a schematic partial cross-sectional view showing an element structure of SIT (2) ′ which is another example of the switching element manufactured by the method for manufacturing a switching element of the present invention. 微粒子を蒸着時のシャドーマスクとして微細孔を有する薄膜を形成する方法を示す概略部分断面図である。It is a schematic fragmentary sectional view which shows the method of forming the thin film which has a micropore as a shadow mask at the time of vapor deposition of microparticles | fine-particles. 液中超音波処理による機械的選択剥離法を示す概略部分断面図である。It is a schematic fragmentary sectional view which shows the mechanical selective peeling method by the ultrasonic treatment in a liquid. 本発明のスイッチング素子の製造方法の一例であるSIT(1)の製造方法を示す概略部分断面図である。FIG. 5 is a schematic partial cross-sectional view showing a method for manufacturing SIT (1), which is an example of a method for manufacturing a switching element of the present invention. 本発明のスイッチング素子の製造方法の別の例であるSIT(2)の製造方法を示す概略部分断面図である。FIG. 10 is a schematic partial cross-sectional view showing a method for manufacturing SIT (2), which is another example of a method for manufacturing a switching element of the present invention. 本発明のスイッチング素子の製造方法のさらに別の例であるFETの製造方法を示す概略部分断面図である。It is a general | schematic fragmentary sectional view which shows the manufacturing method of FET which is another example of the manufacturing method of the switching element of this invention. 本発明のスイッチング素子の製造方法のさらに別の例であるSIT(1)’の製造方法を示す概略部分断面図である。FIG. 10 is a schematic partial cross-sectional view showing a method for manufacturing SIT (1) ′, which is still another example of the method for manufacturing a switching element of the present invention. 本発明のスイッチング素子の製造方法のさらに別の例であるSIT(2)’の製造方法を示す概略部分断面図である。It is a general | schematic fragmentary sectional view which shows the manufacturing method of SIT (2) 'which is another example of the manufacturing method of the switching element of this invention. ECディスプレイを駆動するための本発明のスイッチング素子アレイの一例を示す配線図である。It is a wiring diagram which shows an example of the switching element array of this invention for driving an EC display. ECディスプレイを駆動するための本発明のスイッチング素子アレイの一例を示す素子配置図である。It is an element arrangement | positioning figure which shows an example of the switching element array of this invention for driving an EC display. 実施例6のスイッチング素子アレイの製造工程(フォトリソグラフィー工程)を示す概略図である。It is the schematic which shows the manufacturing process (photolithography process) of the switching element array of Example 6. 実施例6のスイッチング素子アレイの製造工程(開口部23の形成工程)を示す概略図である。It is the schematic which shows the manufacturing process (formation process of the opening part 23) of the switching element array of Example 6. FIG. 実施例6のスイッチング素子アレイの製造工程(薄膜の選択剥離工程)を示す概略図である。It is the schematic which shows the manufacturing process (selective peeling process of a thin film) of the switching element array of Example 6. 実施例6のスイッチング素子アレイの製造工程(信号線26の形成工程)を示す概略図である。FIG. 10 is a schematic diagram illustrating a manufacturing process of the switching element array of Example 6 (a process of forming a signal line 26). 実施例6のスイッチング素子アレイの製造工程(有機電荷輸送性物質層27の形成工程)を示す概略図である。FIG. 10 is a schematic view showing a manufacturing process of the switching element array of Example 6 (formation process of the organic charge transporting material layer 27). 実施例6のスイッチング素子アレイの製造工程(ソース電極および表示画素電極の形成工程)を示す概略図である。It is the schematic which shows the manufacturing process (formation process of a source electrode and a display pixel electrode) of the switching element array of Example 6. 実施例6のスイッチング素子アレイの製造工程(開口部30の形成工程)を示す概略図である。It is the schematic which shows the manufacturing process (formation process of the opening part 30) of the switching element array of Example 6. FIG. 従来のSITの構造を示す概略部分断面図である。It is a general | schematic fragmentary sectional view which shows the structure of the conventional SIT.

符号の説明Explanation of symbols

1・・・基板
2・・・ドレイン電極
3・・・ソース電極
4・・・ゲート電極
5,5’・・・有機電荷輸送性物質層(半導体層)
6,6’・・・p型(又はホール輸送性)有機電荷輸送性物質層(p型半導体層)
7,7’・・・n型(又は電子輸送性)有機電荷輸送性物質層(n型半導体層)
8・・・ゲート絶縁層
9・・・絶縁体層
10・・・ゲート電極の開口部
11・・・微粒子
12・・・蒸着膜
13・・・パターン形成薄膜
14・・・機能性薄膜(1)
15・・・機能性薄膜(2)
16・・・スイッチング素子
17・・・EC素子
18・・・走査線
19・・・信号線
20・・・アンダーコート膜
21・・・走査線配線パターン
22・・・ポリイミド膜
23・・・開口部
24・・・ゲート電極前駆体膜
25・・・ゲート電極
26・・・信号線パターン
27・・・電荷輸送性物質層
28・・・ソース電極および表示画素電極
29・・・ポリイミド膜
30・・・表示画素電極の開口部

DESCRIPTION OF SYMBOLS 1 ... Substrate 2 ... Drain electrode 3 ... Source electrode 4 ... Gate electrodes 5, 5 '... Organic charge transporting material layer (semiconductor layer)
6,6 '... p-type (or hole-transporting) organic charge transporting material layer (p-type semiconductor layer)
7,7 '... n-type (or electron transport) organic charge transport material layer (n-type semiconductor layer)
8 ... Gate insulating layer 9 ... Insulator layer
10 ... Opening of gate electrode
11 ... fine particles
12 ... deposition film
13 ... Patterned thin film
14 ・ ・ ・ Functional thin film (1)
15 ... functional thin film (2)
16 ... Switching element
17 ... EC element
18 ... Scanning line
19 ... Signal line
20 ... Undercoat film
21 ... Scanning line wiring pattern
22 ... Polyimide film
23 ・ ・ ・ Opening
24 ・ ・ ・ Gate electrode precursor film
25 ... Gate electrode
26 ... Signal line pattern
27 ... Charge transport material layer
28 ... Source electrode and display pixel electrode
29 ・ ・ ・ Polyimide film
30 ... Opening of display pixel electrode

Claims (15)

ソース電極とドレイン電極からなる電極対と、前記ソース電極と前記ドレイン電極の間に前記電極対と接触していないゲート電極を備えたスイッチング素子であって、前記ゲート電極の一方の面は前記ソース電極に、他方の面は前記ドレイン電極に対向し、前記ゲート電極は前記ソース電極側と前記ドレイン電極側のそれぞれの面に開口部がひとつずつ形成された複数の貫通孔を有し、前記ドレイン電極は前記ゲート電極に形成された前記貫通孔の位置と実質的に同じ位置に、少なくとも前記ゲート電極側に開口部が形成された孔を有し、かつ前記ゲート電極の前記貫通孔、前記ドレイン電極の前記孔および前記電極対間の空隙に電子輸送性またはホール輸送性の有機電荷輸送性物質が少なくとも部分的に充填されていることを特徴とするスイッチング素子。 A switching element comprising an electrode pair comprising a source electrode and a drain electrode, and a gate electrode not in contact with the electrode pair between the source electrode and the drain electrode, wherein one surface of the gate electrode is the source The electrode has the other surface facing the drain electrode, and the gate electrode has a plurality of through holes each having an opening formed on each of the source electrode side and the drain electrode side, and the drain electrode The electrode has a hole having an opening formed at least on the gate electrode side at a position substantially the same as the position of the through hole formed in the gate electrode, and the through hole and the drain of the gate electrode A gap between the hole of the electrode and the gap between the electrode pair is at least partially filled with an electron transporting or hole transporting organic charge transporting substance. Switching element. 請求項1に記載のスイッチング素子において、前記ゲート電極に形成された前記貫通孔および/または前記ドレイン電極に形成された前記孔の孔径が1nm〜10μmであることを特徴とするスイッチング素子。 2. The switching element according to claim 1, wherein a diameter of the through hole formed in the gate electrode and / or the hole formed in the drain electrode is 1 nm to 10 [mu] m. 請求項1または2に記載のスイッチング素子において、前記ゲート電極は電子輸送性の有機電荷輸送性物質層によって被覆され、前記電子輸送性の有機電荷輸送性物質層と前記ドレイン電極の間、および前記電子輸送性の有機電荷輸送性物質層と前記ソース電極の間にホール輸送性の有機電荷輸送性物質層を有することを特徴とするスイッチング素子。 3. The switching element according to claim 1, wherein the gate electrode is covered with an electron transporting organic charge transporting material layer, between the electron transporting organic charge transporting material layer and the drain electrode, and A switching element comprising a hole transporting organic charge transporting material layer between an electron transporting organic charge transporting material layer and the source electrode. ゲート電極とソース電極からなる電極対と、前記ゲート電極と前記ソース電極の間にゲート絶縁層、ドレイン電極および絶縁体層を備えた電界効果型スイッチング素子であって、前記ドレイン電極の一方の面は前記ゲート絶縁層に、他方の面は絶縁体層に接し、前記ドレイン電極は前記ゲート電極側と前記絶縁体層側のそれぞれの面に開口部がひとつずつ形成された複数の貫通孔を有し、前記ドレイン電極の貫通孔およびゲート絶縁層とソース電極の間の空隙に電子輸送性またはホール輸送性の有機電荷輸送性物質が少なくとも部分的に充填されていることを特徴とするスイッチング素子。 A field effect switching element comprising an electrode pair comprising a gate electrode and a source electrode, and a gate insulating layer, a drain electrode and an insulator layer between the gate electrode and the source electrode, wherein one surface of the drain electrode Is in contact with the gate insulating layer, the other surface is in contact with the insulator layer, and the drain electrode has a plurality of through holes each having one opening on each of the gate electrode side and the insulator layer side. The switching element is characterized in that the through hole of the drain electrode and the gap between the gate insulating layer and the source electrode are at least partially filled with an electron transporting or hole transporting organic charge transporting substance. 請求項4に記載のスイッチング素子において、前記絶縁体層は前記ドレイン電極に形成された前記貫通孔の位置と実質的に同じ位置に貫通孔を有することを特徴とするスイッチング素子。 5. The switching element according to claim 4, wherein the insulator layer has a through hole at a position substantially the same as a position of the through hole formed in the drain electrode. 請求項4または5に記載のスイッチング素子において、前記ドレイン電極および/または前記絶縁体層に形成された前記貫通孔の孔径が1nm〜10μmであることを特徴とするスイッチング素子。 6. The switching element according to claim 4, wherein a diameter of the through hole formed in the drain electrode and / or the insulator layer is 1 nm to 10 [mu] m. ソース電極とドレイン電極からなる電極対と、前記ソース電極と前記ドレイン電極の間に前記電極対と接触していないゲート電極を備えたスイッチング素子の製造方法であって、前記ゲート電極のソース電極側とドレイン電極側のそれぞれの面に開口部をひとつずつ有する複数の貫通孔を形成する工程、前記ゲート電極の前記貫通孔に電子輸送性またはホール輸送性の有機電荷輸送性物質を少なくとも部分的に充填する工程、および前記電極対間の空隙に電子輸送性またはホール輸送性の有機電荷輸送性物質を少なくとも部分的に充填する工程を有することを特徴とするスイッチング素子の製造方法。 A method of manufacturing a switching element comprising an electrode pair comprising a source electrode and a drain electrode, and a gate electrode not in contact with the electrode pair between the source electrode and the drain electrode, the source electrode side of the gate electrode Forming a plurality of through holes each having one opening on each surface on the drain electrode side, and at least partially forming an electron transporting or hole transporting organic charge transporting material in the through holes of the gate electrode A method for manufacturing a switching element, comprising: a step of filling, and a step of at least partially filling an organic charge transporting substance having an electron transport property or a hole transport property into a gap between the electrode pair. 請求項7に記載のスイッチング素子の製造方法において、前記ドレイン電極の前記ゲート電極に形成された前記貫通孔の位置と実質的に同じ位置に、少なくとも前記ゲート電極側に開口部を有する孔を形成する工程、および前記ドレイン電極の前記孔に電子輸送性またはホール輸送性の有機電荷輸送性物質を少なくとも部分的に充填する工程を有することを特徴とするスイッチング素子の製造方法。 8. The method of manufacturing a switching element according to claim 7, wherein a hole having an opening at least on the gate electrode side is formed at substantially the same position as the through hole formed in the gate electrode of the drain electrode. And a step of at least partially filling the hole of the drain electrode with an electron transporting or hole transporting organic charge transporting substance. 請求項7または8に記載のスイッチング素子の製造方法において、前記ゲート電極を電子輸送性の有機電荷輸送性物質層によって被覆し、前記電子輸送性の有機電荷輸送性物質層と前記ドレイン電極の間、および前記電子輸送性の有機電荷輸送性物質層と前記ソース電極の間にホール輸送性の有機電荷輸送性物質層を設けることを特徴とするスイッチング素子の製造方法。 9. The method of manufacturing a switching element according to claim 7, wherein the gate electrode is covered with an electron transporting organic charge transporting material layer, and the electron transporting organic charge transporting material layer and the drain electrode are interposed. And a method for producing a switching element, wherein a hole transporting organic charge transporting material layer is provided between the electron transporting organic charge transporting material layer and the source electrode. 請求項7〜9のいずれかに記載のスイッチング素子の製造方法において、前記ゲート電極の前記貫通孔および前記ドレイン電極の前記孔を液中超音波処理による薄膜の機械的選択剥離法により形成することを特徴とするスイッチング素子の製造方法。 10. The method of manufacturing a switching element according to claim 7, wherein the through hole of the gate electrode and the hole of the drain electrode are formed by a thin film mechanical selective peeling method by ultrasonic treatment in liquid. A method for manufacturing a switching element. 請求項10に記載のスイッチング素子の製造方法において、前記機械的選択剥離法を適用する薄膜積層構造体の最上層に超音波感受層を設けることを特徴とするスイッチング素子の製造方法。 11. The method for manufacturing a switching element according to claim 10, wherein an ultrasonic sensitive layer is provided on an uppermost layer of the thin film laminated structure to which the mechanical selective peeling method is applied. 請求項11に記載のスイッチング素子の製造方法において、前記超音波感受層が金属からなることを特徴とするスイッチング素子の製造方法。 12. The method of manufacturing a switching element according to claim 11, wherein the ultrasonic sensitive layer is made of a metal. 請求項7〜12のいずれかに記載のスイッチング素子の製造方法において、微粒子をシャドーマスクする薄膜形成法により前記貫通孔を形成することを特徴とするスイッチング素子の製造方法。 13. The method of manufacturing a switching element according to claim 7, wherein the through hole is formed by a thin film forming method in which fine particles are shadow masked. 請求項13に記載のスイッチング素子の製造方法において、前記微粒子が有機・無機複合体からなることを特徴とするスイッチング素子の製造方法。 14. The method for manufacturing a switching element according to claim 13, wherein the fine particles are made of an organic / inorganic composite. 請求項1〜6のいずれかに記載のスイッチング素子、または請求項7〜14のいずれかに記載の製造方法によって製造されたスイッチング素子を備えてなることを特徴とする表示装置用スイッチング素子アレイ。
A switching element array for a display device, comprising the switching element according to any one of claims 1 to 6 or the switching element produced by the production method according to any one of claims 7 to 14.
JP2003308032A 2003-08-29 2003-08-29 Organic switching device, its manufacturing method, and switching device array for display device Pending JP2005079352A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003308032A JP2005079352A (en) 2003-08-29 2003-08-29 Organic switching device, its manufacturing method, and switching device array for display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003308032A JP2005079352A (en) 2003-08-29 2003-08-29 Organic switching device, its manufacturing method, and switching device array for display device

Publications (1)

Publication Number Publication Date
JP2005079352A true JP2005079352A (en) 2005-03-24

Family

ID=34410617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003308032A Pending JP2005079352A (en) 2003-08-29 2003-08-29 Organic switching device, its manufacturing method, and switching device array for display device

Country Status (1)

Country Link
JP (1) JP2005079352A (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007087974A (en) * 2005-09-16 2007-04-05 Fujifilm Corp Porous thin film deposition substrate, its manufacturing method and switching element
JP2007087976A (en) * 2005-09-16 2007-04-05 Fujifilm Corp Porous thin film deposition substrate, its manufacturing method and switching element
WO2007094164A1 (en) * 2006-02-14 2007-08-23 Nec Corporation Organic thin film transistor and fabrication method thereof
JP2008010565A (en) * 2006-06-28 2008-01-17 Ricoh Co Ltd Semiconductor device
JP2008051512A (en) * 2006-08-22 2008-03-06 Fujifilm Corp Sensor using near field light and its manufacturing method
JP2009076891A (en) * 2007-08-31 2009-04-09 Dainippon Printing Co Ltd Vertical organic transistor, method for manufacturing the same, and light emitting element
EP2051063A2 (en) 2007-10-17 2009-04-22 FUJIFILM Corporation Fluorescence sensor and method for producing thin metal film with apertures to be used by the fluorescence sensor
JP2009522802A (en) * 2006-01-09 2009-06-11 テクニオン リサーチ アンド ディベロップメント ファウンデーション リミティド Transistor structure and manufacturing method thereof
JP2012054479A (en) * 2010-09-02 2012-03-15 Chiba Univ Organic semiconductor device and method of manufacturing the same
KR101202032B1 (en) * 2005-11-03 2012-11-16 엘지디스플레이 주식회사 Thin film transistor, liquid crystal display including the same and method for manufacturing that
CN108496240A (en) * 2015-09-11 2018-09-04 佛罗里达大学研究基金会有限公司 Vertical field-effect transistor
CN109507252A (en) * 2018-10-26 2019-03-22 上海理工大学 The gas sensor of the polymer dispersed liquid crystals of nano zinc oxide rod doping

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007087976A (en) * 2005-09-16 2007-04-05 Fujifilm Corp Porous thin film deposition substrate, its manufacturing method and switching element
JP2007087974A (en) * 2005-09-16 2007-04-05 Fujifilm Corp Porous thin film deposition substrate, its manufacturing method and switching element
KR101202032B1 (en) * 2005-11-03 2012-11-16 엘지디스플레이 주식회사 Thin film transistor, liquid crystal display including the same and method for manufacturing that
JP2009522802A (en) * 2006-01-09 2009-06-11 テクニオン リサーチ アンド ディベロップメント ファウンデーション リミティド Transistor structure and manufacturing method thereof
JP2013175760A (en) * 2006-01-09 2013-09-05 Technion Research And Development Foundation Ltd Transistor structure and method of manufacturing the same
WO2007094164A1 (en) * 2006-02-14 2007-08-23 Nec Corporation Organic thin film transistor and fabrication method thereof
JP2008010565A (en) * 2006-06-28 2008-01-17 Ricoh Co Ltd Semiconductor device
JP2008051512A (en) * 2006-08-22 2008-03-06 Fujifilm Corp Sensor using near field light and its manufacturing method
JP2009076891A (en) * 2007-08-31 2009-04-09 Dainippon Printing Co Ltd Vertical organic transistor, method for manufacturing the same, and light emitting element
EP2051063A2 (en) 2007-10-17 2009-04-22 FUJIFILM Corporation Fluorescence sensor and method for producing thin metal film with apertures to be used by the fluorescence sensor
JP2012054479A (en) * 2010-09-02 2012-03-15 Chiba Univ Organic semiconductor device and method of manufacturing the same
CN108496240A (en) * 2015-09-11 2018-09-04 佛罗里达大学研究基金会有限公司 Vertical field-effect transistor
JP2018534760A (en) * 2015-09-11 2018-11-22 ユニバーシティー オブ フロリダ リサーチ ファウンデーション, インコーポレイテッドUniversity Of Florida Research Foundation, Inc. Vertical field effect transistor
CN109507252A (en) * 2018-10-26 2019-03-22 上海理工大学 The gas sensor of the polymer dispersed liquid crystals of nano zinc oxide rod doping
CN109507252B (en) * 2018-10-26 2021-04-30 上海理工大学 Gas sensor of polymer dispersed liquid crystal doped with nano zinc oxide rod

Similar Documents

Publication Publication Date Title
JP4865999B2 (en) Method for manufacturing field effect transistor
US7385231B2 (en) Porous thin-film-deposition substrate, electron emitting element, methods of producing them, and switching element and display element
US7504709B2 (en) Electronic device, method of manufacturing an electronic device, and electronic apparatus
JP3403136B2 (en) Method for manufacturing switching element, switching element and switching element array
KR100766513B1 (en) Method for manufacturing an organic semiconductor device, as well as organic semiconductor device, electronic device, and electronic apparatus
JP5487421B2 (en) Transistor structure and manufacturing method thereof
JP5476580B2 (en) Vertical organic semiconductor device
JP5145666B2 (en) Electronic device, current control unit, current control device, arithmetic device and display device
US20050121674A1 (en) Organic thin-film transitor and method of manufacturing method thereof
JP2007087974A (en) Porous thin film deposition substrate, its manufacturing method and switching element
US20110204367A1 (en) Semiconductor device, method for manufacturing the same and image display
JP2005079352A (en) Organic switching device, its manufacturing method, and switching device array for display device
JP2005243822A (en) Thin film transistor, method for manufacturing same circuit thereof, electronic device and electronic apparatus
US20090001362A1 (en) Organic Thin Film Transistor and Manufacturing Process the Same
EP2218096B1 (en) Organic transistor, organic transistor array and display apparatus
US20070272653A1 (en) Method for Orientation Treatment of Electronic Functional Material and Thin Film Transistor
EP2156482A1 (en) Reducing defects in electronic switching devices
JP2007087976A (en) Porous thin film deposition substrate, its manufacturing method and switching element
EP1577964B1 (en) Method for the production of an organic vertical field effect transistor
US7105375B2 (en) Reverse printing
JP5481893B2 (en) Organic transistor active substrate, organic transistor active substrate manufacturing method, and electrophoretic display using organic transistor active substrate
JP2006261528A (en) Organic thin film transistor, image display comprising it, and process for fabricating organic thin film transistor
JP2008235607A (en) Thin film transistor, wiring substrate, display unit, and electronic equipment
KR20200044248A (en) Sensors contained CNT semiconductor layer
JP2006060048A (en) Electronic element, its manufacturing method, display method, and arithmetic operation unit