JP2005078467A - Reset method and circuit for digital signal processing circuit - Google Patents
Reset method and circuit for digital signal processing circuit Download PDFInfo
- Publication number
- JP2005078467A JP2005078467A JP2003309590A JP2003309590A JP2005078467A JP 2005078467 A JP2005078467 A JP 2005078467A JP 2003309590 A JP2003309590 A JP 2003309590A JP 2003309590 A JP2003309590 A JP 2003309590A JP 2005078467 A JP2005078467 A JP 2005078467A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power
- reset
- signal processing
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Voltage And Current In General (AREA)
- Electronic Switches (AREA)
Abstract
Description
本発明はリセット方法およびリセット回路に関し、特にデジタル信号処理回路のパワーオン時に各回路をリセット(初期化)するパワーオンリセット技術に関する。 The present invention relates to a reset method and a reset circuit, and more particularly to a power-on reset technique for resetting (initializing) each circuit when a digital signal processing circuit is powered on.
コンピュータを始めとする各種の回路は、動作安定性および信頼性(耐ノイズ特性)等の種々の利点のためにアナログ回路に代りデジタル回路が広く採用されている。デジタル信号処理回路は、一般にクロックの制御下で動作するよう構成されている。デジタル信号処理回路を構成する各回路部分が、動作開始(又はパワーオン)時にリセット(初期化)した後に、各回路部分を安定動作状態にして動作させるためにリセット回路、即ちパワーオンリセット回路を設けている。 In various circuits including computers, digital circuits are widely used instead of analog circuits because of various advantages such as operational stability and reliability (noise resistance characteristics). The digital signal processing circuit is generally configured to operate under the control of a clock. After each circuit part constituting the digital signal processing circuit is reset (initialized) at the start of operation (or power-on), a reset circuit, that is, a power-on reset circuit is provided to operate each circuit part in a stable operation state. Provided.
例えば、コンピュータであるデータ処理装置間で信号の送受信を行うデータバス拡張装置における1つのデータ処理装置からのリセット前の信号で他のデータ処理装置が誤動作する危険を回避するため、データ処理装置でパワーオンリセット信号が有意の間、そのデータ処理装置から他のデータ処理装置へ出力される信号を遮断する技術を開示している(例えば、特許文献1参照。)。
データ信号処理装置を構成する各回路は、必ずしも単一の電源で動作するよう設計されてはいない。使用する回路デバイスの特性等に応じて複数の電源により動作するのが一般的である。一般的な動作電源電圧は、例えば+5.0Vであるが、低消費電力化の要求により、一層低電圧、例えば+3.3Vで動作する回路も設計されている。従って、データ信号処理装置は、複数の異なる動作電圧で動作するのが一般的である。このように異なる動作電圧で動作するデータ信号処理装置のパワーオンリセット回路は、それぞれの動作電源の投入状況を考慮して行う必要がある。 Each circuit constituting the data signal processing apparatus is not necessarily designed to operate with a single power source. It is common to operate with a plurality of power sources according to the characteristics of the circuit device used. A general operating power supply voltage is, for example, + 5.0V. However, a circuit that operates at a lower voltage, for example, + 3.3V is also designed in response to a demand for lower power consumption. Therefore, the data signal processing apparatus generally operates at a plurality of different operating voltages. Thus, the power-on reset circuit of the data signal processing device that operates at different operating voltages needs to be performed in consideration of the power-on state of each operating power source.
図3は、斯かる目的に使用する従来のリセット回路のブロック図を示す。図3のリセット回路(又はパワーオンリセット回路)30は、それぞれ+3.3ボルトおよび+5.0ボルトの電源で動作する回路(以下、3.3V回路および5.0V回路という)31、32およびこれらの電源投入(パワーオン)から一定期間、それぞれ対応する3.3V回路31および5.0V回路32をリセットする3.3Vパワーオンリセット回路33および5.0Vパワーオンリセット回路34を備えている。そして、3.3V回路31および5.0V回路32、31間は、信号線38により相互接続され、電源投入時に信号の受け渡しを行うように構成されている。尚、これら複数の電源電圧は、例えば商用電源又は内蔵電池等からDC−DCコンバータ等を使用して得るのが一般的である。
FIG. 3 shows a block diagram of a conventional reset circuit used for this purpose. The reset circuit (or power-on reset circuit) 30 in FIG. 3 includes circuits (hereinafter referred to as 3.3V circuit and 5.0V circuit) 31 and 32 that operate with power supplies of +3.3 volts and +5.0 volts, respectively. 3.3V power-on
次に、図4のタイミングチャートを参照して、図3に示すリセット回路30の動作を説明する。図4において、(a)は+5.0V電源入力、(b)は5.0Vパワーオンリセット回路34から5.0V回路32へ入力される5Vパワーオンリセット信号、(c)は+3.3Vパワーオンリセット回路33から3.3V回路31へ入力される3.3Vパワーオンリセット信号および(d)は+3.3V電源入力を示す。
Next, the operation of the
図3に示す如く装置内に+5.0Vおよび+3.3Vのように複数の異なる電源が混在する場合には、それぞれの電源にかかる負荷容量が変わると、それぞれの電源が所定電圧に立ち上がるまでに時間差が生じる。この際に、遅れて電源投入される側の回路に電源が投入されるまでの間、先に電源投入されている側の回路との間の信号線から回り込みによる電圧が発生して、電源が投入されていない状態にも拘らず、電源電圧の半分程度の電圧が生じる。 When a plurality of different power sources such as +5.0 V and +3.3 V are mixed in the apparatus as shown in FIG. 3, if the load capacity applied to each power source changes, each power source will rise to a predetermined voltage. A time difference occurs. At this time, until the power is turned on to the circuit that is turned on late, a voltage is generated from the signal line to the circuit that is turned on first, and the power is turned off. Despite not being turned on, a voltage about half the power supply voltage is generated.
図4は、+3.3V電源が+5.0V電源より遅れて投入される場合を示している。図2(a)に示す如く時間t0に+5.0V電源が投入されると、この電源が予め決められた所定電圧(+5.0Vしきい値)を越える時間t1を検出し、この時間t1から時間t2までのTrst2時間は、5.0V回路32の初期化を行うパワーオンリセット信号が、5.0Vパワーオンリセット回路34より出力される。そして、5.0V回路32は、この時間t2の後から動作開始する。同様に、3.3Vパワーオンリセット回路33は、本来、時間t3に+3.3V電源が投入され、3.3Vしきい値を越える時間を検出して、その時間からTrst1の間、3.3V回路31を初期化する3.3Vパワーオンリセット信号を3.3Vパワーオンリセット回路33が発生する。
FIG. 4 shows a case where the + 3.3V power supply is turned on later than the + 5.0V power supply. When the + 5.0V power supply is turned on at time t0 as shown in FIG. 2A, a time t1 when the power supply exceeds a predetermined voltage (+ 5.0V threshold) is detected, and from this time t1 A power-on reset signal for initializing the 5.0V circuit 32 is output from the 5.0V power-on
しかし、5.0V回路32が先に動作開始して+3.3V電源が投入されるまで、時間t2からt3の間は、+3.3V電源に5.0V回路32と3.3V回路31間の信号線38から回り込みが生じる。そこで、3.3Vしきい値付近の電圧が発生しているため、3.3Vパワーオンリセット回路33は、+3.3V電源が投入される前から動作開始する。また、3.3Vパワーオンリセット回路33自身も、+3.3V電源により動作しているために、+3.3V電源が不確定領域にある時間t2からt3の間、回路動作も不確定且つ不安定になり、パワーオンリセット信号の出力も不確定となる。他方、3.3V回路31も+3.3V電源で動作するため、パワーオンリセット信号による確実な回路の初期化をしない状態で、時間t2からt3までの間に動作開始する場合もある。
However, between the time t2 and the time t3 until the 5.0V circuit 32 starts operating and the + 3.3V power supply is turned on, the + 3.3V power supply is connected between the 5.0V circuit 32 and the 3.3
上述の如き従来のリセット回路では、複数の電源が存在する場合に、それぞれの負荷容量の違いによる電圧の立ち上がり時間の差によって、各電源のパワーオンリセット回路の動作が不安定になる。その結果、各電源で動作する回路の適正な初期化が行われない虞があった。従って、本発明の目的は、斯かる従来技術の課題を克服するデジタル信号処理回路のリセット方法およびリセット回路を提供することである。 In the conventional reset circuit as described above, when there are a plurality of power supplies, the operation of the power-on reset circuit of each power supply becomes unstable due to the difference in the rise time of the voltage due to the difference in load capacity. As a result, there is a possibility that proper initialization of a circuit operating with each power supply is not performed. Accordingly, an object of the present invention is to provide a digital signal processing circuit reset method and a reset circuit that overcome the problems of the prior art.
前述の課題を解決するため、本発明によるデジタル信号処理回路のリセット方法およびリセット回路は、次のような特別な構成を採用している。 In order to solve the above-described problems, the digital signal processing circuit reset method and reset circuit according to the present invention employ the following special configuration.
(1)それぞれ電圧の異なる電源から電圧の供給を受けてデジタル信号処理を行うと共に相互に信号線で接続された第1回路および第2回路の電源投入時の回路初期化を行うデジタル信号処理回路のリセット方法において、
前記複数の電源のうち先に立ち上がる電源によりパワーオンリセット回路を動作させ、前記複数の電源の投入時間差による回路動作の不確定を除去するデジタル信号処理回路のリセット方法。
(1) A digital signal processing circuit that performs digital signal processing by receiving voltage supply from power sources having different voltages and initializes the first circuit and the second circuit connected to each other through signal lines when the power is turned on. In the reset method of
A reset method of a digital signal processing circuit, wherein a power-on reset circuit is operated by a power supply that rises first among the plurality of power supplies, and uncertainty of circuit operation due to a difference in turn-on time of the plurality of power supplies is removed.
(2)前記先に立ち上がる電源は、前記複数の電源のうちより電圧の高い電源である上記(1)のデジタル信号処理回路のリセット方法。 (2) The digital signal processing circuit resetting method according to (1), wherein the power source that rises first is a power source having a higher voltage among the plurality of power sources.
(3)それぞれ電源から異なる電圧の供給を受けてデジタル信号処理動作を行うと共に信号線で相互接続された第1回路および第2回路と、それぞれ該第1回路および第2回路の電源投入時に初期化するパワーオンリセット回路とを備えるデジタル信号処理回路のリセット回路において、
前記第1回路および第2回路の電源を監視して、前記第1回路へのパワーオンリセット回路の出力の有効無効を制御する制御信号を出力する判定回路を備えるデジタル信号処理回路のリセット回路。
(3) The first circuit and the second circuit, which are connected to each other by the signal lines while performing the digital signal processing operation by receiving different voltages from the power sources, respectively, and are initialized when the first circuit and the second circuit are turned on, respectively. In a reset circuit of a digital signal processing circuit including a power-on reset circuit
A reset circuit for a digital signal processing circuit, comprising: a determination circuit that monitors a power source of the first circuit and the second circuit and outputs a control signal for controlling validity / invalidity of an output of a power-on reset circuit to the first circuit.
(4)前記判定回路から出力される制御信号は、前記第1回路への電源電圧が判定回路しきい値を超えるとき無効から有効に切り替えられる上記(3)のデジタル信号処理回路のリセット回路。 (4) The reset circuit for the digital signal processing circuit according to (3), wherein the control signal output from the determination circuit is switched from invalid to valid when a power supply voltage to the first circuit exceeds a determination circuit threshold value.
(5)前記第2回路の電源から電圧が供給されるDC−DCコンバータを備え、該DC−DCコンバータから前記第1回路のパワーオンリセット回路に、リセット回路電源が供給される上記(3)又は(4)のデジタル信号処理回路のリセット回路。 (5) A DC-DC converter that is supplied with a voltage from the power supply of the second circuit, and the reset circuit power is supplied from the DC-DC converter to the power-on reset circuit of the first circuit. Or (4) a reset circuit of the digital signal processing circuit.
(6)前記判定回路しきい値は、前記第1回路のパワーオンリセット回路の通常のしきい値より高く設定する上記(2)、(4)又は(5)のデジタル信号処理回路のリセット回路。 (6) The reset circuit of the digital signal processing circuit according to (2), (4) or (5), wherein the determination circuit threshold value is set higher than a normal threshold value of the power-on reset circuit of the first circuit. .
(7)前記第1回路および第2回路の電源電圧は、それぞれ実質的に+3.3Vおよび+5.0Vである上記(3)、(4)、(5)又は(6)のデジタル信号処理回路のリセット回路。 (7) The digital signal processing circuit according to (3), (4), (5) or (6), wherein the power supply voltages of the first circuit and the second circuit are substantially +3.3 V and +5.0 V, respectively. Reset circuit.
本発明のデジタル信号処理回路のリセット方法およびリセット回路によると、電圧の異なる複数の電源で動作するデジタル信号処理回路への電源投入に時間差があっても、動作不確定をなくし、回路の初期化を確実に行うことが可能である。 According to the digital signal processing circuit reset method and reset circuit of the present invention, even if there is a time difference in power-on to a digital signal processing circuit that operates with a plurality of power supplies having different voltages, the operation is uncertain and the circuit is initialized. Can be reliably performed.
以下、本発明によるデジタル信号処理回路のリセット方法およびリセット回路の好適実施例の構成および動作を、添付図面を参照して詳細に説明する。 Hereinafter, the configuration and operation of a preferred embodiment of a digital signal processing circuit reset method and reset circuit according to the present invention will be described in detail with reference to the accompanying drawings.
先ず、図1は、本発明によるデジタル信号処理回路のリセット回路の好適実施例の構成を示すブロック図である。このリセット回路10は、+3.3V電源および+5.0V電源の複数電源で動作するデータ信号処理装置のリセット回路である。そして、このリセット回路10は、3.3V回路(第1回路)11、5.0V回路(第2回路)12、3.3Vパワーオンリセット回路(第1パワーオンリセット回路)13、5.0Vパワーオンリセット回路(パワーオンリセット回路)14、3.3V判定回路15およびDC−DCコンバータ16により構成される。3.3V回路11および5.0V回路12は、信号線18により相互接続され、これらの回路11、12間で信号の受け渡しを行う。
FIG. 1 is a block diagram showing the configuration of a preferred embodiment of a reset circuit of a digital signal processing circuit according to the present invention. The
ここで、3.3V回路11は、+3.3V電源から動作電圧が供給される。一方、5.0V回路12、5.0Vパワーオンリセット回路14およびDC−DCコンバータ回路16は、+5.0V電源から動作電圧が供給される。また、3.3V判定回路15には、+3.3V電源および5.0V電源が接続され、それから制御信号を3.3Vパワーオンリセット回路13に出力する。更に、DC−DCコンバータ16は、3.3Vパワーオンリセット回路13にリセット回路電源を供給する。
Here, the 3.3V circuit 11 is supplied with an operating voltage from a + 3.3V power supply. On the other hand, the 5.0
ここで、上述した図3に示す従来のリセット回路30と対比すると明らかな如く、使用する複数の電源に独立したパワーオンリセット回路を設ける代わりに、図1に示す本発明のリセット回路10は、3.3V判定回路を設け、パワーリセット回路を動作させるのに、電圧の立ち上がりが早い電源を使用して粗放のパワーオンリセット信号を発生させることを特徴とする。即ち、3.3V判定回路15は、+3.3V電源の電圧を監視して、電圧が+3.3Vしきい値を超えると3.3Vパワーオンリセット回路13のリセット信号を有効にする制御信号を発生する。また、DC−DCコンバータ16は、+5.0V電源から+3.3V電圧を発生させる。3.3Vパワーオンリセット回路13は、DC−DCコンバータ16の出力で動作して、回路初期化に必要な時間(Trst1)の間3.3V回路11をリセットして初期状態にする。また、5.0Vパワーオンリセット回路14は、+5.0V電源で動作する5.0V回路12を一定時間リセットして回路を初期状態にする。
Here, as is clear from comparison with the
次に、図2のタイミングチャートを参照して、図1に示す本発明のリセット回路10の動作を説明する。図2中、(a)は+5.0V電源入力、(b)は5.0Vパワーオンリセット回路14からの5.0Vパワーオンリセット信号、(c)はDC−DCコンバータ16が発生する+3.3V電源入力、(d)は3.3V判定回路15から3.3Vパワーオンリセット回路13に対して出力される制御信号、(e)はDC−DCコンバータ16から3.3Vパワーオンリセット回路13に対して出力されるリセット回路電源および(f)は3.3Vパワーオンリセット回路13から3.3V回路11に対して出力される3.3Vパワーオンリセット信号を示す。
Next, the operation of the
図2は、+3.3V電源が、+5.0V電源よりも遅れて投入される場合の例を示す。図2において、+5.0V電源が時間t0に投入される(図2(a)参照)。この+5.0V電源の電圧が0Vから5.0V回路12の+5.0Vしきい値を超える電圧になる時間t1を検出する。この時間t1からt2までのリセット期間(Trst2)中、5.0V回路12を初期化するパワーオンリセット信号が、5.0Vパワーオンリセット回路14から出力される(図2(b)参照)。その後、5.0V回路12は動作開始する。
FIG. 2 shows an example in which the + 3.3V power supply is turned on later than the + 5.0V power supply. In FIG. 2, the + 5.0V power supply is turned on at time t0 (see FIG. 2 (a)). A time t1 when the voltage of the + 5.0V power supply becomes a voltage exceeding the + 5.0V threshold value of the 5.0
一方、DC−DCコンバータ16は、+5.0V電源から、その投入に対応して立ち上がるリセット回路電源(図2(e)参照)を作り、3.3Vパワーオンリセット回路13に供給する。これにより、3.3Vパワーオンリセット回路13は、+5.0V電源がそのしきい値を越える時間t1から動作可能になる。
On the other hand, the DC-
また、3.3V判定回路15は、先に投入される+5.0V電源で動作し、+3.3V電源の電圧を監視する。そして、3.3Vしきい値より高い電圧を判定回路しきい値として(図2(c)参照)、上述した回り込みの影響のない電圧に上がる時間t4を検出する。この時間t4において判定回路しきい値を超えると、3.3Vパワーオンリセット回路13の出力を有効とする制御信号(図2(d)参照)を3.3Vパワーオンリセット回路13に対して出力する。
The 3.3
図2において、時間t1から時間t2までは、+3.3V電源は投入されていないので、図2(d)に示す制御信号は3.3Vパワーオンリセット回路13の出力を無効、即ち3.3V回路11をリセットしている。+5.0V回路12が動作開始する時間t2から+3.3V電源が投入される時間t3までの間は、+3.3V電源には、回り込みによりしきい値付近の電圧が生じているが、その電圧値は、判定回路しきい値には至らない。そのため、3.3V判定回路15の制御信号により3.3V回路11はリセット状態を維持している。
In FIG. 2, since the + 3.3V power supply is not turned on from time t1 to time t2, the control signal shown in FIG. 2 (d) invalidates the output of the 3.3V power-on
その後、時間t3に+3.3V電源が投入されると(図2(c)参照)、3.3V判定回路15の判定しきい値越える時間t4から制御信号が有効になる。そこで、3.3Vパワーオンリセット回路13は、時間t4から時間t5までの期間(Trst1)中、パワーオンリセット信号を出力する(図2(f)参照)。
Thereafter, when the + 3.3V power supply is turned on at time t3 (see FIG. 2C), the control signal becomes effective from time t4 exceeding the determination threshold value of the 3.3
上述の如く、(+5.0V電源の)後から投入される+3.3V電源で動作する3.3V回路11のパワーオンリセット回路13を、先に投入される+5.0V電源で動作させることにより、+5.0V電源からの回り込みにより生じる3.3Vパワーオンリセット回路13の動作不確定をなくし、回路の確実な初期化が可能になる。
As described above, by operating the power-on
以上、本発明によるリセット回路の好適実施例の構成および動作を詳述した。しかし、斯かる実施例は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではないことに留意されたい。本発明の要旨を逸脱することなく、種々の変形変更が可能であること、当業者には容易に理解できよう。 The configuration and operation of the preferred embodiment of the reset circuit according to the present invention have been described in detail above. However, it should be noted that such examples are merely illustrative of the invention and do not limit the invention in any way. Those skilled in the art will readily understand that various modifications and changes can be made without departing from the spirit of the present invention.
10 リセット回路
11 3.3V回路(第1回路)
12 5.0V回路(第2回路)
13 3.3Vパワーオンリセット回路
14 5.0Vパワーオンリセット回路
15 判定回路(3.3V判定回路)
16 DC−DCコンバータ
18 信号線
10 Reset circuit 11 3.3V circuit (first circuit)
12 5.0V circuit (second circuit)
13 3.3V power-on
16 DC-DC converter 18 Signal line
Claims (7)
前記複数の電源のうち先に立ち上がる電源によりパワーオンリセット回路を動作させ、前記複数の電源の投入時間差による回路動作の不確定を除去することを特徴とするデジタル信号処理回路のリセット方法。 Method of resetting digital signal processing circuit for performing digital signal processing by receiving voltage supply from power sources having different voltages and performing circuit initialization at the time of power-on of the first circuit and the second circuit connected to each other by signal lines In
A method for resetting a digital signal processing circuit, wherein a power-on reset circuit is operated by a power supply that rises first among the plurality of power supplies, and uncertainties in circuit operation due to a difference in turn-on time of the plurality of power supplies are removed.
前記第1回路および第2回路の電源を監視して、前記第1回路へのパワーオンリセット回路の出力の有効無効を制御する制御信号を出力する判定回路を備えることを特徴とするデジタル信号処理回路のリセット回路。 The first circuit and the second circuit, which perform digital signal processing operations by receiving different voltages from the power supply and are interconnected by signal lines, and the power to be initialized when the first circuit and the second circuit are turned on, respectively. In a reset circuit of a digital signal processing circuit comprising an on-reset circuit,
A digital signal processing comprising: a determination circuit that monitors a power source of the first circuit and the second circuit and outputs a control signal for controlling validity / invalidity of an output of a power-on reset circuit to the first circuit Circuit reset circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003309590A JP2005078467A (en) | 2003-09-02 | 2003-09-02 | Reset method and circuit for digital signal processing circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003309590A JP2005078467A (en) | 2003-09-02 | 2003-09-02 | Reset method and circuit for digital signal processing circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005078467A true JP2005078467A (en) | 2005-03-24 |
Family
ID=34411683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003309590A Pending JP2005078467A (en) | 2003-09-02 | 2003-09-02 | Reset method and circuit for digital signal processing circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005078467A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011166593A (en) * | 2010-02-12 | 2011-08-25 | Rohm Co Ltd | Semiconductor integrated circuit device |
-
2003
- 2003-09-02 JP JP2003309590A patent/JP2005078467A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011166593A (en) * | 2010-02-12 | 2011-08-25 | Rohm Co Ltd | Semiconductor integrated circuit device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5231393B2 (en) | Power OK transmission for multi-voltage chips | |
US6879139B2 (en) | Sequencing power supplies | |
CN107925261B (en) | USB power delivery depleted battery control | |
US7519840B2 (en) | Apparatus and method for controlling a suspending mode in a USB control system | |
JP2009258773A (en) | Memory device, host device, memory system, control method for memory device, control method for host device, and control method for memory system | |
JP2010108414A (en) | Information processing apparatus | |
JP5020625B2 (en) | Interface circuit | |
JP2005339135A (en) | Electronic equipment having serial ata interface and method for controlling power saving in equipment thereof | |
US7080273B2 (en) | Sequencing power supplies on daughter boards | |
JP2002532773A (en) | Reset-out circuit with feedback | |
US6903583B1 (en) | Power supply shutdown control | |
JP2008154069A (en) | Feeder system, network system, feeding control method and computer program | |
JP2005078467A (en) | Reset method and circuit for digital signal processing circuit | |
JP2007141255A (en) | Hardware initialization with or without processor intervention | |
JP2006320060A (en) | Power feeder | |
CN111338460B (en) | Electronic device and power supply method | |
JP3830078B2 (en) | USB device connection recognition method | |
JP4899563B2 (en) | Power control circuit | |
JP5428969B2 (en) | Image forming apparatus | |
JP2008141938A (en) | Fan system and its starting method | |
JP2004165993A (en) | Multiple power supply interface of semiconductor integrated circuit | |
JP2015192402A (en) | Semiconductor circuit, semiconductor device and potential supply circuit | |
JP2011191875A (en) | Signal transmission control method in plc system and the plc system | |
JP6661585B2 (en) | Information processing device | |
JP2007272504A (en) | Recording medium protection device |