JP2011191875A - Signal transmission control method in plc system and the plc system - Google Patents

Signal transmission control method in plc system and the plc system Download PDF

Info

Publication number
JP2011191875A
JP2011191875A JP2010055832A JP2010055832A JP2011191875A JP 2011191875 A JP2011191875 A JP 2011191875A JP 2010055832 A JP2010055832 A JP 2010055832A JP 2010055832 A JP2010055832 A JP 2010055832A JP 2011191875 A JP2011191875 A JP 2011191875A
Authority
JP
Japan
Prior art keywords
unit
voltage
reset period
cpu
main unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010055832A
Other languages
Japanese (ja)
Inventor
Masahiko Yokoo
雅彦 横尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koyo Electronics Industries Co Ltd
Original Assignee
Koyo Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koyo Electronics Industries Co Ltd filed Critical Koyo Electronics Industries Co Ltd
Priority to JP2010055832A priority Critical patent/JP2011191875A/en
Publication of JP2011191875A publication Critical patent/JP2011191875A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To enable a PLC system including a body unit and an expansion unit to accurately control a control object without causing malfunction by issuing a sleep command from the body unit to the expansion unit since a power source is applied in the body unit until the reset period of a CPU part passes, and transmitting a signal from the expansion unit to the body unit by releasing the sleep command when the CPU part normally functions. <P>SOLUTION: The PLC system has a means 23a for, since the reset period of a CPU part 13 in a body unit 1 passes until a DC voltage to be supplied to the CPU part 13 reaches its operating voltage, outputting a sleep signal to put the signal transmitting operation of an expansion unit 2 into a sleep state from the CPU part 13 to the expansion unit 2, and for, when the DV voltage reaches the operating voltage of the CPU part 13 after the lapse of the reset period, outputting a sleep release signal to release the sleep state. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、本体ユニットと、1ないし複数の拡張ユニットとを含むPLC(プログラマブルコントローラ)システムにおいて、上記両ユニット間における信号伝送制御方法に関するものである。   The present invention relates to a signal transmission control method between two units in a PLC (programmable controller) system including a main unit and one or more extension units.

PLCシステムにおいては、本体ユニット(CPUユニットとも称することができる)を含み、機能の増設に伴い拡張ユニットを1ないし複数設けて構成される。PLCは、本体ユニットにCPU(セントラル・プロセッシング・ユニット)部を内蔵し、この本体ユニットにおけるCPU部が、本体ユニット内のプログラムメモリに格納したラダープログラム等のユーザ作成プログラムを実行することにより機械や装置等の制御対象を制御することができるものであり、広く使用されている。   The PLC system includes a main unit (also referred to as a CPU unit) and includes one or a plurality of expansion units as functions are increased. The PLC incorporates a CPU (Central Processing Unit) in the main unit, and the CPU in the main unit executes a user-created program such as a ladder program stored in a program memory in the main unit. It can control a controlled object such as an apparatus and is widely used.

上記PLCシステムでは、本体ユニットに対して拡張ユニットを設けることでその機能を増設拡張していくことができるようになっている。そして、このような本体ユニットでは、内部に、CPU部を含む回路部と共にこれらに直流電圧を動作電圧として供給する電源部を備える。これら電源部は上記回路部に例えば直流5Vや12Vや、3.3V等を供給することでこれらを作動させるものが多く、そのため、上記電源部では、外部電源として商用電源を用いると共にこの商用電源をAC/DC変換し、さらに直流電圧の種類に応じたDC/DC変換を行って所要の直流を得てPLC内各部に供給するようにしている。また、拡張ユニットに対しては本体ユニットから例えば直流24Vを供給し、拡張ユニット内部ではその直流24Vを直流3.3Vに変換し内部回路に供給するようになっている。   In the PLC system, the function can be expanded and expanded by providing an expansion unit for the main unit. And in such a main body unit, the power supply part which supplies a DC voltage to these as an operating voltage with a circuit part containing CPU part inside is provided. Many of these power supply sections operate these circuits by supplying, for example, DC 5V, 12V, 3.3V, etc. to the circuit section. Therefore, the power supply section uses a commercial power supply as an external power supply and uses the commercial power supply. Is subjected to AC / DC conversion, and further DC / DC conversion corresponding to the type of DC voltage is performed to obtain a required direct current and supply it to each part in the PLC. Further, for example, 24V DC is supplied from the main unit to the expansion unit, and the DC 24V is converted into 3.3V DC inside the expansion unit and supplied to the internal circuit.

図3および図4を参照して従来のPLCシステムを説明する。図3において、1は本体ユニット、2は拡張ユニットである。拡張ユニット2は複数台でもよいが、図解の都合で、1台で示す。本体ユニット1は、電源部11、本体回路部12、CPU部13を具備する。電源部11は、電源プラグ3から電源スイッチ4を介して入力される交流電圧を直流電圧に変換するAC/DC変換部11aと、AC/DC変換部11aから出力される直流電圧を複数の別の直流電圧を変換して出力するDC/DC変換部11bとを含む。本体回路部12はプログラムメモリ、データメモリ、入・出力インターフェース、通信インターフェース等を含み、図解の都合で、1ブロック構成で示す。電源部11のDC/DC変換部11bは、本体回路部12には、例えば5V、12V等を供給する一方で、CPU部13には例えば3.3Vを供給するようになっている。   A conventional PLC system will be described with reference to FIGS. In FIG. 3, 1 is a main unit, and 2 is an expansion unit. A plurality of expansion units 2 may be provided, but one unit is shown for convenience of illustration. The main unit 1 includes a power supply unit 11, a main body circuit unit 12, and a CPU unit 13. The power supply unit 11 converts an AC voltage input from the power plug 3 through the power switch 4 into a DC voltage, and a DC voltage output from the AC / DC conversion unit 11a. And a DC / DC converter 11b for converting and outputting the direct current voltage. The main body circuit unit 12 includes a program memory, a data memory, an input / output interface, a communication interface, and the like, and is shown in one block configuration for convenience of illustration. The DC / DC conversion unit 11b of the power supply unit 11 supplies, for example, 5V, 12V, etc. to the main body circuit unit 12, while supplying 3.3V, for example, to the CPU unit 13.

拡張ユニット2は電源部21および拡張回路部22を具備する。電源部21は、本体ユニット1の電源部11から直流24Vを供給され、この供給された直流24Vを直流3.3Vに変換して拡張回路部22に供給することができるようになっている。   The expansion unit 2 includes a power supply unit 21 and an expansion circuit unit 22. The power supply unit 21 is supplied with 24 V DC from the power supply unit 11 of the main unit 1, and can convert the supplied 24 V DC to 3.3 V DC and supply it to the expansion circuit unit 22.

本体ユニット1の本体回路部12と、拡張ユニット2の拡張回路部22は信号線(バス)5により接続されていると共に、本体ユニットと1の電源部11と拡張ユニット2の電源部21は電源線6により接続されている。   The main circuit unit 12 of the main unit 1 and the expansion circuit unit 22 of the expansion unit 2 are connected by a signal line (bus) 5, and the main unit 1, the power unit 11 of the main unit 1, and the power unit 21 of the expansion unit 2 are powered. Connected by line 6.

図4を参照して以上の構成で示すPLCシステムの動作を説明する。   The operation of the PLC system configured as described above will be described with reference to FIG.

まず、時刻t0にて電源プラグ3を図示略の商用の交流電源に差し込むと共に電源スイッチ4をオンにする。電源スイッチ4のオン後から交流電圧が安定化するまでの時間をT0とすると、交流電圧は時刻t1で安定化する。   First, at time t0, the power plug 3 is inserted into a commercial AC power supply (not shown) and the power switch 4 is turned on. When the time from when the power switch 4 is turned on until the AC voltage is stabilized is T0, the AC voltage is stabilized at time t1.

そして本体ユニット1の電源部11のAC/DC変換部11aで交流電圧は直流電圧に変換されると共に、その変換された直流電圧はDC/DC変換部11bで別の直流電圧に変換される。この場合、その変換に時間T1を要するので、変換時刻は時刻t2である。
そして、この変換された電圧は例えば、直流5V、3.3V、12V、24Vである。そのうち、時刻t2に本体回路部12には直流5V、12Vが、またCPU部13には直流3.3Vがそれぞれ印加され、さらに、拡張ユニット2の電源部21には同時刻t2に直流24Vが供給される。拡張ユニット2の電源部21に印加された直流24Vは、ここで直流3.3Vに変換される。この変換に要する時間はT2であり、変換時刻は時刻t3である。
The AC voltage is converted into a DC voltage by the AC / DC conversion unit 11a of the power supply unit 11 of the main unit 1, and the converted DC voltage is converted into another DC voltage by the DC / DC conversion unit 11b. In this case, since the conversion requires time T1, the conversion time is time t2.
The converted voltage is, for example, DC 5V, 3.3V, 12V, 24V. Among them, DC 5V and 12V are applied to the body circuit unit 12 at time t2, 3.3V DC is applied to the CPU unit 13, and 24V DC is applied to the power supply unit 21 of the expansion unit 2 at the same time t2. Supplied. The direct current 24V applied to the power supply unit 21 of the expansion unit 2 is converted into direct current 3.3V here. The time required for this conversion is T2, and the conversion time is time t3.

一方、本体ユニット1の本体回路部12は上記直流5V,12V等の印加で動作可能状態にあるが、CPU部13においては、上記直流3.3Vが印加されていても、初期化などのためリセット期間T3が必要であり、CPU13が動作可能状態となる時刻は時刻t4となる。   On the other hand, the main circuit unit 12 of the main unit 1 is in an operable state by the application of the direct current 5V, 12V, etc., but the CPU 13 is initialized even if the direct current 3.3V is applied. A reset period T3 is necessary, and the time when the CPU 13 becomes operable is time t4.

すなわち、拡張ユニット2の拡張回路部22では、その電源部21から直流3.3Vが印加されていて時刻t3以降にはすでに動作可能状態となっているが、本体ユニット1のCPU部13は時刻t2からt4の間は動作可能状態にはなっていない。   That is, in the extension circuit section 22 of the extension unit 2, 3.3V DC is applied from the power supply section 21 and is already operable after time t3, but the CPU section 13 of the main unit 1 It is not in an operable state between t2 and t4.

特開2007−323103号公報JP 2007-323103 A 特開2000−181511号公報JP 2000-181511 A

上記図3で示すPLCシステムにおいては、時刻t3以降ではすでに動作可能状態である拡張ユニット2の拡張回路部22から本体ユニット1の本体回路部12に信号が伝送されてくる。一方、本体ユニット1では時刻t2からt4までの期間中では、CPU部13はリセット期間であり、動作状態にはないので、t3からt4までの間に拡張ユニット2から伝送されてくる信号を受信することができず、PLCシステムの制御に支障を来たす可能性がある。   In the PLC system shown in FIG. 3, a signal is transmitted to the main body circuit portion 12 of the main body unit 1 from the expansion circuit portion 22 of the expansion unit 2 that is already operable after the time t3. On the other hand, in the main unit 1, during the period from the time t2 to the time t4, the CPU unit 13 is in the reset period and is not in the operating state, so the signal transmitted from the expansion unit 2 is received from the time t3 to the time t4. Cannot be performed, and there is a possibility that the control of the PLC system may be hindered.

そこで、本体ユニット1側としてはCPU部13のリセット期間が経過するまでは拡張ユニット2から信号が伝送されてこないように制御し、リセット期間の経過後に拡張ユニット2との間で信号の伝送を行うことができるように制御する必要がある。   Therefore, the main unit 1 side is controlled so that no signal is transmitted from the expansion unit 2 until the reset period of the CPU unit 13 elapses, and the signal is transmitted to and from the expansion unit 2 after the reset period elapses. It needs to be controlled so that it can be done.

しかしながら、本体ユニット1は、上記リセット期間ではCPU部13が立ち上がっていないから、拡張ユニット2に対してそのような制御をすることができないという課題がある。   However, the main body unit 1 has a problem that the CPU unit 13 does not stand up during the reset period, and thus cannot perform such control on the expansion unit 2.

そこで、本発明では、電源印加後からリセット期間が経過するまでの間で本体ユニット1が立ち上がっていない期間においても当該本体ユニット1から拡張ユニット2に上記信号の伝送をさせないように指令を発することができるようにして、上記課題を解決するものである。   Therefore, in the present invention, a command is issued so that the main unit 1 does not transmit the signal to the expansion unit 2 even during a period in which the main unit 1 is not started up after the power supply is applied and until the reset period elapses. It is possible to solve the above-mentioned problems.

本発明によるPLCシステムにおける信号伝送制御方法は、本体ユニットと、この本体ユニットから電源を供給されかつ本体ユニットとの間で信号の伝送を行う拡張ユニットとを含み、
上記本体ユニットは、交流電圧を直流電圧に変換すると共に、この直流電圧を1ないし複数の別の直流電圧に変換する電源部と、上記電源部から直流電圧をCPUリセット期間分遅れて動作電圧として供給されて動作するCPU部とを備え、
上記拡張ユニットは、上記本体ユニット電源部から直流電圧を供給されると共にその供給された直流電圧を上記本体ユニットのCPU部のリセット期間より早いタイミングで動作電圧に変換する電源部と、上記電源部から動作電圧を供給されて上記本体ユニットのCPU部との間で信号の伝送を行う拡張回路部とを備えた、
PLCシステムにおいて、
上記両ユニット間における信号伝送制御方法であって、
上記本体ユニットのCPU部におけるそのリセット期間中とリセット期間経過後それぞれにおける接地電位を検出する第1ステップと、
上記リセット期間中の接地電位をスリープ指令論理信号、リセット期間経過後の接地電位をスリープ解除論理信号に設定し、これら両論理信号に基づいて拡張ユニットから本体ユニットへの信号伝送を制御する第2ステップと、
を含むことを特徴とする。
The signal transmission control method in the PLC system according to the present invention includes a main unit and an extension unit that is supplied with power from the main unit and transmits signals to and from the main unit.
The main unit converts an AC voltage into a DC voltage, converts the DC voltage into one or more other DC voltages, and delays the DC voltage from the power supply unit by a CPU reset period as an operating voltage. A CPU unit that is supplied and operates,
The extension unit is supplied with a DC voltage from the main unit power source, and converts the supplied DC voltage into an operating voltage at a timing earlier than a reset period of the CPU of the main unit, and the power unit An expansion circuit unit that is supplied with an operating voltage and transmits signals to and from the CPU unit of the main unit.
In the PLC system,
A signal transmission control method between the two units,
A first step of detecting a ground potential during the reset period and after the reset period has elapsed in the CPU unit of the main unit;
A ground potential during the reset period is set as a sleep command logic signal, and a ground potential after the reset period has elapsed is set as a sleep cancel logic signal. Based on these both logic signals, a second signal for controlling signal transmission from the expansion unit to the main unit is controlled. Steps,
It is characterized by including.

本発明においては、電源印加後からCPU部のリセット期間が経過するまでの間はCPU部への電源は立ち上がっていないので、第1ステップで検出するCPU部の接地電位はスリープ指令論理信号として、また、電源印加後からCPU部のリセット期間が経過した後はCPU部への電源は立ち上がり、第1ステップで検出するCPU部の接地電位はスリープ解除論理信号として、設定し、この設定した論理信号から、拡張ユニットから本体ユニットへの信号の伝送が制御されるので、本体ユニットのCPU部が確実にシステム制御が可能に立ち上がってから、上記両ユニット間での信号伝送が行われるようになり、PLCシステムとしては、制御対象を確実に誤動作なく制御することができるようになる。   In the present invention, since the power supply to the CPU unit does not rise until the reset period of the CPU unit elapses after the power supply is applied, the ground potential of the CPU unit detected in the first step is the sleep command logic signal. Also, after the reset period of the CPU unit has elapsed since the application of power, the power to the CPU unit rises, and the ground potential of the CPU unit detected in the first step is set as a sleep release logic signal, and this set logic signal Since the transmission of the signal from the extension unit to the main unit is controlled, the signal transmission between the two units will be performed after the CPU unit of the main unit has been started up to ensure system control. As a PLC system, it becomes possible to reliably control an object to be controlled without malfunction.

好ましくは、上記第1ステップが、上記本体ユニットのCPU部の接地端子と接地部との間に抵抗を接続し、該抵抗両端間電圧から上記リセット期間中とリセット期間経過後それぞれにおける接地電位を検出するステップである。   Preferably, in the first step, a resistor is connected between the grounding terminal of the CPU unit of the main unit and the grounding unit, and the ground potential during the reset period and after the lapse of the reset period is determined from the voltage across the resistor. This is a detecting step.

好ましくは、上記第2ステップが、アンドゲートの少なくとも2つの入力部のうちの一方に拡張ユニットの拡張回路部からの信号を入力し、他方に上記論理信号を入力すると共に、当該アンドゲートの出力部から上記信号の伝送を行うステップである。   Preferably, the second step inputs a signal from the expansion circuit unit of the expansion unit to one of at least two input units of the AND gate, inputs the logic signal to the other, and outputs the AND gate. This is a step of transmitting the signal from the unit.

本発明によるPLCシステムは、
本体ユニットと、この本体ユニットから電源を供給されかつ本体ユニットとの間で信号の伝送を行う拡張ユニットとを含み、
上記本体ユニットは、交流電圧を直流電圧に変換すると共に、この直流電圧を1ないし複数の別の直流電圧に変換する本体電源部と、上記本体電源部から直流電圧をCPUリセット期間分遅れて動作電圧として供給されて動作するCPU部とを備え、
上記拡張ユニットは、上記本体電源部から直流電圧を供給されると共にその供給された直流電圧を上記本体ユニットのCPU部のリセット期間より早いタイミングで動作電圧に変換する拡張電源部と、上記拡張電源部から動作電圧を供給されて上記本体ユニットのCPU部との間で信号の伝送を行う拡張回路部とを備えた、
PLCシステムであって、
上記本体ユニットのCPU部の接地端子に接続されて設けられ当該CPU部のリセット期間中とリセット期間経過後それぞれでの上記接地端子の電位を検出する接地電位検出手段と、
上記リセット期間中とリセット期間経過後それぞれに対応する接地電位をスリープ指令論理とスリープ解除論理として設定し、この設定論理がスリープ指令論理のときは拡張ユニットから信号出力を禁止し、スリープ解除論理のときは信号出力の禁止を解除する信号伝送許可/禁止手段と、
を設けた、ことを特徴とする。
The PLC system according to the present invention comprises:
Including a main unit and an expansion unit that is supplied with power from the main unit and transmits signals to and from the main unit.
The main unit converts an AC voltage into a DC voltage, converts the DC voltage into one or more other DC voltages, and operates the DC voltage delayed from the main unit by a CPU reset period. A CPU unit that operates by being supplied as a voltage,
The extension unit is supplied with a DC voltage from the main body power supply unit and converts the supplied DC voltage into an operating voltage at a timing earlier than a reset period of the CPU unit of the main unit, and the extension power source An expansion circuit unit that is supplied with an operating voltage from the unit and transmits signals to and from the CPU unit of the main unit.
A PLC system,
A ground potential detecting means that is connected to the ground terminal of the CPU unit of the main unit and detects the potential of the ground terminal during the reset period and after the reset period of the CPU unit;
The ground potentials corresponding to the reset period and after the reset period have elapsed are set as sleep command logic and sleep cancel logic, respectively, and when this setting logic is the sleep command logic, signal output from the expansion unit is prohibited and the sleep cancel logic Signal transmission permission / prohibition means to cancel the prohibition of signal output,
Is provided.

本発明によれば、本体ユニットにおいて、電源印加後からCPU部のリセット期間が経過するまでの間でCPU部が立ち上がっていない期間においても、本体ユニットから拡張ユニットに対して信号の伝送をさせないように指令を発することができるので、PLCシステムとして制御対象を確実に誤動作なく制御することができるようになる。   According to the present invention, in the main unit, the signal is not transmitted from the main unit to the expansion unit even during the period when the CPU unit is not started up after the power supply is applied and until the reset period of the CPU unit elapses. Therefore, the control target can be reliably controlled without malfunction as a PLC system.

図1は本発明の実施の形態に係るPLCシステムの構成を示す図である。FIG. 1 is a diagram showing a configuration of a PLC system according to an embodiment of the present invention. 図2は図1のPLCシステムの動作説明に供するタイムチャートである。FIG. 2 is a time chart for explaining the operation of the PLC system of FIG. 図3は従来に係るPLCシステムの構成を示す図である。FIG. 3 is a diagram showing a configuration of a conventional PLC system. 図4は図3のPLCシステムの動作説明に供するタイムチャートである。FIG. 4 is a time chart for explaining the operation of the PLC system of FIG.

以下、添付した図面を参照して、本発明の実施の形態に係るPLCシステムを説明する。   Hereinafter, a PLC system according to an embodiment of the present invention will be described with reference to the accompanying drawings.

図1を参照して上記PLCシステムを説明する。図1は本発明の実施の形態に係るPLCシステムの構成を示す図であり、図3と対応する部分には同一の符号を付している。図3における説明と重複するところがあるが、以下に説明する。   The PLC system will be described with reference to FIG. FIG. 1 is a diagram showing a configuration of a PLC system according to an embodiment of the present invention, and parts corresponding to those in FIG. Although there is an overlap with the description in FIG. 3, it will be described below.

図1において、1は本体ユニット、2は拡張ユニットである。   In FIG. 1, 1 is a main unit, and 2 is an expansion unit.

本体ユニット1は、電源部11、本体回路部12、およびCPU部13を具備する。   The main unit 1 includes a power supply unit 11, a main body circuit unit 12, and a CPU unit 13.

電源部11は、電源プラグ3から電源スイッチ4を介して入力される交流電圧を直流電圧に変換すると共に、変換した直流電圧を複数の別の直流電圧に変換して出力することができるようになっている。電源部11はまた、本体回路部12には、5V、12V等を供給する一方で、CPU部13には3.3Vを供給するようになっている。   The power supply unit 11 converts an alternating voltage input from the power plug 3 via the power switch 4 into a direct current voltage, and converts the converted direct current voltage into a plurality of different direct current voltages so as to be output. It has become. The power supply unit 11 also supplies 5V, 12V, etc. to the main body circuit unit 12 while supplying 3.3V to the CPU unit 13.

本体回路部12は、プログラムメモリ、データメモリ、入・出力インターフェース、通信インターフェース等を含む。   The main body circuit unit 12 includes a program memory, a data memory, an input / output interface, a communication interface, and the like.

CPU部13は、本体回路部12内蔵のメモリに格納したユーザー作成プログラムであるラダープログラム等を実行することで図示略の制御対象を本体回路部12を介して制御することができるようになっている。   The CPU unit 13 can control a control target (not shown) via the main body circuit unit 12 by executing a ladder program or the like that is a user-created program stored in a memory built in the main body circuit unit 12. Yes.

拡張ユニット2は、電源部21、拡張回路部22および後述する信号伝送許可/禁止手段23を具備する。   The expansion unit 2 includes a power supply unit 21, an expansion circuit unit 22, and a signal transmission permission / inhibition unit 23 described later.

電源部21は、電源線6を介して本体ユニット1の電源部11から直流24Vを供給され、この供給された直流24Vを直流3.3Vに変換して拡張回路部22に供給することができるようになっている。   The power supply unit 21 is supplied with 24V DC from the power supply unit 11 of the main unit 1 through the power supply line 6, and can convert the supplied 24V DC to 3.3V DC and supply it to the extension circuit unit 22. It is like that.

拡張回路部22は、機能増設に伴い、それに付設する図示略の入・出力機器等から信号を入・出力することで、それらに対応した信号を信号線5を介して本体ユニット1に伝送することができるようになっている。   The extension circuit unit 22 inputs / outputs a signal from an input / output device (not shown) attached to the extension circuit, and transmits a signal corresponding to the extension circuit unit 22 to the main unit 1 via the signal line 5. Be able to.

以上の構成において、実施の形態のPLCシステムにおける特徴を説明する。本体ユニット1のCPU部13は、電源部11から直流3.3Vが供給される電源端子13aと、接地電流が流れる接地端子13bとを具備する。この接地端子13bと接地部7との間に抵抗8が設けられている。この抵抗8は、本体ユニット1のCPU部13のリセット期間T3中とリセット期間T3の経過後それぞれでの接地端子13bの電位を検出する接地電位検出手段9を構成する。   With the above configuration, the characteristics of the PLC system of the embodiment will be described. The CPU unit 13 of the main unit 1 includes a power supply terminal 13a to which 3.3V DC is supplied from the power supply unit 11, and a ground terminal 13b through which a ground current flows. A resistor 8 is provided between the ground terminal 13 b and the ground portion 7. This resistor 8 constitutes a ground potential detecting means 9 for detecting the potential of the ground terminal 13b during the reset period T3 of the CPU unit 13 of the main unit 1 and after the reset period T3.

また、実施の形態のPLCシステムは、拡張ユニット2においては、論理「0」「1」を入力する論理ブロックである信号伝送許可/禁止手段23を具備している。この手段23は、アンドゲート23aと、バッファゲート23bとを備える。アンドゲート23aは、拡張回路部22からの伝送信号と、接地電位検出手段9からの論理信号とを入力し、論理信号が「0」であるときは、伝送信号の出力を禁止し、論理信号が「1」であるときは、伝送信号の出力を許可する。なお、本体ユニット1側からの信号はバッファゲート23bを介して拡張ユニット2に伝送することができる。   In addition, the PLC system of the embodiment includes the signal transmission permission / inhibition means 23 that is a logic block for inputting logic “0” and “1” in the expansion unit 2. The means 23 includes an AND gate 23a and a buffer gate 23b. The AND gate 23a receives the transmission signal from the extension circuit unit 22 and the logic signal from the ground potential detecting means 9, and when the logic signal is “0”, the transmission of the transmission signal is prohibited. When “1” is “1”, output of the transmission signal is permitted. A signal from the main unit 1 side can be transmitted to the expansion unit 2 via the buffer gate 23b.

以下、図2を参照して以上の構成で示す実施の形態のPLCシステムの動作を説明する。   Hereinafter, the operation of the PLC system of the embodiment shown in the above configuration will be described with reference to FIG.

まず、時刻t0にて電源プラグ3を図示略の交流電源に差し込むと共に電源スイッチ4をオンにする。電源スイッチ4のオン後から交流電圧が安定化するまでの時間はT0であり、交流電圧は時刻t0から時間T0の経過後の時刻t1に安定化する。   First, at time t0, the power plug 3 is inserted into an AC power supply (not shown) and the power switch 4 is turned on. The time from when the power switch 4 is turned on until the AC voltage is stabilized is T0, and the AC voltage is stabilized from time t0 to time t1 after elapse of time T0.

次に、本体ユニット1の電源部11により、交流電圧は直流電圧に変換されると共に、その変換された直流電圧は複数の別の直流電圧、例えば3.3V、5V、12V、24V等に変換される。この場合、その変換に時間T1を要するので、変換電圧が安定化する時刻は時刻1から時間T1の経過後の時刻t2である。   Next, the AC voltage is converted into a DC voltage by the power supply unit 11 of the main unit 1, and the converted DC voltage is converted into a plurality of other DC voltages, for example, 3.3V, 5V, 12V, 24V, and the like. Is done. In this case, since time T1 is required for the conversion, the time at which the conversion voltage stabilizes is time t2 after time T1 has elapsed from time 1.

こうして変換された電圧において、時刻t2に本体回路部12には直流5V、12Vが、またCPU部13には直流3.3Vがそれぞれ印加され、さらに、拡張ユニット2の電源部21には同時刻t2に直流24Vが供給される。   In the converted voltage, DC 5V and 12V are applied to the main body circuit unit 12 at time t2, 3.3V DC is applied to the CPU unit 13, and the power source unit 21 of the expansion unit 2 is applied to the power source unit 21 at the same time. 24 VDC is supplied to t2.

一方、拡張ユニット2の電源部21に印加された直流24Vは、ここで直流3.3Vに変換される。この変換に要する時間はT2であり、変換時刻は時刻t3である。   On the other hand, the direct current 24V applied to the power supply unit 21 of the expansion unit 2 is converted into direct current 3.3V here. The time required for this conversion is T2, and the conversion time is time t3.

本体ユニット1の本体回路部12は上記直流5V,12V等の印加で時刻t2で、すでに、動作可能状態にあるが、CPU部13においては、上記直流3.3Vが印加されていても、初期化などのためリセット期間T3が必要であり、CPU13が動作可能状態となる時刻は時刻t4となる。これは時刻t3よりも後の時刻である。   The main circuit unit 12 of the main unit 1 is already in an operable state at the time t2 when the direct current 5V, 12V, etc. is applied, but the CPU 13 is in an initial state even if the direct current 3.3V is applied. The reset period T3 is necessary for the conversion to the time and the like, and the time when the CPU 13 becomes operable is the time t4. This is a time later than the time t3.

次に、実施の形態では、拡張ユニット2の拡張回路部22に対して、電源部21から直流3.3Vが印加されていて時刻t3以降では、すでに動作可能状態となっていても、拡張ユニット2から本体ユニット1に信号を伝送させないようにスリープ制御することができるようにしている。   Next, in the embodiment, even if the direct current 3.3V is applied from the power source unit 21 to the expansion circuit unit 22 of the expansion unit 2 and is already operable after time t3, the expansion unit The sleep control can be performed so that no signal is transmitted from 2 to the main unit 1.

すなわち、本体ユニット1のCPU部13は、電源端子13aに対して、電源部11から直流3.3Vが供給されても、即座に動作するのではなくて、リセット期間T3をかけて徐々に電圧が上昇して印加されるようになっている。そのため、CPU部13は、電源部11から直流3.3Vが供給されてからリセット期間T3の経過後に動作できるようになる。なお、図2には、CPU部13に供給される電圧の波形と、拡張ユニット2の拡張回路部22に供給される電圧の波形とを示す。CPU部13に供給される電圧は、時刻t3からリセット期間T3において徐々に上昇し、時刻t4において3.3Vになる。一方、拡張ユニット2に供給される電圧は時刻t3ですでに3.3Vになっていて当該拡張ユニット2は信号を伝送させることができる状態となっている。   That is, the CPU unit 13 of the main unit 1 does not operate immediately even when DC 3.3V is supplied from the power supply unit 11 to the power supply terminal 13a, but gradually increases over the reset period T3. Is raised and applied. Therefore, the CPU unit 13 can operate after the reset period T3 has elapsed since the direct current of 3.3 V is supplied from the power supply unit 11. FIG. 2 shows the waveform of the voltage supplied to the CPU unit 13 and the waveform of the voltage supplied to the expansion circuit unit 22 of the expansion unit 2. The voltage supplied to the CPU unit 13 gradually increases during the reset period T3 from time t3 and becomes 3.3V at time t4. On the other hand, the voltage supplied to the expansion unit 2 is already 3.3 V at time t3, and the expansion unit 2 is in a state where signals can be transmitted.

そして、抵抗8により構成される接地電位検出手段9においては、時刻t2から開始するリセット期間T3においては、CPU部13への電圧が徐々に上昇するに伴い接地電流iが徐々に流れ、抵抗8の両端間電圧が徐々に上昇してくる。そして、接地電位検出手段9においては、この両端間電圧が一定電圧以下のときの電圧(接地電圧)をスリープ指令の論理信号「0」とし、一定電圧超のときの接地電圧をスリープ解除の論理信号「1」として拡張ユニット2の信号伝送許可/禁止手段23に出力することができるようになっている。この一定電圧は、CPU部13のリセット期間T3が経過し、当該CPU部13にそれが正常に動作できる電圧が供給されたときの電圧である。   In the ground potential detecting means 9 constituted by the resistor 8, the ground current i gradually flows as the voltage to the CPU unit 13 gradually increases during the reset period T3 starting from the time t2, and the resistor 8 The voltage between both ends gradually increases. In the ground potential detecting means 9, the voltage (ground voltage) when the voltage between both ends is equal to or lower than a certain voltage is set as a logic signal “0” of the sleep command, and the ground voltage when exceeding the certain voltage is the logic for canceling the sleep. The signal “1” can be output to the signal transmission permission / inhibition means 23 of the extension unit 2. This constant voltage is a voltage when the reset period T3 of the CPU unit 13 has passed and a voltage that allows the CPU unit 13 to operate normally is supplied.

信号伝送許可/禁止手段23におけるアンドゲート23aは、拡張回路部22からの伝送信号と、接地電位検出手段9からの論理信号とを入力し、論理信号が「0」であるときは、伝送信号の出力を禁止し、論理信号が「1」であるときは、伝送信号の出力を許可する。   The AND gate 23a in the signal transmission permission / inhibition means 23 inputs the transmission signal from the extension circuit unit 22 and the logic signal from the ground potential detection means 9, and when the logic signal is “0”, the transmission signal When the logic signal is “1”, the output of the transmission signal is permitted.

以上を整理すると、時刻t2からt4まではリセット期間T3としてCPU部13は動作できず、また、時刻t3以降では拡張ユニット2では信号を伝送できる状態にあるが、時刻t3から時刻t4まではスリープ期間T4として拡張ユニット2から本体ユニット1への信号の伝送は禁止されて行われず、時刻t4以降ではスリープ解除期間T5として、拡張ユニット2から本体ユニット1への信号の伝送は許可される。   In summary, the CPU unit 13 cannot operate as the reset period T3 from time t2 to t4, and the expansion unit 2 can transmit a signal after time t3, but sleeps from time t3 to time t4. Transmission of signals from the expansion unit 2 to the main unit 1 is prohibited during the period T4, and transmission of signals from the expansion unit 2 to the main unit 1 is permitted as the sleep release period T5 after the time t4.

以上説明したように、本実施の形態では、電源スイッチ4をオンにして電源プラグ3から交流電圧を本体ユニット1に印加してからは、本体ユニット1内のCPU部13のリセット期間T3が経過するまでの間はCPU部13の電源が立ち上がっていなくても、本体ユニット1から拡張ユニット2に対してはスリープ指令論理信号を出力して、拡張ユニット2をスリープさせることができるようになり、リセット期間T3が経過すると、本体ユニット1から拡張ユニット2に対してはスリープ解除指令論理信号を出力して、拡張ユニット2をスリープ状態から解除させることができる。その結果として、CPU部13が確実にPLCシステム全体の制御が可能となったときにはじめて拡張ユニット2からの信号の伝送が行われ、PLCシステムとしては電源印加後から制御対象を確実に誤動作なく制御することができるようになる。   As described above, in this embodiment, after the power switch 4 is turned on and an AC voltage is applied from the power plug 3 to the main unit 1, the reset period T3 of the CPU unit 13 in the main unit 1 has elapsed. In the meantime, even if the power of the CPU unit 13 is not turned on, a sleep command logic signal can be output from the main unit 1 to the expansion unit 2 to make the expansion unit 2 sleep. When the reset period T3 elapses, the main unit 1 can output a sleep cancel command logic signal to the expansion unit 2 to release the expansion unit 2 from the sleep state. As a result, the signal from the expansion unit 2 is transmitted only when the CPU unit 13 can reliably control the entire PLC system, and the PLC system ensures that the control target is not malfunctioned after power is applied. Will be able to control.

1 本体ユニット
11 電源部
12 本体回路部
13 CPU部
2 拡張ユニット
21 電源部
22 拡張回路部
23 信号伝送許可/禁止手段
3 電源プラグ
4 電源スイッチ
5 信号線
6 電源線
9 接地電位検出手段
DESCRIPTION OF SYMBOLS 1 Main body unit 11 Power supply part 12 Main body circuit part 13 CPU part 2 Expansion unit 21 Power supply part 22 Expansion circuit part 23 Signal transmission permission / prohibition means 3 Power plug 4 Power switch 5 Signal line 6 Power line 9 Ground potential detection means

Claims (4)

本体ユニットと、この本体ユニットから電源を供給されかつ本体ユニットとの間で信号の伝送を行う拡張ユニットと、を含み、
上記本体ユニットは、交流電圧を直流電圧に変換すると共に、この直流電圧を1ないし複数の別の直流電圧に変換する本体電源部と、上記本体電源部から直流電圧をCPUリセット期間分遅れて動作電圧として供給されて動作するCPU部とを備え、
上記拡張ユニットは、上記本体電源部から直流電圧を供給されると共にその供給された直流電圧を上記本体ユニットのCPU部のリセット期間より早いタイミングで動作電圧に変換する拡張電源部と、上記拡張電源部から動作電圧を供給されて上記本体ユニットのCPU部との間で信号の伝送を行う拡張回路部とを備えた、
PLCシステムにおいて、
上記両ユニット間における信号伝送制御方法であって、
上記本体ユニットのCPU部におけるそのリセット期間中とリセット期間経過後それぞれにおける接地電位を検出する第1ステップと、
上記リセット期間中の接地電位をスリープ指令論理信号、リセット期間経過後の接地電位をスリープ解除論理信号に設定し、これら両論理信号に基づいて拡張ユニットから本体ユニットへの信号伝送を制御する第2ステップと、
を含むことを特徴とする信号伝送制御方法。
A main unit, and an expansion unit that is supplied with power from the main unit and transmits signals to and from the main unit,
The main unit converts an AC voltage into a DC voltage, converts the DC voltage into one or more other DC voltages, and operates the DC voltage delayed from the main unit by a CPU reset period. A CPU unit that operates by being supplied as a voltage,
The extension unit is supplied with a DC voltage from the main body power supply unit and converts the supplied DC voltage into an operating voltage at a timing earlier than a reset period of the CPU unit of the main unit, and the extension power source An expansion circuit unit that is supplied with an operating voltage from the unit and transmits signals to and from the CPU unit of the main unit.
In the PLC system,
A signal transmission control method between the two units,
A first step of detecting a ground potential during the reset period and after the reset period has elapsed in the CPU unit of the main unit;
A ground potential during the reset period is set as a sleep command logic signal, and a ground potential after the reset period has elapsed is set as a sleep cancel logic signal. Based on these both logic signals, a second signal for controlling signal transmission from the expansion unit to the main unit is controlled. Steps,
A signal transmission control method comprising:
上記第1ステップが、上記本体ユニットのCPU部の接地端子と接地部との間に抵抗を接続し、該抵抗両端間電圧から上記リセット期間中とリセット期間経過後それぞれにおける接地電位を検出するステップである、請求項1に記載の方法。   The first step is a step of connecting a resistor between the ground terminal of the CPU unit of the main unit and the ground unit, and detecting a ground potential during the reset period and after the reset period from the voltage across the resistor. The method of claim 1, wherein 上記第2ステップが、アンドゲートの少なくとも2つの入力部のうちの一方に拡張ユニットの拡張回路部からの信号を入力し、他方に上記論理信号を入力すると共に、当該アンドゲートの出力部から上記信号の伝送を行うステップである、請求項1に記載の方法。   The second step inputs a signal from the expansion circuit unit of the expansion unit to one of at least two input units of the AND gate, inputs the logic signal to the other, and outputs the logic signal from the output unit of the AND gate. The method according to claim 1, wherein the method is a step of transmitting a signal. 本体ユニットと、この本体ユニットから電源を供給されかつ本体ユニットとの間で信号の伝送を行う拡張ユニットとを含み、
上記本体ユニットは、交流電圧を直流電圧に変換すると共に、この直流電圧を1ないし複数の別の直流電圧に変換する本体電源部と、上記本体電源部から直流電圧をCPUリセット期間分遅れて動作電圧として供給されて動作するCPU部とを備え、
上記拡張ユニットは、上記本体電源部から直流電圧を供給されると共にその供給された直流電圧を上記本体ユニットのCPU部のリセット期間より早いタイミングで動作電圧に変換する拡張電源部と、上記拡張電源部から動作電圧を供給されて上記本体ユニットのCPU部との間で信号の伝送を行う拡張回路部とを備えた、
PLCシステムであって、
上記本体ユニットのCPU部の接地端子に接続されて設けられ当該CPU部のリセット期間中とリセット期間経過後それぞれでの上記接地端子の電位を検出する接地電位検出手段と、
上記リセット期間中とリセット期間経過後それぞれに対応する接地電位をスリープ指令論理とスリープ解除論理として設定し、この設定論理がスリープ指令論理のときは拡張ユニットから信号出力を禁止し、スリープ解除論理のときは信号出力の禁止を解除する信号伝送許可/禁止手段と、
を設けた、ことを特徴とするPLCシステム。
Including a main unit and an expansion unit that is supplied with power from the main unit and transmits signals to and from the main unit.
The main unit converts an AC voltage into a DC voltage, converts the DC voltage into one or more other DC voltages, and operates the DC voltage delayed from the main unit by a CPU reset period. A CPU unit that operates by being supplied as a voltage,
The extension unit is supplied with a DC voltage from the main body power supply unit and converts the supplied DC voltage into an operating voltage at a timing earlier than a reset period of the CPU unit of the main unit, and the extension power source An expansion circuit unit that is supplied with an operating voltage from the unit and transmits signals to and from the CPU unit of the main unit.
A PLC system,
A ground potential detecting means that is connected to the ground terminal of the CPU unit of the main unit and detects the potential of the ground terminal during the reset period and after the reset period of the CPU unit;
The ground potentials corresponding to the reset period and after the reset period have elapsed are set as sleep command logic and sleep cancel logic, respectively, and when this setting logic is the sleep command logic, signal output from the expansion unit is prohibited and the sleep cancel logic Signal transmission permission / prohibition means to cancel the prohibition of signal output,
A PLC system characterized by comprising:
JP2010055832A 2010-03-12 2010-03-12 Signal transmission control method in plc system and the plc system Pending JP2011191875A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010055832A JP2011191875A (en) 2010-03-12 2010-03-12 Signal transmission control method in plc system and the plc system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010055832A JP2011191875A (en) 2010-03-12 2010-03-12 Signal transmission control method in plc system and the plc system

Publications (1)

Publication Number Publication Date
JP2011191875A true JP2011191875A (en) 2011-09-29

Family

ID=44796751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010055832A Pending JP2011191875A (en) 2010-03-12 2010-03-12 Signal transmission control method in plc system and the plc system

Country Status (1)

Country Link
JP (1) JP2011191875A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9158676B2 (en) 2012-05-04 2015-10-13 Samsung Electronics Co., Ltd. Nonvolatile memory controller and a nonvolatile memory system
WO2016143101A1 (en) * 2015-03-11 2016-09-15 三菱電機株式会社 Cpu unit, target unit, and plc system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9158676B2 (en) 2012-05-04 2015-10-13 Samsung Electronics Co., Ltd. Nonvolatile memory controller and a nonvolatile memory system
WO2016143101A1 (en) * 2015-03-11 2016-09-15 三菱電機株式会社 Cpu unit, target unit, and plc system
JP6026051B1 (en) * 2015-03-11 2016-11-16 三菱電機株式会社 CPU unit, target unit and PLC system
CN106164791A (en) * 2015-03-11 2016-11-23 三菱电机株式会社 CPU element, object element and PLC system

Similar Documents

Publication Publication Date Title
US10067895B2 (en) Systems and methods for asynchronous toggling of I2C data line
EP1561156B1 (en) System and method for communicating with a voltage regulator
JP5174515B2 (en) Semiconductor integrated circuit device
JP6872016B2 (en) Vehicle control device
TW202004510A (en) Bus system
JP6201890B2 (en) Slave communication device and bus communication system
KR101640584B1 (en) A method for controlling power supply utilizing the PIC
JP5945149B2 (en) Field equipment
TW201314431A (en) Power supply control system and method
KR102253703B1 (en) Semiconductor device for reducing power consumption at low power mode and system including same
JP2011191875A (en) Signal transmission control method in plc system and the plc system
US20070257727A1 (en) Voltage detection and sequencing circuit
JP2006320060A (en) Power feeder
JP4894919B2 (en) Relay circuit, information processing apparatus, and relay method
JP5136036B2 (en) Programmable logic controller
EP3876212B1 (en) Electric apparatus, communication device, and communication system
US20220050622A1 (en) Signal processing device and information rewrite device
JP7062886B2 (en) Communication device
JP6301663B2 (en) Power supply control apparatus, power supply control method, and information processing apparatus
TWI523360B (en) Power source protection device and method
JP2014230379A5 (en)
WO2024024536A1 (en) Communication system, communication method, and program
JP5072813B2 (en) Output terminal and control / monitor signal transmission system
JP2009060690A (en) Power supply controller
JP6991001B2 (en) Signal repeater