JP2005065132A

JP2005065132A - タイミング信号発生装置

Info

Publication number: JP2005065132A
Application number: JP2003295798A
Authority: JP
Inventors: Takashi Shimono; 隆史下野
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2003-08-20
Filing date: 2003-08-20
Publication date: 2005-03-10

Abstract

【課題】複雑な回路設計を行うことなく容易に切り出される画面の位置を自由に設定することが可能であるタイミングジェネレータを提供する。
【解決手段】Ｖカウンタ１と、高速系カウンタ２と、Ｖコンパレータ３と、高速系コンパレータ４と、パルスジェネレータ５と、ステート制御回路６を備えるタイミングジェネレータにおいて、Ｖカウンタは、高速系カウンタに切替えた後もそのカウント値を保持し、高速系カウンタよりＶカウンタに切替えられた際、Ｖカウンタは保持されたカウント値よりカウントを行う。
【選択図】図１

Description

本発明はタイミング信号発生装置に関する。詳しくは、固体撮像装置の設定情報に応じたタイミング信号を供給するタイミング信号発生装置に係るものである。

ＣＣＤなどの固体撮像素子を用いたビデオカメラやデジタルスチルカメラといった固体撮像装置が一般に知られている。この様な固体撮像装置は、撮像部、信号処理部及び記録処理部等の各機能を制御する制御回路を有し、更に各部の動作を規定するタイミング信号を生成するタイミング信号発生装置、いわゆるタイミングジェネレータを備えている。

ここで、タイミングジェネレータは、ビデオカメラやデジタルカメラの搭載された固体撮像素子に駆動タイミングを供給するものである。
この駆動タイミングを通常撮像時と違う特定なタイミングとすることで、カメラのオートフォーカス機能を実現できるデータを固体撮像素子から出力させることができる。
近年、上記カメラ等の多機能化が進むに従い、このオートフォーカス機能にも様々な要望（例えば、特許文献１参照。）があり、それに係るタイミング信号も同様に多様な要望に答える必要が出てきた。また、開発期間の短縮とローコスト化の要望もある。

上記した様な要望に対して、タイミング信号を生成するための複数の設定データをそれぞれ出力するデータ設定回路を備え、カメラの起動時や各動作モードに応じたタイミングで設定データをタイミング信号発生回路に設定し、タイミング信号発生回路において設定したデータに応じたタイミング信号を生成することによって、各種タイミング信号のもととなる複数の設定データを高速設定可能であるタイミングジェネレータが提案されている（例えば、特許文献２参照。）。

さて、ＣＣＤを用いたオートフォーカスシステムは、ＣＣＤにおける所定の画素に蓄積された信号電荷を出力し、オートフォーカスのための演算を行う。
上記所定の画素はＣＣＤの画素全てを用いることも考えられるが、この場合、全ての画素ではなく一部の画素である。以下、タイミングジェネレータの動作について説明する。

図３は従来のタイミングジェネレータを説明するための模式図である。従来のタイミングジェネレータは水平ブランキング期間と同期して常にカウントを行う垂直転送クロックカウンタ１０１（以下、Ｖカウンタと言う）と、高速掃き出しモード時にカウントを行う高速掃き出し用カウンタ１０２（以下、高速系カウンタと言う）と、Ｖカウンタのカウント値を設定情報と比較して通常転送パルスや読み出しパルスを出力するＶコンパレータ１０３と、高速系カウンタのカウント値を設定情報と比較して高速掃き出し転送用パルスを出力する高速系コンパレータ１０４と、Ｖコンパレータ及び高速系コンパレータからの各出力パルスをＣＣＤ素子の駆動に用いるタイミング信号Ｖ_１〜Ｖ_４として出力を行うパルスジェネレータ１０５とを備えている。
ここで、ＶコンパレータはＶカウンタのカウント値が５になった場合と１２３になった場合に高速系カウンタに駆動開始信号ＥＮを送信する様に構成されている。

図４は従来のタイミングジェネレータのオートフォーカスモードにおけるＶカウンタのカウント値Ｎ_Ｖ及び高速系カウンタのカウント値Ｎ_Ｈとタイミングジェネレータが供給するタイミング信号Ｖ_１及びＶ_２の一例を示す模式図である。

さて、従来のタイミングジェネレータにおけるＶカウンタは、図中符号Ｓで示すリセット信号が印加されたタイミングでＶカウンタのカウント値が初期化され同時にカウントが開始される。
カウント値が０〜３である図４中符号Ａで示す第１の通常転送モードでは、ＶコンパレータにＶカウンタからのカウント値が入力される。
その後、ＶコンパレータのＶカウント値設定情報に基づいてＶコンパレータからパルスジェネレータに信号を出力し、パルスジェネレータは図中符合Ｓと同期した通常転送パルスを出力する。

Ｖカウンタのカウント値が３〜４である図４中符号Ｂで示す読み出しモードになると、ＶコンパレータのＶカウンタのカウント値の設定情報に基づいて読み出し電圧１０６をＶ１に印加する読み出しパルスがパルスジェネレータから出力される。

Ｖカウンタのカウント値が４〜５である図４中符号Ｃで示す第２の通常転送モードでは、上記した第１の通常転送モードの場合と同様に、ＶコンパレータにＶカウンタからのカウント値が入力され、ＶコンパレータのＶカウント値設定情報に基づいてＶコンパレータからパルスジェネレータに信号を出力し、パルスジェネレータは図中符合Ｓと同期した通常転送パルスを出力する。

Ｖカウンタのカウント値が図４中符号Ｄで示す第１の高速掃き出しモード（フレームシフトモード）の開始タイミングである５になると、ＶコンパレータのＶカウント値設定情報に基づいて高速系カウンタに駆動開始信号（ＥＮ）を送信し、駆動開始信号を受信した高速系カウンタはカウントを開始し、高速系コンパレータはパルスジェネレータに信号を送り、パルスジェネレータは高速掃き出し転送パルスを出力する。高速系カウンタから送信されたカウント値が１５となると、高速系コンパレータはパルスジェネレータに信号を送り、パルスジェネレータは高速掃き出し転送パルスを停止する。なお、高速系カウンタはカウント値が１５になるとカウント値が初期化される。
ここで、高速系コンパレータから高速掃き出し転送パルスが出力されている間もＶカウンタはカウントを継続しており、高速系カウンタのカウント値が１５になるタイミング、即ち、第１の高速掃き出しモードが終了する際にはＶカウンタのカウント値は２５としている。

Ｖカウンタのカウント値が２５〜１２３である図４中符号Ｅで示す所定画素の信号出力を行う画面に対応する蓄積電荷の出力を行う第３の通常転送モードでは、上記した第１の通常転送モード及び第２の通常転送モードと同様に、ＶコンパレータのＶカウント値設定情報に基づいてパルスジェネレータから通常転送パルスが出力される。

Ｖカウンタのカウント値が図４中符号Ｆで示す第２の高速掃き出しモードの開始タイミングである１２３になると、上記した第１の高速掃き出しモードの開始タイミングになった場合と同様に、ＶコンパレータのＶカウント値設定情報に基づいて高速系カウンタに駆動開始信号を送信し、駆動開始信号を受信した高速系カウンタはカウントを開始し、パルスジェネレータは高速系カウンタのカウント値が１１になるまで高速掃き出し転送パルスを出力する。なお、高速系カウンタはカウント値が１１になるとカウント値が初期化される。
また、上記した第１の高速掃き出しモードの場合と同様に、パルスジェネレータから高速掃き出しパルスが出力されている間もＶカウンタはカウントを継続しており、高速系カウンタのカウント値が１１になるタイミング、即ち、第２の高速掃き出しモードが終了する際にはＶカウンタのカウント値は１３４としている。

Ｖカウンタの値が１３４〜１３５である図４中符号Ｇで示す空転送モードでは、上記した第１の通常転送モード、第２の通常転送モード及び第３の通常転送モードと同様に、ＶコンパレータのＶカウント値設定情報に基づいてパルスジェネレータから通常転送パルスが出力される。

上記の様にしてパルスジェネレータから出力されたパルスはＣＣＤ素子の駆動に用いる信号として出力され、高速掃き出しモードにより所定の画素に蓄積された信号電荷を高速排出して所定位置の画素の出力を行っているが、従来、所定画面の位置の選択は幾通りかに限定されているのが実情であった。

即ち、切り出される画面の位置を変更するにはフレームシフトモードの期間の変更、即ち、高速系カウンタを１５までカウンタさせ高速系カウンタのカウント値が１５になるまで高速掃き出し転送パルスを出力するといった設定情報の変更、フレームシフトモードより後のモードである第３の通常転送モード、第２の高速掃き出しモード及び空転送モードについての設定情報、即ち、Ｖカウンタのカウント値に応じてパルスジェネレータから出力する制御パルスに関する情報や第２の高速掃き出しモード時において高速系カウンタがカウントを行う期間に関する情報といった設定情報をも変更が必要で、所定画素の位置を任意に変更可能とするためには、出力する所定画素の位置に基づいてフレームシフトモードより後のモードの設定情報を導くための演算が必要となり、この様な演算を実現するためにタイミングジェネレータの回路構造が複雑になると共に、回路設計が複雑になり、回路規模も大きくなり易かった。
このため、出力する所定画素の位置の選択が幾通りかに限定されていた。

特開平０９−５４２４４号公報

特開２００１−２８５７０５号公報

しかし、近年、デジタルカメラ等の多機能化が進むに従い、オートフォーカス機能にも様々な要望があり、その一つとして撮像している画面上の任意の領域にフォーカス出来るようにすることが求められている。
このため、ＣＣＤ素子では上記撮像画面の任意の領域に対応するＣＣＤ画素領域を対象としてオートフォーカスの演算をするため、上記ＣＣＤ画素領域の画素信号を出力する、即ち、所望のＣＣＤ画素領域を全画素領域より切り出す機能が求められる。また、その切出しも簡便にできることが重要である。
そこで、図３で示す第１のカウンタは切替時のカウント値を保持しなかったため、切出し領域が変わる場合は、第１のカウンタと第２のカウンタの夫々の設定情報について、切出し領域が変わる条件の数の分の情報が必要となり、設計が煩雑でコストの上昇も懸念された。

本発明は以上の点に鑑みて創案されたものであって、複雑な回路設計を行うことなく切り出される画面の位置を自由に設定することが可能であるタイミング信号発生装置を提供することを目的とするものである。

上記の目的を達成するために、本発明に係るタイミング信号発生装置は、第１の駆動モード時にカウントを行う第１のカウンタと、前記第１の駆動モードより高周波数である第２の駆動モード時にカウントを行う第２のカウンタと、前記第１のカウンタにおけるカウント値と第１の所定値とを比較して、第１のカウンタのカウント値に応じて第１の信号を出力する第１のコンパレータと、前記第２のカウンタにおけるカウント値と第２の所定値とを比較して、第２のカウンタのカウント値に応じて第２の信号を出力する第２のコンパレータと、前記第１のコンパレータ及び第２のコンパレータが出力する夫々前記第１の信号、及び前記第２の信号が入力されるパルスジェネレータと、前記第１の駆動モードと前記第２の駆動モードの切替え時に、夫々前記第１のカウンタと前記第２のカウンタを切替えるカウンタ切替手段とを備えるタイミング信号発生装置において、前記第１のカウンタは、前記第２のカウンタに切替えた後もそのカウント値を保持し、その後、前記第２のカウンタより前記第１のカウンタに切替えられた際、前記第１のカウンタは前記保持されたカウント値よりカウントを行う。

ここで、第１の駆動モード時にカウントを行う第１のカウンタと第２の駆動モード時にカウントを行う第２のカウンタを備え、第１のカウンタから第２のカウンタに切替えられた際に第１のカウンタは切替時のカウント値を保持し、再度第１のカウンタに切替えられた際に、前のカウント値から継続してカウントすることで、第１のカウンタのカウント値と比較される設定情報を固定値とすることが出来る。

本発明のタイミング信号発生装置では、複雑な回路設計を行うことなく容易に切り出される画面の位置を自由に設定することができ、タイミング信号発生装置回路設計が簡便になり、回路規模も比較意的小規模で良く、自由に切り出し位置の設定が可能となる。

図１は本発明を適用したタイミングジェネレータの一例を説明するための模式図である。本発明を適用したタイミングジェネレータは、水平ブランキング期間と同期して通常駆動モード時にカウントを行うＶカウンタ１と、高速掃き出しモード時にカウントを行う高速系カウンタ２と、Ｖカウンタのカウント値を設定情報と比較して通常転送パルスや読み出しパルスを出力するＶコンパレータ３と、高速系カウンタのカウント値を設定情報と比較して高速掃き出し転送用パルスを出力する高速系コンパレータ４と、Ｖコンパレータ及び高速系コンパレータからの各出力パルスをＣＣＤ素子の駆動に用いるタイミング信号Ｖ_１〜Ｖ_４として出力を行うパルスジェネレータ５とを備えている。

また、Ｖコンパレータ及び高速系コンパレータは、駆動するカウンタの切替えを行うステート制御回路６に接続されたＯＲゲート素子７に接続されており、ステート制御回路はＶカウンタ及びインバータ８を介して高速系カウンタにハイレベル（以下、Ｈレベルと言う）信号若しくはローレベル（以下、Ｌレベルと言う）信号を送信できる様に構成されている。
更に、外部から入力されたシリアルデータに基づいて、演算機９によって演算処理がなされ、演算結果が高速系コンパレータに入力される。具体的には、切り出し領域の固定ライン数、画面上部のフレームシフト領域のライン数及び画面下部の高速掃き出し領域のライン数に基づいて、高速掃き出しのライン数を演算機によって計算し、算出された高速掃き出しのライン数を高速系コンパレータに入力する。

ここで、Ｖカウンタ及び高速系カウンタはいずれもＨレベルの信号によってカウントを行い、Ｌレベル信号によってカウントを停止する様に構成されている。
また、高速系コンパレータは第１の高速掃き出しモードでは高速系カウンタのカウント値が１５になるとステート制御回路にＨレベル信号に切替えるパルスを出力し、第２の高速掃き出しモードでは高速系カウンタのカウント値が１１になるとステート制御回路にＨレベル信号に切替えるパルスを出力する様に構成されている。
更に、ステート制御回路は、Ｖカウンタのカウント値が５になった場合と１０３になった場合にＬレベル信号に切替える様に構成されている。

以下、上記の様に構成された本発明を適用したタイミングジェネレータの動作について説明する。

図２は本発明を適用したタイミングジェネレータのオートフォーカスモードにおけるＶカウンタのカウント値及び高速系カウンタのカウント値とタイミングジェネレータが供給するタイミング信号を示す模式図である。

さて、本発明を適用したタイミングジェネレータにおけるＶカウンタは、リセット信号が印加されたタイミングでＶカウンタのカウント値が初期化され同時にカウントが開始され、カウント値が０〜３である図２中符号ａで示す第１の通常転送モードでは、Ｖコンパレータの設定情報に基づいてパルスジェネレータから通常転送パルスが出力される。

Ｖカウンタのカウント値が３〜４である図２中符号ｂで示す読み出しモードになると、Ｖコンパレータの設定情報に基づいて読み出し電圧をＶ_１に印加できるような読み出しパルスがパルスジェネレータから出力される。

Ｖカウンタのカウント値が４〜５である図２中符号ｃで示す第２の通常転送モードでは、上記した第１の通常転送モードの場合と同様に、パルスジェネレータの設定情報に基づいてＶコンパレータから通常転送パルスが出力される。

Ｖカウンタのカウント値が図２中符号ｄで示す第１の高速掃き出しモード（フレームシフトモード）の開始タイミングである５になると、ステート制御回路がＬレベル信号を出力し、Ｌレベル信号を受信したＶカウンタはカウントを停止すると共に、Ｌレベル信号をインバータを介して受信、即ち、Ｈレベル信号を受信した高速系カウンタはカウントを開始する。

フレームシフトモードでは、高速系コンパレータは高速系カウンタのカウント値が１５となるまで高速掃き出し転送パルスを出力し、高速系カウンタのカウント値が１５になると、高速系コンパレータはステート制御回路にＨレベル信号を出力する様にパルスを出力する。なお、フレームシフトモードでは高速系カウンタのカウント値が１５になるとカウント値が初期化される。

高速系コンパレータからの出力パルスを受信したステート制御回路はＨレベル信号を出力し、Ｈレベル信号を受信したＶカウンタはカウントを再開すると共に、Ｈレベル信号をインバータを介して受信、即ち、Ｌレベル信号を受信した高速系カウンタはカウントを停止する。

カウントを再開したＶカウンタのカウント値が５〜１０３である図２中符号ｅで示す第３の通常転送モードでは、上記した第１の通常転送モード及び第２の通常転送モードの場合と同様に、Ｖコンパレータの設定情報に基づいてパルスジェネレータから通常転送パルスが出力される。

Ｖカウンタのカウント値が図２中符号ｆで示す第２の高速掃き出しモードの開始タイミングである１０３になると、上記したＶカウンタのカウント値が５になった場合と同様に、ステート制御回路がＬレベル信号を出力し、Ｌレベル信号を受信したＶカウンタはカウントを停止すると共に、Ｌレベル信号をインバータを介して受信、即ち、Ｈレベル信号を受信した高速系カウンタはカウントを開始する。

第２の高速掃き出しモードでは、高速系コンパレータは高速系カウンタのカウント値が１１となるまで高速掃き出し転送パルスを出力し、高速系カウンタのカウント値が１１になると、パルスジェネレータはステート制御回路にＨレベル信号を出力する様にパルスを出力する。なお、第２の高速掃き出しモードでは高速系カウンタのカウント値が１１になるとカウント値が初期化される。

高速系コンパレータから出力パルスを受信したステート制御回路はＨレベル信号を出力し、Ｈレベル信号を受信したＶカウンタはカウントを再開すると共に、Ｈレベル信号をインバータを介して受信、即ち、Ｌレベル信号を受信した高速系カウンタはカウントを停止する。

カウントを再開したＶカウンタのカウント値が１０３〜１０４である図２中符号ｇで示す空転送モードでは、上記した第１の通常転送モード、第２の通常転送モード及び第３の通常転送モードと同様に、Ｖコンパレータの設定情報に基づいてパルスジェネレータから通常転送パルスが出力される。

上記の様にしてＶコンパレータ及び高速系コンパレータから出力されたパルスを上記した従来のタイミングジェネレータと同様に、パルスジェネレータによってＣＣＤ素子の駆動に用いる信号として出力し、高速掃き出しモードにより所定の画素に蓄積された信号電荷を高速排出して所定位置の画素の切り出しを行うことができる。

上記した本発明を適用したタイミングジェネレータでは、ステート制御回路がＬレベル信号に切替えるタイミング及び高速系コンパレータがステート制御回路にＨレベル信号に切替えるパルスを出力するタイミングを外部から制御データとして付与することによって、複雑な回路設計を行うことなく、切り出される画面のＶ方向の位置を自由に設定することができる。
即ち、本発明を適用したタイミングジェネレータでは、高速系カウンタがカウントを行っている間はＶカウンタがカウントを行わないために、フレームシフトモードの期間を変更したとしても、フレームシフトモードより後のモードの設定情報に変更が無く、画面の切り出し位置に基づく演算が不要であり、複雑な回路設計を行うことなく切り出される画面の位置を自由に設定することができる。

本発明を適用したタイミングジェネレータの一例を説明するための模式図である。本発明を適用したタイミングジェネレータのオートフォーカスモードにおけるＶカウンタのカウント値及び高速系カウンタのカウント値とタイミングジェネレータが供給するタイミング信号を示す模式図である。従来のタイミングジェネレータを説明するための模式図である。従来のタイミングジェネレータのオートフォーカスモードにおけるＶカウンタのカウント値及び高速系カウンタのカウント値とタイミングジェネレータが供給するタイミング信号を示す模式図である。

符号の説明

１Ｖカウンタ
２高速系カウンタ
３Ｖコンパレータ
４高速系コンパレータ
５パルスジェネレータ
６ステート制御回路
７ＯＲゲート素子
８インバータ
９演算機

Claims

第１の駆動モード時にカウントを行う第１のカウンタと、
前記第１の駆動モードより高周波数である第２の駆動モード時にカウントを行う第２のカウンタと、
前記第１のカウンタにおけるカウント値と第１の所定値とを比較して、第１のカウンタのカウント値に応じて第１の信号を出力する第１のコンパレータと、
前記第２のカウンタにおけるカウント値と第２の所定値とを比較して、第２のカウンタのカウント値に応じて第２の信号を出力する第２のコンパレータと、
前記第１のコンパレータ及び第２のコンパレータが出力する夫々前記第１の信号、及び前記第２の信号が入力されるパルスジェネレータと、
前記第１の駆動モードと前記第２の駆動モードの切替え時に、夫々前記第１のカウンタと前記第２のカウンタを切替えるカウンタ切替手段とを備えるタイミング信号発生装置において、
前記第１のカウンタは、前記第２のカウンタに切替えた後もそのカウント値を保持し、その後、前記第２のカウンタより前記第１のカウンタに切替えられた際、前記第１のカウンタは前記保持されたカウント値よりカウントを行う
ことを特徴とするタイミング信号発生装置。