JP2005064301A - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2005064301A JP2005064301A JP2003293887A JP2003293887A JP2005064301A JP 2005064301 A JP2005064301 A JP 2005064301A JP 2003293887 A JP2003293887 A JP 2003293887A JP 2003293887 A JP2003293887 A JP 2003293887A JP 2005064301 A JP2005064301 A JP 2005064301A
- Authority
- JP
- Japan
- Prior art keywords
- laser beam
- film
- laser
- semiconductor film
- irradiated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明はレーザビームを照射して半導体をアニールする工程を含む半導体装置の作製方法に関する。 The present invention relates to a method for manufacturing a semiconductor device including a step of annealing a semiconductor by irradiating a laser beam.
近年、基板上に薄膜トランジスタ(以下TFTと記す)を製造する技術が大幅に進歩し、アクティブマトリクス型表示装置への応用開発が進められている。特に、多結晶半導体膜を用いたTFTは、従来の非晶質半導体膜を用いたTFTよりも電界効果移動度が高いので、高速動作が可能である。そのため、従来ドライバICを用いて外付けしていた回路を画素と同一の基板上に一体形成することが可能となっている。 In recent years, a technique for manufacturing a thin film transistor (hereinafter referred to as TFT) on a substrate has greatly advanced, and application development to an active matrix display device has been advanced. In particular, a TFT using a polycrystalline semiconductor film has higher field-effect mobility than a TFT using a conventional amorphous semiconductor film, and thus can operate at high speed. Therefore, it is possible to integrally form a circuit externally attached using a conventional driver IC on the same substrate as the pixel.
多結晶半導体膜を形成するために用いるガラス基板は、耐熱性に劣り熱変形しやすいため、半導体膜の結晶化にレーザアニール技術が用いられている。 Since a glass substrate used for forming a polycrystalline semiconductor film is inferior in heat resistance and easily deformed by heat, a laser annealing technique is used for crystallization of the semiconductor film.
レーザアニールの特徴は、輻射加熱あるいは伝導加熱を利用するアニール法と比較して、処理時間を大幅に短縮できること、半導体基板又は半導体膜を選択的、局所的に加熱して、基板に殆ど熱的損傷を与えないことなどである。 The characteristics of laser annealing are that the processing time can be significantly shortened compared to annealing methods using radiant heating or conduction heating, and the semiconductor substrate or semiconductor film is selectively and locally heated to make the substrate almost thermally For example, do not damage.
なお、ここでいうレーザアニールとは、半導体基板又は半導体膜に形成された損傷層やアモルファス層を再結晶化する技術や、基板上に形成された非晶質半導体膜を結晶化させる技術を指している。また、半導体基板又は半導体膜の平坦化や表面改質に適用される技術も含んでいる。 The laser annealing here refers to a technique for recrystallizing a damaged layer or an amorphous layer formed on a semiconductor substrate or semiconductor film, or a technique for crystallizing an amorphous semiconductor film formed on a substrate. ing. Moreover, the technique applied to planarization and surface modification of a semiconductor substrate or a semiconductor film is also included.
レーザアニールに用いられるレーザ発振器はその発振方法により、パルス発振と連続発振の2種類に大別される。近年では、半導体膜の結晶化においてエキシマレーザのようなパルス発振のレーザ発振器よりも連続発振のレーザ発振器を用いる方が、半導体膜内に形成される結晶の粒径が大きくなることが見出されている(以下この結晶を大粒径結晶と呼ぶ。)。半導体膜内の結晶粒径が大きくなると、該半導体膜を用いて形成されるTFTチャネル領域に入る粒界の数が減るので移動度が高くなり、より高性能なデバイスの開発に利用できる。そのため、連続発振のレーザ発振器は脚光を浴びている。 Laser oscillators used for laser annealing are roughly classified into two types, pulse oscillation and continuous oscillation, depending on the oscillation method. In recent years, it has been found that the crystal grain size formed in a semiconductor film is larger when a continuous oscillation laser oscillator is used than a pulsed laser oscillator such as an excimer laser in crystallization of a semiconductor film. (Hereinafter, this crystal is referred to as a large grain crystal). As the crystal grain size in the semiconductor film increases, the number of grain boundaries entering the TFT channel region formed using the semiconductor film decreases, so that the mobility increases, which can be used for the development of higher performance devices. Therefore, continuous wave laser oscillators are in the spotlight.
しかしながら、照射面におけるレーザビームのエネルギー強度分布を均一化しても、加工対象物の全面を均一にレーザアニールすることは困難であった。特に、被加工物に入射したレーザビームの透過光が反射して、再度被加工物に入射する場合には、干渉の効果によりレーザアニールが均一に行われないことが問題となっていた。勿論、入射光と反射光との光軸を異ならせて、干渉の影響が無いようにすることも考えられるが、レーザビームを集光して、被加工物の全面を走査しながら処理する場合には、単にその基板の斜方よりレーザビームを入射させれば解決できるというものではなかった。 However, even if the energy intensity distribution of the laser beam on the irradiated surface is made uniform, it is difficult to uniformly anneal the entire surface of the workpiece. In particular, when the transmitted light of the laser beam incident on the workpiece is reflected and incident on the workpiece again, there has been a problem that laser annealing is not performed uniformly due to the interference effect. Of course, it is conceivable that the optical axes of incident light and reflected light are made different so as not to be affected by interference. However, when processing is performed while converging the laser beam and scanning the entire surface of the workpiece. However, it was not possible to solve this problem simply by making the laser beam incident from an oblique direction of the substrate.
本発明は、このような問題点に鑑みなされたものであり、半導体膜のアニールをはじめレーザビームを用いた加工処理に広く用いることのできる技術を提供することを目的とする。 The present invention has been made in view of such problems, and an object of the present invention is to provide a technique that can be widely used in processing using a laser beam, including annealing of a semiconductor film.
本発明は、レーザビームを照射して加工する対象物の当該被照射面に対して、レーザビームを斜めに入射させ、該レーザビームの照射位置を加工対象物上で移動させながら行うものであり、特にレーザビームの照射位置の移動方向を→a、レーザビームの入射方向を→bとするとその内積が0未満、或いはその角度が90度より大きくすることを特徴とするものである。 The present invention is performed by irradiating the laser beam obliquely with respect to the irradiated surface of the object to be processed by irradiating the laser beam and moving the irradiation position of the laser beam on the object to be processed. In particular, if the moving direction of the laser beam irradiation position is → a and the incident direction of the laser beam is → b, the inner product is less than 0 or the angle is larger than 90 degrees.
上記構成において、加工する対象物の被照射面に入射したレーザビームのうち、透過光が反射光として再度当該対象物に入射する場合に、入射光より先に被照射面に入射するようにレーザビームを照射することになる。この場合、レーザビームの入射角と、その照射面の移動方向とを本発明のようにすることで、入射光と反射光とが干渉しないので、均一な加工処理をすることができる。 In the above configuration, among the laser beams incident on the irradiated surface of the target object to be processed, when the transmitted light is incident on the target object again as reflected light, the laser beam is incident on the irradiated surface prior to the incident light. The beam will be irradiated. In this case, by making the incident angle of the laser beam and the moving direction of the irradiated surface as in the present invention, the incident light and the reflected light do not interfere with each other, so that uniform processing can be performed.
本発明は、基板上に形成された半導体膜をレーザビームで加工するに際し、半導体膜を被照射面として、レーザビームを被照射面に対して斜めに入射させ、レーザビームの位置を相対的に移動させながらレーザアニールする工程を有し、レーザビームに対する被照射面の相対的な移動方向を→a、前記レーザビームの入射方向を→bとすると、その内積が0未満となるようにすることを特徴としている。 In the present invention, when a semiconductor film formed on a substrate is processed with a laser beam, the semiconductor film is used as an irradiated surface, the laser beam is incident obliquely on the irradiated surface, and the position of the laser beam is relatively set. A step of performing laser annealing while moving, and assuming that the relative movement direction of the irradiated surface with respect to the laser beam is → a and the incident direction of the laser beam is → b, the inner product thereof is less than zero. It is characterized by.
本発明は、基板上に形成された半導体膜をレーザビームで加工するに際し、半導体膜を被照射面として、レーザビームを被照射面に対して斜めに入射させ、レーザビームの位置を相対的に移動させながらレーザアニールする工程を有し、レーザビームに対する被照射面の相対的な移動方向を→a、前記レーザビームの入射方向を→bとすると、その角度が90°より大きくすること特徴としている。 In the present invention, when a semiconductor film formed on a substrate is processed with a laser beam, the semiconductor film is used as an irradiated surface, the laser beam is incident obliquely on the irradiated surface, and the position of the laser beam is relatively set. It has a step of laser annealing while moving, and if the relative movement direction of the irradiated surface with respect to the laser beam is → a and the incident direction of the laser beam is → b, the angle is larger than 90 °. Yes.
上記した本発明の構成において、レーザビームを被照射面においてエネルギー分布が均一なレーザビーム、或いは長方形状に加工して、半導体膜を照射することを特徴とするものである。 In the above-described structure of the present invention, the semiconductor film is irradiated with the laser beam processed into a laser beam having a uniform energy distribution on the irradiated surface or a rectangular shape.
半導体膜に照射するレーザビームは、半導体膜が光吸収する波長帯域の光であり、その光エネルギーの一部が半導体膜を透過して、反射光が再入射する構成としても良い。 The laser beam applied to the semiconductor film may be light in a wavelength band that the semiconductor film absorbs light, and a part of the light energy may pass through the semiconductor film and reflected light may be incident again.
また、本発明において適用可能なレーザビームは、連続発振光又はパルス発振光のどちらであっても良い。 The laser beam applicable in the present invention may be either continuous wave light or pulsed light.
上記した本発明の構成によって、被照射面である基板上の半導体膜に対してレーザビームを斜めに照射すると同時に、入射したレーザビームが基板裏面で反射することによって発生する反射光が、入射光より先に被照射面に入射するようにレーザビームを照射することになる。ここでいう反射光とは、基板上の半導体膜に入射したレーザビームの一部が透過し、基板裏面で反射した光であるため、この反射光は入射光よりエネルギー密度が低下している。この場合、基板上の半導体膜を溶融する程のエネルギー密度はすでに失われているので、反射光が再度半導体膜に入射したとしてもレーザアニール処理に殆ど影響を与えない。また、レーザビームの入射光と反射光とが、互いに干渉しあうことがないので、均一にレーザアニールすることが可能となる。 With the above-described configuration of the present invention, a laser beam is obliquely irradiated onto the semiconductor film on the substrate, which is the irradiated surface, and at the same time, the reflected light generated when the incident laser beam is reflected on the back surface of the substrate is incident light. The laser beam is irradiated so as to enter the irradiated surface earlier. The reflected light here refers to light that is transmitted through a part of the laser beam incident on the semiconductor film on the substrate and reflected from the back surface of the substrate, and thus the energy density of the reflected light is lower than that of the incident light. In this case, since the energy density enough to melt the semiconductor film on the substrate is already lost, even if the reflected light is incident on the semiconductor film again, the laser annealing process is hardly affected. Further, since the incident light and the reflected light of the laser beam do not interfere with each other, uniform laser annealing can be performed.
なお、本発明でいう半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、液晶表示装置や発光装置等の電気光学装置及び該電気光学装置を部品として含む電子装置も含まれるものとする。 The semiconductor device in the present invention refers to all devices that can function by utilizing semiconductor characteristics, and includes electro-optical devices such as liquid crystal display devices and light-emitting devices, and electronic devices including the electro-optical devices as components. Shall be.
本発明によって、被照射面においてレーザビームを斜めに照射し、基板裏面からの反射光が入射光より先に入射するため、入射光と基板裏面からの反射光が干渉を起すことはなくなり、均一性のよい加工処理を行うことができる。 According to the present invention, the laser beam is irradiated obliquely on the irradiated surface, and the reflected light from the back surface of the substrate enters before the incident light, so that the incident light and the reflected light from the back surface of the substrate do not cause interference and are uniform. It is possible to perform processing with good characteristics.
また、レーザビームの照射面を、基板上に形成した半導体膜上で走査しながらレーザアニールする場合に、レーザビームの照射位置の移動方向とレーザビームの入射方向とを本発明の構成とすることにより、基板裏面からの反射光が入射光より先に入射するため、入射光と基板裏面からの反射光が干渉を起すことはなくなり、均一性の良い結晶性半導体膜を得ることができる。 Further, when laser annealing is performed while scanning the laser beam irradiation surface on a semiconductor film formed on the substrate, the moving direction of the laser beam irradiation position and the laser beam incident direction are configured as the present invention. Accordingly, since the reflected light from the back surface of the substrate enters before the incident light, the incident light and the reflected light from the back surface of the substrate do not interfere with each other, and a crystalline semiconductor film with good uniformity can be obtained.
次に、本発明の実施の形態について図面を参照して詳細に説明する。 Next, embodiments of the present invention will be described in detail with reference to the drawings.
まず、図1及び図2において、レーザ発振器101は、連続発振可能なものであることが好ましい。レーザの種類としては、個体レーザ又は気体レーザのいずれを選択することも可能であり、複数台のレーザ発振器を用いて、レーザビームを合成するように用いても良い。例えば、最大出力10WのYVO4レーザ(第2高調波、波長532nm)を2台用意し、偏光を利用して2台を合成したものを、レーザ発振器101としても良い。
First, in FIGS. 1 and 2, the
図1及び図2では、レーザ発振器から放射されるレーザビームが光学レンズやミラーなどを用いて構成される光学系を通して半導体膜106の入射する構成を示している。レーザ発振器101から射出されたレーザビームは、ディフラクティブオプティクス102によって長方形状のエネルギー分布の均一なレーザビームに整形され、整形用光学系103によって長方形の短辺及び長辺の長さの調節を行っている。図1において、紙面に対して垂直な方向が長方形ビームスポットの長辺方向である。エネルギー分布が均一な長方形状のレーザビームはミラー104で反射し、集光レンズ105によって集光され、基板107上の半導体膜106に入射する。入射角θは、干渉が起こらない角度に設定する。例えば、入射角θを3度に設定すれば、レーザビームに対する被照射面の移動方向を→a、入射方向を→bとするとその内積は0未満、すなわち→aと→bのなす角が90度より大きくなる。
1 and 2 show a configuration in which a
図3はレーザビームの走査方向を説明する図である。ここで、長方形状にエネルギー分布が均一なレーザビーム203はY軸ロボット201及びX軸ロボット204により半導体膜202の全面を走査することが可能となっている。まずY軸ロボット201により、半導体膜202表面を一方向に走査する。この走査方向は、図3においてA1として示している。Y軸ロボット201にてA1をレーザ照射した後、A1上を通過して元の位置に戻り、大粒径結晶が見られる領域(以下、この領域を大粒径領域と呼ぶ)の幅分だけX軸ロボット204を走査方向とは垂直な方向にスライドさせ、次のA2をレーザ照射する。このような一連の動作を繰り返すことにより半導体膜202の全面を大粒径領域とすることができる。
FIG. 3 is a diagram for explaining the scanning direction of the laser beam. Here, a
図1乃至図3において、入射光及び基板裏面からの反射光が通過する光路の詳細図を図4に示す。基板107上の半導体膜106において、レーザビームはc点に入射し、一部が透過して基板107の裏面で反射し、反射光が発生する。発生した反射光は半導体膜106上のd点に再入射する。
ここで重要なのは、ステージを動かす方向である。P方向に移動ステージを動かすという条件でレーザアニールを行った場合、レーザビームはまずc点に入射し、入射光の熱によってc点は溶融する。溶融した半導体膜は、吸収係数が飛躍的に上がるため、溶融状態のまま光があたるとその光を吸収する割合は高くなる。
c点は移動ステージによってP方向に移動するため、上記の理由によって基板裏面からの反射光は、溶融状態であるc点に吸収されて干渉を起し、結果としてアニールの状態が不均一なる場合がある。
1 to 3, a detailed view of an optical path through which incident light and reflected light from the back surface of the substrate pass is shown in FIG. In the
What is important here is the direction in which the stage is moved. When laser annealing is performed under the condition that the moving stage is moved in the P direction, the laser beam first enters the point c, and the point c is melted by the heat of the incident light. Since the melted semiconductor film has a drastic increase in the absorption coefficient, the ratio of absorbing light increases when light is irradiated in the molten state.
Since the point c moves in the P direction by the moving stage, the reflected light from the back surface of the substrate is absorbed by the point c which is in a molten state and causes interference, and as a result, the annealing state becomes uneven. There is.
一方、Q方向にステージを動かすという条件でレーザアニールを行う場合、半導体膜106上において、基板裏面からの反射光が先にd点に入射するが、反射光は入射光ほど強くはないため、半導体膜を溶融することはない。次に、d点は移動ステージに従ってQ方向に移動し、入射光を受けるが、溶融していない部分に光があたっても、その吸収係数は低いため反射光を吸収することはなく、干渉が起こることはなかった。従って、半導体膜106が光を吸収し、干渉を起すことはなく、半導体膜を均一にアニールすることができる。
On the other hand, when laser annealing is performed under the condition that the stage is moved in the Q direction, reflected light from the back surface of the substrate is incident on the point d first on the
図5を参照して本発明の第1の実施例を詳細に説明する。 The first embodiment of the present invention will be described in detail with reference to FIG.
まず図5(a)の斜視図について説明する。発振されたビームは矢印の方向に伝搬される。レーザビームは、焦点距離が150mmのシリンドリカルレンズ401によって、長方形状ビームスポットの長辺方向に絞る。図5(a)の斜視図において、紙面に平行な方向が長方形の長辺方向である。
First, the perspective view of FIG. The oscillated beam is propagated in the direction of the arrow. The laser beam is focused in the long side direction of the rectangular beam spot by a
次に図5(b)の側面図について説明する。発振されたビームは矢印の方向に伝搬される。レーザビームは、シリンドリカルレンズ401より後方100mmの距離に配置された、焦点距離20mmのシリンドリカルレンズ402により、長辺形の短辺方向に絞る。図5(b)の側面図において、紙面に平行な方向が長方形の短辺方向である。また、シリンドリカルレンズ402より後方18mmの距離に被照射面を配置する。
Next, the side view of FIG. 5B will be described. The oscillated beam is propagated in the direction of the arrow. The laser beam is focused in the short side direction of the long side by a
図5(b)の側面図において、長方形のビームは、干渉が起こらないよう基板上の珪素膜に対して10度で入射し、ビームに対して被照射面の移動方向を→a、入射方向を→bとし、その内積が0未満、すなわち→aと→bのなす角度が90°より大きくなるよう設定すると、基板上の珪素膜に入射したビームは一部が透過し、基板の裏面で反射光が発生して、珪素膜に再入射する。ここで、移動ステージ405をQ方向へと動かすと、再入射する反射光が先に珪素膜に入射することになり、その反射光は入射光ほど強くはないため、珪素膜を溶かすことはない。溶融していない部分に光が再入射しても、光の吸収係数は低いため、珪素膜が光を吸収することはなく、また干渉を起すこともない。従って、珪素膜を均一にアニールすることができる。
In the side view of FIG. 5B, the rectangular beam is incident on the silicon film on the substrate at 10 degrees so that no interference occurs, and the moving direction of the irradiated surface with respect to the beam is changed to a, the incident direction. Is set to → b, and the inner product thereof is set to be less than 0, that is, the angle formed by → a and → b is larger than 90 °, a part of the beam incident on the silicon film on the substrate is transmitted, Reflected light is generated and reenters the silicon film. Here, when the moving
本実施例では、本発明を用いたアクティブマトリクス基板の作製方法について図6から図14を用いて説明する。 In this embodiment, a method for manufacturing an active matrix substrate using the present invention will be described with reference to FIGS.
まず、図7で示すように、本実施例ではコーニング社の#7059ガラスや#1737ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板700を用いる。なお、本実施例の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。 First, as shown in FIG. 7, in this embodiment, a substrate 700 made of glass such as barium borosilicate glass represented by Corning # 7059 glass or # 1737 glass or aluminoborosilicate glass is used. Note that a plastic substrate having heat resistance that can withstand the processing temperature of this embodiment may be used.
次いで、基板700上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地膜701を形成する。本実施例では下地膜701として二層構造を用いるが、前記絶縁膜の単層膜または二層以上積層させた構造を用いても良い。下地膜701の一層目としては、プラズマCVD法を用い、SiH4、NH3、及びN2Oを反応ガスとして成膜される酸化窒化珪素膜701aを10〜200nm(好ましくは50〜100nm)形成する。本実施例では、膜厚50nmの酸化窒化珪素膜701aを形成する。次いで、下地膜701の二層目としては、プラズマCVD法を用い、SiH4、及びN2Oを反応ガスとして成膜される酸化窒化珪素膜701bを50〜200nm(好ましくは100〜150nm)の厚さに積層形成する。本実施例では、膜厚100nmの酸化窒化珪素膜701bを形成する。
Next, a
次いで、下地膜上に半導体膜702を形成する。半導体膜702は、非晶質構造を有する半導体膜を公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により、25〜200nm、好ましくは25〜80nm(代表的には30〜60nm)の厚さで形成する。半導体膜の材料に限定はないが、好ましくは珪素または珪素ゲルマニウム(SiGe)合金などで形成すると良い。本実施例では、プラズマCVD法を用い55nmの非晶質珪素膜を成膜する。
Next, a
続いて、半導体膜の結晶化を行う。半導体膜の結晶化にはレーザ結晶化法を適用する。レーザ結晶化には、連続発振のレーザを使用し、本発明を適用して実施する。例えば、YAGレーザ、YVO4レーザ、YLFレーザ、YAlO3レーザ、アレキサンドライドレーザ、Ti:サファイアレーザ等を光源とするレーザビームを、光学系を用いて線状ビームに加工し、図6で示すような方法で半導体膜に照射する。この時、基板表面からの反射光と基板裏面からの反射光とが干渉しないよう被照射面に対して5度の角度をつけ、入射する。本実施例では、基板を温度500℃の窒素雰囲気中で1時間加熱した後、図6で示したレーザアニール方法により半導体膜の結晶化を行い、大粒径の結晶粒を有する結晶質珪素膜を形成する。このとき、レーザ発振器にはYVO4レーザを用い、非線形光学素子により第2高調波に変調したレーザビームを、光学系により長さ400μm、幅15μmの線状ビームに加工して半導体膜に照射する。また、ステージは矢印の方向に動かす。連続発振型のレーザを用いる場合には、エネルギー密度は0.01MW/cm2〜100MW/cm2程度(好ましくは0.1MW/cm2〜10MW/cm2)が必要である。そして、ステージは0.5cm/s〜2000cm/s程度の速度で動かしてレーザを照射するのが望ましい。
Subsequently, the semiconductor film is crystallized. Laser crystallization is applied to the crystallization of the semiconductor film. Laser crystallization is performed by applying a continuous wave laser and applying the present invention. For example, a laser beam using a YAG laser, a YVO 4 laser, a YLF laser, a YAlO 3 laser, an alexandride laser, a Ti: sapphire laser, or the like as a light source is processed into a linear beam using an optical system, as shown in FIG. The semiconductor film is irradiated by a simple method. At this time, the reflected light from the substrate surface and the reflected light from the back surface of the substrate are incident at an angle of 5 degrees with respect to the irradiated surface. In this embodiment, after heating the substrate in a nitrogen atmosphere at a temperature of 500 ° C. for 1 hour, the semiconductor film is crystallized by the laser annealing method shown in FIG. 6 to obtain a crystalline silicon film having large crystal grains. Form. At this time, a YVO 4 laser is used as a laser oscillator, a laser beam modulated to a second harmonic by a non-linear optical element is processed into a linear beam having a length of 400 μm and a width of 15 μm by an optical system, and irradiated to a semiconductor film . The stage is moved in the direction of the arrow. In the case of using a continuous wave laser, the energy density is required to be approximately 0.01 MW /
このようにして得られた結晶質半導体膜を所望の形状にパターニングして、半導体層802〜806を形成する。そして、結晶質珪素膜をフォトリソグラフィ法を用いたパターニング処理によって、半導体層802〜806を形成する。半導体層802〜806を形成した後、TFTのしきい値を制御するために微量な不純物元素(ボロンまたはリン)のドーピングを行ってもよい。 The crystalline semiconductor film thus obtained is patterned into a desired shape to form semiconductor layers 802 to 806. Then, semiconductor layers 802 to 806 are formed by patterning the crystalline silicon film using a photolithography method. After forming the semiconductor layers 802 to 806, a small amount of impurity element (boron or phosphorus) may be doped in order to control the threshold value of the TFT.
次いで、半導体層802〜806を覆うゲート絶縁膜807を形成する。ゲート絶縁膜807はプラズマCVD法またはスパッタ法を用い、厚さを40〜150nmとして珪素を含む絶縁膜で形成する。本実施例では、プラズマCVD法により110nmの厚さで酸化窒化珪素膜で形成する。もちろん、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
Next, a
またプラズマCVD法でTEOS(Tetraethyl Ortho Silicate)とO2とを混合した反応ガスを用い、酸化珪素膜を形成しても良い。 Alternatively, a silicon oxide film may be formed using a reaction gas in which TEOS (Tetraethyl Ortho Silicate) and O 2 are mixed by a plasma CVD method.
次いで、図7(B)に示すように、ゲート絶縁膜807上に膜厚20〜100nmの第1の導電膜808と、膜厚100〜400nmの第2の導電膜809とを積層形成する。本実施例では、膜厚30nmのTaN膜からなる第1の導電膜808と、膜厚370nmのW膜からなる第2の導電膜809を積層形成する。TaN膜はスパッタ法で形成し、Taのターゲットを用い、窒素を含む雰囲気内でスパッタする。また、W膜は、Wのターゲットを用いたスパッタ法で形成する。
Next, as illustrated in FIG. 7B, a first
なお、本実施例では、第1の導電膜808をTaN、第2の導電膜809をWとするが、これに限定されず、Ta、W、Ti、Mo、Al、Cu、Cr、Ndから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした結晶質珪素膜に代表される半導体膜を用いてもよい。また、AgPdCu合金を用いてもよい。また、第1の導電膜をタンタル(Ta)膜で形成し、第2の導電膜をW膜とする組み合わせ、第1の導電膜を窒化チタン(TiN)膜で形成し、第2の導電膜をW膜とする組み合わせ、第1の導電膜を窒化タンタル(TaN)膜で形成し、第2の導電膜をAl膜とする組み合わせ、第1の導電膜を窒化タンタル(TaN)膜で形成し、第2の導電膜をCu膜とする組み合わせとしてもよい。
In this embodiment, the first
次に、フォトリソグラフィ法を用いてレジストからなるマスク810〜815を形成し、電極及び配線を形成するための第1のエッチング処理を行う。第1のエッチング処理では第1及び第2のエッチング条件で行う。本実施例では第1のエッチング条件として、ICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用い、エッチング用ガスにCF4とCl2とO2とを用い、それぞれのガス流量を25sccm、25sccm、10sccmとし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成してエッチングを行う。基板側(試料ステージ)にも150WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。この第1のエッチング条件によりW膜をエッチングして第1の導電層の端部をテーパー形状とする。 Next, resist masks 810 to 815 are formed by photolithography, and a first etching process for forming electrodes and wirings is performed. The first etching process is performed under the first and second etching conditions. In this embodiment, ICP (Inductively Coupled Plasma) etching method is used as the first etching condition, CF 4 , Cl 2 and O 2 are used as etching gases, and each gas flow rate is 25 sccm, Etching is performed by generating plasma by generating 500 W RF (13.56 MHz) power to the coil-type electrode at a pressure of 1 Pa at 25 sccm and 10 sccm. 150 W RF (13.56 MHz) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied. The W film is etched under the first etching condition so that the end portion of the first conductive layer is tapered.
この後、レジストからなるマスク810〜815を除去せずに第2のエッチング条件に変え、エッチング用ガスにCF4とCl2とを用い、それぞれのガス流量を30sccm、30sccmとし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成して約30秒程度のエッチングを行う。基板側(試料ステージ)にも20WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。CF4とCl2を混合した第2のエッチング条件ではW膜及びTaN膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、10〜20%程度の割合でエッチング時間を増加させると良い。 Thereafter, the resist masks 810 to 815 are not removed, but the second etching conditions are changed, CF 4 and Cl 2 are used as etching gases, the respective gas flow rates are 30 sccm and 30 sccm, and the pressure is 1 Pa. 500 W RF (13.56 MHz) power is applied to the coil-type electrode to generate plasma, and etching is performed for about 30 seconds. 20 W RF (13.56 MHz) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied. Under the second etching condition in which CF 4 and Cl 2 are mixed, the W film and the TaN film are etched to the same extent. Note that in order to perform etching without leaving a residue on the gate insulating film, it is preferable to increase the etching time at a rate of about 10 to 20%.
上記第1のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第1の導電層及び第2の導電層の端部がテーパー形状となる。このテーパー部の角度は15度〜45度となる。こうして、第1のエッチング処理により第1の導電層と第2の導電層から成る第1の形状の導電層817〜822(第1の導電層817a〜822aと第2の導電層817b〜822b)を形成する。816はゲート絶縁膜であり、第1の形状の導電層817〜822で覆われない領域は20〜50nm程度エッチングされ薄くなった領域が形成される。
In the first etching process, the shape of the mask made of resist is made suitable, and the end portions of the first conductive layer and the second conductive layer are tapered due to the effect of the bias voltage applied to the substrate side. It becomes. The angle of the taper portion is 15 degrees to 45 degrees. Thus, the first shape conductive layers 817 to 822 (first conductive layers 817 a to 822 a and second conductive layers 817 b to 822 b) composed of the first conductive layer and the second conductive layer by the first etching treatment. Form.
そして、レジストからなるマスクを除去せずに第1のドーピング処理を行い、半導体層にn型を付与する不純物元素を添加する(図8(A))。ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を1×1013/cm2〜5×1015/cm2とし、加速電圧を60〜100keVとして行う。本実施例ではドーズ量を1.5×1015/cm2とし、加速電圧を80keVとして行う。n型を付与する不純物元素として15族に属する元素、典型的にはリン(P)または砒素(As)を用いるが、ここではリン(P)を用いる。この場合、導電層817〜821がn型を付与する不純物元素に対するマスクとなり、自己整合的に第1の高濃度不純物領域706〜710が形成される。第1の高濃度不純物領域706〜710には1×1020/cm3〜1×1021/cm3の濃度範囲でn型を付与する不純物元素を添加する。
Then, a first doping process is performed without removing the resist mask, and an impurity element imparting n-type conductivity is added to the semiconductor layer (FIG. 8A). The doping process may be performed by ion doping or ion implantation. The conditions of the ion doping method are a dose amount of 1 × 10 13 / cm 2 to 5 × 10 15 / cm 2 and an acceleration voltage of 60 to 100 keV. In this embodiment, the dose is set to 1.5 × 10 15 / cm 2 and the acceleration voltage is set to 80 keV. As an impurity element imparting n-type, an element belonging to
次いで、レジストからなるマスクを除去せずに第2のエッチング処理を行う。ここでは、エッチングガスにCF4とCl2とO2とを用い、W膜を選択的にエッチングする。この時、第2のエッチング処理により第2の導電層828b〜833bを形成する。一方、第1の導電層817a〜822aは、ほとんどエッチングされず、第2の形状の導電層828〜833を形成する。
Next, a second etching process is performed without removing the resist mask. Here, CF 4 , Cl 2, and O 2 are used as the etching gas, and the W film is selectively etched. At this time, second conductive layers 828b to 833b are formed by a second etching process. On the other hand, the first conductive layers 817a to 822a are hardly etched, and the second shape
次に、レジストからなるマスクを除去せずに、図8(B)に示すように、第2のドーピング処理を行う。この場合、第1のドーピング処理よりもドーズ量を下げて、70〜120keVの高い加速電圧で、n型を付与する不純物元素を導入する。本実施例ではドーズ量を1.5×1014/cm2とし、加速電圧を90keVとして行った。第2のドーピング処理は第2の形状の導電層828〜833をマスクとして用い、第2の導電層828b〜833bの下方における半導体層にも不純物元素が導入され、新たに第2の高濃度不純物領域823a〜827aおよび低濃度不純物領域823b〜827bが形成される。
Next, a second doping process is performed as shown in FIG. 8B without removing the resist mask. In this case, an impurity element imparting n-type conductivity is introduced at a high acceleration voltage of 70 to 120 keV with a lower dose than in the first doping treatment. In this embodiment, the dose is set to 1.5 × 10 14 / cm 2 and the acceleration voltage is set to 90 keV. The second doping process uses the second shape
次いで、レジストからなるマスクを除去した後、新たにレジストからなるマスク834aおよび834bを形成して、図8(C)に示すように、第3のエッチング処理を行う。エッチング用ガスにSF6およびCl2とを用い、ガス流量を90sccm、10sccmとし、1.3Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成し、約30秒のエッチング処理を行う。基板側(試料ステージ)には10WのRF(13.56MHz)電力を投入し、実質的には負の自己バイアス電圧を印加する。こうして、前記第3のエッチング処理により、pチャネル型TFTおよび画素部のTFT(画素TFT)のTaN膜をエッチングして、第3の形状の導電層835〜838を形成する。
Next, after removing the resist mask, new resist
次に、レジストからなるマスクを除去した後、第2の形状の導電層828、830および第2の形状の導電層835〜838をマスクとして用い、ゲート絶縁膜816を選択的に除去して絶縁層839〜844を形成する。(図9(A))
Next, after removing the resist mask, the
次いで、新たにレジストからなるマスク845a〜845cを形成して第3のドーピング処理を行う。この第3のドーピング処理により、pチャネル型TFTの活性層となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域846、847を形成する。第2の導電層835a、838aを不純物元素に対するマスクとして用い、p型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。本実施例では、不純物領域846、847はジボラン(B2H6)を用いたイオンドープ法で形成する(図9(B))。この第3のドーピング処理の際には、nチャネル型TFTを形成する半導体層はレジストからなるマスク845a〜845cで覆われている。第1のドーピング処理及び第2のドーピング処理によって、不純物領域846、847にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもp型を付与する不純物元素の濃度を2×1020/cm3〜2×1021/cm3となるようにドーピング処理することにより、pチャネル型TFTのソース領域およびドレイン領域として機能するために何ら問題は生じない。本実施例では、pチャネル型TFTの活性層となる半導体層の一部が露呈しているため、不純物元素(ボロン)を添加しやすい利点を有している。
Next, resist
次いで、レジストからなるマスク845a〜845cを除去して第1の層間絶縁膜861を形成する。この第1の層間絶縁膜861としては、プラズマCVD法またはスパッタ法を用い、厚さを100nm〜200nmとして珪素を含む絶縁膜で形成する。本実施例では、プラズマCVD法により膜厚150nmの酸化窒化珪素膜を形成する。もちろん、第1の層間絶縁膜861は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
Next, the resist
次いで、本発明のレーザアニール法を用いて活性化処理を行う(図9(C))。レーザとしては固体レーザ(YVO4レーザ等)、ガスレーザ、金属レーザ等のレーザビームを照射することが望ましい。そして、本発明を用いて照射すれば、反射光による干渉がおこらない。 Next, activation treatment is performed using the laser annealing method of the present invention (FIG. 9C). The laser is preferably irradiated with a laser beam such as a solid-state laser (YVO 4 laser, etc.), a gas laser, a metal laser, or the like. And if it irradiates using this invention, interference by reflected light will not occur.
また、第1の層間絶縁膜を形成する前に加熱処理を行っても良い。ただし、用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜(珪素を主成分とする絶縁膜、例えば窒化珪素膜)を形成した後で活性化処理を行うことが好ましい。 Further, heat treatment may be performed before the first interlayer insulating film is formed. However, when the wiring material used is weak against heat, it is activated after an interlayer insulating film (insulating film containing silicon as a main component, for example, a silicon nitride film) is formed to protect the wiring as in this embodiment. It is preferable to perform the conversion treatment.
さらに、410℃の熱処理を行って半導体層の水素化を行う。この工程は層間絶縁膜に含まれる水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。 Further, a heat treatment at 410 ° C. is performed to hydrogenate the semiconductor layer. This step is a step of terminating dangling bonds in the semiconductor layer with hydrogen contained in the interlayer insulating film. As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed.
次いで、第1の層間絶縁膜861上に無機絶縁膜材料または有機絶縁物材料から成る第2の層間絶縁膜862を形成する。例えば、高分子化合物からなる層間絶縁膜を塗布法により形成する。また、熱硬化型又は光硬化型の有機樹脂材料が適用され、アクリル、ポリイミド、ポリアミド、ポリイミドアミド、アラミドなどを適用することができる。その他に、誘電率が3.8よりも小さい低誘電率膜として、フッ素添加の酸化珪素膜や、有機SOG(Spin on Glass)、HSQ(無機水素化 シロキ酸)、HOSP(有機シロキ酸系ポリマー)多孔室SOGなどを適用することもできる。
Next, a second
そして、駆動回路906において、各不純物領域とそれぞれ電気的に接続する配線863〜867を形成する。なお、これらの配線は、膜厚50nmのTi膜と、膜厚500nmの合金膜(AlとTiとの合金膜)との積層膜をパターニングして形成する。
In the
また、画素部907においては、画素電極870、ゲート配線869、接続電極868を形成する(図10)。この接続電極868によりソース配線は、画素TFTと電気的な接続が形成される。また、ゲート配線869は、画素TFTのゲート電極と電気的な接続が形成される。また、画素電極870としては、AlまたはAgを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。
In the
以上の様にして、nチャネル型TFT901とpチャネル型TFT902からなるCMOS回路、及びnチャネル型TFT903を有する駆動回路906と、画素TFT904、保持容量905とを有する画素部907を同一基板上に形成することができる。こうして、アクティブマトリクス基板が完成する。
As described above, the CMOS circuit including the n-
駆動回路906のnチャネル型TFT901はチャネル形成領域823c、ゲート電極の一部を構成する第1の導電層828aと重なる低濃度不純物領域823b(GOLD領域)、とソース領域またはドレイン領域として機能する高濃度不純物領域823aを有している。このnチャネル型TFT901と電極866で接続してCMOS回路を形成するpチャネル型TFT902にはチャネル形成領域846d、ゲート電極の外側に形成される不純物領域846b、846c、ソース領域またはドレイン領域として機能する高濃度不純物領域846aを有している。また、nチャネル型TFT903にはチャネル形成領域825c、ゲート電極の一部を構成する第1の導電層830aと重なる低濃度不純物領域825b(GOLD領域)、とソース領域またはドレイン領域として機能する高濃度不純物領域825aを有している。
An n-
画素部の画素TFT904にはチャネル形成領域826c、ゲート電極の外側に形成される低濃度不純物領域826b(LDD領域)とソース領域またはドレイン領域として機能する高濃度不純物領域826aを有している。また、保持容量905の一方の電極として機能する半導体層847a、847bには、それぞれp型を付与する不純物元素が添加されている。保持容量905は、絶縁膜844を誘電体として、電極(838aと838bの積層)と、半導体層847a〜847cとで形成している。
The
また、本実施例で作製するアクティブマトリクス基板の画素部の上面図を図11に示す。なお、図7〜図10に対応する部分には同じ符号を用いている。図10中の鎖線A−A'は図11中の鎖線A―A'で切断した断面図に対応している。また、図10中の鎖線B−B'は図11 HYPERLINK "http://www8.ipdl.jpo.go.jp/Tokujitu/tjitemdrw.ipdl?N0000=235&N0500=9E#N/;>;=76:=;///&N0001=152&N0552=9&N0553=000031" \t "tjitemdrw" 中の鎖線B―B'で切断した断面図に対応している。 FIG. 11 is a top view of the pixel portion of the active matrix substrate manufactured in this embodiment. In addition, the same code | symbol is used for the part corresponding to FIGS. A chain line AA ′ in FIG. 10 corresponds to a cross-sectional view taken along the chain line AA ′ in FIG. Also, the chain line BB ′ in FIG. 10 is the same as FIG. 11 HYPERLINK “http://www8.ipdl.jpo.go.jp/Tokujitu/tjitemdrw.ipdl? =; /// & N0001 = 152 & N0552 = 9 & N0553 = 000031 "\ t" tjitemdrw "corresponds to the cross-sectional view taken along the chain line BB '.
以上のようにして作製されるアクティブマトリクス基板は、本発明を用いることにより均一性の良い結晶を用いてTFTを形成することができるので、そのTFT特性のばらつきが小さくさり、広い動作マージンをもって回路を駆動することができる。特に、しきい値電圧などのばらつぎが低減するので、低電圧での駆動を容易なものとすることができる。 In the active matrix substrate manufactured as described above, TFTs can be formed using a crystal with good uniformity by using the present invention, so that variation in TFT characteristics is reduced, and a circuit with a wide operation margin is provided. Can be driven. In particular, since the variation such as the threshold voltage is reduced, driving at a low voltage can be facilitated.
図12は本実施例のアクティブマトリクス基板を用いて作製した液晶表示パネルの構成を説明する図である。駆動回路906、画素部907を備えたアクティブマトリクス基板上に有機樹脂材料で形成されるスペーサ972と、さらにポリイミドなどの樹脂材料で形成される配向膜967が備えられている。対向基板969には、ITOなどの透明導電性材料で形成される対向電極976と配向膜974が備えられている。これらの基板はシール材968で一定の間隔を持って固着されている。そして、この基板間には液晶材料975が封入されている。
FIG. 12 is a diagram illustrating a configuration of a liquid crystal display panel manufactured using the active matrix substrate of this embodiment. A
図13は本実施例のアクティブマトリクス基板で作製した発光装置について説明する図である。アクティブマトリクス基板には、nチャネル型TFT901とpチャネル型TFT902を含む駆動回路906と、画素部907が備えられている。画素部907の構成は図10で説明するアクティブマトリクス基板と構成が異なり、一つの画素に少なくとも2つのTFTが備えられた画素回路を有している。すなわち、スイッチングTFT1003と、発光素子1115に供給する電流を制御する電流制御TFT1004とを有している。
発光素子は第1電極1110と第2電極1114の間に、電界により発光の制御が可能な無機又は有機材料の一方又は双方を含むEL層1113からなっている。このEL層1113は一層又は複数の層が積層された構造のものである。第1の電極1110と第2の電極1114は、印加する電圧の極性により、一方を陽極、他方を陰極と呼んで区別することができる。陽極は仕事関数の高い材料(好ましくは4eV以上の材料)で形成し、ITOなどの酸化インジウムを含む導電性材料が代表的には用いられている。陰極の材料は仕事関数が低い材料(好ましくは4eV以下の材料)で形成し、アルカリ金属又はアルカリ土類金属などを含む層がEL層113と接するような電極構造をもって形成されている。この時、第1の電極1110を陽極とすると、それに接続する電流制御用TFT1004はpチャネル型TFTで形成することが好ましい形態となる。
第2の電極1114上には、水蒸気や酸素などを透過しにくいガスバリア性の窒化珪素膜、窒酸化珪素膜、窒化炭素膜、窒化アルミニウム膜、その他の窒素を含む絶縁膜で形成することが好ましい。封止用基板1118は、接着性の樹脂層1117でこのアクティブマトリクス基板と固着され、外気の侵入を防ぐような形で発光装置が形成されている。発光素子1115からの光が封止基板側1118側に放射される場合には、この接着性の樹脂層1117と封止基板1118を透光性の材料で形成すれば良い。
FIG. 13 illustrates a light-emitting device manufactured using the active matrix substrate of this example. The active matrix substrate is provided with a
The light-emitting element includes an
The second electrode 1114 is preferably formed using a gas barrier silicon nitride film, a silicon nitride oxide film, a carbon nitride film, an aluminum nitride film, or another insulating film containing nitrogen that hardly transmits water vapor, oxygen, or the like. . The sealing
図14は発光装置の全体を説明する図であり、(A)はその上面図、(B)はせの断面図である。駆動回路906と画素部907が形成され、且つ発光素子1115が備えられたアクティブマトリクス基板は、接着性の樹脂層1117で封止基板1118と固着されている。駆動回路906及び画素部907に形成される層間絶縁膜862は、例えば吸湿性のある有機樹脂材料で形成される場合があるので、その端面部をガスバリア性の保護膜1116で被覆して、且つ基板の周辺部にシール材1302を形成して、この2枚の基板で挟まれた領域と外気とを隔てる構造としている。また、外気との気密性をさらに強固なものとして、且つ機械的な強度を増長させるために第2のシール材1303をこの2つの基板の張り合わせ端面に充填しても良い。外部からの信号入力端子1304はフレキシブルプリント配線1305と異方性導電性材料を用いて接続されている。
以上のようにして作製される発光装置は、本発明を用いることにより均一性の良い結晶を用いてTFTを形成することができるので、そのTFT特性のばらつきが小さくさり、広い動作マージンをもって回路を駆動することができる。特に、しきい値電圧などのばらつぎが低減するので、低電圧での駆動を容易なものとすることができる。
14A and 14B are diagrams illustrating the entire light-emitting device, in which FIG. 14A is a top view thereof and FIG. 14B is a cross-sectional view thereof. An active matrix substrate in which the
The light emitting device manufactured as described above can form a TFT using a crystal with good uniformity by using the present invention. Therefore, variation in TFT characteristics is reduced, and a circuit with a wide operation margin can be formed. Can be driven. In particular, since the variation such as the threshold voltage is reduced, driving at a low voltage can be facilitated.
Claims (6)
6. The method for manufacturing a semiconductor device according to claim 1, wherein the laser beam is oscillated from a continuous wave laser irradiator.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003293887A JP4459571B2 (en) | 2003-08-15 | 2003-08-15 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003293887A JP4459571B2 (en) | 2003-08-15 | 2003-08-15 | Method for manufacturing semiconductor device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005064301A true JP2005064301A (en) | 2005-03-10 |
JP2005064301A5 JP2005064301A5 (en) | 2006-09-28 |
JP4459571B2 JP4459571B2 (en) | 2010-04-28 |
Family
ID=34370642
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003293887A Expired - Fee Related JP4459571B2 (en) | 2003-08-15 | 2003-08-15 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4459571B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007158294A (en) * | 2005-12-08 | 2007-06-21 | Korea Electronics Telecommun | Schottky tunnel barrier transistor and method of manufacturing the same |
US7741192B2 (en) | 2004-08-19 | 2010-06-22 | Fuji Electric Systems Co., Ltd. | Semiconductor device and manufacturing method thereof |
US7776672B2 (en) | 2004-08-19 | 2010-08-17 | Fuji Electric Systems Co., Ltd. | Semiconductor device and manufacturing method thereof |
-
2003
- 2003-08-15 JP JP2003293887A patent/JP4459571B2/en not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7741192B2 (en) | 2004-08-19 | 2010-06-22 | Fuji Electric Systems Co., Ltd. | Semiconductor device and manufacturing method thereof |
US7776672B2 (en) | 2004-08-19 | 2010-08-17 | Fuji Electric Systems Co., Ltd. | Semiconductor device and manufacturing method thereof |
US8119496B2 (en) | 2004-08-19 | 2012-02-21 | Fuji Electric Co., Ltd. | Semiconductor device and manufacturing method thereof |
US8697558B2 (en) | 2004-08-19 | 2014-04-15 | Fuji Electric Co., Ltd. | Semiconductor device and manufacturing method thereof |
US8759870B2 (en) | 2004-08-19 | 2014-06-24 | Fuji Electric Co., Ltd. | Semiconductor device |
JP2007158294A (en) * | 2005-12-08 | 2007-06-21 | Korea Electronics Telecommun | Schottky tunnel barrier transistor and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP4459571B2 (en) | 2010-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4373115B2 (en) | Method for manufacturing semiconductor device | |
JP4515034B2 (en) | Method for manufacturing semiconductor device | |
EP1468774B1 (en) | Laser irradiation method, laser irradiation apparatus, and method for manufacturing semiconductor device | |
US6897889B2 (en) | Laser beam irradiating apparatus, laser beam irradiating method, and method of manufacturing a semiconductor device | |
JP5078205B2 (en) | Laser irradiation device | |
KR101438379B1 (en) | Method for manufacturing crystalline semiconductor film and method for manufacturing thin film transistor | |
US8670641B2 (en) | Beam homogenizer, laser irradiation apparatus, and method for manufacturing semiconductor device | |
US6844523B2 (en) | Laser apparatus, laser irradiation method, manufacturing method for a semiconductor device, semiconductor device and electronic equipment | |
JP2004179389A6 (en) | Laser irradiation apparatus, laser irradiation method, and manufacturing method of semiconductor device | |
KR100871449B1 (en) | Method of manufacturing a semiconductor device | |
JP3973882B2 (en) | Laser irradiation apparatus and laser irradiation method | |
JP4459571B2 (en) | Method for manufacturing semiconductor device | |
JP4827305B2 (en) | Method for manufacturing semiconductor device | |
JP4364674B2 (en) | Method for manufacturing semiconductor device | |
JP3908153B2 (en) | Method for manufacturing semiconductor device | |
JP4593073B2 (en) | Laser irradiation device | |
JP3949709B2 (en) | Laser irradiation apparatus, laser irradiation method, and manufacturing method of semiconductor device | |
JP4159858B2 (en) | Method for manufacturing semiconductor device | |
JP4566504B2 (en) | Laser irradiation apparatus, laser irradiation method, and manufacturing method of semiconductor device | |
JP4131792B2 (en) | Laser irradiation apparatus, laser irradiation method, and method for manufacturing crystalline semiconductor film | |
JP3883952B2 (en) | Laser irradiation device | |
JP4762121B2 (en) | Laser irradiation method and method for manufacturing semiconductor device | |
JP2004153022A (en) | Method for irradiating laser beam and process for fabricating semiconductor device | |
JP2004153022A6 (en) | Laser irradiation method and semiconductor device manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060814 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060814 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100209 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100210 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140219 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |