JP2005063329A - 3次元描画装置および描画方法 - Google Patents

3次元描画装置および描画方法

Info

Publication number
JP2005063329A
JP2005063329A JP2003295708A JP2003295708A JP2005063329A JP 2005063329 A JP2005063329 A JP 2005063329A JP 2003295708 A JP2003295708 A JP 2003295708A JP 2003295708 A JP2003295708 A JP 2003295708A JP 2005063329 A JP2005063329 A JP 2005063329A
Authority
JP
Japan
Prior art keywords
texture
frame buffer
dimensional
buffer
background image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003295708A
Other languages
English (en)
Other versions
JP2005063329A5 (ja
JP4423911B2 (ja
Inventor
Hirofumi Kawai
裕文 河合
Takeshi Miyashita
健 宮下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003295708A priority Critical patent/JP4423911B2/ja
Publication of JP2005063329A publication Critical patent/JP2005063329A/ja
Publication of JP2005063329A5 publication Critical patent/JP2005063329A5/ja
Application granted granted Critical
Publication of JP4423911B2 publication Critical patent/JP4423911B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Image Generation (AREA)

Abstract

【課題】背景画像の高速描画、および画面更新時間の短縮を図ることのできる3次元描画装置を提供する。
【解決手段】VRAM4には、表示用と描画用とに交互に切り替えて使用される表フレームバッファ41および裏フレームバッファ42と、テクスチャを保持するテキスチャバッファ43が設けられている。GPU5はCPU1よりテクスチャのビットマップ転送命令を受けた場合には、テキスチャバッファ43から裏フレームバッファ42にテクスチャをビットマップ転送して背景画像の書き込みを行い、CPU1よりテクスチャマッピングの命令を受けた場合には、裏フレームバッファ42に3次元描画された物体の視覚面へのテクスチャの貼り付けをテクスチャマッピングにより行う。
【選択図】 図6

Description

本発明は、3次元描画装置および描画方法にかかり、特にテクスチャを3次元画像の背景画像あるいは3次元物体の表面画像として貼り付ける場合の処理に改良を加えた3次元描画装置および描画方法に関するものである。
コンピュータにおいて、3次元の描画内容をディスプレイに表示する場合のVRAM(Video Random Access Memory)の使用方法として、表フレームバッファと裏フレームバッファとを描画とディスプレイ表示に交互に切り替えて使用する技法がある(たとえば、特許文献1、特許文献2を参照)。この技法では、次のような流れで3D描画と表示が行われる。
ハードウェアとして、CPU(Central Processing Unit)とバスを通じて接続されているGPU(Graphics Processing Unit)が、CPUからの命令に従って、表フレームバッファおよび裏フレームバッファを有するVRAMを用いて3D描画/表示を行う構成を想定する。
GPUは、表フレームバッファに記憶されている描画内容がディスプレイに表示されている期間に、裏フレームバッファへの3次元描画を行う。裏フレームバッファへの3次元描画が完了したら、表フレームバッファと裏フレームバッファとの切り替え、すなわち、それまで表示用に使用されていた一方のフレームバッファを描画用のフレームバッファ(裏フレームバッファ)に、それまで描画用に使用されていた他方のフレームバッファを表示用のフレームバッファ(表フレームバッファ)に切り替える。その後、表フレームバッファの描画内容をディスプレイに表示させ、この間にGPUは裏フレームバッファの描画内容を消去し、裏フレームバッファへの次の3次元描画を行う。
特開平11−195136号公報(段落0008等) 特開2000−132706号公報(段落0084−0086等)
ところで、3D物体(ポリゴン)の表面にテクスチャを貼り付ける技法としてテクスチャマッピング(3D座標演算によるテクスチャの貼り付け処理)が知られている。このテクスチャマッピングは、3D物体の表面にテクスチャを貼り付ける場合のみならず、3D画像の背景画像としても用いられている。すなわち、3D空間に板を用意し、この板にテクスチャマッピングによって、背景画像の貼り付けが行われる。しかしながら、背景画像は決まった位置に表示すればよいから、背景画像をテクスチャマッピングする際の3次元座標演算は無駄であった。
さらに、この問題について補足すると、2次元および3次元描画用のAPI(Application Program Interface)として現在の業界標準として知られているOpenGLでは、VRAMに設けられたテクスチャバッファにあるテクスチャをフレームバッファへ描画する際に、1ピクセルずつテクスチャの色をピックアップして、フレームバッファに色を書き込む技法(テクセルルックアップ処理)を採用している。しかし、このように1ピクセルずつ処理をしていたのでは、背景画像の効率的な描画が困難である。
これに対し、メインメモリ上にあるテクスチャをビットマップ転送する方法(bitblt)があるが、この場合、システムバス径由の転送となるため、バスのもつ転送能力が描画速度向上の壁となる。
また、テクスチャマッピングでは、描画の高速化のために、テクスチャの縦横のサイズが2のべき乗の値をとることが要求されており、利用できるテクスチャに制約が課させられていた。
さらに、通常の3次元描画においては、前記のように裏フレームバッファの描画内容を一旦消去してから次の描画を行わなければならない。この裏フレームバッファの消去処理による描画の更新時間のロスが発生するという問題があった。
本発明は、かかる実情に鑑み、背景画像の高速描画、および画面更新時間の短縮を図ることのできる3次元描画装置および描画方法を提供しようとするものである。
本発明の3次元描画装置は、上記課題を解決するために、表示用と描画用とに交互に切り替えて使用される2つのフレームバッファおよびテクスチャを保持するテクスチャバッファを有するメモリと、前記メモリの前記テクスチャバッファに保持された前記テクスチャを前記描画用のフレームバッファにビットマップ転送して、描画すべき3次元画像の背景画像として前記描画用のフレームバッファに書き込む書き込み手段とを具備するものである。
この本発明の3次元描画装置によれば、背景画像を描画用のフレームバッファに描画する場合には、常にテクスチャバッファから描画用のフレームバッファにテクスチャをビットマップ転送するだけでよく、背景画像のテクスチャマッピングを完全に排除できることによって、背景画像の描画速度を飛躍的に向上させることができ、3次元描画全体の高速化を図ることができる。また、テクスチャのビットマップ転送による書き替えにより、描画用のフレームバッファに次の画像を描画する事前の消去処理が不要になることによって、画面の更新時間を短縮することもできる。また、背景画像のテクスチャマッピングを省けることで、テクスチャの縦横のサイズが2のべき乗の値をとらねばならないという制約からも解放されるという利点が奏せられる。
また、本発明の3次元描画装置において、書き込み手段は、描画用のフレームバッファに書き込まれた背景画像の上に3次元物体を3次元描画し、テクスチャバッファに保持されたテクスチャをテクスチャマッピングにより3次元物体の面に貼り付けるものであってもよい。これにより、背景画像の描画時と3次元物体の面の塗りつぶし時とで、それぞれにマッチしたテクスチャ処理を行うことができる。
また、本発明の描画方法は、上記課題を解決するために、メモリに表示用と描画用とに交互に切り替えて使用される2つのフレームバッファおよびテクスチャを保持するテクスチャバッファを設けておき、前記描画用のフレームバッファに、前記テクスチャバッファに保持された前記テクスチャをビットマップ転送して、描画すべき3次元画像の背景画像として前記描画用のフレームバッファに書き込むことを特徴とするものである。
この本発明の描画方法によれば、背景画像を描画用のフレームバッファに描画する場合には、常にテクスチャバッファから描画用のフレームバッファにテクスチャをビットマップ転送するだけでよく、背景画像のテクスチャマッピングを完全に排除できることによって、背景画像の描画速度を飛躍的に向上させることができ、3次元描画全体の高速化を図ることができる。また、テクスチャのビットマップ転送による書き替えにより、描画用のフレームバッファに次の画像を描画する事前の消去処理が不要になることによって、画面の更新時間を短縮することもできる。また、背景画像のテクスチャマッピングを省けることで、テクスチャの縦横のサイズが2のべき乗の値をとらねばならないという制約からも解放されるという利点が奏せられる。
さらに、本発明の描画方法は、描画用のフレームバッファに書き込まれた背景画像の上に3次元物体を3次元描画し、テクスチャバッファに保持されたテクスチャをテクスチャマッピングにより3次元物体の面に貼り付けるようにしてもよい。これにより、背景画像の描画時と3次元物体の面の塗りつぶし時とで、それぞれにマッチしたテクスチャ処理を行うことができる。
本発明の3次元描画装置および描画方法によれば、背景画像の描画速度を飛躍的に向上し、3次元描画全体の高速化を図ることができる。また、テクスチャのビットマップ転送による書き替えにより、描画用のフレームバッファに次の画像を描画する事前の消去処理が不要になることによって、画面の更新時間を短縮することができる。さらに、テクスチャの縦横のサイズが2のべき乗の値をとらねばならないという制約が無くなる。
以下、本発明の実施の形態を図面に基づき説明する。
図1は、本発明の一実施形態にかかる3次元描画装置の構成の一部を示すブロック図である。
同図に示すように、この3次元描画装置100は、CPU(Central Processing Unit)1、メインメモリ2、ディスプレイ3、VRAM(Video Random Access Memory)4上のフレームバッファへの3次元描画を行うGPU(Graphics Processing Unit)5、そして以上の各部を接続する伝送路であるバス6を備える。
CPU1は、メインメモリ2に保持されたプログラムによって生成された3次元描画のための命令を解釈して3次元描画のための3次元座標計算(ジオメトリ演算)を行い、GPU5に対して、VRAM4上のフレームバッファへの描画処理の命令を与える。GPU5は、CPU1より与えられた命令に従って、VRAM4のフレームバッファへの3次元描画計算(ラスタライズ)などを行う。また、GPU5は、CPU1より与えられたテクスチャの描画に関する命令に従って、VRAM4上のフレームバッファへのテクスチャのビットマップ転送、およびフレームバッファ上に3次元描画された板の上にテクスチャマッピングによりテクスチャの貼り付けのための演算を行う。
VRAM4の記憶領域には、ディスプレイ3に表示する描画内容を保持する表フレームバッファ41、GPU5による描画処理結果である画像データが書き込まれる裏フレームバッファ42、3次元画像の背景画像や3次元物体の板の塗りつぶし画像として用いられる1つ以上のテクスチャが保持されるテクスチャバッファ43が設けられている。これらの表フレームバッファ41と裏フレームバッファ42は描画とディスプレイ表示に交互に切り替えて使用される。表フレームバッファ41に保持された画像データはビデオ信号としてディスプレイ3へ送出され、ディスプレイ3に視覚的な画像として出力される。表フレームバッファ41の記憶されている描画内容がディスプレイ3に表示されている期間に、裏フレームバッファ41への3次元描画が行われ、裏フレームバッファ42への3次元描画が完了したら、表フレームバッファ41と裏フレームバッファ42との切り替えが行われる。
テクスチャバッファ43には、CPU1とGPU5による制御の下でメインメモリ2からバス7を通じて転送されたテクスチャデータが保持されるようになっている。
次に、この3次元描画装置100により、図2に示す2次元の背景画像21の上に3次元の物体を配置してその物体の視覚面22にテクスチャを貼り付けた画像20を描画する場合の動作を説明する。
ここで、図2の背景画像21には図3に示すような2次元画像のテクスチャ31が使用されており、また、3次元物体の視覚される面22の塗りつぶしには、図4に示すような別の2次元画像であるテクスチャ32が使用されている。これらのテクスチャ31,32は、3次元描画の前処理の段において、メインメモリ2からバス6を径由してVRAM4のテクスチャバッファ43に転送保持される。
図5は、フレームバッファへの描画とディスプレイ表示の流れを示すフローチャートである。
まず、GPU5は、CPU1より与えられた命令に従って、テクスチャバッファ43に保持されている背景画像のためのテクスチャ31を裏フレームバッファ42の領域全体にビットマップ転送する(ステップ501)。この場合、裏フレームバッファ42の消去処理は不要のため行わず、裏フレームバッファ42にビットマップ転送によりテクスチャ31を上書きする。
続いてGPU5は、CPU1より与えられた命令に従って、裏フレームバッファ42に書き込まれた背景画像上への3次元画像の描画を行う(ステップ502)。この3次元画像の描画において、GPU5はCPU1より与えられた命令に従って、3次元描画された物体の視覚される面22へのテクスチャ32の貼り付けをテクスチャマッピングにより行う。テクスチャマッピングは、たとえば、テクスチャのビットマップデータを物体に貼り付けて3次元レンダリングをすることによって実現される。
3次元画像の描画が完了したら、次にGPU5は、CPU1より与えられた命令に従って、表フレームバッファ41と裏フレームバッファ42とを切り替える(ステップ503)。すなわち、それまで表示用に使用されていた一方のフレームバッファ(表フレームバッファ41)を描画用のフレームバッファ(裏フレームバッファ42)に、それまで描画用に使用されていた他方のフレームバッファ(裏フレームバッファ42)を表示用のフレームバッファ(表フレームバッファ41)に切り替える。
表フレームバッファ42の描画内容はディスプレイ3に表示され(ステップ504)、この間にGPU5は、裏フレームバッファ41の描画内容を消去することなく、裏フレームバッファ41に次の背景画像用のテクスチャをビットマップ転送する。
図6は、テクスチャに関する処理の流れを示すフローチャートである。このように、GPU5は、CPU1よりテクスチャのビットマップ転送命令を受けた場合には(ステップ601のYES)、テクスチャバッファ43から裏フレームバッファ42にテクスチャをビットマップ転送して背景画像の書き込みを行い(ステップ603)、CPU1よりテクスチャマッピングの命令を受けた場合には(ステップ602のYES)、裏フレームバッファ42に3次元描画された物体の視覚面へのテクスチャの貼り付けをテクスチャマッピングにより行う(ステップ604)。
このように、本実施形態では、背景画像を裏フレームバッファ42に描画する場合には、常にテクスチャバッファ43から裏フレームバッファ42にテクスチャをビットマップ転送するだけでよく、背景画像のテクスチャマッピングを完全に排除できることによって、背景画像の描画速度を飛躍的に向上させることができ、3次元描画全体の高速化を図ることができる。また、裏フレームバッファ42の消去処理が不要になることによって、画面の更新時間の短縮を実現できる。
また、背景画像のテクスチャマッピングを省けることで、テクスチャの縦横のサイズが2のべき乗の値をとらねばならないという制約からも解放されることとなり、テクスチャを簡便に用意できるようになる。また、テクスチャの縦横のサイズが2のべき乗の値にするための余計な情報を持たなくて済むようになり、テクスチャバッファ43の記憶領域の利用効率が向上する。
なお、本発明の3次元描画装置および描画方法は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。たとえば、前記実施の形態では、3次元座標計算(ジオメトリ演算)をCPU1で行うようにしたが、3次元座標計算(ジオメトリ演算)からフレームバッファへの3次元描画計算(ラスタライズ)までの描画処理全体をGPU5が行うような構成を採ることも可能である。また、前記実施の形態では、3次元描画装置100に構成にディスプレイ3が含まれているが、外部ディスプレイへの出力端子をもつ構成を採っても構わない。
本発明の3次元描画装置および描画方法は、パーソナルコンピュータ、PDA(Personal Digital Assistant)、携帯電話、デジタルビデオカメラ、その他ディスプレイを有する様々な電子機器に適用することが可能である。
本発明の一実施形態にかかる3次元描画装置の構成の一部を示すブロック図である。 2次元の背景画像の上に3次元の物体を配置した画像の例を示す図である。 図2の背景画像の塗りつぶしに使用されるテクスチャを示す図である。 図2の3次元物体の視覚面の塗りつぶしに使用されるテクスチャを示す図である。 フレームバッファへの描画とディスプレイ表示の流れを示すフローチャートである。 テクスチャに関する処理の流れを示すフローチャートである。
符号の説明
1・・・CPU
2・・・メインメモリ
3・・・ディスプレイ
4・・・VRAM
5・・・GPU
6・・・バス
21・・・背景画像
31,32・・・テクスチャ
41・・・表フレームバッファ
42・・・裏フレームバッファ
43・・・テクスチャバッファ
100・・・3次元描画装置

Claims (4)

  1. 表示用と描画用とに交互に切り替えて使用される2つのフレームバッファおよびテクスチャを保持するテクスチャバッファを有するメモリと、
    前記メモリの前記テクスチャバッファに保持された前記テクスチャを前記描画用のフレームバッファにビットマップ転送して、描画すべき3次元画像の背景画像として前記描画用のフレームバッファに書き込む書き込み手段と
    を具備することを特徴とする3次元描画装置。
  2. 前記書き込み手段は、前記描画用のフレームバッファに書き込まれた背景画像の上に3次元物体を3次元描画し、前記テクスチャバッファに保持されたテクスチャをテクスチャマッピングにより前記3次元物体の面に貼り付けることを特徴とする請求項1に記載の3次元描画装置。
  3. メモリに表示用と描画用とに交互に切り替えて使用される2つのフレームバッファおよびテクスチャを保持するテクスチャバッファを設けておき、
    前記描画用のフレームバッファに、前記テクスチャバッファに保持された前記テクスチャをビットマップ転送して、描画すべき3次元画像の背景画像として前記描画用のフレームバッファに書き込むことを特徴とする描画方法。
  4. 前記描画用のフレームバッファに書き込まれた背景画像の上に3次元物体を3次元描画し、前記テクスチャバッファに保持されたテクスチャをテクスチャマッピングにより前記3次元物体の面に貼り付けることを特徴とする請求項3に記載の描画方法。
JP2003295708A 2003-08-19 2003-08-19 3次元描画装置および描画方法 Expired - Fee Related JP4423911B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003295708A JP4423911B2 (ja) 2003-08-19 2003-08-19 3次元描画装置および描画方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003295708A JP4423911B2 (ja) 2003-08-19 2003-08-19 3次元描画装置および描画方法

Publications (3)

Publication Number Publication Date
JP2005063329A true JP2005063329A (ja) 2005-03-10
JP2005063329A5 JP2005063329A5 (ja) 2006-10-05
JP4423911B2 JP4423911B2 (ja) 2010-03-03

Family

ID=34371829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003295708A Expired - Fee Related JP4423911B2 (ja) 2003-08-19 2003-08-19 3次元描画装置および描画方法

Country Status (1)

Country Link
JP (1) JP4423911B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116664375A (zh) * 2022-10-17 2023-08-29 荣耀终端有限公司 图像预测方法、装置、设备及存储介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116664375A (zh) * 2022-10-17 2023-08-29 荣耀终端有限公司 图像预测方法、装置、设备及存储介质
CN116664375B (zh) * 2022-10-17 2024-04-12 荣耀终端有限公司 图像预测方法、装置、设备及存储介质

Also Published As

Publication number Publication date
JP4423911B2 (ja) 2010-03-03

Similar Documents

Publication Publication Date Title
JP5296169B2 (ja) タイル化されたプリフェッチ及びキャッシングされたデプスバッファ
US7042462B2 (en) Pixel cache, 3D graphics accelerator using the same, and method therefor
US10796478B2 (en) Dynamic rendering for foveated rendering
US9569862B2 (en) Bandwidth reduction using texture lookup by adaptive shading
JP5166552B2 (ja) グラフィックス処理システムにおけるオフスクリーンサーフェスのためのマルチバッファサポート
US7898549B1 (en) Faster clears for three-dimensional modeling applications
CN105550973B (zh) 图形处理单元、图形处理系统及抗锯齿处理方法
US8736627B2 (en) Systems and methods for providing a shared buffer in a multiple FIFO environment
TWI622016B (zh) Depicting device
US6756986B1 (en) Non-flushing atomic operation in a burst mode transfer data storage access environment
US6950106B2 (en) 3-dimensional graphic plotting apparatus
EP1141892B1 (en) Method and apparatus for stretch blitting using a 3d pipeline processor
TWI566205B (zh) 圖形驅動程式在顯像圖框中近似動態模糊的方法
JP2008502978A (ja) フォワード・テクスチャ・マッピング3dグラフィックス・システム
JP4423911B2 (ja) 3次元描画装置および描画方法
US5917503A (en) Converging data pipeline device
JP2005346605A (ja) アンチエイリアス描画方法およびこれを用いた描画装置
CN115223516B (zh) 图形渲染与lcd驱动一体化芯片及相关方法和设备
US5946003A (en) Method and apparatus for increasing object read-back performance in a rasterizer machine
WO2023241210A1 (zh) 虚拟场景的渲染方法、装置、设备及存储介质
CN113741836B (zh) 媒体处理方法、装置和系统
JP6120561B2 (ja) 図形描画装置及び図形描画プログラム
KR101663023B1 (ko) 그래픽 처리 장치 및 방법
JP4419480B2 (ja) 画像処理装置およびその方法
JPS61187083A (ja) 画素情報記憶装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060815

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060815

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091130

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees