JP2005062216A - シフトレジスタ回路及びそれを用いた表示装置 - Google Patents

シフトレジスタ回路及びそれを用いた表示装置 Download PDF

Info

Publication number
JP2005062216A
JP2005062216A JP2003206863A JP2003206863A JP2005062216A JP 2005062216 A JP2005062216 A JP 2005062216A JP 2003206863 A JP2003206863 A JP 2003206863A JP 2003206863 A JP2003206863 A JP 2003206863A JP 2005062216 A JP2005062216 A JP 2005062216A
Authority
JP
Japan
Prior art keywords
terminal
circuit
shift register
mos transistor
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003206863A
Other languages
English (en)
Other versions
JP4051007B2 (ja
Inventor
Susumu Edo
進 江戸
Shoichi Hirota
昇一 廣田
Tsunenori Yamamoto
恒典 山本
Shinichi Komura
真一 小村
Hiroko Hayata
浩子 早田
Hiroyuki Takahashi
洋之 高橋
Daisuke Miura
大祐 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Japan Display Inc
Original Assignee
Hitachi Ltd
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Displays Ltd filed Critical Hitachi Ltd
Priority to JP2003206863A priority Critical patent/JP4051007B2/ja
Publication of JP2005062216A publication Critical patent/JP2005062216A/ja
Application granted granted Critical
Publication of JP4051007B2 publication Critical patent/JP4051007B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】低消費電力で安定に動作し、かつ、しきい値シフトを低減し、長寿命化を実現可能なダイナミックレシオレスシフトレジスタを備えた表示装置を提供する。
【解決手段】基板面にダイナミックレシオレスシフトレジスタを備え、前記ダイナミックレシオレスシフトレジスタのフローティング状態となるノードの電荷を定期的にクリアするクリア手段を設ける。
【効果】DCストレスを与えられている時間が短くなるため、薄膜トランジスタのしきい値シフトを防止できる。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、シフトレジスタ回路及びそれを用いた表示装置に係り、特に、液晶ディスプレイなどのTFTアクティブマトリクスディスプレイに関するものであり、また、そのディスプレイを駆動するシフトレジスタ回路に関するものでもある。
【0002】
【従来の技術】
近年、多結晶シリコン(p−Si)を用いたTFT−LCDにおいては、低コスト化、信頼性確保等のために、シフトレジスタ回路を基本回路とする走査線駆動回路と信号線駆動回路とを表示部基板と同一の基板上に、表示部を駆動する薄膜トランジスタと同時に形成することが行われている。このように同一基板上に同時に形成することは、非結晶シリコン(a−Si)TFT−LCDにおいても行われ、低コスト化をはじめとして、様々なメリットをもたらす。
【0003】
しかし、a−SiTFTにおいては、ゲート端子に、第1の端子及び第2の端子(ソース端子及びドレイン端子)よりも高い(低い)電圧を印加し続けた場合、TFTのしきい値が高い(低い)方ヘシフトしていく、しきい値シフトという特有の問題があり、これを回避することが必要である。また、a−SiTFTのみならず、有機TFTにおいても同様の問題があることが分かっている。
【0004】
【特許文献1】特開2002−258819号公報
a−SiTFTを用いたシフトレジスタ回路については、例えば、特許文献1に記載されているが、この回路は、一般的にいわれるレシオ回路であり、動作時に貫通電流が流れるため、低消費電力化の面で十分でない。
【0005】
【特許文献2】特開2002−215118号公報
また、p−SiTFTを用いたものであるが、貫通電流のないダイナミックレシオレスシフトレジスタ回路の例として、本出願人が先に出願した特許文献2が挙げられる。しかしながら、この回路はp−SiTFTを念頭においているために、先に述べた、a−SiTFTや有機TFT等が有する、しきい値シフトに対する対策が不十分である。
【0006】
ここで、特許文献2に記載されたダイナミックレシオレスシフトレジスタ回路を図16に示し、その回路のタイミングチャートを図17に示して、その動作を説明する。
【0007】
時間t0とt1との間で、φINがLからHに変化すると、φINによりゲートされるNMT3がONになり、そのON出力はVSSであるから、このVSSによりゲートされるNMT2はOFF状態となるために、N1がフローティング状態となる。また、φINを入力するダイオード接続NMT1が導通し、N1の電圧VN1はNMT1のしきい値電圧Vth分降下して、VN1=Vφ−Vthになる(ただし、VφはφINないしは同期パルスφ1、φ2の電圧)。
【0008】
N1に接続されているNMT7のしきい値電圧VthがVN1>Vthとなるように設定されていると、NMT7もONとなり、NMT6がOFFとなるために、N3がフローティング状態になる。この時点で、同期パルスφ1、φ2に接続されたNMT4とNMT8のゲートのみがフローティング状態になる。
【0009】
時間t2で、φ2がLからHに変化すると、φINがHであるためNMT4がON状態なので、N2の電圧VN2=Vφとなる。この時、N1の電圧VN1=(Vφ−Vth)+Vφ(CB/(CB+Cs))までブートストラップ容量CB1の作用により上昇する。ただし、CBはCB1の容量であり、Csは浮遊容量である。また、NMT4がONとなることで、ダイオード接続されたNMT5が導通し、VN3=Vφ−Vthになる。これにより、N3をゲートとするNMT11がONとなり、N11の電圧がHからLに変化し、このN11をゲートとするNMT15がOFFとなり、N6がフローティング状態になる。
【0010】
時間t3で、φ1がLからHに、φ2がHからLに変化する。このとき、VN2がHからLに変化するためには、φ2がHからLに変化する時は、NMT4のゲート電位N1はHレベルである必要がある。N1は後述の理由でt3より少し遅れてLとなるため、N1がHの間にφ2がHからLに変化し、VN2をHからLに変化させる。このとき、VN3はダイオード接続NMT5の作用によりHが維持される。φ1がLからHに変化することにより、ON状態にあるNMT8を通じて、N4の電圧はVN4=Vφになる。また、VN4により導通するダイオード接続NMT9の出力を受けてNMT16がONとなり、N14がHからLに変化し、この変化を受けてNMT20がOFFとなり、N9がフローティング状態になる。
【0011】
同時に、ダイオード接続されたNMT10によりVN5=Vφ−Vthになる。これにより、N5をゲートとするNMT2がON状態になりN1とVSSが接続し、NMT4はそのゲートがVSSに接続された強制OFF状態になる。ただし、NMT10はダイオード接続のため、遅延効果を生じ、VN5の電位は瞬時には上昇せず、少し遅れてVφ−Vthに達する。このため,先に述べたように、NMT4のゲート電位は、時間t3よりも少し遅れてLとなる。NMT10はダイオード接続されているので、以降VN4=LとなってもVN5がHの状態を維持する。すなわち、再度φINがHになるまで、NMT4のゲートがVSSに接続された状態である強制OFF状態が維持される。
【0012】
時間t4で、φ2がLからHに、φ1がHからLに変化する。φ1がHからLにより、VN4はHからLになるが、VN6はHが維持される。φ2がLからHに変化することにより、ON状態にあるNMT12を通じて、N7の電圧VN7=Vφになる。ダイオード接続されたNMT13により、VN9=Vφ−Vthになる。これにより、N9をゲートとするNMT21がON状態になり、N17がHからLに変化し、NMT25がOFF状態になり、N12がフローティング状態になる。
【0013】
同時に、ダイオード接続されたNMT14によりVN8=Vφ−Vthになる。これにより、N8をゲートとするNMT6がON状態になりN3とVSSが接続し、NMT8はそのゲートがVSSに接続された強制OFF状態になる。NMT14はダイオード接続されているので、以降VN7=LとなってもVN8がHの状態を維持する。すなわち、再度φINがHになるまで、NMT8のゲートがVSSに接続された強制OFF状態が維持される。以降、上記の動作が順次繰り返されてシフトレジスタが動作していく。
【0014】
このように構成されたシフトレジスタは、同期パルスφ1、φ2に接続されるMOSトランジスタのうち動作に不必要なMOSトランジスのゲートが全てVSSに接続された構成となっている。このため、動作に不必要なMOSトランジスタを強制OFF状態とすることができるので、動作の不安定の発生を回避することができる。
【0015】
【発明が解決しようとする課題】
特許文献2に記載されたシフトレジスタ回路においては、安定動作を実現するために、選択されないノードをローレベルに保つ回路を備えている。例えば、ノードN3をローレベルに保つために、NMT6のゲートを後段の出力VN8を用いて、NMT6のゲートをできるだけ長い期間ON状態に保つことで、フローティングノードであるノードN3をVSSに接続した状態に保ち、安定化を図るものである。
【0016】
しかしながら、このようにNMT6のゲートにハイレベルを印加し続ける動作は、a−SiTFTや有機TFTにおいては、DCストレスを与えることに他ならず、NMT6等のTFTにおいて、しきい値シフトを引き起こしてしまう。
【0017】
本発明は、TFTの動作デューティを低減し、DCストレスを極力かけないようにしながら、フローティングノードの安定化を図ることが可能なダイナミックレシオレスシフトレジスタ回路及びそれを用いた表示装置を提供することを目的とする。
【0018】
【課題を解決するための手段】
上記課題を解決するため、請求項1,2に係る発明の具体的な構成は、図13に示すが、まず、さらに具体的な構成である図1を用いて説明する。
【0019】
表示部の基板面にシフトレジスタ回路(20)を備え、
前記シフトレジスタ回路は初段回路(21)と複数の基本回路(22)とを接続して構成され、前記シフトレジスタ回路にはスタートパルス(φIN)、第1の基本パルス(φ1)、第1の基本パルスと逆相の第2の基本パルス(φ2)及び第1ないし第4の補助パルス(φ2CA,φ1CA,φ2CB,φ1CB)が入力され、前記各基本回路から順次パルスが出力され、
前記基本回路は、第1のTFT(NMT4)の第1の端子が第1の入力部となり、前記第1のTFTのゲート端子は、第1の容量(CB1)の第1の端子、第3のTFT(NMT2)の第1の端子、放電回路(23)となる第5のTFT(NMTC1)の第2の端子及びゲート端子に接続され、第2の入力部及び第3の出力部(24)となり、
前記第1のTFTの第2の端子は、第2のTFT(NMT5)の第1の端子及びゲート端子、第1の容量の第2の端子に接続され、第1の出力部となり
前記第2のTFTの第2の端子が第2の出力部となり、
前記第3のTFTのゲート端子及び第4のTFT(NMT3)の第2の端子は、接続されて第4の入力部となり、
前記第4のTFTのゲート端子が第3の入力部となり、
前記第3のTFTの第2の端子及び前記第4のTFTの第1の端子は、第1、第2の基本パルスの電圧のうちTFTのソース電圧となる電圧に等しいか、又は少なくとも前記第1のTFTのしきい値電圧以上に、第1、第2の基本パルスの電圧となる電圧と異なることのない固定電源又は接地電位に接続され、
前記第5のTFTの第1の端子が第5の入力部となり、
前記初段回路におけるTFT(NMT1)の第1の端子にはスタートパルスが入力され、そのゲート端子には第1の基本パルスが入力され、前記TFTの第2の端子が出力部となる。
各段の基本回路において、
前記第1の入力部には、第1の基本パルス又は第2の基本パルスが、各段毎に順次交互に入力され、
第2の入力部は前段の基本回路の第2の出力部に、
第3の入力部は前段の基本回路の第3の出力部に、
第4の入力部は次段の基本回路の第1の出力部に各々接続され、
第5の入力部には、前記第1ないし第4のいづれかの補助パルスが各段毎に順次入力され、
1段目の基本回路においては、第2の入力部が前記初段回路の出力部に接続され、第3の入力部にはスタートパルスが入力され、
前記補助パルスのハイ期間は、前記基本パルスの周期より長く、かつ前記補助パルスの周期は、前記基本パルスの周期の2倍であり、かつ、前記各補助パルスの位相は、各々前記基本パルスの半周期づつ異なる信号(図2)であることを特徴とする。
【0020】
次に、図13は請求項1,2に記載の発明の具体的な構成であって、この構成は、表示部の基板面にシフトレジスタ回路(20)を備え、
前記シフトレジスタ回路は、放電回路(23)を備え、
前記放電回路は、第1の端子及びゲート端子が接続されたTFTが前記シフトレジスタ回路のフローティングノード(N1,24)に接続され、
前記TFTの第2の端子が周期的にグランドレベルが現れる信号であるクリアパルス(φ2CA,φ1CA,φ2CB,φ1CB)に接続されていることを特徴とする。
【0021】
請求項3に記載の発明の具体的な構成を図7に示し、この構成は、請求項1又は2に記載の発明において、前記シフトレジスタ回路の、第2役目以降の基本回路に、第1のリセットTFT(NMT10)が接続されており、前記第1のリセットTFT(又は、他の基本回路においてこれに対応する他のリセットTFT)は、その第1の端子が前記基本回路における第3のTFT(又は、他の基本回路においてこれに対応する他のTFT)の第1の端子に接続され、前記第1のリセットTFTのゲート端子にはスタートパルスが入力され、前記第1のリセットTFTの第2の端子は固定電線VSS又は接地電位(GND)に接続されていることを特徴とする。
【0022】
請求項4に記載の発明の具体的な構成を図9に示し、この構成は、請求項1又は2の発明における基本回路の第2のTFTの接続関係を変更したものであって、
第2のTFTのゲート端子は、第1のTFTの第2の端子及び第1の容量の第2の端子に接続され、
前記第2のTFTの第1の端子は、第1、第2の基本パルスの電圧のうちTFTのドレイン電圧となる電圧に等しい固定電源に接続されている。
【0023】
請求項5に係る発明の具体的な構成は、請求項1又は2の発明における初段回路を図15の構成としたものであって
前記初段回路におけるTFT(NMT1)の第1の端子及びゲート端子がスタートパルスに接続され、前記TFTの第2の端子が初段回路の出力部となる。
【0024】
請求項6に係る発明の具体的な構成は、図4に示す走査線駆動シフトレジスタ3として請求項1又は2の発明を適用したものである。
【0025】
【発明の実施の形態】
以下、図面を参照して本発明に係る表示装置を詳しく説明する。図4は本発明に係る液晶表示装置の全体構成を示す概略図である。この表示装置は、表示部1と信号データ書き込み回路2と走査線駆動シフトレジスタ3からなる。ガラス基板上に形成した表示部1には、画素部4がマトリクス状に配置されている。画素部4は走査線5と信号線6の交差部に、薄膜トランジスタ(TFT)7が存在する構造となっている。TFT7のゲート端子には走査線5が、第1の端子にはデータ線6が、第2の端子は画素電極8が各々接続されている。なお、TFTの第1の端子と第2の端子を区別して説明するが、両端子に機能上の差はない。画素電極8と対向電極10の間には液晶層9が挟まれている。対向電極10は図示しない対向電極駆動回路によって、所定の電位に保持されている。
【0026】
この回路では、信号データ書き込み回路2は単結晶シリコン等を用いた個別の集積回路であり、ガラス基板上に設けられた端子部に直接、又は、フレキシブル基板等を介して接続される。一方、走査線駆動シフトレジスタ3は、TFT7と同様の構造を持つ多数のMOSトランジスタを用いて構成され、表示部1と同時にガラス基板上に形成される。この場合、TFT7及び走査線駆動シフトレジスタ3を構成するMOSトランジスタの半導体層は非結晶シリコン(a−Si)であるが、これらのトランジスタは、a−SiTFT及び有機TFT等と同様の課題を抱えるものについては、本発明は同様に適用可能である。
【0027】
図1は、前記走査線駆動シフトレジスタ3の一実施例を示す回路図であって、図2は、そのタイミングチャートを示し、スタートパルスφIN、同期パルスφ1、φ2及び補助パルスφ1CA、φ1CB、φ2CA、φ2CBの各人カパルスに対して、ノードN1ないしN17における各出力VN1ないしVN17を示している。
【0028】
図1に示すように、まず、MOSトランジスタNMT1は、その第1の端子は入カパルスφINに、ゲート端子はφ1に各々接続されて、入力部を形成している。MOSトランジスタNMT1の第2の端子は、MOSトランジスタNMT4のゲート端子及びMOSトランジスタNMT2の第1の端子に接続され、かつ、容量CB1の第1の端子に接続される。また、この端子は、NMTC1の第2の端子及びゲートにも接続される。容量CB1の第2の端子は、MOSトランジスタNMT4の第2の端子、MOSトランジスタNMT5の第1の端子及びゲート端子に接続されているとともに、第1の出力端子を形成している。
【0029】
MOSトランジスタNMT2の第1の端子は、MOSトランジスタNMT7のゲート端子に接続され、MOSトランジスタNMT2のゲート端子及びMOSトランジスタNMT3の第2の端子は、MOSトランジスタNMT9のゲート端子及び第1の端子と、NMT8の第2の端子と、容量CB2の第2の端子に接続され、容量CB2の第2の端子は、第2の出力端子VN5を形成している。
【0030】
MOSトランジスタNMT2の第2の端子及びMOSトランジスタNMT3の第1の端子は、固定電源VSS又は接地電位(GND)に接続され、この電圧は、同期パルスφ1、φ2の高低いずれかの電圧であって、MOSトランジスタNMT23のソース電圧となる電圧(n型なら最低電圧、p型なら最高電圧)に等しいか、又は、少なくともMOSトランジスタNMT4のしきい値電圧以上にはならない。
【0031】
MOSトランジスタNMT4の第1の端子は、同期パルスφ2の入力端子に接続され、MOSトランジスタNMT5の第2の端子は、MOSトランジスタNMT8のゲート端子、MOSトランジスタNMT6の第1の端子及びMOSトランジスタNMTC2の第2の端子及びゲート端子に接続されるとともに、容量CB2の第1の端子に接続されている。
【0032】
MOSトランジスタNMT6の第1の端子は、MOSトラジスタNMT11のゲート端子に接続され、MOSトランジスタNMT11の第1の端子は、固定電源VSS又は接地電位(GND)に接続されている。MOSトランジスタNMT8の第1の端子は、同期パルスφ1の入力端子に接続される。
【0033】
そして、MOSトランジスタNMT6のゲート端子及びMOSトランジスタNMT7の第2の端子は、容量CB3の第2の端子、TFT12の第2の端子、TFT13の第1の端子及びTFT13のゲート端子に接続され、容量CB3の端子は、第3の出力端子を形成している。以下同様にして、これらの接続が繰り返される。
【0034】
また、MOSトランジスタNMTC1ないしNMTC6の第1の端子は、各々、補助パルスφ2CA、φ1CA、φ2CB、φ1CBに接続されており、以下周期的にこの接続が繰り返される。
【0035】
このように構成されたシフトレジスタの動作を図2のタイミングチャートを用いて以下説明をする。以下の説明において、各MOSトランジスタはn型であることを前提に説明するが、p型を用いても、本発明と同様の手段を講じれば、回路設計は容易である。また、VthはMOSトランジスタのしきい値電圧を、Vφは同期パルスφ1及びφ2の最高電圧(p型で構成した場合は最低電圧)を各々示す。
【0036】
時間t0とt1との間で、φINがHレベルであるので、φINが入力されるNMT3がONになり、NMT3の出力ノードN5がVSS(=GND)に接続され、ノードN5の電圧VN5=VSSとなるため、ノードN5がゲートに接続されているNMT2がOFF状態となって、ノードN1がフローティング状態となる。
【0037】
なお、ノードN1にはダイオード接続のMOSトランジスタNMTC1が接続され、NMTC1には信号φ2CAが供給されているが、このφ2CAは、この時Hレベルであるので、このMOSトランジスタNMTC1の存在は、N1のフローティング状態を維持するうえでほぼ無視できる。
【0038】
次の時間t1で、φ1がLからHに変化すると、φINはこのときHであり、NMT1がON状態であるから、N1の電圧VN1=Vφ−Vthとなる。このVN1を入力するNMT7が、Vφ−Vth>Vthとなるように設定されていると、NMT7もON状態になり、N8とVSS(=VSS)が接続し、VN8=VSSとなり、N8をゲートとするNMT6がOFF状態となり、N3がフローティング状態になる。
【0039】
このとき、ノードN3にはダイオード接続のMOSトランジスタNMTC2が接続され、NMTC2には信号φ1CAが供給されているが、このφ1CAは、この時Hレベルであるので、このMOSトランジスタNMTC2の存在は、N3のフローティング状態を維持するうえでほぼ無視できる。
【0040】
時間t2で、φ2がLからHに変化すると、NMT4のゲート入力がHであるから、NMT4はON状態で、NMT4の出力ノードN2の電位が上昇し、ブートストラップ容量CB1によりVN2=Vφとなる。この時、N1は昇圧により、電圧がVN1=(Vφ−Vth)+Vφ(CB/(CB+Cs))(ただし、CBはブートストラップ容量、Csは浮遊容量)まで上昇するが、φINは、Hであるから、NMT2のゲートがVSS(=GND)になっているので、NMT2は強制OFFを維持する。
【0041】
ここで、補助信号φ2CAのHレベルの電圧について述べる。例えば、寿命や消費電力を重視する場合は、Vφに設定すればよい。このときは、ブートストラップ容量CB1にたまった電荷は、MOSトランジスタNMTC1を介して、φ2CAの信号ラインにも逃げるため、このときのVN1の電圧は前記電圧VN1より低下する。しかし、VN1の電圧は、しきい値による電圧降下をカバーできる程度であればよいので、φ2CAのHレベルの電圧をVφに設定しても特に問題にはならない。また、NMTC1のチャネル幅Wを、他のものに比べて、たとえば1/10程度に小さく設計してもよい。これにより、NMTC1のオン抵抗が大きくなり、φ2CAの電源ラインに逃げる電荷量を減らすことができる。
【0042】
また、ブートストラップ効果を重視する場合は、φ2CAのHレベルの電圧をVφの2倍程度に設定しておけばよい。VN1の電圧はブートストラップ容量によって昇圧されても、Vφの2倍を超えることはないからである。残りの補助パルスφ1CA、φ1CB、φ2CBにおいても同じことが言える。
【0043】
そして、ダイオード接続されたNMT5により、VN3=Vφ−Vthになる。これにより、N3をゲートとするNMT11がON状態になり、N11がVSSと接続される。すると、NMT15がOFF状態になり、N6がフローティング状態になる。先ほどまでと同様に、ノードN6にはダイオード接続のMOSトランジスタNMTC3が接続され、NMTC3には信号φ2CBが供給されているが、このφ2CBは、この時Hレベルであるので、このMOSトランジスタNMTC3の存在は、N6のフローティング状態を維持するうえでほぼ無視できる。
【0044】
時間t3で、φ1がLからH、φ2がHからLに変化する。またこれに少し先立って、φ2はHからLとなっている。φ2がHからLにより、VN2はHからLになるが、VN3はダイオード接続されたNMT5を介しているためにHが維持される。φ1がLからHに変化することにより、ON状態にあるNMT8を通じて、N5の電圧VN5=Vφとなるとともに、N6もHとなる。これにより、N6をゲートとするNMT16がON状態になり、N14はVSSに接続されるとともに、NMT20がOFF状態になり、N9がフローティング状態になる。
【0045】
また、ノードN9にはダイオード接続のMOSトランジスタNMTC4が接続され、このNMTC4には信号φ1CBが供給されているが、このφ1CBは、この時Hレベルであるので、このMOSトランジスタNMTC4の存在は、N9のフローティング状態を維持するうえでほぼ無視できる。
【0046】
VN5=Vφであるので、N5をゲートとするNMT2がON状態になりN1とVSSが接続し、NMT4のゲートはVSSに接続され、OFF状態になる。ただし、これに先立ってVφ2はLとなっているので、NMT4がOFFになるのは、VN2がLとなった後である。また、この時間t3では、φ2CAはHからLレベルに変化するので、N1は、ダイオード接続のMOSトランジスタNMTC1を介しでLレベルに接続される。この後は、定期的にφ2CAがLレベルとなるので、その都度N1の電荷は、NMTC1を通じて、抜けるため、N1をLレベルに安定に保つことができる。
【0047】
時間t4で、φ2がLからHに変化する。またこれに少し先立って、φ1はHからLとなっている。φ1がHからLにより、VN5はHからLになるが、VN6はダイオード接続されたNMT9を介しているから、Hが維持される。VN5がLとなることによってNMT2のゲートがLとなり、N1はフローティング状態になるが、前述したように、NMTC1の働きで、定期的に電荷が逃がされるため、N1をゲートとするNMT4のOFF状態は、安定に保たれる。また、φ2がLからHに変化することにより、ON状態にあるNMT12を通じて、N8の電圧はVN8=Vφになる。
【0048】
ダイオード接続されたNMT13により、VN9=Vφ−Vthになる。これにより、N9をゲートとするNMT21がON状態になり、N17がVSSに接続され、NMT25がOFF状態になり、N12がフローティング状態になる。この時、ノードN12にはダイオード接続のMOSトランジスタNMTC5が接続され、このNMTC5には信号φ2CAが供給されているが、このφ2CAは、この時Hレベルであるので、このMOSトランジスタNMTC5の存在は、N12のフローティング状態を維持するうえでほぼ無視できる。
【0049】
VN8=Vφになることにより、N8をゲートとするNMT6がON状態になり、N3とVSSが接続し、N3がゲートに接続されているNMT8は強制OFF状態になる。
【0050】
また、この時間t4では、φ1CAがHからLとなるため、N3は、ダイオード接続のMOSトランジスタNMTC2を介しでLレベルに接続される。この後は、定期的にφ1CAがLレベルとなるので、その都度N3の電荷は、NMTC2を通じて、抜けるため、N3をLレベルに安定に保つことができる。
【0051】
以降、上記の動作が順次繰り返されてシフトレジスタが動作していく。
このように構成されたシフトレジスタは、同期パルスφ1、φ2に接続されるMOSトランジスタのゲートの電荷を定期的に逃がす機構が備わっているため、不安定な動作の発生を回避することができる。
【0052】
また、図2からも分かるように、この回路ではDCストレスがかかる時間は、最長のものでも同期パルスの一周期分で済む。MOSトランジスタのゲートにDCストレスがかかっている時間を比較すると、従来は、少なくとも1フレーム期間に、数m秒程度はあったのに対し、本発明に係る表示装置では、数十〜百数十μs程度である。これにより、しきい値シフトを防止し、寿命を数百倍程度延ばすことが可能である。
【0053】
また、補助パルスの波形は、図2に示したものに限定されることはなく、要は、ノードN1、N3、N6、N9、・・・の電位を必要なときに上昇させる場合に、それらのノードに対応する補助パルスの波形としては、その電位上昇を妨げないようなHレベルであればよいので、例えば、図3に示したような波形としてもよい。図3において、VN1がHレベルのときに、φ2CAもHレベルとしている。以下、VN3ではφ1CA、VN6ではφ2CB、VN9ではφ1CBが、それぞれHレベルとなっている。
【0054】
図5は、図1の回路を改良した他の実施例の回路図であって、フローティングノードの安定性をさらに増すために、ブートストラップ容量CBの反対側のN2にも放電手段としてNMTD1(NMTD2,NMTD3・・・)を設ける構成である。NMTD1の第1の端子とゲート端子はN2に接続され、第2の端子はNMTC1と同じく、φ2CAに接続される。動作波形は図3に示したものと同一である。このような構成とすることにより、CBに電荷がたまるのを防止すると共に,ゲート線出力OUT1を、NMTD1を介してLレベルに接続することができるため、動作の安定性をより上げることができる.また,Hレベルにあるゲート線の出力をNMTD1らのTFTを用いてLレベルに下げることも可能なため,NMTD1のチャネル幅W次第では,φ1の立上りとφ2の立下り(φ2の立上りとφ1の立下がり)の間隔をなくすこともできる。その場合のタイミングチャートは、例えば、図6に示すようなものとなる。
【0055】
図7は、図1の回路をさらに改良した他の実施例の回路図を、図8は、そのタイミングチャートを示している。同図は、入力部の以降の各出力を形成する回路を基本回路として見た場合、第2段目以降の基本回路に、NMT10、又は、これに対応する他のMOSトランジスタ(NMT14、NMT19、NMT24、NMT29、・・・)が接続されている。MOSトランジスタNMT10(又は、他の基本回路において、これに対応する他のMOSトランジスタ)は、第1の端子がMOSトランジスタNMT6(又は、他の基本回路において、これに対応する他のMOSトランジスタ)の第1の端子に接続され、ゲート端子は、スタートパルスφINに、第2の端子は、固定電源VSS又は接地電位(GND)に接続されている。以上のように構成されたダイナミックレシオレスシフトレジスタは、φINが入力される度に、各ノードの状況を揃えるリセットの効果を奏するようになる。
【0056】
また、図9は、本発明の他の実施例を示す回路図である。図9において、MOSトランジスタNMT1は、その第1の端子は入カパルスφINに、ゲート端子はφ1に各々接続されて、入力部を形成している。MOSトランジスタNMT1の第2の端子は、MOSトランジスタNMT4のゲート端子及びMOSトランジスタNMT2の第1の端子に接続され、かつ容量CB1の第1の端子に接続される。また、この端子は、NMTC1の第2の端子及びゲートにも接続される。容量CB1の第2の端子はMOSトランジスタNMT4の第2の端子及びMOSトランジスタNMT5のゲート端子に接続されているとともに、第1の出力端子を形成している。
【0057】
MOSトランジスタNMT2の第1の端子は、MOSトランジスタNMT7のゲート端子に接続され、MOSトランジスタNMT2のゲート端子及びMOSトランジスタNMT3の第2の端子は、MOSトランジスタNMT9のゲート端子、NMT8の第2の端子及び容量CB2の第2の端子に接続されているとともに、第2の出力端子を形成している。
【0058】
MOSトランジスタNMT2の第2の端子は、固定電源VSS又は接地電位(GND)に接続され、MOSトランジスタNMT3の第1の端子も、固定電源VSS又は接地電位(GND)に接続されている。
【0059】
MOSトランジスタNMT4の第1の端子は同期パルスφ2の入力端子に接続され、MOSトランジスタNMT5の第2の端子は、MOSトランジスタNMT8のゲート端子、MOSトランジスタNMT6の第1の端子、MOSトランジスタNMTC2の第2の端子及びMOSトランジスタNMTC2ゲート端子に接続されているとともに、容量CB2の第1の端子に接続されている。
【0060】
MOSトランジスタNMT5の第1の端子は、Vφと同電位である固定電位VDDに接続されている。MOSトランジスタNMT6の第1の端子はMOSトラジスタNMT11のゲート端子に接続され、MOSトランジスタNMT11の第2の端子は、固定電源VSS又は接地電位(GND)に接続されている。MOSトランジスタNMT8の第1の端子は同期パルスφ1の入力端子に接続される。
【0061】
そして、MOSトランジスタNMT6のゲート端子及びMOSトランジスタNMT7の第2の端子には、前述した回路と同様の構成をとる次段の回路のCB1に対応する他の容量の第2の端子、NMT4に対応する他のTFTの第2の端子、及び、NMT5に対応する他のTFTのゲート端子に接続されているとともに、出力部を形成し、NMT5に対応する他のTFTの第1の端子は、VDDに接続されている。ただし、MOSトランジスタNMTC1ないしNMTC6の第1の端子は、各々、補助パルスφ2CA、φ1CA、φ2CB、φ1CBに接続されており、以下周期的にこの接続が繰り返される。
【0062】
このように構成することにより、NMT5(及び、これに対応する他のTFT)の伝達能力が、図1に示した回路に比べ上昇し、より短い時間でブートストラップ容量を充電することができ、回路のスピードアップにつながる。なお、図9に示した回路においても、図7と同様にリセットMOSを配置することが可能であることは言うまでもない。
【0063】
また、図10は図9に示した回路と同様に、回路のスピードアップを実現するための回路構成であって、MOSトランジスタNMT1は、その第1の端子が入力パルスφINに、そのゲート端子がφ1に各々接続されて、入力部を形成している。
【0064】
MOSトランジスタNMT1の第2の端子は、MOSトランジスタNMT4のゲート端子及びMOSトランジスタNMT2の第1の端子に接続され、かつ容量CB1の第1の端子に接続される。また、この端子は、ダイオード接続されたNMTC1の第2の端子及びゲートにも接続される。容量CB1の第2の端子はMOSトランジスタNMT4の第2の端子及びMOSトランジスタNMT5のゲート端子に接続されているとともに、第1の出力端子を形成している。
【0065】
MOSトランジスタNMT2の第1の端子は、MOSトランジスタNMT7のゲート端子に接続され、MOSトランジスタNMT2のゲート端子及びMOSトランジスタNMT3の第2の端子は、MOSトランジスタNMT9のゲート端子と、NMT8の第2の端子と、容量CB2の第2の端子に接続されているとともに、第2の出力端子を形成している。
【0066】
MOSトランジスタNMT2の第2の端子は、固定電源VSS又は接地電位(GND)に接続され、MOSトランジスタNMT3の第1の端子も固定電源VSS又は接地電位GNDに接続されている。
【0067】
MOSトランジスタNMT4の第1の端子は同期パルスφ2の入力端子に接続され、MOSトランジスタNMT5の第2の端子は、MOSトランジスタNMT8のゲート端子及びMOSトランジスタNMT6の第1の端子に、また、MOSトランジスタNMTC2の第2の端子及びゲート端子に接続されているとともに、CB2の第1の端子に接続されている。
【0068】
MOSトランジスタNMT5の第1の端子は、同期パルスφ2に接続されている。MOSトランジスタNMT6の第1の端子は、MOSトラジスタNMT11のゲート端子に接続され、MOSトランジスタNMT11の第1の端子は、固定電源VSS又は接地電位(GND)に接続されている。
【0069】
MOSトランジスタNMT8の第1の端子は同期パルスφ1の入力端子に接続される。そして、MOSトランジスタNMT6のゲート端子及びMOSトランジスタNMT7の第2の端子には、前述した回路と同様の構成をとる次段の回路の容量CB2の第2の端子、NMT8の第2の端子、及び、NMT9のゲート端子に接続されているとともに、出力部を形成し、NMT9の第1の端子は同期パルスφ1の入力端子に接続されている。
【0070】
ただし、MOSトランジスタNMTC1、NMTC2、NMTC3、NMTC4の第1の端子は、各々、補助パルスφ2CA、φ1CA、φ2CB、φ1CBに接続されており、以下周期的にこの接続が繰り返される。
【0071】
このように構成することにより、図9に示した回路と同様の効果を得ることができ、回路のスピードアップにつながる。なお、図10に示した回路においても、図7と同様にリセットMOSを配置することが可能であることは言うまでもない。
【0072】
図11は、図7におけるNMT7、NMT11、NMT16、・・・を省略したものであって、回路の安定動作の点からみれば、これらのMOSトランジスタはあったほうがよいが、例えば、回路面積の縮小等の目的で省くことも可能である。動作波形は図8と同様である。
【0073】
さらに、図12は、図7におけるNMT7、NMT11、NMT16、・・・を省略するとともに、NMT7、NMT11、NMT16、・・・をも省略したもので、このものにおいても図11と同様のことがいえる。
【0074】
図13は本発明の一実施例を示すブロック図であって、シフトレジスタ回路20は、スタートパルスφINの入力端子、2相の同期パルスφ1、φ2の入力端子、基準電位VSS入力端子及び各出力OUT1・・・の各出力端子と、フローティングノード21を有する。
【0075】
ここで、フローティングノードとは、各出力端子に対応し、かつ、各電源線のいずれにも直接接続されていない(スイッチ素子等を介して接続されている)ノードのうち、自出力に関する動作時以外は、安定にローレベルに保つことが特に重要なノードと定義する。
【0076】
フローティングノード24には、各々放電回路23が接続される。放電回路23は、前記フローティングノード24が接続される入力端子と、クリアパルス(φ1CA、φ2CA、φ1CB、φ2CB)入力端子を有する。
【0077】
クリアパルスは、対応するフローティングノード24をクリアするのに必要な波形に応じて、その数および波形が設定され、定期的にローレベルが現れるとともに、少なくとも、対応するフローティングノードがハイレベルにあることが望ましい場合は、自身もハイレベルとなるような波形に設定する。
【0078】
図14は、図13の動作波形の一例を示し、出力OUT1に対応するフローティングノード24をノード1(N1)とし、各入力パルスの波形と、OUT1とN1の望ましい波形を図示したものである。
【0079】
N1に接続される放電回路23は、クリアパルスφ2CAに接続されている。VN1とφ2CAの関係は、N1の電位が上昇し、ハイレベルになろうとしているときは、φ2CAもハイレベルにあり、その動作を妨げない。その後、φ2CAがハイレベルにあるときは、N1の電位に影響を与えることなく、ローレベルにある期間に放電回路22はN1の電荷を放電し、安定にローレベルに保つ働きをする。
【0080】
なお、これまで述べてきたいずれの実施例においても、その入力部は各回路図に示したものに限定されることはなく、図15に示すように、MOSトランジスタNMT1の第1の端子及びゲート端子を入カパルスφINの入力端子に接続させた構成としてもよく、同様の効果が得られる。
【発明の効果】
本発明に係るシフトレジスタ回路及び表示装置によれば、ダイナミックレシオレスシフトレジスタ回路において、しきい値シフトの問題がなく、安定動作を実現できる。
【図面の簡単な説明】
【図1】本発明の一実施例のダイナミックレシオレスシフトレジスタ回路図
【図2】図1のタイミングチャート
【図3】本発明における補助パルス(クリアパルス)の他の一例を示すタイミングチャート
【図4】本発明に係る表示装置の一実施例の全体を示す概略図
【図5】本発明の他の実施例を示す回路図
【図6】図5のタイミングチャート
【図7】本発明の他の実施例を示す回路図
【図8】図7のタイミングチャート
【図9】本発明の他の実施例を示す回路図
【図10】本発明の他の実施例を示す回路図
【図11】本発明の他の実施例を示す回路図
【図12】本発明の他の実施例を示す回路図
【図13】本発明に係るダイナミックレシオレスシフトレジスタ回路
【図14】図13のタイミングチャート
【図15】本発明における初段回路の他の一例を示す回路図
【図16】p−SiTFTを用いて実現された従来のダイナミックレシオレスシフトレジスタ回路図
【図17】図16のタイミングチャート
【符号の説明】
1・・・表示部、2・・・信号データ書き込み回路、3・・・走査線駆動シフトレジスタ回路、4・・・画素部、5・・・走査線、6・・・信号線、7・・・薄膜トランジスタ(TFT)、8・・・画素電極、9・・・液晶層、10・・・対向電極、
20・・・ダイナミックレシオレスシフトレジスタ回路、21・・・初段回路、22・・・基本回路、23・・・放電回路、24・・・フローティングノード。

Claims (6)

  1. スタートパルス及び同期パルスを入力し、前記同期パルスに同期して出力パルスを出力するためのフローティングノードを複数備えたシフトレジスタ回路において、
    前記フローティングノードに放電回路を接続し、前記放電回路にクリアパルスが入力されると前記フローティングノードを放電させることを特徴とするシフトレジスタ回路。
  2. 初段回路に続いて複数の基本回路がフローティングノードを介して縦続接続されたシフトレジスタ回路において、
    前記フローティングノードに放電回路を接続したことを特徴とするシフトレジスタ回路。
  3. 請求項2に記載のシフトレジスタ回路において、基本回路におけるフローティングノードに接続されるTFTに並列にリセットTFTを接続したことを特徴とするシフトレジスタ回路。
  4. 請求項2又は3に記載のシフトレジスタ回路において、次段の基本回路におけるフローティングノードに第2の端子が接続されるTFTの第1の端子が、固定電源(ドレイン電圧)に接続されていることを特徴とするシフトレジスタ回路。
  5. 請求項2ないし4に記載のシフトレジスタ回路において、初段回路が、スタートパルスが入力される第1の端子と同期パルスが入力されるゲート端子とフローティングノードに接続された第2の端子とを備えたTFT、又は、スタートパルスが入力される第1の端子及びゲート端子とフローティングノードに接続された第2の端子とを備えたTFTであることを特徴とするシフトレジスタ回路。
  6. マトリクス状に配置された画素部を駆動するシフトレジスタ回路を備えた表示装置において、
    前記シフトレジスタ回路は、初段回路に続いて複数の基本回路がフローティングノードを介して従属接続され、前記フローティングノードに放電回路を接続したことを特徴とする表示装置。
JP2003206863A 2003-08-08 2003-08-08 シフトレジスタ回路及びそれを用いた表示装置 Expired - Fee Related JP4051007B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003206863A JP4051007B2 (ja) 2003-08-08 2003-08-08 シフトレジスタ回路及びそれを用いた表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003206863A JP4051007B2 (ja) 2003-08-08 2003-08-08 シフトレジスタ回路及びそれを用いた表示装置

Publications (2)

Publication Number Publication Date
JP2005062216A true JP2005062216A (ja) 2005-03-10
JP4051007B2 JP4051007B2 (ja) 2008-02-20

Family

ID=34363568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003206863A Expired - Fee Related JP4051007B2 (ja) 2003-08-08 2003-08-08 シフトレジスタ回路及びそれを用いた表示装置

Country Status (1)

Country Link
JP (1) JP4051007B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009104307A1 (ja) * 2008-02-19 2009-08-27 シャープ株式会社 シフトレジスタ回路および表示装置ならびにシフトレジスタ回路の駆動方法
JP2009210787A (ja) * 2008-03-04 2009-09-17 Hitachi Displays Ltd 表示装置
JP2009210880A (ja) * 2008-03-05 2009-09-17 Hitachi Displays Ltd 表示装置
US7705819B2 (en) 2006-02-20 2010-04-27 Samsung Electronics Co., Ltd. Display device
CN101893798A (zh) * 2010-07-15 2010-11-24 华映视讯(吴江)有限公司 显示面板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7705819B2 (en) 2006-02-20 2010-04-27 Samsung Electronics Co., Ltd. Display device
WO2009104307A1 (ja) * 2008-02-19 2009-08-27 シャープ株式会社 シフトレジスタ回路および表示装置ならびにシフトレジスタ回路の駆動方法
JP2009210787A (ja) * 2008-03-04 2009-09-17 Hitachi Displays Ltd 表示装置
JP2009210880A (ja) * 2008-03-05 2009-09-17 Hitachi Displays Ltd 表示装置
CN101893798A (zh) * 2010-07-15 2010-11-24 华映视讯(吴江)有限公司 显示面板

Also Published As

Publication number Publication date
JP4051007B2 (ja) 2008-02-20

Similar Documents

Publication Publication Date Title
US7825888B2 (en) Shift register circuit and image display apparatus containing the same
JP6328221B2 (ja) 半導体装置
US8913709B2 (en) Shift register circuit
US7738623B2 (en) Shift register circuit and image display apparatus containing the same
US9336897B2 (en) Shift register circuit
EP1864297B1 (en) Shift register circuit using two bootstrap capacitors
US7336254B2 (en) Shift register that suppresses operation failure due to transistor threshold variations, and liquid crystal driving circuit including the shift register
US7499518B2 (en) Shift register and image display apparatus containing the same
KR20060092104A (ko) 시프트 레지스터 및 액정구동회로
US20070075959A1 (en) Display device
KR102040601B1 (ko) 게이트 구동 회로 및 이를 포함하는 디스플레이 장치
JP4474262B2 (ja) 走査線選択回路及びそれを用いた表示装置
JP4051007B2 (ja) シフトレジスタ回路及びそれを用いた表示装置
JP4869569B2 (ja) 表示装置
KR20180123936A (ko) 게이트 드라이버 회로 및 이를 포함하는 디스플레이 장치
JP2010108567A (ja) シフトレジスタ回路
KR101287214B1 (ko) 쉬프트 레지스터
JP2005134780A (ja) シフトレジスタおよびそれを備える表示装置
JPH04278913A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071130

R150 Certificate of patent or registration of utility model

Ref document number: 4051007

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111207

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111207

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111207

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111207

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121207

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121207

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313121

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121207

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121207

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131207

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees