JP2005057203A - Wafer, integrated circuit chip, and manufacturing method of semiconductor device - Google Patents
Wafer, integrated circuit chip, and manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP2005057203A JP2005057203A JP2003289147A JP2003289147A JP2005057203A JP 2005057203 A JP2005057203 A JP 2005057203A JP 2003289147 A JP2003289147 A JP 2003289147A JP 2003289147 A JP2003289147 A JP 2003289147A JP 2005057203 A JP2005057203 A JP 2005057203A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- integrated circuit
- microchip
- manufacturing
- identification information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、ウェハおよびIC(Integrated Circuit)チップの構成に関し、特に、個別識別情報の通信機能を有するRFID(Radio Frequency IDentification)タグなどのマイクロチップを、製品ICとは別に構成したウェハ、ICチップおよびその製造方法に関する。 The present invention relates to a configuration of a wafer and an IC (Integrated Circuit) chip, and in particular, a wafer and an IC chip in which a microchip such as an RFID (Radio Frequency IDentification) tag having a communication function of individual identification information is configured separately from a product IC. And a manufacturing method thereof.
近年、情報通信機器、家電機器などのほとんどがICチップを搭載しており、ICチップの需要量は莫大なものになってきている。このような状況下において、いかに効率的にICチップやウェハを生産するかが重要になっている。 In recent years, most of information communication devices, home appliances, etc. are equipped with IC chips, and the demand for IC chips has become enormous. Under such circumstances, how to efficiently produce IC chips and wafers is important.
従来、ウェハIDはウェハ外周部分に印刷され、品種名などはICチップの外周部分に印刷されることが多い。しかし、ウェハIDは、ダイシング工程で個片チップに切断される際に切り捨てられ、ICチップに印刷された品種名は樹脂封止によって見えなくなるため、双方とも途中工程から使えなくなってしまう。これに関連する技術として、特開平7−66091号公報、特開平7−60580号公報および特開平8−148538号公報に開示された発明がある。 Conventionally, the wafer ID is printed on the outer peripheral portion of the wafer, and the product name is often printed on the outer peripheral portion of the IC chip. However, the wafer ID is discarded when it is cut into individual chips in the dicing process, and the product name printed on the IC chip becomes invisible due to resin sealing. As related techniques, there are inventions disclosed in JP-A-7-66091, JP-A-7-60580, and JP-A-8-148538.
特開平7−66091号公報に開示された識別情報読取り方法おいては、ウェハに集積回路製造のための工程管理用の識別情報が書込まれる。そして、単一の光源から出射された光線をウェハに照射し、反射率の差により、ウェハの一部に書込まれた識別情報を非接触で読取るものである。 In the identification information reading method disclosed in Japanese Patent Laid-Open No. 7-66091, identification information for process management for manufacturing an integrated circuit is written on a wafer. Then, the light emitted from a single light source is irradiated onto the wafer, and the identification information written on a part of the wafer is read in a non-contact manner due to the difference in reflectance.
また、特開平7−60580号公報に開示されたFAシステムにおいては、被加工物の加工条件等の情報の全部または一部を記録するメモリと、このメモリの情報を電波に変換する回路とからなる電波式タグが、被加工物毎にフレーム等を介して装着されており、その電波式タグが発生する電波をリーダが受信して加工装置の制御を行なうようにしたものである。 In the FA system disclosed in Japanese Patent Application Laid-Open No. 7-60580, a memory that records all or part of information such as processing conditions of a workpiece, and a circuit that converts the information in the memory into radio waves are provided. The radio wave tag is attached to each workpiece through a frame or the like, and the reader receives the radio wave generated by the radio wave tag and controls the processing apparatus.
また、特開平8−148538号公報に開示された半導体装置の製造方法においては、収納されている半導体ウェハの進行管理をキャリアケース自体によって実施するために、半導体ウェハの製造フロー、仕掛工程および次の工程等の必要情報を記憶および判断する情報処理部と、外部との間における半導体ウェハの識別情報や工程管理情報等を授受するための通信を行なう非接触通信用インタフェースとを備えるものである。
上述したウェハIDをウェハ外周部分に印刷し、品種名などをICチップの外周部分に印刷する方法においては、双方とも途中工程から使えなくなってしまうので、生産に必要な製品情報などを製品伝票に記載し、それを製品ロットに添付して、常に製品伝票と製品ロットとを一緒にしておく必要があった。 In the above-described method of printing the wafer ID on the outer peripheral part of the wafer and printing the product name etc. on the outer peripheral part of the IC chip, both cannot be used in the middle of the process, so product information necessary for production is included in the product slip. It was necessary to write and attach it to the product lot so that the product slip and the product lot were always kept together.
また、設備の自動化が進み、加工作業そのものの生産性は大きく向上しているが、生産周辺作業や生産準備作業においては、あまり改善が進んでいないのが現状である。少量多品種生産、半導体デバイスの構造の複雑化などによって作業が複雑になり、様々な確認作業や判断を求められることが多くなり、それらが新たな生産性低下の要因にもなってきている。 In addition, the automation of equipment has progressed, and the productivity of the machining work itself has been greatly improved, but the current situation is that there has not been much improvement in production peripheral work and production preparation work. The work becomes complicated due to the production of a small number of products and the complexity of the structure of the semiconductor device, and various confirmation operations and judgments are often required, and these have become a factor of new productivity reduction.
すなわち、ロット当りの製品数が減少し、ロット数が増加するため、次投入ロットの準備作業が増えたり、ロット完了処理作業(製品数の勘定、伝票への記載など)が増加したり、多品種化、構造複雑化により類似品種が増え、製品と装置との条件確認ミスが増加したりする問題がある。 In other words, the number of products per lot decreases and the number of lots increases, so the preparation work for the next input lot increases, the lot completion processing work (such as accounting for the number of products, description on the slip) increases, There is a problem that the number of similar varieties increases due to the varieties and the structural complexity, and the mistakes in checking the conditions between the product and the device increase.
また、特開平7−66091号公報に開示された識別情報読取り方法おいては、ウェハに書込まれた集積回路製造のための工程管理用の識別情報が、光学的に読取られるものである。しかし、ウェハに識別情報が書込まれるため、ICチップ単位で情報を管理することが困難である。また、識別情報が書込まれた部分が汚れたり、傷が付いている場合には、識別情報が正しく読取れなかったりする。 Further, in the identification information reading method disclosed in Japanese Patent Laid-Open No. 7-66091, identification information for process management for manufacturing an integrated circuit written on a wafer is optically read. However, since identification information is written on the wafer, it is difficult to manage the information in units of IC chips. Further, when the portion where the identification information is written is dirty or scratched, the identification information may not be read correctly.
また、特開平7−60580号公報に開示されたFAシステムにおいては、電波式タグが、被加工物毎にフレーム等を介して装着されるものである。しかし、ウェハに電波式タグが装着されるため、ICチップ単位で情報を管理することが困難である。また、電波式タグの脱落等によって、電波式タグがウェハから分離されてしまうと、情報を管理することが不可能となる。 In the FA system disclosed in Japanese Patent Application Laid-Open No. 7-60580, a radio wave tag is attached to each workpiece via a frame or the like. However, since a radio wave tag is attached to the wafer, it is difficult to manage information on an IC chip basis. Further, if the radio wave tag is separated from the wafer due to dropping of the radio wave tag, it becomes impossible to manage information.
また、特開平8−148538号公報に開示された半導体装置の製造方法においては、半導体ウェハを収納するキャリアケース自体に、情報処理部と非接触通信用インタフェースとを備えるため、ICチップ単位で情報を管理することが困難である。また、キャリアケースが大きくなるため、運搬や収納に不便である。 Further, in the method of manufacturing a semiconductor device disclosed in Japanese Patent Application Laid-Open No. 8-148538, the information processing unit and the non-contact communication interface are provided in the carrier case itself for storing the semiconductor wafer. Is difficult to manage. Moreover, since a carrier case becomes large, it is inconvenient to carry and store.
本発明は、上記問題点を解決するためになされたものであり、第1の目的は、ウェハおよびICチップの個別情報を容易に取得することが可能なウェハおよび集積回路チップを提供することである。 The present invention has been made to solve the above problems, and a first object thereof is to provide a wafer and an integrated circuit chip that can easily acquire individual information of the wafer and the IC chip. is there.
第2の目的は、半導体装置の生産効率を向上させることが可能な半導体装置の製造方法を提供することである。 The second object is to provide a method for manufacturing a semiconductor device capable of improving the production efficiency of the semiconductor device.
本発明のある局面に従えば、ウェハは、製品となる複数の集積回路チップと、個別識別情報を通信可能なマイクロチップとを含み、マイクロチップは、複数の集積回路チップと異なる箇所に、同じウェハプロセスによって形成される。 According to one aspect of the present invention, a wafer includes a plurality of integrated circuit chips to be products and a microchip capable of communicating individual identification information, and the microchip is the same in a different place from the plurality of integrated circuit chips. It is formed by a wafer process.
本発明の別の局面に従えば、集積回路チップは、製品となる集積回路チップと、個別識別情報を通信可能なマイクロチップとを含み、マイクロチップは、集積回路チップ内に、同じウェハプロセスによって形成される。 According to another aspect of the present invention, the integrated circuit chip includes a product integrated circuit chip and a microchip capable of communicating individual identification information, and the microchip is formed in the integrated circuit chip by the same wafer process. It is formed.
本発明のさらに別の局面に従えば、製品となる複数の集積回路チップと、複数の集積回路チップと異なる箇所に、同じウェハプロセスによって形成され、個別識別情報を通信可能なマイクロチップとを含んだウェハを用いた半導体装置の製造方法であって、マイクロチップから個別識別情報を読取るステップと、読取られた個別識別情報を受信するステップと、受信された個別識別情報に基づいて、ウェハの管理を行なうステップとを含む。 According to still another aspect of the present invention, there are provided a plurality of integrated circuit chips to be products, and a microchip formed in the same wafer process at a different location from the plurality of integrated circuit chips and capable of communicating individual identification information. A method of manufacturing a semiconductor device using a wafer, comprising: reading individual identification information from a microchip; receiving the read individual identification information; and managing a wafer based on the received individual identification information Performing the steps.
本発明のさらに別の局面に従えば、製品となる集積回路チップと、集積回路チップ内に、同じウェハプロセスによって形成され、個別識別情報を通信可能なマイクロチップとを含んだ集積回路チップを用いた半導体装置の製造方法であって、マイクロチップから個別識別情報を読取るステップと、読取られた個別識別情報を受信するステップと、受信された個別識別情報に基づいて、集積回路チップの管理を行なうステップとを含む。 According to still another aspect of the present invention, an integrated circuit chip including an integrated circuit chip to be a product and a microchip formed in the integrated circuit chip by the same wafer process and capable of communicating individual identification information is used. A method for manufacturing a semiconductor device, comprising: reading individual identification information from a microchip; receiving the read individual identification information; and managing an integrated circuit chip based on the received individual identification information Steps.
本発明のある局面によれば、ウェハにマイクロチップが形成されるので、ウェハの個別識別情報を容易に取得することが可能となった。また、マイクロチップが同じウェハプロセスによって形成されるので、個別識別情報が書込まれた部分が脱落等によって失われることを防止することが可能となった。 According to one aspect of the present invention, since the microchip is formed on the wafer, it becomes possible to easily acquire the individual identification information of the wafer. Further, since the microchip is formed by the same wafer process, it is possible to prevent the portion where the individual identification information is written from being lost due to dropping or the like.
本発明の別の局面によれば、集積回路チップにマイクロチップが形成されるので、集積回路チップの個別識別情報を容易に取得することが可能となった。また、マイクロチップが同じウェハプロセスによって形成されるので、個別識別情報が書込まれた部分が脱落等によって失われることを防止することが可能となった。 According to another aspect of the present invention, since the microchip is formed on the integrated circuit chip, the individual identification information of the integrated circuit chip can be easily obtained. Further, since the microchip is formed by the same wafer process, it is possible to prevent the portion where the individual identification information is written from being lost due to dropping or the like.
本発明のさらに別の局面によれば、受信された個別識別情報に基づいて、ウェハの管理を行なうので、ウェハの生産管理が容易となり、ウェハの生産性を向上させることが可能となった。 According to still another aspect of the present invention, since the wafer is managed based on the received individual identification information, the production management of the wafer becomes easy and the productivity of the wafer can be improved.
本発明のさらに別の局面によれば、受信された個別識別情報に基づいて、集積回路チップの管理を行なうので、集積回路チップの生産管理が容易となり、集積回路チップの生産性を向上させることが可能となった。 According to still another aspect of the present invention, the integrated circuit chip is managed based on the received individual identification information. Therefore, the production management of the integrated circuit chip is facilitated, and the productivity of the integrated circuit chip is improved. Became possible.
(第1の実施の形態)
本発明は、RFIDタグなどのマイクロチップをICチップまたはウェハ内に形成し、ICチップまたはウェハと一体化することに、生産性の向上を図るものである。以下に、本発明の詳細について説明する。
(First embodiment)
The present invention aims to improve productivity by forming a microchip such as an RFID tag in an IC chip or wafer and integrating it with the IC chip or wafer. Details of the present invention will be described below.
図1は、従来のウェハに印刷されたウェハIDまたはICチップに印刷されたチップの品種名を説明するための図である。図1に示すように、ウェハ102の外周部分にウェハIDナンバー“ABC123456”が印刷され、ICチップ103の外周部分にチップの品種名“ABC”が印刷される。これらの情報が参照されて、生産が管理される。
FIG. 1 is a diagram for explaining a conventional wafer ID printed on a wafer or a product type name of a chip printed on an IC chip. As shown in FIG. 1, the wafer ID number “ABC123456” is printed on the outer peripheral portion of the
図2は、本発明の第1の実施の形態におけるウェハに形成されるマイクロチップの一例であるRFIDタグ1を示す図である。このRFIDタグ1は、EEPROM(Electrically Erasable Programable Read Only Memory)などのメモリ11と、RF回路12と、超小型アンテナ13と、RFIDタグ1の全体的な制御を行なうロジック回路14とを含む。
FIG. 2 is a diagram showing an
超小型アンテナ13は、発信モジュールと制御モジュールとから構成されるリーダ/ライタ21から発せられた電波を受ける。RF回路12は、超小型アンテナ13が受けた電波を使って電磁誘導で発電し、各回路に電力を供給する。これによって、ロジック回路14は、メモリ11に記憶される情報を読出し、その情報をRF回路12および超小型アンテナ13を介してリーダ/ライタ21へ送信する。
The
また、ロジック回路14は、超小型アンテナ13およびRF回路12を介してリーダ/ライタ21から情報を受信すると、その情報をメモリ11に書込むことも可能である。
Further, when the
図3は、本発明の第1の実施の形態におけるウェハの一例を示す図である。図3に示すように、ウェハ2の外周部分にマイクロチップ1が形成される。このマイクロチップ1は、ウェハ2のプロセス工程と同じプロセス工程で形成されるため、ウェハ2と一体化されている。
FIG. 3 is a diagram showing an example of a wafer according to the first embodiment of the present invention. As shown in FIG. 3, the
マイクロチップ1には、ウェハ2の個別識別情報が書込まれる。これによって、ウェハプロセス、アセンブリプロセスの一部など、ウェハの形態での製造工程においてウェハの個別情報の通信が可能となる。
Individual identification information of the
以上説明したように、本実施の形態におけるウェハによれば、ウェハにマイクロチップを形成するようにしたので、ウェハの個別情報を容易に取得することが可能となった。また、個別情報が書込まれるマイクロチップはウェハと一体に形成されるので、個別情報が書込まれた部分が脱落等することがなくなり、個別情報を取得できなくなるといった不具合を防止することが可能となった。 As described above, according to the wafer in the present embodiment, since the microchip is formed on the wafer, individual information on the wafer can be easily obtained. In addition, since the microchip on which the individual information is written is formed integrally with the wafer, the portion where the individual information is written does not drop out, and it is possible to prevent problems such as failure to acquire the individual information. It became.
また、個別情報の読出し/書込みが任意のタイミングで行なえ、一定期間個別情報を保持することができるので、品種間違いやロット混入などを防止でき、ウェハの生産性の向上を図ることが可能となった。 In addition, since individual information can be read / written at any timing and individual information can be held for a certain period of time, it is possible to prevent product mistakes, lots, etc., and improve wafer productivity. It was.
(第2の実施の形態)
図4は、本発明の第2の実施の形態におけるICチップの一例を示す図である。図4に示すように、ICチップ3の外周部分にマイクロチップ1が形成される。このマイクロチップ1は、第1の実施の形態において説明したものと同様であり、ウェハ2のプロセス工程と同じプロセス工程で形成されるため、ICチップ3と一体化されている。
(Second Embodiment)
FIG. 4 is a diagram showing an example of an IC chip according to the second embodiment of the present invention. As shown in FIG. 4, the
マイクロチップ1には、ICチップ3の個別識別情報が書込まれる。これによって、ウェハプロセス、アセンブリプロセス、ファイナルテスト全工程、および最終製品になった後も個別識別情報の通信が可能となる。
Individual identification information of the
以上説明したように、本実施の形態におけるICチップによれば、ICチップにマイクロチップを形成するようにしたので、ICチップの個別情報を容易に取得することが可能となった。また、個別情報が書込まれるマイクロチップはICチップと一体に形成されるので、個別情報が書込まれた部分が脱落等することがなくなり、個別情報を取得できなくなるといった不具合を防止することが可能となった。 As described above, according to the IC chip in the present embodiment, since the microchip is formed on the IC chip, individual information on the IC chip can be easily obtained. In addition, since the microchip in which the individual information is written is formed integrally with the IC chip, the portion in which the individual information is written is not dropped, and it is possible to prevent a problem that the individual information cannot be acquired. It has become possible.
また、個別情報の読出し/書込みが任意のタイミングで行なえ、一定期間個別情報を保持することができるので、品種間違いやロット混入などを防止でき、ICチップを含んだ半導体装置の生産性の向上を図ることが可能となった。 In addition, since individual information can be read / written at any timing and individual information can be retained for a certain period of time, it is possible to prevent product mistakes and lot mixing, and improve the productivity of semiconductor devices including IC chips. It became possible to plan.
(第3の実施の形態)
図5は、本発明の第3の実施の形態におけるウェハおよびICチップの一例を示す図である。図5に示すように、ウェハ2の外周部分にマイクロチップ1が形成されると共に、ICチップの外周部にマイクロチップ1が形成される。このマイクロチップ1は、第1の実施の形態および第2の実施形態において説明したものと同様であり、ウェハ2のプロセス工程と同じプロセス工程で形成されるため、ウェハ2およびICチップ3と一体化されている。
(Third embodiment)
FIG. 5 is a diagram illustrating an example of a wafer and an IC chip according to the third embodiment of the present invention. As shown in FIG. 5, the
マイクロチップ1には、ウェハ2の個別識別情報またはICチップ3の個別識別情報が書込まれる。これによって、ウェハプロセス、アセンブリプロセス、ファイナルテスト全工程、および最終製品になった後も個別情報の通信が可能となる。
In the
以上説明したように、本実施の形態におけるウェハおよびICチップによれば、ウェハおよびICチップにマイクロチップを形成するようにしたので、ウェハおよびICチップの個別情報を容易に取得することが可能となった。また、個別情報が書込まれるマイクロチップはウェハおよびICチップと一体に形成されるので、個別情報が書込まれた部分が脱落等することがなくなり、個別情報を取得できなくなるといった不具合を防止することが可能となった。 As described above, according to the wafer and the IC chip in the present embodiment, since the microchip is formed on the wafer and the IC chip, individual information on the wafer and the IC chip can be easily obtained. became. In addition, since the microchip in which the individual information is written is formed integrally with the wafer and the IC chip, the portion in which the individual information is written is not dropped, and the problem that the individual information cannot be acquired is prevented. It became possible.
また、個別情報の読出し/書込みが任意のタイミングで行なえ、一定期間個別情報を保持することができるので、品種間違いやロット混入などを防止でき、ウェハの生産性の向上およびICチップを含んだ半導体装置の生産性の向上を図ることが可能となった。 In addition, since individual information can be read / written at any timing and individual information can be retained for a certain period of time, it is possible to prevent product mistakes and lots from being mixed, improve wafer productivity, and include IC chips. It became possible to improve the productivity of the equipment.
(第4の実施の形態)
図6は、本発明の第4の実施の形態における半導体装置の製造方法を示す図である。ウェハ2に形成されたマイクロチップ1に記録される個別情報がマイクロチップリーダ21によって読取られる。この個別情報は、システムサーバ、設備端末などのコンピュータ22や、生産設備23へ送られる。コンピュータ22は、マイクロチップリーダ21から送られた品種情報などを画面に表示したり、プリントアウトしたりして、ウェハの管理を行なうことが可能となる。
(Fourth embodiment)
FIG. 6 is a diagram illustrating a method for manufacturing a semiconductor device according to the fourth embodiment of the present invention. Individual information recorded on the
また、生産設備(生産管理システム)23は、マイクロチップリーダ21から送られた品種情報などに基づいて、製造プロセスの管理を行なったり、搬送装置の制御を行なったりすることが可能となる。また、マイクロチップライタを用いて、マイクロチップ1に情報を書込むことによって、プロセスを変更したり、搬送装置による搬送を変更したりすることも可能である。
Further, the production facility (production management system) 23 can manage the manufacturing process and control the transfer device based on the product type information sent from the
以上説明したように、本実施の形態における半導体装置の製造方法によれば、ウェハ2に形成されたマイクロチップ1の個別情報をコンピュータ22や生産設備23へ送るようにしたので、その個別情報に基づいて、ウェハの管理、製造プロセスの管理、搬送装置の制御などを行なうことが可能となった。
As described above, according to the manufacturing method of the semiconductor device in the present embodiment, the individual information of the
(第5の実施の形態)
図7は、本発明の第5の実施の形態における半導体装置の製造方法を示す図である。ICチップ3に形成されたマイクロチップ1に記録される個別情報がマイクロチップリーダ21によって読取られる。この個別情報は、システムサーバ、設備端末などのコンピュータ22や、生産設備23へ送られる。コンピュータ22は、マイクロチップリーダ21から送られた品種情報などを画面に表示したり、プリントアウトしたりする。ウェハ状態、チップ単体状態、フレーム状態またはパッケージ単体状態のいずれの状態であっても、その個別情報の管理を行なうことが可能となる。
(Fifth embodiment)
FIG. 7 is a diagram illustrating a method of manufacturing a semiconductor device according to the fifth embodiment of the present invention. Individual information recorded on the
また、生産設備(生産管理システム)23は、マイクロチップリーダ21から送られた品種情報などに基づいて、製造プロセスの管理を行なったり、搬送装置の制御を行なったりすることが可能となる。ウェハ状態、チップ単体状態、フレーム状態またはパッケージ単体状態のいずれの状態であっても、製造プロセスの管理等を行なうことが可能となる。また、マイクロチップライタを用いて、マイクロチップ1に情報を書込むことによって、プロセスを変更したり、搬送装置による搬送を変更したりすることも可能である。
Further, the production facility (production management system) 23 can manage the manufacturing process and control the transfer device based on the product type information sent from the
以上説明したように、本実施の形態における半導体装置の製造方法によれば、ICチップ3に形成されたマイクロチップ1の個別情報をコンピュータ22や生産設備23へ送るようにしたので、どのような製品状態であっても、その個別情報に基づいて、ICチップの管理、製造プロセスの管理、搬送装置の制御などを行なうことが可能となった。
As described above, according to the method of manufacturing a semiconductor device in the present embodiment, the individual information of the
(第6の実施の形態)
本発明の第6の実施の形態におけるシステムは、図6に示す第4の実施の形態または図7に示す第5の実施の形態におけるシステムと同様である。また、マイクロチップ1が形成される箇所は、図1〜図3に示すいずれの箇所であってもよい。
(Sixth embodiment)
The system in the sixth embodiment of the present invention is the same as the system in the fourth embodiment shown in FIG. 6 or the fifth embodiment shown in FIG. Moreover, the location where the
本実施の形態においては、マイクロチップリーダ21から送られた個別情報に基づいて、コンピュータ22が製品伝票に自動印字したり、製品数量をカウントしたりして、手作業で行なっていた部分を自動化するものである。
In the present embodiment, based on the individual information sent from the
以上説明したように、本実施の形態における半導体装置の製造方法においては、従来手作業で行なっていた部分を自動化することによって、作業負担の軽減、作業時間の短縮、単純な作業ミスなどを防止でき、生産性を向上させることが可能となった。 As described above, in the method of manufacturing a semiconductor device according to the present embodiment, by automating the portion that has been conventionally performed manually, the workload is reduced, the operation time is reduced, and a simple operation error is prevented. It was possible to improve productivity.
(第7の実施の形態)
本発明の第7の実施の形態におけるシステムは、図6に示す第4の実施の形態または図7に示す第5の実施の形態におけるシステムと同様である。また、マイクロチップ1が形成される箇所は、図1〜図3に示すいずれの箇所であってもよい。
(Seventh embodiment)
The system in the seventh embodiment of the present invention is the same as the system in the fourth embodiment shown in FIG. 6 or the fifth embodiment shown in FIG. Moreover, the location where the
本実施の形態においては、マイクロチップリーダ21から送られた個別情報に基づいて、どの生産設備23で生産が行なわれているか、などの生産情報を管理するものである。たとえば、生産設備23のそれぞれにマイクロチップリーダ21が設けられ、マイクロチップ1の個別情報を読出したマイクロチップリーダを判別して、どの生産設備23で生産が行なわれているかを管理することができる。
In the present embodiment, production information such as which
その情報に基づいて、その日の生産高や、装置の稼動状況などの生産指標をリアルタイムに把握することができ、問題点の早期発見や迅速な状況判断などが可能となる。 Based on the information, production indices such as the production volume of the day and the operation status of the apparatus can be grasped in real time, so that the problem can be detected early and the situation can be judged quickly.
(第8の実施の形態)
図8は、従来の半導体装置の製造方法の一例を示す図である。まず、ウェハテスト装置24によって、ウェハ2のウェハテストが行なわれた後、バーコードリーダ31によって読取られたウェハ2のウェハIDナンバーと、ウェハ2における良品ICチップと不良品ICチップとの位置を示すウェハマップデータ104とが対応付けられてコンピュータ22に登録される。
(Eighth embodiment)
FIG. 8 shows an example of a conventional method for manufacturing a semiconductor device. First, after the wafer test of the
次に、ウェハマウンタ25によって、ウェハリング41にウェハ2が貼り付けられる。このとき、ウェハリング42にはリングナンバーが書込まれたバーコードラベルが貼り付けられ、ウェハ2のウェハIDナンバーと、バーコードリーダ31によって読取られたリングナンバーとが対応付けられてコンピュータ22に登録される。
Next, the
次に、ウェハダイシング装置26によって、ウェハ2に賽の目状に切溝が形成される。そして、ダイボンダ27によって、ダイが1個ずつリードフレームやパッケージの所定位置に装着される際、バーコードリーダ31によって読取られたリングナンバーに基づいて、ウェハマップデータ104が取得され、良品ICチップと不良品ICチップとが選別されて、ウェハリング43のダイに対するダイボンディングが行なわれる。
Next, the
図9は、本発明の第8の実施の形態における半導体装置の製造方法の一例を示す図である。まず、ウェハテスト装置24によって、ウェハ2のウェハテストが行なわれた後、マイクロチップライタによって、各ICチップのマイクロチップ1に、そのICチップが良品であるか、不良品であるかを示す情報が書込まれる。また、ウェハ2のマイクロチップ1に、ウェハマップデータを書込むようにしてもよい。
FIG. 9 is a diagram illustrating an example of a semiconductor device manufacturing method according to the eighth embodiment of the present invention. First, after a wafer test of the
次に、ウェハマウンタ25によって、ウェハリング44にウェハ2が貼り付けられた後、ウェハダイシング装置26によって、ウェハリング45のウェハ2に賽の目状に切溝が形成される。そして、ダイボンダ27によって、ダイが1個ずつリードフレームやパッケージの所定位置に装着される際、マイクロチップリーダ21によって読取られた情報に基づいて良品ICチップと不良品ICチップとが選別されて、ウェハリング46のダイに対するダイボンディングが行なわれる。
Next, after the
以上説明したように、本実施の形態における半導体装置の製造方法によれば、各ICチップに形成されたマイクロチップ1に良品であるか、不良品であるかを示す情報を書込み、ダイボンディング時にその情報を読取ってダイボンディングを行なうようにしたので、ウェハテスト装置24、ウェハマウンタ25、ダイボンダ27、コンピュータ22などをリンクする大掛かりな通信システムが不要となり、生産コストを削減することが可能となった。
As described above, according to the method for manufacturing a semiconductor device in the present embodiment, information indicating whether the product is a good product or a defective product is written in the
また、ウェハリングに付与する固有番号などが不用になるので、生産管理を容易に行なうことが可能になった。また、ICチップ自体に良品であるか否かを示す情報が書込まれるので、コンピュータなどの通信システムのトラブルによって、データが喪失したり、データ間違いが発生したり、システム停止による生産性が低下したりすることを防止することが可能となった。 In addition, since a unique number assigned to the wafer ring is unnecessary, production management can be easily performed. In addition, since information indicating whether or not the IC chip itself is a non-defective product is written, data is lost or a data error occurs due to a trouble in a communication system such as a computer. It has become possible to prevent it.
なお、ICチップを単純に良品、不良品に分類するだけでなく、良品を複数のランクに分けてマイクロチップ1に書込むようにしてもよい。これによって、さらに生産性を向上させることが可能となる。
In addition to simply classifying the IC chip into a non-defective product and a defective product, the good product may be divided into a plurality of ranks and written to the
(第9の実施の形態)
図10は、従来のパッケージ単体における選別方法の一例を示す図である。まず、リード加工機28によって、リード加工が行なわれてパッケージの単体化が行なわれる。そして、パッケージ単体51は、テストボード52に搭載され、ファイナルテスト機29によってファイナルテスト(ボードテスト)が行なわれる。
(Ninth embodiment)
FIG. 10 is a diagram illustrating an example of a conventional sorting method for a single package. First, lead processing is performed by the
ファイナルテスト機29によるファイナルテスト結果は、ボードナンバーと対応付けられてコンピュータ22に登録される。選別機30によってパッケージ単体の選別が行なわれる際、ボードナンバーに基づいてファイナルテスト結果が読出され、テストボード52から不良品のパッケージ単体がリジェクトされる。
The final test result by the
近年、リードフレーム状態のままファイナルテストを行ない、そのファイナルテスト結果に応じてパッケージを個片に切離す方法が実用化されている。テスタとは別の設備でパッケージを個片化した後、良品と不良品との選別を行なうものである。現在、良品/不良品選別方法が種々開発されているが、一長一短がある。たとえば、フレーム単位で個々のパッケージのテスト結果をコンピュータに登録し、パッケージを個片にした後、コンピュータに登録したデータを用いて良品を選別するものがある。しかし、いずれの方法も、媒体を介した間接的な情報伝達の手法である。 In recent years, a method has been put to practical use in which a final test is performed in a lead frame state and a package is separated into individual pieces according to the final test result. After the package is separated into pieces by equipment other than the tester, the non-defective product and the defective product are selected. At present, various non-defective / defective product selection methods have been developed, but there are advantages and disadvantages. For example, there is a method in which test results of individual packages are registered in a computer in units of frames, packages are separated into individual pieces, and good products are selected using data registered in the computer. However, both methods are indirect information transmission methods via a medium.
また、不良品のパッケージに直接不良マークを付ける手法も開発されている。しかし、単に良品と不良品とを選別する場合には、この方法を適用することができるが、良品などのランクを3種類以上にする必要がある場合には、この方法では対応することが困難である。 In addition, a method of directly attaching a defect mark to a defective package has been developed. However, this method can be applied when simply selecting good products and defective products, but this method is difficult to handle when it is necessary to rank three or more types of good products. It is.
図11は、本発明の第9の実施の形態におけるパッケージ単体の選別方法の一例を示す図である。まず、リード加工機28によって、リード加工が行なわれる。各ICチップ51は、リードフレームのままファイナルテスト機29によってファイナルテスト(フレームテスト)が行なわれる。
FIG. 11 is a diagram showing an example of a method for selecting a single package according to the ninth embodiment of the present invention. First, lead processing is performed by the
ファイナルテスト機29によるファイナルテスト結果は、各ICチップ51に形成されたマイクロチップ1に書込まれる。パッケージ個片/選別機30によってパッケージ単体の選別が行なわれる際、マイクロチップリーダ21によって各ICチップ51のマイクロチップ1に書込まれた情報が読出され、不良品のパッケージ単体がリジェクトされる。
The result of the final test by the
以上説明したように、本実施の形態におけるパッケージ単体の選別方法によれば、ファイナルテスト機29によるファイナルテスト結果を各ICチップのマイクロチップ1に書込み、パッケージを個片化するときにICチップのマイクロチップ1に書込まれた情報を読出して選別するようにしたので、間接的なデータ照合によるデータ間違いやデータ遺失などを防止でき、半導体装置の生産性を向上させることが可能となった。
As described above, according to the method for selecting a single package in the present embodiment, the final test result by the
また、ICチップに形成されたマイクロチップに様々な情報を書込むことができるので、たとえば複数の良品ランク分けにも対応することが可能となった。 In addition, since various information can be written on the microchip formed on the IC chip, for example, it is possible to deal with a plurality of good product ranks.
(第10の実施の形態)
一般的な半導体装置の製造形態においては、プロセス条件や装置条件等を設定、確認した後に製造が開始される。この作業は、作業者の手作業や目視が一般的である。すなわち、製品に添えられている品種名や条件表に基づいて条件設定および確認を行なっているため、見間違いなどのミスを起こすことが考えられる。その場合、次の確認を行なうまでの間、不良品を作り続けることになり、大きな損失を生む危険性がある。本発明の第10の実施の形態は、この問題点を解決するものである。
(Tenth embodiment)
In a general semiconductor device manufacturing mode, manufacturing is started after setting and confirming process conditions and apparatus conditions. This operation is generally performed manually or visually by the operator. That is, since conditions are set and confirmed based on the product name and condition table attached to the product, mistakes such as mistakes can be caused. In that case, defective products will continue to be made until the next confirmation, and there is a risk of causing a large loss. The tenth embodiment of the present invention solves this problem.
本発明の第10の実施の形態における半導体装置の製造システムは、図6または図7に示す第4または第5の実施の形態における半導体装置の製造システムと同様である。本実施の形態においては、マイクロチップ1に製造条件や装置条件などを書込み、生産設備23においてマイクロチップ1に書込まれた製造条件や装置条件を読出して確認することによって、作業者の条件設定ミスや確認ミスを防止し、不良品が製造されるのを防ぐものである。
The semiconductor device manufacturing system according to the tenth embodiment of the present invention is the same as the semiconductor device manufacturing system according to the fourth or fifth embodiment shown in FIG. 6 or FIG. In the present embodiment, the manufacturing conditions and apparatus conditions are written in the
以上説明したように、本実施の形態における半導体装置の製造方法によれば、マイクロチップにプロセス条件や装置条件などを書込み、製造装置の条件などと照合して、間違いをなくすようにしたので、不良品の生産を未然に防止することが可能となった。 As described above, according to the manufacturing method of the semiconductor device in the present embodiment, the process conditions and the apparatus conditions are written on the microchip, and compared with the conditions of the manufacturing apparatus, so that errors are eliminated. It became possible to prevent the production of defective products.
また、マイクロチップから読出した製造条件などを自動的に製造装置などに設定するようにすれば、手作業や目視による確認と比較して、さらに信頼性の高い製造方法を得ることが可能となる。 In addition, if the manufacturing conditions read from the microchip are automatically set in the manufacturing apparatus or the like, it is possible to obtain a more reliable manufacturing method as compared with manual work or visual confirmation. .
(第11の実施の形態)
従来の生産システムにおいては、生産情報などを手入力しているため、作業効率の観点から、複数ロットの処理が完了した後にまとめて生産情報などを入力するケースが多い。そのため、リアルタイム性が要求される生産設備においては、生産情報の入力がタイムリーに入力されず、生産に支障をきたす場合がある。本発明の第11の実施の形態は、この問題点を解決するものである。
(Eleventh embodiment)
In conventional production systems, production information and the like are manually input, and therefore, from the viewpoint of work efficiency, production information and the like are often input collectively after processing of a plurality of lots is completed. Therefore, in a production facility that requires real-time performance, production information may not be input in a timely manner, which may hinder production. The eleventh embodiment of the present invention solves this problem.
本発明の第11の実施の形態における半導体装置の製造システムは、図6または図7に示す第4または第5の実施の形態における半導体装置の製造システムと同様である。本実施の形態においては、各生産設備23に設けられたマイクロチップリーダ21によってマイクロチップ1に書込まれた情報を読出すことによって、コンピュータ22に製品の進捗状況、所在、生産数などの生産情報を入力し、リアルタイムに生産状況の把握を可能とするものである。
The semiconductor device manufacturing system in the eleventh embodiment of the present invention is the same as the semiconductor device manufacturing system in the fourth or fifth embodiment shown in FIG. 6 or FIG. In the present embodiment, the information written in the
以上説明したように、本実施の形態における半導体装置の製造方法によれば、各生産設備23においてマイクロチップ1の情報を読出し、コンピュータ22が生産情報を管理するようにしたので、その生産情報に基づいて最適な生産運営を行なうことで、工期の短縮、仕掛時間の短縮などが可能となった。
As described above, according to the method of manufacturing a semiconductor device in the present embodiment, the information on the
今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
1 マイクロチップ、2,102 ウェハ、3,103 ICチップ、11 メモリ、12 RF回路、13 超小型アンテナ、14 ロジック回路、21 マイクロリーダ/ライタ、22 コンピュータ、23 生産設備、24 ウェハテスト装置、25 ウェハマウンタ、26 ウェハダイシング装置、27 ダイボンダ、28 リード加工機、29 ファイナルテスト機、30 パッケージ個片/選別機、31 バーコードリーダ、41〜46 ウェハリング、51 パッケージ単体、52 テストボード、104 ウェハマップデータ。 1 microchip, 2,102 wafer, 3,103 IC chip, 11 memory, 12 RF circuit, 13 micro antenna, 14 logic circuit, 21 micro reader / writer, 22 computer, 23 production equipment, 24 wafer test device, 25 Wafer mounter, 26 Wafer dicing machine, 27 Die bonder, 28 Lead processing machine, 29 Final test machine, 30 Package piece / sorter, 31 Bar code reader, 41-46 Wafer ring, 51 Single package, 52 Test board, 104 Wafer Map data.
Claims (11)
個別識別情報を通信可能なマイクロチップとを含み、
前記マイクロチップは、前記複数の集積回路チップと異なる箇所に、同じウェハプロセスによって形成される、ウェハ。 A plurality of integrated circuit chips as products;
Including a microchip capable of communicating individual identification information,
The microchip is a wafer formed by the same wafer process at a different location from the plurality of integrated circuit chips.
前記複数のマイクロチップは、前記複数の集積回路チップのそれぞれに、同じウェハプロセスによって形成される、請求項1記載のウェハ。 The wafer further includes a plurality of microchips capable of communicating individual identification information,
The wafer according to claim 1, wherein the plurality of microchips are formed on each of the plurality of integrated circuit chips by the same wafer process.
個別識別情報を通信可能なマイクロチップとを含み、
前記マイクロチップは、前記集積回路チップ内に、同じウェハプロセスによって形成される、集積回路チップ。 An integrated circuit chip as a product;
Including a microchip capable of communicating individual identification information,
The microchip is an integrated circuit chip formed in the integrated circuit chip by the same wafer process.
前記マイクロチップから個別識別情報を読取るステップと、
前記読取られた個別識別情報を受信するステップと、
前記受信された個別識別情報に基づいて、ウェハの管理を行なうステップとを含む、半導体装置の製造方法。 Manufacturing method of semiconductor device using wafer including a plurality of integrated circuit chips to be products and microchips formed in the same wafer process at different locations from the plurality of integrated circuit chips and capable of communicating individual identification information Because
Reading individual identification information from the microchip;
Receiving the read individual identification information;
A method of manufacturing a semiconductor device, comprising: managing a wafer based on the received individual identification information.
前記複数の集積回路チップの良品/不良品の判定結果をマップデータとして、前記マイクロチップに書込むステップと、
前記マイクロチップに書込まれた判定結果を読出して、良品の集積回路チップを選別するステップとを含む、請求項4記載の半導体装置の製造方法。 The step of managing the wafer includes determining non-defective / defective products of a plurality of integrated circuit chips included in the wafer;
Writing the determination result of non-defective / defective products of the plurality of integrated circuit chips as map data on the microchip;
The method of manufacturing a semiconductor device according to claim 4, further comprising: reading out the determination result written in the microchip and selecting a good integrated circuit chip.
前記マイクロチップに書込まれた製造条件または装置条件を読出して、製造条件または装置条件を確認するステップとを含む、請求項4記載の半導体装置の製造方法。 The step of managing the wafer includes writing manufacturing conditions or apparatus conditions on the microchip;
The method for manufacturing a semiconductor device according to claim 4, further comprising: reading manufacturing conditions or apparatus conditions written in the microchip and confirming the manufacturing conditions or apparatus conditions.
前記マイクロチップから個別識別情報を読取るステップと、
前記読取られた個別識別情報を受信するステップと、
前記受信された個別識別情報に基づいて、集積回路チップの管理を行なうステップとを含む、半導体装置の製造方法。 A manufacturing method of a semiconductor device using an integrated circuit chip including a product integrated circuit chip and a microchip formed in the integrated circuit chip by the same wafer process and capable of communicating individual identification information,
Reading individual identification information from the microchip;
Receiving the read individual identification information;
And a step of managing an integrated circuit chip based on the received individual identification information.
前記集積回路チップの良品/不良品の判定結果を前記マイクロチップに書込むステップと、
前記マイクロチップに書込まれた判定結果を読出して、良品の集積回路チップを選別するステップとを含む、請求項8記載の半導体装置の製造方法。 Managing the integrated circuit chip comprises determining whether the integrated circuit chip is non-defective or defective;
Writing the determination result of the non-defective product / defective product of the integrated circuit chip into the microchip;
The method of manufacturing a semiconductor device according to claim 8, further comprising: reading out the determination result written in the microchip and selecting a good integrated circuit chip.
前記マイクロチップに書込まれた製造条件または装置条件を読出して、製造条件または装置条件を確認するステップとを含む、請求項8記載の半導体装置の製造方法。 Managing the integrated circuit chip includes writing manufacturing conditions or apparatus conditions to the microchip;
The method for manufacturing a semiconductor device according to claim 8, further comprising: reading manufacturing conditions or apparatus conditions written in the microchip and confirming the manufacturing conditions or apparatus conditions.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003289147A JP2005057203A (en) | 2003-08-07 | 2003-08-07 | Wafer, integrated circuit chip, and manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003289147A JP2005057203A (en) | 2003-08-07 | 2003-08-07 | Wafer, integrated circuit chip, and manufacturing method of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005057203A true JP2005057203A (en) | 2005-03-03 |
Family
ID=34367575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003289147A Withdrawn JP2005057203A (en) | 2003-08-07 | 2003-08-07 | Wafer, integrated circuit chip, and manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005057203A (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006286966A (en) * | 2005-03-31 | 2006-10-19 | Fujitsu Ltd | Semiconductor device and production management method thereof |
JP2007324561A (en) * | 2006-06-02 | 2007-12-13 | Hynix Semiconductor Inc | Integrated circuit and information recording method |
GB2442832A (en) * | 2006-09-08 | 2008-04-16 | Algotronix Ltd | A securtiy tag for electonic designs implemented on an integrated circuit or FPGA |
GB2445829A (en) * | 2006-12-06 | 2008-07-23 | Algotronix Ltd | Active tag for electronic designs and intellectual property cores |
JP2009507382A (en) * | 2005-09-02 | 2009-02-19 | 株式会社ハイニックスセミコンダクター | Integrated circuit with embedded FeRAM-based RFID |
JP2018041951A (en) * | 2016-09-08 | 2018-03-15 | マッパー・リソグラフィー・アイピー・ビー.ブイ. | Secure chip including serial number |
US10079206B2 (en) | 2016-10-27 | 2018-09-18 | Mapper Lithography Ip B.V. | Fabricating unique chips using a charged particle multi-beamlet lithography system |
CN112712143A (en) * | 2019-10-25 | 2021-04-27 | 南昌欧菲多媒体新技术有限公司 | Electrical measuring equipment and method for setting product identity marking code |
-
2003
- 2003-08-07 JP JP2003289147A patent/JP2005057203A/en not_active Withdrawn
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006286966A (en) * | 2005-03-31 | 2006-10-19 | Fujitsu Ltd | Semiconductor device and production management method thereof |
US8322626B2 (en) | 2005-09-02 | 2012-12-04 | Hynix Semiconductor Inc. | Integrated circuit with embedded RFID |
JP2009507382A (en) * | 2005-09-02 | 2009-02-19 | 株式会社ハイニックスセミコンダクター | Integrated circuit with embedded FeRAM-based RFID |
JP2007324561A (en) * | 2006-06-02 | 2007-12-13 | Hynix Semiconductor Inc | Integrated circuit and information recording method |
US8207823B2 (en) | 2006-06-02 | 2012-06-26 | Hynix Semiconductor Inc. | Integrated circuit and method for writing information |
GB2442832A (en) * | 2006-09-08 | 2008-04-16 | Algotronix Ltd | A securtiy tag for electonic designs implemented on an integrated circuit or FPGA |
GB2444553A (en) * | 2006-09-08 | 2008-06-11 | Algotronix Ltd | Active tag for electronic designs and IP cores |
US8063739B2 (en) | 2006-09-08 | 2011-11-22 | Algotronix, Ltd. | Method of actively tagging electronic designs and intellectual property cores |
GB2445829A (en) * | 2006-12-06 | 2008-07-23 | Algotronix Ltd | Active tag for electronic designs and intellectual property cores |
JP2018041951A (en) * | 2016-09-08 | 2018-03-15 | マッパー・リソグラフィー・アイピー・ビー.ブイ. | Secure chip including serial number |
US10522472B2 (en) | 2016-09-08 | 2019-12-31 | Asml Netherlands B.V. | Secure chips with serial numbers |
US10714427B2 (en) | 2016-09-08 | 2020-07-14 | Asml Netherlands B.V. | Secure chips with serial numbers |
US11004800B2 (en) | 2016-09-08 | 2021-05-11 | Asml Netherlands B.V. | Secure chips with serial numbers |
US11688694B2 (en) | 2016-09-08 | 2023-06-27 | Asml Netherlands B.V. | Secure chips with serial numbers |
US10079206B2 (en) | 2016-10-27 | 2018-09-18 | Mapper Lithography Ip B.V. | Fabricating unique chips using a charged particle multi-beamlet lithography system |
US10418324B2 (en) | 2016-10-27 | 2019-09-17 | Asml Netherlands B.V. | Fabricating unique chips using a charged particle multi-beamlet lithography system |
US10600733B2 (en) | 2016-10-27 | 2020-03-24 | Asml Netherlands B.V. | Fabricating unique chips using a charged particle multi-beamlet lithography system |
US11152302B2 (en) | 2016-10-27 | 2021-10-19 | Asml Netherlands B.V. | Fabricating unique chips using a charged particle multi-beamlet lithography system |
CN112712143A (en) * | 2019-10-25 | 2021-04-27 | 南昌欧菲多媒体新技术有限公司 | Electrical measuring equipment and method for setting product identity marking code |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102640253B (en) | Discrete component backward traceability and semiconductor device forward traceability | |
KR102067294B1 (en) | Method of manufacturing semiconductor device | |
US6078845A (en) | Apparatus for carrying semiconductor devices | |
US7137557B2 (en) | Semiconductor device and an information management system therefore | |
US8593261B2 (en) | Tool management method of die bonder and die bonder | |
US6256549B1 (en) | Integrated manufacturing solutions | |
CN103592898B (en) | A kind of electronic product manufacture automatic control system and method | |
CN104022058A (en) | Discrete assembly backward traceability and semiconductor device forward traceability | |
CN109284806A (en) | System and method for the control of automatic RFID mass | |
CN100445913C (en) | Traceability management data creation method, traceability management data creation apparatus and traceability management data creation program storage medium | |
CN108062077A (en) | Intelligent production system | |
JP2006139793A (en) | Machining work management support system and machining work management support method | |
US6830941B1 (en) | Method and apparatus for identifying individual die during failure analysis | |
JP2005057203A (en) | Wafer, integrated circuit chip, and manufacturing method of semiconductor device | |
JP3929038B2 (en) | Machining work management support system and machining work management support method | |
CN109548398B (en) | SMT patch element loading method | |
JP6185492B2 (en) | Individual component backward traceability and semiconductor device forward traceability | |
JPH10284564A (en) | Method and equipment for producing semiconductor | |
Wang et al. | A RFID-enabled Tracking System in Wire Bond Station of an IC packaging assemble line | |
JP5078639B2 (en) | IC product management system | |
JP3939596B2 (en) | Production method | |
TWI723861B (en) | Externally-connected shop floor control system | |
JP2005284971A (en) | Manufacture and manufacturing process information management method | |
JP2006099804A (en) | System and method for supporting processing work management | |
JP2007133894A (en) | Production method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061107 |