JP2005056554A - データ記憶デバイス及びデータ記憶デバイス内のデータを読み出す方法 - Google Patents

Abstract

【課題】 ビットを効率的かつ迅速に読み出すことができる方法及びデバイス（システム）を提供する。
【解決手段】 伝導障壁２１４と、サスペンション機構２０２上に取り付けられたプローブチップ２０８と、伝導障壁２１４を通り抜ける電子の流れを放出するためにサスペンション機構２０２に結合された電圧源２０４と、放出される電子の流れの大きさを検知するための検知機構２２０〜２２４とを備える。電子の流れの大きさは、プローブチップと検知機構との間の距離に基づいている。
【選択図】 図２

Description

本発明は、包括的にデータ記憶媒体に関し、より詳細には、データ記憶デバイス及びデータ記憶デバイス内のデータを読み出す方法に関する。

コンピュータ及び他のタイプの電子デバイスのための記憶媒体は、一般的に、２つのタイプ、すなわち揮発性メモリ及び不揮発性メモリの形をとる。揮発性メモリは、電源がメモリに供給されなくなると、その内容を失うのに対して、不揮発性メモリは、電源がメモリに供給されていないときでも、その内容を保持する。最も多く見られる揮発性メモリは、揮発性ランダムアクセスメモリ（ＲＡＭ）であり、それは最も一般的には集積回路（ＩＣ）の形で入手することができ、集積回路として実装される。用語「データ記憶媒体」は、本明細書では広範な意味で用いられ、ＩＣメモリ及び他のタイプのデータ記憶媒体を含む。

それと比較すると、不揮発性メモリは、おそらくより一般的には、ハードディスクドライブ，フロッピー（登録商標）ディスク，コンパクトディスクリードオンリーメモリ（ＣＤ−ＲＯＭ），ＣＤリライタブル（ＣＤ−ＲＷ）ディスク，デジタル多用途ディスク（ＤＶＤ）などを含む、磁気及び光学媒体として入手することができ、実装される。従来では、ＩＣとして実装される不揮発性メモリは、主に、ハードワイヤードＲＯＭ及びプログラマブルＲＯＭ（ＰＲＯＭ）のような、記録し直すことができないＲＯＭとして入手することができた。最近になって、ＩＣ不揮発性メモリが種々のタイプのフラッシュメモリとして入手できるようになっており、それは、電気的に消去可能なＰＲＯＭ（ＥＥＰＲＯＭ）として技術的に広く知られている。

コンピュータ業界が一般的に目標とするのは、コンピュータによって用いられる記憶媒体の記憶密度を高めることである。しかしながら、全ての新規の技術は、その新規の技術の中でさらに改善し続けるだけの余地を残すために、長期的な展望を提供しなければならない。これは、記憶技術の根本的な変更がある毎に、コンピュータ業界は、その新たな技術に関連する任意の技術的な目標を達成するために、既存の製造設備を改造するか、又は既存の設備を新規の設備に入れ替えるため、莫大な投資を行わなければならないという事実による。従って、記憶技術がさらに発展していくための結論として、より高められた記憶エリア密度を有する任意の新規技法は、さらにスケールダウン、望ましくはナノメートル、さらには原子スケールにまでスケールダウンしていくための長期的な可能性を持たなければならない。

簡単で、しかもこれらの長期にわたる展望を提供する唯一の利用可能な手段として今日知られているものは、ナノメートルプローブチップである。そのような先端構造は、原子スケールまでイメージングし構造化するための、あらゆる原子間力顕微鏡（ＡＦＭ）及び走査トンネル顕微鏡（ＳＴＭ）において用いられる。簡単な先端構造は、１つの機能性、すなわち極微の部分に相互作用を閉じ込めることに的をしぼった、非常に信頼性の高い手段である。

近年では、ポリマー記憶媒体におけるＡＦＭ熱機械記録が、主に、より簡単にするために、かつデータ速度及び記憶密度を高めるために設計されるセンサ及びヒータを集積することに関して、大幅な変更を受けている。ヒータカンチレバーを用いるとき、４００Ｇｂ／ｉｎ．ｓｕｐ．２記憶密度での熱機械記録と、読出しの場合に数Ｍｂ／ｓ、及び書込みの場合に１００ｋｂ／ｓのデータ速度とが実証されている。

そのような従来の熱機械式の書込みは、ポリマー層にカンチレバー／先端構造による局部的な力を加えること、及び局部的に加熱することによりそれを軟化させることの組み合わせである。十分な熱を加えることにより、あるビットを書き込むための窪み（インデンテーション（indentation）；刻み目）を記憶媒体内に形成することができ、カンチレバーが移動して、その窪みの中に入るときに撓み、それとともに検知回路の電気抵抗が変化するという事実によって、そのビットは同じ先端構造で読み出すことができる。

データ又はビットを書き込むとき、小さなコンタクトエリアを介して先端構造からポリマーに伝達される熱は、最初は非常に少ないが、コンタクトエリアが大きくなるのに従って多くなる。これは、溶融過程を開始するのに、先端構造が比較的高い温度まで加熱されなければならないことを意味する。一旦、溶融が開始されると、先端構造はポリマーに圧入され、それにより、ポリマーへの熱伝達が大きくなり、溶融されるポリマーの体積が増加し、それゆえビットのサイズが拡大する。溶融が始まり、コンタクトエリアが拡大された後に、窪みを生成するために利用することができる加熱電力は、少なくとも１０倍だけ増加する、すなわち全加熱電力の２％以上になる（設計による）。一旦、ビットが書き込まれたなら、読出し過程ができる限り効率的に行われることが非常に重要である。

従って、必要とされているのは、これらのビットを効率的かつ迅速に読み出すことができる方法及びシステム（デバイス）である。その方法及びシステムは簡単であり、かつ、既存の技術に容易に適合させることができなければならない。本発明はこれらの要件に対処する。

本発明は、データ記憶デバイス、並びに、データ記憶デバイス内のデータを読み出す方法を含む。従って、本発明の第１の態様は、データ記憶デバイスである。データ記憶デバイスは、伝導障壁（伝導バリア）と、サスペンション機構上に取り付けられるプローブチップ（probe tip；プローブ先端構造）と、伝導障壁を通り抜ける電子の流れを放出するためにサスペンション機構に結合される電圧源と、放出される電子の流れの大きさを検知するための検知機構とを備えており、電子の流れの大きさはプローブチップと検知機構との間の距離に基づいている。

本発明の第２の態様は、データ記憶デバイス内のデータを読み出す方法である。本方法は、伝導障壁を配設することであって、伝導障壁はデータ記憶媒体を含む伝導障壁を配設すること、サスペンション機構を介して伝導障壁にわたってプローブチップを吊り下げた状態で支持すること、サスペンション機構に結合される電圧源から伝導障壁を通り抜ける電子の流れを放出すること、及び検知機構を用いて、電圧源から放出される電子の流れの大きさを検知することを含み、電子の流れの大きさはプローブチップと検知機構との間の距離に基づく。

本発明の他の態様及び利点は、本発明の原理を例示する添付の図面とともに取り上げられる、以下に記載される詳細な説明から明らかになるであろう。

ここで参照される図面は、本明細書の一部を構成する。図面に示される特徴は、特に明示されない限り、本発明のいくつかの実施形態のみを例示しており、本発明の全ての実施形態を例示することを意図するわけではなく、さらにそれ以外に関しても、不利になるような解釈がなされるべきではない。

本発明は、データ記憶デバイス、及び、データ記憶デバイス内のデータを読み出す方法に関連する。以下の説明は、当業者が本発明を実施し、利用できるようにするために提供され、特許出願及びその要件に沿った形で与えられる。本明細書に記載される実施形態への種々の変更、並びに一般原理及び特徴は当業者には容易に明らかになるであろう。従って、本発明は、図示される実施形態に限定されることを意図するわけではなく、本明細書に記載される原理及び特徴と矛盾しない最も広い範囲を与えられるべきである。

本発明の様々な実施形態に基づいて、データ記憶デバイス、及び、データ記憶デバイス内のデータを読み出す方法を開示する。従って、プローブチップ及びそのサスペンション機構の中に導電性経路が形成され、その経路は電源に結合され、それによりプローブチップ及び／又はサスペンションの一部に電圧を印加できるようにする。プローブチップが記憶媒体にわたって走査されるとき、その先端構造が記憶媒体内のビットに出会うのに応じて、先端構造と下側にある記憶媒体との間のギャップが変化する。先端構造と下側にある記憶媒体との間のギャップが変化するとき、その大きさがこのギャップに依存するモニタ可能な電子の流れが、電圧源を介して電流検知機構の中に注入されることができる。従って、それにより、電子の流れ、それゆえ記憶媒体内のビットの存在が電流検知機構によってモニタされる読出し方式を実施することができる。

図１は、本発明の一実施形態による方法の上位レベルのフローチャートである。第１のステップ１１０は、伝導障壁を配設するステップを含む。その伝導障壁は、データ記憶媒体を備える。第２のステップ１２０は、サスペンション機構を介して、プローブチップを伝導障壁にわたって吊り下げた状態で支持するステップを含む。第３のステップ１３０は、サスペンション機構に結合される電圧源から、伝導障壁を通り抜ける電子の流れを放出するステップを含む。最後のステップ１４０は、検知機構を用いて、電圧源から放出される電子の流れの大きさを検知するステップを含む。その電子の流れの大きさはプローブチップと検知機構との間の距離に基づく。一実施形態では、プローブチップと検知機構との間の距離は、プローブチップがデータ記憶媒体の表面構造内にあるビットに出会うときに変化する。

図２は、本発明の一実施形態によるデータを格納するためのシステム２００を示す図である。このシステム２００は、電圧源２０４及びカンチレバー２０６を含むサスペンション機構２０２を備える。プローブチップ２０８がカンチレバー２０６に結合されており、プローブチップ２０８は、電圧源２０４に結合された電子放出器（電子エミッタ）２１２を備える。

システム２００は、また、伝導障壁２１４と、２つの電気的コンタクト（電気接点）２２０，２２２と、伝導領域２２４とを備える。２つの電気的コンタクト２２０，２２２及び伝導領域２２４は、電子放出器２１２から放出されて伝導障壁２１４を通り抜ける電子の流れの変化を検知するための検知機構を構成する。

一実施形態では、伝導障壁２１４は、２つのポリマー層２１６，２１８を含む。第１のポリマー層２１６は、データ記憶媒体としての役割を果たし、それによりデータがビット２１０の形で第１のポリマー層２１６上に格納される。第２のポリマー層２１８は、第１のポリマー層２１６内のビット２１０（１つ又は複数）の深さを制限するように作用する。一実施形態では、第１のポリマー層２１６は、軟らかいポリマー層（例えば、ポリメチルメタクリレート）であるのに対して、第２のポリマー層２１８は、より硬い層（例えば、ＳＵ８）である。第２のポリマー層２１８は、第１のポリマー層２１６よりもいくぶん硬いが、第２のポリマー層２１８は、それでも、プローブチップ２０８を摩耗及び衝撃から保護できるようにするほど十分に軟らかくなければならない。

従って、第１のポリマー層２１６にわたってプローブチップ２０８を走査することにより、第１のポリマー層２１６からデータを読み出す。プローブチップ２０８が第１のポリマー層２１６にわたって走査するのに応じて、プローブチップ２０８は、ビット２１０に出会い、これに伴いプローブチップ２０８と伝導領域２２４との間のギャップが変化する。ビット２１０としては、窪み、隆起、或いは記憶媒体２１６の表面構造の任意の他の変化を用いることができる。プローブチップ２０８と伝導領域２２４との間のギャップが減少すると、エネルギーを有する電子が電子放出器２１２から伝導領域２２４に注入される。プローブチップ電圧としては、プローブチップ２０８及び伝導領域２２４が伝導障壁２１４の全厚だけ分離されるときに、電子が極く僅かな速度で伝導領域２２４に注入されるような電圧が用いられる。

プローブチップ２０８がビット２１０内に入り込むとき、伝導障壁２１４を通り抜けて注入される電子の量が著しく増加する。これらの注入される電子は、印加される電圧と、伝導性材料において利用可能な状態の分布（それは伝導性材料のバンド構造及び温度による）とに依存するエネルギー分布を有するであろう。十分なエネルギーを有する注入された電子は、電子‐正孔対の生成を通してエネルギーを失うであろう。電子エネルギーＥは概ね以下の電子‐正孔対を生成するであろう。
Ｅ／（２.１Ｅ_g＋１.３） ……… （１）
ただし、Ｅ_gは伝導領域２２４のバンドギャップであり、そのエネルギーの測定単位は電子ボルトである。

プローブチップ２０８における電界が十分に大きい場合には（通常、数Ｖ／ｎｍ程度である）、電子がプローブチップ２０８から電界放出される。プローブチップ２０８と伝導領域２２４との間のギャップが変化するのに応じて、プローブチップ２０８の電界が変化する。従って、先端構造電圧として、第１のポリマー層２１６の表面構造によってギャップが変化するのに応じて、電界放出される電子の流れが、非常に低いレベルから適度に高いレベルに変化できるような電圧が選択される。最適なプローブチップ電圧は、プローブチップ２０８の形状と、プローブチップ２０８と伝導領域２２４との間にある伝導障壁２１４の誘電率とに依存する。

別法では、電子は、伝導障壁２１４の全て又は一部を通して生じる量子力学的トンネル現象，共鳴トンネル現象，モットホッピング，又は電気伝導過程のいくつかの組み合わせのような他の過程を介して、プローブチップ２０８から伝導領域２２４の中に注入され得る。再び、その結果として、或るエネルギー分布を有する電子の流れが伝導領域２２４の中に注入される。伝導障壁２１４が薄くなると（例えば、プローブチップ２０８がビット２１０に入り込むとき）、注入される電子の数が増加することになり、場合によっては、注入される電子のエネルギー分布がシフトする。エネルギーが十分に高い場合には、これらの注入される電子は、上記の式（１）に従って電子‐正孔対を生成する。

一旦、伝導領域２２４内に電子‐正孔対が生成されたなら、これらの生成されたキャリアは、電界をかけることにより分離され得る。一実施形態では、伝導領域２２４は陰極伝導体（cathodoconductor；カソードコンダクタ）／陰極伝導性材料（cathodoconductive material）を含む。陰極伝導体は、十分なエネルギーを有する電子のビームが照射されるときに、より高い導電性を有することができる材料である。エネルギーを有するただ１つの入射電子が多数の電子‐正孔対を生成することができる。これらの生成されたキャリアは、材料の導電性を高める。これは、光伝導体が光を照射される際に、電子‐正孔対が生成され、結果として導電率が増加することに類似である。

従って、２つの電気的コンタクト２２０，２２２が陰極伝導領域２２４に結合され、主に陰極伝導領域２２４の平面内に電界が生成される。電子と正孔が分離され、それらが適切なコンタクトに向けて移動することにより、陰極伝導による信号電流が生じ、それは何れかの電気的コンタクト２２０，２２２においてモニタすることができる。場合によっては、電気的コンタクト２２０，２２２のうちの何れか一方、又は両方のために整流性コンタクトを用いることが有利な場合もあることに留意されたい。適切な極性の整流性コンタクトは、信号電流に競合する、電気的コンタクト間の望ましくない漏れ電流を低減することができる。

陰極伝導による信号電流は、生成電流の何倍にもなることができる（生成電流は、注入電流によって毎秒に生成される電子又は正孔の数に等しい。上記のように、生成電流は、さらに、注入電流の何倍にもなることができる）。電気的コンタクト２２０，２２２間に所与のバイアスをかける場合、陰極伝導による信号電流は、比ａ／ｂ（ここで、ａは再結合する前にキャリアが移動する距離であり、ｂは電気的コンタクト２２０，２２２間の距離である）を増加させることにより増加することができる。もう少し正確に述べると、生成電流に対する陰極伝導による電流の比は以下の式によって表される。
ｓ／ｄ＝μＥτ₁／ｄ＝τ₁τ_d ……… （２）
ただし、Ｓ＝μＥτ₁は、再結合前の「衝突による行程（Ｓｃｈｕｂｗｅｇ）」すなわち平均自由行程であり、μは移動度であり、τ_lは再結合寿命であり、τ_dは電気的コンタクト２２０，２２２間の移動時間であり、ｄは電気的コンタクト２２０，２２２間の距離である。

全体として、システム２００の中には、信号電流を得るための２つの仕組みが構成される。第１の仕組みは、注入される電子毎に伝導領域２２４内に数多くの電子‐正孔対が生成され得るという事実に由来する。第２の仕組みは、生成されるキャリアが移動する平均距離が電気的コンタクト２２０，２２２間の距離よりも長い場合には、電気的コンタクト２２０，２２２を通って流れる陰極電流が生成電流よりも非常に大きくなり得るという事実に由来する。陰極伝導による電流の大きさは、プローブチップ２０８及び電気的コンタクト２２０，２２２に印加される電圧，形状（例えば、電気的コンタクト２２０，２２２間の距離），導体材料バンドギャップなどに依存する。一般的に、陰極伝導の利得と帯域幅（信号電流の周波数応答）との間にはトレードオフがあるが、陰極伝導体材料の利得‐帯域幅の積は非常に高くすることができる。

上記の方式は、ビットを表面構造によって格納する任意の記憶媒体に用いることができることに留意されたい。従って、データ記憶媒体には、ビットを表面構造によって格納することができる任意の材料又は１組の材料を用いることができる。ビットには窪みか、突起或いはその両方の組み合わせを用いることができ、熱的な書込み以外の手段によって書き込まれることができる。さらに、複数のプローブチップ及び伝導性材料（領域）を並列に用いて、より高いデータ読出し及び書込み速度を達成することができる。さらに、複数のプローブチップに対して、１つの伝導性領域を用いることができる。しかしながら、所与の時点でアクティブであるプローブチップ（プローブ先端構造）毎に少なくとも１つの伝導性領域が存在しなければならない。

別の実施形態では、検知機構（すなわち、電気的コンタクト及び伝導領域）が、微細加工されたサスペンション機構として同じプラットフォーム上に形成され得る。図３は、本発明の別の実施形態によるデータ記憶システム３００を示す図である。システム２００（図２参照）と同様に、データ記憶システム３００は、電圧源３０４及びカンチレバー３０６を含むサスペンション機構３０２を備える。プローブチップ３０８及び電子放出器３１２は、カンチレバー３０６に結合され、電子放出器３１２は、電圧源３０４に結合される。電子放出器３１２は、単一の先鋭なチップ構造（先端構造）からなる必要はない。電子放出器３１２として、多数の先鋭な先端構造の又は広いフラットな放出器を用いることもできる。より大きな放出面積にわたって統計的に平均されるときに、放出される電子流の部分的な変動の影響が小さくなる傾向があるので、大きな全放出面積を有する放出器が有利である。軟らかいポリマー層３２０がデータ記憶媒体としての役割を果たし、一方、より硬いポリマー層３２２が軟らかいポリマー層３２０内のビット３１０（１つ又は複数）の深さを制限する。より硬いポリマー層３２２は、シリコンのような基板３２４上に積層される。

システム３００は、検知機構も備えており、この検知機構は、２つのコンタクト３１４，３１６と伝導領域３１８とを備える。しかしながら、システム３００では、２つのコンタクト３１４，３１６及び伝導領域３１８がサスペンション機構３０２として同じプラットフォーム上に形成される。しかしながら、この実施形態では、プローブチップ３０８がビット３１０から出るときに、電子放出器３１２から伝導領域３１６内に、より多くの電子が注入される。従って、先に記載された数学的／電気的な関係がシステム３００に当てはまる。

本発明の別の実施形態によれば、電子の放出が記憶媒体から直接に検知されることができる場合には、システム２００及び３００内に上記のような検知機構を備える必要はない。図４は、本発明のさらに別の実施形態によるデータ記憶システム４００を示す。システム３００と同様に、システム４００は、電圧源４０４及びカンチレバー４０６を含むサスペンション機構４０２を備える。プローブチップ４０８及び電子放出器４１２がカンチレバー４０６に結合され、電子放出器４１２は、電圧源４０４に結合される。しかしながら、システム４００は、シリコンのような基板４１８上に積層されるより硬いポリマー層４１６とともに、データ記憶媒体としての役割を果たす伝導層４１４を備える。

図４の実施形態によれば、伝導層４１４は、電子放出器４１２から放出される電子を収集するための陽極として機能することができる。これが事実であるとすると、その層に接続される必要があるのは、１つのコンタクト４２０だけである。このコンタクト４２０は、放出される電子の流れの大きさを検出するための電流モニタに接続することができるか、又は電圧源に接続することができる。後者の場合、放出される電子の流れは、システム４００のプローブ側においてモニタすることができる。

さらに、大きな放出エリアが実装される場合には、放出される電子の流れの雑音を最小限に抑えることができる。しかしながら、放出される電子の流れが主にカンチレバー４０６からカンチレバープラットフォーム又は記憶媒体４１４の何れかに向かう場合には、これらの「放出ギャップ」の部分的な変化が小さくなるので、浅いビット４１０に起因して放出される電子の流れの部分的な変化が小さくなるであろう。「上方への」放出と「下方への」放出との比をモニタすることもできることに留意されたい。

本発明のさらに別の実施形態では、伝導障壁の全て又は一部として絶縁層を用いることができる。図５は、本発明の別の実施形態によるデータ記憶システム５００を示す。システム５００は、伝導障壁５０６を備えており、伝導障壁５０６は１つ又は複数のポリマー層５０２と絶縁層５０４とを備える。一実施形態では、絶縁層５０４は、酸化物などからなる層である。従って、絶縁層５０４の実施形態は、障壁の頑強性，絶縁破壊電圧，及び均一性に関する利点を有することができる。絶縁層５０４は、例えば、システム２００において用いられる陰極伝導による読出しとともに用いることができる。

さらに、電気的コンタクトは、種々の異なる幾何学的形状に構成することができる。従って、本発明のさらに別の実施形態では、電気的コンタクトは、伝導性領域に対して垂直に配列される。図６は、本発明の別の実施形態によるデータ記憶システム６００の一実施形態を示す。システム６００は、伝導性領域６０６に対して垂直に配列されるコンタクト６０２，６０４，６０８を備える。

これは、電界が高くなること，伝導性利得が大きくなること（コンタクト間隔が小さくなることに起因する），媒体コンタクトに対するプローブの場所への信号の依存度が小さくなること，及びバンドの曲がり及び表面再結合のような表面問題に対して信号が影響を受けにくくなることに関して利点を有することができる。これらの表面問題は、生成されるキャリアを捕捉及び／又は再結合することにより、伝導性利得を減少させるようになる。従って、これらの潜在的な問題は、垂直なコンタクト６０２，６０３，６０８を用いて、電界が、生成されるキャリアを表面から遠ざけるようにすることにより改善することができる。

さらに、本発明の精神及び範囲内にとどまりながら、種々の他のタイプの荷電粒子検出器を実装することもできる。例えば、本発明の別の実施形態では、陰極ダイオードを用いることができる。図７は、本発明の別の実施形態によるデータ記憶システム７００の一実施形態を示す。システム７００は、陰極ダイオード７０６を備えており、陰極ダイオード７０６は、ｐ型領域７０２とｎ型領域７０４とを備える。

結果として、陰極ダイオード７０６の或る領域において生成される電子‐正孔対は、内部で生成される電界及び外部からかけられる電界の組み合わせによって分離されるであろう。その後、キャリアは、ダイオード接合面を越えて移動し、結果として、陰極ダイオード７０６のバイアス回路に信号電流が生成されるであろう。

別法では、本発明の精神及び範囲内にとどまりながら、生成されるキャリアを検出するための仕組みとともに、エネルギーを有する入射電子が電子‐正孔対を生成することができる半導体領域を含む他のデバイス（陰極トランジスタ、アバランシェダイオードなど）を用いることができる。

エネルギーを有する入射電子を用いて半導体材料内に電子‐正孔対を生成するとき、その出力信号は、電流ではなく、半導体内に注入される電力に比例するであろう。これは、注入される電流と比較して、注入される電力を調整するほうが容易であるので有利である。注入される電流を概ね一定に保持するためには、大きな動作抵抗が必要とされる。注入される電力を一定に保持するために必要とされる動作抵抗は、非常に小さい。

本発明の別の実施形態は、本発明によるデータ記憶デバイスを実装するコンピュータシステムを含む。図８は、本発明の別の実施形態によるコンピュータシステム８００を示す。コンピュータシステム８００は、データ記憶デバイス８２０に結合される中央処理装置（ＣＰＵ）８１０を備える。データ記憶デバイス８２０は、データ記憶デバイスの上記の実施形態のうちの１つを用いることができることは理解されよう。

以上を要約すると、次の通りである。すなわち、本発明は、データを記憶するための方法及び装置を含む。従って、本発明の第１の態様は、データ記憶デバイスである。このデータ記憶デバイスは、伝導障壁（２１４）と、サスペンション機構（２０２）上に取り付けられたプローブチップ（２０８）と、伝導障壁（２１４）を通り抜ける電子の流れを放出するためにサスペンション機構（２０２）に結合された電圧源（２０４）と、放出される電子の流れの大きさを検知するための検知機構（２２０〜２２４）とを備えており、電子の流れの大きさは、プローブチップ（２０８）と検知機構（２２０〜２２４）との間の距離に基づいている。

データ記憶デバイス及びデータ記憶デバイス内のデータを読み出す方法が開示されてきた。本発明は、図示された実施形態に従って記載されてきたが、それらの実施形態に対する多数の変形形態が存在することができ、それらの変形形態が本発明の精神及び範囲内に入ることは当業者には容易に理解されよう。従って、本発明の精神及び範囲から逸脱することなく、数多くの変更が当業者によってなされることができる。

本発明の一実施形態による方法を示すフローチャートである。 本発明の一実施形態によるデータ記憶システムを示す図である。 本発明の別の実施形態によるデータ記憶システムを示す図である。 本発明の別の実施形態によるデータ記憶システムを示す図である。 本発明のさらに別の実施形態によるデータ記憶システムを示す図である。 本発明のさらに別の実施形態によるデータ記憶システムを示す図である。 本発明のさらに別の実施形態によるデータ記憶システムを示す図である。 本発明の別の実施形態によるコンピュータシステムを示す図である。

符号の説明

２００ システム
２０２，３０２，４０２ サスペンション機構
２０４，３０４，４０４ 電圧源
２０８，３０８，４０８ プローブチップ
２１０，３１０，４１０ ビット
２１４，伝導障壁
２２０，２２２，３１４，３１６，４２０ コンタクト
２２４，３１８ 伝導領域

Claims (10)

1. （Ａ） 伝導障壁と、
   （Ｂ） サスペンション機構上に取り付けられたプローブチップと、
   （Ｃ） 前記伝導障壁を通り抜ける電子の流れを放出するために前記サスペンション機構に結合された電圧源と、
   （Ｄ） 放出される電子の流れの大きさを検知するための検知機構と、
   を備え、
   前記電子の流れの大きさは、前記プローブチップと前記検知機構との間の距離に基づいていること、
   を特徴とするデータ記憶デバイス。
2. 前記検知機構は、
   （Ｅ） 前記伝導障壁に結合された伝導領域と、
   （Ｆ） 前記プローブチップから放出される電子の流れによって前記伝導領域内に誘導される電流をモニタするために前記伝導領域に結合された少なくとも２つの電気的コンタクトと、
   をさらに備えることを特徴とする請求項１に記載のデータ記憶デバイス。
3. 前記伝導領域は、陰極伝導性材料を含むことを特徴とする請求項２に記載のデータ記憶デバイス。
4. 前記少なくとも２つの電気的コンタクトは、前記伝導領域に対して垂直に配列されることを特徴とする請求項２に記載のデータ記憶デバイス。
5. 前記伝導障壁は、ポリマー材料からなる少なくとも１つの層をさらに備えることを特徴とする請求項１に記載のデータ記憶デバイス。
6. データ記憶デバイス内のデータを読み出す方法であって、
   （ａ） データ記憶媒体を含む伝導障壁を配設するステップと、
   （ｂ） サスペンション機構を介して前記伝導障壁にわたってプローブチップを吊り下げた状態で支持するステップと、
   （ｃ） 前記サスペンション機構に結合された電圧源から前記伝導障壁を通り抜ける電子の流れを放出するステップと、
   （ｄ） 検知機構を用いて、前記電圧源から放出される電子の流れの大きさを検知するステップと、
   を含み、
   前記電子の流れの前記大きさは、前記プローブチップと前記検知機構との間の距離に基づいていること、
   を特徴とする方法。
7. 前記電子の流れの前記大きさを検知するステップは、
   （ｅ） 前記伝導障壁に伝導領域を結合するステップと、
   （ｆ） 前記電圧源から放出される電子によって前記伝導領域内に誘導される電流をモニタするために前記伝導領域に少なくとも２つの電気的コンタクトを結合するステップと、
   をさらに含むことを特徴とする請求項６に記載の方法。
8. 前記伝導領域は、陰極伝導性材料を含む請求項７に記載の方法。
9. 前記伝導領域に少なくとも２つの電気的コンタクトを結合するステップは、前記伝導領域に少なくとも２つの電気的コンタクトを垂直方向に結合するステップをさらに含むことを特徴とする請求項７に記載の方法。
10. 前記サスペンション機構に伝導領域を組み込むステップをさらに含むことを特徴とする請求項６に記載の方法。
    

Images