JP2005055960A - 回路設計情報の記録媒体 - Google Patents
回路設計情報の記録媒体 Download PDFInfo
- Publication number
- JP2005055960A JP2005055960A JP2003205904A JP2003205904A JP2005055960A JP 2005055960 A JP2005055960 A JP 2005055960A JP 2003205904 A JP2003205904 A JP 2003205904A JP 2003205904 A JP2003205904 A JP 2003205904A JP 2005055960 A JP2005055960 A JP 2005055960A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- information
- design
- analog
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】アナログ回路をソフトIP情報化して汎用利用可能にする。
【解決手段】記録媒体は、アナログ回路の回路設計情報をコンピュータ読取り可能に記録してある。回路設計情報は、所定のアナログ回路を構成する回路素子の接続を定義する回路接続情報(2)、回路シミュレーションに利用される回路素子のモデルパラメータ(5)、及びアナログ回路の評価用入力波形を例えば回路記述によって定義する評価回路情報(6)を含む。評価回路情報はアナログ回路の信号入力やバイアス入力等を規定する回路構成を特定してその入力波形を定義する。アナログ回路の回路設計を行う時は、回路接続情報によって規定されるアナログ回路に対し、評価回路情報で特定されるアナログ回路の評価用入力波形と回路素子のモデルパラメータとを用いた回路シミュレーションを行って回路素子定数を最適化する。
【選択図】 図1
【解決手段】記録媒体は、アナログ回路の回路設計情報をコンピュータ読取り可能に記録してある。回路設計情報は、所定のアナログ回路を構成する回路素子の接続を定義する回路接続情報(2)、回路シミュレーションに利用される回路素子のモデルパラメータ(5)、及びアナログ回路の評価用入力波形を例えば回路記述によって定義する評価回路情報(6)を含む。評価回路情報はアナログ回路の信号入力やバイアス入力等を規定する回路構成を特定してその入力波形を定義する。アナログ回路の回路設計を行う時は、回路接続情報によって規定されるアナログ回路に対し、評価回路情報で特定されるアナログ回路の評価用入力波形と回路素子のモデルパラメータとを用いた回路シミュレーションを行って回路素子定数を最適化する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、半導体集積回路に搭載されるアナログ回路の設計資産を再利用可能にする技術に関し、回路設計情報をコンピュータ読取り可能に記録した記録媒体、回路設計情報の提供方法、及び半導体集積回路の製造方法に関する。
【0002】
【従来の技術】
アナログ回路はディジタル回路に比べて設計効率もしくは開発効率が悪い。ディジタル回路の場合、システム設計、回路設計、レイアウト設計という各設計フェーズで生成される設計データは上流から下流に順次伝達されて利用可能にされる。例えば、HDLなどの論理記述データによって回路モジュールを機能的に特定するIP(Intellectual Property)データを利用して論理設計を行えば、それを論理合成することによって回路設計が可能になり、プロセス条件に左程影響されずに所期の機能を実現することが比較的容易である。これに対してアナログ回路の場合には、バイアス状態やアナログ入力波形などがプロセス条件や素子定数等に大きく左右され、論理記述に対して実用的な回路合成を行うことは難しく、また、実績の有る回路の再利用についてもプロセス条件の相異やバイアス条件の相異を細かく考慮しなければならず、人手に大きく依存せざるを得ないのが現状である。
【0003】
斯様にアナログ回路特性はプロセス依存性が高く、同世代のテクノロジーであってもプロセスが少しでも変われば再度新たな回路設計が必要になる。このため、多くは、A/Dコンバータなどのアナログ回路を特定プロセス用に開発し、マスクパターンデータのレベルで再利用を図ろうとするハードIP情報を提供するに過ぎない。
【0004】
アナログ回路設計を効率化する技術として、非特許文献1には、アナログセルのトポロジに基づいて素子サイズを最適化し、回路図を作成する技術が記載されている。尚、本明細書中の(R)はそれが付された語が登録商標であることを意味する。
【0005】
【非特許文献1】
Rapid Analog Design(RAD). Neolinear(R) Inc.[retrieved on 2003−07−03].Retrieved from the Internet:<http://www.neolinear.com/sections/products_solutions/nav/RAD >
【0006】
【発明が解決しようとする課題】
本発明者はアナログ回路の設計効率もしくは開発効率を向上させるために、アナログ回路をソフトIP情報化して汎用利用可能もしくは流通可能にすることについて検討した。ソフトIPとは回路図レベルもしくは機能記述レベルの設計情報であり、回路のマスクパターン情報とされるハードIPと区別される。実際にソフトIPとして回路設計に利用できるようにするには、ディジタル回路に比べて、検証用入力波形の提供、プロセス条件の相異に対する最適化等を考慮することの必要性が本発明者によって見出された。
【0007】
本発明の目的は、アナログ回路の設計効率もしくは開発効率を向上させることになる。
【0008】
本発明の別の目的はアナログ回路をソフトIP情報化して汎用利用可能にすることにある。
【0009】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【0010】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【0011】
〔1〕本発明に係る記録媒体は、半導体集積回路に搭載するアナログ回路の回路設計情報をコンピュータ読取り可能に記録してある。記録された前記回路設計情報は、所定のアナログ回路を構成する回路素子の接続を定義する回路接続情報、回路シミュレーションに利用される回路素子のモデルパラメータ、及び前記アナログ回路の評価用入力波形を例えば回路記述によって定義する評価回路情報を含む。評価回路情報は例えば前記アナログ回路の信号入力やバイアス入力を規定する前段回路の構成を特定してその入力波形を定義する。目的とするアナログ回路の回路設計に利用できる回路設計情報を記録媒体を介して容易に入手することができる。入手した回路設計情報を利用してアナログ回路の回路設計を行う時は、回路素子の接続を定義する回路接続情報によって規定されるアナログ回路に対し、評価回路情報で特定されるアナログ回路の評価用入力波形と回路素子のモデルパラメータとを用いた回路シミュレーションを行って回路素子定数を最適化することが可能になる。これにより、アナログ回路の設計効率もしくは開発効率を向上させることができる。
【0012】
前記回路設計情報は、前記アナログ回路の回路素子定数を最適化するための指標となる回路最適化情報を含むことが望ましい。最適化の指標を参考にすることにより、プロセス条件やバイアス状態等に影響され易いアナログ回路の回路定数の最適化が更に容易になる。この点において、アナログ回路のソフトIP情報化による汎用利用に資することができる。
【0013】
前記回路最適化情報は、例えばアナログ回路の波形評価条件情報である。例えばアナログ回路の性能を出すために必要な出力波形の条件、或いは中間ノードの電圧条件などである。
【0014】
また、前記回路最適化情報は、例えば最適化すべき対象回路素子を特定する対象素子情報である。所期の性能を得るためにキーポイントになる回路素子が存在する場合にはそれが明らかにされることにより、当該素子性能が劣化する要因、例えばノイズやペア回路のアンバランスなどを排除する回路的又はプロセス的な手段を講ずる途を考慮することが可能になる。
【0015】
前記回路設計情報は、例えばレイアウト条件を予め特定するレイアウト制約情報を有する。レイアウト制約情報が回路の動作精度に影響する場合が往々にあり、回路設計段階でこれを考慮することは、費用対性能などの点で有意義である。
【0016】
前記レイアウト制約情報は、例えば回路素子の一つである配線を銅配線にするかアルミニウム配線にするかを選択的に指定させる配線選択情報である。銅配線は微細化への対応性に優れるが高価であり、アルミニウム配線は安価であるが微細化への対応性は劣る。
【0017】
前記レイアウト制約情報は、例えば高耐圧バイポーラトランジスタのベース表面パターンに多角形を採用するか円形を採用するかを選択的に指定させるベースパターン選択情報である。8角形などの多角形パターンは角に電極集中を生じ特性が悪化することも予想される。これを改善するには円形パターンを採用すればよいが、曲線も用いられるのでマスクパターンを描画するためのマスク変換のデータ処理時間が長くなる。
【0018】
前記レイアウト制約情報は、ペア性が要求される回路素子上のパターンに対してアンバランスを許容するかダミーパターンを配置してバランスさせるかを選択的に指定させるダミーパターン選択情報である。半導体集積回路における封止樹脂やファイナルパッシベーション膜等に起因する半導体チップの応力・歪み状態は回路に電気的な影響を与える。層間膜の応力により、デバイス活性領域に歪が発生し、禁制帯幅縮小やキャリア移動の変化が発生して、コレクタ電流を変化させる。このことから、デバイス上の配線については、配線レイアウトパターンにより特性差が発生するので、例えばΔVBE(ベース・エミッタ電圧誤差)要求精度が1mV程度のトランジスタは、応力による効果を考慮して、隣接トランジスタ上の配線が同等になるようにレイアウトすることが望ましい。
【0019】
〔2〕半導体集積回路に搭載するアナログ回路の回路設計情報を提供する方法は、アナログ回路を指定する情報を受領する第1処理と、前第1処理で受領した情報により指定されるアナログ回路の回路設計情報を提供する第2処理とを含む。前記第2処理で提供される回路設計情報は、所定のアナログ回路を構成する回路素子の接続を定義する回路接続情報、回路シミュレーションに利用される回路素子のモデルパラメータ、及び前記アナログ回路の評価用入力波形を定義する評価回路情報を含む。
【0020】
例えばIPベンダーなどによって上記アナログ回路の回路設計情報がファブレス又は半導体集積回路製造メーカーの設計部門に提供されることにより、アナログ回路の設計効率もしくは開発効率が向上する。ソフトIP情報化されたアナログ回路が流通可能になる。
【0021】
本発明の具体的な形態として、回路設計情報の追加要求を受領する第3処理と、前記第3処理で受領した追加要求に応答して、前記アナログ回路の回路素子定数を最適化するための指標を与える回路最適化情報を提供する第4処理とを更に含む。回路設計情報を利用する側の技術力の差に着目すれば、回路最適化情報のような必要最低限以上の回路設計情報は必要に応じて有償で供給するのがよい。
【0022】
前記回路最適化情報は、例えばアナログ回路の波形評価条件情報である。別の回路最適化情報は、最適化すべき対象回路素子を特定する対象素子情報である
〔3〕本発明に係る、アナログ回路を搭載した半導体集積回路の製造方法は、半導体集積回路の設計を行う設計処理と、設計処理で生成された設計データに基づいて半導体チップ上に半導体集積回路を作製する作製処理とを含む。前記設計処理は、回路素子の接続を定義する回路接続情報によって規定されるアナログ回路に対し、評価回路情報で特定されるアナログ回路の評価用入力波形と回路素子のモデルパラメータとを用いた回路シミュレーションを行って回路素子定数を最適化する処理を含む。
【0023】
前記設計処理において、前記回路素子定数を最適化するために回路素子の特性バラツキの指標を与えるバラツキ情報を用いるのが望ましい。バラツキ情報は、半導体集積回路製造メーカの製造部門又はファブから入手する。バラツキ情報を参考にすることにより回路素子の特性バラツキを考慮したデバイス性能から動作マージンの設計を行うことができる。バラツキ情報を指標に回路素子のモデルパラメータを選定すれば、回路シミュレーションによって回路性能上のワースト条件の抽出も可能になる。
【0024】
前記設計処理において、前記回路素子定数を最適化するための指標となる回路最適化情報として、アナログ回路の波形評価条件情報、更には、最適化すべき対象回路素子を特定する対象素子情報を用いることが望ましい。
【0025】
本発明の具体的な形態として、前記設計処理は、前記回路素子定数を最適化する処理とを経たアナログ回路に対してレイアウト設計を行う処理を含み、レイアウト設計処理では、回路設計処理で生成された設計データに基づいて、配線を銅配線にするかアルミニウム配線にするかが選択される。また、別の形態として、前記レイアウト設計処理では、回路設計処理で生成された設計データに基づいて、高耐圧バイポーラトランジスタのベース表面パターンに多角形を採用するか円形を採用するかが選択される。更に別の形態として、前記レイアウト設計処理では、回路設計処理で生成された設計データに基づいて、ペア性が要求される回路素子上のパターンに対してアンバランスを許容するかダミーパターンを配置してバランスさせるかが選択される。
【0026】
【発明の実施の形態】
図1にはアナログ回路再利用システムに利用される回路設計情報とツールプログラムが例示される。アナログ回路再利用システムを構成するハードウェアは例えばエンジニアリングワークステーションとされる。開発すべき半導体集積回路に対してはシステム設計が行われ、それを構成する回路モジュールに対して必要な回路仕様が決定されている。
【0027】
アナログ回路再利用システムに利用される回路設計情報について説明する。アナログ回路再利用システムには、開発すべき回路モジュールであるアナログ回路の回路仕様1が与えられる。この回路仕様1を満足させるために採用するアナログ回路の構成を特定する情報は回路接続情報2であり、例えばアナログHDLで記述された機能記述データ、或いは回路素子シンボルを用いた回路図データ及び、回路図データを基にした接続情報で与えられる。
【0028】
回路設計において、前記回路素子定数を最適化するために回路素子の特性バラツキの指標を与えるバラツキ情報3を用いるのが望ましい。バラツキ情報3は、後述するように半導体集積回路製造メーカの製造部門又はファブからプロセス条件の一つとして入手する。図2にはバラツキ情報3の一例が示される。例えば素子特性を決定する閾値電圧Vthとドレイン・ソース電流Idsの平均値、標準偏差、測定最小値、測定最大値等によってバラツキ情報が構成される。バラツキ情報3を利用することにより、回路素子の特性バラツキを考慮したデバイス性能から動作マージンの設計を行うことができる。回路シミュレーションによって回路性能上のワースト条件の抽出も可能になる。
【0029】
回路設計における回路素子定数を最適化するための指標となる回路最適化情報4が用意されている。回路最適化情報4による最適化の指標を参考にすることにより、プロセス条件やバイアス状態等に影響され易いアナログ回路の回路定数の最適化が容易になる。
【0030】
前記回路最適化情報4は、例えばアナログ回路の波形評価条件情報を含む。例えばアナログ回路の性能を出すために必要な出力波形の条件、或いは中間ノードの電圧条件などである。前記回路最適化情報4は更に、最適化すべき対象回路素子を特定する対象素子情報を含む。所期の性能を得るためにキーポイントになる回路素子が存在する場合にはそれが明らかにされることにより、当該素子性能が劣化する要因、例えばノイズやペア回路のアンバランスなどを排除する回路的又はプロセス的な手段を講ずる途を考慮することが可能になる。その他に、出力電圧もしくは出力波形の最適条件等が与えられる。
【0031】
回路設計の評価を行う回路シミュレーションでは、回路素子の特性を素子モデルにおけるモデルパラメータ5で表す。シミュレーションにおけるアナログ回路への入力波形は評価回路情報6が特定する。評価回路情報6は、アナログ回路の評価用入力波形を例えば回路記述によって定義する。評価回路情報6は例えば前記アナログ回路の信号入力やバイアス入力を規定する前段回路の構成を特定してその入力波形を定義する。言語記述によって直接入力波形を定義するのは難しい場合が有るからである。
【0032】
回路設計情報としてその他にレイアウト制約情報7を利用する。レイアウト制約情報7はレイアウト条件を予め特定する情報である。このレイアウト制約情報7が回路の動作精度に影響する場合が往々にあり、回路設計段階でこれを考慮することは、費用対性能などの点で有意義である。
【0033】
前記レイアウト制約情報7は、例えば回路素子の一つである配線を銅配線にするかアルミニウム配線にするかを選択的に指定させる配線選択情報である。銅配線は微細化への対応性に優れるが高価であり、アルミニウム配線は安価であるが微細化への対応性は劣る。
【0034】
別のレイアウト制約情報7は、例えば高耐圧バイポーラトランジスタのベース表面パターンに、図3の多角形を採用するかの円形を採用するかを選択的に指定させるベースパターン選択情報である。図3にはベース表面パターンに多角形を採用したバイポーラトランジスタの平面レイアウトが例示される。8角形などの多角形パターンは角に電極集中を生じ特性が悪化することも予想される。これを改善するには円形パターンを採用すればよいが、曲線も用いられるのでマスクパターンを描画するためのマスク変換のデータ処理時間が長くなる。
【0035】
更に別のレイアウト制約情報7は、ペア性が要求される回路素子上のパターンに対してアンバランスを許容するかダミーパターンを配置してバランスさせるかを選択的に指定させるダミーパターン選択情報である。半導体集積回路における封止樹脂やファイナルパッシベーション膜等に起因する半導体チップの応力・歪み状態は回路に電気的な影響を与える。例えば層間膜の応力により、デバイス活性領域に歪が発生し、禁制帯幅縮小やキャリア移動の変化が発生して、コレクタ電流を変化させる。このことから、デバイス上の配線については、配線レイアウトパターンにより特性差が発生するので、ΔVBE要求精度が1mV程度のトランジスタは、応力による効果を考慮して、隣接トランジスタ上の配線が同等になるようにレイアウトする。具体的には、トランジスタの配線が同等になるようにするために、トランジスタ上に配線を通す場合、同層に作ってダミー配線に接続するか、下層で作ったダミー配線に接続する。更に、ダミー配線は、トランジスタ毎に同位置になるように配置する。ΔVBE精度が、1mVより大きくても問題無い場合には、低精度とし、ダミーパターンを設けるに及ばない。
【0036】
その他のレイアウト制約情報7には、回路素子の隣接配置に関する制約情報、幅太配線指示の制約である。前者は回路素子の電位的又は電流的な相互干渉を排除するための制約、後者は電源系ノイズ対策等を講ずるための制約である。
【0037】
アナログ回路再利用システムに利用されるツールプログラムは、機能的には回路定数最適化プログラム10及びレイアウトプログラム11に大別される。回路定数最適化プログラム10は、回路シミュレーションプログラムであり、例えば、AnalogArtist、Spectre等の市販のCADENCE(R)ベースツールを利用することができる。レイアウトプログラム11としてはCADENCE(R)ベースツールの一つであるVirtuoso−XL等の自動レイアウトプログラム、そして同じくCADENCE(R)ベースツールの一つであるAssura等のレイアウト検証プログラムを利用することができる。
【0038】
前記回路接続情報2、回路最適化情報4、モデルパラメータ5、評価回路情報6及びレイアウト制約情報7は、汎用回路設計情報としてのソフトIP情報として提供される回路設計情報とされる。ソフトIP情報は図4に例示される通信用半導体集積回路(LSI)においてアナログ回路であるブルートゥース回路に含まれるアナログアンプ(AMP)のような要素回路のレベルであってもよいし、それよりも回路規模の大きなブルートゥース回路のような回路モジュールのレベルであってもよい。回路モジュールのようなレベルのソフトIP情報は、要素回路のレベルのソフトIP情報の集合として位置付けられる。図4の入力波形inは、対応する評価回路情報によって特定される波形を例示している。図4の出力波形out,/outは、波形評価条件を満足する波形を例示している。例えば図4の半導体集積回路(LSI)を開発するとき、メモリ及びベースバンド部はディジタルのソフトIP情報を用いて設計することができる。アナログ信号処理部におけるブルートゥース回路、高周波部及びパワーアンプはアナログ回路のソフトIP情報を用いて設計することができる。
【0039】
前記ソフトIP情報の提供媒体は、例えば図5に例示されるように、コンピュータ読取り可能な記録媒体15、或いはインターネットなどのネットワーク16とされる。記録媒体15は、例えばコンピュータ17のディスクドライブ18で光学的に読取り可能なCD−ROM(コンパクト・ディスク−リード・オンリ・メモリ)、CD−RW、DVD−ROM(ディジタル・ビデオ・ディスク−ROM)、DVD−RAM(ディジタル・ビデオ・ディスク−ランダム・アクセス・メモリ)等とされる。或は、コンピュータ17に内蔵又は外付けされるIDE(インテグレーテッド・ディスク・エレクトロニクス)又はATAPI(ATアタッチメント・パケット・インタフェース)などのインタフェースを介して接続されるハードディスク装置の磁気ディスク、PCカードに代表される各種規格のフラッシュメモリカード、フレキシブルディスク、磁気テープであってよい。
【0040】
図5にはソフトIP情報を利用した半導体集積回路の開発及び製造形態の一例が示される。ソフトIP情報の提供主体は図5の例ではIPベンダ20とされる。半導体集積回路の開発はファブレス21が行い、ファブレスが開発した半導体集積回路の製造はファブ22に委託される。IPベンダ20はソフトIP情報などの各種IP情報の販売主体である。ファブレス21は半導体集積回路の製造部門を持たない半導体集積回路の開発主体である。ファブ22は半導体集積回路の製造委託を受ける製造主体である。ファブレス21は、開発すべき半導体集積回路に搭載するアナログ回路などのソフトIP情報をIPベンダ20から購入する。ファブレス21は、開発すべき半導体集積回路のシステム設計、回路設計及びレイアウト設計を経て、マスクパターンデータを生成する。この設計過程でIPベンダ20から購入したソフトIP情報などを利用する。アナログ回路のソフトIP情報には前記回路接続情報2、回路最適化情報4、モデルパラメータ5、評価回路情報6及びレイアウト制約情報7が含まれている。アナログ回路のソフトIP情報を活用するときは、製造委託を行うファブ22の製造能力に負うプロセス条件を受取る。受取るプロセス条件には前記バラツキ情報3が含まれる。
【0041】
図6には前記ソフトIP情報を用いて半導体集積回路を製造する方法が示される。アナログ回路を搭載した半導体集積回路の製造方法は、半導体集積回路の設計を行う設計処理S1と、設計処理で生成された設計データに基づいて半導体チップ上に半導体集積回路を作製する作製処理S2に大別される。
【0042】
設計処理は回路図データ入力処理S10、回路設計S11、及びレイアウト設計S12によって構成される。回路図データ入力処理S10では回路接続情報2を入力する。
【0043】
回路設計S11ではモデルパラメータ5、回路検証ルール、回路最適化情報4、評価回路情報6、レイアウト制約情報7、及びバラツキ情報3を用いることにより、回路素子の接続を定義する回路接続情報によって規定されるアナログ回路に対し、評価回路情報で特定されるアナログ回路の評価用入力波形と回路素子のモデルパラメータとを用いた回路シミュレーションを行って回路素子定数を最適化する処理を行う。バラツキ情報は、半導体集積回路製造メーカの製造部門又はファブから入手する。バラツキ情報を参考にすることにより回路素子の特性バラツキを考慮したデバイス性能から動作マージンの設計を行うことができる。バラツキ情報を指標に回路素子のモデルパラメータを選定すれば、回路シミュレーションによって回路性能上のワースト条件の抽出も可能になる。
【0044】
レイアウト設計S12では回路設計された設計データ、レイアウト制約情報7、及びレイアウト検証ルール等に基づいて、アナログ回路等のレイアウトが決定され、それに基づいて半導体集積回路のマスクパターンデータが生成される。このレイアウト設計では、回路設計で生成された設計データに基づいて、配線を銅配線にするかアルミニウム配線にするかが選択される。また、前記回路設計データに基づいて、高耐圧バイポーラトランジスタのベース表面パターンに多角形を採用するか円形を採用するかが選択される。更に、前記回路設計データに基づいて、ペア性が要求される回路素子上のパターンに対してアンバランスを許容するかダミーパターンを配置してバランスさせるかが選択される。
【0045】
ウェーハプロセスでは単結晶シリコンなどのウェーハ上に例えばCMOS集積回路製造技術などによって前記マスクパターンデータに従った回路パターンが形成される。回路パターンが形成されたウェーハに対してテスト、選別、救済、ダイシングなどが行なわれて半導体チップもしくはペレットが形成される。半導体チップは組み立て工程でワイヤーボンディングや樹脂封止等に処理を経て完成される。
【0046】
尚、アナログ・ディジタル混載集積回路を製造する場合にはディジタル回路のソフトIP情報を用いてディジタル回路部分を回路設計すればよい。その場合には論理記述データから論理回路合成を行って回路設計が可能であり、シンボルライブラリや論理セル機能情報などを併せて利用すればよい。
【0047】
以上より明らかなように、目的とするアナログ回路の回路設計に利用できる回路設計情報2,4,5,6,7を記録媒体15を介して容易に入手することができる。入手した回路設計情報を利用してアナログ回路の回路設計を行う時は、回路素子の接続を定義する回路接続情報2によって規定されるアナログ回路に対し、評価回路情報6で特定されるアナログ回路の評価用入力波形と回路素子のモデルパラメータとを用いた回路シミュレーションを行って回路素子定数を最適化することが可能になる。これにより、アナログ回路の設計効率もしくは開発効率を向上させることができる。
【0048】
更に、アナログ回路の回路素子定数を最適化するための指標となる回路最適化情報4を参考にすることにより、プロセス条件やバイアス状態等に影響され易いアナログ回路の回路定数の最適化が更に容易になる。この点において、アナログ回路のソフトIP情報化による汎用利用に資することができる。特に、最適化すべき対象回路素子を特定する対象素子情報等の回路最適化情報を利用する場合には、所期の性能を得るためにキーポイントになる回路素子が存在する場合にはそれが明らかにされることにより、当該素子性能が劣化する要因、例えばノイズやペア回路のアンバランスなどを排除する回路的又はプロセス的な手段を講ずる途を考慮することが可能になる。
【0049】
レイアウト制約が回路の動作精度に影響する場合が往々にあり、回路設計段階でレイアウト制約情報7によるレイアウト制約を考慮することは、費用対性能などの点で有意義である。
【0050】
上記より、アナログ回路のソフトIP情報の流通が可能になる。IPベンダーなどによって上記アナログ回路の回路設計情報がファブレス又は半導体集積回路製造メーカーの設計部門に提供されることにより、アナログ回路の設計効率もしくは開発効率を向上させることができる。
【0051】
回路設計において、前記回路素子定数を最適化するために回路素子の特性バラツキの指標を与えるバラツキ情報を半導体集積回路製造メーカの製造部門又はファブから入手し、これを参考にすることにより回路素子の特性バラツキを考慮したデバイス性能から動作マージンの設計を行うことができる。バラツキ情報を指標に回路素子のモデルパラメータを選定すれば、回路シミュレーションによって回路性能上のワースト条件の抽出も可能になる。
【0052】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【0053】
例えば、ソフトIP情報を利用した半導体集積回路の開発及び製造形態は図5に限定されない。図5の情報のやりとりは半導体集積回路製造メーカの各部門で行う場合であってもよい。また、バラツキ情報は直接ファブ又は半導体集積回路製造メーカから受領することに限定されず、間接的にIPベンダを介して受領する事も可能である。その場合にはバラツキ情報をソフトIP情報に含めてもよい。このバラツキ情報をソフトIP情報の一部として提供する場合には、ユーザからの要求にしたがって有償にて提供するオプション情報としてよい。
【0054】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【0055】
すなわち、アナログ回路をソフトIP情報化して汎用利用可能にすることができる。また、アナログ回路の設計効率もしくは開発効率を向上させることができる。
【図面の簡単な説明】
【図1】アナログ回路再利用システムに利用される回路設計情報とツールプログラムを例示する説明図である。
【図2】バラツキ情報を例示する説明図である。
【図3】高耐圧バイポーラトランジスタのベース表面パターンに関する説明図である。
【図4】半導体集積回路に対するアナログ回路のソフトIP情報の位置付けを例示する説明図である。
【図5】ソフトIP情報を利用した半導体集積回路の開発及び製造形態を例示する説明図である。
【図6】ソフトIP情報を用いて半導体集積回路を製造する方法を例示するフローチャートである。
【符号の説明】
1 回路仕様
2 回路接続情報
3 バラツキ情報
4 回路最適化情報
5 モデルパラメータ
6 評価回路情報
7 レイアウト制約情報
10 回路定数最適化プログラム
11 レイアウトプログラム
15 記録媒体
16 ネットワーク
17 コンピュータ
20 IPベンダ
21 ファブレス
22 ファブ
【発明の属する技術分野】
本発明は、半導体集積回路に搭載されるアナログ回路の設計資産を再利用可能にする技術に関し、回路設計情報をコンピュータ読取り可能に記録した記録媒体、回路設計情報の提供方法、及び半導体集積回路の製造方法に関する。
【0002】
【従来の技術】
アナログ回路はディジタル回路に比べて設計効率もしくは開発効率が悪い。ディジタル回路の場合、システム設計、回路設計、レイアウト設計という各設計フェーズで生成される設計データは上流から下流に順次伝達されて利用可能にされる。例えば、HDLなどの論理記述データによって回路モジュールを機能的に特定するIP(Intellectual Property)データを利用して論理設計を行えば、それを論理合成することによって回路設計が可能になり、プロセス条件に左程影響されずに所期の機能を実現することが比較的容易である。これに対してアナログ回路の場合には、バイアス状態やアナログ入力波形などがプロセス条件や素子定数等に大きく左右され、論理記述に対して実用的な回路合成を行うことは難しく、また、実績の有る回路の再利用についてもプロセス条件の相異やバイアス条件の相異を細かく考慮しなければならず、人手に大きく依存せざるを得ないのが現状である。
【0003】
斯様にアナログ回路特性はプロセス依存性が高く、同世代のテクノロジーであってもプロセスが少しでも変われば再度新たな回路設計が必要になる。このため、多くは、A/Dコンバータなどのアナログ回路を特定プロセス用に開発し、マスクパターンデータのレベルで再利用を図ろうとするハードIP情報を提供するに過ぎない。
【0004】
アナログ回路設計を効率化する技術として、非特許文献1には、アナログセルのトポロジに基づいて素子サイズを最適化し、回路図を作成する技術が記載されている。尚、本明細書中の(R)はそれが付された語が登録商標であることを意味する。
【0005】
【非特許文献1】
Rapid Analog Design(RAD). Neolinear(R) Inc.[retrieved on 2003−07−03].Retrieved from the Internet:<http://www.neolinear.com/sections/products_solutions/nav/RAD >
【0006】
【発明が解決しようとする課題】
本発明者はアナログ回路の設計効率もしくは開発効率を向上させるために、アナログ回路をソフトIP情報化して汎用利用可能もしくは流通可能にすることについて検討した。ソフトIPとは回路図レベルもしくは機能記述レベルの設計情報であり、回路のマスクパターン情報とされるハードIPと区別される。実際にソフトIPとして回路設計に利用できるようにするには、ディジタル回路に比べて、検証用入力波形の提供、プロセス条件の相異に対する最適化等を考慮することの必要性が本発明者によって見出された。
【0007】
本発明の目的は、アナログ回路の設計効率もしくは開発効率を向上させることになる。
【0008】
本発明の別の目的はアナログ回路をソフトIP情報化して汎用利用可能にすることにある。
【0009】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【0010】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【0011】
〔1〕本発明に係る記録媒体は、半導体集積回路に搭載するアナログ回路の回路設計情報をコンピュータ読取り可能に記録してある。記録された前記回路設計情報は、所定のアナログ回路を構成する回路素子の接続を定義する回路接続情報、回路シミュレーションに利用される回路素子のモデルパラメータ、及び前記アナログ回路の評価用入力波形を例えば回路記述によって定義する評価回路情報を含む。評価回路情報は例えば前記アナログ回路の信号入力やバイアス入力を規定する前段回路の構成を特定してその入力波形を定義する。目的とするアナログ回路の回路設計に利用できる回路設計情報を記録媒体を介して容易に入手することができる。入手した回路設計情報を利用してアナログ回路の回路設計を行う時は、回路素子の接続を定義する回路接続情報によって規定されるアナログ回路に対し、評価回路情報で特定されるアナログ回路の評価用入力波形と回路素子のモデルパラメータとを用いた回路シミュレーションを行って回路素子定数を最適化することが可能になる。これにより、アナログ回路の設計効率もしくは開発効率を向上させることができる。
【0012】
前記回路設計情報は、前記アナログ回路の回路素子定数を最適化するための指標となる回路最適化情報を含むことが望ましい。最適化の指標を参考にすることにより、プロセス条件やバイアス状態等に影響され易いアナログ回路の回路定数の最適化が更に容易になる。この点において、アナログ回路のソフトIP情報化による汎用利用に資することができる。
【0013】
前記回路最適化情報は、例えばアナログ回路の波形評価条件情報である。例えばアナログ回路の性能を出すために必要な出力波形の条件、或いは中間ノードの電圧条件などである。
【0014】
また、前記回路最適化情報は、例えば最適化すべき対象回路素子を特定する対象素子情報である。所期の性能を得るためにキーポイントになる回路素子が存在する場合にはそれが明らかにされることにより、当該素子性能が劣化する要因、例えばノイズやペア回路のアンバランスなどを排除する回路的又はプロセス的な手段を講ずる途を考慮することが可能になる。
【0015】
前記回路設計情報は、例えばレイアウト条件を予め特定するレイアウト制約情報を有する。レイアウト制約情報が回路の動作精度に影響する場合が往々にあり、回路設計段階でこれを考慮することは、費用対性能などの点で有意義である。
【0016】
前記レイアウト制約情報は、例えば回路素子の一つである配線を銅配線にするかアルミニウム配線にするかを選択的に指定させる配線選択情報である。銅配線は微細化への対応性に優れるが高価であり、アルミニウム配線は安価であるが微細化への対応性は劣る。
【0017】
前記レイアウト制約情報は、例えば高耐圧バイポーラトランジスタのベース表面パターンに多角形を採用するか円形を採用するかを選択的に指定させるベースパターン選択情報である。8角形などの多角形パターンは角に電極集中を生じ特性が悪化することも予想される。これを改善するには円形パターンを採用すればよいが、曲線も用いられるのでマスクパターンを描画するためのマスク変換のデータ処理時間が長くなる。
【0018】
前記レイアウト制約情報は、ペア性が要求される回路素子上のパターンに対してアンバランスを許容するかダミーパターンを配置してバランスさせるかを選択的に指定させるダミーパターン選択情報である。半導体集積回路における封止樹脂やファイナルパッシベーション膜等に起因する半導体チップの応力・歪み状態は回路に電気的な影響を与える。層間膜の応力により、デバイス活性領域に歪が発生し、禁制帯幅縮小やキャリア移動の変化が発生して、コレクタ電流を変化させる。このことから、デバイス上の配線については、配線レイアウトパターンにより特性差が発生するので、例えばΔVBE(ベース・エミッタ電圧誤差)要求精度が1mV程度のトランジスタは、応力による効果を考慮して、隣接トランジスタ上の配線が同等になるようにレイアウトすることが望ましい。
【0019】
〔2〕半導体集積回路に搭載するアナログ回路の回路設計情報を提供する方法は、アナログ回路を指定する情報を受領する第1処理と、前第1処理で受領した情報により指定されるアナログ回路の回路設計情報を提供する第2処理とを含む。前記第2処理で提供される回路設計情報は、所定のアナログ回路を構成する回路素子の接続を定義する回路接続情報、回路シミュレーションに利用される回路素子のモデルパラメータ、及び前記アナログ回路の評価用入力波形を定義する評価回路情報を含む。
【0020】
例えばIPベンダーなどによって上記アナログ回路の回路設計情報がファブレス又は半導体集積回路製造メーカーの設計部門に提供されることにより、アナログ回路の設計効率もしくは開発効率が向上する。ソフトIP情報化されたアナログ回路が流通可能になる。
【0021】
本発明の具体的な形態として、回路設計情報の追加要求を受領する第3処理と、前記第3処理で受領した追加要求に応答して、前記アナログ回路の回路素子定数を最適化するための指標を与える回路最適化情報を提供する第4処理とを更に含む。回路設計情報を利用する側の技術力の差に着目すれば、回路最適化情報のような必要最低限以上の回路設計情報は必要に応じて有償で供給するのがよい。
【0022】
前記回路最適化情報は、例えばアナログ回路の波形評価条件情報である。別の回路最適化情報は、最適化すべき対象回路素子を特定する対象素子情報である
〔3〕本発明に係る、アナログ回路を搭載した半導体集積回路の製造方法は、半導体集積回路の設計を行う設計処理と、設計処理で生成された設計データに基づいて半導体チップ上に半導体集積回路を作製する作製処理とを含む。前記設計処理は、回路素子の接続を定義する回路接続情報によって規定されるアナログ回路に対し、評価回路情報で特定されるアナログ回路の評価用入力波形と回路素子のモデルパラメータとを用いた回路シミュレーションを行って回路素子定数を最適化する処理を含む。
【0023】
前記設計処理において、前記回路素子定数を最適化するために回路素子の特性バラツキの指標を与えるバラツキ情報を用いるのが望ましい。バラツキ情報は、半導体集積回路製造メーカの製造部門又はファブから入手する。バラツキ情報を参考にすることにより回路素子の特性バラツキを考慮したデバイス性能から動作マージンの設計を行うことができる。バラツキ情報を指標に回路素子のモデルパラメータを選定すれば、回路シミュレーションによって回路性能上のワースト条件の抽出も可能になる。
【0024】
前記設計処理において、前記回路素子定数を最適化するための指標となる回路最適化情報として、アナログ回路の波形評価条件情報、更には、最適化すべき対象回路素子を特定する対象素子情報を用いることが望ましい。
【0025】
本発明の具体的な形態として、前記設計処理は、前記回路素子定数を最適化する処理とを経たアナログ回路に対してレイアウト設計を行う処理を含み、レイアウト設計処理では、回路設計処理で生成された設計データに基づいて、配線を銅配線にするかアルミニウム配線にするかが選択される。また、別の形態として、前記レイアウト設計処理では、回路設計処理で生成された設計データに基づいて、高耐圧バイポーラトランジスタのベース表面パターンに多角形を採用するか円形を採用するかが選択される。更に別の形態として、前記レイアウト設計処理では、回路設計処理で生成された設計データに基づいて、ペア性が要求される回路素子上のパターンに対してアンバランスを許容するかダミーパターンを配置してバランスさせるかが選択される。
【0026】
【発明の実施の形態】
図1にはアナログ回路再利用システムに利用される回路設計情報とツールプログラムが例示される。アナログ回路再利用システムを構成するハードウェアは例えばエンジニアリングワークステーションとされる。開発すべき半導体集積回路に対してはシステム設計が行われ、それを構成する回路モジュールに対して必要な回路仕様が決定されている。
【0027】
アナログ回路再利用システムに利用される回路設計情報について説明する。アナログ回路再利用システムには、開発すべき回路モジュールであるアナログ回路の回路仕様1が与えられる。この回路仕様1を満足させるために採用するアナログ回路の構成を特定する情報は回路接続情報2であり、例えばアナログHDLで記述された機能記述データ、或いは回路素子シンボルを用いた回路図データ及び、回路図データを基にした接続情報で与えられる。
【0028】
回路設計において、前記回路素子定数を最適化するために回路素子の特性バラツキの指標を与えるバラツキ情報3を用いるのが望ましい。バラツキ情報3は、後述するように半導体集積回路製造メーカの製造部門又はファブからプロセス条件の一つとして入手する。図2にはバラツキ情報3の一例が示される。例えば素子特性を決定する閾値電圧Vthとドレイン・ソース電流Idsの平均値、標準偏差、測定最小値、測定最大値等によってバラツキ情報が構成される。バラツキ情報3を利用することにより、回路素子の特性バラツキを考慮したデバイス性能から動作マージンの設計を行うことができる。回路シミュレーションによって回路性能上のワースト条件の抽出も可能になる。
【0029】
回路設計における回路素子定数を最適化するための指標となる回路最適化情報4が用意されている。回路最適化情報4による最適化の指標を参考にすることにより、プロセス条件やバイアス状態等に影響され易いアナログ回路の回路定数の最適化が容易になる。
【0030】
前記回路最適化情報4は、例えばアナログ回路の波形評価条件情報を含む。例えばアナログ回路の性能を出すために必要な出力波形の条件、或いは中間ノードの電圧条件などである。前記回路最適化情報4は更に、最適化すべき対象回路素子を特定する対象素子情報を含む。所期の性能を得るためにキーポイントになる回路素子が存在する場合にはそれが明らかにされることにより、当該素子性能が劣化する要因、例えばノイズやペア回路のアンバランスなどを排除する回路的又はプロセス的な手段を講ずる途を考慮することが可能になる。その他に、出力電圧もしくは出力波形の最適条件等が与えられる。
【0031】
回路設計の評価を行う回路シミュレーションでは、回路素子の特性を素子モデルにおけるモデルパラメータ5で表す。シミュレーションにおけるアナログ回路への入力波形は評価回路情報6が特定する。評価回路情報6は、アナログ回路の評価用入力波形を例えば回路記述によって定義する。評価回路情報6は例えば前記アナログ回路の信号入力やバイアス入力を規定する前段回路の構成を特定してその入力波形を定義する。言語記述によって直接入力波形を定義するのは難しい場合が有るからである。
【0032】
回路設計情報としてその他にレイアウト制約情報7を利用する。レイアウト制約情報7はレイアウト条件を予め特定する情報である。このレイアウト制約情報7が回路の動作精度に影響する場合が往々にあり、回路設計段階でこれを考慮することは、費用対性能などの点で有意義である。
【0033】
前記レイアウト制約情報7は、例えば回路素子の一つである配線を銅配線にするかアルミニウム配線にするかを選択的に指定させる配線選択情報である。銅配線は微細化への対応性に優れるが高価であり、アルミニウム配線は安価であるが微細化への対応性は劣る。
【0034】
別のレイアウト制約情報7は、例えば高耐圧バイポーラトランジスタのベース表面パターンに、図3の多角形を採用するかの円形を採用するかを選択的に指定させるベースパターン選択情報である。図3にはベース表面パターンに多角形を採用したバイポーラトランジスタの平面レイアウトが例示される。8角形などの多角形パターンは角に電極集中を生じ特性が悪化することも予想される。これを改善するには円形パターンを採用すればよいが、曲線も用いられるのでマスクパターンを描画するためのマスク変換のデータ処理時間が長くなる。
【0035】
更に別のレイアウト制約情報7は、ペア性が要求される回路素子上のパターンに対してアンバランスを許容するかダミーパターンを配置してバランスさせるかを選択的に指定させるダミーパターン選択情報である。半導体集積回路における封止樹脂やファイナルパッシベーション膜等に起因する半導体チップの応力・歪み状態は回路に電気的な影響を与える。例えば層間膜の応力により、デバイス活性領域に歪が発生し、禁制帯幅縮小やキャリア移動の変化が発生して、コレクタ電流を変化させる。このことから、デバイス上の配線については、配線レイアウトパターンにより特性差が発生するので、ΔVBE要求精度が1mV程度のトランジスタは、応力による効果を考慮して、隣接トランジスタ上の配線が同等になるようにレイアウトする。具体的には、トランジスタの配線が同等になるようにするために、トランジスタ上に配線を通す場合、同層に作ってダミー配線に接続するか、下層で作ったダミー配線に接続する。更に、ダミー配線は、トランジスタ毎に同位置になるように配置する。ΔVBE精度が、1mVより大きくても問題無い場合には、低精度とし、ダミーパターンを設けるに及ばない。
【0036】
その他のレイアウト制約情報7には、回路素子の隣接配置に関する制約情報、幅太配線指示の制約である。前者は回路素子の電位的又は電流的な相互干渉を排除するための制約、後者は電源系ノイズ対策等を講ずるための制約である。
【0037】
アナログ回路再利用システムに利用されるツールプログラムは、機能的には回路定数最適化プログラム10及びレイアウトプログラム11に大別される。回路定数最適化プログラム10は、回路シミュレーションプログラムであり、例えば、AnalogArtist、Spectre等の市販のCADENCE(R)ベースツールを利用することができる。レイアウトプログラム11としてはCADENCE(R)ベースツールの一つであるVirtuoso−XL等の自動レイアウトプログラム、そして同じくCADENCE(R)ベースツールの一つであるAssura等のレイアウト検証プログラムを利用することができる。
【0038】
前記回路接続情報2、回路最適化情報4、モデルパラメータ5、評価回路情報6及びレイアウト制約情報7は、汎用回路設計情報としてのソフトIP情報として提供される回路設計情報とされる。ソフトIP情報は図4に例示される通信用半導体集積回路(LSI)においてアナログ回路であるブルートゥース回路に含まれるアナログアンプ(AMP)のような要素回路のレベルであってもよいし、それよりも回路規模の大きなブルートゥース回路のような回路モジュールのレベルであってもよい。回路モジュールのようなレベルのソフトIP情報は、要素回路のレベルのソフトIP情報の集合として位置付けられる。図4の入力波形inは、対応する評価回路情報によって特定される波形を例示している。図4の出力波形out,/outは、波形評価条件を満足する波形を例示している。例えば図4の半導体集積回路(LSI)を開発するとき、メモリ及びベースバンド部はディジタルのソフトIP情報を用いて設計することができる。アナログ信号処理部におけるブルートゥース回路、高周波部及びパワーアンプはアナログ回路のソフトIP情報を用いて設計することができる。
【0039】
前記ソフトIP情報の提供媒体は、例えば図5に例示されるように、コンピュータ読取り可能な記録媒体15、或いはインターネットなどのネットワーク16とされる。記録媒体15は、例えばコンピュータ17のディスクドライブ18で光学的に読取り可能なCD−ROM(コンパクト・ディスク−リード・オンリ・メモリ)、CD−RW、DVD−ROM(ディジタル・ビデオ・ディスク−ROM)、DVD−RAM(ディジタル・ビデオ・ディスク−ランダム・アクセス・メモリ)等とされる。或は、コンピュータ17に内蔵又は外付けされるIDE(インテグレーテッド・ディスク・エレクトロニクス)又はATAPI(ATアタッチメント・パケット・インタフェース)などのインタフェースを介して接続されるハードディスク装置の磁気ディスク、PCカードに代表される各種規格のフラッシュメモリカード、フレキシブルディスク、磁気テープであってよい。
【0040】
図5にはソフトIP情報を利用した半導体集積回路の開発及び製造形態の一例が示される。ソフトIP情報の提供主体は図5の例ではIPベンダ20とされる。半導体集積回路の開発はファブレス21が行い、ファブレスが開発した半導体集積回路の製造はファブ22に委託される。IPベンダ20はソフトIP情報などの各種IP情報の販売主体である。ファブレス21は半導体集積回路の製造部門を持たない半導体集積回路の開発主体である。ファブ22は半導体集積回路の製造委託を受ける製造主体である。ファブレス21は、開発すべき半導体集積回路に搭載するアナログ回路などのソフトIP情報をIPベンダ20から購入する。ファブレス21は、開発すべき半導体集積回路のシステム設計、回路設計及びレイアウト設計を経て、マスクパターンデータを生成する。この設計過程でIPベンダ20から購入したソフトIP情報などを利用する。アナログ回路のソフトIP情報には前記回路接続情報2、回路最適化情報4、モデルパラメータ5、評価回路情報6及びレイアウト制約情報7が含まれている。アナログ回路のソフトIP情報を活用するときは、製造委託を行うファブ22の製造能力に負うプロセス条件を受取る。受取るプロセス条件には前記バラツキ情報3が含まれる。
【0041】
図6には前記ソフトIP情報を用いて半導体集積回路を製造する方法が示される。アナログ回路を搭載した半導体集積回路の製造方法は、半導体集積回路の設計を行う設計処理S1と、設計処理で生成された設計データに基づいて半導体チップ上に半導体集積回路を作製する作製処理S2に大別される。
【0042】
設計処理は回路図データ入力処理S10、回路設計S11、及びレイアウト設計S12によって構成される。回路図データ入力処理S10では回路接続情報2を入力する。
【0043】
回路設計S11ではモデルパラメータ5、回路検証ルール、回路最適化情報4、評価回路情報6、レイアウト制約情報7、及びバラツキ情報3を用いることにより、回路素子の接続を定義する回路接続情報によって規定されるアナログ回路に対し、評価回路情報で特定されるアナログ回路の評価用入力波形と回路素子のモデルパラメータとを用いた回路シミュレーションを行って回路素子定数を最適化する処理を行う。バラツキ情報は、半導体集積回路製造メーカの製造部門又はファブから入手する。バラツキ情報を参考にすることにより回路素子の特性バラツキを考慮したデバイス性能から動作マージンの設計を行うことができる。バラツキ情報を指標に回路素子のモデルパラメータを選定すれば、回路シミュレーションによって回路性能上のワースト条件の抽出も可能になる。
【0044】
レイアウト設計S12では回路設計された設計データ、レイアウト制約情報7、及びレイアウト検証ルール等に基づいて、アナログ回路等のレイアウトが決定され、それに基づいて半導体集積回路のマスクパターンデータが生成される。このレイアウト設計では、回路設計で生成された設計データに基づいて、配線を銅配線にするかアルミニウム配線にするかが選択される。また、前記回路設計データに基づいて、高耐圧バイポーラトランジスタのベース表面パターンに多角形を採用するか円形を採用するかが選択される。更に、前記回路設計データに基づいて、ペア性が要求される回路素子上のパターンに対してアンバランスを許容するかダミーパターンを配置してバランスさせるかが選択される。
【0045】
ウェーハプロセスでは単結晶シリコンなどのウェーハ上に例えばCMOS集積回路製造技術などによって前記マスクパターンデータに従った回路パターンが形成される。回路パターンが形成されたウェーハに対してテスト、選別、救済、ダイシングなどが行なわれて半導体チップもしくはペレットが形成される。半導体チップは組み立て工程でワイヤーボンディングや樹脂封止等に処理を経て完成される。
【0046】
尚、アナログ・ディジタル混載集積回路を製造する場合にはディジタル回路のソフトIP情報を用いてディジタル回路部分を回路設計すればよい。その場合には論理記述データから論理回路合成を行って回路設計が可能であり、シンボルライブラリや論理セル機能情報などを併せて利用すればよい。
【0047】
以上より明らかなように、目的とするアナログ回路の回路設計に利用できる回路設計情報2,4,5,6,7を記録媒体15を介して容易に入手することができる。入手した回路設計情報を利用してアナログ回路の回路設計を行う時は、回路素子の接続を定義する回路接続情報2によって規定されるアナログ回路に対し、評価回路情報6で特定されるアナログ回路の評価用入力波形と回路素子のモデルパラメータとを用いた回路シミュレーションを行って回路素子定数を最適化することが可能になる。これにより、アナログ回路の設計効率もしくは開発効率を向上させることができる。
【0048】
更に、アナログ回路の回路素子定数を最適化するための指標となる回路最適化情報4を参考にすることにより、プロセス条件やバイアス状態等に影響され易いアナログ回路の回路定数の最適化が更に容易になる。この点において、アナログ回路のソフトIP情報化による汎用利用に資することができる。特に、最適化すべき対象回路素子を特定する対象素子情報等の回路最適化情報を利用する場合には、所期の性能を得るためにキーポイントになる回路素子が存在する場合にはそれが明らかにされることにより、当該素子性能が劣化する要因、例えばノイズやペア回路のアンバランスなどを排除する回路的又はプロセス的な手段を講ずる途を考慮することが可能になる。
【0049】
レイアウト制約が回路の動作精度に影響する場合が往々にあり、回路設計段階でレイアウト制約情報7によるレイアウト制約を考慮することは、費用対性能などの点で有意義である。
【0050】
上記より、アナログ回路のソフトIP情報の流通が可能になる。IPベンダーなどによって上記アナログ回路の回路設計情報がファブレス又は半導体集積回路製造メーカーの設計部門に提供されることにより、アナログ回路の設計効率もしくは開発効率を向上させることができる。
【0051】
回路設計において、前記回路素子定数を最適化するために回路素子の特性バラツキの指標を与えるバラツキ情報を半導体集積回路製造メーカの製造部門又はファブから入手し、これを参考にすることにより回路素子の特性バラツキを考慮したデバイス性能から動作マージンの設計を行うことができる。バラツキ情報を指標に回路素子のモデルパラメータを選定すれば、回路シミュレーションによって回路性能上のワースト条件の抽出も可能になる。
【0052】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【0053】
例えば、ソフトIP情報を利用した半導体集積回路の開発及び製造形態は図5に限定されない。図5の情報のやりとりは半導体集積回路製造メーカの各部門で行う場合であってもよい。また、バラツキ情報は直接ファブ又は半導体集積回路製造メーカから受領することに限定されず、間接的にIPベンダを介して受領する事も可能である。その場合にはバラツキ情報をソフトIP情報に含めてもよい。このバラツキ情報をソフトIP情報の一部として提供する場合には、ユーザからの要求にしたがって有償にて提供するオプション情報としてよい。
【0054】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【0055】
すなわち、アナログ回路をソフトIP情報化して汎用利用可能にすることができる。また、アナログ回路の設計効率もしくは開発効率を向上させることができる。
【図面の簡単な説明】
【図1】アナログ回路再利用システムに利用される回路設計情報とツールプログラムを例示する説明図である。
【図2】バラツキ情報を例示する説明図である。
【図3】高耐圧バイポーラトランジスタのベース表面パターンに関する説明図である。
【図4】半導体集積回路に対するアナログ回路のソフトIP情報の位置付けを例示する説明図である。
【図5】ソフトIP情報を利用した半導体集積回路の開発及び製造形態を例示する説明図である。
【図6】ソフトIP情報を用いて半導体集積回路を製造する方法を例示するフローチャートである。
【符号の説明】
1 回路仕様
2 回路接続情報
3 バラツキ情報
4 回路最適化情報
5 モデルパラメータ
6 評価回路情報
7 レイアウト制約情報
10 回路定数最適化プログラム
11 レイアウトプログラム
15 記録媒体
16 ネットワーク
17 コンピュータ
20 IPベンダ
21 ファブレス
22 ファブ
Claims (19)
- 半導体集積回路に搭載するアナログ回路の回路設計情報をコンピュータ読取り可能に記録した記録媒体であって、
前記回路設計情報は、所定のアナログ回路を構成する回路素子の接続を定義する回路接続情報、回路シミュレーションに利用される回路素子のモデルパラメータ、及び前記アナログ回路の評価用入力波形を定義する評価回路情報を含むことを特徴とする回路設計情報の記録媒体。 - 前記回路設計情報は、前記アナログ回路の回路素子定数を最適化するための指標となる回路最適化情報を含むことを特徴とする請求項1記載の回路設計情報の記録媒体。
- 前記回路最適化情報は、前記アナログ回路の波形評価条件情報であることを特徴とする請求項2記載の回路設計情報の記録媒体。
- 前記回路最適化情報は、最適化すべき対象回路素子を特定する対象素子情報であることを特徴とする請求項2記載の回路設計情報の記録媒体。
- 前記回路設計情報は、レイアウト条件を予め特定するレイアウト制約情報を有することを特徴とする請求項1記載の回路設計情報の記録媒体。
- 前記レイアウト制約情報は、回路素子の一つである配線を銅配線にするかアルミニウム配線にするかを選択的に指定させる配線選択情報であることを特徴とする請求項5記載の回路設計情報の記録媒体。
- 前記レイアウト制約情報は、高耐圧バイポーラトランジスタのベース表面パターンに多角形を採用するか円形を採用するかを選択的に指定させるベースパターン選択情報であることを特徴とする請求項5記載の回路設計情報の記録媒体。
- 前記レイアウト制約情報は、ペア性が要求される回路素子上のパターンに対してアンバランスを許容するかダミーパターンを配置してバランスさせるかを選択的に指定させるダミーパターン選択情報であることを特徴とする請求項5記載の回路設計情報の記録媒体。
- 半導体集積回路に搭載するアナログ回路の回路設計情報を提供する方法であって、
アナログ回路を指定する情報を受領する第1処理と、前第1処理で受領した情報により指定されるアナログ回路の回路設計情報を提供する第2処理とを含み、
前記第2処理で提供される回路設計情報は、所定のアナログ回路を構成する回路素子の接続を定義する回路接続情報、回路シミュレーションに利用される回路素子のモデルパラメータ、及び前記アナログ回路の評価用入力波形を定義する評価回路情報を含むことを特徴とする回路設計情報の提供方法。 - 回路設計情報の追加要求を受領する第3処理と、前記第3処理で受領した追加要求に応答して、前記アナログ回路の回路素子定数を最適化するための指標となる回路最適化情報を提供する第4処理とを更に含むことを特徴とする請求項9記載の回路設計情報の提供方法。
- 前記回路最適化情報は、前記アナログ回路の波形評価条件情報であることを特徴とする請求項10記載の回路設計情報の提供方法。
- 前記回路最適化情報は、最適化すべき対象回路素子を特定する対象素子情報であることを特徴とする請求項10記載の回路設計情報の提供方法。
- アナログ回路を搭載した半導体集積回路の製造方法であって、半導体集積回路の設計を行う設計処理と、設計処理で生成された設計データに基づいて半導体チップ上に半導体集積回路を作製する作製処理とを含み、
前記設計処理は、回路素子の接続を定義する回路接続情報によって規定されるアナログ回路に対し、評価回路情報で特定されるアナログ回路の評価用入力波形と回路素子のモデルパラメータとを用いた回路シミュレーションを行って回路素子定数を最適化する処理を含むことを特徴とする半導体集積回路の製造方法。 - 前記回路素子定数を最適化するために、回路素子の特性バラツキの指標を与えるバラツキ情報を用いることを特徴とする請求項13記載の半導体集積回路の製造方法。
- 前記回路素子定数を最適化するための指標となる回路最適化情報として、前記アナログ回路の波形評価条件情報を用いることを特徴とする請求項13記載の半導体集積回路の製造方法。
- 前記回路素子定数を最適化するための指標となる回路最適化情報として、最適化すべき対象回路素子を特定する対象素子情報を用いることを特徴とする請求項13記載の半導体集積回路の製造方法。
- 前記設計処理は、前記回路素子定数を最適化する処理とを経たアナログ回路に対してレイアウト設計を行う処理を含み、レイアウト設計処理では、前記最適化処理を経たアナログ回路の設計データに基づいて、配線を銅配線にするかアルミニウム配線にするかが選択されることを特徴とする請求項13記載の半導体集積回路の製造方法。
- 前記設計処理は、前記回路素子定数を最適化する処理とを経たアナログ回路に対してレイアウト設計を行う処理を含み、レイアウト設計処理では、前記最適化処理を経たアナログ回路の設計データに基づいて、高耐圧バイポーラトランジスタのベース表面パターンに多角形を採用するか円形を採用するかが選択されることを特徴とする請求項13記載の半導体集積回路の製造方法。
- 前記設計処理は、前記回路素子定数を最適化する処理とを経たアナログ回路に対してレイアウト設計を行う処理を含み、レイアウト設計処理では、前記最適化処理を経たアナログ回路の設計データに基づいて、ペア性が要求される回路素子上のパターンに対してアンバランスを許容するかダミーパターンを配置してバランスさせるかが選択されることを特徴とする請求項13記載の半導体集積回路の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003205904A JP2005055960A (ja) | 2003-08-05 | 2003-08-05 | 回路設計情報の記録媒体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003205904A JP2005055960A (ja) | 2003-08-05 | 2003-08-05 | 回路設計情報の記録媒体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005055960A true JP2005055960A (ja) | 2005-03-03 |
Family
ID=34362951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003205904A Withdrawn JP2005055960A (ja) | 2003-08-05 | 2003-08-05 | 回路設計情報の記録媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005055960A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008276628A (ja) * | 2007-05-02 | 2008-11-13 | Sony Corp | 回路最適化情報管理装置およびその方法、並びにプログラム |
US8271921B2 (en) | 2009-09-25 | 2012-09-18 | Fujitsu Limited | Automatic circuit design technique using pareto optimal solutions |
US8578320B2 (en) | 2010-03-02 | 2013-11-05 | Fujitsu Limited | Automatic design support apparatus and method |
-
2003
- 2003-08-05 JP JP2003205904A patent/JP2005055960A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008276628A (ja) * | 2007-05-02 | 2008-11-13 | Sony Corp | 回路最適化情報管理装置およびその方法、並びにプログラム |
US8843863B2 (en) | 2007-05-02 | 2014-09-23 | Sony Corporation | Apparatus, method and computer program for managing circuit optimization information |
US8271921B2 (en) | 2009-09-25 | 2012-09-18 | Fujitsu Limited | Automatic circuit design technique using pareto optimal solutions |
US8578320B2 (en) | 2010-03-02 | 2013-11-05 | Fujitsu Limited | Automatic design support apparatus and method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Kahng et al. | VLSI physical design: from graph partitioning to timing closure | |
US7434183B2 (en) | Method and system for validating a hierarchical simulation database | |
US7739098B2 (en) | System and method for providing distributed static timing analysis with merged results | |
US20060109032A1 (en) | Method and apparatus for verifying semiconductor integrated circuits | |
US7451412B2 (en) | Speeding up timing analysis by reusing delays computed for isomorphic subcircuits | |
US7596775B2 (en) | Method for determining a standard cell for IC design | |
WO2010004666A1 (ja) | 半導体集積回路のマスクレイアウト検証方法 | |
TW201945836A (zh) | 產生積體電路布局的方法及系統 | |
JP2011526417A (ja) | ダミー・フィル構造、方法、ダミー・フィル形状発生器及び設計構造(スペーサ・フィル構造、デバイス変動を減少するための方法及び設計構造) | |
KR100340392B1 (ko) | 집적회로장치의제조방법및집적회로장치에대한논리검사방법 | |
JP2005055960A (ja) | 回路設計情報の記録媒体 | |
JP2018152567A (ja) | オンチップ粗遅延較正 | |
US20070028196A1 (en) | Resource estimation for design planning | |
TWI706319B (zh) | 估算系統、估算方法及非暫態電腦可讀取媒體 | |
KR102089083B1 (ko) | 회로 설계의 누설 전력을 조기에 추정하기 위한 시스템 및 방법 | |
TW201142639A (en) | Zone-based optimization framework | |
US6934919B2 (en) | Semiconductor device having embedded array | |
JP2798048B2 (ja) | 半導体集積回路の自動配置方法 | |
US20050235244A1 (en) | Process and apparatus for characterizing intellectual property for integration into an IC platform environment | |
Chi et al. | Performance-driven routing methodology with incremental placement refinement for analog layout design | |
JP2868009B1 (ja) | 遅延算出装置、遅延算出方法および遅延算出用プログラムを記録した記録媒体 | |
JPH06224300A (ja) | 半導体集積回路の設計方法および評価用半導体集積回路 | |
Wittmann et al. | Hot topic session: RF design technology for highly integrated communication systems | |
US11624777B2 (en) | Slew-load characterization | |
TWI839162B (zh) | 積體電路設計方法及系統 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061107 |