JP2005051690A - Ultrasonic array sensor and method of manufacturing the same - Google Patents

Ultrasonic array sensor and method of manufacturing the same Download PDF

Info

Publication number
JP2005051690A
JP2005051690A JP2003283850A JP2003283850A JP2005051690A JP 2005051690 A JP2005051690 A JP 2005051690A JP 2003283850 A JP2003283850 A JP 2003283850A JP 2003283850 A JP2003283850 A JP 2003283850A JP 2005051690 A JP2005051690 A JP 2005051690A
Authority
JP
Japan
Prior art keywords
insulating layer
array sensor
ultrasonic array
layer
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003283850A
Other languages
Japanese (ja)
Inventor
Yasushi Masaki
康史 正木
Xiong Si-Bei
四輩 熊
Kosaku Kitada
耕作 北田
Hiroshi Yamanaka
山中  浩
Koushi Aketo
甲志 明渡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2003283850A priority Critical patent/JP2005051690A/en
Publication of JP2005051690A publication Critical patent/JP2005051690A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To manufacture an ultrasonic array sensor having the small fluctuation of resonant frequencies at a low cost. <P>SOLUTION: The ultrasonic array sensor 1 is provided with a base 10 in which the insulating layer 21 of an oxidized film is formed on an upper main surface 11a, and a plurality of recesses 12 each opening toward a lower main surface 11b and having an insulating layer 21 as the bottom are formed on the base 10. A lower electrode 31 contacting the insulating layer 21, a piezoelectric film 41, and an upper electrode 51 are provided in this order from the insulating layer 21 side on regions corresponding to the plurality of recesses 12 on the insulating layer 21 of the base 10 respectively, thereby configuring a vibration detecting layer 40 to form a diaphragm having a uniform thickness. In this way, the ultrasonic array sensor 1 having the small fluctuation of resonant frequencies for each sensor element can be manufactured at a low cost by using a silicon substrate 11. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、超音波を検出する複数のセンサ素子が配列された超音波アレイセンサに関する。   The present invention relates to an ultrasonic array sensor in which a plurality of sensor elements for detecting ultrasonic waves are arranged.

対象物までの距離や対象物が位置する方向を特定するために、発信された超音波の対象物からの反射波を共振現象を利用して検出する複数のセンサ素子が配列された超音波アレイセンサの実用化が、近年、進められている。   An ultrasonic array in which a plurality of sensor elements are arranged to detect a reflected wave from a transmitted ultrasonic wave object using a resonance phenomenon in order to specify the distance to the object and the direction in which the object is located. The practical application of sensors has been promoted in recent years.

図1および図2は、従来の超音波アレイセンサ9(図2参照)が製造される様子を示す図である。従来の超音波アレイセンサ9を製造する際には、まず、図1に示すSOI(Silicon On Insulator)基板91が準備される。SOI基板91は、シリコン(Si)により形成されるベース層911、酸化シリコン(SiO)により形成されるボックス層912、および、シリコンにより形成される活性層913により構成される。SOI基板91の上側の主面91a上には、図2に示すように絶縁層92が形成され、絶縁層92上の複数の所定領域(センサ素子が形成される領域)において、下部電極931、圧電膜932および上部電極933からなる振動検出層93が形成される(但し、図2では1つのセンサ素子90のみを図示している。)。 1 and 2 are views showing a state in which a conventional ultrasonic array sensor 9 (see FIG. 2) is manufactured. When manufacturing the conventional ultrasonic array sensor 9, first, an SOI (Silicon On Insulator) substrate 91 shown in FIG. 1 is prepared. The SOI substrate 91 includes a base layer 911 formed of silicon (Si), a box layer 912 formed of silicon oxide (SiO 2 ), and an active layer 913 formed of silicon. As shown in FIG. 2, an insulating layer 92 is formed on the upper main surface 91a of the SOI substrate 91. In a plurality of predetermined regions (regions where sensor elements are formed) on the insulating layer 92, lower electrodes 931, A vibration detection layer 93 including the piezoelectric film 932 and the upper electrode 933 is formed (however, only one sensor element 90 is shown in FIG. 2).

続いて、SOI基板91の下側の主面91b上に対してエッチングを施すことにより複数の凹部910が形成される。このとき、ボックス層912はほとんどエッチングされないため、エッチングの進行を止めるエッチングストップ層としての役割を果たし、凹部910が深さ方向に精度よく形成される(すなわち、ベース層911がその厚みだけエッチングされ、エッチングのばらつきが防止される。)。   Subsequently, a plurality of recesses 910 are formed by etching the lower main surface 91 b of the SOI substrate 91. At this time, since the box layer 912 is hardly etched, it serves as an etching stop layer that stops the progress of the etching, and the concave portion 910 is accurately formed in the depth direction (that is, the base layer 911 is etched by its thickness). Etching variation is prevented.)

このようにして製造された超音波アレイセンサ9では、各凹部910の底面の部分がダイアフラム部を構成し、ダイアフラム部が自己の共振周波数の超音波を受けて共振することにより、電極931,933間に電位差が生じ、電気信号が出力される。   In the ultrasonic array sensor 9 manufactured in this manner, the bottom portion of each recess 910 forms a diaphragm portion, and the diaphragm portion receives and resonates with ultrasonic waves of its own resonance frequency, so that the electrodes 931 and 933 are resonated. A potential difference is generated between them, and an electric signal is output.

なお、非特許文献1では、ゾルゲル法により形成されるPZT(ジルコン酸チタン酸鉛)薄膜を圧電膜として用いた超音波アレイセンサの構造や製造プロセスについて開示されている。
堅田、外6名,「PZT薄膜を用いたアレイ型超音波マイクロセンサ」,研究会資料,フィジカルセンサ研究会,平成12年12月20日,PHS−00−21,p.219−222
Non-Patent Document 1 discloses the structure and manufacturing process of an ultrasonic array sensor using a PZT (lead zirconate titanate) thin film formed by a sol-gel method as a piezoelectric film.
Katata and 6 others, "Array-type ultrasonic microsensor using PZT thin film", Study Group Material, Physical Sensor Study Group, December 20, 2000, PHS-00-21, p. 219-222

一般的に、SOI基板はシリコンにより形成される基板(以下、「シリコン基板」という。)の表面を酸化させ、その上に他のシリコン基板を張り合わせた後、一方のシリコン基板を研磨して薄くすることにより作製される。ところが、加工ばらつきによりSOI基板内(または、基板間)の活性層の厚さがばらつくため、製造された超音波アレイセンサのダイアフラム部の厚さもばらついてしまう。これにより、センサ素子間(または、超音波アレイセンサ間)でダイアフラム部の共振周波数に差が生じてしまい、超音波を精度よく検出できない恐れがある。   In general, an SOI substrate is formed by oxidizing the surface of a substrate formed of silicon (hereinafter referred to as a “silicon substrate”), and bonding another silicon substrate thereon, and then polishing one silicon substrate to make it thin. It is produced by doing. However, since the thickness of the active layer in the SOI substrate (or between the substrates) varies due to processing variations, the thickness of the diaphragm portion of the manufactured ultrasonic array sensor also varies. As a result, a difference occurs in the resonance frequency of the diaphragm portion between sensor elements (or between ultrasonic array sensors), and ultrasonic waves may not be detected accurately.

また、SOI基板は、一般的な基板と比較して高価であるため(例えば、シリコン基板の約10倍の価格)、超音波アレイセンサの製造コストも高くなってしまう。   Moreover, since the SOI substrate is more expensive than a general substrate (for example, about 10 times the price of a silicon substrate), the manufacturing cost of the ultrasonic array sensor is also increased.

本発明は上記課題に鑑みなされたものであり、共振周波数のばらつきが小さい超音波アレイセンサを低コストにて製造することを目的としている。   The present invention has been made in view of the above problems, and an object of the present invention is to manufacture an ultrasonic array sensor with a small variation in resonance frequency at low cost.

請求項1に記載の発明は、超音波を検出する複数のセンサ素子が配列された超音波アレイセンサの製造方法であって、a)シリコン基板の一の主面上に絶縁性を有するエッチングストップ層を形成する工程と、b)前記エッチングストップ層上の少なくとも複数の素子形成領域において、前記エッチングストップ層側から順に、下部電極、圧電膜および上部電極を形成する工程と、c)前記複数の素子形成領域に対応する前記シリコン基板の他の主面上の複数の領域において、前記エッチングストップ層に至るまでエッチングを行うことにより複数の凹部を形成する工程とを備える。   The invention according to claim 1 is a method of manufacturing an ultrasonic array sensor in which a plurality of sensor elements for detecting ultrasonic waves are arranged, and a) an etching stop having insulation on one main surface of a silicon substrate. Forming a layer; b) forming a lower electrode, a piezoelectric film and an upper electrode in order from the etching stop layer side in at least a plurality of element formation regions on the etching stop layer; c) Forming a plurality of recesses by performing etching up to the etching stop layer in a plurality of regions on the other main surface of the silicon substrate corresponding to the element formation region.

請求項2に記載の発明は、請求項1に記載の超音波アレイセンサの製造方法であって、前記工程a)において、前記シリコン基板の前記一の主面に熱酸化による酸化膜が前記エッチングストップ層として形成され、前記工程a)と前記工程b)との間に、前記酸化膜上に酸化膜を追加形成する工程をさらに備える。   The invention according to claim 2 is the method of manufacturing the ultrasonic array sensor according to claim 1, wherein in the step a), an oxide film formed by thermal oxidation is etched on the one main surface of the silicon substrate. A step of forming an additional oxide film on the oxide film is further provided between the step a) and the step b).

請求項3に記載の発明は、請求項1に記載の超音波アレイセンサの製造方法であって、前記工程a)において、前記シリコン基板の前記一の主面に窒化膜が前記エッチングストップ層として形成され、前記工程c)において、水酸化カリウム水溶液によりエッチングが行われる。   A third aspect of the present invention is the method of manufacturing the ultrasonic array sensor according to the first aspect, wherein in the step a), a nitride film is formed as the etching stop layer on the one main surface of the silicon substrate. In step c), etching is performed with an aqueous potassium hydroxide solution.

請求項4に記載の発明は、請求項1に記載の超音波アレイセンサの製造方法であって、前記工程a)と前記工程b)との間に、前記エッチングストップ層上にポリシリコン層を形成する工程と、前記ポリシリコン層上に絶縁層を形成する工程とをさらに備える。   The invention according to claim 4 is the method for manufacturing the ultrasonic array sensor according to claim 1, wherein a polysilicon layer is formed on the etching stop layer between the step a) and the step b). And a step of forming an insulating layer on the polysilicon layer.

請求項5に記載の発明は、超音波を検出する複数のセンサ素子が配列された超音波アレイセンサであって、シリコン基板の一の主面上に酸化膜または窒化膜の絶縁層を形成した基板であり、他の主面に向かって開口するとともに前記絶縁層を底部とする複数の凹部を有するベース部と、前記絶縁層上の少なくとも前記複数の凹部に対応する領域において、前記絶縁層から順に、前記絶縁層に接する下部電極、圧電膜および上部電極を有する振動検出層とを備える。   The invention according to claim 5 is an ultrasonic array sensor in which a plurality of sensor elements for detecting ultrasonic waves are arranged, wherein an insulating layer of an oxide film or a nitride film is formed on one main surface of a silicon substrate. A base portion having a plurality of recesses opening toward another main surface and having the insulating layer as a bottom, and at least a region on the insulating layer corresponding to the plurality of recesses from the insulating layer; A vibration detection layer having a lower electrode, a piezoelectric film, and an upper electrode in contact with the insulating layer is sequentially provided.

請求項6に記載の発明は、超音波を検出する複数のセンサ素子が配列された超音波アレイセンサであって、シリコン基板の一の主面上に酸化膜または窒化膜の絶縁層を形成した基板であり、他の主面に向かって開口するとともに前記絶縁層を底部とする複数の凹部を有するベース部と、前記絶縁層上に前記絶縁層側から順に形成されたポリシリコン層およびもう1つの絶縁層と、前記もう1つの絶縁層上の少なくとも前記複数の凹部に対応する領域において、前記もう1つの絶縁層から順に、下部電極、圧電膜および上部電極を有する振動検出層とを備える。   The invention according to claim 6 is an ultrasonic array sensor in which a plurality of sensor elements for detecting ultrasonic waves are arranged, and an oxide film or a nitride film insulating layer is formed on one main surface of a silicon substrate. A base portion having a plurality of recesses opening toward another main surface and having the insulating layer as a bottom portion; a polysilicon layer formed on the insulating layer in order from the insulating layer side; and another one And a vibration detection layer having a lower electrode, a piezoelectric film, and an upper electrode in that order from the other insulating layer in a region corresponding to at least the plurality of recesses on the other insulating layer.

本発明によれば、シリコン基板を利用して共振周波数のばらつきが小さい超音波アレイセンサを低コストにて製造することができる。   According to the present invention, an ultrasonic array sensor having a small variation in resonance frequency can be manufactured at low cost using a silicon substrate.

また、請求項2、4および6の発明では、超音波アレイセンサの耐環境性を増すことができる。   In the inventions of claims 2, 4 and 6, the environmental resistance of the ultrasonic array sensor can be increased.

図3は、本発明の第1の実施の形態に係る超音波アレイセンサ1を示す縦断面図である。超音波アレイセンサ1は、超音波を検出する複数のセンサ素子が配列されたものであり、図3では、1つのセンサ素子100のみを図示している。実際には、センサ素子100は紙面の左右方向および紙面に垂直な方向に複数配列される。また、図3では図示の便宜上、薄膜部分を厚く強調して示している。   FIG. 3 is a longitudinal sectional view showing the ultrasonic array sensor 1 according to the first embodiment of the present invention. The ultrasonic array sensor 1 includes a plurality of sensor elements that detect ultrasonic waves. FIG. 3 shows only one sensor element 100. Actually, a plurality of sensor elements 100 are arranged in the left-right direction and the direction perpendicular to the paper surface. Further, in FIG. 3, for convenience of illustration, the thin film portion is shown with a strong emphasis.

図3に示す超音波アレイセンサ1は、シリコン基板11の上側の主面11a上に酸化膜の絶縁層21(例えば、酸化シリコン(SiO)により形成される層であり、以下、「酸化膜21」とも呼ぶ。)が形成された基板であるベース部10を備える。ただし、以下の説明では下側の主面に形成された酸化膜も含めてベース部10と呼ぶ。ベース部10には下側の主面11bに向かって開口するとともに絶縁層21を底部とする複数の凹部12(例えば、上底が350μm、下底が700μmの台形の断面形状を有する凹部)が形成される。1つの凹部12は1つのセンサ素子100に対応し、図3では1つの凹部12のみが図示されている。 The ultrasonic array sensor 1 shown in FIG. 3 is a layer formed of an insulating layer 21 (for example, silicon oxide (SiO 2 )) of an oxide film on the upper main surface 11 a of the silicon substrate 11. 21 ”.) Is provided. The base portion 10 is a substrate on which is formed. However, in the following description, the oxide film formed on the lower main surface is also referred to as the base portion 10. The base 10 has a plurality of recesses 12 (for example, recesses having a trapezoidal cross-sectional shape with an upper base of 350 μm and a lower base of 700 μm) that open toward the lower main surface 11b and have the insulating layer 21 as a bottom. It is formed. One recess 12 corresponds to one sensor element 100, and only one recess 12 is shown in FIG.

ベース部10の絶縁層21上において複数の凹部12にそれぞれ対応する領域(すなわち、複数の凹部12の真上の領域)には、絶縁層21側から順に、主として白金(Pt)により形成されるとともに絶縁層21に接する下部電極31(正確には、絶縁層21側からチタン(Ti)により形成される層と白金により形成される層とが積層されている。)、PZTにより形成される圧電膜41、および、白金により形成される上部電極51が設けられ、下部電極31、圧電膜41および上部電極51により振動を電圧として検出する振動検出層40が構成される。下部電極31は配向性をもってPZTを成膜する観点から白金であることが好ましく、圧電膜41がZnO(酸化亜鉛)により形成される場合も下部電極31が白金であることが好ましいと確認されている。なお、圧電膜41がPVDF(ポリフッ化ビニリデン)等の樹脂である場合には下部電極31は白金である必要はない。上部電極51も必ずしも白金により形成される必要はなく、金やアルミニウム等の他の導体により形成されてよい。   The regions corresponding to the plurality of recesses 12 on the insulating layer 21 of the base portion 10 (that is, the regions directly above the plurality of recesses 12) are mainly formed of platinum (Pt) in this order from the insulating layer 21 side. A lower electrode 31 in contact with the insulating layer 21 (precisely, a layer formed of titanium (Ti) and a layer formed of platinum are laminated from the insulating layer 21 side), a piezoelectric formed of PZT. A film 41 and an upper electrode 51 formed of platinum are provided, and the vibration detection layer 40 that detects vibration as a voltage is configured by the lower electrode 31, the piezoelectric film 41, and the upper electrode 51. The lower electrode 31 is preferably platinum from the viewpoint of forming a PZT film with orientation, and it is confirmed that the lower electrode 31 is preferably platinum even when the piezoelectric film 41 is formed of ZnO (zinc oxide). Yes. When the piezoelectric film 41 is a resin such as PVDF (polyvinylidene fluoride), the lower electrode 31 does not need to be platinum. The upper electrode 51 is not necessarily formed of platinum, and may be formed of another conductor such as gold or aluminum.

超音波アレイセンサ1では、各凹部12の底面(すなわち、絶縁層21により形成される面)から上側の絶縁層21、下部電極31、圧電膜41および上部電極51の部位が超音波を受けて振動する薄いダイアフラム部とされる。   In the ultrasonic array sensor 1, the portions of the upper insulating layer 21, the lower electrode 31, the piezoelectric film 41, and the upper electrode 51 receive ultrasonic waves from the bottom surface (that is, the surface formed by the insulating layer 21) of each recess 12. It is a thin diaphragm that vibrates.

超音波アレイセンサ1は、所定の周波数の超音波を発信する音源装置とともに利用される。例えば、各ダイアフラム部の共振周波数が100kHzの超音波アレイセンサ1に対して、音源装置から100kHzの超音波が発信され、対象物からの反射波を受けて各ダイアフラム部が共振することにより各センサ素子100から電気信号が出力される。そして、出力された複数の信号を解析することにより、対象物までの距離や対象物が位置する方向が特定される。   The ultrasonic array sensor 1 is used together with a sound source device that transmits ultrasonic waves of a predetermined frequency. For example, a 100 kHz ultrasonic wave is transmitted from the sound source device to the ultrasonic array sensor 1 having a resonance frequency of 100 kHz for each diaphragm part, and each diaphragm part resonates by receiving a reflected wave from an object. An electrical signal is output from the element 100. Then, by analyzing the plurality of output signals, the distance to the object and the direction in which the object is located are specified.

次に、上述の超音波アレイセンサ1を製造する方法について説明する。図4は、超音波アレイセンサ1の製造工程の流れを示す図である。   Next, a method for manufacturing the above-described ultrasonic array sensor 1 will be described. FIG. 4 is a diagram showing the flow of the manufacturing process of the ultrasonic array sensor 1.

超音波アレイセンサ1が製造される際には、まず、図5に示すシリコン基板11が準備される。図5に示すシリコン基板11は厚さが数百μmであり、アニール等の熱処理(例えば、酸素雰囲気中において1200度まで加熱処理)が施されることにより両主面11a,11cが酸化され、図6に示すように酸化シリコンにより形成される酸化膜21,22が、均一な厚さ(例えば、約1μm)にてそれぞれ形成される(ステップS11)。なお、主面11c側の酸化膜22は必要に応じて形成されるのみでもよい。   When the ultrasonic array sensor 1 is manufactured, first, a silicon substrate 11 shown in FIG. 5 is prepared. The silicon substrate 11 shown in FIG. 5 has a thickness of several hundred μm, and heat treatment such as annealing (for example, heat treatment up to 1200 degrees in an oxygen atmosphere) oxidizes both main surfaces 11a and 11c, As shown in FIG. 6, oxide films 21 and 22 made of silicon oxide are formed with a uniform thickness (for example, about 1 μm), respectively (step S11). The oxide film 22 on the main surface 11c side may be formed only if necessary.

続いて、主面11a(以下、「上面11a」とも呼ぶ。)側の酸化膜(絶縁層)21上に図7に示すように下部電極31(および、必要な配線パターン)が形成される(ステップS12)。下部電極31を形成する際には、まず、絶縁層21上にスパッタリングによりチタン(Ti)の膜が形成され、チタン膜上には白金の膜が形成される。なお、チタン膜は白金膜の密着性を向上させるための中間層としての役割を果たすものであるため、以下、チタン膜および白金膜を単に白金膜と呼ぶ。   Subsequently, a lower electrode 31 (and a necessary wiring pattern) is formed on the oxide film (insulating layer) 21 on the main surface 11a (hereinafter also referred to as “upper surface 11a”) side as shown in FIG. Step S12). When the lower electrode 31 is formed, first, a titanium (Ti) film is formed on the insulating layer 21 by sputtering, and a platinum film is formed on the titanium film. Since the titanium film serves as an intermediate layer for improving the adhesion of the platinum film, hereinafter, the titanium film and the platinum film are simply referred to as a platinum film.

図8は、白金膜が形成されたシリコン基板11の一部を例示する平面図である。白金膜上にはフォトリソグラフィ技術を利用してフォトレジストのパターンが形成される。すなわち、白金膜上にフォトレジストが塗布され、ステッパ等においてフォトレジスト上に所定のパターンが描画された後に、現像が施されフォトレジストのパターンが形成される。そして、イオンミリング装置等により白金膜がエッチング(ミリング)され、フォトレジストをシリコン基板11から除去することにより、下部電極31が形成される。   FIG. 8 is a plan view illustrating a part of the silicon substrate 11 on which the platinum film is formed. A photoresist pattern is formed on the platinum film using photolithography. That is, a photoresist is applied on the platinum film, a predetermined pattern is drawn on the photoresist by a stepper or the like, and then development is performed to form a photoresist pattern. Then, the platinum film is etched (milled) by an ion milling device or the like, and the photoresist is removed from the silicon substrate 11, whereby the lower electrode 31 is formed.

図9は、下部電極31が形成されたシリコン基板11の一部を例示する平面図である。図9では、シリコン基板11上には十字状に配列された複数の下部電極31が形成される。また、複数の下部電極31はそれぞれ配線32を介して離れた位置に配置される接続用電極33に連絡する。図9中において複数の下部電極31をそれぞれ含む二点鎖線にて示す矩形領域71は、以降の工程を経て製造される1つのセンサ素子の形成領域(以下、「素子形成領域」という。)であり、裏面側においては後述する工程により図3に示す凹部12が形成される領域となる。なお、本実施の形態で参照する縦断面図は簡略化されているため図9の平面図とは厳密には対応していない。   FIG. 9 is a plan view illustrating a part of the silicon substrate 11 on which the lower electrode 31 is formed. In FIG. 9, a plurality of lower electrodes 31 arranged in a cross shape are formed on the silicon substrate 11. Each of the plurality of lower electrodes 31 communicates with a connection electrode 33 that is disposed at a distant position via a wiring 32. In FIG. 9, a rectangular area 71 indicated by a two-dot chain line including each of the plurality of lower electrodes 31 is a formation area of one sensor element (hereinafter referred to as “element formation area”) manufactured through the following steps. Yes, on the back surface side, it becomes a region where the recess 12 shown in FIG. Note that the longitudinal sectional view referred to in this embodiment is simplified and therefore does not correspond exactly to the plan view of FIG.

図7に示す下部電極31が形成されると、図10に示すように圧電材料により形成される圧電膜41が下部電極31上に形成される(ステップS13)。具体的には、まず、ゾルゲル法によりシリコン基板11上の全面にPZT膜が形成される。このとき、下部電極31を形成する白金膜は配向性が良好であるため、少なくとも下部電極31上においては配向性の高いPZT膜が得られる。続いて、PZT膜上にフォトリソグラフィ技術を利用してフォトレジストによるパターンが形成され、ウエットエッチングが施されてPZT膜のフォトレジストに覆われていない部分が除去される。そして、フォトレジストがシリコン基板11から除去され、圧電膜41の形成が完了する。   When the lower electrode 31 shown in FIG. 7 is formed, a piezoelectric film 41 made of a piezoelectric material is formed on the lower electrode 31 as shown in FIG. 10 (step S13). Specifically, first, a PZT film is formed on the entire surface of the silicon substrate 11 by a sol-gel method. At this time, since the platinum film forming the lower electrode 31 has good orientation, a PZT film having high orientation is obtained at least on the lower electrode 31. Subsequently, a photoresist pattern is formed on the PZT film using photolithography, and wet etching is performed to remove a portion of the PZT film not covered with the photoresist. Then, the photoresist is removed from the silicon substrate 11, and the formation of the piezoelectric film 41 is completed.

図11は、圧電膜41が形成されたシリコン基板11の一部を例示する平面図であり、図9に対応する図である。また、図11では図9の下部電極31が占める矩形領域72(最終的にセンサ素子100のダイアフラム部となる領域である。)を破線により示している。図11に示すように、圧電膜41は全ての素子形成領域71を覆うようにして形成されており、圧電膜41には複数の接続用電極33にそれぞれ連続する複数のスルーホール42が設けられる。   FIG. 11 is a plan view illustrating a part of the silicon substrate 11 on which the piezoelectric film 41 is formed, and corresponds to FIG. Further, in FIG. 11, a rectangular region 72 (which is finally a diaphragm portion of the sensor element 100) occupied by the lower electrode 31 of FIG. 9 is indicated by a broken line. As shown in FIG. 11, the piezoelectric film 41 is formed so as to cover all the element formation regions 71, and the piezoelectric film 41 is provided with a plurality of through holes 42 that are respectively continuous with the plurality of connection electrodes 33. .

続いて、図10の圧電膜41上に、図12に示すように上部電極51が形成される(ステップS14)。上部電極51は、ステップS12における下部電極31と同様に、スパッタリングにより白金が全面成膜され、白金膜上に塗布されたフォトレジスト上に所定のパターンを描画して現像することにより、フォトレジストのパターンが形成される。そして、ミリングが施された後フォトレジストがシリコン基板11から除去されることにより上部電極51が形成され、下部電極31、圧電膜41および上部電極51による振動検出層40が所定の厚さにて均一に形成される。   Subsequently, the upper electrode 51 is formed on the piezoelectric film 41 of FIG. 10 as shown in FIG. 12 (step S14). In the same manner as the lower electrode 31 in step S12, the upper electrode 51 is formed by depositing platinum on the entire surface by sputtering, drawing a predetermined pattern on the photoresist applied on the platinum film, and developing the photoresist. A pattern is formed. After the milling, the photoresist is removed from the silicon substrate 11 to form the upper electrode 51, and the vibration detection layer 40 including the lower electrode 31, the piezoelectric film 41, and the upper electrode 51 has a predetermined thickness. Uniformly formed.

図13は、上部電極51が形成されたシリコン基板11の一部を例示する平面図であり、図9および図11に対応している。図13に示すように、圧電膜41上には十字状に配列されるとともに複数の素子形成領域71内の下部電極31上の領域72にそれぞれ位置する複数の上部電極51が形成されており、複数の上部電極51は十字状の配線52により、1つの接続用電極53へと連絡する。なお、上部電極51(並びに、配線52および接続用電極53)も下部電極31と同様に、チタン膜が中間層として設けられてもよい。   FIG. 13 is a plan view illustrating a part of the silicon substrate 11 on which the upper electrode 51 is formed, and corresponds to FIGS. 9 and 11. As shown in FIG. 13, a plurality of upper electrodes 51 are formed on the piezoelectric film 41 and arranged in a cross shape and located in regions 72 on the lower electrodes 31 in the plurality of element formation regions 71, respectively. The plurality of upper electrodes 51 communicate with one connection electrode 53 through a cross-shaped wiring 52. The upper electrode 51 (and the wiring 52 and the connection electrode 53) may also be provided with a titanium film as an intermediate layer, like the lower electrode 31.

図12に示す上部電極51が形成されると、酸化膜形成後のシリコン基板11の下側の主面11b(酸化膜22の表面を指し、以下、「下面11b」とも呼ぶ。)上においてフォトレジストのパターンが形成され、エッチング(例えば、フッ酸を利用したウエットエッチング)が施されることにより、下面11b上の複数の素子形成領域71に対応する複数の領域において酸化膜22の一部が除去される。   When the upper electrode 51 shown in FIG. 12 is formed, a photo is formed on the lower main surface 11b (referred to as the surface of the oxide film 22, hereinafter also referred to as “lower surface 11b”) of the silicon substrate 11 after the oxide film is formed. By forming a resist pattern and performing etching (for example, wet etching using hydrofluoric acid), a part of the oxide film 22 is formed in a plurality of regions corresponding to the plurality of element formation regions 71 on the lower surface 11b. Removed.

続いて、酸化膜22をエッチングマスクとしてTMAH(Tetramethylammonium Hydroxide)を用いてシリコン基板11に対して絶縁層21に至るまで異方性エッチングが施されることにより、図3に示すように下面11bに向かって開口するとともに絶縁層21を底部とする複数の凹部12が形成され、ダイアフラム部が形成される(ステップS15)。このとき、絶縁層21はTMAHによりほとんどエッチングされないため、エッチングの進行を止めるエッチングストップ層としての役割を果たし、凹部12が深さ方向に精度よく形成されるとともに、成膜により形成されたダイアフラム部が均一な厚さ(例えば、数μm)となる。また、シリコン基板11上に絶縁層21を形成した基板は凹部12が形成されることにより図3のベース部10となる。   Subsequently, anisotropic etching is performed on the silicon substrate 11 up to the insulating layer 21 using TMAH (Tetramethylammonium Hydroxide) using the oxide film 22 as an etching mask, thereby forming the lower surface 11b as shown in FIG. A plurality of recesses 12 opening toward the bottom and having the insulating layer 21 as a bottom are formed, and a diaphragm portion is formed (step S15). At this time, since the insulating layer 21 is hardly etched by TMAH, the insulating layer 21 serves as an etching stop layer that stops the progress of etching, and the concave portion 12 is accurately formed in the depth direction and the diaphragm portion formed by film formation. Becomes a uniform thickness (for example, several μm). Further, the substrate in which the insulating layer 21 is formed on the silicon substrate 11 becomes the base portion 10 in FIG.

そして、シリコン基板11は図13に示す大きさを単位とするダイに分割されて、図3に示す超音波アレイセンサ1が完成する。超音波アレイセンサ1は、例えば、所定の回路基板上に貼り付けられる。そして、複数の接続用電極33,53(図13参照)がそれぞれワイヤーボンディングにより金線を介して回路基板上の電極と接続され、超音波検出に利用される。接続用電極33,53上には適宜ポッティングが施される。   Then, the silicon substrate 11 is divided into dies having the size shown in FIG. 13 as a unit, and the ultrasonic array sensor 1 shown in FIG. 3 is completed. The ultrasonic array sensor 1 is attached on, for example, a predetermined circuit board. A plurality of connection electrodes 33 and 53 (see FIG. 13) are connected to electrodes on the circuit board through wire bonding by wire bonding, and are used for ultrasonic detection. Potting is appropriately performed on the connection electrodes 33 and 53.

以上のように、図3に示す超音波アレイセンサ1では、シリコン基板11の上面11a上に絶縁性を有するエッチングストップ層が形成され、エッチングストップ層上に振動検出層40を設けるとともに、シリコン基板11が下面11b(酸化膜22が存在しない場合は図5の主面11c)からエッチングストップ層に至るまでエッチングされることにより、均一な厚みのダイアフラム部が形成される。これにより、超音波アレイセンサ1の複数のセンサ素子100における共振周波数のばらつきを小さく抑えることができる。また、SOI基板と比較して安価なシリコン基板11を利用することにより超音波アレイセンサ1の製造コストを低減することができる。なお、下部電極31、圧電膜41および上部電極51は、絶縁層21上の少なくとも複数の凹部12に対応する領域(領域の一部でもよい。)に形成されるのであるならば、他の領域まで任意に広がっていてもよい。   As described above, in the ultrasonic array sensor 1 shown in FIG. 3, the etching stop layer having insulation is formed on the upper surface 11a of the silicon substrate 11, the vibration detection layer 40 is provided on the etching stop layer, and the silicon substrate 11 is etched from the lower surface 11b (main surface 11c in FIG. 5 when the oxide film 22 is not present) to the etching stop layer, so that a diaphragm portion having a uniform thickness is formed. Thereby, the dispersion | variation in the resonant frequency in the several sensor element 100 of the ultrasonic array sensor 1 can be suppressed small. Moreover, the manufacturing cost of the ultrasonic array sensor 1 can be reduced by using the silicon substrate 11 which is cheaper than the SOI substrate. If the lower electrode 31, the piezoelectric film 41, and the upper electrode 51 are formed in a region (or a part of the region) corresponding to at least the plurality of recesses 12 on the insulating layer 21, other regions are used. It may spread arbitrarily.

また、ステップS11において、シリコン基板11の上面11a上に窒化膜(すなわち、窒化シリコン)がエッチングストップ層である絶縁層21として形成されてもよく、窒化膜は、例えば、CVD法(Chemical Vapor Deposition)を利用して成膜される。この場合、ステップS15において、TMAH以外に水酸化カリウム(KOH)水溶液をエッチャントとして用いて凹部12を形成することができる。水酸化カリウム水溶液によりエッチングされたシリコン基板11の凹部12の表面状態は、一般的に良質なものとなる。なお、異方性エッチングに利用されるエッチャントは、必ずしもTMAHまたは水酸化カリウム水溶液である必要はなく、絶縁層の種類に応じて適宜決定される。   In step S11, a nitride film (that is, silicon nitride) may be formed on the upper surface 11a of the silicon substrate 11 as the insulating layer 21 as an etching stop layer. The nitride film is formed by, for example, a CVD method (Chemical Vapor Deposition). ) To form a film. In this case, in step S15, the recess 12 can be formed by using a potassium hydroxide (KOH) aqueous solution as an etchant in addition to TMAH. The surface state of the recess 12 of the silicon substrate 11 etched with the potassium hydroxide aqueous solution is generally of good quality. Note that the etchant used for anisotropic etching is not necessarily TMAH or a potassium hydroxide aqueous solution, and is appropriately determined according to the type of the insulating layer.

さらに、凹部12は必ずしもウエットエッチングにより形成される必要はなく、絶縁層21のエッチング速度がシリコン基板11よりも極めて小さければ(すなわち、絶縁層21がエッチングストップ層としての役割を果たすのであれば)、ドライエッチング等他のエッチング手法を利用することも可能である。   Further, the recess 12 is not necessarily formed by wet etching, and if the etching rate of the insulating layer 21 is extremely lower than that of the silicon substrate 11 (that is, if the insulating layer 21 serves as an etching stop layer). It is also possible to use other etching methods such as dry etching.

図14は、他の例に係る超音波アレイセンサ1aを示す縦断面図であり、1つのセンサ素子100のみを示している。図14の超音波アレイセンサ1aでは、図3の超音波アレイセンサ1と比較して、絶縁層21aの厚さが大きく異なっている。絶縁層21aは、シリコン基板11上の熱酸化による酸化膜とCVD法により追加形成された酸化膜とから構成される。他の構成は図3と同様であり、絶縁層21a上には下部電極31、圧電膜41および上部電極51により構成される振動検出層40が形成され、シリコン基板11に絶縁層21aを形成した基板であるベース部10には下側の主面11bに向かって開口する凹部12が形成される。   FIG. 14 is a longitudinal sectional view showing an ultrasonic array sensor 1a according to another example, and shows only one sensor element 100. FIG. In the ultrasonic array sensor 1a of FIG. 14, the thickness of the insulating layer 21a is greatly different from that of the ultrasonic array sensor 1 of FIG. The insulating layer 21a is composed of an oxide film formed by thermal oxidation on the silicon substrate 11 and an oxide film additionally formed by a CVD method. The other configuration is the same as in FIG. 3, the vibration detection layer 40 including the lower electrode 31, the piezoelectric film 41, and the upper electrode 51 is formed on the insulating layer 21 a, and the insulating layer 21 a is formed on the silicon substrate 11. A concave portion 12 that opens toward the lower main surface 11b is formed in the base portion 10 that is a substrate.

図15は、超音波アレイセンサ1aの製造工程の流れを示す図であり、図4のステップS11とステップS12との間に行われる工程を示している。   FIG. 15 is a diagram showing a flow of a manufacturing process of the ultrasonic array sensor 1a, and shows a process performed between step S11 and step S12 of FIG.

図14に示す超音波アレイセンサ1aを製造する際には、図3の超音波アレイセンサ1と同様に、シリコン基板11の両主面11a,11cに熱酸化による酸化膜21,22が形成され(図6参照)(図4:ステップS11)、酸化膜21(絶縁層)上にCVD法により酸化膜(例えば、酸化シリコン)が均一な厚さにて追加形成される(ステップS21)。これにより、図16に示すように、酸化膜21がさらに厚くされた絶縁層21aが形成されることとなる。その後、図7ないし図13に示した工程と同様の工程を経て、絶縁層21a上の所定の領域に下部電極31、圧電膜41および上部電極51が形成される(図4:ステップS12〜14)。   When the ultrasonic array sensor 1a shown in FIG. 14 is manufactured, the oxide films 21 and 22 are formed by thermal oxidation on both main surfaces 11a and 11c of the silicon substrate 11 as in the ultrasonic array sensor 1 of FIG. (See FIG. 6) (FIG. 4: Step S11) An oxide film (for example, silicon oxide) is additionally formed on the oxide film 21 (insulating layer) with a uniform thickness by the CVD method (Step S21). Thereby, as shown in FIG. 16, an insulating layer 21a in which the oxide film 21 is further thickened is formed. Thereafter, through steps similar to those shown in FIGS. 7 to 13, the lower electrode 31, the piezoelectric film 41, and the upper electrode 51 are formed in a predetermined region on the insulating layer 21a (FIG. 4: steps S12 to S14). ).

さらに、下面11b側の酸化膜22上において、素子形成領域71(図13参照)に対応して凹部を形成する領域のみが露出されたフォトレジストのパターンが形成されて酸化膜22の一部が除去され、ウエットエッチングによる異方性エッチングが施されることにより、図14に示すようにシリコン基板11の下側の酸化膜22側の主面11bに向かって開口する複数の凹部12が形成される(すなわち、ダイアフラム部が形成される。)(ステップS15)。このとき、絶縁層21a中の下側の層である熱酸化により形成された酸化膜が、実質的にエッチングストップ層としての役割を果たすこととなり、比較的強度が高く、均一な厚さのダイアフラム部を有する超音波アレイセンサ1aが完成する。   Further, on the oxide film 22 on the lower surface 11b side, a photoresist pattern is formed in which only a region for forming a recess is exposed corresponding to the element formation region 71 (see FIG. 13), and a part of the oxide film 22 is formed. By removing and performing anisotropic etching by wet etching, as shown in FIG. 14, a plurality of recesses 12 opening toward the main surface 11b on the lower oxide film 22 side of the silicon substrate 11 are formed. (That is, a diaphragm portion is formed) (step S15). At this time, the oxide film formed by thermal oxidation, which is a lower layer in the insulating layer 21a, substantially serves as an etching stop layer, and has a relatively high strength and a uniform thickness. An ultrasonic array sensor 1a having a portion is completed.

以上のように、図14の超音波アレイセンサ1aでは、シリコン基板11に形成された酸化膜21上に酸化膜をさらに成膜して比較的厚い絶縁層21aが形成される。これにより、ダイアフラム部の厚さを均一にしつつダイアフラム部の強度を増すことができる。その結果、耐環境性が高く、かつ、共振周波数のばらつきが小さい超音波アレイセンサ1aを安価に製造することができる。なお、酸化膜21上に追加形成される酸化膜は、必ずしもCVD法により形成される必要はなく、例えば、PVD法(Physical Vapor Deposition)等の他の手法により形成されてもよい。   As described above, in the ultrasonic array sensor 1a of FIG. 14, an oxide film is further formed on the oxide film 21 formed on the silicon substrate 11 to form a relatively thick insulating layer 21a. Thereby, the intensity | strength of a diaphragm part can be increased, making the thickness of a diaphragm part uniform. As a result, the ultrasonic array sensor 1a having high environmental resistance and small variations in resonance frequency can be manufactured at low cost. The oxide film additionally formed on the oxide film 21 is not necessarily formed by the CVD method, and may be formed by another method such as a PVD method (Physical Vapor Deposition), for example.

図17は、第2の実施の形態に係る超音波アレイセンサ1bを示す縦断面図であり、1つのセンサ素子100のみを示している。図17の超音波アレイセンサ1bでは、絶縁層21と振動検出層40との間に、絶縁層21側から順にポリシリコン(Poly Silicon)により形成される層(以下、「ポリシリコン層」という。)23、および、酸化シリコンにより形成されるもう1つの絶縁層24が設けられる点で、図3の超音波アレイセンサ1と異なる。他の構成は図3と同様であり、同符号を付している。   FIG. 17 is a longitudinal sectional view showing the ultrasonic array sensor 1 b according to the second embodiment, and shows only one sensor element 100. In the ultrasonic array sensor 1b of FIG. 17, a layer (hereinafter referred to as “polysilicon layer”) formed of polysilicon (Poly Silicon) in order from the insulating layer 21 side between the insulating layer 21 and the vibration detection layer 40. ) 23 and another insulating layer 24 formed of silicon oxide is provided, which is different from the ultrasonic array sensor 1 of FIG. Other configurations are the same as those in FIG. 3, and are denoted by the same reference numerals.

図18は、超音波アレイセンサ1bの製造工程の流れを示す図であり、図4のステップS11とステップS12との間に行われる工程を示している。   FIG. 18 is a diagram showing the flow of the manufacturing process of the ultrasonic array sensor 1b, and shows the process performed between step S11 and step S12 of FIG.

シリコン基板11の両主面11a,11cに、図3の超音波アレイセンサ1と同様に酸化膜21,22が形成されると(図6参照)(図4:ステップS11)、図19に示すように酸化膜21(絶縁層)上に、例えばCVD法によりポリシリコン層23が形成され(ステップS31)、続いて、ポリシリコン層23上にCVD法により形成される絶縁層24(例えば、酸化膜)が設けられる(ステップS32)。なお、ポリシリコン層23および絶縁層24は均一な厚さにて形成されるのであれば、CVD法以外の手法により成膜されてもよい。   When oxide films 21 and 22 are formed on both main surfaces 11a and 11c of the silicon substrate 11 as in the ultrasonic array sensor 1 of FIG. 3 (see FIG. 6) (FIG. 4: step S11), it is shown in FIG. Thus, a polysilicon layer 23 is formed on the oxide film 21 (insulating layer) by, for example, the CVD method (step S31), and then an insulating layer 24 (for example, oxidized) formed on the polysilicon layer 23 by the CVD method. Film) is provided (step S32). Note that the polysilicon layer 23 and the insulating layer 24 may be formed by a method other than the CVD method as long as they are formed with a uniform thickness.

絶縁層24上の所定の領域には、第1の実施の形態と同様の手法にて絶縁層24側から順に下部電極31、圧電膜41および上部電極51が積層されて振動検出層40が形成される(図4:ステップS12〜14)。そして、複数の素子形成領域71(図13参照)にそれぞれ対向する下面側の酸化膜22上の領域において、酸化膜21に至るまで異方性エッチングが施されることにより、図17に示すように下面11bに向かって開口するとともに酸化膜21を底部とする複数の凹部12が形成され(すなわち、ダイアフラム部が形成され)、超音波アレイセンサ1bが完成する(ステップS15)。   In a predetermined region on the insulating layer 24, the vibration detection layer 40 is formed by laminating the lower electrode 31, the piezoelectric film 41, and the upper electrode 51 in this order from the insulating layer 24 side in the same manner as in the first embodiment. (FIG. 4: Steps S12 to 14). Then, anisotropic etching is performed up to the oxide film 21 in regions on the oxide film 22 on the lower surface side facing the plurality of element formation regions 71 (see FIG. 13), as shown in FIG. A plurality of recesses 12 having openings toward the lower surface 11b and having the oxide film 21 as a bottom are formed (that is, a diaphragm portion is formed), and the ultrasonic array sensor 1b is completed (step S15).

以上のように、図17の超音波アレイセンサ1bでは、複数の凹部12を有するシリコン基板11により形成されるベース部10の絶縁層21上にポリシリコン層23およびもう1つの絶縁層24が形成され、厚さを均一に保ちつつダイアフラム部の強度が容易に増される。これにより、耐環境性が高く、かつ、共振周波数のばらつきが小さい超音波アレイセンサ1bを低コストにて製造することができる。   As described above, in the ultrasonic array sensor 1b of FIG. 17, the polysilicon layer 23 and the other insulating layer 24 are formed on the insulating layer 21 of the base portion 10 formed by the silicon substrate 11 having the plurality of recesses 12. Thus, the strength of the diaphragm portion can be easily increased while keeping the thickness uniform. Thereby, the ultrasonic array sensor 1b having high environmental resistance and small variation in the resonance frequency can be manufactured at low cost.

以上、本発明の実施の形態について説明してきたが、本発明は上記実施の形態に限定されるものではなく、様々な変形が可能である。   Although the embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and various modifications can be made.

図14および図17に示す超音波アレイセンサ1a,1bにおいても、図3の超音波アレイセンサ1と同様に、絶縁層21が窒化膜により形成されてもよい。なお、窒化膜はCVD法以外の手法により形成されてもよい。   Also in the ultrasonic array sensors 1a and 1b shown in FIGS. 14 and 17, the insulating layer 21 may be formed of a nitride film as in the ultrasonic array sensor 1 of FIG. The nitride film may be formed by a method other than the CVD method.

また、絶縁層21は、凹部12を形成する際にエッチングの進行を抑制するエッチングストップ層としての機能を果たすものであれば、酸化膜および窒化膜以外の絶縁体であってもよい。すなわち、エッチングストップ層を形成する材料は、エッチング手法の種類に応じて適宜決定されてよい。   The insulating layer 21 may be an insulator other than an oxide film and a nitride film as long as it functions as an etching stop layer that suppresses the progress of etching when the recess 12 is formed. That is, the material for forming the etching stop layer may be appropriately determined according to the type of etching method.

超音波アレイセンサにおいて、センサ素子は十字状以外の配列とされてもよく、より高精度な超音波アレイセンサを形成するには、センサ素子がマトリックス状に配列されることが好ましい。   In the ultrasonic array sensor, the sensor elements may be arranged in a shape other than a cross shape, and in order to form a highly accurate ultrasonic array sensor, the sensor elements are preferably arranged in a matrix.

上記実施の形態では複数の上部電極51が電気的に接続され、下部電極31が独立して設けられるが、複数の下部電極31を接続して上部電極51が互いに独立していてもよい。また、上部電極51および下部電極31のそれぞれが、互いに独立して設けられてもよい。圧電膜41も素子形成領域71毎に独立して設けられてもよい。なお、素子形成領域71と凹部12とは正確に対応する必要はなく、各素子形成領域71は各センサ素子100におよそ対応する領域を定めるにすぎない。   In the above embodiment, the plurality of upper electrodes 51 are electrically connected and the lower electrode 31 is provided independently. However, the plurality of lower electrodes 31 may be connected and the upper electrodes 51 may be independent of each other. Moreover, each of the upper electrode 51 and the lower electrode 31 may be provided independently of each other. The piezoelectric film 41 may also be provided independently for each element formation region 71. Note that the element formation region 71 and the recess 12 do not need to correspond exactly, and each element formation region 71 merely defines a region that roughly corresponds to each sensor element 100.

超音波アレイセンサを製造する工程の流れは、可能な範囲内で適宜変更されてよい。   The flow of the process for manufacturing the ultrasonic array sensor may be appropriately changed within a possible range.

SOI基板を示す図である。It is a figure which shows an SOI substrate. 従来の超音波アレイセンサを示す断面図である。It is sectional drawing which shows the conventional ultrasonic array sensor. 第1の実施の形態に係る超音波アレイセンサを示す断面図である。It is sectional drawing which shows the ultrasonic array sensor which concerns on 1st Embodiment. 超音波アレイセンサの製造工程の流れを示す図である。It is a figure which shows the flow of the manufacturing process of an ultrasonic array sensor. 超音波アレイセンサの製造の様子を示す図である。It is a figure which shows the mode of manufacture of an ultrasonic array sensor. 超音波アレイセンサの製造の様子を示す図である。It is a figure which shows the mode of manufacture of an ultrasonic array sensor. 超音波アレイセンサの製造の様子を示す図である。It is a figure which shows the mode of manufacture of an ultrasonic array sensor. 超音波アレイセンサの製造の様子を示す図である。It is a figure which shows the mode of manufacture of an ultrasonic array sensor. 超音波アレイセンサの製造の様子を示す図である。It is a figure which shows the mode of manufacture of an ultrasonic array sensor. 超音波アレイセンサの製造の様子を示す図である。It is a figure which shows the mode of manufacture of an ultrasonic array sensor. 超音波アレイセンサの製造の様子を示す図である。It is a figure which shows the mode of manufacture of an ultrasonic array sensor. 超音波アレイセンサの製造の様子を示す図である。It is a figure which shows the mode of manufacture of an ultrasonic array sensor. 超音波アレイセンサの製造の様子を示す図である。It is a figure which shows the mode of manufacture of an ultrasonic array sensor. 超音波アレイセンサの他の例を示す断面図である。It is sectional drawing which shows the other example of an ultrasonic array sensor. 超音波アレイセンサの製造工程の流れを示す図である。It is a figure which shows the flow of the manufacturing process of an ultrasonic array sensor. 超音波アレイセンサの製造の様子を示す図である。It is a figure which shows the mode of manufacture of an ultrasonic array sensor. 第2の実施の形態に係る超音波アレイセンサを示す断面図である。It is sectional drawing which shows the ultrasonic array sensor which concerns on 2nd Embodiment. 超音波アレイセンサの製造工程の流れを示す図である。It is a figure which shows the flow of the manufacturing process of an ultrasonic array sensor. 超音波アレイセンサの製造の様子を示す図である。It is a figure which shows the mode of manufacture of an ultrasonic array sensor.

符号の説明Explanation of symbols

1,1a,1b 超音波アレイセンサ
10 ベース部
11 シリコン基板
11a〜11c 主面
12 凹部
21,21a,24 絶縁層
23 ポリシリコン層
31 下部電極
40 振動検出層
41 圧電膜
51 上部電極
71 素子形成領域
100 センサ素子
S11〜S15,S21,S31,S32 ステップ
DESCRIPTION OF SYMBOLS 1,1a, 1b Ultrasonic array sensor 10 Base part 11 Silicon substrate 11a-11c Main surface 12 Recessed part 21,21a, 24 Insulating layer 23 Polysilicon layer 31 Lower electrode 40 Vibration detection layer 41 Piezoelectric film 51 Upper electrode 71 Element formation area 100 sensor elements S11-S15, S21, S31, S32 step

Claims (6)

超音波を検出する複数のセンサ素子が配列された超音波アレイセンサの製造方法であって、
a)シリコン基板の一の主面上に絶縁性を有するエッチングストップ層を形成する工程と、
b)前記エッチングストップ層上の少なくとも複数の素子形成領域において、前記エッチングストップ層側から順に、下部電極、圧電膜および上部電極を形成する工程と、
c)前記複数の素子形成領域に対応する前記シリコン基板の他の主面上の複数の領域において、前記エッチングストップ層に至るまでエッチングを行うことにより複数の凹部を形成する工程と、
を備えることを特徴とする超音波アレイセンサの製造方法。
A method of manufacturing an ultrasonic array sensor in which a plurality of sensor elements for detecting ultrasonic waves are arranged,
a) forming an insulating etch stop layer on one main surface of the silicon substrate;
b) forming a lower electrode, a piezoelectric film and an upper electrode in order from the etching stop layer side in at least a plurality of element formation regions on the etching stop layer;
c) forming a plurality of recesses by performing etching until reaching the etching stop layer in a plurality of regions on the other main surface of the silicon substrate corresponding to the plurality of element formation regions;
A method for manufacturing an ultrasonic array sensor, comprising:
請求項1に記載の超音波アレイセンサの製造方法であって、
前記工程a)において、前記シリコン基板の前記一の主面に熱酸化による酸化膜が前記エッチングストップ層として形成され、
前記工程a)と前記工程b)との間に、前記酸化膜上に酸化膜を追加形成する工程をさらに備えることを特徴とする超音波アレイセンサの製造方法。
It is a manufacturing method of the ultrasonic array sensor according to claim 1,
In the step a), an oxide film by thermal oxidation is formed on the one main surface of the silicon substrate as the etching stop layer,
A method for manufacturing an ultrasonic array sensor, further comprising a step of additionally forming an oxide film on the oxide film between the step a) and the step b).
請求項1に記載の超音波アレイセンサの製造方法であって、
前記工程a)において、前記シリコン基板の前記一の主面に窒化膜が前記エッチングストップ層として形成され、
前記工程c)において、水酸化カリウム水溶液によりエッチングが行われることを特徴とする超音波アレイセンサの製造方法。
It is a manufacturing method of the ultrasonic array sensor according to claim 1,
In the step a), a nitride film is formed as the etching stop layer on the one main surface of the silicon substrate,
In the step c), the ultrasonic array sensor manufacturing method is characterized in that etching is performed with an aqueous potassium hydroxide solution.
請求項1に記載の超音波アレイセンサの製造方法であって、
前記工程a)と前記工程b)との間に、
前記エッチングストップ層上にポリシリコン層を形成する工程と、
前記ポリシリコン層上に絶縁層を形成する工程と、
をさらに備えることを特徴とする超音波アレイセンサの製造方法。
It is a manufacturing method of the ultrasonic array sensor according to claim 1,
Between step a) and step b)
Forming a polysilicon layer on the etch stop layer;
Forming an insulating layer on the polysilicon layer;
An ultrasonic array sensor manufacturing method, further comprising:
超音波を検出する複数のセンサ素子が配列された超音波アレイセンサであって、
シリコン基板の一の主面上に酸化膜または窒化膜の絶縁層を形成した基板であり、他の主面に向かって開口するとともに前記絶縁層を底部とする複数の凹部を有するベース部と、
前記絶縁層上の少なくとも前記複数の凹部に対応する領域において、前記絶縁層から順に、前記絶縁層に接する下部電極、圧電膜および上部電極を有する振動検出層と、
を備えることを特徴とする超音波アレイセンサ。
An ultrasonic array sensor in which a plurality of sensor elements for detecting ultrasonic waves are arranged,
A substrate having an insulating layer of an oxide film or a nitride film formed on one main surface of a silicon substrate, a base portion having a plurality of recesses opening toward the other main surface and having the insulating layer as a bottom,
In a region corresponding to at least the plurality of recesses on the insulating layer, in order from the insulating layer, a vibration detection layer having a lower electrode, a piezoelectric film, and an upper electrode in contact with the insulating layer;
An ultrasonic array sensor comprising:
超音波を検出する複数のセンサ素子が配列された超音波アレイセンサであって、
シリコン基板の一の主面上に酸化膜または窒化膜の絶縁層を形成した基板であり、他の主面に向かって開口するとともに前記絶縁層を底部とする複数の凹部を有するベース部と、
前記絶縁層上に前記絶縁層側から順に形成されたポリシリコン層およびもう1つの絶縁層と、
前記もう1つの絶縁層上の少なくとも前記複数の凹部に対応する領域において、前記もう1つの絶縁層から順に、下部電極、圧電膜および上部電極を有する振動検出層と、
を備えることを特徴とする超音波アレイセンサ。
An ultrasonic array sensor in which a plurality of sensor elements for detecting ultrasonic waves are arranged,
A substrate having an insulating layer of an oxide film or a nitride film formed on one main surface of a silicon substrate, a base portion having a plurality of recesses opening toward the other main surface and having the insulating layer as a bottom,
A polysilicon layer and another insulating layer sequentially formed on the insulating layer from the insulating layer side;
A vibration detection layer having a lower electrode, a piezoelectric film, and an upper electrode in order from the other insulating layer in a region corresponding to at least the plurality of recesses on the other insulating layer;
An ultrasonic array sensor comprising:
JP2003283850A 2003-07-31 2003-07-31 Ultrasonic array sensor and method of manufacturing the same Withdrawn JP2005051690A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003283850A JP2005051690A (en) 2003-07-31 2003-07-31 Ultrasonic array sensor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003283850A JP2005051690A (en) 2003-07-31 2003-07-31 Ultrasonic array sensor and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2005051690A true JP2005051690A (en) 2005-02-24

Family

ID=34268620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003283850A Withdrawn JP2005051690A (en) 2003-07-31 2003-07-31 Ultrasonic array sensor and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2005051690A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100847779B1 (en) 2005-12-22 2008-07-23 가부시키가이샤 덴소 Ultrasonic sensor
US7730785B2 (en) 2006-04-26 2010-06-08 Denso Corporation Ultrasonic sensor and manufacture method of the same
JP2010147658A (en) * 2008-12-17 2010-07-01 Seiko Epson Corp Ultrasonic sensor and method of manufacturing the same
JP2012010158A (en) * 2010-06-25 2012-01-12 Fujifilm Corp Piezoelectric body thin film element, ultrasonic sensor using the same, and manufacturing method thereof
US8416970B2 (en) 2010-09-30 2013-04-09 Yamaha Corporation Condenser microphone array chip
JP2013179404A (en) * 2012-02-28 2013-09-09 Seiko Epson Corp Ultrasonic array sensor and manufacturing method of the same
EP2889636A1 (en) * 2013-12-24 2015-07-01 Televic Healthcare NV Localisation system
JP2015166024A (en) * 2015-07-02 2015-09-24 セイコーエプソン株式会社 Ultrasonic sensor and ultrasonic measurement device
US9468419B2 (en) 2012-06-13 2016-10-18 Seiko Epson Corporation Ultrasonic transducer element unit, probe, probe head, electronic device, and ultrasonic diagnostic device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100847779B1 (en) 2005-12-22 2008-07-23 가부시키가이샤 덴소 Ultrasonic sensor
US7730785B2 (en) 2006-04-26 2010-06-08 Denso Corporation Ultrasonic sensor and manufacture method of the same
JP2010147658A (en) * 2008-12-17 2010-07-01 Seiko Epson Corp Ultrasonic sensor and method of manufacturing the same
JP2012010158A (en) * 2010-06-25 2012-01-12 Fujifilm Corp Piezoelectric body thin film element, ultrasonic sensor using the same, and manufacturing method thereof
US8416970B2 (en) 2010-09-30 2013-04-09 Yamaha Corporation Condenser microphone array chip
JP2013179404A (en) * 2012-02-28 2013-09-09 Seiko Epson Corp Ultrasonic array sensor and manufacturing method of the same
US9468419B2 (en) 2012-06-13 2016-10-18 Seiko Epson Corporation Ultrasonic transducer element unit, probe, probe head, electronic device, and ultrasonic diagnostic device
EP2889636A1 (en) * 2013-12-24 2015-07-01 Televic Healthcare NV Localisation system
WO2015097315A1 (en) * 2013-12-24 2015-07-02 Televic Healthcare Nv Localisation system
CN105940314A (en) * 2013-12-24 2016-09-14 泰勒维克健康护理股份有限公司 Localisation system
CN105940314B (en) * 2013-12-24 2019-05-03 泰勒维克健康护理股份有限公司 Positioning system
JP2015166024A (en) * 2015-07-02 2015-09-24 セイコーエプソン株式会社 Ultrasonic sensor and ultrasonic measurement device

Similar Documents

Publication Publication Date Title
JP4539450B2 (en) Capacitive vibration sensor and manufacturing method thereof
US8980670B2 (en) Electromechanical transducer and method of manufacturing the same
JP4800170B2 (en) Ultrasonic transducer and manufacturing method thereof
US20090142872A1 (en) Fabrication of capacitive micromachined ultrasonic transducers by local oxidation
JP2005051689A (en) Ultrasonic array sensor, and method of manufacturing the same and ultrasonic sensor
JP2005051690A (en) Ultrasonic array sensor and method of manufacturing the same
JP2010147658A (en) Ultrasonic sensor and method of manufacturing the same
JP2007037006A (en) Ultrasonic sensor and manufacturing method thereof
JP2010045430A (en) Electrostatic transducer
JP2005051688A (en) Ultrasonic array sensor and manufacturing method thereof
JP5627279B2 (en) Vibration power generation device and manufacturing method thereof
JP4640249B2 (en) Ultrasonic sensor
CN116684798A (en) Structure and manufacturing method of piezoelectric microphone
JP2005039720A (en) Piezoelectric ultrasonic sensor element
JP7141934B2 (en) Ultrasonic transducer, manufacturing method thereof and ultrasonic imaging device
JP2005331485A (en) Piezoelectric element and electromechanical transducer
JP2000091663A (en) Method for working silicon micro-device
JP2011082483A (en) Diaphragm element and method of manufacturing the same
TWI726800B (en) Piezoelectric micromachined ultrasonic transducer and method of fabricating the same
TWI747362B (en) Piezoelectric micromachined ultrasonic transducer and method of fabricating the same
CN214766704U (en) Ultrasonic time-of-flight sensor
TWI732688B (en) Piezoelectric micromachined ultrasonic transducer and method of fabricating the same
JP5240900B2 (en) Electret structure, method of forming the same, and electret-type capacitance sensor
JP4702164B2 (en) Ultrasonic sensor and manufacturing method thereof
JP2007329559A (en) Condenser microphone and manufacturing method therefor

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061003