JP2005051072A - Method of manufacturing ceramic electronic component - Google Patents

Method of manufacturing ceramic electronic component Download PDF

Info

Publication number
JP2005051072A
JP2005051072A JP2003282071A JP2003282071A JP2005051072A JP 2005051072 A JP2005051072 A JP 2005051072A JP 2003282071 A JP2003282071 A JP 2003282071A JP 2003282071 A JP2003282071 A JP 2003282071A JP 2005051072 A JP2005051072 A JP 2005051072A
Authority
JP
Japan
Prior art keywords
dielectric layer
electrode
ceramic
groove
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003282071A
Other languages
Japanese (ja)
Other versions
JP4420182B2 (en
Inventor
Akira Kobayashi
亮 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2003282071A priority Critical patent/JP4420182B2/en
Publication of JP2005051072A publication Critical patent/JP2005051072A/en
Application granted granted Critical
Publication of JP4420182B2 publication Critical patent/JP4420182B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a ceramic electronic component by which delamination, cracks, and mounting nonconformity can be reduced. <P>SOLUTION: A group Q of electrodes is formed by aligning square electrodes 61 on a ceramic dielectric layer 51 with prescribed intervals. Then an auxiliary dielectric layer 65 which fills up the spaces between the electrodes 61 and the surroundings of the group Q of electrodes is formed. The auxiliary dielectric layer 65 has grooves 66 composed of non-printed sections in the spaces G1 between the electrodes 61 and the surroundings of the group Q. The grooves 66 are obliquely extended outward from the corner sections of the electrodes 61. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、積層セラミック電子部品の製造方法に関する。   The present invention relates to a method for manufacturing a multilayer ceramic electronic component.

セラミック電子部品として、例えば、積層セラミックコンデンサが知られている。積層セラミックコンデンサは、小型化、大容量化の要求が非常に強く、この要求に応えるため、1層あたりの誘電体層の厚みを薄くし、積層数を増大させている。例えば、最近の積層セラミックコンデンサは、誘電体層の厚みが2〜10μm以下、積層数が数百層にも達している。   As a ceramic electronic component, for example, a multilayer ceramic capacitor is known. Multilayer ceramic capacitors are extremely demanded for miniaturization and large capacity, and in order to meet these demands, the thickness of the dielectric layer per layer is reduced to increase the number of layers. For example, recent multilayer ceramic capacitors have a dielectric layer thickness of 2 to 10 μm or less, and the number of stacked layers has reached several hundred layers.

積層セラミックコンデンサの製造方法としては、例えば、シート状の可撓性支持体の上に、セラミック塗料を塗布して、未焼成のセラミック誘電体層を形成し、セラミック誘電体層上に電極群を形成した後、セラミック誘電体層を、電極群毎に切断し、切断して得られたグリーンシートを順次に積層して積層構造体を形成し、この積層構造体を細断してグリーンチップを製造し、このグリーンチップを焼成し、端子電極を形成し、完成品の積層セラミックコンデンサを得る製造方法が知られている。   As a method for manufacturing a multilayer ceramic capacitor, for example, a ceramic coating is applied on a sheet-like flexible support to form an unfired ceramic dielectric layer, and an electrode group is formed on the ceramic dielectric layer. After the formation, the ceramic dielectric layer is cut for each electrode group, and the green sheets obtained by cutting are sequentially laminated to form a laminated structure, and the laminated structure is shredded to form a green chip. A manufacturing method is known in which a green chip is manufactured, a terminal electrode is formed, and a finished multilayer ceramic capacitor is obtained.

しかし、100層〜500層にも及ぶ積層数になると、電極による段差が無視できなくなり、完成したコンデンサにおいて、セラミック誘電体のみのマージン部分と、電極及び誘電体が積層されている部分とで段差ができ、完成したコンデンサに、湾曲などの変形が生じる。このような変形が生じると、基板実装時にマウンターの吸着エラーが発生したり、はんだ溶融時にツームストン現象が出たりする等大きな問題を惹起する。   However, when the number of layers reaches as many as 100 to 500 layers, the level difference due to the electrode cannot be ignored, and in the completed capacitor, the level difference between the margin part of the ceramic dielectric only and the part where the electrode and dielectric are laminated As a result, deformation such as bending occurs in the completed capacitor. When such a deformation occurs, a large problem such as a mounter adsorption error occurring when the board is mounted and a tombstone phenomenon appearing when the solder is melted are caused.

上述した問題を解決する手段として、例えば、特許文献1は、シート状の可撓性支持体の上にセラミック誘電体層を形成し、セラミック誘電体層上に電極群からなる電極群を形成し、電極群の形成されたセラミック誘電体層を平坦な表面を持つ金型にて熱プレスした後、セラミック誘電体層を、電極群毎に切断し、切断して得られたグリーンシートを順次に積層して積層構造体を形成する製造方法を開示している。   As means for solving the above-mentioned problem, for example, in Patent Document 1, a ceramic dielectric layer is formed on a sheet-like flexible support, and an electrode group including an electrode group is formed on the ceramic dielectric layer. After the ceramic dielectric layer on which the electrode group is formed is hot-pressed with a mold having a flat surface, the ceramic dielectric layer is cut into each electrode group, and the green sheets obtained by cutting are sequentially formed. A manufacturing method for forming a laminated structure by laminating is disclosed.

この製造方法は、電極群の形成されたセラミック誘電体層の表面を平坦な表面を持つ金型にて熱プレスするので、グリーンシート上において、電極が形成された部分と電極が形成されていない部分との間に生じる凹部が低減する。このため、積層されたグリーンシート間の密着不良が低減し、焼成時に発生するデラミネーションが低減することとなる。   In this manufacturing method, the surface of the ceramic dielectric layer on which the electrode group is formed is hot-pressed with a mold having a flat surface, so that the portion where the electrode is formed and the electrode are not formed on the green sheet. The recessed part produced between parts is reduced. For this reason, poor adhesion between the stacked green sheets is reduced, and delamination that occurs during firing is reduced.

しかし、特許文献1に開示された製造方法は、電極群の形成を行う度に、金型にて熱プレスを施す必要があるので、製造工程が複雑になるという問題がある。   However, the manufacturing method disclosed in Patent Document 1 has a problem that the manufacturing process becomes complicated because it is necessary to perform hot pressing with a mold each time an electrode group is formed.

また、金型にて熱プレスを施した場合であっても、電極群が形成されたグリーンシートの表面を完全に平坦にすることは、極めて困難であり、グリーンシートの表面に、僅かな凹部が残ってしまう。グリーンシートの表面に残った僅かな凹部は、グリーンシートを積層するにつれて累積され、最上層のグリーンシートには大きな凹部が生じることとなる。   In addition, even when heat pressing is performed with a mold, it is extremely difficult to completely flatten the surface of the green sheet on which the electrode group is formed. Will remain. The slight concave portions remaining on the surface of the green sheet are accumulated as the green sheets are laminated, and a large concave portion is generated in the uppermost green sheet.

このため、特許文献1に開示された製造方法を用いた場合であっても、多層化に伴い、積層数が増大するにつれ、焼成時にデラミネーションが発生しやすくなるという問題があった。   For this reason, even when the manufacturing method disclosed in Patent Document 1 is used, there has been a problem that delamination tends to occur during firing as the number of layers increases as the number of layers increases.

また、グリーンシートの表面に凹部が生じている場合、加圧、焼成等を行う際に、凹部に応力が集中する。このため、凹部の近傍において、電極に折れが生じ、製品特性が低下するという問題もあった。   Moreover, when the recessed part has arisen on the surface of a green sheet, when pressing, baking, etc., stress concentrates on a recessed part. For this reason, in the vicinity of the concave portion, there is a problem that the electrode is bent and the product characteristics are deteriorated.

更に、グリーンシートの表面に凹部が生じている場合、ショート不良、又は、耐圧不良が生じ易くなり、製品歩留まりが低下するという問題もあった。   Further, when the concave portion is formed on the surface of the green sheet, there is a problem that short circuit failure or breakdown voltage failure is likely to occur and the product yield is lowered.

別の従来技術として、特許文献2〜4は、電極の印刷されていない部分に誘電体を印刷あるいは塗布し、段差を吸収する技術を開示している。   As another conventional technique, Patent Documents 2 to 4 disclose techniques for absorbing a step by printing or applying a dielectric on a portion where an electrode is not printed.

しかし、100層〜500層にも及ぶ積層数のコンデンサでは、1層あたりの誘電体の厚みが薄くなり、積層数が増え、電極本数も増えるため、特許文献2〜4に記載された技術を適用した場合、内部の誘電体に含まれる有機成分、及び、電極に含まれる有機成分が抜けにくくなる、という新たな問題が生じる。即ち、特許文献2〜4に開示された従来技術によれば、電極の周りに誘電体を隙間無く形成するため、段差は解消されるが、脱バインダ工程でグリーンチップ内の残留溶剤、あるいはバインダを気化して抜く際に、ガスが抜けにくい状態となり、デラミネーションやクラックを発生するという新たな問題を生じてしまうのである。
特開平6−168840号公報 (第2−3頁、第1図) 特開2001−126951号公報 特開2002−43164号公報 特開2001−358036号公報
However, in the capacitor having the number of stacked layers ranging from 100 to 500 layers, the thickness of the dielectric per layer is reduced, the number of stacked layers is increased, and the number of electrodes is increased. When applied, there arises a new problem that the organic component contained in the internal dielectric and the organic component contained in the electrode are difficult to escape. That is, according to the prior art disclosed in Patent Documents 2 to 4, since the dielectric is formed without gaps around the electrodes, the step is eliminated, but the residual solvent in the green chip or the binder in the binder removal step When the gas is vaporized and extracted, it becomes difficult for the gas to escape, resulting in a new problem of delamination and cracking.
JP-A-6-168840 (page 2-3, FIG. 1) JP 2001-126951 A JP 2002-43164 A JP 2001-358036 A

本発明の課題は、脱バインダ工程におけるデラミネーションやクラックの発生を抑制し得るセラミック電子部品の製造方法を提供することである。   The subject of this invention is providing the manufacturing method of the ceramic electronic component which can suppress generation | occurrence | production of the delamination and a crack in a binder removal process.

本発明のもう一つの課題は、製品特性の低下を回避し得るセラミック電子部品の製造方法を提供することである。   Another object of the present invention is to provide a method for manufacturing a ceramic electronic component capable of avoiding deterioration of product characteristics.

本発明の更にもう一つの課題は、製品歩留まりの低下を回避し得るセラミック電子部品の製造方法を提供することである。   Still another object of the present invention is to provide a method for manufacturing a ceramic electronic component capable of avoiding a decrease in product yield.

上述した課題を解決するため、本発明に係るセラミック電子部品の製造方法では、可撓性支持体の上に形成されたセラミック誘電体層の上に、複数の電極を所定の間隔を隔てて整列した電極群を形成する。前記電極は四角形状である。次に、前記間隔内及び電極群の周りに、補助誘電体層を印刷する。前記補助誘電体層は非印刷部分による溝を有しており、前記溝は前記電極の隅部から外側に斜めに延びる。   In order to solve the above-described problems, in the method of manufacturing a ceramic electronic component according to the present invention, a plurality of electrodes are aligned at a predetermined interval on a ceramic dielectric layer formed on a flexible support. Formed electrode groups. The electrode has a quadrangular shape. Next, an auxiliary dielectric layer is printed in the interval and around the electrode group. The auxiliary dielectric layer has a groove formed by a non-printing portion, and the groove extends obliquely outward from the corner of the electrode.

本発明に係るセラミック電子部品の製造方法では、可撓性支持体の上に形成されたセラミック誘電体層の上に、複数の四角形状の電極を所定の間隔を隔てて整列した電極群を形成し、次に、間隔内及び電極群の周りに、補助誘電体層を印刷するステップを含むから、補助誘電体層により、電極の周りの段差を解消することができる。このため、積層されたグリーンシート間の密着不良が低減し、焼成時に発生するデラミネーションが低減することとなる。   In the method for manufacturing a ceramic electronic component according to the present invention, an electrode group in which a plurality of rectangular electrodes are arranged at predetermined intervals on a ceramic dielectric layer formed on a flexible support is formed. Then, since the step of printing the auxiliary dielectric layer within the interval and around the electrode group is included, the step around the electrode can be eliminated by the auxiliary dielectric layer. For this reason, poor adhesion between the stacked green sheets is reduced, and delamination that occurs during firing is reduced.

補助誘電体層は非印刷部分による溝を有しており、前記溝は前記電極の隅部から外側に斜めに延びる。即ち、電極の周辺に、段差解消用の補助誘電体層を印刷するにあたり、電極の周辺の全てを、補助誘電体層によって覆うのではなく、部分的に非印刷部分を残し、非印刷部分による溝を形成するのである。このような構成によれば、非印刷部分による溝が、グリーンチップの脱バインダ工程において、有機溶剤やバインダの気化ガスを外部に抜くための通り道として機能することになるので、脱バインダ工程におけるデラミネーションやクラックの発生を抑制し得る。したがって、製品特性の低下及び製品歩留まりの低下を回避し得ることになる。   The auxiliary dielectric layer has a groove formed by a non-printing portion, and the groove extends obliquely outward from the corner of the electrode. That is, when printing the auxiliary dielectric layer for eliminating the step around the electrode, the entire periphery of the electrode is not covered with the auxiliary dielectric layer, but the non-printed part is left partially, Grooves are formed. According to such a configuration, the groove due to the non-printing portion functions as a path for extracting the organic solvent and the vaporized gas of the binder to the outside in the binder removal process of the green chip. Generation of lamination and cracks can be suppressed. Therefore, it is possible to avoid a decrease in product characteristics and a decrease in product yield.

非印刷部分による溝があっても、プレス工程において、補助誘電体層を印刷した部分と、補助誘電体層を印刷していない非印刷部分との密度差が連続的に変化するように調整されるため、外観上明確な段差はできず、なおかつ、ガスが抜けやすいという効果がある。溝の幅は5μm〜100μmの範囲であることが好ましい。   Even if there is a groove due to a non-printing part, the density difference between the part printed with the auxiliary dielectric layer and the non-printing part not printed with the auxiliary dielectric layer is adjusted continuously in the pressing process. Therefore, there is an effect that a clear step cannot be made in appearance and gas is easily released. The width of the groove is preferably in the range of 5 μm to 100 μm.

セラミック電子部品のより具体的な製造方法としては、可撓性支持体の上に形成されたセラミック誘電体層の上に、複数の四角形状の電極を所定の間隔を隔てて整列した電極群を形成する。次に、前記間隔内及び前記電極群の周りに補助誘電体層を印刷する。前記補助誘電体層は非印刷部分による溝を有しており、前記溝は前記電極の隅部から外側に斜めに延びている。   As a more specific method for manufacturing a ceramic electronic component, an electrode group in which a plurality of rectangular electrodes are arranged at predetermined intervals on a ceramic dielectric layer formed on a flexible support is provided. Form. Next, an auxiliary dielectric layer is printed in the interval and around the electrode group. The auxiliary dielectric layer has a groove formed by a non-printing portion, and the groove extends obliquely outward from the corner of the electrode.

この後、前記電極群を有する前記セラミック誘電体層を、前記電極群毎に前記可撓性支持体の上から剥離し、次に、剥離した複数枚の前記セラミック誘電体層を積層して圧着し、その後、前記電極毎に細分割する。これにより、グリーンチップが得られる。   Thereafter, the ceramic dielectric layer having the electrode group is peeled from the flexible support for each of the electrode groups, and then the plurality of peeled ceramic dielectric layers are laminated and pressure-bonded. Then, it is subdivided for each electrode. Thereby, a green chip is obtained.

次に、グリーンチップは、脱バインダ工程に付される。脱バインダ工程において、非印刷部分による溝が、有機溶剤やバインダの気化ガスを外部に抜くための通り道として機能することになるので、脱バインダ工程におけるデラミネーションやクラックの発生を抑制し得る。したがって、製品特性の低下及び製品歩留まりの低下を回避し得ることになる。   Next, the green chip is subjected to a binder removal process. In the binder removal step, the groove formed by the non-printed portion functions as a passage for extracting the organic solvent and the vaporized gas of the binder to the outside, and therefore, delamination and cracks can be suppressed in the binder removal step. Therefore, it is possible to avoid a decrease in product characteristics and a decrease in product yield.

セラミック電子部品の別の具体的な製造方法として、第1の可撓性支持体の上に形成された第1のセラミック誘電体層の上に複数の四角形状の電極を所定の間隔を隔てて整列した第1の電極群を形成する。この場合も、電極は四角形状である。次に、前記間隔内及び前記第1の電極群の周りに補助誘電体層を印刷する。前記補助誘電体層は非印刷部分による溝を有しており、前記溝は前記電極の隅部から外側に斜めに延びている。   As another specific method for manufacturing a ceramic electronic component, a plurality of rectangular electrodes are provided at predetermined intervals on a first ceramic dielectric layer formed on a first flexible support. An aligned first electrode group is formed. Also in this case, the electrode has a quadrangular shape. Next, an auxiliary dielectric layer is printed in the interval and around the first electrode group. The auxiliary dielectric layer has a groove formed by a non-printing portion, and the groove extends obliquely outward from the corner of the electrode.

次に、前記第1のセラミック誘電体層を、前記第1の電極群毎に前記第1の可撓性支持体の上から剥離して第1のグリーンシートを製造する。   Next, the first ceramic dielectric layer is peeled from the first flexible support for each of the first electrode groups to produce a first green sheet.

一方、上記工程とは別に、第2の可撓性支持体の上に形成された第2のセラミック誘電体層の上に、複数の電極を、所定の間隔を隔てて整列して、第2の電極群を形成し、次に、前記第2の電極群を有する前記第2のセラミック誘電体層を、前記第2の電極群毎に前記第2の可撓性支持体の上から剥離して第2のグリーンシートを製造する。   On the other hand, separately from the above step, a plurality of electrodes are aligned on the second ceramic dielectric layer formed on the second flexible support with a predetermined interval, and the second Next, the second ceramic dielectric layer having the second electrode group is peeled off from the second flexible support for each of the second electrode groups. To produce a second green sheet.

そして、前記第1のグリーンシート及び前記第2のグリーンシートを積層して圧着し、その後、前記電極毎に細分割する。これにより、グリーンチップが得られる。第1のグリーンシート及び第2のグリーンシートの組み合わせ順序及び枚数は、総積層枚数、グリーンシート自体の厚みなどを勘案して定めることができる。   Then, the first green sheet and the second green sheet are laminated and pressure-bonded, and then subdivided for each electrode. Thereby, a green chip is obtained. The combination order and the number of the first green sheets and the second green sheets can be determined in consideration of the total number of stacked sheets, the thickness of the green sheets themselves, and the like.

次に、グリーンチップは、脱バインダ工程に付される。グリーンチップの脱バインダ工程において、非印刷部分による溝が、有機溶剤やバインダの気化ガスを外部に抜くための通り道として機能することになるので、脱バインダ工程におけるデラミネーションやクラックの発生を抑制し得る。したがって、製品特性の低下及び製品歩留まりの低下を回避し得ることになる。   Next, the green chip is subjected to a binder removal process. In the green chip debinding process, the groove due to the non-printing part will function as a path for extracting the organic solvent and the vaporized gas of the binder to the outside. obtain. Therefore, it is possible to avoid a decrease in product characteristics and a decrease in product yield.

本発明の他の特徴及びそれによる作用効果は、添付図面を参照し、実施例によって更に詳しく説明する。   Other features of the present invention and the operational effects thereof will be described in more detail by way of examples with reference to the accompanying drawings.

図1〜図18は本発明に係るセラミック電子部品の製造方法における各工程を示す図である。   FIGS. 1-18 is a figure which shows each process in the manufacturing method of the ceramic electronic component based on this invention.

まず、図1及び図2に示すように、押し出し式塗布ヘッド10を用いて、可撓性可撓性支持体19の一面上に、セラミック塗料17aを塗布し、厚みがt1であるセラミック誘電体層51を形成する。セラミック誘電体層1は、図示しない乾燥機に通して乾燥させる。セラミック塗料17aとしては、BaTiO3等、公知の材料を用いることができる。可撓性支持体19は、図示しない供給ロールと巻き取りロールとの間で、参照符号F1で示す方向に走行する。 First, as shown in FIG. 1 and FIG. 2, a ceramic dielectric 17a having a thickness t1 is applied by applying a ceramic coating 17a on one surface of a flexible flexible support 19 using an extrusion-type coating head 10. Layer 51 is formed. The ceramic dielectric layer 1 is dried by passing it through a dryer (not shown). As the ceramic paint 17a, a known material such as BaTiO 3 can be used. The flexible support 19 travels in the direction indicated by reference numeral F1 between a supply roll and a take-up roll (not shown).

可撓性支持体19は、セラミック誘電体層51を成形する面に剥離処理を施しておくことが好ましい。剥離処理は、例えば、可撓性支持体19の一面上に、Si等でなる剥離用膜を薄くコートすることによって実行することができる。このような剥離処理を施しておくことにより、セラミック誘電体層51を可撓性支持体19から容易に剥離することができる。   The flexible support 19 is preferably subjected to a peeling treatment on the surface on which the ceramic dielectric layer 51 is formed. The peeling process can be performed by, for example, thinly coating a peeling film made of Si or the like on one surface of the flexible support 19. By performing such a peeling process, the ceramic dielectric layer 51 can be easily peeled from the flexible support 19.

押し出し式塗布ヘッド10は、セラミック塗料排出用スリット46と、セラミック塗料だまり49とを含む。このような押し出し式塗布ヘッドは公知である。この押し出し式塗布ヘッド10を用いると、非常に面精度がよく、かつ、厚みバラツキの少ない均一なセラミック塗料層を得ることができる。   The extrusion-type application head 10 includes a ceramic paint discharge slit 46 and a ceramic paint pool 49. Such extrusion type coating heads are known. When this extrusion type coating head 10 is used, it is possible to obtain a uniform ceramic coating layer having very good surface accuracy and little variation in thickness.

次に図3〜図5に示すように、乾燥後のセラミック誘電体層51の一面上に、複数の電極61を所定の間隔G1を隔てて整列した電極群Qを形成する。図3は図2に示した工程の後の工程を示す図、図4は図3に示した工程によって得られた電極配置状態を示す平面図、図5は図4に示した電極配置状態を拡大して示す平面である。   Next, as shown in FIGS. 3 to 5, an electrode group Q in which a plurality of electrodes 61 are aligned with a predetermined gap G <b> 1 is formed on one surface of the dried ceramic dielectric layer 51. 3 is a diagram showing a step after the step shown in FIG. 2, FIG. 4 is a plan view showing an electrode arrangement state obtained by the step shown in FIG. 3, and FIG. 5 is an electrode arrangement state shown in FIG. It is a plane which expands and shows.

図3〜図5において、電極61及び電極群Qは、スクリーン印刷又はグラビア転写などの手段によって形成できる。電極61は、例えばニッケル、銅等を主成分とする電極材料によって構成されている。図示実施例では、電極61のそれぞれは、四角形状であって、電極群Qのそれぞれの内部で、m行n列となるように形成されている。電極群Qは、1つの製版によって、可撓性支持体19の長手方向Xに間隔を隔てて形成される。電極61のそれぞれは、図示とは異なって、偶数列と奇数列とが電極間ピッチの半分だけ異なるように配列してもよい。   3 to 5, the electrode 61 and the electrode group Q can be formed by means such as screen printing or gravure transfer. The electrode 61 is made of an electrode material mainly composed of nickel, copper, or the like. In the illustrated embodiment, each of the electrodes 61 has a quadrangular shape, and is formed in m rows and n columns inside each of the electrode groups Q. The electrode group Q is formed at a distance in the longitudinal direction X of the flexible support 19 by one plate making. Each of the electrodes 61 may be arranged so that the even-numbered columns and the odd-numbered columns are different from each other by half of the pitch between the electrodes, which is different from the illustration.

次に、図6及び図7に示すように、電極61の周りに補助誘電体層65を印刷する。補助誘電体層65は、例えば、印刷機9を用いて形成することができる。補助誘電体層65は、セラミック誘電体層51上に形成された電極61の周りの段差を埋めるように形成する。補助誘電体層65は、電極61と同じ厚みであってもよいし、電極61の端部に乗り上げていてもよい。補助誘電体層65は、焼成時における収縮率が、電極61の焼成時における収縮率と等しい材料であることが好ましい。また、補助誘電体層65は、焼成後において、セラミック誘電体層51と一体化し得る材料で構成することが好ましい。   Next, as shown in FIGS. 6 and 7, an auxiliary dielectric layer 65 is printed around the electrode 61. The auxiliary dielectric layer 65 can be formed using, for example, the printing machine 9. The auxiliary dielectric layer 65 is formed so as to fill a step around the electrode 61 formed on the ceramic dielectric layer 51. The auxiliary dielectric layer 65 may have the same thickness as the electrode 61 or may run on the end of the electrode 61. The auxiliary dielectric layer 65 is preferably made of a material whose shrinkage rate during firing is equal to the shrinkage rate during firing of the electrode 61. The auxiliary dielectric layer 65 is preferably made of a material that can be integrated with the ceramic dielectric layer 51 after firing.

上述したように、電極61の周りに、補助誘電体層65を印刷するステップを含むから、補助誘電体層65により、電極61の周りの段差を解消することができる。   As described above, since the step of printing the auxiliary dielectric layer 65 around the electrode 61 is included, the step around the electrode 61 can be eliminated by the auxiliary dielectric layer 65.

本発明では、その特徴的構成として、図7〜図10に図示するように、補助誘電体層65が非印刷部分による溝66を有している。溝66の周りは、補助誘電体層65である。溝66は電極61の隅部から外側に斜めに延びている。図示実施例において、中間の列に注目すると、溝66は、中間列に位置する電極61の4隅から、左右に隣接する列の電極61の隅部に向かって、たすき状に延びる形状を有する。より具体的には、中間列に位置する電極61の四隅のうち、図において、下側の2隅から、左右に隣接する列に含まれる電極61の上側の2つの隅部に向かい、上側の2隅から、左右に隣接する列に含まれる電極61の下側の2つの隅部に向かう。   In the present invention, as a characteristic configuration, as shown in FIGS. 7 to 10, the auxiliary dielectric layer 65 has a groove 66 formed by a non-printing portion. Around the groove 66 is an auxiliary dielectric layer 65. The groove 66 extends obliquely outward from the corner of the electrode 61. In the illustrated embodiment, when attention is paid to the middle row, the groove 66 has a shape extending like a square from the four corners of the electrode 61 located in the middle row toward the corner of the electrode 61 in the row adjacent to the left and right. . More specifically, among the four corners of the electrode 61 located in the intermediate row, in the figure, the lower two corners face the two upper corners of the electrode 61 included in the left and right adjacent rows, and the upper corner From the two corners, it goes to the two lower corners of the electrode 61 included in the left and right adjacent rows.

上述したように、本発明では、電極61の周辺に、段差解消用の補助誘電体層65を印刷するにあたり、電極61の周辺の全てを、補助誘電体層65によって覆うのではなく、部分的に非印刷部分を残し、非印刷部分による溝66を形成するから、非印刷部分による溝66が、グリーンチップの脱バインダ処理工程において、有機溶剤やバインダの気化ガスを外部に抜くための通り道として機能することになる。このため、脱バインダ工程におけるデラミネーションやクラックの発生を抑制し得る。したがって、製品特性の低下及び製品歩留まりの低下を回避し得ることになる。   As described above, in the present invention, when the auxiliary dielectric layer 65 for eliminating the step is printed around the electrode 61, the entire periphery of the electrode 61 is not covered with the auxiliary dielectric layer 65 but partially. Since the non-printing portion is left and the groove 66 is formed by the non-printing portion, the groove 66 by the non-printing portion is used as a path for extracting the organic solvent and the vaporized gas of the binder to the outside in the binder removal processing step of the green chip. Will work. For this reason, generation | occurrence | production of the delamination and crack in a binder removal process can be suppressed. Therefore, it is possible to avoid a decrease in product characteristics and a decrease in product yield.

非印刷部分による溝66があっても、プレス工程において、補助誘電体層65を印刷した部分と、補助誘電体層65を印刷していない非印刷部分との密度差が連続的に変化するように調整されるため、外観上明確な段差はできず、なおかつ、ガスが抜けやすいという効果がある。溝66の幅は5μm〜100μmの範囲であることが好ましい。   Even if there is a groove 66 due to the non-printing portion, the density difference between the portion where the auxiliary dielectric layer 65 is printed and the non-printing portion where the auxiliary dielectric layer 65 is not printed changes continuously in the pressing process. Therefore, there is an effect that a clear level difference cannot be made in appearance and gas is easily released. The width of the groove 66 is preferably in the range of 5 μm to 100 μm.

次に、脱バインダ工程を含む製造方法を参照して、本発明の内容を更に具体的に説明する。   Next, the content of the present invention will be described more specifically with reference to a manufacturing method including a binder removal step.

図1〜図10に示した工程を経た後、電極群Qを有するセラミック誘電体層51を、電極群Qのそれぞれ毎に、可撓性支持体19の上から剥離する。図11は、上述の剥離工程を経て得られたセラミック誘電体層の平面図を示している。剥離後のセラミック誘電体層はシート状であるので、これをグリーンシートと称することとする。   After the steps shown in FIGS. 1 to 10, the ceramic dielectric layer 51 having the electrode group Q is peeled off from the flexible support 19 for each of the electrode groups Q. FIG. 11 shows a plan view of the ceramic dielectric layer obtained through the above-described peeling step. Since the ceramic dielectric layer after peeling is in the form of a sheet, this is referred to as a green sheet.

次に、図12に示すように、剥離した複数枚(r)のグリーンシートQ1〜Qrを、積層台71の上で積層する。実際の積層工程では、積層台71の上に保護層となるセラミック誘電体層52を載せ、このセラミック誘電体層52の上に、グリーンシートQ1〜Qrを積層し、更に、最上層のグリーンシートQrの上にも保護層53を積層する。保護層52、53は、通常、複数層で構成される。   Next, as shown in FIG. 12, a plurality of peeled (r) green sheets Q <b> 1 to Qr are stacked on a stacking table 71. In the actual laminating process, a ceramic dielectric layer 52 serving as a protective layer is placed on the laminating table 71, green sheets Q1 to Qr are laminated on the ceramic dielectric layer 52, and the uppermost green sheet is further laminated. A protective layer 53 is also laminated on Qr. The protective layers 52 and 53 are usually composed of a plurality of layers.

図示実施例において、グリーンシートQ1〜Qrにおいて、電極61及び補助誘電体層65は、同一の製版を用いて、スクリーン印刷又はグラビア転写などによって形成されているので、電極重なりを得るために、図13に図示するように、偶数番目のグリーンシートQ1、Q3、...と奇数番目のグリーンシートQ2、Q4、...とは、電極間ピッチの半分だけのオフセットΔOFFを付して積層する。   In the illustrated embodiment, in the green sheets Q1 to Qr, the electrode 61 and the auxiliary dielectric layer 65 are formed by screen printing or gravure transfer using the same plate making. 13, even-numbered green sheets Q1, Q3,. . . And odd-numbered green sheets Q2, Q4,. . . Are stacked with an offset ΔOFF that is only half the pitch between the electrodes.

次に、図14に示すように、積層台71の上に積層された保護層52、グリーンシートQ1〜Qr及び保護層53を、プレス72により加圧P1して、圧着させる。加圧圧着の工程は、加熱しながら実行する。本発明では、電極61の周辺に、段差解消用の補助誘電体層65を印刷するにあたり、非印刷部分による溝66を形成するから、非印刷部分による溝66が、加圧時に圧縮された空気を外部に抜くための通り道として機能することになる。このため、加圧圧縮時に脱気することができる。   Next, as shown in FIG. 14, the protective layer 52, the green sheets Q <b> 1 to Qr and the protective layer 53 that are stacked on the stacking table 71 are pressed P <b> 1 by a press 72 and pressed. The pressure bonding process is performed while heating. In the present invention, when the auxiliary dielectric layer 65 for eliminating the step is printed around the electrode 61, the groove 66 by the non-printing portion is formed. Therefore, the groove 66 by the non-printing portion is compressed by the compressed air. It will function as a way to pull out the outside. For this reason, it can deaerate at the time of pressure compression.

この後、図15に示すように、保護層52、グリーンシートQ1〜Qr及び保護層53の積層体を、矢印Aの方向に回転する切断具8を用いて、電極毎に細分割C1〜C11する。細分割C1〜C11は、電極61−61間の溝66の中間部で実行する。   Thereafter, as shown in FIG. 15, the laminate of the protective layer 52, the green sheets Q <b> 1 to Qr and the protective layer 53 is subdivided for each electrode using a cutting tool 8 rotating in the direction of arrow A. To do. The subdivisions C1 to C11 are performed at the middle part of the groove 66 between the electrodes 61-61.

図16は、図15に示す細分割工程を経て得られたグリーンチップの拡大断面図、図17は図16に示したグリ−ンチップにおいて、保護層53を除去した平面図を示している。グリーンチップは、保護層52と保護層53との間に、セラミック誘電体層51―電極611―セラミック誘電体層51―電極612の積層構造を、所定数だけ繰り返す構造となっている。   16 is an enlarged cross-sectional view of the green chip obtained through the subdivision step shown in FIG. 15, and FIG. 17 is a plan view of the green chip shown in FIG. 16 with the protective layer 53 removed. The green chip has a structure in which a laminated structure of a ceramic dielectric layer 51, an electrode 611, a ceramic dielectric layer 51, and an electrode 612 is repeated between the protective layer 52 and the protective layer 53 by a predetermined number.

奇数番目の電極611は、一端が同一端面に現れ、偶数番目の電極612は、一端が、電極611の一端とは反対側の端面に現れる。奇数番目の電極611は、他端がセラミック誘電体層51−51の間の補助誘電体層65によって閉じられている。   One end of the odd-numbered electrode 611 appears on the same end face, and one end of the even-numbered electrode 612 appears on the end face opposite to one end of the electrode 611. The other end of the odd-numbered electrode 611 is closed by the auxiliary dielectric layer 65 between the ceramic dielectric layers 51-51.

図17を参照すると明らかなように、偶数番目の電極612において、補助誘電体層65には、溝66が形成されており、溝66は電極612の他端の2つの隅部から、図において、斜め上方、及び、斜め下方に延び、外部に開口している。奇数番目の電極611においても、その他端がセラミック誘電体層51−51の間の補助誘電体層65によって閉じられている。補助誘電体層65には、図17の点線で表示する溝66が形成されており、溝66は電極611の他端の2つの隅部から、図において、斜め上方、及び、斜め下方に延び、外部に開口している。   As apparent from FIG. 17, in the even-numbered electrode 612, a groove 66 is formed in the auxiliary dielectric layer 65, and the groove 66 extends from the two corners of the other end of the electrode 612 in the figure. , Obliquely upward and obliquely downward, and open to the outside. The other end of the odd-numbered electrode 611 is also closed by the auxiliary dielectric layer 65 between the ceramic dielectric layers 51-51. In the auxiliary dielectric layer 65, a groove 66 indicated by a dotted line in FIG. 17 is formed, and the groove 66 extends obliquely upward and downward in the figure from two corners of the other end of the electrode 611. Open to the outside.

上述したグリーンチップは、次に、脱バインダ工程に付される。このグリーンチップの脱バインダ工程では、非印刷部分による溝66が、セラミック誘電体層51及び電極611、612に含まれる有機溶剤やバインダの気化ガスを外部に抜くための通り道として機能することになるので、脱バインダ工程におけるデラミネーションやクラックの発生を抑制し得る。したがって、製品特性の低下及び製品歩留まりの低下を回避し得ることになる。   Next, the above-described green chip is subjected to a binder removal process. In the binder removal process of the green chip, the groove 66 formed by the non-printing portion functions as a passage for extracting the organic solvent contained in the ceramic dielectric layer 51 and the electrodes 611 and 612 and the vaporized gas of the binder to the outside. Therefore, it is possible to suppress the occurrence of delamination and cracks in the binder removal step. Therefore, it is possible to avoid a decrease in product characteristics and a decrease in product yield.

図18は脱バインダ工程を経た後のグリーンチップの正面断面図、図19は図18に示したグリーンチップの右側面図である。図示するように、セラミック誘電体50の内部に、電極611、612を交互に配置したグリーンチップが得られる。この後、グリーンチップは、焼成工程に付される。そして、焼成後、端部電極が形成され、積層セラミックコンデンサが得られる。   18 is a front sectional view of the green chip after the binder removal step, and FIG. 19 is a right side view of the green chip shown in FIG. As shown in the drawing, a green chip in which electrodes 611 and 612 are alternately arranged inside the ceramic dielectric 50 is obtained. Thereafter, the green chip is subjected to a firing process. Then, after firing, end electrodes are formed, and a multilayer ceramic capacitor is obtained.

本発明に係るセラミック電子部品の別の具体的な製造方法として、図1〜図10に示した製造工程を経て得られた第1のグリーンシートと、これとは異なる製造工程を経て得られた第2のグリーンシートとを、積層することも可能である。この点について、図20、図21を参照して説明する。   As another concrete manufacturing method of the ceramic electronic component according to the present invention, the first green sheet obtained through the manufacturing process shown in FIGS. 1 to 10 and the manufacturing process different from this were obtained. It is also possible to laminate the second green sheet. This point will be described with reference to FIGS.

まず、図20では、第1のグリーンシートQ11、Q12と、第2のグリーンシートQ21、Q22とを交互に積層する場合を示している。第1のグリーンシートQ11、Q12および第2のグリーンシートQ21、Q22の交互積層回数は任意である。   First, FIG. 20 shows a case where the first green sheets Q11 and Q12 and the second green sheets Q21 and Q22 are alternately stacked. The number of alternate laminations of the first green sheets Q11 and Q12 and the second green sheets Q21 and Q22 is arbitrary.

第1のグリーンシートQ11、Q12は、図1〜図10に示した製造工程を経て得られたものである。第2のグリーンシートQ21、Q22との区別のために、可撓性支持体、セラミック誘電体層、電極、及び、電極群に「第1の」を冠すると、第1のグリーンシートQ11、Q12は次の工程を経て製造される。   The first green sheets Q11 and Q12 are obtained through the manufacturing steps shown in FIGS. In order to distinguish the second green sheets Q21 and Q22 from each other, the first green sheets Q11 and Q12 are obtained by naming the flexible support, the ceramic dielectric layer, the electrode, and the electrode group with “first”. Is manufactured through the following steps.

まず、第1の可撓性支持体19の上に形成された第1のセラミック誘電体層51の上に複数の第1の電極61を所定の間隔を隔てて整列した第1の電極群Qを形成し、次に、第1の電極61の周りに補助誘電体層65を印刷する。補助誘電体層65は非印刷部分による溝66を有しており、溝66は、電極61の隅部から外側に斜めに延びている。   First, a first electrode group Q in which a plurality of first electrodes 61 are arranged at a predetermined interval on a first ceramic dielectric layer 51 formed on a first flexible support 19. Next, an auxiliary dielectric layer 65 is printed around the first electrode 61. The auxiliary dielectric layer 65 has a groove 66 formed by a non-printing portion, and the groove 66 extends obliquely outward from the corner of the electrode 61.

次に、第1のセラミック誘電体層51を、第1の電極群Qのそれぞれ毎に第1の可撓性支持体19の上から剥離して第1のグリーンシートを製造する。   Next, the first ceramic dielectric layer 51 is peeled from the first flexible support 19 for each of the first electrode groups Q to manufacture a first green sheet.

第2のグリーンシートQ21、Q22は、第1のグリーンシートQ11、Q12の工程とは別工程で得られる。まず、第2の可撓性支持体(19)の上に形成された第2のセラミック誘電体層(51)の上に、複数の第2の電極(61)を、所定の間隔(G1)を隔てて整列して、第2の電極群(Q)を形成し、次に、第2のセラミック誘電体層(51)を、第2の電極群(Q)毎に、第2の可撓性支持体(19)の上から剥離して第2のグリーンシートを製造する。   The second green sheets Q21 and Q22 are obtained in a process different from the processes of the first green sheets Q11 and Q12. First, a plurality of second electrodes (61) are placed on the second ceramic dielectric layer (51) formed on the second flexible support (19) with a predetermined gap (G1). Are spaced apart to form a second electrode group (Q), and then a second ceramic dielectric layer (51) is formed for each second electrode group (Q) with a second flexible group. The second green sheet is manufactured by peeling from the conductive support (19).

この後、図20に示したように、第1のグリーンシートQ11、Q12及び第2のグリーンシートQ21、Q22を、交互に積層して圧着し、その後、電極毎に細分割する。積層圧着及び細分割工程は、図12〜図17で説明したとおりである。   Thereafter, as shown in FIG. 20, the first green sheets Q11 and Q12 and the second green sheets Q21 and Q22 are alternately stacked and pressure-bonded, and then subdivided for each electrode. The lamination pressure bonding and subdivision process is as described with reference to FIGS.

上記工程を経ることにより、グリーンチップが得られる。このグリーンチップの脱バインダ工程において、第1のグリーンシートQ11、Q12の非印刷部分による溝66が、有機溶剤やバインダの気化ガスを外部に抜くための通り道として機能することになるので、脱バインダ工程におけるデラミネーションやクラックの発生を抑制し得る。したがって、製品特性の低下及び製品歩留まりの低下を回避し得ることになる。   A green chip is obtained through the above steps. In this green chip debinding process, the groove 66 formed by the non-printing portion of the first green sheets Q11 and Q12 functions as a path for extracting the organic solvent and the vaporized gas of the binder to the outside. Generation of delamination and cracks in the process can be suppressed. Therefore, it is possible to avoid a decrease in product characteristics and a decrease in product yield.

図21では、一枚の第1のグリーンシートQ11と、2枚の第2のグリーンシートQ21、Q22との積層組み合わせを、必要回数繰り返す例を示している。   FIG. 21 shows an example in which a laminated combination of one first green sheet Q11 and two second green sheets Q21 and Q22 is repeated as many times as necessary.

第1のグリーンシートQ11、Q12および第2のグリーンシートQ21、Q22の組み合わせ枚数、及び、繰り返し数は、図20及び図21に示す例に限らない。図20、図21はその一例を示すに過ぎない。
実験
1層あたりのセラミック誘電体層51の厚みを3.0μmとし、セラミック誘電体層51の上に電極61を印刷し、その後、電極61の周辺部に、セラミック誘電体層51と同じ材料系で補助誘電体層65を、スクリーン印刷によって形成した。補助誘電体層65は、溝66の幅が、5、50、100、150μmとなるように形成した。溝66は図7〜図9に示す態様で、長手方向X及び幅方向Yに形成した。
The number of combinations and the number of repetitions of the first green sheets Q11 and Q12 and the second green sheets Q21 and Q22 are not limited to the examples shown in FIGS. 20 and 21 show only one example.
Experiment The thickness of the ceramic dielectric layer 51 per layer is set to 3.0 μm, the electrode 61 is printed on the ceramic dielectric layer 51, and then the same material system as the ceramic dielectric layer 51 is formed around the electrode 61. The auxiliary dielectric layer 65 was formed by screen printing. The auxiliary dielectric layer 65 was formed so that the width of the groove 66 was 5, 50, 100, 150 μm. The grooves 66 were formed in the longitudinal direction X and the width direction Y in the manner shown in FIGS.

こうして得られたグリーンシートを、300層積層し、圧着、切断工程を経て、外形平面形状が2.0mm×1.2mmのグリーンチップを得た。このグリーンチップについて、270℃の脱バインダ工程を実施し、更に、1250℃で焼成した。その後、50個についてデラミネーションに起因する内部の構造欠陥を観察し、1000個についてクラックの有無を確認した。クラックの有無は、外観観察により確認した。また、製品の膨らみを顕微鏡にて確認した。さらに100、000個について、松下電器産業(株)製MV2Vにて実装テストを行い、不具合の発生確率を確認した。結果を表1に示してある。   300 layers of the green sheets thus obtained were laminated and subjected to a pressure bonding and cutting process to obtain a green chip having an outer plane shape of 2.0 mm × 1.2 mm. The green chip was subjected to a binder removal step at 270 ° C. and further baked at 1250 ° C. Then, the internal structural defect resulting from delamination was observed about 50 pieces, and the presence or absence of the crack was confirmed about 1000 pieces. The presence or absence of cracks was confirmed by appearance observation. Moreover, the swelling of the product was confirmed with a microscope. Furthermore, about 100,000 pieces, the mounting test was done by Matsushita Electric Industrial Co., Ltd. MV2V, and the occurrence probability of the defect was confirmed. The results are shown in Table 1.

Figure 2005051072
Figure 2005051072

表1に示されているように、溝幅が5μm〜100μmの範囲であれば、デラミネーション、クラック、及び、実装不具合の何れも発生しない。溝がない場合は、50個中3個にデラミネーションが発生し、1000個中21個にクラックが発生していた。溝幅150μmでは、デラミネーション及びクラックの発生は認められないものの、100000個中1個に実装不具合が認められた。補助誘電体層がない場合は、デラミネーション及びクラックの発生は認められないものの、100000個中16個に実装不具合が認められた。   As shown in Table 1, if the groove width is in the range of 5 μm to 100 μm, none of delamination, cracks and mounting defects occurs. When there was no groove, delamination occurred in 3 out of 50 and cracks occurred in 21 out of 1000. When the groove width was 150 μm, no delamination and cracks were observed, but a mounting failure was observed in 1 in 100,000. In the absence of the auxiliary dielectric layer, no delamination and cracks were observed, but mounting defects were recognized in 16 out of 100,000.

表1の結果から、溝幅が5μm〜100μmの範囲であれば、チップコンデンサの変形による実装時の不具合を解消できるとともに、デラミネーション及びクラックという構造欠陥を抑制できることがわかる。   From the results of Table 1, it can be seen that when the groove width is in the range of 5 μm to 100 μm, it is possible to eliminate defects during mounting due to deformation of the chip capacitor and to suppress structural defects such as delamination and cracks.

セラミック電子部品の製造方法に含まれる工程を示す図である。It is a figure which shows the process included in the manufacturing method of a ceramic electronic component. 図1の工程によって得られたセラミック誘電体層を示す平面図である。It is a top view which shows the ceramic dielectric material layer obtained by the process of FIG. 図2に示した工程の後の工程を示す図である。It is a figure which shows the process after the process shown in FIG. 図3に示した工程によって得られた電極配置状態を示す平面図である。It is a top view which shows the electrode arrangement | positioning state obtained by the process shown in FIG. 図4に示した電極配置状態を拡大して示す平面である。5 is an enlarged plan view showing an electrode arrangement state shown in FIG. 図3〜図5に示した工程の後の工程を示す図である。It is a figure which shows the process after the process shown in FIGS. 図6に示した工程によって得られた補助誘電体層の状態を示す平面図である。FIG. 7 is a plan view showing a state of an auxiliary dielectric layer obtained by the process shown in FIG. 6. 図6の部分拡大平面図である。FIG. 7 is a partially enlarged plan view of FIG. 6. 図7の9−9線に沿った拡大断面図である。FIG. 9 is an enlarged cross-sectional view taken along line 9-9 in FIG. 図7の10−10線に沿った拡大断面図である。FIG. 10 is an enlarged cross-sectional view taken along line 10-10 in FIG. 図6〜図10に示した工程の後の工程を示す正面図である。It is a front view which shows the process after the process shown in FIGS. 図11に示した工程の後の工程を示す正面図である。FIG. 12 is a front view showing a step after the step shown in FIG. 11. 図12の積層工程におけるグリーンシート積層状態を示す図である。It is a figure which shows the green sheet lamination | stacking state in the lamination process of FIG. 図12、図13に示した工程の後の工程を示す正面図である。FIG. 14 is a front view showing a step after the step shown in FIGS. 12 and 13. 図14に示した工程の後の工程を示す正面断面図である。It is front sectional drawing which shows the process after the process shown in FIG. 図15に示した工程を経て得られたグリーンチップの断面図である。FIG. 16 is a cross-sectional view of a green chip obtained through the process shown in FIG. 15. 図16に示したグリ−ンチップにおいて、保護層53を除去した平面図である。FIG. 17 is a plan view of the green chip shown in FIG. 16 with the protective layer 53 removed. 図16、図17に示したグリーンチップを焼成した後の断面図である。FIG. 18 is a cross-sectional view after firing the green chip shown in FIGS. 16 and 17. 図18に示したグリーンチップの右側面図である。FIG. 19 is a right side view of the green chip shown in FIG. 18. 積層工程におけるグリーンシートの別の積層状態を示す図である。It is a figure which shows another lamination state of the green sheet in a lamination process. 積層工程におけるグリーンシートの更に別の積層状態を示す図である。It is a figure which shows another lamination state of the green sheet in a lamination process.

符号の説明Explanation of symbols

51 セラミック誘電体層
61 電極
65 補助誘電体層
66 溝
Q 電極群
51 Ceramic Dielectric Layer 61 Electrode 65 Auxiliary Dielectric Layer 66 Groove Q Electrode Group

Claims (4)

セラミック電子部品の製造方法であって、
可撓性支持体の上に形成されたセラミック誘電体層の上に、複数の四角形状の電極を所定の間隔を隔てて整列した電極群を形成し、
次に、前記間隔内及び前記電極群の周りに補助誘電体層を印刷するステップを含み、前記補助誘電体層は非印刷部分による溝を有しており、前記溝は前記電極の隅部から外側に斜めに延びる
セラミック電子部品の製造方法。
A method for manufacturing a ceramic electronic component, comprising:
On the ceramic dielectric layer formed on the flexible support, an electrode group in which a plurality of rectangular electrodes are aligned with a predetermined interval is formed.
Next, printing an auxiliary dielectric layer in the interval and around the electrode group, the auxiliary dielectric layer having a groove by a non-printing portion, and the groove from the corner of the electrode A method of manufacturing a ceramic electronic component extending obliquely outward.
請求項1に記載されたセラミック電子部品の製造方法であって、前記溝の幅は5μm〜100μmの範囲であるセラミック電子部品の製造方法。   2. The method of manufacturing a ceramic electronic component according to claim 1, wherein the width of the groove is in a range of 5 [mu] m to 100 [mu] m. セラミック電子部品の製造方法であって、
可撓性支持体の上に形成されたセラミック誘電体層の上に、複数の四角形状の電極を所定の間隔を隔てて整列した電極群を形成し、
次に、前記間隔内及び前記電極群の周りに補助誘電体層を印刷し、前記補助誘電体層は非印刷部分による溝を有しており、前記溝は前記電極の隅部から外側に斜めに延びており、
前記セラミック誘電体層を、前記電極群毎に前記可撓性支持体の上から剥離して、グリーンシートを製造し、
次に、剥離して得られた複数枚の前記グリーンシートを積層して圧着し、
その後、前記電極毎に細分割する
ステップを含むセラミック電子部品の製造方法。
A method for manufacturing a ceramic electronic component, comprising:
On the ceramic dielectric layer formed on the flexible support, an electrode group in which a plurality of rectangular electrodes are aligned with a predetermined interval is formed.
Next, an auxiliary dielectric layer is printed in the interval and around the electrode group, and the auxiliary dielectric layer has a groove due to a non-printing portion, and the groove is obliquely outward from the corner of the electrode. Extending to
The ceramic dielectric layer is peeled from the flexible support for each electrode group to produce a green sheet,
Next, a plurality of green sheets obtained by peeling are laminated and pressure-bonded,
Then, the manufacturing method of the ceramic electronic component including the step which subdivides for every said electrode.
セラミック電子部品の製造方法であって、
第1の可撓性支持体の上に形成された第1のセラミック誘電体層の上に、複数の四角形状の電極を所定の間隔を隔てて整列した第1の電極群を形成し、
次に、前記間隔内及び前記第1の電極群の周りに補助誘電体層を印刷し、前記補助誘電体層は非印刷部分による溝を有しており、前記溝は前記電極の隅部から外側に斜めに延びており、
前記第1のセラミック誘電体層を、前記第1の電極群毎に前記第1の可撓性支持体の上から剥離して第1のグリーンシートを製造し、
一方、上記工程とは別に、第2の可撓性支持体の上に形成された第2のセラミック誘電体層の上に、複数の第2の電極を、所定の間隔を隔てて整列して、第2の電極群を形成し、
次に、前記第2の電極群を有する前記第2のセラミック誘電体層を、前記第2の電極群毎に前記第2の可撓性支持体の上から剥離して第2のグリーンシートを製造し、
次に、前記第1のグリーンシート及び前記第2のグリーンシートを積層して圧着し、
その後、前記電極毎に細分割する
ステップを含むセラミック電子部品の製造方法。
A method for manufacturing a ceramic electronic component, comprising:
On the first ceramic dielectric layer formed on the first flexible support, a first electrode group in which a plurality of rectangular electrodes are arranged at a predetermined interval is formed.
Next, an auxiliary dielectric layer is printed in the interval and around the first electrode group, and the auxiliary dielectric layer has a groove due to a non-printing portion, and the groove is formed from a corner of the electrode. Extending diagonally outwards,
Peeling the first ceramic dielectric layer from the first flexible support for each of the first electrode groups to produce a first green sheet;
On the other hand, separately from the above steps, a plurality of second electrodes are arranged at predetermined intervals on a second ceramic dielectric layer formed on the second flexible support. Forming a second electrode group;
Next, the second ceramic dielectric layer having the second electrode group is peeled off from the second flexible support for each of the second electrode groups to form a second green sheet. Manufacture and
Next, the first green sheet and the second green sheet are laminated and pressure-bonded,
Then, the manufacturing method of the ceramic electronic component including the step which subdivides for every said electrode.
JP2003282071A 2003-07-29 2003-07-29 Manufacturing method of ceramic electronic component Expired - Fee Related JP4420182B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003282071A JP4420182B2 (en) 2003-07-29 2003-07-29 Manufacturing method of ceramic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003282071A JP4420182B2 (en) 2003-07-29 2003-07-29 Manufacturing method of ceramic electronic component

Publications (2)

Publication Number Publication Date
JP2005051072A true JP2005051072A (en) 2005-02-24
JP4420182B2 JP4420182B2 (en) 2010-02-24

Family

ID=34267395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003282071A Expired - Fee Related JP4420182B2 (en) 2003-07-29 2003-07-29 Manufacturing method of ceramic electronic component

Country Status (1)

Country Link
JP (1) JP4420182B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02100306A (en) * 1988-10-07 1990-04-12 Murata Mfg Co Ltd Manufacture of laminated electronic component
JPH1197285A (en) * 1997-07-24 1999-04-09 Matsushita Electric Ind Co Ltd Manufacture of multilayer ceramic electronic component
JPH11204373A (en) * 1998-01-20 1999-07-30 Matsushita Electric Ind Co Ltd Manufacture of laminated ceramic capacitor
JP2002353625A (en) * 2001-05-25 2002-12-06 Kyocera Corp Method of manufacturing ceramic laminate
JP2002361624A (en) * 2001-06-04 2002-12-18 Koa Corp Ceramic green sheet and method for producing laminated ceramic electronic part

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02100306A (en) * 1988-10-07 1990-04-12 Murata Mfg Co Ltd Manufacture of laminated electronic component
JPH1197285A (en) * 1997-07-24 1999-04-09 Matsushita Electric Ind Co Ltd Manufacture of multilayer ceramic electronic component
JPH11204373A (en) * 1998-01-20 1999-07-30 Matsushita Electric Ind Co Ltd Manufacture of laminated ceramic capacitor
JP2002353625A (en) * 2001-05-25 2002-12-06 Kyocera Corp Method of manufacturing ceramic laminate
JP2002361624A (en) * 2001-06-04 2002-12-18 Koa Corp Ceramic green sheet and method for producing laminated ceramic electronic part

Also Published As

Publication number Publication date
JP4420182B2 (en) 2010-02-24

Similar Documents

Publication Publication Date Title
KR101565640B1 (en) A multilayer ceramic capacitor and a method for manufactuaring the same
KR20070092657A (en) Laminated ceramic electronic component
US7828033B2 (en) Method of manufacturing multilayer capacitor and multilayer capacitor
US7799409B2 (en) Ceramic green sheet structure and method for manufacturing laminated ceramic electronic component
KR20090099275A (en) Green sheet for multi-layered electronics parts and manufacturing method for green chip using thereof
JPH0878273A (en) Production of multilayer electronic device
KR101565725B1 (en) A multilayer ceramic capacitor and a method for manufactuaring the same
JP2000269074A (en) Multilayer ceramic capacitor and manufacture thereof
JP4420182B2 (en) Manufacturing method of ceramic electronic component
JP4450158B2 (en) Manufacturing method of ceramic electronic component
JP4432450B2 (en) Manufacturing method of multilayer ceramic electronic component
JP2005051073A (en) Method of manufacturing ceramic electronic component
JP2003347146A (en) Multilayer ceramic capacitor and its manufacturing method
KR101462747B1 (en) Fabricating method for multi layer ceramic electronic device and multi layer ceramic electronic device using thereof
JPH06283375A (en) Manufacture of layered electronic components
JP2005051035A (en) Method of manufacturing ceramic electronic component
JP2002270459A (en) Manufacturing method for laminated ceramic electronic component
JP4404192B2 (en) Manufacturing method of ceramic electronic component
JP4055910B2 (en) Manufacturing method of ceramic electronic component
JP4614043B2 (en) Manufacturing method of ceramic electronic component
JP2005259964A (en) Manufacturing method of ceramic laminate
JP3827081B2 (en) Manufacturing method of ceramic electronic components
JP3988875B2 (en) Ceramic electronic component manufacturing method and ceramic electronic component manufacturing apparatus
JPH08316093A (en) Laminated ceramic electronic component manufacturing method
JP4046194B2 (en) Manufacturing method of ceramic electronic component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091124

LAPS Cancellation because of no payment of annual fees