JP2005049200A

JP2005049200A - 短パルス発生回路及びその短パルス発生回路を用いたレーダ装置

Info

Publication number: JP2005049200A
Application number: JP2003280948A
Authority: JP
Inventors: Seiji Uchino; 政治内野; Sumio Saito; 澄夫斉藤
Original assignee: Anritsu Corp
Current assignee: Anritsu Corp
Priority date: 2003-07-28
Filing date: 2003-07-28
Publication date: 2005-02-24
Anticipated expiration: 2023-07-28
Also published as: JP3778906B2

Abstract

【課題】
二つ以下のトランジスタと遅延回路とを組み合わせて、パルスの変換効率が高く、かつ低消費電力で回路規模の小さい短パルス発生回路を提供する。
【解決手段】
入力された矩形波ａ１を第１の信号ａ２と第２の信号ａ３に分ける分配回路１と、第１の信号ａ２と第２の信号ａ３との間に遅延時間差τ１を生じさせる遅延回路２と、一つの第1のトランジスタＱ３１を含んで構成され、第1の信号ａ２を第１のトランジスタ３１のベースに入力し、遅延回路２から出力された第２の信号ａ４を第1のトランジスタ３１のエミッタに入力し、第1のトランジスタ３１のコレクタからは遅延時間差τ１に対応したパルス幅を有する第１のパルスａ５を発生する波形整形回路３とを備えている。
【選択図】
図１

Description

本発明は、入力矩形波の立ち上がり又は立ち下がりに同期して、出力のパルス幅が入力のパルス幅よりも狭い短パルスを発生させる短パルス発生回路及びその短パルス発生回路を用いたレーダ装置に関し、特に入力に対する出力の振幅の変換効率を良くし、かつ回路規模を小さくした短パルス発生回路及びその短パルス発生回路を用いたレーダ装置に関する。

近年実用化が望まれている、自動車の走行を支援するシステム、盲人の歩行を支援するシステム等の個人的な利用を目的とする近距離用のレーダ装置の場合、小電力でアンテナ等を含めて小型に構成し、また近距離の物体を精度良く検知できるように波長の短い準ミリ波又はミリ波の短パルスを用いる必要がある。本発明の短パルス発生回路及びその短パルス発生回路を用いたレーダ装置は、このような近距離用のレーダ装置に利用できる。また、本発明の短パルス発生回路は、近年、超高速通信、高精度測位等に活用できると期待されているＵＷＢ（ＵｌｔｒａＷｉｄｅｂａｎｄ）技術において、インパルス性の信号を用いる場合の信号源として利用できる。

従来、短パルス発生回路には、ステップリカバリダイオード（ＳＲＤ）を用いたもの、及び三つ以上のトランジスタと遅延回路とを組み合わせたもの（例えば、特許文献１参照）があった。

特許公報第２７７１３７７号明細書

ＳＲＤを用いて短パルスを発生させる基本的な回路を図１２に示す。入力された矩形波はインダクタＬ８１及びキャパシタＣ８１で構成される低域フィルタによって正弦波状に変換されてＳＲＤ８１に印加される。ＳＲＤ８１は、印加された波形が逆バイアス状態のときに電荷を蓄積し、順バイアス状態になった瞬間に一気に放電しインパルス性の短パルスを発生する。なお、インダクタＬ８２はＳＲＤ８１の直流リターンをとっている。

次に、３つの電界効果型トランジスタ（ＦＥＴ）と遅延回路を組み合わせて、短パルスを発生させる回路を図１３に示す。入力信号ｈ１がロウからハイに変化すると、それに伴いＦＥＴ９３はオフからオンになる。このとき、遅延回路９１によってτ時間だけ遅延されて出力された遅延信号ｈ２はまだロウのままであるから、ＦＥＴ９２、ＦＥＴ９４はオフである。よって、出力信号ｈ３はアース電位より高位の電位Ｖ_DDの定電圧源によりロウからハイに変化する。なお、出力信号ｈ３は初期状態でロウであるとしている。次に、τ時間後に遅延信号ｈ２がロウからハイに変化すると、それに伴いＦＥＴ９２、ＦＥＴ９４はオフからオンになる。そして、ＦＥＴ９２がオンになることによってＦＥＴ９３はオフとなる。この時、ＦＥＴ９４がオンしているので出力信号ｈ３はアース電位によりハイからロウに変化し、パルス幅がτ時間の短パルスを発生する。

ＳＲＤを用いた短パルス発生回路の場合は、出力される短パルスの振幅は入力される矩形波の振幅の１〜１０％程度で、入力に対する出力の振幅の変換効率が悪いという欠点があった。また、トランジスタと遅延回路とを組み合わせた短パルス発生回路は、上述の従来例の他に、ＡＮＤ回路、ＯＲ回路、ＮＯＲ回路等の論理回路と遅延回路とを組み合わせたものもあるが、何れもトランジスタを３つ以上必要とするものである。盲人の歩行を支援するシステムの近距離用のレーダ装置の場合には携帯歩行のための超小型化が必要であり、そのためにはそれに利用される短パルス発生回路の小型化が不可欠である。短パルス発生回路の小型化には、モノリシックＩＣ化が有効であり、そのためにはトランジスタを減らすことによる低消費電力化、回路規模の縮小化が重要となる。従って、トランジスタと遅延回路とを組み合わせた短パルス発生回路の場合は、入力に対する出力の振幅の変換効率は問題ないが、トランジスタを減らさなければならないという課題があった。

本発明は、このような課題を解決し、二つ以下のトランジスタと遅延回路とを組み合わせた短パルス発生回路及びその短パルス発生回路を用いたレーダ装置を提供することを目的とする。

上記課題を解決するために、本発明の請求項１の短パルス発生回路は、入力された矩形波を第１の信号と第２の信号に分ける分配回路（１）と、前記第１の信号と前記第２の信号との間に遅延時間差を生じさせる遅延回路（２）と、二つ以下のトランジスタを含んで構成され、前記第1の信号及び前記第２の信号を入力して前記遅延時間差に対応したパルス幅を有する第１のパルスを発生させる波形整形回路（３）とを備えている。

また、本発明の請求項２の短パルス発生回路は、上述した請求項１の短パルス発生回路における前記波形整形回路が、一つの第1のトランジスタ（Ｑ３１）を含んで構成され、前記第1の信号を前記第１のトランジスタのベースに入力し、前記第２の信号を前記第1のトランジスタのエミッタに入力し、前記第1のトランジスタのコレクタからは前記遅延時間差に対応したパルス幅を有する前記第１のパルスを発生するようにしている。なお、ここではトランジスタとして、バイポーラ型トランジスタを用いる場合の手段としているが、電界効果型トランジスタを用いてもよいことは自明であり、その場合には、上記のベースはゲート、エミッタはソース（又はドレイン）、コレクタはドレイン（又はソース）となる。

また、本発明の請求項３の短パルス発生回路は、上述した請求項１の短パルス発生回路における前記波形整形回路が、二つの第２のトランジスタ（Ｑ４１）及び第３のトランジスタ（Ｑ４２）を含んで、前記第２のトランジスタ及び前記第３のトランジスタのベースに入力される信号の差動増幅を行うように構成され、前記第1の信号を直流阻止用のキャパシタ（Ｃ４１）を介して前記第２のトランジスタのベースに入力し、前記第２の信号を前記第３のトランジスタのベースに入力し、前記第３のトランジスタのコレクタからは前記遅延時間差に対応したパルス幅を有する前記第１のパルスを発生するようにしている。なお、ここではトランジスタとして、バイポーラ型トランジスタを用いる場合の手段としているが、電界効果型トランジスタを用いてもよいことは自明であり、その場合には、上記のベースはゲート、コレクタはドレイン（又はソース）となる。

また、本発明の請求項４の短パルス発生回路は、上述した請求項２又は請求項３における短パルス発生回路において、更に、第４のトランジスタ（Ｑ５２）を含む発振回路（５）を有し、前記第４のトランジスタのベースとコレクタとの間に発振の周期を決定するための遅延時間を生じさせる帰還回路（５１）が備えられており、前記第１のパルスによって前記帰還回路を流れる電流を制御して、前記パルス幅に対応した数の、前記遅延時間で決定される前記発振の周期を有する第２のパルスを発生させるようにしている。なお、ここではトランジスタとして、バイポーラ型トランジスタを用いる場合の手段としているが、電界効果型トランジスタを用いてもよいことは自明であり、その場合には、上記のベースはゲート、コレクタはドレイン（又はソース）となる。

また、本発明の請求項５の短パルス発生回路は、上述した請求項２又は請求項３における短パルス発生回路において、更に、前記第１のパルスを入力して前記第１のパルスを所望の時間遅延して出力する、制御信号により設定遅延時間が変更可能にされた可変遅延回路（７）と、第４のトランジスタ（Ｑ５２）を含む発振回路（５）とを有し、前記第４のトランジスタのベースとコレクタとの間に発振の周期を決定するための遅延時間を生じさせる帰還回路（５１）が備えられており、前記可変遅延回路から出力された第１のパルスによって前記帰還回路を流れる電流を制御して、前記パルス幅に対応した数の、前記遅延時間で決定される前記発振の周期を有する第２のパルスを発生させるようにしている。なお、ここではトランジスタとして、バイポーラ型トランジスタを用いる場合の手段としているが、電界効果型トランジスタを用いてもよいことは自明であり、その場合には、上記のベースはゲート、コレクタはドレイン（又はソース）となる。

また、本発明の請求項６の短パルス発生回路を用いたレーダ装置は、矩形波の送信トリガを入力して送信用のパルスを発生する、上述した請求項２又は請求項３における短パルス発生回路（１０₁）と、高周波の搬送波信号を発生する搬送波信号発生器（３０）と、前記送信用のパルスと前記搬送波信号とを入力してパルス振幅変調信号を出力するパルス振幅変調器（８）と、前記パルス振幅変調信号を増幅し、送信波として被測定物体に向けてアンテナから発射するＲＦ送信部（４０）と、矩形波の受信トリガを入力してローカル信号用のパルスを発生する、上述した請求項２又は請求項３における短パルス発生回路（１０₂）と、前記ローカル信号用のパルスを入力して、制御信号により指定された設定遅延時間だけ遅らせて出力する可変遅延回路（７）と、高周波のローカル信号を発生するローカル信号発生器（６０）と、前記可変遅延回路から出力されるローカル信号用のパルスと前記ローカル信号とを入力してローカル用のパルス振幅変調信号を出力するパルス振幅変調器（９）と、前記ローカル用のパルス振幅変調信号を入力し、帯域制限して得られた信号と、被測定物体から反射されて戻ってくる反射波をアンテナで受け、増幅して得られた信号とを混合し、得られた中間周波信号を出力するＲＦ受信部（５０）と、前記送信トリガを出力すると共に、前記ＲＦ受信部から前記中間周波信号が出力されるように、前記送信トリガに対する遅延時間の調整を行った、前記受信トリガ及び前記制御信号をそれぞれ出力し、かつ、前記中間周波信号を入力して前記反射信号の信号処理を行う制御部（７０）とを備えている。

また、本発明の請求項７の短パルス発生回路を用いたレーダ装置は、矩形波の送信トリガを入力してパルス振幅変調信号を発生する、上述した請求項４における短パルス発生回路（２０）と、前記パルス振幅変調信号を増幅し、送信波として被測定物体に向けてアンテナから発射するＲＦ送信部（４０）と、矩形波の受信トリガを入力すると共に、内蔵されている可変遅延回路の設定遅延時間を変更するための制御信号を入力して、前記受信トリガに対して当該制御信号により指定された設定遅延時間だけ遅らせたローカル用のパルス振幅変調信号を発生する、上述した請求項５における短パルス発生回路（２１）と、前記ローカル用のパルス振幅変調信号を入力し、帯域制限して得られた信号と、被測定物体から反射されて戻ってくる反射波をアンテナで受け、増幅して得られた信号とを混合して中間周波信号を出力するＲＦ受信部（５０）と、前記送信トリガを出力すると共に、前記ＲＦ受信部から前記中間周波信号が出力されるように、前記送信トリガに対する遅延時間の調整を行った、前記受信トリガ及び前記制御信号をそれぞれ出力し、かつ、前記中間周波信号を入力して前記反射信号の信号処理を行う制御部（７０）とを備えている。

本発明の請求項１、請求項２及び請求項３の短パルス発生回路では、二つ以下のトランジスタと遅延回路とを組み合わせて短パルスを発生させているので、パルスの変換効率を高くできると共に、低消費電力化、回路規模の縮小化ができる。また、請求項４及び請求項５の短パルス発生回路では、第１のパルス幅に対応した数の第２のパルスを発生させているので、パルス振幅変調器の機能を持たせることができる。

本発明の請求項６の短パルス発生回路を用いたレーダ装置では、二つ以下のトランジスタと遅延回路とを組み合わせて短パルスを発生させる請求項２又は請求項３の短パルス発生回路を用いてレーダ装置を構成しているので、レーダ装置の低消費電力化、小型化ができる。また、請求項７の短パルス発生回路を用いたレーダ装置では、二つ以下のトランジスタと遅延回路とを組み合わせて短パルスを発生させると共に、パルス振幅変調器の機能を持った請求項４及び請求項５の短パルス発生回路を用いてレーダ装置を構成しているので、レーダ装置のより一層の低消費電力化、小型化ができる。

以下に本発明の実施例を記載する。

本発明の実施例１（請求項２に該当）の短パルス発生回路１０の構成とタイミング図を図１に示す。矩形波の入力信号ａ１は、抵抗Ｒ１１及びＲ１２で構成される分配回路１で二つに分けられ、一方の第１の信号ａ２はトランジスタＱ３１のベースに、また他方の第２の信号ａ３は遅延回路２に入力される。遅延回路２によってτ１時間遅延されて出力された第２の信号ａ４は、トランジスタＱ３１のエミッタに入力される。トランジスタＱ３１と、トランジスタＱ３１のコレクタとアース間に接続された抵抗Ｒ３１とは波形整形回路３を構成しており、そのコレクタからは、エミッタ電位よりベース電位が高いときに、第１の信号ａ２の立ち上がりに同期してパルス幅τ１時間の短パルスが発生され出力信号ａ５として出力される。なお、図１では、遅延回路２をトランジスタＱ３１のエミッタ側に入れているが、ベース側に入れるようにしてもよい。その場合、短パルスの出力信号ａ５は第２の信号ａ３の立ち下がりに同期して発生し出力される。

本発明の実施例２（請求項３に該当）の短パルス発生回路１１の構成とタイミング図を図２に示す。矩形波の入力信号ａ１は、抵抗Ｒ１１及びＲ１２で構成される分配回路１で二つに分けられ、一方の第１の信号ａ２は波形整形回路３のキャパシタｃ４１に入力され、また他方の第２の信号ａ３は遅延回路２でτ１時間遅延され、遅延された第２の信号ａ４として波形整形回路３のトランジスタＱ４２のベースに入力される。波形整形回路３は、トランジスタＱ４１及びＱ４２で二つの入力信号の差動増幅を行うように構成されており、トランジスタＱ４１及びＱ４２のコレクタはそれぞれ抵抗Ｒ４２及びＲ４３を介してアースに接続され、また、それぞれのエミッタは共通の定電流源Ｉを介してアース電位より低位の電位Ｖ_EEの定電圧源に接続されている。そして、トランジスタＱ４１のベースは、入力される信号の直流分が阻止されるようにキャパシタｃ４１に接続されていると共に、アース電位と電位Ｖ_EEの間の電位Ｖ_Tの定電圧源に抵抗Ｒ４１を介して接続されている。従って、波形整形回路３のキャパシタｃ４１に入力された第１の信号ａ２は、キャパシタｃ４１でその直流分が阻止され、その後に電位Ｖ_Tが重畳された信号ａ２１となってトランジスタＱ４１のベースに入力される。その結果、波形整形回路３は、トランジスタＱ４１のベース電位がトランジスタＱ４２のベース電位よりも高いとき、すなわち信号ａ２１が信号ａ４よりも高い電位のときに、信号ａ２１の立ち上がりに同期してパルス幅τ１時間の短パルスを発生し、トランジスタＱ４２のコレクタから出力信号ａ６として出力する。なお、短パルスの出力をＱ４１のコレクタとする場合は、出力信号ａ５となる。また、図２では、遅延回路２をトランジスタＱ４２のベース側に入れているが、トランジスタＱ４１のベースのキャパシタｃ４１側に入れるようにしてもよい。その場合、短パルスの出力信号ａ６は第２の信号ａ３の立ち下がりに同期して発生する。

本発明の実施例３（請求項４に該当）の短パルス発生回路２０の構成を図３に示す。短パルス発生回路２０は、短パルス発生回路１０と発振回路５とで構成されている。短パルス発生回路１０は、上述の実施例１の図１と同一であるので詳細説明は省略する。短パルス発生回路１０からは、矩形波の入力信号ａ１に基づいて発生された短パルスの出力信号ａ５（第１のパルスに該当）が出力されて、入力信号ｂ１として発振回路５のトランジスタＱ５１のベースに入力される。発振回路５において、トランジスタＱ５１及びＱ５２のコレクタは共通の抵抗Ｒ５１を介してアースに、トランジスタＱ５３のコレクタは抵抗Ｒ５２を介してアースにそれぞれ接続され、またそれぞれのエミッタは共通の定電流源Ｉを介してアース電位より低位の電位Ｖ_EEの定電圧源に接続されている。トランジスタＱ５２のコレクタは帰還回路５１を介して自身のベースに、またトランジスタＱ５３のベースはアース電位と電位Ｖ_EEの間の電位Ｖ_Tの定電圧源にそれぞれ接続されている。そして、トランジスタＱ５２とトランジスタＱ５３とは差動増幅を行うように構成されている。また、トランジスタＱ５２は、帰還回路５１によりコレクタ電流をベースに正帰還させて、帰還回路５１が持つ遅延時間τ２で決まる発振周期をもった発振器となっている。発振周期は［２×τ２］であり、例えばτ２が２０ｐｓの場合は４０ｐｓ（発振周波数２５ＧＨ_Z）となる。なお、発振はトランジスタＱ５２のオン・オフであるために、出力はパルス波となる。

このように構成された発振回路５において、入力信号ｂ１がハイのとき（第１のパルスが入力されていないとき）は、トランジスタＱ５１がオンのために、トランジスタＱ５２のコレクタは強制的にロウにされる。その結果、トランジスタＱ５２はオフで発振停止状態である。しかし、入力信号ｂ１がロウ（第１のパルスが入力されている状態）に変わると、トランジスタＱ５１がオフになり、トランジスタＱ５２はトランジスタＱ５１の制約から解放されて発振状態になり、入力信号ｂ１が次にハイに変わるまで発振を続ける。この結果、発振によって生じたパルス波（第２のパルス）は、トランジスタＱ５２と差動増幅を行っているトランジスタＱ５３のコレクタから出力信号ｂ２として出力される。

第１のパルスと第２のパルスとの関係を図４に示す。第１のパルスのパルス幅ΔＴの中に複数の第２のパルスが発生される。これは、パルス信号で搬送波信号を振幅変調するパルス振幅変調であり、第１のパルスがパルス信号に、第２のパルスが搬送波信号に相当する。すなわち、この実施例３の短パルス発生回路２０はパルス振幅変調器の機能を持っていると言える。

次に、別の実施例の発振回路６の構成を図５に示す。入力信号ｃ１（第１のパルス）は、トランジスタＱ６１のベースに入力される。トランジスタＱ６１とトランジスタＱ６４とは、それぞれのエミッタが共通の定電流源Ｉを介してアース電位より低位の電位Ｖ_EEの定電圧源に接続され、またトランジスタＱ６４のベースがアース電位と電位Ｖ_EEの間の電位Ｖ_T1の定電圧源に接続されて、差動増幅を行うように構成されている。トランジスタＱ６２及びＱ６３のコレクタはそれぞれ抵抗Ｒ６１及びＲ６２を介してアースに接続され、またそれぞれのエミッタはトランジスタＱ６１のコレクタに共通に接続されている。トランジスタＱ６２のコレクタは帰還回路６１を介して自身のベースに接続され、またトランジスタＱ６３のベースはアース電位と電位Ｖ_EEの間の電位Ｖ_T2の定電圧源に、コレクタはトランジスタＱ６３のコレクタにそれぞれ接続されている。そして、トランジスタＱ６２とトランジスタＱ６３とは差動増幅を行うように構成されている。なお、トランジスタＱ６２が、帰還回路６１によりコレクタ電流をベースに正帰還させて、帰還回路６１が持つ遅延時間τ２で決まる発振周期をもった発振器であることは、上述の発振回路５の場合と同じである。

このように構成された発振回路６において、入力信号ｃ１がロウのとき（第１のパルスが入力されていないとき）は、トランジスタＱ６１がオフのため、トランジスタＱ６２及Ｑ６３は強制的に非動作状態にされる。その結果、トランジスタＱ６２はオフで発振停止状態である。なお、トランジスタＱ６１と差動増幅を行うトランジスタＱ６４はオンであるので、そのコレクタはロウで出力信号ｃ２もロウとなっている。しかし、入力信号ｃ１がハイ（第１のパルスが入力されている状態）に変わると、トランジスタＱ６１がオンになり、トランジスタＱ６２はトランジスタＱ６１の制約から解放されて発振状態になり、入力信号ｃ１が次にロウに変わるまで発振を続ける。この結果、発振によって生じたパルス波（第２のパルス）は、トランジスタＱ６２と差動増幅を行っているトランジスタＱ６３のコレクタから出力信号ｃ２として出力される。第１のパルスと第２のパルスとの関係を図６に示す。第１のパルスのパルス幅ΔＴの中に複数の第２のパルスが発生される。

なお、この発振回路６と短パルス発生回路１０とを組み合わせて短パルス発生回路を構成する場合は、発振回路６の入力信号ｃ１である第１のパルスがハイである必要があるために、短パルス発生回路１０からの出力信号ａ５をインバータで反転する、短パルス発生回路１０をＰＮＰトランジタで構成して反転した出力信号ａ５とする等して入力する必要がある。また、前述の短パルス発生回路１１を発振回路５と組み合わせて短パルス発生回路を構成する場合は、短パルス発生回路１１から出力される、図２（ｂ）に示す出力信号ａ５を発振回路５へ入力し、発振回路６と組み合わせる場合は、図２（ｂ）に示す出力信号ａ６を発振回路６に入力するようにする。

本発明の実施例４（請求項５に該当）の短パルス発生回路２１の構成を図７に示す。短パルス発生回路２１は、短パルス発生回路１０、可変遅延回路７及び発振回路５で構成されている。短パルス発生回路１０は上述の実施例１の図１と同一であり、発振回路５は上述の実施例３の図３と同一であるので詳細説明は省略する。短パルス発生回路１０からは、矩形波の入力信号ａ１に基づいて発生された短パルスの出力信号ａ５（第１のパルスに該当）が出力される。可変遅延回路７は、入力された第１のパルスを外部からの制御信号ｄ１により指定された設定遅延時間だけ遅らせて、入力信号ｂ１として発振回路５のトランジスタＱ５１のベースに入力する。そして、発振回路５は、第１のパルスのパルス幅に対応した数の第２のパルスを発生して、出力信号ｂ２として出力する。なお、本発明の実施例４（請求項５に該当）の短パルス発生回路は、図７に示した短パルス発生回路２１に限定されるものではなく、上述の実施例３で説明した短パルス発生回路に可変遅延回路７を組み合わせたものであればどれでもよい。

本発明の実施例５（請求項６に該当）の短パルス発生回路を用いたレーダ装置１１０の構成を図８に、タイミング図を図９に示す。送信用の短パルス発生回路１０₁は、制御回路７０から入力される矩形波の送信トリガｅ１に基づいて送信用のパルスｅ２を発生し、パルス振幅変調器（ＰＡＭ）８へ出力する。なお、短パルス発生回路１０₁は上述の実施例１の図１の短パルス発生回路１０と同一のものである。搬送波発生器３０は高周波の搬送波信号ｅ３を発生しパルス振幅変調器８へ出力する。パルス振幅変調器８は、送信用のパルスｅ２で搬送波信号ｅ３を振幅変調してパルス振幅変調信号ｅ４を発生しＲＦ送信部４０へ出力する。ＲＦ送信部４０は、帯域フィルタ（ＢＰＦ）４１、増幅器４２及びアンテナ４３で構成され、入力されたパルス振幅変調信号ｅ４を帯域制限（直流分除去）して得られた信号ｅ５を増幅し、送信波Ｐとしてアンテナから被測定物体１００に向けて発射する。

また、受信用の短パルス発生回路１０₂は、制御回路７０から入力される矩形波の受信トリガｆ１に基づいてローカル信号用のパルスｆ２を発生し、可変遅延回路７へ出力する。なお、短パルス発生回路１０₂は上述の実施例１の図１の短パルス発生回路１０と同一のものである。可変遅延回路７は、入力されたローカル信号用のパルスｆ２を制御回路７０からの制御信号ｄ１により指定された設定遅延時間τ３だけ遅らせてパルス振幅変調器（ＰＡＭ）９へ出力する。ローカル信号発生器６０は高周波のローカル信号ｆ４を発生しパルス振幅変調器９へ出力する。パルス振幅変調器９は、ローカル信号用のパルスｆ３でローカル信号ｆ４を振幅変調してローカル用のパルス振幅変調信号ｆ５を発生しＲＦ受信部５０へ出力する。ＲＦ受信部５０は、帯域フィルタ（ＢＰＦ）５７、アンテナ５４、低雑音増幅器（ＬＮＡ）５３、周波数変換器（ＭＩＸ）５２、低域フィルタ（ＬＰＦ）５５及びＩＦ増幅器５６で構成され、ローカル用のパルス振幅変調信号ｆ５を入力し、帯域制限（直流分除去）して得られた信号Ｌｏと、被測定物体１００から反射されて戻ってくる反射波Ｒをアンテナで受け、増幅して得られた信号Ｒａとを混合し、得られた中間周波信号ＩＦを帯域制限し、増幅して制御回路７０に出力する。

制御回路７０は、送信トリガｅ１を短パルス発生回路１０₁に出力すると共に、ＲＦ受信部５０から中間周波信号ＩＦが出力されるように（換言すれば、被測定物体１００からの反射波Ｒとこの反射波Ｒを中間周波信号ＩＦに変換するためのローカル用の信号Ｌｏとの位相関係が一致するように）、送信トリガｅ１に対する遅延時間（例えば、３×Δτ＋τ３）の調整を行った、受信トリガｆ１及び制御信号ｄ１を、それぞれ短パルス発生回路１０₂及び可変遅延回路７に出力する。具体的には、受信トリガｆ１は遅延時間がΔτステップで荒く設定され、制御信号ｄ１は可変遅延回路７に設定する設定遅延時間をΔτの範囲を補完するように細かく設定される。なお、Δτは可変遅延回路７の可変できる設定遅延時間の範囲で、τ３はΔτより小さい遅延時間である。そして、制御回路７０は、ＲＦ受信部５０から入力される中間周波信号ＩＦに基づいて反射信号Ｒの信号処理を行い、被測定物体１００の距離や大きさの情報を取得する。

本発明の実施例６（請求項７に該当）の短パルス発生回路を用いたレーダ装置１２０の構成を図１０に示す。この実施例の図１０は、上述の実施例５の図８と次の点のみが異なる。すなわち、図８の短パルス発生回路１０₁、搬送波発生器３０及びパルス振幅変調器８は、図１０の短パルス発生回路２０に相当する。また、図８の短パルス発生回路１０₂、可変遅延回路７、ローカル信号発生器６０及びパルス振幅変調器９は、図１０の短パルス発生回路２１に相当する。従って、同一部分の詳細説明は省略する。

送信用の短パルス発生回路２０は、制御回路７０から入力される矩形波の送信トリガｅ１に基づいてパルス振幅変調信号ｅ４を発生しＲＦ送信部４０へ出力する。なお、短パルス発生回路２０は上述の実施例３の図３の短パルス発生回路２０と同一のものである。ＲＦ送信部４０は、入力されたパルス振幅変調信号ｅ４を帯域制限（直流分除去）して得られた信号ｅ５を増幅し、送信波Ｐとしてアンテナから被測定物体１００に向けて発射する。

また、受信用の短パルス発生回路２１は、矩形波の受信トリガｆ１及び内蔵されている可変遅延回路の設定遅延時間を変更するための制御信号ｄ１を制御回路７０から入力し、入力した受信トリガｆ１に対して制御信号ｄ１で指定された設定遅延時間τ３だけ遅らせたローカル用のパルス振幅変調信号ｆ５を発生しＲＦ受信部５０へ出力する。なお、短パルス発生回路２１は上述の実施例４の図７の短パルス発生回路２１と同一のものである。ＲＦ受信部５０は、ローカル用のパルス振幅変調信号ｆ５を入力し、帯域制限（直流分除去）して得られた信号Ｌｏと、被測定物体１００から反射されて戻ってくる反射波Ｒをアンテナで受け、増幅して得られた信号Ｒａとを混合し、得られた中間周波信号ＩＦを帯域制限し、増幅して制御回路７０に出力する。

制御回路７０は、送信トリガｅ１を短パルス発生回路２０に出力すると共に、ＲＦ受信部５０から中間周波信号ＩＦが出力されるように（換言すれば、被測定物体１００からの反射波Ｒとこの反射波Ｒを中間周波信号ＩＦに変換するためのローカル用の信号Ｌｏとの位相関係が一致するように）、送信トリガｅ１に対する遅延時間（例えば、３×Δτ＋τ３）の調整を行った、受信トリガｆ１及び制御信号ｄ１を短パルス発生回路２１に出力する。具体的には、受信トリガｆ１は遅延時間がΔτステップで荒く設定され、制御信号ｄ１は短パルス発生回路２１に内蔵されている可変遅延回路に設定する設定遅延時間をΔτの範囲を補完するように細かく設定される。なお、Δτは短パルス発生回路２１に内蔵されている可変遅延回路の可変できる設定遅延時間の範囲で、τ３はΔτより小さい遅延時間である。そして、制御回路７０は、ＲＦ受信部５０から入力される中間周波信号ＩＦに基づいて反射信号Ｒの信号処理を行い、被測定物体１００の距離や大きさの情報を取得する。

なお、上述の実施例１〜４において、分配回路１を二つの抵抗Ｒ１及びＲ２で構成される２抵抗分配としたが、図１１に示す、直接分配、Ｙ型分配又はΔ型分配を用いてもよい。また、波形整形回路３、発振回路５及び発振回路６において、バイポーラ型トランジスタをＮＰＮとしたが、ＰＮＰを用いてもよいことは言うまでもない。更に、波形整形回路３、発振回路５及び発振回路６において、トランジスタをバイポーラ型トランジスタとしたが、電界効果型トランジスタを用いてもよいことは自明である。その場合、バイポーラ型トランジスタのベース、エミッタ及びコレクタは、それぞれ、電界効果型トランジスタのゲート、ソース（又はドレイン）及びドレイン（又はソース）に対応することになる。

本発明の実施例１の構成を示す図及びタイミング図本発明の実施例２の構成を示す図及びタイミング図本発明の実施例３の構成を示す図本発明の実施例３の動作を説明するための図本発明の実施例３の発振回路の変形例の構成を示す図本発明の実施例３の発振回路の変形例の動作を説明するための図本発明の実施例４の構成を示す図本発明の実施例５の構成を示す図本発明の実施例５のタイミング図本発明の実施例６の構成を示す図分配回路の変形例を示す図従来の短パルス発生回路の構成を示す図従来の別の短パルス発生回路の構成を示す図及びタイミング図

符号の説明

１・・・分配回路、２，９１・・・遅延回路、３・・・波形整形回路、５，６・・・発振回路、７・・・可変遅延回路、８，９・・・パルス振幅変調器、１０，１０₁，１０₂，１１，２０，２１・・・短パルス発生回路、３０・・・搬送波発生器、４０・・・ＲＦ送信部、４１，５７・・・帯域フィルタ、４２・・・増幅器、４３，５４・・・アンテナ、５０・・・ＲＦ受信部、５１，６１・・・帰還回路、５２・・・周波数変換器、５３・・・低雑音増幅器、５５・・・低域フィルタ、５６・・・ＩＦ増幅器、６０・・・ローカル信号発生器、７０・・・制御回路、８１・・・ＳＲＤ、９２，９３，９４・・・ＦＥＴ、１００・・・被測定物体、１１０，１２０・・・短パルス発生回路を用いたレーダ装置。

Claims

入力された矩形波を第１の信号と第２の信号に分ける分配回路（１）と、
前記第１の信号と前記第２の信号との間に遅延時間差を生じさせる遅延回路（２）と、
二つ以下のトランジスタを含んで構成され、前記第1の信号及び前記第２の信号を入力して前記遅延時間差に対応したパルス幅を有する第１のパルスを発生させる波形整形回路（３）とを備えたことを特徴とする短パルス発生回路。
前記波形整形回路が、一つの第1のトランジスタ（Ｑ３１）を含んで構成され、前記第1の信号を前記第１のトランジスタのベースに入力し、前記第２の信号を前記第1のトランジスタのエミッタに入力し、前記第1のトランジスタのコレクタからは前記遅延時間差に対応したパルス幅を有する前記第１のパルスを発生するようにしたことを特徴とする請求項１記載の短パルス発生回路。
前記波形整形回路が、二つの第２のトランジスタ（Ｑ４１）及び第３のトランジスタ（Ｑ４２）を含んで、前記第２のトランジスタ及び前記第３のトランジスタのベースに入力される信号の差動増幅を行うように構成され、前記第1の信号を直流阻止用のキャパシタ（Ｃ４１）を介して前記第２のトランジスタのベースに入力し、前記第２の信号を前記第３のトランジスタのベースに入力し、前記第３のトランジスタのコレクタからは前記遅延時間差に対応したパルス幅を有する前記第１のパルスを発生するようにしたことを特徴とする請求項１記載の短パルス発生回路。
請求項２又は請求項３記載の短パルス発生回路において、
更に、第４のトランジスタ（Ｑ５２）を含む発振回路（５）を有し、前記第４のトランジスタのベースとコレクタとの間に発振の周期を決定するための遅延時間を生じさせる帰還回路（５１）が備えられており、前記第１のパルスによって前記帰還回路を流れる電流を制御して、前記パルス幅に対応した数の、前記遅延時間で決定される前記発振の周期を有する第２のパルスを発生させることを特徴とする短パルス発生回路。
請求項２又は請求項３記載の短パルス発生回路において、
更に、前記第１のパルスを入力して前記第１のパルスを所望の時間遅延して出力する、制御信号により設定遅延時間が変更可能にされた可変遅延回路（７）と、
第４のトランジスタ（Ｑ５２）を含む発振回路（５）とを有し、前記第４のトランジスタのベースとコレクタとの間に発振の周期を決定するための遅延時間を生じさせる帰還回路（５１）が備えられており、前記可変遅延回路から出力された第１のパルスによって前記帰還回路を流れる電流を制御して、前記パルス幅に対応した数の、前記遅延時間で決定される前記発振の周期を有する第２のパルスを発生させることを特徴とする短パルス発生回路。
矩形波の送信トリガを入力して送信用のパルスを発生する請求項２又は請求項３記載の短パルス発生回路（１０₁）と、
高周波の搬送波信号を発生する搬送波信号発生器（３０）と、
前記送信用のパルスと前記搬送波信号とを入力してパルス振幅変調信号を出力するパルス振幅変調器（８）と、
前記パルス振幅変調信号を増幅し、送信波として被測定物体に向けてアンテナから発射するＲＦ送信部（４０）と、
矩形波の受信トリガを入力してローカル信号用のパルスを発生する請求項２又は請求項３記載の短パルス発生回路（１０₂）と、
前記ローカル信号用のパルスを入力して、制御信号により指定された設定遅延時間だけ遅らせて出力する可変遅延回路（７）と、
高周波のローカル信号を発生するローカル信号発生器（６０）と、
前記可変遅延回路から出力されるローカル信号用のパルスと前記ローカル信号とを入力してローカル用のパルス振幅変調信号を出力するパルス振幅変調器（９）と、
前記ローカル用のパルス振幅変調信号を入力し、帯域制限して得られた信号と、被測定物体から反射されて戻ってくる反射波をアンテナで受け、増幅して得られた信号とを混合して中間周波信号を出力するＲＦ受信部（５０）と、
前記送信トリガを出力すると共に、前記ＲＦ受信部から前記中間周波信号が出力されるように、前記送信トリガに対する遅延時間の調整を行った、前記受信トリガ及び前記制御信号をそれぞれ出力し、かつ、前記中間周波信号を入力して前記反射信号の信号処理を行う制御部（７０）とを備えたことを特徴とする短パルス発生回路を用いたレーダ装置。
矩形波の送信トリガを入力してパルス振幅変調信号を発生する請求項４記載の短パルス発生回路（２０）と、
前記パルス振幅変調信号を増幅し、送信波として被測定物体に向けてアンテナから発射するＲＦ送信部（４０）と、
矩形波の受信トリガを入力すると共に、内蔵されている可変遅延回路の設定遅延時間を変更するための制御信号を入力して、前記受信トリガに対して当該制御信号により指定された設定遅延時間だけ遅らせたローカル用のパルス振幅変調信号を発生する請求項５記載の短パルス発生回路（２１）と、
前記ローカル用のパルス振幅変調信号を入力し、帯域制限して得られた信号と、被測定物体から反射されて戻ってくる反射波をアンテナで受け、増幅して得られた信号とを混合し、得られた中間周波信号を出力するＲＦ受信部（５０）と、
前記送信トリガを出力すると共に、前記ＲＦ受信部から前記中間周波信号が出力されるように、前記送信トリガに対する遅延時間の調整を行った、前記受信トリガ及び前記制御信号をそれぞれ出力し、かつ、前記中間周波信号を入力して前記反射信号の信号処理を行う制御部（７０）とを備えたことを特徴とする短パルス発生回路を用いたレーダ装置。