JP2005045060A - Printed circuit board - Google Patents

Printed circuit board Download PDF

Info

Publication number
JP2005045060A
JP2005045060A JP2003278356A JP2003278356A JP2005045060A JP 2005045060 A JP2005045060 A JP 2005045060A JP 2003278356 A JP2003278356 A JP 2003278356A JP 2003278356 A JP2003278356 A JP 2003278356A JP 2005045060 A JP2005045060 A JP 2005045060A
Authority
JP
Japan
Prior art keywords
circuit board
land
printed circuit
lands
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003278356A
Other languages
Japanese (ja)
Inventor
Kenzo Ishimoto
賢三 石本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Noritsu Koki Co Ltd
Original Assignee
Noritsu Koki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Noritsu Koki Co Ltd filed Critical Noritsu Koki Co Ltd
Priority to JP2003278356A priority Critical patent/JP2005045060A/en
Publication of JP2005045060A publication Critical patent/JP2005045060A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To suppress the occurrence of cracks and to suppress the progress of graphitizing of a base material even when a crack is generated. <P>SOLUTION: A printed circuit board 10 has a base material 11 on which an electronic component 20 is to be mounted. A conductive pattern 131 is formed on the surface of the base material 11, and connected to a land 136 arranged in a through hole 15 penetrated in the thickness direction of the base material 11. The lead 21 of the electronic component 20 is inserted into the land 136 and connected to the land 136 through solder 16. A through hole 31 penetrated in the thickness direction of the base material similarly to the through hole 15 is formed on the base material 11. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、電気回路に使用するプリント基板に関する。   The present invention relates to a printed circuit board used for an electric circuit.

電気回路を実現する方法として、ガラスエポキシ等で構成されている板状の基材の上に、銅箔で配線(導電パターン)を施したプリント基板(Printed Circuit Boad:PCB)を製作し、そのプリント基板上の所定位置に電気部品を実装する方法が知られている。プリント基板は、導電パターンを印刷工程で実現することにより、電気部品に対する配線を確実且つ精密に行うことができるため広く利用されている。   As a method for realizing an electric circuit, a printed circuit board (Printed Circuit Board: PCB) in which a wiring (conductive pattern) is provided with a copper foil on a plate-like base material made of glass epoxy or the like is manufactured. A method of mounting an electrical component at a predetermined position on a printed board is known. A printed circuit board is widely used because a conductive pattern can be realized in a printing process, whereby wiring to an electrical component can be reliably and precisely performed.

プリント基板の基材には、電気部品のリードが挿入されるスルーホールが複数形成されており、それらスルーホールの内周壁及び開口部近傍には導電性部材からなるランドが形成されている。そして、ランドに電気部品のリードが挿入されてリードとランドとの間に熱溶解された半田が流し込まれ、ランドとリードとが電気的に接合されることで、プリント基板に電気部品が実装される。なお、電気部品のプリント基板への実装方法としては、上述したスルーホールを用いる方法のほか、基材表面に配置されたランドと、平面部分を有するリードとを半田により面接合させる表面実装と呼ばれる方法がある。   A plurality of through holes into which electrical component leads are inserted are formed in the substrate of the printed circuit board, and lands made of conductive members are formed in the vicinity of the inner peripheral wall and the opening of the through holes. Then, the lead of the electrical component is inserted into the land, the heat-melted solder is poured between the lead and the land, and the electrical component is mounted on the printed circuit board by electrically connecting the land and the lead. The In addition, as a method for mounting an electrical component on a printed circuit board, in addition to the above-described method using a through hole, surface mounting in which a land arranged on a substrate surface and a lead having a flat portion are surface-bonded by soldering is called. There is a way.

ここで、特に高電圧で電力を供給することにより高温になる電気部品がプリント基板に実装されている場合には、プリント基板を通電させる度に電気部品が発熱を繰り返すことになり、電気部品近傍におけるプリント基板に熱膨張が生じて、電気部品のリードとランドとを接合している半田にクラックが生じることがある。こうして、半田にクラックが発生した状態で、導電パターンからランドを介して半田に高電圧が印加されると、クラック間でアーク放電が生じる。アーク放電が生じることにより、クラック近傍はさらに高温になり、半田に含まれるフラックス、基材に含まれるフラックスやガラスエポキシ等が導電パターンとともに炭化してグラファイト化する。   Here, especially when an electrical component that becomes hot when power is supplied at a high voltage is mounted on the printed circuit board, the electrical component will repeatedly generate heat each time the printed circuit board is energized. In some cases, thermal expansion occurs in the printed circuit board and cracks occur in the solder joining the leads and lands of the electrical component. Thus, when a high voltage is applied to the solder from the conductive pattern via the land in a state where a crack is generated in the solder, an arc discharge is generated between the cracks. When arc discharge occurs, the temperature in the vicinity of the crack becomes higher, and the flux contained in the solder, the flux contained in the base material, glass epoxy, and the like are carbonized and graphitized together with the conductive pattern.

このように、基材がグラファイト化することで、抵抗値を有する新たな電路が形成される。そして、導電パターンには高電圧が印加されているため、グラファイト化による電路と導電パターンとの間でさらにアーク放電が発生し、基材のグラファイト化が進行して隣接するランド−ランド間及びランド−導電パターン間が短絡することがある。特に多層のプリント基板においては、導電パターンが複雑に配置され、他層の導体パターンとの短絡の可能性が高くなる。   Thus, a new electric circuit having a resistance value is formed by graphitizing the base material. Since a high voltage is applied to the conductive pattern, further arc discharge occurs between the electric circuit and the conductive pattern due to the graphitization, and the graphitization of the base material progresses, and between adjacent lands and lands and between the lands. -A short circuit may occur between conductive patterns. In particular, in a multilayer printed circuit board, conductive patterns are arranged in a complicated manner, and the possibility of a short circuit with a conductor pattern in another layer is increased.

例えば、基材のグラファイト化によって形成された電路と接地された導電パターンである接地パターンとが短絡しても、その電路自身が抵抗値を持っているため、電気回路に過電流が流れない。そのため、過電流保護装置であるヒューズやブレーカでは、基材のグラファイト化の発見が困難となる。一方、特許文献1には、基板に漏電検知装置を配置する方法が提案されている。これによると、漏電検知装置を用いて電気回路の漏電を検知することができれば、該電路と接地パターンとの短絡により、基材のグラファイト化を発見することができる。
特開2002−199575号公報
For example, even if an electric circuit formed by graphitization of the base material and a grounding pattern which is a grounded conductive pattern are short-circuited, the electric circuit itself has a resistance value, so that no overcurrent flows in the electric circuit. For this reason, it is difficult to discover the graphitization of the base material with fuses and breakers that are overcurrent protection devices. On the other hand, Patent Document 1 proposes a method of arranging a leakage detection device on a substrate. According to this, if the leakage of the electric circuit can be detected using the leakage detection device, the base material can be found to be graphitized due to a short circuit between the electric circuit and the ground pattern.
JP 2002-199575 A

しかしながら、特許文献1に記載の技術において、グラファイト化によって形成される新たな電路と接地パターンとが短絡するまでは、回路内の漏電を検知することができないので、導電パターンの配置状態によっては基材のグラファイト化が進行する問題がある。   However, in the technique described in Patent Document 1, since the leakage in the circuit cannot be detected until the new circuit formed by graphitization and the ground pattern are short-circuited, depending on the arrangement state of the conductive pattern, There is a problem that the graphitization of the material proceeds.

そこで、本発明は、クラックの発生を抑制するとともに、クラックが発生した場合でも、基材のグラファイト化の進行を抑止するプリント基板を提供することを目的とする。   Therefore, an object of the present invention is to provide a printed circuit board that suppresses the generation of cracks and suppresses the progress of graphitization of the base material even when the cracks are generated.

課題を解決するための手段及び発明の効果Means for Solving the Problems and Effects of the Invention

本発明のプリント基板は、電気回路に使用される単層または多層のプリント基板であって、複数の電気部品が実装される基材と、前記電気部品のリードに接合され、前記電気部品に電力を供給する複数のランドと、前記ランドに接合されるように形成された複数の導体パターンと、前記基材の厚み方向に貫通された貫通孔とを含んでなる。   The printed circuit board of the present invention is a single-layer or multi-layer printed circuit board used for an electric circuit, and is bonded to a base material on which a plurality of electric components are mounted, and leads of the electric components, and power is supplied to the electric components. , A plurality of conductor patterns formed so as to be joined to the lands, and a through hole penetrating in the thickness direction of the base material.

これによると、高電圧で電力を供給することで高温になる電気部品がプリント基板に実装されている場合でも、基材には貫通孔が形成されているので、電気部品の発熱によるプリント基板の熱膨張を吸収することができる。従って、電気部品のリード及びランドとを接合している部分にクラックが発生しにくくなる。また、電気部品のリード及びランドとを接合している部分にクラックが発生してそのクラック間にアーク放電が生じた場合でも、基材のランド近傍からグラファイト化が進むのを貫通孔で抑止することができる。   According to this, even when an electrical component that becomes high temperature by supplying power at a high voltage is mounted on the printed circuit board, a through-hole is formed in the base material. Thermal expansion can be absorbed. Therefore, cracks are less likely to occur at the portion where the lead and land of the electrical component are joined. In addition, even if a crack occurs in the part where the lead and land of the electrical component are joined and arc discharge occurs between the cracks, the through hole prevents the progress of graphitization from the vicinity of the land of the base material. be able to.

本発明において、前記貫通孔が、隣接する前記ランド間に形成されていることが好ましい。これにより、基材のグラファイト化が進行した場合において、ランド同士がグラファイト化による電路で連結するのを貫通孔で防ぐので、ランド同士の短絡を防ぐことができる。   In the present invention, the through hole is preferably formed between the adjacent lands. As a result, when the graphitization of the base material proceeds, the lands are prevented from being connected to each other by the electric path formed by the graphitization by the through-holes, so that a short circuit between the lands can be prevented.

また、本発明において、前記貫通孔が、前記ランドと、前記ランド近傍に形成された導体パターンとの間に配置されていることが好ましい。これにより、基材のグラファイト化が進行した場合において、ランドと導体パターンとがグラファイト化による電路で連結するのを貫通孔で防ぐので、ランドと導体パターンとの短絡を防ぐことができる。   In the present invention, it is preferable that the through hole is disposed between the land and a conductor pattern formed in the vicinity of the land. Accordingly, when the graphitization of the base material proceeds, the land and the conductor pattern are prevented from being connected by the electric path by the graphitization by the through hole, so that the short circuit between the land and the conductor pattern can be prevented.

また、本発明において、前記貫通孔の長さが、前記ランドの直径より大きいことが好ましい。これにより、プリント基板の熱膨張によるクラック発生を抑制することができるとともに、クラックが発生した場合でもグラファイト化の進行を防ぐことができる。   In the present invention, it is preferable that the length of the through hole is larger than the diameter of the land. As a result, the generation of cracks due to thermal expansion of the printed circuit board can be suppressed, and the progression of graphitization can be prevented even when cracks occur.

また、このとき、前記貫通孔が、隣接する前記ランド間を結ぶ方向と直交する方向に長く形成されていてもよい。これにより、隣接するランド同士が基材のグラファイト化による電路で連結するのを貫通孔でより効果的に防ぐことができる。   At this time, the through hole may be formed long in a direction orthogonal to the direction connecting the adjacent lands. Thereby, it can prevent more effectively by a through-hole that adjacent lands connect with the electric circuit by the graphitization of a base material.

また、このとき、前記貫通孔の隣接する前記ランド間を結ぶ方向の幅が、前記ランド近傍にまで存在していてもよい。これにより、プリント基板の熱膨張をより効果的に吸収することができるので、クラック発生を抑制することができる。   At this time, the width in the direction connecting the lands adjacent to each other of the through-holes may exist up to the vicinity of the lands. Thereby, since thermal expansion of a printed circuit board can be absorbed more effectively, generation | occurrence | production of a crack can be suppressed.

また、このとき、前記貫通孔が、前記ランドと前記ランド近傍に形成された導体パターンとを結ぶ方向と直交する方向に長く形成されていてもよい。これにより、ランドと導体パターンとがグラファイト化による電路で連結するのを貫通孔でより効果的に防ぐことができる。   At this time, the through hole may be formed long in a direction orthogonal to a direction connecting the land and the conductor pattern formed in the vicinity of the land. Thereby, it can prevent more effectively by a through-hole that a land and a conductor pattern are connected with the electric circuit by graphitization.

また、このとき、前記貫通孔の前記ランドと前記ランド近傍に形成された導体パターンとを結ぶ方向の幅が、前記ランド及び前記導体パターン近傍にまで存在していてもよい。これにより、プリント基板の熱膨張をより効果的に吸収することができるので、クラック発生を抑制することができる。   At this time, the width of the through hole in the direction connecting the land and the conductor pattern formed in the vicinity of the land may exist in the vicinity of the land and the conductor pattern. Thereby, since thermal expansion of a printed circuit board can be absorbed more effectively, generation | occurrence | production of a crack can be suppressed.

以下、図面に基づいて本発明の好適な実施の形態を説明する。   Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.

図1は、本発明によるプリント基板を含んでいる電力供給装置が適用された装置の構成を示すブロック図である。なお、ここで装置90は、例えば写真処理装置であるが、写真処理に関する具体的な説明については省略する。   FIG. 1 is a block diagram showing a configuration of an apparatus to which a power supply apparatus including a printed board according to the present invention is applied. Here, the apparatus 90 is, for example, a photographic processing apparatus, but a detailed description regarding the photographic processing will be omitted.

図1に示すように装置90には、電力供給装置1と、電源2と漏電ブレーカ3と、制御装置4と複数の負荷装置5によって構成されている。電力供給装置1は、入力された高電圧の電力を分配し、分配された電力を各負荷装置5に供給している。電源2は電力供給装置1に供給される高電圧の電力の発生源である。漏電ブレーカ3は、漏電検知装置であり、電源2から電力供給装置1に供給される高電圧の電力を中継するとともに、電力供給装置1の漏電を監視する。そして、電力供給装置1の漏電を検知した場合には、即座に電力供給装置1への電力供給を遮断する。制御装置4は、電力供給装置1に接続され、電力供給装置1による各負荷装置5への電力供給の制御を行うものである。負荷装置5は、電力供給装置1から電力の供給を受ける各種装置であり、例えば、ヒータ、モータ及び他の制御装置などである。   As shown in FIG. 1, the device 90 includes a power supply device 1, a power source 2, a leakage breaker 3, a control device 4, and a plurality of load devices 5. The power supply device 1 distributes the input high voltage power and supplies the distributed power to each load device 5. The power source 2 is a source of high-voltage power supplied to the power supply device 1. The earth leakage breaker 3 is an earth leakage detection device that relays high-voltage power supplied from the power source 2 to the power supply device 1 and monitors the power supply device 1 for electric leakage. And when the leakage of the power supply device 1 is detected, the power supply to the power supply device 1 is immediately cut off. The control device 4 is connected to the power supply device 1 and controls power supply to each load device 5 by the power supply device 1. The load device 5 is various devices that receive power supply from the power supply device 1, such as a heater, a motor, and other control devices.

次に、電力供給装置1について、図2を参照しつつ説明する。図2は、プリント基板10の表面に施されるシルク印刷の内容を示している。   Next, the power supply device 1 will be described with reference to FIG. FIG. 2 shows the contents of silk printing applied to the surface of the printed circuit board 10.

図2に示すように電力供給装置1の電気回路基板は、複数のターミナルT1〜T5によって構成されたターミナルTA3、コンデンサC1,C2、サージアブソーバZNR1〜ZNR4、コネクタP641,P644,P646,P648,P660,P662、マグネットリレーX1,X3,X4、ソリッドステートリレーSSR1〜SSR8等の複数の電気部品を備えている。   As shown in FIG. 2, the electric circuit board of the power supply device 1 includes a terminal TA3 constituted by a plurality of terminals T1 to T5, capacitors C1 and C2, surge absorbers ZNR1 to ZNR4, connectors P641, P644, P646, P648, and P660. , P662, magnet relays X1, X3, X4, solid state relays SSR1 to SSR8 and the like.

ターミナルTA3は、電源2から漏電ブレーカ3を介して高電圧の電力を入力されるものである。コンデンサC1,C2は、ターミナルTA3に入力された高電圧の電力の高周波ノイズを除去するものである。サージアブソーバZNR1〜ZNR4は、ターミナルTA3に入力された高電圧の電力に発生するサージを除去するものである。コネクタP648は、制御装置4と接続するためのものである。コネクタP641,P644,P646、P660、P662は、負荷装置5と接続するためのものである。マグネットリレーX1,X3,X4と、ソリッドステートリレーSSR1〜SSR8とは、制御装置4からの制御により負荷装置5への電力供給の開始または停止を行うものである。なお、ソリッドステートリレーSSR1〜SSR8の入力部は、マグネットリレーX1,X3,X4の出力側接点から電力供給されている。   The terminal TA3 is for receiving high voltage power from the power source 2 via the leakage breaker 3. Capacitors C1 and C2 remove high-frequency noise from high-voltage power input to terminal TA3. The surge absorbers ZNR1 to ZNR4 are for removing surges generated in the high voltage power input to the terminal TA3. The connector P648 is for connecting to the control device 4. Connectors P641, P644, P646, P660, and P662 are for connection to the load device 5. The magnet relays X1, X3, and X4 and the solid state relays SSR1 to SSR8 start or stop supplying power to the load device 5 under the control of the control device 4. In addition, the input part of solid state relay SSR1-SSR8 is supplied with electric power from the output side contact of magnet relay X1, X3, X4.

電力供給装置1の電気回路基板は、プリント基板10に上述した各電気部品などを実装することにより実現されている。図3は、図2におけるプリント基板10のA−A断面図である。図3に示すようにプリント基板10は、基材11と、ランド136と、導電パターン131,132と、スルーホール15と、貫通孔31とを含んでなる。基材11は、ガラスエポキシ等からなる4枚の板状部材11a〜11dが順に積層した構成となっており、上から順に第1層が板状部材11a、第2層が板状部材11b、第3層が板状部材11c、第4層が板状部材11dとなっている。   The electric circuit board of the power supply device 1 is realized by mounting the above-described electric components on the printed board 10. 3 is a cross-sectional view of the printed circuit board 10 taken along the line AA in FIG. As shown in FIG. 3, the printed circuit board 10 includes a base material 11, lands 136, conductive patterns 131 and 132, a through hole 15, and a through hole 31. The base material 11 has a configuration in which four plate-like members 11a to 11d made of glass epoxy or the like are laminated in order, the first layer is the plate-like member 11a, the second layer is the plate-like member 11b in order from the top, The third layer is a plate-like member 11c, and the fourth layer is a plate-like member 11d.

図3に示すようにスルーホール15は、基材11の厚み方向に貫通された孔であり、スルーホール15の内周面及び上下の開口部を覆うようにほぼ円筒状のランド136が配置されている。   As shown in FIG. 3, the through hole 15 is a hole penetrating in the thickness direction of the substrate 11, and a substantially cylindrical land 136 is disposed so as to cover the inner peripheral surface of the through hole 15 and the upper and lower openings. ing.

ランド136の上端部及び下端部には、基材11の上面及び下面の面方向に突出した鍔状の突出部12a,12bが形成されており、上側突出部12aと下側突出部12bとの間に基材11が存在している。なお、図4に示すようにスルーホール15と同様なスルーホールが、プリント基板10に上述した各電気部品が配置される部分等に適宜の数だけ形成されており、それらスルーホールのそれぞれにランド136と同様なランドが配置されている。   On the upper end and the lower end of the land 136, hook-shaped protrusions 12a and 12b are formed which protrude in the surface direction of the upper surface and the lower surface of the base material 11, and the upper protrusion 12a and the lower protrusion 12b The base material 11 exists between them. As shown in FIG. 4, an appropriate number of through holes similar to the through holes 15 are formed in the printed circuit board 10 where the above-described electrical components are disposed, and landed in each of these through holes. Lands similar to 136 are arranged.

図3において、導体パターン131は、基材11の上面(第1層11aの上面)に沿って形成されており、ランド136の上側突出部12aと接合されている。なお、基材11の第1〜第4層11a〜11dにも後述するように複数の導体パターンが形成されており、それらの導体パターンも必要に応じて適宜のランドと接合されている。   In FIG. 3, the conductor pattern 131 is formed along the upper surface of the substrate 11 (the upper surface of the first layer 11 a), and is joined to the upper protruding portion 12 a of the land 136. A plurality of conductor patterns are also formed on the first to fourth layers 11a to 11d of the base material 11 as will be described later, and these conductor patterns are also joined to appropriate lands as necessary.

電気部品20は、図2に示すターミナルTA3を構成するターミナルT2に該当するものである。電気部品20には、その下面から垂直方向に延出したリード21が形成されている。図3に示すように電気部品20のリード21は、スルーホール15のほぼ中心部分に挿入されて配置されている。そして、リード21とランド136との間に熱溶解された亜鉛とスズとを含んでなる半田16が流し込まれることで、電気部品20とランド136とが半田16を介して電気的に接合されている。従って、電気部品20と、導体パターン131とが半田16及びランド136を介して接合することになる。なお、導体パターンは、プリント基板10に実装される各電気部品に対して配線するための銅箔部材であり、適宜のランドに接合されている。なお、リード21は金属製からなり、電気部品20に対して通電できるようになっている。また、他の電気部品にもリード21と同様なリードが形成されている。   The electrical component 20 corresponds to the terminal T2 constituting the terminal TA3 shown in FIG. The electrical component 20 is formed with a lead 21 extending vertically from the lower surface thereof. As shown in FIG. 3, the lead 21 of the electrical component 20 is inserted and disposed at substantially the center portion of the through hole 15. Then, the solder 16 containing zinc and tin, which are thermally melted, is poured between the lead 21 and the land 136, so that the electrical component 20 and the land 136 are electrically joined via the solder 16. Yes. Therefore, the electrical component 20 and the conductor pattern 131 are joined via the solder 16 and the land 136. The conductor pattern is a copper foil member for wiring with respect to each electrical component mounted on the printed circuit board 10, and is joined to an appropriate land. The lead 21 is made of a metal and can be energized to the electrical component 20. Also, leads similar to the leads 21 are formed on other electrical components.

図4〜図7には、基材11を積層して構成する板状部材11a〜11d(第1〜第4層11a〜11d)に形成された導体パターン及び複数のランドが示されている。図4〜図7に示すように導体パターンは、第1〜第4層に分けて複数形成されており、前述した各電気部品が、いずれかの層における導体パターンとプリント基板10に複数形成されたスルーホール部分に存在するランドを介して接続されて所望の電気回路を構成している。   FIGS. 4 to 7 show conductor patterns and a plurality of lands formed on plate-like members 11a to 11d (first to fourth layers 11a to 11d) formed by laminating the base material 11. FIG. As shown in FIG. 4 to FIG. 7, a plurality of conductor patterns are formed on the first to fourth layers, and a plurality of the above-described electrical components are formed on the conductor pattern and the printed circuit board 10 in any layer. The desired electric circuit is configured by connecting via lands existing in the through-hole portion.

例えば、図4に示す基材11の第1層11aには、接地された導電パターンである接地パターン121aが、ソリッドステートリレーSSR1〜SSR8の交流入出力部のリードに接合されるランド71a,71b,72a,72b,73a,73b,74a,74b,75a,75b,76a,76b,77a,77b,78a,78b及びソリッドステートリレーSSR1〜SSR8の制御入力部のリードに接合されるランド81,82,83,84,85,86,87,88近傍部分に形成されている。また、図7に示す基材11の第4層11dには、ソリッドステートリレーSSR1〜SSR8近傍部分以外の接地パターン121a部分と積層方向に重なる部分に、接地パターン121bが形成されている。   For example, on the first layer 11a of the substrate 11 shown in FIG. 4, a ground pattern 121a, which is a grounded conductive pattern, is joined to lands 71a and 71b that are joined to the leads of the AC input / output units of the solid state relays SSR1 to SSR8. 72a, 72b, 73a, 73b, 74a, 74b, 75a, 75b, 76a, 76b, 77a, 77b, 78a, 78b and lands 81, 82 joined to the leads of the control input of the solid state relays SSR1 to SSR8, 83, 84, 85, 86, 87 and 88 are formed in the vicinity. Further, in the fourth layer 11d of the base material 11 shown in FIG. 7, a ground pattern 121b is formed in a portion overlapping with the ground pattern 121a portion other than the portion in the vicinity of the solid state relays SSR1 to SSR8 in the stacking direction.

また、第2層11bと第4層11dに形成された導電パターン115,116は、ターミナルTA3のリードに接合されるランド35,36に接合されるとともに、マグネットリレーX1,X3,X4の入力側接点のリードに接合されるランド38〜40にも接合されている。こうして、マグネットリレーX1,X3,X4に電力を供給している。   The conductive patterns 115 and 116 formed on the second layer 11b and the fourth layer 11d are joined to the lands 35 and 36 joined to the lead of the terminal TA3, and at the input side of the magnet relays X1, X3, and X4. It is also joined to lands 38 to 40 which are joined to the contact leads. In this way, power is supplied to the magnet relays X1, X3, and X4.

また、第1〜第3層11a〜11cに形成された導電パターン122a,122bと第1層に形成された導電パターン122cは、マグネットリレーX1,X3,X4の出力側接点のリードに接合されるランド41a〜41cに接合されるとともに、フューズF4〜F10(図2参照)の入力側接点のリードに接合されるランド42a〜42gにも接合されている。そして、第3層11c及び第4層11dに形成された導電パターン123a〜123gがフューズF4〜F10の出力側接点のリードに接合されるランド43a〜43gに接合されるとともに、ソリッドステートリレーSSR1〜SSR8の入力側接点のリードに接合されるランド71a〜78aにも接合されている。こうして、ターミナルTA3からソリッドステートリレーSSR1〜SSR8までの電力供給系の回路が構成されている。   The conductive patterns 122a and 122b formed in the first to third layers 11a to 11c and the conductive pattern 122c formed in the first layer are joined to the leads of the output side contacts of the magnet relays X1, X3, and X4. In addition to being joined to the lands 41a to 41c, the lands 42a to 42g are also joined to the leads of the input side contacts of the fuses F4 to F10 (see FIG. 2). The conductive patterns 123a to 123g formed in the third layer 11c and the fourth layer 11d are joined to the lands 43a to 43g joined to the leads of the output side contacts of the fuses F4 to F10, and the solid state relays SSR1 to SSR1. It is also joined to lands 71a to 78a which are joined to the leads of the input side contact of SSR8. Thus, a power supply system circuit from the terminal TA3 to the solid state relays SSR1 to SSR8 is configured.

また、マグネットリレーX1,X3,X4を制御するため、マグネットリレーX1,X3,X4の制御入力部のリードに接合されるランド92〜94に接合されている第2層11bの導電パターン125bが形成されており、第4層11dの導電パターン群125aが直接または導電パターン125bを介してランド92〜94に接合されるように形成されている。また、ソリッドステートリレーSSR1〜SSR8を制御するため、ソリッドステートリレーSSR1〜SSR8の制御入力部のリードに接合されるランド81〜88に接合されている第4層11dの導電パターン群126が形成されている。このように、導体パターン及びランドが各層11a〜11dに複数形成されているので、各電気部品がランド及び導体パターンを介して接続されている。   Further, in order to control the magnet relays X1, X3 and X4, the conductive pattern 125b of the second layer 11b joined to the lands 92 to 94 joined to the leads of the control input portions of the magnet relays X1, X3 and X4 is formed. The conductive pattern group 125a of the fourth layer 11d is formed to be joined to the lands 92 to 94 directly or via the conductive pattern 125b. Further, in order to control the solid state relays SSR1 to SSR8, the conductive pattern group 126 of the fourth layer 11d joined to the lands 81 to 88 joined to the leads of the control input portions of the solid state relays SSR1 to SSR8 is formed. ing. As described above, since a plurality of conductor patterns and lands are formed in each of the layers 11a to 11d, each electrical component is connected via the lands and the conductor patterns.

図8〜図11は、図4における2点鎖線で囲む領域の基材11の各層ごとの拡大図を示している。図8〜図11に示すようにプリント基板10の基材11には、複数の貫通孔31〜34が形成されている。図8に示すように第1層11aには、ターミナルT1,T2のリードに接合されるランド36、136と接合される導体パターン131と、コンデンサC1,C2のリードに接合されるランド137〜140近傍に配置されるとともに、サージアブソーバZNR1〜ZNR4の入力側接点のリードに接合されるランド141〜144と接合される導体パターン132と、サージアブソーバZNR1の出力側接点のリードに接合されるランド151と接合する導体パターン133とが形成されている。   8-11 has shown the enlarged view for every layer of the base material 11 of the area | region enclosed with the dashed-two dotted line in FIG. As shown in FIGS. 8 to 11, a plurality of through holes 31 to 34 are formed in the base material 11 of the printed circuit board 10. As shown in FIG. 8, the first layer 11a has conductor patterns 131 joined to the lands 36 and 136 joined to the leads of the terminals T1 and T2, and lands 137 to 140 joined to the leads of the capacitors C1 and C2. A conductor pattern 132 that is arranged in the vicinity and is joined to the lands 141 to 144 that are joined to the leads of the input side contacts of the surge absorbers ZNR1 to ZNR4, and the land 151 that is joined to the leads of the output side contacts of the surge absorber ZNR1. And a conductor pattern 133 to be joined.

図8において、貫通孔31は導体パターン131と導体パターン132との間に配置されている。貫通孔31は細長く形成されるとともに、その長手方向が隣接するランド36同士を結ぶ方向と直交する方向に平行にされている。貫通孔31の長手方向の長さは、導体パターン131の上側の辺に相当する長さを有している。また、貫通孔32は、導体パターン131間に配置されている。貫通孔32は隣接するランド36同士を結ぶ方向に長く形成されている。貫通孔32の長手方向の長さは、導体パターン131の左右側の辺に相当する長さを有している。   In FIG. 8, the through hole 31 is disposed between the conductor pattern 131 and the conductor pattern 132. The through hole 31 is formed in an elongated shape, and its longitudinal direction is parallel to a direction orthogonal to the direction connecting adjacent lands 36. The length in the longitudinal direction of the through hole 31 has a length corresponding to the upper side of the conductor pattern 131. The through holes 32 are arranged between the conductor patterns 131. The through hole 32 is formed long in the direction connecting adjacent lands 36. The length of the through hole 32 in the longitudinal direction has a length corresponding to the left and right sides of the conductor pattern 131.

図8において、貫通孔33は隣接するランド141,151との間に配置されている。貫通孔33は、ランド141,151間を結ぶ方向と直交する方向に長く形成されているとともに、ランド141,151間を結ぶ方向の幅がランド141,151近傍にまで存在している。また、貫通孔34は、サージアブソーバZNR2の出力側接点のリードと接合されているランド152とランド142との間に配置されている。貫通孔34は、ランド142,152との間を結ぶ方向と直交する方向に長く形成されているとともに、ランド142,152間を結ぶ方向の幅がランド142,152近傍にまで存在している。   In FIG. 8, the through hole 33 is disposed between adjacent lands 141 and 151. The through-hole 33 is formed long in a direction orthogonal to the direction connecting the lands 141 and 151, and the width in the direction connecting the lands 141 and 151 is present in the vicinity of the lands 141 and 151. Further, the through hole 34 is disposed between the land 152 and the land 142 joined to the lead of the output side contact of the surge absorber ZNR2. The through-hole 34 is formed long in a direction orthogonal to the direction connecting the lands 142 and 152, and the width in the direction connecting the lands 142 and 152 exists to the vicinity of the lands 142 and 152.

なお、図9〜図11に示すように前述した貫通孔31〜34は、基材11の厚み方向に貫通しているので、第1層11aと重なる第2〜第4層11b〜11dの位置にも形成されている。   In addition, since the through-holes 31-34 mentioned above are penetrated in the thickness direction of the base material 11 as shown in FIGS. 9-11, the position of the 2nd-4th layer 11b-11d which overlaps with the 1st layer 11a. Also formed.

また、図9に示すように第2層11bには、ターミナルT2のリードに接合されるランド136とコンデンサC1,C2のリードに接合されるランド138,139とに接合する導体パターン161と、ターミナルT1のリードに接合されるランド36とコンデンサC1のリードに接合されるランド137とに接合する導体パターン162と、が形成されている。これら導体パターン161,162の間は離隔されている。   Further, as shown in FIG. 9, the second layer 11b has a conductor pattern 161 joined to a land 136 joined to the lead of the terminal T2 and lands 138 and 139 joined to the leads of the capacitors C1 and C2, and a terminal. A conductor pattern 162 is formed to be joined to the land 36 joined to the lead of T1 and the land 137 joined to the lead of the capacitor C1. The conductor patterns 161 and 162 are separated from each other.

また、図10に示すように第3層11cには、ターミナルT2のリードに接合されるランド136とコンデンサC1,C2のリードに接合されるランド138,139と接合し、ランド137,141,151近傍付近に配置された導体パターン163が形成されている。   Further, as shown in FIG. 10, the third layer 11c is joined to lands 136 joined to the leads of the terminal T2 and lands 138 and 139 joined to the leads of the capacitors C1 and C2, and the lands 137, 141 and 151 are joined. A conductor pattern 163 disposed in the vicinity is formed.

また、図11に示すように第4層11dには、前述した第1層11aの導体パターン131と同様の導体パターン164と、サージアブソーバZNR2〜ZNR4の入力側接点のリードに接合されるランド142〜145と接合された導体パターン165と、サージアブソーバZNR2の出力側接点のリードと接合されるランド152と接合する導体パターン166と、前述した導体パターン116とが形成されている。   Further, as shown in FIG. 11, the fourth layer 11d has a land 142 which is joined to the conductor pattern 164 similar to the conductor pattern 131 of the first layer 11a and the leads of the input side contacts of the surge absorbers ZNR2 to ZNR4. Conductor pattern 165 joined to ˜145, conductor pattern 166 joined to land 152 joined to the lead of the output side contact of surge absorber ZNR2, and conductor pattern 116 described above are formed.

このような第1〜第4層11a〜11dを貫通した各貫通孔31〜34の長手方向の長さは、いずれのランドの直径よりも大きいので、ターミナルTA3、コンデンサC1,C2及びサージアブソーバZNR1〜ZNR4などの電気部品に通電した場合において、各電気部品の発熱により電気部品近傍のプリント基板10に熱膨張が生じてランドと電気部品のリード間を接合する半田にクラックが生じるのを抑制することができる。また、貫通孔33,34のように短手方向の幅がランド141,142,151,152及び導体パターン132,133に近接しているので、貫通孔33,34の幅が大きくなり、プリント基板10の熱膨張をより効果的に吸収することができる。そのため、前述と同様に半田のクラック発生を抑制することができる。つまり、電気部品の発熱でプリント基板10に生じた熱膨張によって、スルーホールと電気部品のリードとの間が狭くなって半田に圧縮応力がかかるのを、貫通孔31〜34でその圧縮応力を逃がす(吸収する)ことが可能となるので、半田にクラックが生じにくくなる。   Since the length in the longitudinal direction of each of the through holes 31 to 34 passing through the first to fourth layers 11a to 11d is larger than the diameter of any land, the terminal TA3, the capacitors C1 and C2, and the surge absorber ZNR1 When energizing an electrical component such as ~ ZNR4, the thermal expansion of the printed circuit board 10 in the vicinity of the electrical component due to the heat generated by each electrical component is suppressed, so that cracks are not generated in the solder that joins between the land and the lead of the electrical component. be able to. Further, since the width in the short direction is close to the lands 141, 142, 151, 152 and the conductor patterns 132, 133 like the through holes 33, 34, the width of the through holes 33, 34 is increased, and the printed board The thermal expansion of 10 can be absorbed more effectively. Therefore, it is possible to suppress the occurrence of solder cracks as described above. That is, the thermal expansion generated in the printed circuit board 10 due to the heat generation of the electrical component narrows the space between the through hole and the lead of the electrical component and applies compressive stress to the solder. Since it can be released (absorbed), cracks are less likely to occur in the solder.

続いて、通電された電気部品20が発熱し、その電気部品20近傍のプリント基板10に熱膨張が生じて電気部品20のリード21とランド136とを接合する半田16にクラック18が生じた場合について以下に説明する。図12は、図8におけるB−B断面を示しており、(a)は半田にクラックが生じた状況を示すプリント基板の要部断面図であり、(b)は半田に生じたクラックにアーク放電が生じて新たな電路が形成された状況を示すプリント基板の要部断面図である。   Subsequently, when the energized electrical component 20 generates heat, thermal expansion occurs in the printed circuit board 10 in the vicinity of the electrical component 20, and a crack 18 is generated in the solder 16 that joins the lead 21 and the land 136 of the electrical component 20. Is described below. FIG. 12 is a cross-sectional view taken along the line BB in FIG. 8, (a) is a cross-sectional view of the main part of the printed circuit board showing a situation where cracks are generated in the solder, and (b) is an arc on the cracks generated in the solder. It is principal part sectional drawing of a printed circuit board which shows the condition where discharge generate | occur | produced and the new electric circuit was formed.

図12(a)に示すようにプリント基板10には、貫通孔31が形成されているので、電気部品20が通電されて発熱することで、プリント基板10に熱膨張が生じてもそのプリント基板10の熱膨張が貫通孔31で吸収されるので半田16にクラックが発生しにくくなっているが、特に高電圧の電力を供給することで高温になるような電気部品20による過度の発熱や繰り返されるプリント基板10の熱膨張により、稀に半田16にクラック18が生じることがある。クラック18が半田16に形成された状態のまま、導電パターン131からランド136を介して半田16に高電圧が印加されると、図12(b)に示すようにクラック18間にアーク放電が生じる。アーク放電が生じることによりクラック18近傍が高温になり、半田16に含まれるフラックス、基材11に含まれるフラックスやガラスエポキシ等が導電パターンとともに炭化してグラファイト化する。基材11がグラファイト化することで、抵抗値を有する新たな電路19が形成される。電路19は、アーク放電によってさらに図中右方向に成長していく。   As shown in FIG. 12A, since the printed board 10 has a through-hole 31, even if the printed circuit board 10 is thermally expanded by energization of the electrical component 20, the printed circuit board 10 is heated. Since the thermal expansion of 10 is absorbed by the through-hole 31, cracks are less likely to occur in the solder 16, but excessive heat generation or repetition by the electrical component 20 that becomes high temperature by supplying high-voltage power in particular. In some rare cases, cracks 18 may occur in the solder 16 due to thermal expansion of the printed circuit board 10. If a high voltage is applied to the solder 16 from the conductive pattern 131 via the land 136 while the crack 18 is formed on the solder 16, an arc discharge occurs between the cracks 18 as shown in FIG. . When the arc discharge occurs, the vicinity of the crack 18 becomes high temperature, and the flux contained in the solder 16, the flux contained in the substrate 11, the glass epoxy, etc. are carbonized and graphitized together with the conductive pattern. When the base material 11 is graphitized, a new electric circuit 19 having a resistance value is formed. The electric circuit 19 further grows in the right direction in the figure by arc discharge.

しかしながら、クラック18間のアーク放電によって図12(b)中右方向に成長する電路19は、貫通孔31によってその成長が抑止されることになる。つまり、クラック18間のアーク放電により高温になって炭化する部分が貫通孔31で途切れるので、電路19が成長できなくなる。また、貫通孔31は基材11の厚み方向に貫通されているので、貫通孔31内を通過する空気によって高温部分が冷却されることになるので、電路19のグラファイト化の進行を抑制することにもなる。従って、基材11がグラファイト化して電路19が導体パターン132と第1層11a上で連結しないようにすることができる。   However, the growth of the electric circuit 19 that grows rightward in FIG. 12B due to arc discharge between the cracks 18 is suppressed by the through hole 31. In other words, the portion that becomes carbonized due to arc discharge between the cracks 18 is interrupted at the through hole 31, and the electric circuit 19 cannot grow. Moreover, since the through-hole 31 is penetrated in the thickness direction of the base material 11, the high-temperature portion is cooled by the air passing through the through-hole 31, so that the progress of graphitization of the electric path 19 is suppressed. It also becomes. Therefore, it is possible to prevent the base material 11 from graphitizing and the electric circuit 19 from being connected to the conductor pattern 132 on the first layer 11a.

以上のように、本実施の形態によるプリント基板10は、高電圧で電力を供給することで高温になる電気部品がプリント基板10に実装されている場合でも、基材11には複数の貫通孔31〜34が形成されているので、電気部品の発熱によるプリント基板10の熱膨張を吸収することができる。従って、電気部品のリード及びランドとを接合している半田にクラックが発生しにくくなる。また、電気部品のリード及びランドとを接合している半田にクラックが発生してそのクラック間にアーク放電が生じた場合でも、基材11のランド近傍からグラファイト化が進むのを貫通孔31〜34で抑止することができる。   As described above, the printed circuit board 10 according to the present embodiment has a plurality of through-holes in the base material 11 even when electrical components that are heated to a high voltage when power is supplied are mounted on the printed circuit board 10. Since 31-34 are formed, the thermal expansion of the printed circuit board 10 by the heat_generation | fever of an electrical component can be absorbed. Therefore, cracks are less likely to occur in the solder joining the leads and lands of the electrical component. Further, even when a crack is generated in the solder joining the lead and the land of the electrical component and an arc discharge is generated between the cracks, the graphitization proceeds from the vicinity of the land of the base material 11 through the through holes 31 to 31. 34 can be suppressed.

また、プリント基板10の貫通孔31は、導電パターン131,132間に形成されているので、ランド36及びランド136近傍の半田にクラックが生じて、基材11のグラファイト化によって形成された電路が導電パターン132側に成長しても貫通孔31でその電路の成長を抑止する。そのため、導電パターン131と導電パターン132とが基材11のグラファイト化による電路で連結されるのをより効果的に防ぐことができる。従って、ランド136−ランド141〜144間及びランド136−導電パターン132間が電路で連結されて短絡するのを防ぐことができる。   Further, since the through hole 31 of the printed circuit board 10 is formed between the conductive patterns 131 and 132, a crack is generated in the solder near the land 36 and the land 136, and an electric circuit formed by graphitization of the base material 11 is formed. Even if it grows to the conductive pattern 132 side, the growth of the electric circuit is suppressed by the through hole 31. Therefore, it can prevent more effectively that the conductive pattern 131 and the conductive pattern 132 are connected by the electric circuit by the graphitization of the base material 11. FIG. Therefore, it is possible to prevent the short circuit between the lands 136 and the lands 141 to 144 and between the lands 136 and the conductive patterns 132 connected by the electric circuit.

また、プリント基板10の貫通孔32は、導電パターン131間に形成されているので、ランド36及びランド136近傍の半田にクラックが生じて、基材11のグラファイト化によって形成された電路が導電パターン131同士を連結するように成長しても貫通孔32でその電路の成長を抑止することができる。そのため、導電パターン131間が電路で連結するのをより効果的に防ぐことができる。従って、ランド36−ランド136間が電路で連結されて短絡するのを防ぐことができる。   Further, since the through holes 32 of the printed circuit board 10 are formed between the conductive patterns 131, cracks are generated in the lands 36 and the solder near the lands 136, and the electric path formed by graphitization of the base material 11 becomes the conductive pattern. Even if it grows so that 131 may be connected, the growth of the electric circuit can be suppressed by the through-hole 32. Therefore, it is possible to more effectively prevent the conductive patterns 131 from being connected by an electric circuit. Therefore, it is possible to prevent the land 36 and the land 136 from being short-circuited by an electric circuit.

また、プリント基板10の貫通孔33は、ランド141,151間であって、導体パターン132,133間に形成されているので、ランド141,151近傍の半田にクラックが生じて、基材11のグラファイト化によって形成された電路が、ランド141,151同士を結ぶように成長しても貫通孔33でその成長を抑止することができる。そのため、導電パターン132,133間が電路で連結するのをより効果的に防ぐことができる。従って、ランド141−ランド151間、ランド141−導電パターン133間及びランド151−導電パターン132間が電路で連結されて短絡するのを防ぐことができる。   Further, since the through hole 33 of the printed circuit board 10 is formed between the lands 141 and 151 and between the conductor patterns 132 and 133, a crack is generated in the solder near the lands 141 and 151, Even if the electric circuit formed by graphitization grows so as to connect the lands 141 and 151, the growth can be suppressed by the through-hole 33. Therefore, it is possible to more effectively prevent the conductive patterns 132 and 133 from being connected by the electric circuit. Therefore, it is possible to prevent a short circuit between the land 141 and the land 151, between the land 141 and the conductive pattern 133, and between the land 151 and the conductive pattern 132 by the electric circuit.

また、プリント基板10の貫通孔34は、ランド142,152間であって、ランド152と導電パターン142間に形成されているので、ランド142,152近傍の半田にクラックが生じて、基材11のグラファイト化によって形成された電路が、ランド142,152同士を結ぶように成長しても貫通孔34でその成長を抑止することができる。そのため、ランド152と導電パターン132間が電路で連結するのをより効果的に防ぐことができる。従って、ランド142−ランド152間及び導電パターン165−導電パターン166が電路で連結されて短絡するのを防ぐことができる。   Further, since the through hole 34 of the printed circuit board 10 is formed between the lands 142 and 152 and between the land 152 and the conductive pattern 142, a crack is generated in the solder near the lands 142 and 152, and the base material 11. Even if the electric circuit formed by the graphitization of the lands grows so as to connect the lands 142 and 152, the growth can be suppressed by the through holes 34. Therefore, it is possible to more effectively prevent the land 152 and the conductive pattern 132 from being connected by the electric circuit. Therefore, it is possible to prevent the short circuit between the land 142 and the land 152 and the conductive pattern 165 to the conductive pattern 166 connected by the electric circuit.

なお、貫通孔31〜34は長く形成されているので、グラファイト化による電路の進行を広い範囲で抑止することができる。   In addition, since the through-holes 31-34 are formed long, the progress of the electric circuit by graphitization can be suppressed in a wide range.

以上、本発明の好適な実施の形態について説明したが、本発明は上述の実施の形態に限られるものではなく、特許請求の範囲に記載した限りにおいてさまざまな設計変更が可能なものである。例えば、本実施の形態におけるプリント基板10に少なくとも1つ以上の貫通孔を設けておればよく、その貫通孔で前述したように電気部品の発熱によるプリント基板の熱膨張を吸収したり、半田にクラックが生じて基材がグラファイト化してもその貫通孔で抑止すればよい。また、本実施の形態の貫通孔31〜34は細長い形状(楕円形状)であるが、どのような形状であってもよく、効果的にプリント基板10の熱膨張を吸収したり、基材のグラファイト化の進行を抑止できればよい。また、プリント基板は単層構造でもよい。   The preferred embodiments of the present invention have been described above. However, the present invention is not limited to the above-described embodiments, and various design changes can be made as long as they are described in the claims. For example, it is sufficient that at least one or more through holes are provided in the printed circuit board 10 in the present embodiment, and the thermal expansion of the printed circuit board due to the heat generated by the electrical components is absorbed in the through holes as described above, Even if a crack occurs and the base material is graphitized, it may be suppressed by the through hole. In addition, the through holes 31 to 34 of the present embodiment have an elongated shape (ellipse shape), but may have any shape and effectively absorb the thermal expansion of the printed circuit board 10 or What is necessary is just to suppress the progress of graphitization. The printed circuit board may have a single layer structure.

本発明によるプリント基板は、本実施の形態の電力供給装置以外のプリント基板が適用される装置にも適用することが可能である。   The printed circuit board according to the present invention can also be applied to an apparatus to which a printed circuit board other than the power supply apparatus of the present embodiment is applied.

本発明によるプリント基板を含んでいる電力供給装置が適用された装置の構成を示すブロック図である。It is a block diagram which shows the structure of the apparatus with which the electric power supply apparatus containing the printed circuit board by this invention was applied. 図1に示す電力供給装置に使用されるプリント基板のシルク印刷の内容を示す説明図である。It is explanatory drawing which shows the content of the silk printing of the printed circuit board used for the electric power supply apparatus shown in FIG. 図2におけるプリント基板のA−A断面図である。It is AA sectional drawing of the printed circuit board in FIG. 図1に示す電力供給装置に使用されるプリント基板の第1層の平面図である。It is a top view of the 1st layer of the printed circuit board used for the electric power supply apparatus shown in FIG. 図1に示す電力供給装置に使用されるプリント基板の第2層の平面図である。It is a top view of the 2nd layer of the printed circuit board used for the electric power supply apparatus shown in FIG. 図1に示す電力供給装置に使用されるプリント基板の第3層の平面図である。It is a top view of the 3rd layer of the printed circuit board used for the electric power supply apparatus shown in FIG. 図1に示す電力供給装置に使用されるプリント基板の第4層の平面図である。It is a top view of the 4th layer of the printed circuit board used for the electric power supply apparatus shown in FIG. 図4における2点鎖線で囲まれた領域を示すプリント基板の第1層の拡大平面図である。FIG. 5 is an enlarged plan view of a first layer of a printed board showing a region surrounded by a two-dot chain line in FIG. 4. 図4における2点鎖線で囲まれた領域を示すプリント基板の第2層の拡大平面図である。FIG. 5 is an enlarged plan view of a second layer of the printed board showing a region surrounded by a two-dot chain line in FIG. 4. 図4における2点鎖線で囲まれた領域を示すプリント基板の第3層の拡大平面図である。FIG. 5 is an enlarged plan view of a third layer of the printed board showing a region surrounded by a two-dot chain line in FIG. 4. 図4における2点鎖線で囲まれた領域を示すプリント基板の第4層の拡大平面図である。FIG. 5 is an enlarged plan view of a fourth layer of the printed board showing a region surrounded by a two-dot chain line in FIG. 4. 図8におけるB−B断面を示しており、(a)は半田にクラックが生じた状況を示すプリント基板の要部断面図であり、(b)は半田に生じたクラックにアーク放電が生じて新たな電路が形成された状況を示すプリント基板の要部断面図である。FIG. 9 is a cross-sectional view taken along the line B-B in FIG. 8, where (a) is a cross-sectional view of the main part of the printed circuit board showing a situation in which cracks have occurred in the solder; It is principal part sectional drawing of the printed circuit board which shows the condition in which the new electric circuit was formed.

符号の説明Explanation of symbols

1 電力供給装置
2 電源
3 漏電ブレーカ
4 制御装置
5 負荷装置
10 プリント基板
11 基材
15 スルーホール
16 半田
20 電気部品
21 リード
31,32,33,34 貫通孔
131 導体パターン
136 ランド
DESCRIPTION OF SYMBOLS 1 Power supply apparatus 2 Power supply 3 Earth leakage breaker 4 Control apparatus 5 Load apparatus 10 Printed circuit board 11 Base material 15 Through hole 16 Solder 20 Electrical component 21 Lead 31, 32, 33, 34 Through-hole 131 Conductor pattern 136 Land

Claims (8)

電気回路に使用される単層または多層のプリント基板であって、
複数の電気部品が実装される基材と、
前記電気部品のリードに接合され、前記電気部品に電力を供給する複数のランドと、
前記ランドに接合されるように形成された複数の導体パターンと、
前記基材の厚み方向に貫通された貫通孔とを含んでなることを特徴とするプリント基板。
A single-layer or multi-layer printed circuit board used for electric circuits,
A substrate on which a plurality of electrical components are mounted;
A plurality of lands bonded to the leads of the electrical component and supplying power to the electrical component;
A plurality of conductor patterns formed to be joined to the land;
A printed circuit board comprising a through hole penetrating in the thickness direction of the base material.
前記貫通孔が、隣接する前記ランド間に形成されていることを特徴とする請求項1に記載のプリント基板。   The printed circuit board according to claim 1, wherein the through hole is formed between the adjacent lands. 前記貫通孔が、前記ランドと、前記ランド近傍に形成された導体パターンとの間に配置されていることを特徴とする請求項1又は2のいずれかに記載のプリント基板。   The printed circuit board according to claim 1, wherein the through hole is disposed between the land and a conductor pattern formed in the vicinity of the land. 前記貫通孔の長さが、前記ランドの直径より大きいことを特徴とする請求項1〜3に記載のプリント基板。   The printed circuit board according to claim 1, wherein a length of the through hole is larger than a diameter of the land. 前記貫通孔が、隣接する前記ランド間を結ぶ方向と直交する方向に長く形成されていることを特徴とする請求項4に記載のプリント基板。   The printed circuit board according to claim 4, wherein the through hole is formed long in a direction orthogonal to a direction connecting the adjacent lands. 前記貫通孔の隣接する前記ランド間を結ぶ方向の幅が、前記ランド近傍にまで存在していることを特徴とする請求項5に記載のプリント基板。   The printed circuit board according to claim 5, wherein a width in a direction connecting the lands adjacent to each other of the through-holes exists up to the vicinity of the lands. 前記貫通孔が、前記ランドと前記ランド近傍に形成された導体パターンとを結ぶ方向と直交する方向に長く形成されていることを特徴とする請求項4に記載のプリント基板。   The printed circuit board according to claim 4, wherein the through hole is formed long in a direction orthogonal to a direction connecting the land and a conductor pattern formed in the vicinity of the land. 前記貫通孔の前記ランドと前記ランド近傍に形成された導体パターンとを結ぶ方向の幅が、前記ランド及び前記導体パターン近傍にまで存在していることを特徴とする請求項7に記載のプリント基板。
The printed circuit board according to claim 7, wherein a width of the through hole in a direction connecting the land and a conductor pattern formed in the vicinity of the land exists to the vicinity of the land and the conductor pattern. .
JP2003278356A 2003-07-23 2003-07-23 Printed circuit board Withdrawn JP2005045060A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003278356A JP2005045060A (en) 2003-07-23 2003-07-23 Printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003278356A JP2005045060A (en) 2003-07-23 2003-07-23 Printed circuit board

Publications (1)

Publication Number Publication Date
JP2005045060A true JP2005045060A (en) 2005-02-17

Family

ID=34264788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003278356A Withdrawn JP2005045060A (en) 2003-07-23 2003-07-23 Printed circuit board

Country Status (1)

Country Link
JP (1) JP2005045060A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013168357A1 (en) * 2012-05-11 2013-11-14 富士電機機器制御株式会社 Surface-mounting substrate
JP2021057407A (en) * 2019-09-27 2021-04-08 ダイキン工業株式会社 Electronic circuit device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013168357A1 (en) * 2012-05-11 2013-11-14 富士電機機器制御株式会社 Surface-mounting substrate
JP2021057407A (en) * 2019-09-27 2021-04-08 ダイキン工業株式会社 Electronic circuit device

Similar Documents

Publication Publication Date Title
EP2395821B1 (en) Printed wiring board, electronic device, and printed wiring board manufacturing method
JP2011176377A (en) Wire-printed circuit board or card
JP4650948B2 (en) Through-hole soldering structure
JP2007059803A (en) Printed circuit board, electronic substrate, and electronic apparatus
JP2010021209A (en) Discharge gap pattern and power source device
JP2006511930A (en) Printed circuit boards for electronic vehicle control systems
JP2009289447A (en) Wiring board and electronic device equipped therewith
JP2009052898A (en) Current detection substrate
JP2005045060A (en) Printed circuit board
JP2008227272A (en) Printed wiring board and electronic apparatus
JP4496619B2 (en) Circuit board connection structure
US10728999B2 (en) Circuit boards and method to manufacture circuit boards
JP2017157606A (en) Print circuit board, electronic device, and method of manufacturing electronic device
KR200461026Y1 (en) laminated PCB assembly
KR100346050B1 (en) Attachment structure for chip-type parts and method for attaching chip-type parts
US6301120B1 (en) Circuit board apparatus
JP2007250815A (en) Flexible printed board and electronic component mounting circuit using it
JP4296848B2 (en) Device including printed circuit board
JP2007221014A (en) Multi-layer wiring substrate structure
JPH098444A (en) Electronic circuit device
JP2018129464A (en) Printed circuit board and printed circuit device
JP2005252124A (en) Substrate with ventilation holes
KR100287738B1 (en) Surface mounting method for printed circuit board
JP4803071B2 (en) Circuit board and circuit board with electronic components
JP2008112778A (en) Printed-wiring board, and motor control unit having the same

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061003