JP2005037958A - Semiconductor integrated circuit and method for fabricating same - Google Patents

Semiconductor integrated circuit and method for fabricating same Download PDF

Info

Publication number
JP2005037958A
JP2005037958A JP2004244789A JP2004244789A JP2005037958A JP 2005037958 A JP2005037958 A JP 2005037958A JP 2004244789 A JP2004244789 A JP 2004244789A JP 2004244789 A JP2004244789 A JP 2004244789A JP 2005037958 A JP2005037958 A JP 2005037958A
Authority
JP
Japan
Prior art keywords
integrated circuit
film
semiconductor integrated
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004244789A
Other languages
Japanese (ja)
Other versions
JP3757228B2 (en
Inventor
Setsuo Nakajima
節男 中嶋
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2004244789A priority Critical patent/JP3757228B2/en
Publication of JP2005037958A publication Critical patent/JP2005037958A/en
Application granted granted Critical
Publication of JP3757228B2 publication Critical patent/JP3757228B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To reduce the thickness of a display device by mechanically bonding only a semiconductor integrated circuit to a substrate of the display device and electrically connecting the circuit to the substrate. <P>SOLUTION: In a method for fabricating the semiconductor integrated circuit having a base film, a thin film transistor and a passivation film, variation in kinds, thickness, and sizes of other substrates is made possible by releasing the semiconductor integrated circuit fabricated on a substrate from the substrate and fixing only the semiconductor integrated circuit to the other substrate. For example, an extremely thin film shaped substrate is also used. Furthermore, restriction concerning the kinds of the other substrates is alleviated, and consequently a material light in weight and with high impact resistance such as a plastics substrate can be used and portability is also improved. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、液晶表示装置等のパッシブマトリクス型もしくはアクティブマトリクス型の
表示装置に関し、特に、駆動用の半導体集積回路を効果的に実装したことにより、表示装
置の基板に占める面積を大きくした、ファッショナブルな表示装置を得ることを目的とす
る。
The present invention relates to a passive matrix type or active matrix type display device such as a liquid crystal display device, and more particularly to a fashion in which the area occupied by the substrate of the display device is increased by effectively mounting a semiconductor integrated circuit for driving. An object is to obtain a reasonable display device.

マトリクス型の表示装置としては、パッシブマトリクス型とアクティブマトリクス型の
構造が知られている。パッシブマトリクス型では、第1の基板上に透明導電膜等でできた
多数の短冊型の電気配線(ロー配線)をある方向に形成し、第2の基板上には、前記第1
の基板上の電気配線とは概略垂直な方向に同様な短冊型の電気配線(カラム配線)を形成
する。そして、両基板上の電気配線が対向するように基板を配置する。
As matrix type display devices, passive matrix type and active matrix type structures are known. In the passive matrix type, a large number of strip-shaped electric wirings (low wirings) made of a transparent conductive film or the like are formed on a first substrate in a certain direction, and the first substrate is formed on the first substrate.
The same strip-shaped electrical wiring (column wiring) is formed in a direction substantially perpendicular to the electrical wiring on the substrate. And a board | substrate is arrange | positioned so that the electrical wiring on both board | substrates may oppose.

基板間に液晶材料のように電圧・電流等によって、透光性、光反射・散乱性の変化する
電気光学材料を設けておけば、第1の基板の任意のロー配線と第2の基板の任意のカラム
配線との間に電圧・電流等を印加すれば、その交差する部分の透光性、光反射・散乱性等
を選択できる。このようにして、マトリクス表示が可能となる。
If an electro-optic material whose translucency, light reflection / scattering property is changed by voltage, current, etc., like a liquid crystal material, is provided between the substrates, any row wiring of the first substrate and the second substrate If a voltage, current, or the like is applied to an arbitrary column wiring, the light transmitting property, light reflection / scattering property, etc. of the intersecting portion can be selected. In this way, matrix display is possible.

アクティブマトリクス型では、第1の基板上に多層配線技術を用いて、ロー配線とカラ
ム配線とを形成し、この配線の交差する部分に画素電極を設け、画素電極には薄膜トラン
ジスタ(TFT)等のアクティブ素子を設けて、画素電極の電位や電流を制御する構造と
する。また、第2の基板上にも透明導電膜を設け、第1の基板の画素電極と、第2の基板
の透明導電膜とが対向するように基板を配置する。
In the active matrix type, a row wiring and a column wiring are formed on a first substrate using a multilayer wiring technique, and a pixel electrode is provided at an intersection of the wiring, and a thin film transistor (TFT) or the like is provided on the pixel electrode. An active element is provided to control the potential and current of the pixel electrode. A transparent conductive film is also provided over the second substrate, and the substrate is disposed so that the pixel electrode of the first substrate and the transparent conductive film of the second substrate face each other.

いずれにせよ、使用される基板の材料は、作製プロセスによって選択された。例えば、
透明導電膜を形成して、これをエッチングして、ロー・カラム配線パターンを形成する以
外には特に複雑なプロセスのないパッシブマトリクス型では、基板はガラス以外に、プラ
スチックでもよかった。一方、比較的、高温の成膜工程を有し、また、ナトリウム等の可
動イオンを避ける必要のあるアクティブマトリクス型では、基板としてアルカリ濃度の極
めて低いガラス基板を用いる必要があった。
In any case, the substrate material used was selected by the fabrication process. For example,
In the passive matrix type having no particularly complicated process other than forming a transparent conductive film and etching it to form a row / column wiring pattern, the substrate may be plastic as well as glass. On the other hand, in an active matrix type that has a relatively high temperature film formation step and needs to avoid mobile ions such as sodium, it is necessary to use a glass substrate with a very low alkali concentration as the substrate.

いずれにせよ、従来のマトリクス型表示装置においては、特殊なもの以外は、マトリク
スを駆動するための半導体集積回路(周辺駆動回路、もしくは、バー回路という)を取り
付ける必要があった。従来は、これは、テープ自動ボンディング(TAB)法やチップ・
オン・グラス(COG)法によってなされてきた。
しかしながら、マトリクスの規模は数100行にも及ぶ大規模なものであるので、集積
回路の端子も非常に多く、一方、するドライバー回路は、長方形状のICパッケージや半
導体チップであるため、これらの端子を基板上の電気配線と接続するために配線を引き回
す必要から、表示画面に比して、周辺部分の面積が無視できないほど大きくなった。
In any case, in the conventional matrix type display device, it is necessary to attach a semiconductor integrated circuit (peripheral drive circuit or bar circuit) for driving the matrix except for a special one. Traditionally, this has been achieved by tape automated bonding (TAB) and chip
It has been done by the on-glass (COG) method.
However, since the matrix has a large scale of several hundred lines, the number of terminals of the integrated circuit is very large. On the other hand, the driver circuit to be used is a rectangular IC package or a semiconductor chip. Since it is necessary to route the wiring in order to connect the terminal to the electrical wiring on the substrate, the area of the peripheral portion becomes larger than the display screen, which cannot be ignored.

この問題を解決する方法として、特開平7−14880には、ドライバー回路を、マト
リクスの1辺とほぼ同じ程度の細長い基板(スティック、もしくは、スティック・クリス
タルという)上に形成し、これをマトリクスの端子部に接続するという方法が開示されて
いる。ドライバー回路としては、幅2mmほど程度で十分であることにより、このような
配置が可能となる。このため、基板のほとんどを表示画面とすることができた。
As a method for solving this problem, Japanese Patent Laid-Open No. 7-14880 discloses that a driver circuit is formed on an elongated substrate (referred to as a stick or a stick crystal) that is approximately the same as one side of the matrix, and is formed on the matrix. A method of connecting to the terminal portion is disclosed. As the driver circuit, a width of about 2 mm is sufficient, and this arrangement is possible. For this reason, most of the substrates could be used as display screens.

もちろん、この場合には、マトリクスの面積が大きなものでは、回路をシリコンウェハ
ー上に形成することができないので、ガラス基板等の上に形成する必要がある。したがっ
て、ガラス基板等の上に形成される半導体回路に用いられる能動素子は、結晶性またはア
モルファスの半導体を用いたTFTである。
Of course, in this case, since the circuit cannot be formed on the silicon wafer if the matrix area is large, it is necessary to form the circuit on a glass substrate or the like. Therefore, an active element used for a semiconductor circuit formed on a glass substrate or the like is a TFT using a crystalline or amorphous semiconductor.

しかしながら、スティック・クリスタルに関しては、ドライバー回路の基板の厚さが、
表示装置全体の小型化に支障をきたした。例えば、表示装置をより薄くする必要から基板
の厚さを0.3mmとすることは、基板の種類や工程を最適化することにより可能である
。しかし、スティック・クリスタルの厚さは、製造工程で必要とされる強度から0.5m
m以下とすることは困難であり、結果として、基板を張り合わせたときに、0.2mm以
上もスティック・クリスタルが出ることとなる。
However, for stick crystals, the thickness of the driver circuit board is
This hindered the miniaturization of the entire display device. For example, it is possible to reduce the thickness of the substrate to 0.3 mm because the display device needs to be thinner by optimizing the type and process of the substrate. However, the thickness of the stick crystal is 0.5m from the strength required in the manufacturing process.
It is difficult to set it to m or less, and as a result, when the substrates are bonded together, a stick crystal will appear 0.2 mm or more.

また、スティック・クリスタルと表示装置の基板の種類が異なると、熱膨張の違い等の
理由により、回路に欠陥が生じることがあった。
特に、表示装置の基板として、プラスチック基板を用いると、この問題が顕著であった
。なぜならば、スティック・クリスタルの基板としては、プラスチックを用いることは、
耐熱性の観点から、実質的に不可能なためである。
本発明はこのようなスティック・クリスタルの抱えていた問題を解決し、表示装置のよ
り一層の小型・軽量化を目的とするものである。
Further, when the types of the stick crystal and the substrate of the display device are different, a circuit may be defective due to a difference in thermal expansion.
In particular, when a plastic substrate is used as the substrate of the display device, this problem is remarkable. This is because using plastic as the substrate for the stick crystal
This is because it is substantially impossible from the viewpoint of heat resistance.
The object of the present invention is to solve such problems of the stick crystal and to further reduce the size and weight of the display device.

本発明は、表示装置の基板上に、スティック・クリスタルと同等な半導体集積回路のみ
を機械的に接着し、かつ、電気的な接続を行うことにより、ドライバー回路部分の薄型化
を実施する。また、電気的な接続を、加熱処理により一括に行うことで、高スループット
を実現する。
In the present invention, a driver circuit portion is thinned by mechanically bonding only a semiconductor integrated circuit equivalent to a stick crystal on a substrate of a display device and making an electrical connection. In addition, high throughput is realized by performing electrical connection all at once by heat treatment.

本発明の基本的な構成は、電気配線と、これに電気的に接続され、TFTを有する細長
い半導体集積回路を有する第1の基板の、電気配線の形成された面に対して、表面に透明
導電膜を有する第2の基板の透明導電膜を対向させた構造の表示装置であり、特開平7−
14880のスティック・クリスタルと同様、前記半導体集積回路は、概略、表示装置の
表示面(すなわち、マトリクス)の1辺の長さに等しく、かつ、他の基板上に作製された
ものを剥離して、前記第1の基板に装着したものである。
The basic structure of the present invention is such that the surface of the first substrate having the electric wiring and the elongated semiconductor integrated circuit electrically connected to the TFT and having the TFT is transparent to the surface on which the electric wiring is formed. A display device having a structure in which a transparent conductive film of a second substrate having a conductive film is opposed to each other.
Similar to the stick crystal of 14880, the semiconductor integrated circuit is roughly equal to the length of one side of the display surface (that is, the matrix) of the display device, and is peeled off the one formed on another substrate. And mounted on the first substrate.

特に、パッシブマトリクス型の場合には、第1の方向に延びる複数の透明導電膜の第1
の電気配線と、これに接続され、TFTを有し、第1の方向に概略垂直な第2の方向に延
びる細長い第1の半導体集積回路とを有する第1の基板と、第2の方向に延びる複数の透
明導電膜の第2の電気配線と、これに接続され、TFTを有し、前記第1の方向に延びる
第2の半導体集積回路とを有する第2の基板とを、第1の電気配線と第2の電気配線が対
向するように配置した表示装置で、第1および第2の半導体集積回路は他の基板上に作製
されたものを剥離して、それぞれの基板に装着したものである。
In particular, in the case of a passive matrix type, the first of the plurality of transparent conductive films extending in the first direction.
A first substrate having a first semiconductor integrated circuit connected to the first wiring and having a TFT and extending in a second direction substantially perpendicular to the first direction; and in a second direction A second substrate having a plurality of transparent conductive film extending to the second electrical wiring and a second semiconductor integrated circuit connected to the second electric wiring and having a TFT and extending in the first direction; The display device is arranged so that the electric wiring and the second electric wiring face each other, and the first and second semiconductor integrated circuits are manufactured by peeling off those manufactured on other substrates and mounting them on the respective substrates. It is.

また、アクティブマトリクス型の場合には、第1の方向に延びる複数の第1の電気配線
と、これに接続され、TFTを有し、第1の方向に概略垂直な第2の方向に延びる第1の
半導体集積回路と、第2の方向に延びる複数の第2の電気配線と、これに接続され、TF
Tを有し、第1の方向に延びる第2の半導体集積回路とを有する第1の基板と、表面に透
明導電膜を有する第2の基板とにおいて、第1の基板の第1および第2の電気配線と、第
2の基板の透明導電膜とが、対向するように、配置させた表示装置で、第1および第2の
半導体集積回路は他の基板上に作製されたものを剥離して、第1の基板に装着したもので
ある。
In the case of the active matrix type, a plurality of first electric wirings extending in the first direction and a TFT connected to the first electric wiring and extending in a second direction substantially perpendicular to the first direction are provided. One semiconductor integrated circuit, a plurality of second electrical wirings extending in the second direction, and TF connected thereto
A first substrate having a second semiconductor integrated circuit having T and extending in a first direction; and a second substrate having a transparent conductive film on a surface thereof, the first and second of the first substrate. In the display device arranged so that the electrical wiring of the second substrate and the transparent conductive film of the second substrate face each other, the first and second semiconductor integrated circuits are separated from those manufactured on the other substrate. And mounted on the first substrate.

TFTを有する半導体集積回路を他の基板上に形成し、これを剥離して、他の基板に接
着する(もしくは、他の基板に接着したのち、元の基板を除去する)方法は、一般的には
SOI(シリコン・オン・インシュレータ)技術の1つとして知られており、特表平6−
504139やその他の公知の技術、あるいは、以下の実施例で用いるような技術を使用
すればよい。
A method of forming a semiconductor integrated circuit having a TFT on another substrate, peeling it off and bonding it to another substrate (or removing the original substrate after bonding to the other substrate) is a general method. Is known as one of the SOI (silicon on insulator) technologies.
504139, other known techniques, or techniques used in the following embodiments may be used.

図1に、本発明の表示装置の断面構造の例を示す。
図1(A)は、比較的、小さな倍率で見たものである。図の左側は、半導体集積回路の
設けられたドライバー回路部1を、また、右側は、マトリクス部2を示す。基板3上に金
属配線4及び半導体集積回路6を樹脂5で機械的に固定する。
さらに、基板3上に配置された透明導電膜等の材料でできた電気配線12と金属配線4
とを、両者が重なる部分にレーザー照射で加熱することにより溶融し電気的な接続を行う
。この際、金属配線4は容易に溶融することが望まれる。従ってアルミニウム・インジウ
ム・スズ・金等の低融点金属が望ましい。
FIG. 1 shows an example of a cross-sectional structure of a display device of the present invention.
FIG. 1A is a view at a relatively small magnification. The left side of the figure shows the driver circuit unit 1 provided with the semiconductor integrated circuit, and the right side shows the matrix unit 2. Metal wiring 4 and semiconductor integrated circuit 6 are mechanically fixed on substrate 3 with resin 5.
Furthermore, the electrical wiring 12 and the metal wiring 4 made of a material such as a transparent conductive film disposed on the substrate 3.
These are melted and electrically connected by heating the overlapping portion by laser irradiation. At this time, it is desirable that the metal wiring 4 be easily melted. Therefore, low melting point metals such as aluminum, indium, tin, and gold are desirable.

図1(A)のうち、点線で囲まれた領域を拡大したのが、図1(B)である。符号は、
図1(A)と同じ物を示す。半導体集積回路は、Nチャネル型TFT7とPチャネル型T
FT8が、下地絶縁膜9、層間絶縁物10、あるいは、酸化珪素等のパッシベーション膜
11で挟まれた構造となる。(図1(B))
FIG. 1B is an enlarged view of the area surrounded by the dotted line in FIG. The sign is
The same thing as FIG. 1 (A) is shown. The semiconductor integrated circuit includes an N-channel TFT 7 and a P-channel T
The FT 8 has a structure sandwiched between the base insulating film 9, the interlayer insulator 10, or a passivation film 11 such as silicon oxide. (Fig. 1 (B))

金属配線4と配線電極12との接触部分に関しては、レーザー溶接する方法の他に、図
3(A)に示すように、透明導電膜等の電気配線31を備えた基板40に、金属配線33
を伴った半導体集積回路34を異方性導電接着剤で固定し、加熱・圧着する事で電気的な
接続をしても良い。
図3(B・C)は接続部の拡大図である。異方性導電接着剤35による接続(図3(B
))では、異方性導電接着剤の中の導電性粒子36により、金属配線33と電気配線31
が電気的に接続される。さらには、図3(C)に示すように前もって配線電極31上に低
融点金属からなるバンプ37を配置しておき、その後加熱によりバンプ37を溶融し電気
的な接続をとる方法も可能である。
Regarding the contact portion between the metal wiring 4 and the wiring electrode 12, in addition to the laser welding method, as shown in FIG. 3A, the metal wiring 33 is formed on a substrate 40 provided with an electric wiring 31 such as a transparent conductive film.
The semiconductor integrated circuit 34 accompanied with the above may be fixed with an anisotropic conductive adhesive, and electrically connected by heating and pressure bonding.
FIG. 3 (B / C) is an enlarged view of the connecting portion. Connection with anisotropic conductive adhesive 35 (FIG. 3B
)), The metal wiring 33 and the electric wiring 31 are formed by the conductive particles 36 in the anisotropic conductive adhesive.
Are electrically connected. Furthermore, as shown in FIG. 3C, a method of arranging bumps 37 made of a low melting point metal on the wiring electrode 31 in advance and then melting the bumps 37 by heating to establish an electrical connection is also possible. .

このような表示装置の作製順序の概略は、図2に示される。図2はパッシブマトリクス
型の表示装置の作製手順を示す。まず、多数の半導体集積回路22を適当な基板21の上
に形成する。(図2(A))
An outline of the manufacturing order of such a display device is shown in FIG. FIG. 2 shows a manufacturing procedure of a passive matrix display device. First, a large number of semiconductor integrated circuits 22 are formed on a suitable substrate 21. (Fig. 2 (A))

そして、これを分断して、スティック・クリスタル23、24を得る。得られたスティ
ック・クリスタルは、次の工程に移る前に電気特性をテストして、良品・不良品に選別す
るとよい。(図2(B))
And this is divided and the stick crystals 23 and 24 are obtained. The obtained stick crystal may be selected as a non-defective product or a defective product by testing the electrical characteristics before moving to the next process. (Fig. 2 (B))

次に、スティック・クリスタル23、24の半導体集積回路29、30をSOI技術に
よって、別の基板25、27の透明導電膜による配線のパターンの形成された面26、2
8上に接着し、電気的な接続を取る。(図2(C)、図2(D))
Next, the semiconductor integrated circuits 29 and 30 of the stick crystals 23 and 24 are formed on the surfaces 26 and 2 of the wiring patterns formed of the transparent conductive film of the other substrates 25 and 27 by the SOI technique.
Glue on 8 and make electrical connection. (FIG. 2 (C), FIG. 2 (D))

最後に、このようにして得られた基板を向かい合わせることにより、パッシブマトリク
ス型表示装置が得られる。なお、面26は、面26の逆の面、すなわち、配線パターンの
形成されていない方の面を意味する(図2(G))
Finally, a passive matrix display device is obtained by facing the substrates thus obtained. Note that the surface 26 means a surface opposite to the surface 26, that is, a surface on which a wiring pattern is not formed (FIG. 2G).

上記の場合には、ロー・スティック・クリスタル(ロー配線を駆動するドライバー回路
用のスティック・クリスタル)とカラム・スティック・クリスタル(カラム配線を駆動す
るドライバー回路用のスティック・クリスタル)を同じ基板21から切りだしたが、別の
基板から切りだしてもよいことは言うまでもない。
また、図2ではパッシブマトリクス型表示装置の例を示したが、アクティブマトリクス
型表示装置でも、同様におこなえることは言うまでもない。さらに、フィルムのような材
料を基板として形成される場合は実施例に示した。
In the above case, a low stick crystal (a stick crystal for a driver circuit that drives a row wiring) and a column stick crystal (a stick crystal for a driver circuit that drives a column wiring) from the same substrate 21. Although it cut out, it cannot be overemphasized that it may cut out from another board | substrate.
In addition, although an example of a passive matrix display device is shown in FIG. 2, it goes without saying that the same can be applied to an active matrix display device. Further, the case where a material such as a film is formed as a substrate is shown in the examples.

本発明では、表示装置の基板の種類や厚さ、大きさに関して、さまざまなバリエーショ
ンが可能である。例えば、実施例1に示すように、極めて薄いフィルム状の液晶表示装置
を得ることもできる。この場合には、表示装置を曲面に合わせて張りつけてもよい。さら
に、基板の種類の制約が緩和された結果、プラスチック基板のように、軽く、耐衝撃性の
強い材料を用いることもでき、携行性も向上する。
In the present invention, various variations are possible with respect to the type, thickness, and size of the substrate of the display device. For example, as shown in Example 1, an extremely thin film-like liquid crystal display device can be obtained. In this case, the display device may be attached to a curved surface. Furthermore, as a result of relaxing restrictions on the type of substrate, it is possible to use a light and impact-resistant material such as a plastic substrate, which improves portability.

また、ドライバー回路の専有する面積が小さいので、表示装置と他の装置の配置の自由
度が高まる。典型的には、ドライバー回路を表示面の周囲の幅数mmの領域に押し込める
ことが可能であるので、表示装置自体は極めてシンプルであり、ファッション性に富んだ
製品である。その応用範囲もさまざまに広がり、よって、本発明の工業的価値は極めて高
い。
In addition, since the area occupied by the driver circuit is small, the degree of freedom of arrangement of the display device and other devices increases. Typically, the driver circuit can be pushed into an area of several mm in width around the display surface, so that the display device itself is a very simple and fashionable product. The range of application is also various, and thus the industrial value of the present invention is extremely high.

本実施例は、パッシブマトリクス型液晶表示装置の一方の基板の作製工程の概略を示す
ものである。本実施例を図4、図5を用いて説明する。図4には、スティック・クリスタ
ル上にドライバー回路を形成する工程の概略を、図5にはドライバー回路を液晶表示装置
の基板に実装する工程の概略を示す。
This example shows an outline of a manufacturing process of one substrate of a passive matrix liquid crystal display device. This embodiment will be described with reference to FIGS. FIG. 4 shows an outline of a process for forming a driver circuit on a stick crystal, and FIG. 5 shows an outline of a process for mounting the driver circuit on a substrate of a liquid crystal display device.

まず、ガラス基板50上に剥離層として、厚さ300nmのシリコン膜51を堆積した
。シリコン膜51は、その上に形成される回路と基板とを分離する際にエッチングされる
ので、膜質についてはほとんど問題とされないので、量産可能な方法によって堆積すれば
よい。さらに、シリコン膜はアモルファスでも結晶性でもよく、他の元素を含んでもよい
First, a 300 nm-thick silicon film 51 was deposited on the glass substrate 50 as a release layer. Since the silicon film 51 is etched when the circuit and substrate formed thereon are separated from each other, the film quality is hardly a problem. Therefore, the silicon film 51 may be deposited by a mass production method. Furthermore, the silicon film may be amorphous or crystalline, and may contain other elements.

また、ガラス基板は、コーニング7059、同1737、NHテクノグラスNA45、
同35、日本電気硝子OA2等の無アルカリもしくは低アルカリガラスや石英ガラスを用
いればよい。石英ガラスを用いる場合には、そのコストが問題となるが、本発明では1つ
の液晶表示装置に用いられる面積は極めて小さいので、単位当たりのコストは十分に小さ
い。
The glass substrate is Corning 7059, 1737, NH Techno Glass NA45,
35, non-alkali or low alkali glass such as Nippon Electric Glass OA2, or quartz glass may be used. In the case of using quartz glass, the cost becomes a problem, but in the present invention, the area used for one liquid crystal display device is extremely small, so the cost per unit is sufficiently small.

シリコン膜51上には、厚さ200nmの酸化珪素膜53を堆積した。この酸化珪素膜
は下地膜となるので、作製には十分な注意が必要である。そして、公知の方法により、結
晶性の島状シリコン領域(シリコン・アイランド)54、55を形成した。このシリコン
膜の厚さは、必要とする半導体回路の特性を大きく左右するが、一般には、薄いほうが好
ましかった。本実施例では40〜60nmとした。
A silicon oxide film 53 having a thickness of 200 nm was deposited on the silicon film 51. Since this silicon oxide film serves as a base film, sufficient care is required for its production. Then, crystalline island-like silicon regions (silicon islands) 54 and 55 were formed by a known method. The thickness of the silicon film greatly affects the required characteristics of the semiconductor circuit, but in general, a thinner one is preferred. In this embodiment, the thickness is 40 to 60 nm.

また、結晶性シリコンを得るには、アモルファスシリコンにレーザー等の強光を照射す
る方法(レーザーアニール法)や、熱アニールによって固相成長させる方法(固相成長法
)が用いられる。固相成長法を用いる際には、特開平6−244104に開示されるよう
に、ニッケル等の触媒元素をシリコンに添加すると、結晶化温度を下げ、アニール時間を
短縮できる。さらには、特開平6−318701のように、一度、固相成長法によって結
晶化せしめたシリコンを、レーザーアニールしてもよい。いずれの方法を採用するかは、
必要とされる半導体回路の特性や基板の耐熱温度等によって決定すればよい。
In order to obtain crystalline silicon, a method of irradiating strong light such as a laser to amorphous silicon (laser annealing method) or a method of solid phase growth by thermal annealing (solid phase growth method) is used. When using the solid phase growth method, as disclosed in JP-A-6-244104, if a catalytic element such as nickel is added to silicon, the crystallization temperature can be lowered and the annealing time can be shortened. Further, as described in JP-A-6-318701, silicon crystallized once by the solid phase growth method may be laser-annealed. Which method to use
What is necessary is just to determine by the characteristic of the required semiconductor circuit, the heat-resistant temperature of a board | substrate, etc.

その後、プラズマCVD法もしくは熱CVD法によって、厚さ120nmの酸化珪素の
ゲイト絶縁膜56を堆積し、さらに、厚さ500nmの結晶性シリコンによって、ゲイト
電極・配線57、58を形成した。ゲイト配線は、アルミニウムやタングステン、チタン
等の金属や、あるいはそれらの珪化物でもよい。さらに、金属のゲイト電極を形成する場
合には、特開平5−267667もしくは同6−338612に開示されるように、その
上面もしくは側面を陽極酸化物で被覆してもよい。ゲイト電極をどのような材料で構成す
るかは、必要とされる半導体回路の特性や基板の耐熱温度等によって決定すればよい。(
図4(A))
Thereafter, a gate oxide film 56 of silicon oxide having a thickness of 120 nm was deposited by plasma CVD or thermal CVD, and gate electrodes / wirings 57 and 58 were formed by using crystalline silicon having a thickness of 500 nm. The gate wiring may be a metal such as aluminum, tungsten, or titanium, or a silicide thereof. Further, when forming a metal gate electrode, as disclosed in JP-A-5-267667 or 6-338612, the upper surface or side surface thereof may be coated with an anodic oxide. What kind of material the gate electrode is made of may be determined by the required characteristics of the semiconductor circuit, the heat-resistant temperature of the substrate, and the like. (
(Fig. 4 (A))

その後、セルフアライン的に、イオンドーピング法等の手段によりN型およびP型の不
純物をシリコン・アイランドに導入し、N型領域59、P型領域60を形成した。そして
、公知の手段で、層間絶縁物(厚さ500nmの酸化珪素膜)61を堆積した。そして、
これにコンタクトホールを開孔し、アルミニウム合金配線62〜64を形成した。(図4
(B))
Thereafter, N-type and P-type impurities were introduced into the silicon island by means such as ion doping in a self-aligned manner to form the N-type region 59 and the P-type region 60. Then, an interlayer insulator (silicon oxide film having a thickness of 500 nm) 61 was deposited by a known means. And
A contact hole was opened in this, and aluminum alloy wiring 62-64 was formed. (Fig. 4
(B))

さらに、これらの上に、パッシベーション膜として、ポリイミド膜70を形成した。ポ
リイミド膜はワニスを塗布・硬化する事で形成される。本実施例では東レ(株)のフォト
ニースUR-3800 を用いた。まずスピンナで塗布する。塗布条件は所望の膜厚に応じて決め
ればよい。ここでは3000rpm・30秒の条件で約4umのポリイミド膜を形成した
。これを、乾燥を行った後に、露光・現像を行う。適当に条件を選ぶことで、所望のパタ
ーンを得ることができる。その後、窒素雰囲気中300℃で処理することで膜の硬化を行
った。さらにその上にアルミニウムの金属配線90をスパッタ法により形成した。(図4
(C))
Further, a polyimide film 70 was formed thereon as a passivation film. The polyimide film is formed by applying and curing varnish. In this example, Photo Nice UR-3800 manufactured by Toray Industries, Inc. was used. First, apply with a spinner. The application conditions may be determined according to the desired film thickness. Here, a polyimide film of about 4 μm was formed under the condition of 3000 rpm · 30 seconds. After drying, this is exposed and developed. A desired pattern can be obtained by appropriately selecting conditions. Then, the film | membrane was hardened by processing at 300 degreeC in nitrogen atmosphere. Further, an aluminum metal wiring 90 was formed thereon by sputtering. (Fig. 4
(C))

続いて、転写用基板72を樹脂71で前記半導体集積回路に接着する。転写用基板は一
時的に集積回路を保持するための強度・平坦性があればよくガラス・プラスチック等が使
用できる。この転写用基板は後で再剥離するため、樹脂71は除去が容易な材質が好まし
い。また粘着剤等剥離が容易なものを使用しても良い。(図5(A))
Subsequently, the transfer substrate 72 is bonded to the semiconductor integrated circuit with a resin 71. The transfer substrate only needs to have strength and flatness for temporarily holding the integrated circuit, and glass, plastic, or the like can be used. Since the transfer substrate is peeled off later, the resin 71 is preferably made of a material that can be easily removed. Moreover, you may use what peels easily, such as an adhesive. (Fig. 5 (A))

このように処理した基板を、三フッ化塩素(ClF3)と窒素の混合ガスの気流中に放
置した。三フッ化塩素と窒素の流量は、共に500sccmとした。反応圧力は1〜10
Torrとした。温度は室温とした。三フッ化塩素等のハロゲン化フッ素は、珪素を選択
的にエッチングする特性が知られている。一方、酸化珪素はほとんどエッチングされない
。その為、時間の経過ととも剥離層51はエッチングされてゆくが、下地層53はほとん
どエッチングされずTFT素子へのダメージは無い。さらに時間が経過すると、剥離層5
1は完全にエッチングされ、半導体集積回路が完全に剥離される。(図5(B))
The substrate thus treated was left in a stream of mixed gas of chlorine trifluoride (ClF 3 ) and nitrogen. The flow rates of chlorine trifluoride and nitrogen were both 500 sccm. Reaction pressure is 1-10
Torr. The temperature was room temperature. A halogenated fluorine such as chlorine trifluoride is known to selectively etch silicon. On the other hand, silicon oxide is hardly etched. Therefore, the peeling layer 51 is etched with time, but the underlying layer 53 is hardly etched and the TFT element is not damaged. When more time elapses, the release layer 5
1 is completely etched, and the semiconductor integrated circuit is completely peeled off. (Fig. 5 (B))

次に、剥離した半導体集積回路を、液晶表示装置の基板75に樹脂76で接着し、転写
用基板72を除去する。(図5(C))
このようにして表示装置の基板への半導体集積回路の転写が終了した。液晶表示装置の
基板としては、厚さ0.3mmのPES(ポリエーテルサルフォン)を用いた。
Next, the peeled semiconductor integrated circuit is bonded to the substrate 75 of the liquid crystal display device with a resin 76, and the transfer substrate 72 is removed. (Fig. 5 (C))
In this way, the transfer of the semiconductor integrated circuit onto the substrate of the display device was completed. As the substrate of the liquid crystal display device, PES (polyether sulfone) having a thickness of 0.3 mm was used.

最後に、液晶表示装置の基板上に配置された配線電極80と金属配線90の重なる部分
をYAGレーザー85で照射・加熱する事で電気的な接続をする。(図5(D))
Lastly, the YAG laser 85 irradiates and heats the overlapping portion of the wiring electrode 80 and the metal wiring 90 disposed on the substrate of the liquid crystal display device to make electrical connection. (Fig. 5 (D))

このようにして、液晶表示装置の一方の基板への半導体集積回路の形成を終了した。こ
のようにして得られる基板を用いて、液晶表示装置が完成される。
In this way, the formation of the semiconductor integrated circuit on one substrate of the liquid crystal display device was completed. A liquid crystal display device is completed using the substrate thus obtained.

本実施例は液晶表示装置の基板上の配線と半導体集積回路の金属配線とを電気的に接続
する工程の概略を示すものである。本実施例を図6を用いて説明する。図6は液晶表示装
置の基板上の配線電極と、半導体集積回路の金属配線との接続箇所の拡大図を示す。
This embodiment shows an outline of a process for electrically connecting wiring on a substrate of a liquid crystal display device and metal wiring of a semiconductor integrated circuit. This embodiment will be described with reference to FIG. FIG. 6 is an enlarged view of a connection portion between the wiring electrode on the substrate of the liquid crystal display device and the metal wiring of the semiconductor integrated circuit.

液晶表示装置の基板100上に透明導電膜からなる配線電極101をスパッタ法により
形成する。さらに、半導体集積回路と電気的に接続される箇所に低融点金属からなるパッ
ド102をスパッタ法で形成する。
A wiring electrode 101 made of a transparent conductive film is formed on the substrate 100 of the liquid crystal display device by a sputtering method. Further, a pad 102 made of a low melting point metal is formed by a sputtering method at a location electrically connected to the semiconductor integrated circuit.

次に、別の基板上で作製された半導体集積回路及び金属配線103を実施例1で述べた
方法により接着剤104を介して機械的に固定する(図6(A))
Next, the semiconductor integrated circuit and the metal wiring 103 manufactured over another substrate are mechanically fixed through the adhesive 104 by the method described in Embodiment 1 (FIG. 6A).

最後に、YAGレーザー106を用い金属配線103とパッド102の重なる箇所を溶
融し電気的接続108を完了する。(図6(B))
Finally, the YAG laser 106 is used to melt the portion where the metal wiring 103 and the pad 102 overlap to complete the electrical connection 108. (Fig. 6 (B))

ここでは、レーザー照射を金属配線103の上から行ったが、基板100の下側からの
照射でも同様の効果が得られる。
Here, laser irradiation is performed from above the metal wiring 103, but the same effect can be obtained by irradiation from the lower side of the substrate 100.

本発明の断面構造の例を示す。The example of the cross-section of this invention is shown. 本発明の表示装置の作製方法の概略を示す。An outline of a method for manufacturing a display device of the present invention will be described. 本発明の1例の表示装置の断面構造を示す。1 illustrates a cross-sectional structure of a display device according to an example of the present invention. 本発明に用いる半導体集積回路の作製工程の一例を示す。An example of a manufacturing process of a semiconductor integrated circuit used in the present invention will be described. 半導体集積回路を表示装置の基板に接着する工程を示す。A process of bonding a semiconductor integrated circuit to a substrate of a display device is shown. 本発明に用いる配線の電気的接続の工程の一例を示す。An example of the electrical connection process of the wiring used in the present invention is shown.

符号の説明Explanation of symbols

1 ・・・ 液晶表示装置のドライバー回路部
2 ・・・ 液晶表示装置のマトリックス部
3 ・・・ 液晶表示装置の基板
4 ・・・ 金属電極
5 ・・・ 樹脂
6 ・・・ 半導体集積回路
7 ・・・ Nチャネル型TFT
8 ・・・ Pチャネル型TFT
9 ・・・ 下地膜
10・・・ 層間絶縁膜
11・・・ パッシベーション膜
12・・・ 液晶表示装置の配線電極
21・・・ スティック・クリスタルを形成する基板
22・・・ 半導体集積回路
23、24 スティック・クリスタル
25、27 液晶表示装置の基板
26、28 配線パターンの形成されている面
29、30 液晶表示装置の基板上に移されたドライバー回路
26・・・ 配線パターンの形成されている面と逆の面
31・・・ 液晶表示装置の電極
32・・・ 樹脂
33・・・ 金属電極
34・・・ 半導体集積回路
35・・・ 異方性導電接着剤
36・・・ 導電性の粒子
37・・・ バンプ
40・・・ 液晶表示装置の基板
50・・・ 半導体集積回路を製造する基板
51・・・ 剥離層
53・・・ 下地膜
54・55 シリコン・アイランド
56・・・ 層間絶縁膜
57・58 ゲイト電極
59・・・ N型領域
60・・・ P型領域
61・・・ ゲイト絶縁膜
62〜64 アルミニウム合金電極
70・・・ パッシベーション膜
71・・・ 接着剤
72・・・ 転写用基板
75・・・ 液晶表示装置の基板
76・・・ 樹脂
80・・・ 液晶表示装置の配線電極
85・・・ レーザー光
90・・・ 金属電極
100・・・ 液晶表示装置の基板
101・・・ 透明導電膜
102・・・ パッド
103・・・ 金属配線
104・・・ 接着剤
106・・・ レーザー光
108・・・ 電気的接続箇所
DESCRIPTION OF SYMBOLS 1 ... Driver circuit part of liquid crystal display device 2 ... Matrix part of liquid crystal display device 3 ... Substrate of liquid crystal display device 4 ... Metal electrode 5 ... Resin 6 ... Semiconductor integrated circuit 7 .. N-channel TFT
8 ... P-channel TFT
DESCRIPTION OF SYMBOLS 9 ... Base film 10 ... Interlayer insulating film 11 ... Passivation film 12 ... Wiring electrode of liquid crystal display device 21 ... Substrate on which a stick crystal is formed 22 ... Semiconductor integrated circuit 23, 24 Stick crystal 25, 27 Substrate 26, 28 of liquid crystal display device Surface on which wiring pattern is formed 29, 30 Driver circuit transferred onto substrate of liquid crystal display device 26 ... Surface on which wiring pattern is formed Reverse surface 31 ... Electrode of liquid crystal display device 32 ... Resin 33 ... Metal electrode 34 ... Semiconductor integrated circuit 35 ... Anisotropic conductive adhesive 36 ... Conductive particles 37 ··· Bump 40 ··· substrate of liquid crystal display device 50 ··· substrate for manufacturing semiconductor integrated circuit 51 ··· release layer 53 ··· base film 54 · 55 silicon eye Land 56 ... Interlayer insulating film 57/58 Gate electrode 59 ... N-type region 60 ... P-type region 61 ... Gate insulating film 62-64 Aluminum alloy electrode 70 ... Passivation film 71 ... Adhesive 72 ... Transfer substrate 75 ... Liquid crystal display device substrate 76 ... Resin 80 ... Liquid crystal display device wiring electrode 85 ... Laser beam 90 ... Metal electrode 100 ... Liquid crystal Display device substrate 101 ... Transparent conductive film 102 ... Pad 103 ... Metal wiring 104 ... Adhesive 106 ... Laser beam 108 ... Electrical connection location

Claims (28)

酸化珪素膜でなる下地膜と、
前記酸化珪素膜でなる下地膜上に形成された結晶性シリコンを用いた薄膜トランジスタと、
前記薄膜トランジスタ上に形成された平坦性を有するパッシベーション膜と、
前記パッシベーション膜上に固定された第1のプラスチック基板と、
前記下地膜に固定された第2のプラスチック基板とを有することを特徴とする半導体集積回路。
A base film made of a silicon oxide film;
A thin film transistor using crystalline silicon formed on a base film made of the silicon oxide film;
A passivation film having flatness formed on the thin film transistor;
A first plastic substrate fixed on the passivation film;
A semiconductor integrated circuit comprising: a second plastic substrate fixed to the base film.
酸化珪素膜でなる下地膜と、
前記酸化珪素膜でなる下地膜上に形成された結晶性シリコン膜と、
前記結晶性シリコン膜上に形成されたゲイト絶縁膜と、
前記ゲイト絶縁膜上に形成されたゲイト電極と、
前記ゲイト電極上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成され、前記層間絶縁膜に形成された第1のコンタクトホールを介して、前記結晶性シリコン膜に接続された第1の配線とを有する薄膜トランジスタと、
前記第1の配線上に形成された平坦性を有するパッシベーション膜と、
前記パッシベーション膜上に形成され、前記パッシベーション膜に形成された第2のコンタクトホールを介して前記薄膜トランジスタと電気的に接続された第2の配線と、
前記パッシベーション膜及び前記第2の配線上に固定された第1のプラスチック基板と、
前記下地膜に固定された第2のプラスチック基板とを有することを特徴とする半導体集積回路。
A base film made of a silicon oxide film;
A crystalline silicon film formed on a base film made of the silicon oxide film;
A gate insulating film formed on the crystalline silicon film;
A gate electrode formed on the gate insulating film;
An interlayer insulating film formed on the gate electrode;
A thin film transistor having a first wiring formed on the interlayer insulating film and connected to the crystalline silicon film through a first contact hole formed in the interlayer insulating film;
A passivation film having flatness formed on the first wiring;
A second wiring formed on the passivation film and electrically connected to the thin film transistor through a second contact hole formed in the passivation film;
A first plastic substrate fixed on the passivation film and the second wiring;
A semiconductor integrated circuit comprising: a second plastic substrate fixed to the base film.
請求項2において、
前記結晶性シリコン膜はアモルファスシリコンに光を照射して得られたことを特徴とする半導体集積回路。
In claim 2,
2. The semiconductor integrated circuit according to claim 1, wherein the crystalline silicon film is obtained by irradiating amorphous silicon with light.
請求項2において、
前記結晶性シリコン膜はアモルファスシリコンを熱することによって得られたことを特徴とする半導体集積回路。
In claim 2,
2. The semiconductor integrated circuit according to claim 1, wherein the crystalline silicon film is obtained by heating amorphous silicon.
請求項2において、
前記結晶性シリコン膜はアモルファスシリコンに触媒元素を添加した後、熱することによって得られたことを特徴とする半導体集積回路。
In claim 2,
2. The semiconductor integrated circuit according to claim 1, wherein the crystalline silicon film is obtained by heating after adding a catalytic element to amorphous silicon.
請求項5において、
前記触媒元素はニッケルであることを特徴とする半導体集積回路。
In claim 5,
A semiconductor integrated circuit, wherein the catalyst element is nickel.
請求項2乃至請求項6のいずれか一において、
前記ゲイト電極はアルミニウム、タングステン、チタン、珪化タングステン又は珪化チタンであることを特徴とする半導体集積回路。
In any one of Claims 2 thru | or 6,
The semiconductor integrated circuit according to claim 1, wherein the gate electrode is aluminum, tungsten, titanium, tungsten silicide, or titanium silicide.
請求項2乃至請求項7のいずれか一において、
前記層間絶縁膜は酸化珪素であることを特徴とする半導体集積回路。
In any one of Claims 2 thru | or 7,
2. The semiconductor integrated circuit according to claim 1, wherein the interlayer insulating film is silicon oxide.
請求項1乃至請求項8のいずれか一において、
前記第2のプラスチック基板はポリエーテルサルフォンであることを特徴とする半導体集積回路。
In any one of Claims 1 thru | or 8,
2. The semiconductor integrated circuit according to claim 1, wherein the second plastic substrate is polyethersulfone.
請求項1乃至請求項9のいずれか一において、
前記パッシベーション膜はポリイミド膜であることを特徴とする半導体集積回路。
In any one of Claims 1 thru | or 9,
The semiconductor integrated circuit according to claim 1, wherein the passivation film is a polyimide film.
酸化珪素膜でなる下地膜と、薄膜トランジスタ及び平坦性を有するパッシベーション膜を有する半導体集積回路の作製方法であって、
ガラス基板上に剥離層を形成し、
前記剥離層上に前記下地膜を形成し、
前記下地膜上に結晶性シリコンを用いた前記薄膜トランジスタを形成し、
前記薄膜トランジスタ上に前記パッシベーション膜を形成し、
前記パッシベーション膜上に第1のプラスチック基板を固定した後、前記剥離層を除去することで前記半導体集積回路を前記ガラス基板から剥離し、
前記半導体集積回路を前記ガラス基板から剥離した後、前記下地膜に第2のプラスチック基板を固定することを特徴とする半導体集積回路の作製方法。
A method for manufacturing a semiconductor integrated circuit having a base film made of a silicon oxide film, a thin film transistor, and a passivation film having flatness,
Forming a release layer on the glass substrate,
Forming the base film on the release layer;
Forming the thin film transistor using crystalline silicon on the base film;
Forming the passivation film on the thin film transistor;
After fixing the first plastic substrate on the passivation film, the semiconductor integrated circuit is peeled from the glass substrate by removing the peeling layer,
A method for manufacturing a semiconductor integrated circuit, comprising: peeling off the semiconductor integrated circuit from the glass substrate; and fixing a second plastic substrate to the base film.
酸化珪素膜でなる下地膜と、薄膜トランジスタと、平坦性を有するパッシベーション膜及び前記薄膜トランジスタと電気的に接続された配線を有する半導体集積回路の作製方法であって、
ガラス基板上に剥離層を形成し、
前記剥離層上に前記下地膜を形成し、
前記下地膜上に結晶性シリコンを用いた前記薄膜トランジスタを形成し、
前記薄膜トランジスタ上に前記パッシベーション膜を形成し、
前記パッシべーション膜上に前記配線を形成し、
前記パッシベーション膜及び前記配線上に第1のプラスチック基板を固定した後、前記剥離層を除去することで前記半導体集積回路を前記ガラス基板から剥離し、
前記半導体集積回路を前記ガラス基板から剥離した後、前記下地膜に固定剤を介して、第2のプラスチック基板を固定することを特徴とする半導体集積回路の作製方法。
A method for manufacturing a semiconductor integrated circuit having a base film made of a silicon oxide film, a thin film transistor, a passivation film having flatness, and a wiring electrically connected to the thin film transistor,
Forming a release layer on the glass substrate,
Forming the base film on the release layer;
Forming the thin film transistor using crystalline silicon on the base film;
Forming the passivation film on the thin film transistor;
Forming the wiring on the passivation film;
After fixing the first plastic substrate on the passivation film and the wiring, the semiconductor integrated circuit is peeled from the glass substrate by removing the peeling layer,
A method for manufacturing a semiconductor integrated circuit, comprising: peeling off the semiconductor integrated circuit from the glass substrate; and fixing a second plastic substrate to the base film with a fixing agent.
酸化珪素膜でなる下地膜と、薄膜トランジスタと、平坦性を有するパッシベーション膜を有する半導体集積回路の作製方法であって、
ガラス基板上に剥離層を形成し、
前記剥離層上に前記下地膜を形成し、
前記下地膜上に結晶性シリコンを用いた前記薄膜トランジスタを形成し、
前記薄膜トランジスタ上に前記パッシベーション膜を形成し、
前記パッシベーション膜上に樹脂層を形成し、
前記樹脂層上に第1のプラスチック基板を固定した後、前記剥離層を除去することで前記半導体集積回路を前記ガラス基板から剥離し、
前記半導体集積回路を前記ガラス基板から剥離した後、前記下地膜に第2のプラスチック基板を固定することを特徴とする半導体集積回路の作製方法。
A method for manufacturing a semiconductor integrated circuit having a base film made of a silicon oxide film, a thin film transistor, and a passivation film having flatness,
Forming a release layer on the glass substrate,
Forming the base film on the release layer;
Forming the thin film transistor using crystalline silicon on the base film;
Forming the passivation film on the thin film transistor;
Forming a resin layer on the passivation film;
After fixing the first plastic substrate on the resin layer, the semiconductor integrated circuit is peeled from the glass substrate by removing the peeling layer,
A method for manufacturing a semiconductor integrated circuit, comprising: peeling off the semiconductor integrated circuit from the glass substrate; and fixing a second plastic substrate to the base film.
酸化珪素膜でなる下地膜と、薄膜トランジスタと、平坦性を有するパッシベーション膜及び前記薄膜トランジスタと電気的に接続された配線を有する半導体集積回路の作製方法であって、
ガラス基板上に剥離層を形成し、
前記剥離層上に前記下地膜を形成し、
前記下地膜上に結晶性シリコンを用いた前記薄膜トランジスタを形成し、
前記薄膜トランジスタ上に前記パッシベーション膜を形成し、
前記パッシべーション膜上に前記配線を形成し、
前記パッシベーション膜及び前記配線上に樹脂層を形成し、
前記樹脂層上に第1のプラスチック基板を固定した後、前記剥離層を除去することで前記半導体集積回路を前記ガラス基板から剥離し、
前記半導体集積回路を前記ガラス基板から剥離した後、前記下地膜に第2のプラスチック基板を固定することを特徴とする半導体集積回路の作製方法。
A method for manufacturing a semiconductor integrated circuit having a base film made of a silicon oxide film, a thin film transistor, a passivation film having flatness, and a wiring electrically connected to the thin film transistor,
Forming a release layer on the glass substrate,
Forming the base film on the release layer;
Forming the thin film transistor using crystalline silicon on the base film;
Forming the passivation film on the thin film transistor;
Forming the wiring on the passivation film;
Forming a resin layer on the passivation film and the wiring;
After fixing the first plastic substrate on the resin layer, the semiconductor integrated circuit is peeled from the glass substrate by removing the peeling layer,
A method for manufacturing a semiconductor integrated circuit, comprising: peeling off the semiconductor integrated circuit from the glass substrate; and fixing a second plastic substrate to the base film.
酸化珪素膜でなる下地膜と、薄膜トランジスタ及び平坦性を有するパッシベーション膜を有する半導体集積回路の作製方法であって、
ガラス基板上に剥離層を形成し、
前記剥離層上に前記下地膜を形成し、
前記下地膜上に結晶性シリコンを用いた前記薄膜トランジスタを形成し、
前記薄膜トランジスタ上に前記パッシベーション膜を形成し、
前記パッシベーション膜上に第1のプラスチック基板を固定した後、前記剥離層を除去することで前記半導体集積回路を前記ガラス基板から剥離し、
前記半導体集積回路を前記ガラス基板から剥離した後、前記下地膜に第2のプラスチック基板を固定し、
前記第2のプラスチック基板を固定した後、前記第1のプラスチック基板から前記半導体集積回路を剥離することを特徴とする半導体集積回路の作製方法。
A method for manufacturing a semiconductor integrated circuit having a base film made of a silicon oxide film, a thin film transistor, and a passivation film having flatness,
Forming a release layer on the glass substrate,
Forming the base film on the release layer;
Forming the thin film transistor using crystalline silicon on the base film;
Forming the passivation film on the thin film transistor;
After fixing the first plastic substrate on the passivation film, the semiconductor integrated circuit is peeled from the glass substrate by removing the peeling layer,
After peeling off the semiconductor integrated circuit from the glass substrate, a second plastic substrate is fixed to the base film,
A method for manufacturing a semiconductor integrated circuit, comprising fixing the second plastic substrate and then peeling the semiconductor integrated circuit from the first plastic substrate.
酸化珪素膜でなる下地膜と、薄膜トランジスタと、平坦性を有するパッシベーション膜及び前記薄膜トランジスタと電気的に接続された配線を有する半導体集積回路の作製方法であって、
ガラス基板上に剥離層を形成し、
前記剥離層上に前記下地膜を形成し、
前記下地膜上に結晶性シリコンを用いた前記薄膜トランジスタを形成し、
前記薄膜トランジスタ上に前記パッシベーション膜を形成し、
前記パッシべーション膜上に前記配線を形成し、
前記パッシベーション膜及び前記配線上に第1のプラスチック基板を固定した後、前記剥離層を除去することで前記半導体集積回路を前記ガラス基板から剥離し、
前記半導体集積回路を前記ガラス基板から剥離した後、前記下地膜に第2のプラスチック基板を固定し、
前記第2のプラスチック基板を固定した後、前記第1のプラスチック基板から前記半導体集積回路を剥離することを特徴とする半導体集積回路の作製方法。
A method for manufacturing a semiconductor integrated circuit having a base film made of a silicon oxide film, a thin film transistor, a passivation film having flatness, and a wiring electrically connected to the thin film transistor,
Forming a release layer on the glass substrate,
Forming the base film on the release layer;
Forming the thin film transistor using crystalline silicon on the base film;
Forming the passivation film on the thin film transistor;
Forming the wiring on the passivation film;
After fixing the first plastic substrate on the passivation film and the wiring, the semiconductor integrated circuit is peeled from the glass substrate by removing the peeling layer,
After peeling off the semiconductor integrated circuit from the glass substrate, a second plastic substrate is fixed to the base film,
A method for manufacturing a semiconductor integrated circuit, comprising fixing the second plastic substrate and then peeling the semiconductor integrated circuit from the first plastic substrate.
酸化珪素膜でなる下地膜と、薄膜トランジスタ及び平坦性を有するパッシベーション膜を有する半導体集積回路の作製方法であって、
ガラス基板上に剥離層を形成し、
前記剥離層上に前記下地膜を形成し、
前記下地膜上に結晶性シリコンを用いた前記薄膜トランジスタを形成し、
前記薄膜トランジスタ上に前記パッシベーション膜を形成し、
前記パッシベーション膜上に樹脂層を形成し、
前記樹脂層上に第1のプラスチック基板を固定した後、前記剥離層を除去することで前記半導体集積回路を前記ガラス基板から剥離し、
前記半導体集積回路を前記ガラス基板から剥離した後、前記下地膜に第2のプラスチック基板を固定し、
前記第2のプラスチック基板を固定した後、前記第1のプラスチック基板から前記半導体集積回路を剥離することを特徴とする半導体集積回路の作製方法。
A method for manufacturing a semiconductor integrated circuit having a base film made of a silicon oxide film, a thin film transistor, and a passivation film having flatness,
Forming a release layer on the glass substrate,
Forming the base film on the release layer;
Forming the thin film transistor using crystalline silicon on the base film;
Forming the passivation film on the thin film transistor;
Forming a resin layer on the passivation film;
After fixing the first plastic substrate on the resin layer, the semiconductor integrated circuit is peeled from the glass substrate by removing the peeling layer,
After peeling off the semiconductor integrated circuit from the glass substrate, a second plastic substrate is fixed to the base film,
A method for manufacturing a semiconductor integrated circuit, comprising fixing the second plastic substrate and then peeling the semiconductor integrated circuit from the first plastic substrate.
酸化珪素膜でなる下地膜と、薄膜トランジスタと、平坦性を有するパッシベーション膜及び前記薄膜トランジスタと電気的に接続された配線を有する半導体集積回路の作製方法であって、
ガラス基板上に剥離層を形成し、
前記剥離層上に前記下地膜を形成し、
前記下地膜上に結晶性シリコンを用いた前記薄膜トランジスタを形成し、
前記薄膜トランジスタ上に前記パッシベーション膜を形成し、
前記パッシべーション膜上に前記配線を形成し、
前記パッシベーション膜及び前記配線上に樹脂層を形成し、
前記樹脂層上に第1のプラスチック基板を固定した後、前記剥離層を除去することで前記半導体集積回路を前記ガラス基板から剥離し、
前記半導体集積回路を前記ガラス基板から剥離した後、前記下地膜に第2のプラスチック基板を固定し、
前記第2のプラスチック基板を固定した後、前記第1のプラスチック基板から前記半導体集積回路を剥離することを特徴とする半導体集積回路の作製方法。
A method for manufacturing a semiconductor integrated circuit having a base film made of a silicon oxide film, a thin film transistor, a passivation film having flatness, and a wiring electrically connected to the thin film transistor,
Forming a release layer on the glass substrate,
Forming the base film on the release layer;
Forming the thin film transistor using crystalline silicon on the base film;
Forming the passivation film on the thin film transistor;
Forming the wiring on the passivation film;
Forming a resin layer on the passivation film and the wiring;
After fixing the first plastic substrate on the resin layer, the semiconductor integrated circuit is peeled from the glass substrate by removing the peeling layer,
After peeling off the semiconductor integrated circuit from the glass substrate, a second plastic substrate is fixed to the base film,
A method for manufacturing a semiconductor integrated circuit, comprising fixing the second plastic substrate and then peeling the semiconductor integrated circuit from the first plastic substrate.
請求項11乃至請求項18のいずれか一において、
前記薄膜トランジスタは、
前記下地膜上に結晶性シリコン膜を形成し、
前記結晶性シリコン膜上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上にゲイト電極を形成し、
前記ゲイト電極上に層間絶縁膜を形成し、
前記層間絶縁膜にコンタクトホールを形成し、
前記層間絶縁膜上に形成され、前記コンタクトホールを介して前記結晶性シリコンに接続された配線を形成することを特徴とする半導体集積回路の作製方法。
In any one of Claims 11 thru | or 18,
The thin film transistor
Forming a crystalline silicon film on the base film;
Forming a gate insulating film on the crystalline silicon film;
Forming a gate electrode on the gate insulating film;
Forming an interlayer insulating film on the gate electrode;
Forming a contact hole in the interlayer insulating film;
A method for manufacturing a semiconductor integrated circuit, comprising forming a wiring formed on the interlayer insulating film and connected to the crystalline silicon through the contact hole.
請求項11乃至請求項19のいずれか一において、
前記結晶性シリコン膜はアモルファスシリコンに光を照射して得られることを特徴とする半導体集積回路の作製方法。
In any one of Claims 11 thru | or 19,
A method of manufacturing a semiconductor integrated circuit, wherein the crystalline silicon film is obtained by irradiating amorphous silicon with light.
請求項11乃至請求項19のいずれか一において、
前記結晶性シリコン膜はアモルファスシリコンを加熱することによって得られることを特徴とする半導体集積回路の作製方法。
In any one of Claims 11 thru | or 19,
A method for manufacturing a semiconductor integrated circuit, wherein the crystalline silicon film is obtained by heating amorphous silicon.
請求項11乃至請求項19のいずれか一において、
前記結晶性シリコン膜はアモルファスシリコンに触媒元素を添加した後、加熱をすることによって得られることを特徴とする半導体集積回路の作製方法。
In any one of Claims 11 thru | or 19,
The method for manufacturing a semiconductor integrated circuit, wherein the crystalline silicon film is obtained by heating after adding a catalytic element to amorphous silicon.
請求項22において、
前記触媒元素はニッケルであることを特徴とする半導体集積回路の作製方法。
In claim 22,
A method for manufacturing a semiconductor integrated circuit, wherein the catalyst element is nickel.
請求項11乃至請求項23のいずれか一において、
前記ゲイト電極はアルミニウム、タングステン、チタン、珪化タングステン又は珪化チタンであることを特徴とする半導体集積回路の作製方法。
24. In any one of claims 11 to 23.
The method of manufacturing a semiconductor integrated circuit, wherein the gate electrode is aluminum, tungsten, titanium, tungsten silicide, or titanium silicide.
請求項11乃至請求項24のいずれか一において、
前記層間絶縁膜は酸化珪素であることを特徴とする半導体集積回路の作製方法。
In any one of Claim 11 thru | or 24,
A method of manufacturing a semiconductor integrated circuit, wherein the interlayer insulating film is silicon oxide.
請求項11乃至請求項25のいずれか一において、
前記ガラス基板は無アルカリガラス、低アルカリガラスまたは石英ガラスであることを特徴とする半導体集積回路の作製方法。
In any one of Claims 11 to 25,
The method for manufacturing a semiconductor integrated circuit, wherein the glass substrate is alkali-free glass, low alkali glass, or quartz glass.
請求項11乃至請求項26のいずれか一において、
前記第2のプラスチック基板はポリエーテルサルフォンであることを特徴とする半導体集積回路の作製方法。
In any one of Claims 11 to 26,
The method of manufacturing a semiconductor integrated circuit, wherein the second plastic substrate is polyethersulfone.
請求項11乃至請求項27のいずれか一において、
前記パッシベーション膜はポリイミド膜であることを特徴とする半導体集積回路の作製方法。
In any one of claims 11 to 27,
The method for manufacturing a semiconductor integrated circuit, wherein the passivation film is a polyimide film.
JP2004244789A 2004-08-25 2004-08-25 Method for manufacturing semiconductor integrated circuit Expired - Fee Related JP3757228B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004244789A JP3757228B2 (en) 2004-08-25 2004-08-25 Method for manufacturing semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004244789A JP3757228B2 (en) 2004-08-25 2004-08-25 Method for manufacturing semiconductor integrated circuit

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003429955A Division JP3657596B2 (en) 2003-12-25 2003-12-25 Method for manufacturing semiconductor integrated circuit

Publications (2)

Publication Number Publication Date
JP2005037958A true JP2005037958A (en) 2005-02-10
JP3757228B2 JP3757228B2 (en) 2006-03-22

Family

ID=34214379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004244789A Expired - Fee Related JP3757228B2 (en) 2004-08-25 2004-08-25 Method for manufacturing semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JP3757228B2 (en)

Also Published As

Publication number Publication date
JP3757228B2 (en) 2006-03-22

Similar Documents

Publication Publication Date Title
US7483091B1 (en) Semiconductor display devices
JP3406727B2 (en) Display device
JP3578828B2 (en) Method for manufacturing display device
JP3579492B2 (en) Method for manufacturing display device
US7843041B2 (en) Thin-film circuit device having a low strength region, method for manufacturing the thin-film circuit device, and electronic apparatus
US7050138B1 (en) Method of manufacturing a display device having a driver circuit attached to a display substrate
JP3454965B2 (en) Liquid crystal display device and manufacturing method thereof
JP2002366051A (en) Integrated circuit chip and display device using the same
JP3638656B2 (en) Display device and manufacturing method thereof
JP3657596B2 (en) Method for manufacturing semiconductor integrated circuit
JP3757228B2 (en) Method for manufacturing semiconductor integrated circuit
JP3579045B2 (en) Manufacturing method of semiconductor integrated circuit
JP4387258B2 (en) Semiconductor integrated circuit and manufacturing method thereof
JP3579044B2 (en) Manufacturing method of semiconductor integrated circuit
JP4094539B2 (en) Method for manufacturing semiconductor integrated circuit
JP4799509B2 (en) Peeling method
JP2004171005A (en) Semiconductor integrated circuit
JP3406894B2 (en) Method for manufacturing display device
JP4339102B2 (en) Method for manufacturing display device
JP3442726B2 (en) Method of mounting semiconductor integrated circuit for display device
JP3406893B2 (en) Method for manufacturing display device
JP2008250324A (en) Method of manufacturing electronic apparatus

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050712

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050812

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051226

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090106

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100106

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100106

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100106

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110106

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110106

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120106

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120106

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130106

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130106

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130106

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140106

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees