JP2005037787A - Driving method of ac type plasma display panel - Google Patents

Driving method of ac type plasma display panel Download PDF

Info

Publication number
JP2005037787A
JP2005037787A JP2003276333A JP2003276333A JP2005037787A JP 2005037787 A JP2005037787 A JP 2005037787A JP 2003276333 A JP2003276333 A JP 2003276333A JP 2003276333 A JP2003276333 A JP 2003276333A JP 2005037787 A JP2005037787 A JP 2005037787A
Authority
JP
Japan
Prior art keywords
pulse
scan
electrode
data
sustain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003276333A
Other languages
Japanese (ja)
Other versions
JP4694113B2 (en
Inventor
Eiji Mizobata
英司 溝端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Plasma Display Corp
Original Assignee
NEC Plasma Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Plasma Display Corp filed Critical NEC Plasma Display Corp
Priority to JP2003276333A priority Critical patent/JP4694113B2/en
Publication of JP2005037787A publication Critical patent/JP2005037787A/en
Application granted granted Critical
Publication of JP4694113B2 publication Critical patent/JP4694113B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a driving method of an AC type plasma display panel for suppressing reduction of a wall voltage between faces due to movement of space charge after write discharge, and for driving even with a low maintenance pulse voltage. <P>SOLUTION: One field is composed of multiple subfields, and one subfield 5 is composed of an initiation period 2, a scanning period 3 and a maintenance period 4. In the scanning period 3, a finishing timing 7b of a data pulse 7 is set earlier than a finishing timing 6b of a scanning pulse 6 corresponding to the data pulse 7 by a time t1. The time t1 is set more than 0.2 μsec. Thus, the reduction of the wall voltage formed in a discharge cell by write discharge is suppressed, caused by finishing of the scanning pulse. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、3電極AC型プラズマディスプレイパネルの駆動方法に関する。   The present invention relates to a method for driving a three-electrode AC type plasma display panel.

一般に、プラズマディスプレイパネル(Plasma Display Panel:以下、PDPともいう)は、薄型で大画面表示が比較的容易にできること、視野角が広いこと、応答速度が速いことなど、数多くの特長を有している。このため、近時、フラットディスプレイとして壁掛テレビ及び公共表示板等に利用されている。PDPは、その動作方式により、電極を放電ガスが充填された放電空間に露出させ、前記電極間に直流放電を発生させることにより動作させる直流放電型(DC型)PDPと、電極を誘電体層により被覆して放電ガスには直接露出させず、交流放電の状態で動作させる交流放電型(AC型)PDPとに分類される。DC型PDPでは電圧が印加されている期間中放電が持続し、AC型PDPでは電圧の極性を反転させることにより放電を持続させる。また、AC型PDPには、1セル内の電極数が2であるものと3であるものとがある。   Generally, a plasma display panel (hereinafter also referred to as PDP) has many features such as being thin and capable of relatively large screen display, wide viewing angle, and high response speed. Yes. For this reason, it has recently been used as a flat display for wall-mounted televisions, public display boards, and the like. The PDP has a DC discharge type (DC type) PDP that operates by exposing the electrodes to a discharge space filled with a discharge gas and generating a DC discharge between the electrodes, and an electrode as a dielectric layer. Therefore, it is classified into an AC discharge type (AC type) PDP that is not directly exposed to the discharge gas but is operated in an AC discharge state. In the DC type PDP, the discharge continues during the period in which the voltage is applied, and in the AC type PDP, the discharge is sustained by reversing the polarity of the voltage. In addition, there are AC type PDPs having 2 electrodes and 3 electrodes in one cell.

以下、従来の3電極AC型プラズマディスプレイパネルの構造及び駆動方法について説明する。図7はプラズマディスプレイパネルにおけるセルの構成を示す断面図であり、図8はこのプラズマディスプレイの電極配置を示す平面図である。図7に示すように、この従来の3電極AC型プラズマディスプレイパネルにおいては、前面基板20と、この前面基板20に対向する背面基板21とが設けられている。前面基板20及び背面基板21は例えばガラスからなる。前面基板20における背面基板21に対向する表面には、複数本の走査電極22及び維持電極23が所定の間隔を隔てて交互に配置されている。走査電極22及び維持電極23は、ITO等からなる透明電極であり、図7における紙面奥側から手前側に向かう方向に延びている。また、走査電極22及び維持電極23上には夫々配線抵抗を下げるために金属トレース電極32が積層されている。更に、走査電極22及び維持電極23を覆うように透明誘電体層24が設けられ、透明誘電体層24上にはMgO等からなる保護層25が形成されている。   Hereinafter, the structure and driving method of a conventional three-electrode AC plasma display panel will be described. FIG. 7 is a cross-sectional view showing the structure of the cell in the plasma display panel, and FIG. 8 is a plan view showing the electrode arrangement of the plasma display. As shown in FIG. 7, in this conventional three-electrode AC type plasma display panel, a front substrate 20 and a rear substrate 21 facing the front substrate 20 are provided. The front substrate 20 and the back substrate 21 are made of glass, for example. A plurality of scan electrodes 22 and sustain electrodes 23 are alternately arranged on the surface of the front substrate 20 facing the back substrate 21 with a predetermined interval. The scan electrode 22 and the sustain electrode 23 are transparent electrodes made of ITO or the like, and extend in the direction from the back side to the near side in FIG. Further, a metal trace electrode 32 is laminated on the scan electrode 22 and the sustain electrode 23 in order to reduce the wiring resistance. Further, a transparent dielectric layer 24 is provided so as to cover the scan electrode 22 and the sustain electrode 23, and a protective layer 25 made of MgO or the like is formed on the transparent dielectric layer 24.

一方、背面基板21における前面基板20に対向する表面には複数本のデータ電極29が設けられている、データ電極29は走査電極22及び維持電極23と直交する方向に延びている。データ電極29上には白色誘電体層28及び蛍光体層27が設けられている。   On the other hand, a plurality of data electrodes 29 are provided on the surface of the rear substrate 21 facing the front substrate 20, and the data electrodes 29 extend in a direction perpendicular to the scan electrodes 22 and the sustain electrodes 23. A white dielectric layer 28 and a phosphor layer 27 are provided on the data electrode 29.

また、前面基板20と背面基板21との間には隔壁33が設けられている。この隔壁33は、基板の表面に垂直な方向から見て井桁状(格子状)に形成されており、前面基板20と背面基板21との間の空間を放電空間26として確保すると共に、放電空間26を表示セル31(図8参照)として区画している。各表示セルは、走査電極22とデータ電極29との最近接部分及び維持電極23とデータ電極29との最近接部分を1ずつ含んでいる。なお、表示セル内における走査電極22と維持電極23との間の距離を、面放電ギャップ34とする。放電空間26内にはHe、Ne、Xe等の混合ガスが放電ガスとして封入されている。   A partition wall 33 is provided between the front substrate 20 and the rear substrate 21. The barrier ribs 33 are formed in a grid pattern (lattice shape) when viewed from a direction perpendicular to the surface of the substrate, and secure a space between the front substrate 20 and the rear substrate 21 as a discharge space 26 and a discharge space. 26 is partitioned as a display cell 31 (see FIG. 8). Each display cell includes one closest portion between the scan electrode 22 and the data electrode 29 and one closest portion between the sustain electrode 23 and the data electrode 29. Note that a distance between the scan electrode 22 and the sustain electrode 23 in the display cell is a surface discharge gap 34. A mixed gas such as He, Ne, and Xe is sealed in the discharge space 26 as a discharge gas.

また、図8に示すように、PDPのディスプレイ表示画面30においては、m本の走査電極22(各走査電極を符号Si(i=1〜m)で表す)及びm本の維持電極23(各維持電極を符号Ci(i=1〜m)で表す)と、n本のデータ電極29(各データ電極を符号Dj(j=1〜n)で表す)との各最近接部分を含むように、表示セル31が行列状に配置されている。なお、前記m及びnは自然数である。走査電極Siと維持電極Ciとの間は、面放電が発生する面放電ギャップ34であり、走査電極Siと維持電極Ci−1との間は、面放電が発生しない非放電ギャップ35になっている。   Further, as shown in FIG. 8, on the display display screen 30 of the PDP, m scanning electrodes 22 (each scanning electrode is represented by a symbol Si (i = 1 to m)) and m sustaining electrodes 23 (each Sustain electrodes are represented by reference signs Ci (i = 1 to m) and n data electrodes 29 (respective data electrodes are represented by reference signs Dj (j = 1 to n)) so as to include the closest portions. The display cells 31 are arranged in a matrix. Note that m and n are natural numbers. Between the scan electrode Si and the sustain electrode Ci is a surface discharge gap 34 where surface discharge occurs, and between the scan electrode Si and the sustain electrode Ci-1 is a non-discharge gap 35 where no surface discharge occurs. Yes.

次に、この従来のPDPの駆動方法について説明する。従来、PDPの駆動方法として主流の方法は、走査期間と維持期間とが分離されている走査維持分離方式(ADS方式)である。以下、この走査維持分離方式の駆動方法について説明する。図9は、従来の3電極AC型プラズマディスプレイパネルの駆動方法を示す波形図である。また、図10(a)乃至(d)はこの従来のPDPの駆動方法を示す模式的断面図であり、各電極上の壁電荷の分布を示す図である。図10(a)乃至(d)においては、走査電極S、維持電極C及びデータ電極Dを太線で示しており、これらの電極(太線)の図示の上側に描かれている多角形は正壁電荷10を示し、図示の下側に描かれている多角形は負壁電荷11を示し、各多角形の電極からの距離(高さ)は電荷の大きさを示している。更に、図11はこの従来のPDPの駆動方法における走査パルスとデータパルスとの時間的な関係を示す波形図である。   Next, a method for driving this conventional PDP will be described. Conventionally, the mainstream method for driving a PDP is a scan sustaining separation method (ADS method) in which a scanning period and a sustaining period are separated. Hereinafter, a driving method of this scanning maintenance separation method will be described. FIG. 9 is a waveform diagram showing a driving method of a conventional three-electrode AC type plasma display panel. FIGS. 10A to 10D are schematic cross-sectional views showing this conventional PDP driving method, and are diagrams showing the distribution of wall charges on each electrode. 10A to 10D, the scanning electrode S, the sustaining electrode C, and the data electrode D are shown by thick lines, and the polygon drawn on the upper side of these electrodes (thick lines) is a regular wall. The polygon shown on the lower side of the figure indicates the charge 10, the negative wall charge 11, and the distance (height) from each polygonal electrode indicates the magnitude of the charge. Further, FIG. 11 is a waveform diagram showing the temporal relationship between the scan pulse and the data pulse in this conventional PDP driving method.

図9に示すように、従来のPDPの駆動方法においては、1フィールドが複数のサブフィールド(以下、SFともいう)からなり、1のサブフィールド5は初期化期間2、走査期間3及び維持期間4の3つの期間により構成されている。また、初期化期間2は維持消去期間2a、プライミング期間2b及びプライミング消去期間2cから構成されている。   As shown in FIG. 9, in a conventional PDP driving method, one field includes a plurality of subfields (hereinafter also referred to as SF), and one subfield 5 includes an initialization period 2, a scanning period 3, and a sustain period. It is composed of four periods. The initialization period 2 includes a sustain erase period 2a, a priming period 2b, and a priming erase period 2c.

先ず、初期化期間2について説明する。サブフィールド5の1つ前のサブフィールドの維持期間1において、各セルの走査電極Sには正の電位Vsが印加され、維持電極C及びデータ電極Dには接地電位(GND)が印加されている。そして、初期化期間2の最初の時点におけるセル内の壁電荷の状態は、前SFの維持期間1において、このセルが点灯していたかどうかにより異なっている。従って、前SFの維持期間1の終了後、直ちに次の書込放電を行うと、各セル内の壁電荷の状態が統一されていないため、書込放電を発生させる予定のセルにおいて書込放電が発生し難くなったり、書込放電を発生させない予定のセルにおいて誤放電が発生したりする。   First, the initialization period 2 will be described. In sustain period 1 of the subfield immediately preceding subfield 5, positive potential Vs is applied to scan electrode S of each cell, and ground potential (GND) is applied to sustain electrode C and data electrode D. Yes. The state of the wall charge in the cell at the first time of the initialization period 2 differs depending on whether or not the cell is lit in the maintenance period 1 of the previous SF. Therefore, if the next write discharge is performed immediately after the end of the sustain period 1 of the previous SF, the state of the wall charge in each cell is not uniform, so the write discharge is generated in the cell where the write discharge is to be generated. Or a false discharge occurs in a cell that does not cause a write discharge.

セル内において、放電が発生すると、セル内の電界は一様になる。従って、前SFの維持期間1において点灯していたセル、即ち、維持放電が発生していたセルにおいては、放電が発生することによりセル内の電界が一様になるため、図10(d)に示すように、透明誘電体層24の表面上における走査電極S上に相当する領域(以下、走査電極S上という)に負壁電荷11が形成され、透明誘電体層24の表面上における維持電極C上に相当する領域(以下、維持電極C上という)に正壁電荷10が形成され、白色誘電体層28の表面上におけるデータ電極D上に相当する領域(以下、データ電極D上という)にも正壁電荷10が形成される。   When discharge occurs in the cell, the electric field in the cell becomes uniform. Accordingly, in a cell that is lit in the sustain period 1 of the previous SF, that is, in a cell in which a sustain discharge has occurred, the electric field in the cell becomes uniform due to the occurrence of the discharge, so FIG. As shown in FIG. 2, negative wall charges 11 are formed in a region corresponding to the scan electrode S on the surface of the transparent dielectric layer 24 (hereinafter referred to as scan electrode S), and maintained on the surface of the transparent dielectric layer 24. A positive wall charge 10 is formed in a region corresponding to the electrode C (hereinafter referred to as the sustain electrode C), and a region corresponding to the data electrode D on the surface of the white dielectric layer 28 (hereinafter referred to as the data electrode D). ) Also forms a positive wall charge 10.

一方、前SFの維持期間1において維持放電が発生していないセルにおいては、図10(a)に示すように、走査電極S上に負壁電荷11が形成され、維持電極C上における走査電極Sから遠い領域に正壁電荷10が形成され、維持電極C上における走査電極Sに近い領域には負壁電荷11が形成され、データ電極D上に正壁電荷10が形成されている。そして、走査電極S上における維持電極C上に近い領域においては、維持電極Cに近づくにつれて正壁電荷が連続的に減少しており、維持電極C上における走査電極S上に近い領域においては、壁電荷が正から負に連続的に減少している。このため、走査電極S上における維持電極Cに近い領域の壁電位と維持電極Cにおける走査電極Sに近い領域の壁電位とは、相互に略等しくなっている。   On the other hand, in the cell in which no sustain discharge is generated in sustain period 1 of the previous SF, negative wall charges 11 are formed on scan electrode S as shown in FIG. 10A, and scan electrode on sustain electrode C is formed. A positive wall charge 10 is formed in a region far from S, a negative wall charge 11 is formed in a region near the scan electrode S on the sustain electrode C, and a positive wall charge 10 is formed on the data electrode D. In the region near the sustain electrode C on the scan electrode S, the positive wall charge continuously decreases as the sustain electrode C is approached. In the region near the scan electrode S on the sustain electrode C, The wall charge continuously decreases from positive to negative. For this reason, the wall potential in the region near the sustain electrode C on the scan electrode S and the wall potential in the region near the scan electrode S in the sustain electrode C are substantially equal to each other.

初期化期間2の一つの役割は、このような前サブフィールドの維持期間1での点灯状態によって異なるセル内の壁電荷状態を初期化することである。また、初期化期間2の他の役割は、走査期間3において書込放電を発生しやすくするプライミング効果を得ることである。   One role of the initialization period 2 is to initialize wall charge states in different cells depending on the lighting state in the sustain period 1 of the previous subfield. Further, another role of the initialization period 2 is to obtain a priming effect that makes it easy to generate a write discharge in the scanning period 3.

初期化期間2においては、データ電極の電位は常に接地電位とする。そして、初期化期間2の維持消去期間2aにおいては、走査電極Sの電位を正の電位Vsから接地電位に連続的に低下させる。また、維持電極Cの電位は正電位Vs一定とする。なお、正電位Vsは例えば約170Vである。これにより、維持電極Cが正極性になり、走査電極Sが負極性になる。このため、前SFの維持期間1において維持放電が発生して壁電荷が形成されたセルにおいては、維持電極Cと走査電極Sとの間の電位差に壁電荷による壁電圧が重畳され、走査電極Sと維持電極Cとの間(以下、面間ともいう)で放電が発生する。但し、走査電極Sと維持電極Cとの間の電位差は徐々に大きくなるため、いきなり強い放電が発生することはなく、弱い放電(弱放電)が連続的に発生する。なお、弱放電とは、放電ギャップ間の電圧をほぼ放電開始電圧に保ちながら持続する弱い放電をいう。これにより、図10(a)に示すように、走査電極S上及び維持電極C上に形成されている壁電荷のうち、面放電ギャップ近傍の壁電荷を減少させることができる。   In the initialization period 2, the potential of the data electrode is always the ground potential. In the sustain / erase period 2a of the initialization period 2, the potential of the scan electrode S is continuously lowered from the positive potential Vs to the ground potential. Further, the potential of the sustain electrode C is constant at the positive potential Vs. The positive potential Vs is about 170V, for example. As a result, the sustain electrode C becomes positive and the scan electrode S becomes negative. For this reason, in the cell in which the sustain discharge is generated in the sustain period 1 of the previous SF and the wall charge is formed, the wall voltage due to the wall charge is superimposed on the potential difference between the sustain electrode C and the scan electrode S. Discharge occurs between S and the sustaining electrode C (hereinafter also referred to as “between surfaces”). However, since the potential difference between the scan electrode S and the sustain electrode C gradually increases, suddenly strong discharge does not occur and weak discharge (weak discharge) is continuously generated. The weak discharge refers to a weak discharge that is sustained while maintaining the voltage between the discharge gaps substantially at the discharge start voltage. As a result, as shown in FIG. 10A, the wall charges in the vicinity of the surface discharge gap among the wall charges formed on the scan electrodes S and the sustain electrodes C can be reduced.

一方、前SFの維持期間1において維持放電が発生していないセルにおいては、セル内に形成されている壁電荷の総量が少ないため、面間の弱放電は発生しない。このため、壁電荷状態は図10(a)に示す状態のままである。   On the other hand, in a cell in which no sustain discharge is generated in the sustain period 1 of the previous SF, since the total amount of wall charges formed in the cell is small, weak discharge between the surfaces does not occur. For this reason, the wall charge state remains as shown in FIG.

このように、維持消去期間2aにおいては、前SFの維持期間1において維持放電が発生したセルのみに弱放電を発生させることにより、壁電荷の配置を前SFの維持期間1において維持放電が発生していないセルの壁電荷配置と同じ状態にすることができる。即ち、維持消去期間2aの終了時点では、前SFの維持期間1の点灯/非点灯状態に関係なく、図10(a)に示すような壁電荷配置になっている。即ち、セルの壁電荷配置の初期化を行うことができる。   As described above, in the sustain erasing period 2a, the weak discharge is generated only in the cells in which the sustain discharge is generated in the sustain period 1 of the previous SF, so that the sustain discharge is generated in the sustain period 1 of the previous SF. It can be in the same state as the wall charge arrangement of the cells that are not. That is, at the end of the sustain erasing period 2a, the wall charge arrangement is as shown in FIG. 10A regardless of the lighting / non-lighting state of the sustain period 1 of the previous SF. In other words, the cell wall charge arrangement can be initialized.

プライミング期間2bにおいては、後の工程における書込放電を低い電圧で起こすために、プライミング放電を発生させ、プライミング効果を得る。プライミング放電は、前SFの維持期間1における点灯/非点灯状態に関係なく、各SFにおいて毎回発生する。このため、黒表示を行う場合の輝度、即ち黒輝度が上昇しないように、プライミング放電は弱放電とする必要がある。図9に示すように、プライミング期間2bにおいては、走査電極Sの電位を電位Vsに増加させ、その後、電位Vsからこの電位Vsよりも高い電位Vpまで連続的に増加させる。即ち、走査電極Sに正極性のランプ波形の電圧を印加する。一方、維持電極Cの電位を接地電位とする。これにより、走査電極Sが正極性となり、維持電極Cが負極性となり、走査電極Sと維持電極Cとの間(面間)に面放電開始電圧以上の電位差が印加されるため、面間において弱放電が発生する。この弱放電をプライミング放電という。プライミング放電により、セル内の放電ガスが電離し、セル内にプラスイオンと電子が供給される。これにより、後述する走査期間3及び維持期間4において放電が起こりやすくなる。なお、プライミング放電が発生した結果、セル内の壁電荷配置は、走査電極S上に負壁電荷が形成され、維持電極C上に正壁電荷が形成され、データ電極D上に正壁電荷が形成され、走査電極S上及び維持電極C上における放電ギャップ近傍において、他の領域よりも大きな壁電荷が形成された状態になっている。   In the priming period 2b, a priming discharge is generated in order to cause a writing discharge in a later process at a low voltage, thereby obtaining a priming effect. The priming discharge is generated every time in each SF regardless of the lighting / non-lighting state in the sustain period 1 of the previous SF. For this reason, the priming discharge needs to be a weak discharge so that the luminance in black display, that is, the black luminance does not increase. As shown in FIG. 9, in the priming period 2b, the potential of the scan electrode S is increased to the potential Vs, and then continuously increased from the potential Vs to the potential Vp higher than the potential Vs. That is, a positive ramp waveform voltage is applied to the scan electrode S. On the other hand, the potential of the sustain electrode C is set to the ground potential. As a result, scan electrode S has a positive polarity, sustain electrode C has a negative polarity, and a potential difference equal to or greater than the surface discharge start voltage is applied between scan electrode S and sustain electrode C (between surfaces). Weak discharge occurs. This weak discharge is called priming discharge. By the priming discharge, the discharge gas in the cell is ionized, and positive ions and electrons are supplied into the cell. As a result, discharge is likely to occur in a scanning period 3 and a sustain period 4 described later. As a result of the occurrence of the priming discharge, the wall charge arrangement in the cell is such that a negative wall charge is formed on the scan electrode S, a positive wall charge is formed on the sustain electrode C, and a positive wall charge is formed on the data electrode D. In the vicinity of the discharge gap on the scan electrode S and the sustain electrode C, wall charges larger than those in other regions are formed.

プライミング消去期間2cにおいては、走査電極Sの電位を非連続的に電位Vsまで減少させた後、電位Vsから接地電位まで連続的に減少させる。一方、維持電極Cの電位は電位Vsとする。これにより、前述のプライミング期間2bとは逆に、走査電極Sが負極性になり、維持電極Cが正極性になる。このため、面間において前述のプライミング放電とは逆の弱放電、即ちプライミング消去放電が発生し、プライミング放電により形成された壁電荷を消去することができる。黒輝度を上昇させないためには、プライミング消去放電もプライミング放電と同様に弱放電である必要がある。プライミング消去放電が発生した結果、セル内の壁電荷配置は図10(a)に示すような状態になる。即ち、この壁電荷配置は、プライミング放電前の壁電荷配置と同じである。これにより、初期化期間2が終了する。このとき、走査電極Sとデータ電極Dとの間に形成される壁電荷による電位はほぼ電位Vsとなり、また、面放電ギャップ近傍においては、走査電極S上の電位と維持電極C上の電位とは略等しくなる。   In the priming erasing period 2c, the potential of the scan electrode S is discontinuously decreased to the potential Vs and then continuously decreased from the potential Vs to the ground potential. On the other hand, the potential of the sustain electrode C is set to the potential Vs. Thereby, contrary to the priming period 2b described above, the scan electrode S becomes negative and the sustain electrode C becomes positive. Therefore, a weak discharge opposite to the above-described priming discharge, that is, a priming erasing discharge occurs between the surfaces, and the wall charges formed by the priming discharge can be erased. In order not to increase the black luminance, the priming erasing discharge needs to be a weak discharge like the priming discharge. As a result of the occurrence of the priming erasing discharge, the wall charge arrangement in the cell is in a state as shown in FIG. That is, this wall charge arrangement is the same as the wall charge arrangement before priming discharge. As a result, the initialization period 2 ends. At this time, the potential due to the wall charges formed between the scan electrode S and the data electrode D is substantially the potential Vs, and in the vicinity of the surface discharge gap, the potential on the scan electrode S and the potential on the sustain electrode C are Are approximately equal.

走査期間3においては、後の維持期間4において維持放電を発生させたいセルについてのみ選択的に対向放電である書込放電を発生させ、維持放電が発生しやすいような壁電荷を形成する。なお、対向放電である書込放電を発生させる際には、放電により発生したプラスイオンをMgOからなる保護層25に衝突させて二次電子を放出させる必要があるため、走査電極Sをデータ電極Dに対して負極性とする必要がある。また、通常、PDPにおいては、回路コストを低減するために駆動波形は全て正極性としている。このため、走査電極Sの電位を、電位Vbwを基準としてパルス状に接地電位に落とすことにより、負極性の走査パルス6を実現している。   In the scanning period 3, a write discharge which is a counter discharge is selectively generated only for the cells in which a sustain discharge is to be generated in the subsequent sustain period 4 to form wall charges that are likely to generate a sustain discharge. Note that when generating the write discharge as the counter discharge, it is necessary to cause the positive ions generated by the discharge to collide with the protective layer 25 made of MgO to emit secondary electrons. It is necessary to have negative polarity with respect to D. In general, in a PDP, all drive waveforms are positive in order to reduce circuit cost. Therefore, the negative scan pulse 6 is realized by dropping the potential of the scan electrode S to the ground potential in the form of a pulse with the potential Vbw as a reference.

即ち、走査期間3においては、走査電極Sに正電位Vbwを印加し、維持電極Cに正電位Vsを印加する。電位Vbwは例えば80〜110V程度であり、電位Vsは前述の如く、例えば約170Vである。この状態のまま、走査電極S1〜Smに順次、負の走査パルス6を印加する。この走査パルス6のタイミングに合わせて、表示データに基づいてデータ電極D1〜Dnにデータパルス7を選択的に印加する。データパルス7の電圧Vdは例えば約70Vである。なお、図9におけるデータパルス7の斜線は、表示データによってデータパルス7が印加されたりされなかったりすることを示している。   That is, in the scanning period 3, the positive potential Vbw is applied to the scanning electrode S, and the positive potential Vs is applied to the sustain electrode C. The potential Vbw is, for example, about 80 to 110 V, and the potential Vs is, for example, about 170 V as described above. In this state, the negative scan pulse 6 is sequentially applied to the scan electrodes S1 to Sm. In accordance with the timing of the scan pulse 6, the data pulse 7 is selectively applied to the data electrodes D1 to Dn based on the display data. The voltage Vd of the data pulse 7 is about 70V, for example. 9 indicates that the data pulse 7 is applied or not depending on the display data.

図11に示すように、走査パルス6の開始のタイミングは、データパルス7の開始のタイミングと一致しており、走査パルス6の終了のタイミングは、データパルス7の終了のタイミングと一致している。また、走査パルス6とその次に発生する走査パルス6とは時間的に離れており、走査パルス6間においては、走査電極Sの電位は電位Vbwとなっている。また、このとき、データ電極Dにはデータパルス7は印加されず、映像信号に関係なくデータ電極Dの電位は接地電位となっている。   As shown in FIG. 11, the start timing of the scan pulse 6 coincides with the start timing of the data pulse 7, and the end timing of the scan pulse 6 coincides with the end timing of the data pulse 7. . In addition, the scan pulse 6 and the scan pulse 6 generated next are separated in time, and the potential of the scan electrode S is the potential Vbw between the scan pulses 6. At this time, the data pulse 7 is not applied to the data electrode D, and the potential of the data electrode D is the ground potential regardless of the video signal.

データパルス7が印加されたセルでは、走査電極Sとデータ電極Dとの間(以下、対向間という)に電圧Vdが印加される。上述の如く、この対向間にはほぼVsの大きさの壁電圧が形成されているため、この壁電圧Vsが対向間に印加される電圧Vdに重畳されて、対向間に高い電圧が印加される。この結果、対向間の電位差が対向放電開始電圧以上となり、対向間において書込放電が発生する。また、維持電極Cには正電位Vsが印加されているため、走査電極Sと維持電極Cとの間の電位差はVsである。これだけの電位差があると、前記書込放電に伴って、走査電極Sと維持電極Cとの間(面間)において面放電が誘発され、電荷の移動が発生する。この結果、書込放電が発生したセルにおいては、図10(b)に示すように、走査電極S上には正の壁電荷が形成され、維持電極C上には負の壁電荷が形成される。なお、データ電極Dは、走査電極Sに対しては正極性であるが、維持電極Cよりは負極性であるため、データ電極D上には壁電荷はほとんど形成されない。   In the cell to which the data pulse 7 is applied, the voltage Vd is applied between the scanning electrode S and the data electrode D (hereinafter referred to as “opposite”). As described above, since a wall voltage having a magnitude of approximately Vs is formed between the opposing surfaces, the wall voltage Vs is superimposed on the voltage Vd applied between the opposing surfaces, and a high voltage is applied between the opposing surfaces. The As a result, the potential difference between the counters becomes equal to or higher than the counter discharge start voltage, and write discharge occurs between the counters. Further, since the positive potential Vs is applied to the sustain electrode C, the potential difference between the scan electrode S and the sustain electrode C is Vs. When there is such a potential difference, a surface discharge is induced between the scan electrode S and the sustain electrode C (between surfaces) along with the write discharge, and a charge transfer occurs. As a result, in the cell in which the write discharge has occurred, positive wall charges are formed on the scan electrodes S and negative wall charges are formed on the sustain electrodes C as shown in FIG. The The data electrode D has a positive polarity with respect to the scan electrode S, but has a negative polarity with respect to the sustain electrode C, so that almost no wall charge is formed on the data electrode D.

一方、データパルス7が印加されないセルにおいては、走査電極Sとデータ電極Dとの間の電圧は0Vであるため、これに走査電極S上とデータ電極D上との壁電圧Vsが重畳されても、対向間の電圧が放電開始電圧を超えず、書込放電は発生しない。このため、壁電荷の状況は変化せず、図10(a)に示す状態のままである。このように、データパルス7の有無により、セル毎に2種類の壁電荷の状況を作り出すことができる。   On the other hand, in the cell to which the data pulse 7 is not applied, the voltage between the scan electrode S and the data electrode D is 0 V, so that the wall voltage Vs between the scan electrode S and the data electrode D is superimposed on this. However, the voltage between the counters does not exceed the discharge start voltage, and no write discharge occurs. For this reason, the state of the wall charge does not change and remains in the state shown in FIG. Thus, two types of wall charge situations can be created for each cell depending on the presence or absence of the data pulse 7.

そして、全ての走査電極S1〜Smに走査パルス6を印加し終わると維持期間4に移行する。維持期間4においては、全走査電極Sと全維持電極Cとに正の維持パルス8を交互に印加する。維持パルス8の電圧値はVsとする。先ず、走査電極Sに維持パルス8(第1維持パルスという)を印加し、維持電極Cに接地電位を印加する。なお、維持期間5においては、データ電極Dの電位は常に接地電位のままである。このとき、走査期間3において書込放電が発生したセルにおいては、走査電極S上に大きな正壁電荷が形成され、維持電極C上には大きな負壁電荷が形成されているため、走査電極Sに印加される第1維持パルスにこの正の壁電荷による壁電圧が重畳され、面間の電圧が面放電開始電圧以上となり、面放電である維持放電が発生する。この維持放電により、図10(d)に示すように、走査電極S上には負の壁電荷が形成され、維持電極C上には正の壁電荷が形成される。一方、走査期間3において書込放電が発生しなかったセルにおいては、第1維持パルスに壁電圧が重畳されず、面間の電圧が面放電開始電圧に達しないため、維持放電は発生しない。   When the scan pulse 6 is applied to all the scan electrodes S1 to Sm, the sustain period 4 is started. In sustain period 4, positive sustain pulses 8 are alternately applied to all scan electrodes S and all sustain electrodes C. The voltage value of sustain pulse 8 is Vs. First, sustain pulse 8 (referred to as a first sustain pulse) is applied to scan electrode S, and a ground potential is applied to sustain electrode C. In the sustain period 5, the potential of the data electrode D always remains at the ground potential. At this time, in the cell in which the write discharge is generated in the scanning period 3, a large positive wall charge is formed on the scan electrode S and a large negative wall charge is formed on the sustain electrode C. The wall voltage due to this positive wall charge is superimposed on the first sustain pulse applied to the surface voltage, the inter-surface voltage becomes equal to or greater than the surface discharge start voltage, and a sustain discharge that is a surface discharge is generated. As a result of this sustain discharge, negative wall charges are formed on the scan electrodes S and positive wall charges are formed on the sustain electrodes C as shown in FIG. On the other hand, in the cells in which no write discharge has occurred in the scanning period 3, no wall voltage is superimposed on the first sustain pulse, and the voltage between the surfaces does not reach the surface discharge start voltage, so no sustain discharge occurs.

次の維持パルス(第2維持パルスという)は維持電極Cに印加する。同時に、走査電極Sには接地電位を印加する。このとき、前述の第1維持パルスにより維持放電が発生したセルにおいては、この第1維持パルスによる維持放電に伴って形成された壁電荷に第2維持パルスが重畳され、維持放電が発生する。これにより、前述の第1維持パルスによる維持放電が発生したときとは逆の極性の壁電荷が走査電極S上及び維持電極C上に形成される。即ち、壁電荷の配置は、図10(b)に示す状態に戻る。これ以降も同様の原理で放電が持続的に発生する。つまり、維持パルス8を走査電極Sと維持電極Cに交互に印加することにより、x回目の維持放電により発生した壁電荷による電位差が、(x+1)回目の維持パルスに重畳され維持放電が持続する。この維持放電の持続回数により発光量が決定される。一方、書込放電が発生しなかった画素においては、維持パルスに壁電荷が重畳されない。維持パルスのみでは放電開始電圧に到達しないため、面放電は発生しない。   The next sustain pulse (referred to as a second sustain pulse) is applied to sustain electrode C. At the same time, a ground potential is applied to the scan electrode S. At this time, in the cell in which the sustain discharge is generated by the first sustain pulse, the second sustain pulse is superimposed on the wall charges formed by the sustain discharge by the first sustain pulse, and the sustain discharge is generated. As a result, wall charges having a polarity opposite to that when the sustain discharge is generated by the first sustain pulse are formed on the scan electrode S and the sustain electrode C. That is, the arrangement of the wall charges returns to the state shown in FIG. Subsequent discharges are continuously generated on the same principle. That is, by alternately applying sustain pulse 8 to scan electrode S and sustain electrode C, the potential difference due to the wall charges generated by the xth sustain discharge is superimposed on the (x + 1) th sustain pulse, and the sustain discharge continues. . The amount of light emission is determined by the number of sustain discharges. On the other hand, in the pixel in which no writing discharge has occurred, wall charges are not superimposed on the sustain pulse. Since only the sustain pulse does not reach the discharge start voltage, no surface discharge occurs.

PDPに画像を表示させる場合は、1画面の画像情報を表示する期間である1フィールド内において、各サブフィールドにおける維持パルス数を相互に異ならせ、各サブフィールドを点灯させるか非点灯にするかを選択して維持放電の数を制御することよって、画像の階調表示を行うことができる。   When displaying an image on a PDP, within one field, which is a period for displaying image information on one screen, whether the number of sustain pulses in each subfield is different from each other, and whether each subfield is lit or not lit By selecting and controlling the number of sustain discharges, gradation display of an image can be performed.

次に、他の従来のPDPの駆動方法について説明する。図12はこの他の従来のPDPの駆動方法における走査パルスとデータパルスとの時間的な関係を示す波形図である。前述の図11に示す従来例においては、データパルス7が終了する毎にデータ電極電位が接地電位まで引き下げられ、その度にデータ電極Dに変位電流が流れるため、データドライバの消費電力が大きくなる。これに対して、図12に示す従来例においては、データパルス7の終了のタイミングとその次のデータパルス7の開始のタイミングとを一致させている。これにより、データパルス7が続けて印加される場合、データ電極Dの電位を電位Vdで一定とすることができる。このため、図11に示す従来例と比較して、変位電流分だけデータドライバの消費電力を低減することができる。   Next, another conventional PDP driving method will be described. FIG. 12 is a waveform diagram showing a temporal relationship between a scan pulse and a data pulse in another conventional PDP driving method. In the conventional example shown in FIG. 11, the data electrode potential is pulled down to the ground potential every time the data pulse 7 ends, and the displacement current flows to the data electrode D each time, so that the power consumption of the data driver increases. . On the other hand, in the conventional example shown in FIG. 12, the end timing of the data pulse 7 and the start timing of the next data pulse 7 are matched. Thereby, when the data pulse 7 is continuously applied, the potential of the data electrode D can be kept constant at the potential Vd. Therefore, the power consumption of the data driver can be reduced by the amount of displacement current as compared with the conventional example shown in FIG.

また、特開平8−305319号公報(特許文献1)には、データ電極を2つのブロックに分けて、ブロック間でデータパルスのタイミングを相互にずらす技術が開示されている。これにより、パルス電流を時間的に分散させることができ、PDPの駆動回路における電圧低下を抑制することができる。   Japanese Patent Laid-Open No. 8-305319 (Patent Document 1) discloses a technique in which a data electrode is divided into two blocks and the timing of data pulses is shifted between the blocks. Thereby, the pulse current can be dispersed in time, and the voltage drop in the driving circuit of the PDP can be suppressed.

特開平8−305319号公報JP-A-8-305319

しかしながら、上述のような従来の技術には、以下に示す問題点がある。図13(a)乃至(c)は、従来のPDPの駆動方法において、書込放電が発生した後のセル内の電荷分布を時間順に示す模式的断面図である。上述のようなAC型プラズマディスプレイパネルの駆動方法では、書込放電によりセル放電空間内に大量の空間電荷が発生する。そして、この空間電荷が電界により引き寄せられ、電極上の誘電体層表面に付着し壁電荷となり壁電圧が発生する。これにより、図10(b)及び図13(a)に示すように、走査パルスの終了時点では、走査電極Sに接地電位が印加され走査電極S上に正壁電荷10が形成され、維持電極Cに電位Vsが印加され維持電極C上に負壁電荷11が形成され、データ電極Dに電位Vdが印加されデータ電極D上にはほとんど壁電荷が形成されていない状態となる。   However, the conventional techniques as described above have the following problems. FIGS. 13A to 13C are schematic cross-sectional views showing the charge distribution in the cell after the write discharge is generated in time order in the conventional PDP driving method. In the driving method of the AC type plasma display panel as described above, a large amount of space charge is generated in the cell discharge space by the write discharge. This space charge is attracted by the electric field, adheres to the surface of the dielectric layer on the electrode, becomes a wall charge, and generates a wall voltage. Thus, as shown in FIGS. 10B and 13A, at the end of the scan pulse, the ground potential is applied to the scan electrode S, the positive wall charge 10 is formed on the scan electrode S, and the sustain electrode is formed. The potential Vs is applied to C, the negative wall charge 11 is formed on the sustain electrode C, the potential Vd is applied to the data electrode D, and almost no wall charge is formed on the data electrode D.

しかし、図13(a)に示すように、書込放電により空間電荷が全て壁電荷となるわけではなく、書込放電が終了した後も、セル内に空間電荷12が存在している。このため、走査パルス6の終了と共に、走査電極Sの電位が接地電位から電位Vbwまで引き上げられると、走査電極Sと維持電極Cとの間の電位差が小さくなる。これにより、図13(b)に示すように、新たな電界が発生し、各電極上に、夫々の電極上に蓄積されている壁電荷とは逆極性の空間電荷が引き寄せられる。即ち、負の空間電荷が走査電極S上に引き寄せられ、正の空間電荷が主として維持電極C上に引き寄せられる。この結果、図10(c)及び図13(c)に示すように、走査電極S上と維持電極D上との間の壁電圧が減少する。   However, as shown in FIG. 13A, not all the space charges become wall charges due to the write discharge, and the space charge 12 exists in the cell even after the write discharge is completed. For this reason, when the potential of the scan electrode S is raised from the ground potential to the potential Vbw with the end of the scan pulse 6, the potential difference between the scan electrode S and the sustain electrode C becomes small. As a result, as shown in FIG. 13B, a new electric field is generated, and space charges having the opposite polarity to the wall charges accumulated on the respective electrodes are attracted to each electrode. That is, negative space charges are attracted onto the scan electrode S, and positive space charges are primarily attracted onto the sustain electrode C. As a result, as shown in FIGS. 10C and 13C, the wall voltage between the scan electrode S and the sustain electrode D decreases.

このように、書込放電により、一旦走査電極S上と維持電極C上との間に十分な壁電圧が形成されても、走査パルス6の終了と共にその壁電圧が減少してしまう。このため、維持期間4において、維持パルス6の電圧Vsを高く設定しなければ、正常に維持放電が発生しなくなる。維持パルスの電圧Vsを高く設定するためには、維持ドライバの耐圧を上げなければならず、PDPのコストが増加してしまう。なお、上述の従来の駆動方法では、正常に動作させることのできる最小の維持電圧Vdsminは約152Vであった。   Thus, even if a sufficient wall voltage is once formed between the scan electrode S and the sustain electrode C by the write discharge, the wall voltage decreases with the end of the scan pulse 6. For this reason, unless the voltage Vs of sustain pulse 6 is set high in sustain period 4, sustain discharge does not occur normally. In order to set the sustain pulse voltage Vs high, it is necessary to increase the breakdown voltage of the sustain driver, which increases the cost of the PDP. In the conventional driving method described above, the minimum sustain voltage Vdsmin that can be normally operated is about 152V.

また、図12に示す従来のPDPの駆動方法及び特許文献1に開示されている従来のPDPの駆動方法によっても、上述の書込放電後に空間電荷の移動により面間の壁電圧が低下してしまうという問題を解決することはできない。   Further, the conventional PDP driving method shown in FIG. 12 and the conventional PDP driving method disclosed in Patent Document 1 also reduce the wall voltage between the surfaces due to the movement of the space charge after the above-described write discharge. Cannot solve the problem.

本発明はかかる問題点に鑑みてなされたものであって、書込放電後に空間電荷の移動による面間の壁電圧の減少を抑制し、低い維持パルス電圧でも駆動させることができるAC型プラズマディスプレイパネルの駆動方法を提供することを目的とする。   The present invention has been made in view of such problems, and suppresses a decrease in wall voltage between planes due to movement of space charge after write discharge, and can be driven even with a low sustain pulse voltage. An object of the present invention is to provide a panel driving method.

本発明に係るAC型プラズマディスプレイパネルの駆動方法は、対向して配置された第1及び第2の絶縁基板、前記第1の絶縁基板における前記第2の絶縁基板との対向面側に交互に設けられ第1の方向に延びる複数本の走査電極及び維持電極、この走査電極及び維持電極を覆う第1の誘電体層、前記第2の絶縁基板における前記第1の絶縁基板との対向面側に設けられ前記第1の方向に直交する第2の方向に延びる複数本のデータ電極、及びこのデータ電極を覆う第2の誘電体層を備え、前記データ電極における前記走査電極との最近接点及び前記維持電極との最近接点を各1ヶ所含むようにマトリクス状に画素が形成されたAC型プラズマディスプレイパネルに表示データに基づいた表示を行わせるAC型プラズマディスプレイパネルの駆動方法において、1の画像を表示する1フィールドを1又は複数のサブフィールドから構成し、このサブフィールドが、前記各画素内の電荷状態を初期化する初期化期間と、前記走査電極に順次走査パルスを印加すると共にこの走査パルスに同期して前記表示データに基づいて前記データ電極にデータパルスを印加して前記画素内に選択的に壁電荷を形成する走査期間と、前記走査電極及び前記維持電極に交互に電圧を印加して前記壁電荷が形成された画素において前記第1の誘電体層表面における前記走査電極上に相当する走査電極領域と前記維持電極上に相当する維持電極領域との間に維持放電を発生させる維持期間と、を有し、各前記走査パルスが終了する前にこの走査パルスに同期した前記データパルスが終了することを特徴とする。   The driving method of the AC type plasma display panel according to the present invention includes a first insulating substrate and a second insulating substrate arranged opposite to each other, and alternately facing the surface of the first insulating substrate facing the second insulating substrate. A plurality of scan electrodes and sustain electrodes provided in the first direction, a first dielectric layer covering the scan electrodes and the sustain electrodes, and a side of the second insulating substrate facing the first insulating substrate A plurality of data electrodes extending in a second direction orthogonal to the first direction, and a second dielectric layer covering the data electrodes, the data electrode being closest to the scan electrode, An AC type plasma display panel in which a display based on display data is performed on an AC type plasma display panel in which pixels are formed in a matrix so as to include one nearest point of contact with the sustain electrode. In the moving method, one field for displaying one image is composed of one or a plurality of subfields, and this subfield sequentially scans the scan electrodes with an initialization period for initializing the charge state in each pixel. A scanning period in which a pulse is applied and a data pulse is applied to the data electrode based on the display data in synchronization with the scanning pulse to selectively form wall charges in the pixel, and the scanning electrode and the sustaining In a pixel in which the wall charges are formed by alternately applying a voltage to the electrodes, a scan electrode region corresponding to the scan electrode and a sustain electrode region corresponding to the sustain electrode on the surface of the first dielectric layer A sustain period in which a sustain discharge is generated, and the data pulse synchronized with the scan pulse ends before the end of each scan pulse. .

本発明においては、各走査パルスが終了する前にこの走査パルスに同期したデータパルスが終了することにより、放電セル内の空間電荷が維持電極及びデータ電極に引き寄せられて壁電荷となり、空間電荷が減少する。この状態で走査パルスが終了すると、この走査パルスの終了に伴って移動する空間電荷が少ないため、一旦形成された面間の壁電荷が打ち消されることを抑制できる。   In the present invention, when the data pulse synchronized with the scan pulse is completed before each scan pulse is completed, the space charge in the discharge cell is attracted to the sustain electrode and the data electrode to become wall charge, and the space charge is reduced. Decrease. When the scan pulse ends in this state, the space charge that moves with the end of the scan pulse is small, so that it is possible to suppress cancellation of wall charges between the surfaces once formed.

また、前記各走査パルスが終了する0.2μsec以上前にこの走査パルスに同期したデータパルスが終了することが好ましい。これにより、データパルス終了後の放電セル内の空間電荷をより効果的に低減することができる。   Further, it is preferable that the data pulse synchronized with the scan pulse is completed 0.2 μsec or more before the end of each scan pulse. Thereby, the space charge in the discharge cell after the end of the data pulse can be reduced more effectively.

更に、前記各データパルスが、このデータパルスの開始時刻及びこのデータパルスに対応する前記走査パルスの開始時刻のうち遅い方の時刻から、前記プラズマディスプレイパネルの放電遅れ時間に0.2μsec以上加えた時間が経過した後に終了することが好ましい。これにより、書込放電を確実に発生させることができる。   Further, each data pulse is added to the discharge delay time of the plasma display panel by 0.2 μsec or more from the later time of the start time of the data pulse and the start time of the scan pulse corresponding to the data pulse. It is preferable to end after a lapse of time. Thereby, the write discharge can be surely generated.

更にまた、前記各データパルスが、このデータパルスに対応する走査パルスの開始と同時か又はこの走査パルスの開始よりも前に開始してもよく、前記各データパルスが、このデータパルスに対応する走査パルスの1つ前の走査パルスの終了よりも後に開始することが好ましい。又は、前記各データパルスが、このデータパルスの1つ前のデータパルスの終了よりも後で、且つ、この1つ前のデータパルスに対応する走査パルスの終了よりも前に開始してもよい。   Furthermore, each of the data pulses may start at the same time as or before the start of the scan pulse corresponding to the data pulse, and each data pulse corresponds to the data pulse. It is preferable to start after the end of the scan pulse immediately before the scan pulse. Alternatively, each data pulse may start after the end of the previous data pulse and before the end of the scan pulse corresponding to the previous data pulse. .

更にまた、前記各データパルスが終了すると同時にこのデータパルスの次のデータパルスが開始してもよい。これにより、あるデータ電極にデータパルスが連続して印加される場合に、データ電極の電位が変化せず、このデータ電極に変位電流が流れることがない。これにより、データドライバ回路の消費電流を低減することができる。   Furthermore, the next data pulse of this data pulse may start simultaneously with the end of each data pulse. Thereby, when a data pulse is continuously applied to a certain data electrode, the potential of the data electrode does not change, and a displacement current does not flow to this data electrode. Thereby, current consumption of the data driver circuit can be reduced.

このように、本発明によれば、走査期間において、走査パルスを終了させる前にデータパルスを終了させているため、走査パルスの終了に伴って一旦形成された面間の壁電荷が打ち消されることを抑制でき、維持期間において維持放電を正常に発生させることができる最小の維持電圧を引き下げることができる。この結果、維持パルス電圧を低減することができ、維持ドライバの耐圧を低く設定することができる。これにより、プラズマディスプレイパネルのコストを低減することができる。   As described above, according to the present invention, since the data pulse is terminated before the scanning pulse is terminated in the scanning period, the wall charges between the surfaces once formed are canceled with the termination of the scanning pulse. Can be suppressed, and the minimum sustain voltage that can normally generate the sustain discharge in the sustain period can be reduced. As a result, the sustain pulse voltage can be reduced and the withstand voltage of the sustain driver can be set low. Thereby, the cost of the plasma display panel can be reduced.

以下、本発明の実施形態について添付の図面を参照して具体的に説明する。先ず、本発明の第1の実施形態について説明する。図1は本実施形態に係るPDPの駆動方法における走査パルスとデータパルスとの時間的な関係を示す波形図である。本実施形態におけるPDPの構成は、図7及び図8に示す従来のPDPと同様である。本実施形態に係るPDPの駆動方法は、図1に示すように、走査期間3において、データパルス7の終了タイミング7bが、このデータパルス7に対応する走査パルス6の終了タイミング6bよりも時間t1だけ早くなっている。なお、データパルス7の開始タイミング7aは、このデータパルスに対応する走査パルス6の開始タイミング6aと同一である。本実施形態における上記以外の駆動方法は、前述の図9に示す従来のPDPの駆動方法と同様である。即ち、図9に示すように、本実施形態に係るPDPの駆動方法においては、1フィールドは複数のサブフィールド(SF)から構成されており、1のサブフィールド5は初期化期間2、走査期間3及び維持期間4からなり、初期化期間2及び維持期間4における駆動方法は、従来のPDPの駆動方法と同様である。   Hereinafter, embodiments of the present invention will be specifically described with reference to the accompanying drawings. First, a first embodiment of the present invention will be described. FIG. 1 is a waveform diagram showing a temporal relationship between a scanning pulse and a data pulse in the PDP driving method according to this embodiment. The configuration of the PDP in this embodiment is the same as that of the conventional PDP shown in FIGS. In the PDP driving method according to the present embodiment, as shown in FIG. 1, in the scanning period 3, the end timing 7b of the data pulse 7 is more time t1 than the end timing 6b of the scanning pulse 6 corresponding to the data pulse 7. Only getting faster. The start timing 7a of the data pulse 7 is the same as the start timing 6a of the scan pulse 6 corresponding to this data pulse. The driving method other than the above in this embodiment is the same as the driving method of the conventional PDP shown in FIG. That is, as shown in FIG. 9, in the PDP driving method according to this embodiment, one field is composed of a plurality of subfields (SF), and one subfield 5 is an initialization period 2 and a scanning period. 3 and the sustain period 4, and the driving method in the initialization period 2 and the sustain period 4 is the same as the driving method of the conventional PDP.

次に、本実施形態に係るPDPの駆動方法における走査期間3の動作をより詳細に説明する。上述の如く、本実施形態における初期化期間2の動作は、前述の従来のPDPの駆動方法と同様である。従って、初期化期間2の終了時点においては、全てのセルに図10(a)に示すような壁電荷が形成されている。   Next, the operation in the scanning period 3 in the method for driving the PDP according to the present embodiment will be described in more detail. As described above, the operation in the initialization period 2 in the present embodiment is the same as the above-described conventional PDP driving method. Therefore, at the end of the initialization period 2, wall charges as shown in FIG. 10A are formed in all the cells.

そして、図1に示すように、走査期間3においては、先ず、走査電極S1の電位を正電位Vbwから接地電位に変化させ、走査電極S1に走査パルス6を印加する。そして、一定時間経過後、走査電極S1の電位を接地電位から正電位Vbwに戻し、走査パルス6を終了させる。その後、一定のブランク期間t11を経た後、走査電極S2に走査パルス6を印加する。その後、再びブランク期間t11を経て、走査電極S3に走査パルス6を印加する。以後同様に、走査電極S4、S5、・・・、Smに順次走査パルス6を印加する。そして、これらの走査パルス6に同期して、データ電極D(D1〜Dn)に表示データに基づいて選択的にデータパルス7を印加する。このとき、データ電極Dにデータパルス7を印加する場合は、対応する走査パルス6の開始と同じタイミングでデータパルス7を開始するようにする。即ち、走査パルス6の開始タイミング6aとデータパルス7の開始タイミング7aとを相互に一致させる。そして、データパルス7を終了させた後、走査パルス6を終了させる。即ち、データパルス7の終了タイミング7bを、対応する走査パルス6の終了タイミング6bよりも時間t1だけ前に設定する。時間t1は例えば0.2μsec以上とする。   As shown in FIG. 1, in the scanning period 3, first, the potential of the scanning electrode S1 is changed from the positive potential Vbw to the ground potential, and the scanning pulse 6 is applied to the scanning electrode S1. Then, after a predetermined time has elapsed, the potential of the scan electrode S1 is returned from the ground potential to the positive potential Vbw, and the scan pulse 6 is terminated. Thereafter, after a predetermined blank period t11, the scan pulse 6 is applied to the scan electrode S2. Thereafter, after a blank period t11 again, the scan pulse 6 is applied to the scan electrode S3. Thereafter, similarly, the scan pulse 6 is sequentially applied to the scan electrodes S4, S5,. Then, in synchronization with these scanning pulses 6, a data pulse 7 is selectively applied to the data electrodes D (D1 to Dn) based on display data. At this time, when the data pulse 7 is applied to the data electrode D, the data pulse 7 is started at the same timing as the start of the corresponding scan pulse 6. That is, the start timing 6a of the scan pulse 6 and the start timing 7a of the data pulse 7 are made to coincide with each other. Then, after the data pulse 7 is terminated, the scanning pulse 6 is terminated. That is, the end timing 7b of the data pulse 7 is set before the end timing 6b of the corresponding scan pulse 6 by the time t1. The time t1 is set to 0.2 μsec or more, for example.

あるセルにおいて、走査パルス6及びデータパルス7が同時に印加されると、走査電極Sとデータ電極Dとの間に対向放電開始電圧以上の電圧が印加され、両電極間で書込放電が発生する。正確には、書込放電は走査電極Sとデータ電極Dとの間に対向放電開始電圧以上の電圧が印加されてから、ある程度の時間を経て発生する。この現象を放電遅れという。放電までに要する時間は放電毎に変化し、確率的な分布を持ってばらついている。一般的には、99.9%の確率で放電が発生するまでの時間を放電遅れ時間と定義している。対向電極間に対向放電開始電圧以上の電圧を印加した後、この放電遅れ時間が経過すると、実質的にほとんど問題のない確率で書込放電が発生するため、対向電圧を印加してから放電遅れ時間を経た後には、正常に書込放電が発生していると考えてよい。そして、データパルスの幅は、放電遅れ時間よりも0.2μsec以上長いことが好ましい。   In a certain cell, when the scan pulse 6 and the data pulse 7 are simultaneously applied, a voltage higher than the counter discharge start voltage is applied between the scan electrode S and the data electrode D, and a write discharge is generated between both electrodes. . Precisely, the write discharge is generated after a certain period of time after a voltage higher than the counter discharge start voltage is applied between the scan electrode S and the data electrode D. This phenomenon is called discharge delay. The time required for the discharge varies with each discharge and varies with a probabilistic distribution. Generally, the time until discharge occurs with a probability of 99.9% is defined as the discharge delay time. After a voltage equal to or higher than the counter discharge start voltage is applied between the counter electrodes, if this discharge delay time elapses, a write discharge is generated with a probability that there is substantially no problem. After a lapse of time, it may be considered that the write discharge is normally generated. The width of the data pulse is preferably 0.2 μsec or longer than the discharge delay time.

図2(a)乃至(c)は、本実施形態に係るPDPの駆動方法において、書込放電が発生した後のセル内の電荷分布を時間順に示す模式的断面図であり、(a)はデータパルス7の終了間際の状態を示し、(b)はデータパルス7が終了した直後の状態を示し、(c)は走査パルス6の終了間際の状態を示す。あるセルにおいて、走査電極Sとデータ電極Dとの間で書込放電が発生すると、この書込放電に伴ってセルの放電空間内には大量の空間電荷が発生する。この空間電荷の発生により、走査電極S上と維持電極C上との間においても面放電が誘発され、維持電極C上にも壁電荷が蓄積される。この結果、データパルス7の終了間際には、壁電荷及び空間電荷は図2(a)に示すような状態となる。即ち、接地電位が印加されている走査電極S上には正壁電荷10が蓄積され、正電位Vsが印加されている維持電極C上には負壁電荷11が蓄積され、正電位Vdが印加され電位が走査電極Sの電位と維持電極Cの電位の中間にあるデータ電極D上にはほとんど壁電荷が蓄積されていない状態となる。また、放電空間には大量の空間電荷12が発生している。このとき、放電空間内に印加される電圧は、壁電圧の発生により、放電開始電圧を下回っており、空間電荷はこれ以上増加しない。   2A to 2C are schematic cross-sectional views showing the charge distribution in the cell after the occurrence of the write discharge in time order in the method for driving the PDP according to the present embodiment, and FIG. The state just before the end of the data pulse 7 is shown, (b) shows the state immediately after the end of the data pulse 7, and (c) shows the state just before the end of the scanning pulse 6. When a write discharge is generated between the scan electrode S and the data electrode D in a certain cell, a large amount of space charge is generated in the discharge space of the cell along with the write discharge. Due to the generation of the space charge, a surface discharge is induced between the scan electrode S and the sustain electrode C, and wall charges are also accumulated on the sustain electrode C. As a result, immediately before the end of the data pulse 7, the wall charges and space charges are in the state shown in FIG. That is, the positive wall charge 10 is accumulated on the scan electrode S to which the ground potential is applied, the negative wall charge 11 is accumulated on the sustain electrode C to which the positive potential Vs is applied, and the positive potential Vd is applied. As a result, almost no wall charges are accumulated on the data electrode D whose potential is intermediate between the potential of the scan electrode S and the potential of the sustain electrode C. A large amount of space charge 12 is generated in the discharge space. At this time, the voltage applied in the discharge space is lower than the discharge start voltage due to the generation of the wall voltage, and the space charge does not increase any more.

この状態から、データパルス7の終了と共にデータ電極Dの電位が接地電位に低下すると、走査電極Sとデータ電極Dとの間及び維持電極Cとデータ電極Dとの間に新たに電界が生じ、セル内の壁電荷及び空間電荷は、図2(b)に示すような状態となる。この段階では、走査パルス6はまだ終了しておらず、走査電極Sには接地電位が印加されている。図2(b)に示すように、データ電極Dの電位が電位Vdから接地電位に低下することにより、正の空間電荷がデータ電極D上に引き寄せられ、負の空間電荷が主として維持電極C上に引き寄せられて壁電荷となる。なお、負の空間電荷は走査電極S上にも僅かに引き寄せられる。このときのデータ電極Dの電位変化量Vdでは、セル内に放電開始電圧以上の電圧は印加されないため、新たな放電は発生せず、セル内に新たな空間電荷は供給されない。従って、放電空間内の空間電荷は、各電極上に引き寄せられて急激に減少し、走査パルス6の終了間際には図2(c)に示すような空間電荷12が少ない状態となる。   From this state, when the potential of the data electrode D decreases to the ground potential as the data pulse 7 ends, a new electric field is generated between the scan electrode S and the data electrode D and between the sustain electrode C and the data electrode D. The wall charges and space charges in the cell are as shown in FIG. At this stage, the scan pulse 6 has not yet ended, and the ground potential is applied to the scan electrode S. As shown in FIG. 2B, when the potential of the data electrode D decreases from the potential Vd to the ground potential, positive space charges are attracted on the data electrode D, and negative space charges are mainly on the sustain electrodes C. Is attracted to the wall charge. It should be noted that the negative space charge is also slightly attracted onto the scan electrode S. At the potential change amount Vd of the data electrode D at this time, no voltage higher than the discharge start voltage is applied in the cell, so that no new discharge is generated and no new space charge is supplied into the cell. Accordingly, the space charge in the discharge space is attracted onto each electrode and rapidly decreases, and the space charge 12 as shown in FIG.

この状態で、走査パルス6が終了し、走査電極Sの電位が接地電位から正電位Vbwまで引き上げられる。なお、このときの電位の変化量Vbwは放電開始電圧よりも小さいため放電は発生せず、新たな空間電荷は発生しない。このとき、走査電極Sの電位は正に変化するため、走査電極Sには負の空間電荷が引き寄せられ、維持電極Cには正の空間電荷が引き寄せられる。これにより、書込放電時に形成された壁電圧を打ち消す方向に壁電荷が蓄積される。しかし、図2(c)に示すように、走査パルス6の終了時においては放電空間内の空間電荷12が少なくなっているため、走査電極S上及び維持電極C上に新たに蓄積される壁電荷量は極めて少なく、走査パルス6の終了に伴う壁電圧の変化は、従来の駆動方法に比べて著しく小さい。この結果、書込放電を発生させたセルにおいて、書込放電により形成した壁電圧が、走査パルス6の終了に伴って低減することを抑制できる。これにより、走査期間3の終了時に、書込放電を発生させたセルに大きな壁電圧を残すことができる。   In this state, the scan pulse 6 ends, and the potential of the scan electrode S is raised from the ground potential to the positive potential Vbw. Since the potential change amount Vbw at this time is smaller than the discharge start voltage, no discharge occurs and no new space charge is generated. At this time, since the potential of the scan electrode S changes positively, negative space charges are attracted to the scan electrode S, and positive space charges are attracted to the sustain electrode C. As a result, wall charges are accumulated in a direction to cancel the wall voltage formed during the write discharge. However, as shown in FIG. 2C, since the space charge 12 in the discharge space is reduced at the end of the scan pulse 6, the wall newly accumulated on the scan electrode S and the sustain electrode C. The amount of charge is extremely small, and the wall voltage change accompanying the end of the scan pulse 6 is significantly smaller than that of the conventional driving method. As a result, in the cell in which the write discharge is generated, the wall voltage formed by the write discharge can be suppressed from decreasing with the end of the scan pulse 6. Thereby, at the end of the scanning period 3, a large wall voltage can be left in the cell in which the write discharge is generated.

これに対して、従来のPDPの駆動方法においては、図13(b)に示すように、走査パルス6の終了間際には放電空間内に大量の空間電荷12が存在しているため、走査電極Sの電位が接地電位から正電位Vbwまで増加すると、図13(c)に示すように、空間電荷12が壁電圧を打ち消すように移動し、壁電圧が大幅に減少してしまう。この結果、走査期間3の終了時に、書込放電を発生させたセルに残る壁電圧が小さくなってしまう。   On the other hand, in the conventional PDP driving method, as shown in FIG. 13B, since a large amount of space charge 12 exists in the discharge space immediately before the end of the scan pulse 6, the scan electrode When the potential of S increases from the ground potential to the positive potential Vbw, as shown in FIG. 13C, the space charge 12 moves so as to cancel the wall voltage, and the wall voltage is greatly reduced. As a result, at the end of the scanning period 3, the wall voltage remaining in the cell in which the write discharge is generated becomes small.

このように、本実施形態においては、走査パルス6の終了前にデータパルス7を終了させることにより、書込放電によって発生した大量の空間電荷を、データ電極Dの電位の変化によって空間電荷を各引き寄せて壁電荷とし、空間電荷を減少させることができる。そして、空間電荷12を低減した状態で、走査パルス6を終了するため、走査電極Sと維持電極Cとの間の電位差の低下により壁電荷が減少することを抑えることができる。この結果、走査期間3の終了時に、書込放電を発生させたセル内に大きな壁電圧を形成することができる。この結果、維持期間4において、この大きな壁電圧に比較的小さな第1維持パルスを重畳させて維持放電を発生させることができる。即ち、本実施形態においては、従来のPDPの駆動方法と比較して、維持パルスの電圧Vsを低減することができる。   As described above, in the present embodiment, by terminating the data pulse 7 before the end of the scanning pulse 6, a large amount of space charge generated by the write discharge is changed into a space charge by changing the potential of the data electrode D. The space charge can be reduced by drawing the wall charge. Since the scan pulse 6 is terminated in a state where the space charge 12 is reduced, it is possible to suppress the wall charge from being reduced due to a decrease in the potential difference between the scan electrode S and the sustain electrode C. As a result, at the end of the scanning period 3, a large wall voltage can be formed in the cell in which the write discharge is generated. As a result, in the sustain period 4, a sustain discharge can be generated by superimposing a relatively small first sustain pulse on the large wall voltage. That is, in this embodiment, the voltage Vs of the sustain pulse can be reduced as compared with the conventional PDP driving method.

次に、上述の本実施形態に係るPDPの駆動方法について、具体的な数値を例示して説明する。各パルスの電圧は、前述の従来の駆動方法と同じである。即ち、走査期間3において走査電極Sに印加する正電位Vbwを80〜110Vとし、維持電極Cに印加する正電位Vsを約170Vとし、データ電極Dに印加する電位Vdを約70Vとする。また、走査パルス6の幅を2.4μsec(マイクロ秒)とし、走査パルス6と次の走査パルス6との間のブランク期間t11を0.3μsecとする。更に、データパルス7の終了時点から対応する走査パルス6の終了時点までの時間t1を0.2〜0.6μsec程度とする。そして、黒表示の中に白表示のセルを1点だけ設けるような孤立点表示を行う。このような条件において、正常に動作できる最小の維持電圧Vdsminを測定する。   Next, the driving method of the PDP according to the above-described embodiment will be described by exemplifying specific numerical values. The voltage of each pulse is the same as the conventional driving method described above. That is, the positive potential Vbw applied to the scan electrode S in the scanning period 3 is set to 80 to 110 V, the positive potential Vs applied to the sustain electrode C is set to about 170 V, and the potential Vd applied to the data electrode D is set to about 70 V. The width of the scan pulse 6 is 2.4 μsec (microseconds), and the blank period t11 between the scan pulse 6 and the next scan pulse 6 is 0.3 μsec. Further, the time t1 from the end point of the data pulse 7 to the end point of the corresponding scan pulse 6 is set to about 0.2 to 0.6 μsec. Then, an isolated point display in which only one white display cell is provided in the black display is performed. Under such conditions, the minimum sustain voltage Vdsmin that can operate normally is measured.

図3は、横軸に時間t1をとり、縦軸に最小維持電圧Vdsminをとって、最小維持電圧の時間t1に対する依存性を示すグラフ図である。図3においては、時間t1が大きいほど、データパルスが走査パルスよりも早く終了することを示し、時間t1が負の値である場合は、データパルスの終了が走査パルスの終了よりも遅れていることを示している。図3に示すように、従来の最小維持電圧Vdsminが前述の如く152Vであるのに対して、本実施形態においては、上述の条件において、最小維持電圧Vdsminをこれより7〜10V程度低い142〜145V程度とすることができる。   FIG. 3 is a graph showing the dependence of the minimum sustain voltage on the time t1, with the time t1 on the horizontal axis and the minimum sustain voltage Vdsmin on the vertical axis. In FIG. 3, the larger the time t1, the faster the data pulse ends than the scan pulse. When the time t1 is a negative value, the end of the data pulse is later than the end of the scan pulse. It is shown that. As shown in FIG. 3, the conventional minimum sustain voltage Vdsmin is 152 V as described above. In the present embodiment, the minimum sustain voltage Vdsmin is about 142 to 142 V lower than this by 7 to 10 V under the above-described conditions. It can be about 145V.

また、図3には、走査パルスの幅を変化させた場合の最小維持電圧の時間t1依存性を示している。図3に示すように、時間t1を−0.2μsecから増加させていくと、最小維持電圧Vdsminは一旦減少し、最小値に達した後、増加に転じている。増加に転じる理由は、時間t1を長くし過ぎると、その分データパルスが印加されている時間が減少し、書込放電の継続時間が短くなり、空間電荷の発生量が不足するためである。即ち、走査電極S及び維持電極Cに蓄積される元々の壁電荷量が減少するためである。   FIG. 3 shows the time t1 dependence of the minimum sustain voltage when the width of the scan pulse is changed. As shown in FIG. 3, when the time t1 is increased from −0.2 μsec, the minimum sustain voltage Vdsmin once decreases, reaches a minimum value, and then starts increasing. The reason for the increase is that if the time t1 is too long, the time during which the data pulse is applied is reduced, the duration of the write discharge is shortened, and the amount of generated space charge is insufficient. That is, the original wall charge amount accumulated in the scan electrode S and the sustain electrode C is reduced.

そして、走査パルスの幅が大きいほど、最小維持電圧Vdsminが最小値となる時間t1が長くなり、最小値の絶対値は小さくなっている。即ち、走査パルスの幅が1.2μsecの場合は、t1が0.2μsecのときに最小維持電圧Vdsminが約158Vの最小値をとるが、走査パルスの幅が1.6μsecの場合は、t1が0.4μsecのときに最小維持電圧Vdsminが約151Vの最小値をとり、走査パルスの幅が2.0μsecの場合は、t1が0.6μsecのときに最小維持電圧Vdsminが約146Vの最小値をとり、走査パルスの幅が2.4μsecの場合は、t1が1.0μsecのときに最小維持電圧Vdsminが約142Vの最小値をとる。   As the width of the scan pulse is larger, the time t1 at which the minimum sustain voltage Vdsmin becomes the minimum value becomes longer and the absolute value of the minimum value becomes smaller. That is, when the scan pulse width is 1.2 μsec, the minimum sustain voltage Vdsmin takes a minimum value of about 158 V when t1 is 0.2 μsec, but when the scan pulse width is 1.6 μsec, t1 is When 0.4 μsec, the minimum sustain voltage Vdsmin takes a minimum value of about 151 V, and when the scan pulse width is 2.0 μsec, the minimum sustain voltage Vdsmin has a minimum value of about 146 V when t1 is 0.6 μsec. In the case where the width of the scan pulse is 2.4 μsec, the minimum sustain voltage Vdsmin takes a minimum value of about 142 V when t1 is 1.0 μsec.

このように、図3に示すように、走査パルスの幅を1.2μsecまで短縮しても、時間t1を設けることにより最小維持電圧Vdsminを引き下げる効果がある。また、走査パルスの幅が1.2〜2.4μsecの範囲において、時間t1を0から0.2μsecに増加させると、最小維持電圧Vdsminが著しく低下する。従って、時間t1は0.2μsec以上とすることが好ましい。   Thus, as shown in FIG. 3, even if the width of the scanning pulse is reduced to 1.2 μsec, there is an effect of lowering the minimum sustain voltage Vdsmin by providing the time t1. In addition, when the time t1 is increased from 0 to 0.2 μsec in the range of the scan pulse width of 1.2 to 2.4 μsec, the minimum sustain voltage Vdsmin is significantly lowered. Accordingly, the time t1 is preferably set to 0.2 μsec or more.

また、本実施形態における放電遅れ時間は、0.8μsecであり、上述のどの走査パルス幅においても、データパルスの幅を0.8μsecまで減少させると、最小維持電圧Vdsminが急激に増加する。一方、データパルスの幅を、放電遅れ時間よりも0.2μsec以上長くすることにより、従来(t1=0μsec)よりも最小維持電圧Vdsminを大幅に低減できる。上述の特性は、孤立点表示に限った場合だけでなく、種々の表示パターンを表示する場合にも同様な特性を得ることができる。   In addition, the discharge delay time in the present embodiment is 0.8 μsec, and the minimum sustain voltage Vdsmin increases abruptly when the data pulse width is reduced to 0.8 μsec in any scan pulse width described above. On the other hand, the minimum sustain voltage Vdsmin can be significantly reduced as compared with the conventional case (t1 = 0 μsec) by making the width of the data pulse longer than the discharge delay time by 0.2 μsec or more. The above-described characteristics can be obtained not only when isolated points are displayed but also when displaying various display patterns.

次に、本発明の第2の実施形態について説明する。図4は本実施形態に係るPDPの駆動方法における走査パルスとデータパルスとの時間的な関係を示す波形図である。本実施形態におけるPDPの構成は、図7及び図8に示す従来のPDPと同様である。本実施形態に係るPDPの駆動方法は、図4に示すように、走査期間3において、データパルス7の終了タイミング7bが、このデータパルス7に対応する走査パルス6の終了タイミング6bよりも時間t1だけ早くなっている。また、データパルス7の開始タイミング7aが、このデータパルスに対応する走査パルス6の開始タイミング6aよりも時間t2だけ早くなっている。本実施形態における上記以外の駆動方法は、前述の第1の実施形態に係るPDPの駆動方法と同様である。   Next, a second embodiment of the present invention will be described. FIG. 4 is a waveform diagram showing a temporal relationship between the scan pulse and the data pulse in the PDP driving method according to the present embodiment. The configuration of the PDP in this embodiment is the same as that of the conventional PDP shown in FIGS. In the PDP driving method according to the present embodiment, as shown in FIG. 4, in the scanning period 3, the end timing 7b of the data pulse 7 is more time t1 than the end timing 6b of the scanning pulse 6 corresponding to the data pulse 7. Only getting faster. The start timing 7a of the data pulse 7 is earlier than the start timing 6a of the scan pulse 6 corresponding to this data pulse by a time t2. The driving method other than the above in this embodiment is the same as the driving method of the PDP according to the first embodiment described above.

本実施形態においては、前述の第1の実施形態と同様に、走査パルス6の終了前にデータパルス7が終了しており、図2(b)及び(c)に示すように、データパルス7の終了に伴うデータ電極Dの電位の変化により、放電セル内の空間電荷12が減少する。このため、走査パルス6の終了に伴って走査電極Sと維持電極Cとの間の電位差が減少しても、壁電荷が減少することを抑制することができる。   In the present embodiment, as in the first embodiment described above, the data pulse 7 ends before the end of the scan pulse 6, and as shown in FIGS. 2B and 2C, the data pulse 7 The space charge 12 in the discharge cell decreases due to the change in the potential of the data electrode D accompanying the end of. For this reason, even if the potential difference between the scan electrode S and the sustain electrode C decreases with the end of the scan pulse 6, it is possible to prevent the wall charges from decreasing.

また、本実施形態において、図4に示すデータパルス7の開始タイミング7aと走査パルス6の開始タイミング6aとの時間差t2が、走査パルス6のブランク時間未満、例えば0.3μsec未満である場合は、最小維持電圧Vdsminは時間t2には殆ど依存せず、各走査パルス幅に対して、前述の第1の実施形態の図3に示した特性と同様な特性を得ることができる。   In this embodiment, when the time difference t2 between the start timing 7a of the data pulse 7 and the start timing 6a of the scan pulse 6 shown in FIG. 4 is less than the blank time of the scan pulse 6, for example, less than 0.3 μsec, The minimum sustain voltage Vdsmin hardly depends on the time t2, and a characteristic similar to the characteristic shown in FIG. 3 of the first embodiment can be obtained for each scanning pulse width.

一方、時間t2が走査パルス6のブランク時間と等しくなり、例えば0.3μsecになると、データパルス7の開始タイミング7aが、1つ前の走査パルス6の終了タイミング6bと同じタイミングになる。このときはt2=0.2μsecの場合に比べて、最小維持電圧Vdsminの値が約4V上昇する。第1維持放電の発生のしやすさは、維持電極C上とデータ電極D上との間の壁電圧にも若干依存し、両電極上間に大きな壁電圧が形成されるほど、第1維持パルスを印加した時に維持電極Cとデータ電極Dとの間の放電空間に大きな電位差が印加され、維持放電が発生しやすくなる。そして、1つ後のデータパルスが印加されると、維持電極Cとデータ電極Dとの間の電位差は減少するが、走査パルス6が終了した後であれば、空間電荷が減少しているため、壁電圧はほとんど変化しない。一方、走査パルス6の終了と同時に1つ後のデータパルス7が印加されると、走査パルス6の終了により空間電荷が減少する前にデータ電極電位が変化するため、維持電極C上とデータ電極D上との間の壁電圧が減少する。このため、第1維持放電が発生しにくくなり、最小維持電圧Vdsminが上昇する。従って、データパルス7の開始タイミング7aは1つ前の走査パルス6の終了タイミング6bと一致させない方がよい。なお、本実施形態においても、特性は表示内容には依存せず、最小維持電圧Vdsminは、評価対象としたデータパルスの1つ後のデータパルスが印加されてもされなくても、同じ値である。   On the other hand, when the time t2 becomes equal to the blank time of the scan pulse 6, for example 0.3 μsec, the start timing 7a of the data pulse 7 becomes the same timing as the end timing 6b of the previous scan pulse 6. At this time, the value of the minimum sustain voltage Vdsmin is increased by about 4 V compared to the case of t2 = 0.2 μsec. The ease with which the first sustain discharge is generated also slightly depends on the wall voltage between the sustain electrode C and the data electrode D. The greater the wall voltage formed between the two electrodes, the more the first sustain discharge is generated. When a pulse is applied, a large potential difference is applied to the discharge space between the sustain electrode C and the data electrode D, and a sustain discharge is likely to occur. When the next data pulse is applied, the potential difference between the sustain electrode C and the data electrode D decreases, but the space charge decreases after the scan pulse 6 ends. The wall voltage hardly changes. On the other hand, when the next data pulse 7 is applied simultaneously with the end of the scan pulse 6, the data electrode potential changes before the space charge decreases due to the end of the scan pulse 6. The wall voltage between and above D decreases. For this reason, the first sustain discharge is less likely to occur, and the minimum sustain voltage Vdsmin increases. Therefore, it is better not to make the start timing 7a of the data pulse 7 coincide with the end timing 6b of the previous scan pulse 6. In this embodiment, the characteristics do not depend on the display content, and the minimum sustain voltage Vdsmin is the same value whether or not the data pulse immediately after the data pulse to be evaluated is applied. is there.

また、本実施形態のように、データパルス7が開始した後に走査パルス6が開始する場合は、走査パルス6が開始してから、放電遅れ時間に0.2μsec以上の時間を加えた時間が経過した後に、データパルス7が終了することが好ましい。即ち、走査パルス6の開始タイミング6aと、この走査パルス6に対応するデータパルス7の終了タイミング7bとの時間的間隔は、放電遅れ時間に0.2μsec以上の時間を加えた時間であることが好ましい。   Further, when the scan pulse 6 starts after the data pulse 7 starts as in the present embodiment, the time obtained by adding a time of 0.2 μsec or more to the discharge delay time after the scan pulse 6 starts. After that, the data pulse 7 is preferably terminated. That is, the time interval between the start timing 6a of the scan pulse 6 and the end timing 7b of the data pulse 7 corresponding to the scan pulse 6 may be a time obtained by adding 0.2 μsec or more to the discharge delay time. preferable.

次に、本発明の第3の実施形態について説明する。図5は本実施形態に係るPDPの駆動方法における走査パルスとデータパルスとの時間的な関係を示す波形図である。本実施形態におけるPDPの構成は、図7及び図8に示す従来のPDPと同様である。本実施形態に係るPDPの駆動方法は、図5に示すように、走査期間3において、データパルス7の終了タイミング7bが、このデータパルス7に対応する走査パルス6の終了タイミング6bよりも時間t1だけ早くなっている。また、データパルス7の開始タイミング7aは、このデータパルス7に対応する走査パルス6の開始タイミング6aよりも早く、1つ前の走査パルス6の終了タイミング6bよりも時間t3だけ早くなっている。また、データパルス7間のブランク時間はt4であり、従って、t1=t3+t4である。時間t3は例えば0.2μsecであり、時間t4は例えば0.4μsecである。本実施形態における上記以外の駆動方法は、前述の第1の実施形態に係るPDPの駆動方法と同様である。   Next, a third embodiment of the present invention will be described. FIG. 5 is a waveform diagram showing a temporal relationship between the scan pulse and the data pulse in the PDP driving method according to the present embodiment. The configuration of the PDP in this embodiment is the same as that of the conventional PDP shown in FIGS. In the PDP driving method according to the present embodiment, as shown in FIG. 5, in the scanning period 3, the end timing 7b of the data pulse 7 is more time t1 than the end timing 6b of the scanning pulse 6 corresponding to the data pulse 7. Only getting faster. The start timing 7a of the data pulse 7 is earlier than the start timing 6a of the scan pulse 6 corresponding to the data pulse 7, and is earlier than the end timing 6b of the previous scan pulse 6 by a time t3. The blank time between the data pulses 7 is t4, and therefore t1 = t3 + t4. The time t3 is 0.2 μsec, for example, and the time t4 is 0.4 μsec, for example. The driving method other than the above in this embodiment is the same as the driving method of the PDP according to the first embodiment described above.

本実施形態においては、「全白べた表示」のように、あるデータパルス7の1つ後のデータパルス7が印加される場合には、走査パルス6の終了前に、データ電極電位が(電位Vd→接地電位→電位Vd)と2回変化する。このため、前述の第1及び第2の実施形態よりも、空間電荷を減少させることができる。これにより、前述の第1及び第2の実施形態よりも、走査パルス6終了時の走査電極Sと維持電極Cとの電位差の減少に伴う壁電荷の減少を抑制することができる。一方、維持電極C上とデータ電極D上との間の壁電圧については、走査パルス6の終了前に、1つ後のデータパルス7が印加されるため、上述の2つの実施形態よりも空間電荷が多く存在することになり、維持電極C上とデータ電極D上との間の壁電圧はより減少することになる。このように、走査電極S上と維持電極C上との間の壁電圧については、最小維持電圧Vdsminを減少させる方向に働き、維持電極C上とデータ電極D上との間の壁電圧については、最小維持電圧Vdsminを増加させる方向に働く。本実施形態において実際に最小維持電圧Vdsminを測定すると、上述の2つの実施形態とほぼ同等の最小維持電圧Vdsminを得ることができた。   In this embodiment, when the data pulse 7 immediately after a certain data pulse 7 is applied as in “all white display”, the data electrode potential is (potential) before the end of the scanning pulse 6. Vd → ground potential → potential Vd) and changes twice. For this reason, the space charge can be reduced as compared with the first and second embodiments described above. Accordingly, it is possible to suppress a decrease in wall charges accompanying a decrease in the potential difference between the scan electrode S and the sustain electrode C at the end of the scan pulse 6 as compared with the first and second embodiments described above. On the other hand, as for the wall voltage between the sustain electrode C and the data electrode D, the data pulse 7 after the scan pulse 6 is applied before the end of the scan pulse 6, so that the space voltage is larger than in the above two embodiments. A large amount of electric charge will be present, and the wall voltage between the sustain electrode C and the data electrode D will be further reduced. As described above, the wall voltage between the scan electrode S and the sustain electrode C works in the direction of decreasing the minimum sustain voltage Vdsmin, and the wall voltage between the sustain electrode C and the data electrode D is This works in the direction of increasing the minimum sustain voltage Vdsmin. When the minimum sustain voltage Vdsmin was actually measured in the present embodiment, it was possible to obtain the minimum sustain voltage Vdsmin substantially equivalent to the above two embodiments.

一方、「孤立点表示」のように、あるデータパルス7に対して、1つ後のデータパルス7が印加されない場合は、本実施形態は、前述の第1及び第2の実施形態と比較して、データパルス7の開始タイミングが異なるだけである。データパルス7の開始タイミング7aは、走査パルス6の開始タイミング6aと同じであるか、時間的に前であれば、最小維持電圧Vdsminは一定となる。このため、このような表示の場合、最小維持電圧Vdsminは上述の2つの実施形態と同等な値となる。   On the other hand, when the next data pulse 7 is not applied to a certain data pulse 7 as in “isolated point display”, the present embodiment is compared with the first and second embodiments described above. Thus, only the start timing of the data pulse 7 is different. If the start timing 7a of the data pulse 7 is the same as the start timing 6a of the scan pulse 6 or is earlier in time, the minimum sustain voltage Vdsmin is constant. For this reason, in such a display, the minimum sustain voltage Vdsmin has a value equivalent to that of the above-described two embodiments.

次に、本発明の第4の実施形態について説明する。図6は本実施形態に係るPDPの駆動方法における走査パルスとデータパルスとの時間的な関係を示す波形図である。本実施形態におけるPDPの構成は、図7及び図8に示す従来のPDPと同様である。本実施形態に係るPDPの駆動方法は、図6に示すように、走査期間3において、データパルス7の開始タイミング7aが、1つ前のデータパルス7の終了タイミング7bと同じタイミングになっている。また、データパルス7の終了タイミング7bは、このデータパルス7に対応する走査パルス6の終了タイミングよりも時間t5だけ早くなっている。本実施形態においては、走査パルス幅は例えば1.2μsecであり、前述の第1乃至第3の実施形態よりも短い。また、データパルス7の終了タイミング7bから対応する走査パルス6の終了タイミング6bまでの時間t5は例えば0.2μsecとする。本実施形態における上記以外の駆動方法は、前述の第1の実施形態に係るPDPの駆動方法と同様である。   Next, a fourth embodiment of the present invention will be described. FIG. 6 is a waveform diagram showing a temporal relationship between the scan pulse and the data pulse in the PDP driving method according to the present embodiment. The configuration of the PDP in this embodiment is the same as that of the conventional PDP shown in FIGS. In the PDP driving method according to this embodiment, as shown in FIG. 6, the start timing 7 a of the data pulse 7 is the same as the end timing 7 b of the previous data pulse 7 in the scanning period 3. . The end timing 7b of the data pulse 7 is earlier than the end timing of the scanning pulse 6 corresponding to the data pulse 7 by a time t5. In the present embodiment, the scanning pulse width is, for example, 1.2 μsec, which is shorter than the first to third embodiments described above. The time t5 from the end timing 7b of the data pulse 7 to the end timing 6b of the corresponding scan pulse 6 is set to 0.2 μsec, for example. The driving method other than the above in this embodiment is the same as the driving method of the PDP according to the first embodiment described above.

本実施形態においては、「全白べた表示」のように、データパルス7が連続的に印加される場合に、データ電極Dの電位が変化しなくなる。このため、データ電極Dに変位電流が流れないため、データドライバの消費電力を低減することができる。このような表示の場合、本実施形態におけるデータ電極Dの電位は、図12に示す従来のPDPの駆動方法と同じとなり、最小維持電圧Vdsminの値は従来の値と同じで例えば163Vとなる。   In the present embodiment, the potential of the data electrode D does not change when the data pulse 7 is continuously applied as in “all white display”. For this reason, since no displacement current flows through the data electrode D, the power consumption of the data driver can be reduced. In such a display, the potential of the data electrode D in the present embodiment is the same as that of the conventional PDP driving method shown in FIG. 12, and the value of the minimum sustain voltage Vdsmin is the same as the conventional value, for example, 163V.

一方、「孤立点表示」の場合、データパルス7が走査パルス6よりも早く終了し、データ電極Dの電位が引き下げられるため、空間電荷が減少する。このため、走査パルス6の終了時における走査電極Sと維持電極Cとの間の電位差の減少に伴う壁電荷の減少を抑制することができる。一般に、「孤立点表示」のように、周囲のセルが点灯していない場合、周囲のセルが放電することによるプライミング効果がほとんど得られない。そのため、放電遅れが「全白べた表示」の場合よりも大きくなる。また、走査パルス幅を例えば1.2μsecと短くすると、書込放電によって壁電荷が蓄積される時間が不十分となる。このため、図12に示す従来の方法において「孤立点表示」を行うと、最小維持電圧Vdsminは約168Vとなり、「全白べた表示」を行った場合よりも高くなる。これに対して、本実施形態によれば、上述の効果により最小維持電圧Vdsminを約161Vまで低減できる。最小維持電圧Vdsminが表示内容によって異なる場合は、最大値がその駆動方法の最小維持電圧Vdsminとなる。従って、図12に示す従来方法の場合、最小維持電圧Vdsminが例えば約168Vとなるのに対して、本実施形態においては、最小維持電圧Vdsminを例えば約163Vまで低減することができる。   On the other hand, in the case of “isolated point display”, the data pulse 7 ends earlier than the scan pulse 6 and the potential of the data electrode D is lowered, so that the space charge decreases. For this reason, it is possible to suppress a decrease in wall charges accompanying a decrease in potential difference between scan electrode S and sustain electrode C at the end of scan pulse 6. Generally, when the surrounding cells are not lit as in “isolated point display”, the priming effect due to the discharge of the surrounding cells is hardly obtained. For this reason, the discharge delay is larger than in the case of “full white display”. Further, when the scan pulse width is shortened to 1.2 μsec, for example, the time for which wall charges are accumulated by the write discharge becomes insufficient. Therefore, when “isolated point display” is performed in the conventional method shown in FIG. 12, the minimum sustain voltage Vdsmin is about 168 V, which is higher than that in the case of “full white display”. On the other hand, according to the present embodiment, the minimum sustain voltage Vdsmin can be reduced to about 161 V due to the above-described effect. When the minimum sustain voltage Vdsmin varies depending on the display content, the maximum value is the minimum sustain voltage Vdsmin of the driving method. Accordingly, in the case of the conventional method shown in FIG. 12, the minimum sustain voltage Vdsmin is about 168V, for example, but in the present embodiment, the minimum sustain voltage Vdsmin can be reduced to about 163V, for example.

本発明の第1の実施形態に係るPDPの駆動方法における走査パルスとデータパルスとの時間的な関係を示す波形図である。FIG. 4 is a waveform diagram showing a temporal relationship between a scan pulse and a data pulse in the PDP driving method according to the first embodiment of the present invention. (a)乃至(c)は、本実施形態に係るPDPの駆動方法において、書込放電が発生した後のセル内の電荷分布を時間順に示す模式的断面図であり、(a)はデータパルス7の終了間際の状態を示し、(b)はデータパルス7が終了した直後の状態を示し、(c)は走査パルス6の終了間際の状態を示す。(A) thru | or (c) are typical sectional drawings which show the electric charge distribution in the cell after write discharge generate | occur | produces in order of time in the drive method of PDP which concerns on this embodiment, (a) is a data pulse. 7 shows a state just before the end of 7, (b) shows a state immediately after the end of the data pulse 7, and (c) shows a state just before the end of the scanning pulse 6. 横軸に時間t1をとり、縦軸に最小維持電圧Vdsminをとって、最小維持電圧の時間t1に対する依存性を示すグラフ図である。It is a graph which shows the dependence with respect to the time t1 of the minimum sustain voltage, taking the time t1 on the horizontal axis and taking the minimum sustain voltage Vdsmin on the vertical axis. 本発明の第2の実施形態に係るPDPの駆動方法における走査パルスとデータパルスとの時間的な関係を示す波形図である。It is a wave form diagram which shows the temporal relationship of the scanning pulse and data pulse in the drive method of PDP which concerns on the 2nd Embodiment of this invention. 本発明の第3の実施形態に係るPDPの駆動方法における走査パルスとデータパルスとの時間的な関係を示す波形図である。It is a wave form diagram which shows the temporal relationship between the scanning pulse and data pulse in the drive method of PDP which concerns on the 3rd Embodiment of this invention. 本発明の第4の実施形態に係るPDPの駆動方法における走査パルスとデータパルスとの時間的な関係を示す波形図である。It is a wave form diagram which shows the temporal relationship of the scanning pulse and data pulse in the drive method of PDP which concerns on the 4th Embodiment of this invention. プラズマディスプレイパネルにおけるセルの構成を示す断面図である。It is sectional drawing which shows the structure of the cell in a plasma display panel. このプラズマディスプレイの電極配置を示す平面図である。It is a top view which shows electrode arrangement | positioning of this plasma display. 従来の3電極AC型プラズマディスプレイパネルの駆動方法を示す波形図である。It is a wave form diagram which shows the drive method of the conventional 3 electrode AC type | mold plasma display panel. (a)乃至(d)はこの従来のPDPの駆動方法を示す模式的断面図であり、各電極上の壁電荷の分布を示す図である。(A) thru | or (d) is typical sectional drawing which shows the drive method of this conventional PDP, and is a figure which shows distribution of the wall charge on each electrode. この従来のPDPの駆動方法における走査パルスとデータパルスとの時間的な関係を示す波形図である。It is a wave form diagram which shows the temporal relationship between the scanning pulse in this conventional PDP drive method, and a data pulse. 他の従来のPDPの駆動方法における走査パルスとデータパルスとの時間的な関係を示す波形図である。It is a wave form diagram which shows the temporal relationship between the scanning pulse and data pulse in the other conventional PDP driving method. (a)乃至(c)は、従来のPDPの駆動方法において、書込放電が発生した後のセル内の電荷分布を時間順に示す模式的断面図である。(A) thru | or (c) is typical sectional drawing which shows the electric charge distribution in the cell after write-in discharge generate | occur | produces in order of time in the drive method of the conventional PDP.

符号の説明Explanation of symbols

1;前サブフィールド
2;初期化期間
2a;維持消去期間
2b;プライミング期間
2c;プライミング消去期間
3;走査期間
4;維持期間
5;サブフィールド
6;走査パルス
6a;走査パルスの開始タイミング
6b;走査パルスの終了タイミング
7;データパルス
7a;データパルスの開始タイミング
7b;データパルスの終了タイミング
8;維持パルス
10;正壁電荷
11;負壁電荷
12;空間電荷
20;前面基板
21;背面基板
22、S、S1〜Sm;走査電極
23、C、C1〜Cm;維持電極
24;透明誘電体層
25;保護層
26;放電空間セル
27;蛍光体層
28;白色誘電体層
29、D、D1〜Dn;データ電極
30;ディスプレイ表示画面
31;セル
32;金属トレース電極
33;隔壁
34;放電ギャップ
35;非放電ギャップ
t1〜t5、t11;時間
1; previous subfield 2; initialization period 2a; sustain erasing period 2b; priming period 2c; priming erasing period 3; scanning period 4; sustaining period 5; subfield 6; scan pulse 6a; End timing of pulse 7; Data pulse 7a; Start timing of data pulse 7b; End timing of data pulse 8; Sustain pulse 10; Positive wall charge 11; Negative wall charge 12; Space charge 20; Front substrate 21; Scan electrode 23, C, C1-Cm; sustain electrode 24; transparent dielectric layer 25; protective layer 26; discharge space cell 27; phosphor layer 28; white dielectric layer 29, D, D1 Dn; data electrode 30; display display screen 31; cell 32; metal trace electrode 33; barrier rib 34; 35; non-discharge gaps t1 to t5, t11; time

Claims (7)

対向して配置された第1及び第2の絶縁基板、前記第1の絶縁基板における前記第2の絶縁基板との対向面側に交互に設けられ第1の方向に延びる複数本の走査電極及び維持電極、この走査電極及び維持電極を覆う第1の誘電体層、前記第2の絶縁基板における前記第1の絶縁基板との対向面側に設けられ前記第1の方向に直交する第2の方向に延びる複数本のデータ電極、及びこのデータ電極を覆う第2の誘電体層を備え、前記データ電極における前記走査電極との最近接点及び前記維持電極との最近接点を各1ヶ所含むようにマトリクス状に画素が形成されたAC型プラズマディスプレイパネルに表示データに基づいた表示を行わせるAC型プラズマディスプレイパネルの駆動方法において、1の画像を表示する1フィールドを1又は複数のサブフィールドから構成し、このサブフィールドが、前記各画素内の電荷状態を初期化する初期化期間と、前記走査電極に順次走査パルスを印加すると共にこの走査パルスに同期して前記表示データに基づいて前記データ電極にデータパルスを印加して前記画素内に選択的に壁電荷を形成する走査期間と、前記走査電極及び前記維持電極に交互に電圧を印加して前記壁電荷が形成された画素において前記第1の誘電体層表面における前記走査電極上に相当する走査電極領域と前記維持電極上に相当する維持電極領域との間に維持放電を発生させる維持期間と、を有し、各前記走査パルスが終了する前にこの走査パルスに同期した前記データパルスが終了することを特徴とするAC型プラズマディスプレイパネルの駆動方法。 First and second insulating substrates disposed opposite to each other, a plurality of scan electrodes provided alternately on the surface of the first insulating substrate facing the second insulating substrate and extending in the first direction; A sustain electrode, a first dielectric layer covering the scan electrode and the sustain electrode, and a second dielectric substrate provided on the surface of the second insulating substrate facing the first insulating substrate and orthogonal to the first direction A plurality of data electrodes extending in a direction, and a second dielectric layer covering the data electrodes, the data electrode including a nearest point of contact with the scan electrode and a nearest point of contact with the sustain electrode. In a driving method of an AC plasma display panel in which display is performed based on display data on an AC plasma display panel in which pixels are formed in a matrix, one field for displaying one image is displayed in one or more fields. The subfield comprises an initializing period for initializing the charge state in each pixel, a scan pulse is sequentially applied to the scan electrodes, and the display data is synchronized with the scan pulse. Based on the scan period in which a data pulse is applied to the data electrode to selectively form a wall charge in the pixel, and the wall charge is formed by alternately applying a voltage to the scan electrode and the sustain electrode. A sustain period for generating a sustain discharge between a scan electrode region corresponding to the scan electrode on the surface of the first dielectric layer in the pixel and a sustain electrode region corresponding to the sustain electrode, and The method of driving an AC type plasma display panel, wherein the data pulse synchronized with the scan pulse ends before the scan pulse ends. 前記各走査パルスが終了する0.2μsec以上前にこの走査パルスに同期したデータパルスが終了することを特徴とする請求項1に記載のAC型プラズマディスプレイパネルの駆動方法。 2. The method of driving an AC type plasma display panel according to claim 1, wherein the data pulse synchronized with the scan pulse is finished 0.2 μsec or more before the end of each scan pulse. 前記各データパルスが、このデータパルスの開始時刻及びこのデータパルスに対応する前記走査パルスの開始時刻のうち遅い方の時刻から、前記プラズマディスプレイパネルの放電遅れ時間に0.2μsec以上加えた時間が経過した後に終了することを特徴とすることを特徴とする請求項1又は2に記載のAC型プラズマディスプレイパネルの駆動方法。 Each data pulse is a time obtained by adding 0.2 μsec or more to the discharge delay time of the plasma display panel from the later time of the start time of the data pulse and the start time of the scan pulse corresponding to the data pulse. 3. The method of driving an AC type plasma display panel according to claim 1, wherein the method is terminated after elapses. 前記各データパルスが、このデータパルスに対応する走査パルスの開始と同時か又はこの走査パルスの開始よりも前に開始することを特徴とする請求項1乃至3のいずれか1項に記載のAC型プラズマディスプレイパネルの駆動方法。 4. The AC according to claim 1, wherein each data pulse starts at the same time as the start of a scan pulse corresponding to the data pulse or before the start of the scan pulse. 5. Type plasma display panel driving method. 前記各データパルスが、このデータパルスに対応する走査パルスの1つ前の走査パルスの終了よりも後に開始することを特徴とする請求項1乃至4のいずれか1項に記載のAC型プラズマディスプレイパネルの駆動方法。 5. The AC type plasma display according to claim 1, wherein each data pulse starts after the end of a scan pulse preceding the scan pulse corresponding to the data pulse. 6. Panel drive method. 前記各データパルスが、このデータパルスの1つ前のデータパルスの終了よりも後で、且つ、この1つ前のデータパルスに対応する走査パルスの終了よりも前に開始することを特徴とする請求項1乃至4のいずれか1項に記載のAC型プラズマディスプレイパネルの駆動方法。 Each data pulse starts after the end of the previous data pulse and before the end of the scan pulse corresponding to the previous data pulse. The driving method of the AC type plasma display panel according to claim 1. 前記各データパルスが終了すると同時にこのデータパルスの次のデータパルスが開始することを特徴とする請求項1乃至6のいずれか1項に記載のAC型プラズマディスプレイパネルの駆動方法。
7. The driving method of an AC type plasma display panel according to claim 1, wherein the next data pulse of the data pulse starts simultaneously with the end of each data pulse.
JP2003276333A 2003-07-17 2003-07-17 Driving method of AC type plasma display panel Expired - Fee Related JP4694113B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003276333A JP4694113B2 (en) 2003-07-17 2003-07-17 Driving method of AC type plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003276333A JP4694113B2 (en) 2003-07-17 2003-07-17 Driving method of AC type plasma display panel

Publications (2)

Publication Number Publication Date
JP2005037787A true JP2005037787A (en) 2005-02-10
JP4694113B2 JP4694113B2 (en) 2011-06-08

Family

ID=34212692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003276333A Expired - Fee Related JP4694113B2 (en) 2003-07-17 2003-07-17 Driving method of AC type plasma display panel

Country Status (1)

Country Link
JP (1) JP4694113B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7602354B2 (en) 2004-08-03 2009-10-13 Samsung Sdi Co., Ltd. Plasma display panel (PDP) and driving method thereof
CN113971936A (en) * 2020-07-23 2022-01-25 京东方科技集团股份有限公司 Display panel and driving method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08294071A (en) * 1995-04-20 1996-11-05 Pioneer Electron Corp Drive method for matrix system plasma display panel
JP2001051649A (en) * 1999-08-05 2001-02-23 Nec Corp Method and device for driving ac type plasma display
JP2001117532A (en) * 1999-10-19 2001-04-27 Matsushita Electric Ind Co Ltd Method for driving plasma display panel
JP2003050561A (en) * 2001-08-08 2003-02-21 Nec Corp Method for driving plasma display panel and plasma display panel
JP2003122295A (en) * 2001-10-17 2003-04-25 Matsushita Electric Ind Co Ltd Plasma display device
JP2004029412A (en) * 2002-06-26 2004-01-29 Fujitsu Ltd Method of driving plasma display panel

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08294071A (en) * 1995-04-20 1996-11-05 Pioneer Electron Corp Drive method for matrix system plasma display panel
JP2001051649A (en) * 1999-08-05 2001-02-23 Nec Corp Method and device for driving ac type plasma display
JP2001117532A (en) * 1999-10-19 2001-04-27 Matsushita Electric Ind Co Ltd Method for driving plasma display panel
JP2003050561A (en) * 2001-08-08 2003-02-21 Nec Corp Method for driving plasma display panel and plasma display panel
JP2003122295A (en) * 2001-10-17 2003-04-25 Matsushita Electric Ind Co Ltd Plasma display device
JP2004029412A (en) * 2002-06-26 2004-01-29 Fujitsu Ltd Method of driving plasma display panel

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7602354B2 (en) 2004-08-03 2009-10-13 Samsung Sdi Co., Ltd. Plasma display panel (PDP) and driving method thereof
CN113971936A (en) * 2020-07-23 2022-01-25 京东方科技集团股份有限公司 Display panel and driving method thereof
CN113971936B (en) * 2020-07-23 2023-09-29 京东方科技集团股份有限公司 Display panel and driving method thereof

Also Published As

Publication number Publication date
JP4694113B2 (en) 2011-06-08

Similar Documents

Publication Publication Date Title
KR100485858B1 (en) Method and apparatus for driving plasma display panel and image display apparatus
JP5146410B2 (en) Driving method of plasma display device
KR20060017654A (en) Driving method for ac-type plasma display panel
JP3259766B2 (en) Driving method of plasma display panel
JP2006286250A (en) Plasma display panel and plasma display device
US7068244B2 (en) Plasma display panel device and its drive method
US7012580B2 (en) Driving method for AC-type plasma display panel and plasma display device
JP4357778B2 (en) Driving method of AC type plasma display panel
JP4124764B2 (en) Driving method of plasma display panel
KR100639087B1 (en) Method of driving plasma display panel
KR100749602B1 (en) Method for driving plasma display panel and plasma display device
JPH1124630A (en) Drive method for plasma display panel
JP4694113B2 (en) Driving method of AC type plasma display panel
JP2001350445A (en) Driving method for ac type plasma display panel
JP2001296834A (en) Driving method for ac type plasma display panel
KR20030035666A (en) Method and apparatus for improving contrast ratio using address electrode in ac plasma display panel
JP4347868B2 (en) Plasma display device
JP4580162B2 (en) Driving method of plasma display panel
KR100502341B1 (en) Method for driving plasma display panel
KR100281064B1 (en) Maintenance discharge driving method of plasma display panel
JP2005148594A (en) Method for driving plasma display panel
JP2005292852A (en) Driving method of plasma display panel
KR20040009915A (en) Plasma display panel and driving method thereof
KR20040070494A (en) Method and apparatus for improving contrast ratio in ac plasma display panel
JP2007066722A (en) Plasma display panel, and plasma display device

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050428

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050328

A621 Written request for application examination

Effective date: 20060623

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20090105

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090319

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20090610

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Written amendment

Effective date: 20100317

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20110223

Free format text: JAPANESE INTERMEDIATE CODE: A61

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees