JP2001051649A - Method and device for driving ac type plasma display - Google Patents

Method and device for driving ac type plasma display

Info

Publication number
JP2001051649A
JP2001051649A JP22297499A JP22297499A JP2001051649A JP 2001051649 A JP2001051649 A JP 2001051649A JP 22297499 A JP22297499 A JP 22297499A JP 22297499 A JP22297499 A JP 22297499A JP 2001051649 A JP2001051649 A JP 2001051649A
Authority
JP
Japan
Prior art keywords
pulse
scan
electrode
period
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP22297499A
Other languages
Japanese (ja)
Other versions
JP3539291B2 (en
Inventor
Takatoshi Shoji
孝年 東海林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP22297499A priority Critical patent/JP3539291B2/en
Publication of JP2001051649A publication Critical patent/JP2001051649A/en
Application granted granted Critical
Publication of JP3539291B2 publication Critical patent/JP3539291B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a high-quality picture by securing a sustaining period while shortening a scanning period by means of the drive in a write-in selection type panel and the drive in an erasure selection type panel with respect to the impressing of scanning pulses on scanning electrodes. SOLUTION: In this method for driving an AC type plasma display provided with scanning electrodes, sustaining electrodes and data electrodes, respective pulses to be impressed at a certain timing which are scanning pulses having negative polarities to be impressed on the scanning electrode side of a scanning period for selecting cells performing the display and data pulses having positive polarities which are to be impressed on data electrodes, and respective pulses which are to be impressed in next timing are made so as to be timewisely overlapped within a discharge-formation delay time.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、AC型プラズマデ
ィスプレイの駆動方法及び駆動装置に関し、主にリセッ
ト期間と走査期間と維持期間との繰り返し中、放電の発
生確率を向上したAC型プラズマディスプレイの駆動方
法及び駆動装置とAC型プラズマディスプレイに関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and an apparatus for driving an AC plasma display, and more particularly to an AC plasma display having an improved discharge probability during a repetition of a reset period, a scanning period and a sustain period. The present invention relates to a driving method and a driving device, and an AC plasma display.

【0002】[0002]

【従来の技術】一般に、プラズマディスプレイパネル
(以下、PDPと略称する)は、薄型構造でちらつきが
なく表示コントラスト比が大きいことが可能である。ま
た、比較的に大画面とすることが可能であり、応答速度
が速く、自発光型で蛍光体の利用により多色発光も可能
であることなど、数多くの特徴を有している。
2. Description of the Related Art In general, a plasma display panel (hereinafter abbreviated as PDP) has a thin structure, has no flicker, and can have a large display contrast ratio. In addition, it has a number of features, such as a relatively large screen, a fast response speed, a self-luminous type, and multicolor light emission by using a phosphor.

【0003】このために、近年コンピュータ関連の表示
装置の分野およびカラー画像表示の分野等において、広
く利用されるようになりつつある。このPDPには、そ
の動作方式により、電極が誘電体で被覆されて間接的に
交流放電の状態で動作させるAC型のものと、電極が放
電空間に露出して直流放電の状態で動作させるDC型の
ものとがある。
For this reason, in recent years, it has been widely used in the field of computer-related display devices and the field of color image display. Depending on the operation method, this PDP has an AC type in which electrodes are covered with a dielectric and indirectly operates in an AC discharge state, and a DC type in which the electrodes are exposed to a discharge space and operate in a DC discharge state. There are types.

【0004】更に、AC型には、駆動方式として放電セ
ルのメモリを利用するメモリ動作型と、それを利用しな
いリフレッシュ動作型とがある。なお、PDPの輝度
は、放電回数即ちパルス電圧の繰り返し数に比例し、従
って階調度についても放電回数に依存する。上記のリフ
レッシュ型の場合は、表示容量が大きくなると輝度が低
下するため、小表示容量のPDPに対して主として使用
されている。
Further, the AC type includes a memory operation type using a memory of a discharge cell as a driving method and a refresh operation type not using the memory. Note that the luminance of the PDP is proportional to the number of discharges, that is, the number of repetitions of the pulse voltage. Therefore, the gradient also depends on the number of discharges. The refresh type described above is mainly used for a PDP having a small display capacity because the brightness decreases as the display capacity increases.

【0005】図11は、本発明による実施形態の説明に
も採用するACメモリ動作型のPDPの断面図であり、
一つの表示セルの構成を例示する断面図である。この表
示セルは、ガラスより成る背面と、および表示面である
前面の二つの絶縁基板1及び2とからなる。
FIG. 11 is a cross-sectional view of an AC memory operation type PDP which is also used in the description of the embodiment according to the present invention.
FIG. 3 is a cross-sectional view illustrating the configuration of one display cell. This display cell is composed of two insulating substrates 1 and 2, a rear surface made of glass and a front surface serving as a display surface.

【0006】表示面側には、絶縁基板2上に形成される
透明な走査電極3及び透明な維持電極(放電維持電極)
4と、電極抵抗値を小さくするため走査電極3及び維持
電極4に重なるように配置されるトレース電極5、6と
からなる。
On the display surface side, a transparent scan electrode 3 and a transparent sustain electrode (discharge sustain electrode) formed on the insulating substrate 2 are arranged.
4 and trace electrodes 5 and 6 which are arranged so as to overlap the scan electrode 3 and the sustain electrode 4 in order to reduce the electrode resistance.

【0007】また、背面側は、絶縁基板1上に、走査電
極3及び維持電極4と直交して形成されるデータ電極
(アドレス電極)7と、絶縁基板1及び2の空間に、ヘ
リウム、ネオンおよびキセノン等またはそれらの混合ガ
スから成る放電ガスが充填される放電ガス空間8と、こ
の放電ガス空間8を確保するとともに表示セルを区切る
ための隔壁9と、上記放電ガスの放電により発生する紫
外線を可視光10に変換する蛍光体11と、走査電極3
及び維持電極4を覆う誘電膜12と、この誘電膜12を
放電から保護する酸化マグネシウム等から成る保護層1
3と、データ電極7を覆う誘電膜14とを備えて構成さ
れる。
On the back side, a data electrode (address electrode) 7 formed on the insulating substrate 1 at right angles to the scanning electrodes 3 and the sustaining electrodes 4, and helium and neon are provided in the space between the insulating substrates 1 and 2. And a discharge gas space 8 filled with a discharge gas made of xenon or a mixture thereof, a partition wall 9 for securing the discharge gas space 8 and separating display cells, and ultraviolet rays generated by the discharge of the discharge gas. Phosphor 11 for converting light into visible light 10 and scanning electrode 3
And a dielectric layer 12 covering the sustain electrodes 4 and a protective layer 1 made of magnesium oxide or the like for protecting the dielectric layer 12 from discharge.
3 and a dielectric film 14 covering the data electrode 7.

【0008】図12は本発明によって駆動されるAC型
プラズマディスプレイパネルの電極配置を模式的に示し
たものである。AC型プラズマディスプレイパネルの電
極は、平行に設けられた走査電極S1〜Snと、維持電
極C1〜Cnと、それらと直交する方向に設けられたデ
ータ電極D1〜Dnとからなり、走査電極S1〜Sn及
び維持電極C1〜Cnとデータ電極D1〜Dnとの交点
が発光するセルとなる。また、走査電極1本と維持電極
1本とデータ電極1本で1つのセルを構成する。従って
1画面全体のセル数は、走査電極及び維持電極n本×デ
ータ電極m本のn×m個となる。
FIG. 12 schematically shows an electrode arrangement of an AC type plasma display panel driven by the present invention. The electrodes of the AC type plasma display panel are composed of scanning electrodes S1 to Sn provided in parallel, sustaining electrodes C1 to Cn, and data electrodes D1 to Dn provided in a direction orthogonal to the scanning electrodes S1 to Sn. The intersections of the Sn and sustain electrodes C1 to Cn and the data electrodes D1 to Dn are cells that emit light. One scan electrode, one sustain electrode, and one data electrode constitute one cell. Therefore, the number of cells in one entire screen is n × m, that is, n scan electrodes and sustain electrodes × m data electrodes.

【0009】かかる構成におけるPDPの書き込み選択
型プラズマディスプレイパネルの駆動の動作について、
図1を参照して説明する。図1(a)に走査電極波形
を、図1(b)に維持電極波形を、図1(c)にデータ
電極波形を示す。
The operation of driving the PDP write selection type plasma display panel in such a configuration will be described.
This will be described with reference to FIG. 1A shows a scan electrode waveform, FIG. 1B shows a sustain electrode waveform, and FIG. 1C shows a data electrode waveform.

【0010】期間1はリセット期間であり、走査電極側
に印加されるプライミングパルスPpr-s、維持電極側に
印加されるプライミングパルスPpr-cは矩形波となって
いる。リセット期間の期間1では、まず、走査電極に負
極性の鋸歯状波を印加することにより、前サブフィール
ドで各電極に付着した電荷を離散させ、前サブフィール
ドで発光した場合と発光しない場合の電荷の状態を一定
にする。
Period 1 is a reset period, in which the priming pulse Ppr-s applied to the scan electrode side and the priming pulse Ppr-c applied to the sustain electrode side are rectangular waves. In period 1 of the reset period, first, a negative sawtooth wave is applied to the scanning electrodes to separate the charges attached to the respective electrodes in the previous subfield, and light emission in the previous subfield and light emission in the previous subfield are not performed. Make the state of charge constant.

【0011】その後、走査電極に印加される正極性の矩
形波と維持電極に印加される負極性の矩形波によって、
全セルの走査電極と維持電極の電極間ギャップ近傍の放
電空間においてプライミング放電が発生し、セルの放電
を発生させやすくする活性粒子の生成が行われると同時
に、走査電極上に負極性、維持電極上に正極性の壁電荷
が付着する。この場合の放電は強放電形態である。続い
て、電荷調整パルスPpe-sが印加され、弱放電を発生さ
せることにより、走査電極上の負の壁電荷、維持電極上
の正の壁電荷を減少させる。その波形はこの場合は走査
電極側負極性の鋸歯状波である。
Thereafter, the positive rectangular wave applied to the scan electrode and the negative rectangular wave applied to the sustain electrode produce:
Priming discharge occurs in the discharge space near the gap between the scan electrode and the sustain electrode of all cells, and active particles that facilitate cell discharge are generated. Positive wall charges adhere to the top. The discharge in this case is a strong discharge mode. Subsequently, a charge adjustment pulse Ppe-s is applied to generate a weak discharge, thereby reducing negative wall charges on the scan electrodes and positive wall charges on the sustain electrodes. In this case, the waveform is a sawtooth wave of negative polarity on the scanning electrode side.

【0012】つぎに、期間2は走査期間であり、走査電
極に印加される負極性の走査パルスPuw-sとデータ電極
に印加される正極性のデータパルスPdにより選択され
たセルで書き込み放電を発生させて、以降の維持期間で
発光させる場所のセルの電極に壁電荷を付着させる。書
き込み放電は走査パルスPuw-sが印加された走査電極と
データパルスPdが印加されたデータ電極の交点でのみ
発生する。放電が発生するとその部分は壁電荷が付着す
る。それに対し、放電が発生しなかったセルにおいて
は、電荷消去後の壁電荷が少ない状態である。
Next, period 2 is a scanning period, in which write discharge is performed in a cell selected by a negative scan pulse Puw-s applied to the scan electrode and a positive data pulse Pd applied to the data electrode. Once generated, wall charges are deposited on the electrodes of the cells where light is to be emitted in the subsequent sustain period. The write discharge occurs only at the intersection of the scan electrode to which the scan pulse Puw-s is applied and the data electrode to which the data pulse Pd is applied. When discharge occurs, wall charges adhere to that portion. On the other hand, in a cell in which no discharge occurs, the wall charge after the charge erasure is small.

【0013】つぎに、期間3は維持期間であり、維持電
極側から開始され、以降走査電極側、維持電極側に交互
に印加される負極性の維持パルスPsus-s、Psus-cが走
査電極、維持電極に印加される。この際走査期間で書き
込みが行われなかったセルの壁電荷は、非常に少ないの
で維持パルスが印加されても維持放電は発生しない。
Next, a period 3 is a sustain period. The sustain pulses Psus-s and Psus-c, which start from the sustain electrode side and are subsequently applied to the scan electrode side and the sustain electrode side alternately, are applied to the scan electrode side. Is applied to the sustain electrode. At this time, since the wall charges of the cells for which writing has not been performed during the scanning period are very small, no sustain discharge occurs even if a sustain pulse is applied.

【0014】一方、期間2の走査期間で書き込み放電が
発生したセルにおいては、走査電極に正電荷、維持電極
に負電荷が付着しており、維持電極への負極性の維持パ
ルス電圧と壁電荷電圧が重畳され、最小放電電圧を越
え、放電が発生する。放電が発生すると、それぞれの電
極に印加されている電圧を打ち消すように、壁電荷が配
置される。従って維持電極には負電荷、走査電極には正
電荷が付着する。次の維持パルスは、走査電極側が正電
圧のパルスであるため、壁電荷との重畳によって放電空
間に印加される実効的電圧が、放電開始電圧を越えて放
電が発生する。以下、期間1〜期間3と同じサイクルを
繰り返して放電が維持される。以上が、書込み選択型の
駆動の動作であるが、つぎに、消去選択型の駆動につい
て説明する。
On the other hand, in a cell in which a write discharge has occurred in the scanning period of period 2, a positive charge is attached to the scan electrode and a negative charge is attached to the sustain electrode, so that a negative sustain pulse voltage and a wall charge are applied to the sustain electrode. The voltage is superimposed, exceeds the minimum discharge voltage, and a discharge occurs. When the discharge occurs, the wall charges are arranged so as to cancel the voltage applied to each electrode. Therefore, negative charges adhere to the sustain electrodes and positive charges adhere to the scan electrodes. Since the next sustain pulse is a pulse of a positive voltage on the scan electrode side, the effective voltage applied to the discharge space due to the superposition with the wall charges exceeds the discharge start voltage, and a discharge occurs. Thereafter, the same cycle as period 1 to period 3 is repeated to maintain the discharge. The above is the operation of the writing selection type driving. Next, the erasing selection type driving will be described.

【0015】また、消去選択型駆動においては、リセッ
ト期間のプライミングパルスの印加により、壁電荷を付
着させる。その壁電荷を消去せずに走査期間に移行し、
発光させないセルのみ、選択的に走査パルスとデータパ
ルスの印加によって壁電荷を消去する。選択されたセル
は壁電荷量が減少しており、維持期間においても放電は
発生しない。発光させるセルはデータパルスを印加しな
いため、壁電荷が付着したまま維持期間に移行するた
め、維持パルス印加により放電が発生する。
In the erasure selection type driving, a wall charge is attached by applying a priming pulse during a reset period. It shifts to the scanning period without erasing the wall charge,
Wall charges are erased only by selectively applying a scan pulse and a data pulse to only the cells not to emit light. The selected cell has a reduced wall charge amount, and no discharge occurs even during the sustain period. Since a cell to be lit does not apply a data pulse, it shifts to a sustaining period with wall charges attached, so that a discharge is generated by applying the sustaining pulse.

【0016】図1に示した走査電極へ印加する走査パル
スは、詳細には、図18に示すとおりである。図18の
従来の走査パルス形状において、n番目走査ラインの走
査パルス立ち下がり時刻tn,1、立ち上がり時刻tn,2と
してtn,2=tn+1,1である。走査パルスの幅はtsとし
て、次のラインの走査パルスとはts毎に順次走査され
る。
The scanning pulse applied to the scanning electrode shown in FIG. 1 is as shown in FIG. 18 in detail. In the conventional scan pulse shape of FIG. 18, the scan pulse fall time tn, 1 and the rise time tn, 2 of the nth scan line are tn, 2 = tn + 1,1. The width of the scan pulse is ts, and the scan pulse of the next line is sequentially scanned every ts.

【0017】なお、交流プラズマディスプレイパネルの
駆動方法として、特開平10−143110号公報に、
奇数ビットと偶数ビットの走査電極を設けて駆動するこ
とにより、大画面に対応した駆動方法を開示している。
また、特開平10−288973号公報には、アドレス
期間に印加される走査パルスの幅を変化させて、プライ
ミングパルスの幅よりも広くして、後続の走査ラインを
速くすることができることを開示している。しかし、こ
れらの各公報には、次の走査電極の印加パルスについて
は、記載されていない。
As a method of driving an AC plasma display panel, Japanese Patent Application Laid-Open No. 10-143110 discloses a method.
A driving method corresponding to a large screen is disclosed by providing and driving scan electrodes of odd and even bits.
Also, Japanese Patent Application Laid-Open No. H10-288973 discloses that the width of a scan pulse applied during an address period is changed to be wider than the width of a priming pulse so that a subsequent scan line can be made faster. ing. However, each of these publications does not describe the next applied pulse of the scanning electrode.

【0018】[0018]

【発明が解決しようとする課題】上述した手法では、期
間2の走査期間における走査パルスは、時間的に独立し
ているため、走査期間の時間は{走査パルス×走査線
数}となる。しかし走査期間は発光に寄与しないため、
表示の階調数を増やしたり、パネルを高精細化して走査
線を増やしたりすると、1フィールド中で維持期間に割
り当てる時間が減少し、輝度が得られなくなる。また維
持期間を確保するために走査パルスを狭めると、放電の
発生確率が低下し、書き込み選択型の駆動では書き込み
不良など、特に、消去選択型の駆動では消去不良などの
不具合を発生させる場合があった。
In the above-described method, the scanning pulse in the scanning period of the period 2 is temporally independent, and the time of the scanning period is {scanning pulse × number of scanning lines}. However, since it does not contribute to light emission during the scanning period,
If the number of gray scales for display is increased, or the number of scanning lines is increased by increasing the definition of the panel, the time allocated to the sustain period in one field decreases, and luminance cannot be obtained. Also, if the scanning pulse is narrowed to secure the sustain period, the probability of occurrence of discharge decreases, which may cause a defect such as a writing defect in the writing selection type driving, and particularly, an erasing defect in the erasing selection type driving. there were.

【0019】本発明の主な目的は、高輝度、高解像度の
AC型プラズマディスプレイの駆動方法及びその装置に
関し、走査電極への走査パルスの印加について、書き込
み選択型パネルにおける駆動及び消去選択型の駆動で、
走査期間を短縮して維持期間を確保して、高品位な画像
を得ることを課題とする。
A main object of the present invention relates to a method and an apparatus for driving a high-brightness, high-resolution AC plasma display. In driving,
It is an object to obtain a high-quality image by shortening a scanning period and securing a maintenance period.

【0020】[0020]

【課題を解決するための手段】本発明は、走査電極と維
持電極とデータ電極とを備えたAC型プラズマディスプ
レイの駆動方法において、表示するセルを選択するため
の走査期間の前記走査電極側に印加される負極性の走査
パルスと、前記データ電極に印加される正極性データパ
ルスとの、あるタイミングで印加される前記各パルスと
次のタイミングで印加される前記各パルスが放電の形成
遅れ時間以内でそれぞれ時間的に重なることを特徴とす
る。
According to the present invention, there is provided a method of driving an AC plasma display including a scan electrode, a sustain electrode and a data electrode, the method comprising the steps of: Between the applied negative-polarity scan pulse and the positive-polarity data pulse applied to the data electrode, each pulse applied at a certain timing and each pulse applied at the next timing are formed by a discharge formation delay time. It is characterized in that it overlaps with each other in time.

【0021】また、本発明は、走査電極と維持電極とデ
ータ電極とを備えたAC型プラズマディスプレイの駆動
装置において、表示するセルのリセット期間と、放電開
始する走査期間と、放電を維持する維持期間とのステッ
プを繰り返す場合に、前記表示するセルを選択するため
の走査期間に前記走査電極側に印加される負極性の走査
パルスが、次のタイミングで走査される前記負極性の走
査パルスとが時間的に重なる走査電極パルス生成手段
と、前記データ電極に印加される正極性のデータパルス
を生成するデータパルス生成手段とを備え、前記走査電
極パルス生成手段はあるタイミングで印加される前記走
査パルスとその次のタイミングで印加される前記走査パ
ルスが放電の形成遅れ時間以内で時間的に重なる走査パ
ルスを発生することを特徴とする。
Further, according to the present invention, in a driving apparatus for an AC type plasma display having a scan electrode, a sustain electrode and a data electrode, a reset period of a cell to be displayed, a scan period in which discharge is started, and a sustain period in which discharge is maintained. When repeating the step with the period, the negative scan pulse applied to the scan electrode side during the scan period for selecting the cell to be displayed, the negative scan pulse scanned at the next timing And a data pulse generating means for generating a positive polarity data pulse applied to the data electrode, wherein the scan electrode pulse generating means applies the scan applied at a certain timing. Generating a scan pulse in which the pulse and the scan pulse applied at the next timing overlap temporally within a discharge formation delay time. And it features.

【0022】また、本発明は、概説すれば、AC型プラ
ズマディスプレイの駆動方法において、表示するセルを
選択するための走査期間の走査電極側に印加される負極
性の走査パルス、及びデータ電極に印加される正極性デ
ータパルスの、あるタイミングで印加されるパルスと次
のタイミングで印加されるパルスが放電の形成遅れ時間
以下だけ時間的に重なることが特徴となる。
In general, according to the present invention, in a driving method of an AC type plasma display, a negative scan pulse applied to a scan electrode during a scan period for selecting a cell to be displayed and a data electrode are applied to a data electrode. It is characterized in that, of the applied positive polarity data pulses, a pulse applied at a certain timing and a pulse applied at the next timing temporally overlap by a discharge formation delay time or less.

【0023】また、本発明は、図1,図3,図15,図
16を参照しつつ説明すれば、図1に、本発明によるA
C型プラズマディスプレイの駆動波形を示すが、期間1
がセル内の壁電荷の状態を一定にそろえるためのリセッ
ト期間、期間2が発光させるセルを選択する走査期間、
期間3が期間2で選択したセルの発光を維持する維持期
間であり、期間1から期間3で1サブフィールドとす
る。このうち期間2において、図3に示すように、ある
走査ラインに印加される走査パルスと、次の走査ライン
に印加される走査パルスを放電の形成遅れ時間以下だけ
重なるようにし、任意のセルを選択するために印加され
るデータパルスは、走査パルスが立ち下がっている期間
印加する。図3ではパルス幅はts、重なり時間をtd
とする。
The present invention will be described with reference to FIGS. 1, 3, 15 and 16, and FIG.
The driving waveform of the C-type plasma display is shown in period 1
Is a reset period for uniforming the state of wall charges in the cell, period 2 is a scanning period for selecting a cell to emit light,
Period 3 is a sustain period in which light emission of the cell selected in period 2 is maintained, and period 1 to period 3 constitute one subfield. In period 2, as shown in FIG. 3, the scan pulse applied to a certain scan line and the scan pulse applied to the next scan line are overlapped by a discharge formation delay time or less, and an arbitrary cell is set. The data pulse applied for selection is applied while the scan pulse is falling. In FIG. 3, the pulse width is ts, and the overlap time is td.
And

【0024】図15に本発明による駆動回路を示すが、
走査ドライバを2つ持つことにより偶数ラインと奇数ラ
インの走査パルスを別々に出力させることにより、走査
パルスを重ねることを特徴とする。また、図16にデー
タドライバ部を示すが、2つのラッチを用いることによ
り、偶数ライン、奇数ラインを別々に出力することによ
り、データパルスを重ねることを特徴とする。
FIG. 15 shows a driving circuit according to the present invention.
It is characterized by having two scanning drivers to output scanning pulses for even-numbered lines and odd-numbered lines separately, thereby superimposing scanning pulses. FIG. 16 shows a data driver section, which is characterized in that data pulses are overlapped by using two latches to output even-numbered lines and odd-numbered lines separately.

【0025】従って、走査パルスを時間的に重ねること
によって、実効的な走査パルス幅を広くすることができ
るので、書き込み放電の発生する確率が上昇し、書き込
み放電の失敗が減少するという効果が得られる。また重
なりの分、走査パルスを短縮することにより、走査期間
全体の時間が短くなるので、1サブフィールドの他の期
間すなわち、リセット、維持に振り分ける時間が長くな
るという効果が得られる。
Therefore, the effective scanning pulse width can be increased by temporally overlapping the scanning pulses, so that the probability of occurrence of the writing discharge increases and the effect of reducing the failure of the writing discharge is obtained. Can be Also, by shortening the scanning pulse by the overlap, the time of the entire scanning period is shortened, so that an effect is obtained that the other period of one subfield, that is, the time allocated to reset and maintenance becomes longer.

【0026】[0026]

【発明の実施の形態】本発明による実施形態について、
図面を参照しつつ詳細に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments according to the present invention will be described.
This will be described in detail with reference to the drawings.

【0027】[第1の実施形態] (1)構成の説明 まず、本実施形態に用いるPDPの1画素の構成は、上
述の図11と同様である。図11はACメモリ動作型の
PDPの一つの表示セルの構成を例示する断面図であ
る。この表示セルは、ガラスより成る背面および表示面
の前面の二つの絶縁基板1及び2とからなる。本構造の
内容は上述と同様なので、重複する説明を省略する。
First Embodiment (1) Description of Configuration First, the configuration of one pixel of a PDP used in the present embodiment is the same as that of FIG. 11 described above. FIG. 11 is a cross-sectional view illustrating the configuration of one display cell of an AC memory operation type PDP. This display cell is composed of two insulating substrates 1 and 2 on the rear surface made of glass and on the front surface of the display surface. Since the contents of this structure are the same as those described above, duplicate description will be omitted.

【0028】また、図12は本発明によって駆動される
AC型プラズマディスプレイパネルの電極配置を模式的
に示したものである。本図についても、上述と同様なの
で、重複する説明を省略する。AC型プラズマディスプ
レイパネルは、走査電極1本及び維持電極1本とデータ
電極1本で1つのセルを構成する。従って1画面全体の
セル数は、走査電極及び維持電極n本×データ電極m本
のn×m個となる。
FIG. 12 schematically shows an electrode arrangement of an AC type plasma display panel driven by the present invention. This drawing is also the same as described above, and therefore, redundant description will be omitted. In the AC type plasma display panel, one cell is constituted by one scanning electrode, one sustain electrode, and one data electrode. Therefore, the number of cells in one entire screen is n × m, that is, n scan electrodes and sustain electrodes × m data electrodes.

【0029】また、図15に、AC型プラズマディスプ
レイパネルの駆動回路の回路図を示す。本回路におい
て、走査ドライバを2つ持つことにより偶数ラインと奇
数ラインの走査パルスを別々に出力させることにより、
走査パルスを重ねることを特徴とする。図15(c)に
おいて、プラズマディスプレイパネル28を駆動する奇
数行走査ドライバ1(21)と、偶数行走査ドライバ2
(22)と、維持ドライバ23と、プライミングドライ
バ24と、維持ドライバ23に対応する消去ドライバ2
6と、同じく維持ドライバ27と、データに従ったデー
タドライバ25とから構成される。
FIG. 15 is a circuit diagram of a drive circuit for an AC plasma display panel. In this circuit, by having two scanning drivers, the scanning pulses for the even-numbered lines and the odd-numbered lines are output separately,
The scanning pulse is overlapped. In FIG. 15C, an odd-numbered row scanning driver 1 (21) for driving the plasma display panel 28 and an even-numbered row scanning driver 2
(22), sustain driver 23, priming driver 24, and erase driver 2 corresponding to sustain driver 23
6, a sustain driver 27, and a data driver 25 according to the data.

【0030】図15(a)には、走査ドライバ1(2
1)と、偶数行走査ドライバ2(22)と、維持ドライ
バ23と、プライミングドライバ24との具体的な回路
図を示し、それぞれゲートに対応する走査パルスや維持
パルスを供給して、電源MOSスイッチによって電源電
圧を供給されている。
FIG. 15A shows a scanning driver 1 (2).
1), a specific circuit diagram of an even-numbered row scan driver 2 (22), a sustain driver 23, and a priming driver 24. Is supplied with a power supply voltage.

【0031】また、図15(b)は消去ドライバ26と
維持ドライバ27の回路図であり、消去ドライバ26と
維持ドライバ27の出力は共通端子に接続され、それぞ
れのゲートには所要パルスが印加される。
FIG. 15B is a circuit diagram of the erase driver 26 and the sustain driver 27. The outputs of the erase driver 26 and the sustain driver 27 are connected to a common terminal, and a required pulse is applied to each gate. You.

【0032】また、図16には、データドライバのブロ
ック図を示す。データの入力によりデータクロックに従
ってシフトするシフトレジスタ31と、シフトレジスタ
31の奇数成分をラッチしてリセット信号によりリセッ
トするOdd用ラッチ32と、シフトレジスタ31の偶
数成分をラッチしてリセット信号によりリセットするE
ven用ラッチ33と、Odd用ラッチ32とEven
用ラッチ33のないビットとの論理和をとるOR回路3
4と、Odd用ラッチ32のないビットとEven用ラ
ッチ33との論理和をとるOR回路35と、OR回路3
4の出力を入力として高圧にレベルを変換するOddレ
ベルシフト回路36と、OR回路35の出力を入力とし
て高圧にレベルを変換するEvenレベルシフト回路3
7と、Oddレベルシフト回路36の出力をドライブす
るプッシュプルタイプのデータドライバ38と、Eve
nレベルシフト回路37の出力をドライブするプッシュ
プルタイプのデータドライバ39とから構成される。各
データドライバは図15に示したように、プラズマディ
スプレイパネル38をドライブする。
FIG. 16 is a block diagram of a data driver. A shift register 31 that shifts according to a data clock in response to data input, an odd latch 32 that latches odd components of the shift register 31 and resets with a reset signal, and an even component of the shift register 31 that latches and resets with a reset signal. E
VEN latch 33, Odd latch 32 and Even
OR circuit 3 which performs a logical sum with a bit having no latch 33 for use
4, an OR circuit 35 for performing a logical sum of a bit without the Odd latch 32 and the Even latch 33, and an OR circuit 3
Odd level shift circuit 36 for converting the level to a high voltage by using the output of the OR 4 as an input, and an Even level shift circuit 3 for converting the level to a high voltage by using the output of the OR circuit 35 as an input
7, a push-pull type data driver 38 for driving the output of the Odd level shift circuit 36, and Eve
and a push-pull type data driver 39 for driving the output of the n-level shift circuit 37. Each data driver drives the plasma display panel 38 as shown in FIG.

【0033】(2)動作の説明 本発明によるAC型プラズマディスプレイの駆動方法は
マクロ的にみれば、図1に示す通りであり、図1(a)
に走査電極波形を、図1(b)に維持電極波形を、図1
(c)にデータ電極波形を示す。
(2) Description of Operation The driving method of the AC type plasma display according to the present invention is macroscopically shown in FIG.
FIG. 1B shows the scan electrode waveform, FIG.
(C) shows the data electrode waveform.

【0034】駆動波形の期間1は、放電していた画素を
リセットするリセット期間であり、走査電極側に印加さ
れるプライミングパルスPpr-s、維持電極側に印加され
るプライミングパルスPpr-cは矩形波となっている。リ
セット期間の期間1では、まず、走査電極に負極性の鋸
歯状波Pse−sを印加することにより、前サブフィー
ルドで各電極に付着した電荷を離散させ、前サブフィー
ルドで発光した場合と発光しない場合の電荷の状態を一
定にする。
The period 1 of the driving waveform is a reset period for resetting the discharged pixel, and includes a priming pulse P pr-s applied to the scan electrode side and a priming pulse P pr-c applied to the sustain electrode side. Is a rectangular wave. In the first period of the reset period, first, a negative sawtooth wave Pse-s is applied to the scanning electrode to separate the charges attached to each electrode in the previous subfield, and to emit light in the previous subfield. If not, keep the charge state constant.

【0035】その後、走査電極に印加される正極性の矩
形波Ppr-sと維持電極に印加される負極性の矩形波P
pr-cによって、全セルの走査電極と維持電極の電極間ギ
ャップ近傍の放電空間において、プライミング放電が発
生し、セルの放電を発生させやすくする活性粒子の生成
が行われると同時に、走査電極上に負極性、維持電極上
に正極性の壁電荷が付着する。この場合の放電は強放電
形態である。続いて、電荷調整パルスPpe-sが印加さ
れ、弱放電を発生させることにより、走査電極上の負の
壁電荷、維持電極上の正の壁電荷を減少させる。その波
形はこの場合は走査電極側負極性の鋸歯状波である。
Thereafter, the positive rectangular wave P pr-s applied to the scan electrode and the negative rectangular wave P pr applied to the sustain electrode
By pr-c , priming discharge is generated in the discharge space near the gap between the scan electrode and the sustain electrode of all cells, and active particles that facilitate discharge of the cell are generated. A negative wall charge adheres to the negative electrode and the sustain electrode. The discharge in this case is a strong discharge mode. Subsequently, a charge adjusting pulse P pe-s is applied to generate a weak discharge, thereby reducing negative wall charges on the scan electrodes and positive wall charges on the sustain electrodes. In this case, the waveform is a sawtooth wave of negative polarity on the scanning electrode side.

【0036】つぎに、期間2は走査期間であり、走査電
極に負パルスの走査ベースパルスPbw-sを印加後、更に
印加される負極性の走査パルスPuw-sとデータ電極に印
加される正極性のデータパルスPdにより選択されたセ
ルで書き込み放電を発生させて、以降の維持期間の期間
3で発光させる場所のセルの電極に壁電荷を付着させ
る。書き込み放電は走査パルスPuw-sが印加された走査
電極と、データパルスPdが印加されたデータ電極の交
点でのみ発生する。放電が発生するとその部分は壁電荷
が付着する。それに対し、放電が発生しなかったセルに
おいては、電荷消去後の壁電荷が少ない状態である。
Next, a period 2 is a scanning period. After a negative scanning base pulse Pbw-s is applied to the scanning electrodes, a negative scanning pulse P uw-s to be further applied and the data are applied to the data electrodes. A write discharge is generated in the cell selected by the data pulse Pd of the positive polarity, and wall charges are attached to the electrode of the cell where light is to be emitted in the subsequent sustain period 3. Write discharge occurs only at the intersection of the scan electrode to which the scan pulse P uw-s is applied and the data electrode to which the data pulse Pd is applied. When discharge occurs, wall charges adhere to that portion. On the other hand, in a cell in which no discharge occurs, the wall charge after the charge erasure is small.

【0037】つぎに、期間3は維持期間であり、維持電
極側から開始され、以降走査電極側、維持電極側に交互
に印加される負極性の維持パルスPsus-s、Psus-cが、
走査電極、維持電極に印加される。この期間3で、デー
タ電極には0Vのままで、印加されない。この際、走査
期間の期間3で、書き込みが行われなかったセルの壁電
荷は、非常に少ないので、維持パルスが印加されても維
持放電は発生しない。
Next, a period 3 is a sustain period. The sustain pulses Psus-s and Psus-c, which are started from the sustain electrode side and subsequently applied alternately to the scan electrode side and the sustain electrode side, are:
The voltage is applied to the scan electrode and the sustain electrode. In this period 3, the data electrode remains at 0 V and is not applied. At this time, in the period 3 of the scanning period, the wall charge of the cell in which writing has not been performed is very small, so that no sustain discharge is generated even if the sustain pulse is applied.

【0038】一方、期間2の走査期間で、走査電極とデ
ータ電極にそれぞれ印加されて書き込み放電が発生した
セルにおいては、走査電極に正電荷、維持電極に負電荷
が付着しており、維持電極への負極性の維持パルス電圧
と壁電荷電圧が重畳され、最小放電電圧を越え、放電が
発生する。放電が発生すると、それぞれの電極に印加さ
れている電圧を打ち消すように、壁電荷が配置される。
従って維持電極には負電荷、走査電極には正電荷が付着
する。次の維持パルスは、走査電極側が正電圧のパルス
であるため、壁電荷との重畳によって放電空間に印加さ
れる実効的電圧が、放電開始電圧を越えて放電が発生す
る。以下、期間1〜期間3と同じサイクルを繰り返して
放電が維持される。
On the other hand, in a cell in which a write discharge is generated by being applied to the scan electrode and the data electrode during the scanning period of period 2, a positive charge is attached to the scan electrode and a negative charge is attached to the sustain electrode. The negative sustain pulse voltage and the wall charge voltage are superimposed, exceeding the minimum discharge voltage, and a discharge occurs. When the discharge occurs, the wall charges are arranged so as to cancel the voltage applied to each electrode.
Therefore, negative charges adhere to the sustain electrodes and positive charges adhere to the scan electrodes. Since the next sustain pulse is a pulse of a positive voltage on the scan electrode side, the effective voltage applied to the discharge space due to the superposition with the wall charges exceeds the discharge start voltage, and a discharge occurs. Thereafter, the same cycle as period 1 to period 3 is repeated to maintain the discharge.

【0039】図2は本発明によるAC型プラズマディス
プレイの駆動方法の第1の実施形態のタイミング図であ
り、図4は本発明によって駆動されるプラズマディスプ
レイパネルの3×3セル部分を拡大した模式図である。
図4(a)は走査電極波形Sn,Sn+1,Sn+2の
図を示し、図4(c)は走査電極波形に対するデータ電
極波形Dm,Dm+1,Dm+2の図を示し、それらの
駆動波形によって表示される例を、白枠の表示画素と、
放電無しの消灯画素となる。
FIG. 2 is a timing chart of a first embodiment of the driving method of the AC type plasma display according to the present invention, and FIG. 4 is an enlarged schematic view of a 3 × 3 cell portion of the plasma display panel driven by the present invention. FIG.
FIG. 4A shows a diagram of the scan electrode waveforms Sn, Sn + 1, Sn + 2, and FIG. 4C shows a diagram of the data electrode waveforms Dm, Dm + 1, Dm + 2 for the scan electrode waveform, which are displayed by their drive waveforms. An example is a display pixel with a white frame,
The pixel is turned off without discharge.

【0040】図15の走査ドライバによる走査電極波形
図を図2に示す。図2の走査パルスでは、(a)に示す
走査電極波形Snとして、tn,1に立ち下がり、tn,2に
立ち上がる。次の走査電極波形Sn+1として、tn+1,
1に立ち下がり、tn+1,2に立ち上がる。次の走査電極波
形Sn+2として、tn+2,1に立ち下がり、tn+2,
2に立ち上がる。そこで、それぞれ立ち下がった負の期
間はts+tdであり、次の走査電極波形との重なり期
間はtdであり、従来の走査電極波形と比較して、その
時間差tdだけパルス幅が大きいことになる。
FIG. 2 shows a scan electrode waveform diagram by the scan driver of FIG. In the scan pulse of FIG. 2, the scan electrode waveform Sn shown in FIG. 2A falls to tn, 1 and rises to tn, 2. As the next scan electrode waveform Sn + 1, tn + 1,
It falls to 1 and rises to tn + 1,2. As the next scan electrode waveform Sn + 2, it falls to tn + 2,1 and tn + 2,
Stand up to 2. Therefore, the falling negative period is ts + td, and the overlapping period with the next scan electrode waveform is td, and the pulse width is larger by the time difference td than the conventional scan electrode waveform.

【0041】まず、選択するセルのデータパルスは走査
パルスと同タイミングで印加する。図1で説明したよう
に、期間1はリセット期間であり、前サブフィールドに
おける壁電荷を消去する。期間2は走査期間であり、走
査電極に印加される負極性の走査パルスPuw-sとデータ
電極に印加される正極性のデータパルスPdにより選択
されたセルで書き込み放電を発生させて、以降の維持期
間で発光するセルに壁電荷を付着させる。
First, the data pulse of the selected cell is applied at the same timing as the scanning pulse. As described with reference to FIG. 1, period 1 is a reset period, in which wall charges in the previous subfield are erased. Period 2 is a scanning period in which a write discharge is generated in a cell selected by the negative scan pulse Puw-s applied to the scan electrode and the positive data pulse Pd applied to the data electrode, and Wall charges are attached to cells that emit light during the sustain period.

【0042】走査電極全体には、書き込み放電を行った
セルにおいて、走査パルスが立ち上がる際の電位差が大
きいと、発生する自己消去放電を抑制するため、走査ベ
ースパルスPbw-sが印加される。
A scanning base pulse Pbw-s is applied to the entire scanning electrode in order to suppress the self-erasing discharge that occurs when the potential difference when the scanning pulse rises is large in the cell where the writing discharge has been performed.

【0043】また、書き込み放電は走査パルスPuw-sが
印加された走査電極とデータパルスPdが印加されたデ
ータ電極の交点でのみ発生する。気体における放電現象
では、電荷の移動時間があるため、電圧印加から放電ま
ではある程度の放電遅れが存在する。この状態を図5に
示す。走査電極への走査期間の負パルス供給時に、放電
発光波形によれば、放電遅れは形成遅れと統計遅れにわ
けられ、そのうち形成遅れとは初期のタウンゼント放電
から、タウンゼント放電機構によって電子・イオンを生
成して放電が発生するまでの時間に相当する。したがっ
て形成遅れ時間の間に電圧を印加しても放電は生成しな
い。
The write discharge is generated only at the intersection of the scan electrode to which the scan pulse Puw-s is applied and the data electrode to which the data pulse Pd is applied. In the discharge phenomenon in a gas, there is a certain time delay from the application of a voltage to the discharge because of the movement time of the charge. This state is shown in FIG. When a negative pulse is supplied to the scanning electrode during the scanning period, according to the discharge light emission waveform, the discharge delay is divided into a formation delay and a statistical delay, and the formation delay means that electrons and ions are generated from the initial Townsend discharge by the Townsend discharge mechanism. It corresponds to the time from generation to the occurrence of discharge. Therefore, even if a voltage is applied during the formation delay time, no discharge is generated.

【0044】このことを図6を用いて説明する。図6走
査パルス印加からの時間に対する放電残り確率のグラフ
を示す。走査パルスについて、放電残り確率、すなわち
あるパルス幅において放電が発生しない確率の、パルス
印加からの時間推移例を示す。放電残り確率は対数をと
ることでほぼ直線に乗り、本発明によるパルス幅を広げ
ることで、放電残りが減少し、放電の発生確率は上昇す
る。このことにより、表示のちらつきを抑えることがで
きる。
This will be described with reference to FIG. 6 is a graph of the remaining discharge probability with respect to time from the application of the scanning pulse. The following shows an example of a time transition from a pulse application to a discharge remaining probability, that is, a probability that a discharge does not occur in a certain pulse width, with respect to a scanning pulse. By taking the logarithm, the remaining discharge probability is substantially on a straight line, and by increasing the pulse width according to the present invention, the remaining discharge is reduced and the probability of occurrence of discharge is increased. As a result, display flicker can be suppressed.

【0045】図2において、走査順番の連続しているパ
ルスが時間的に重なっているため、次の順番のデータパ
ルスの印加時に前走査電極の書き込みパルスが印加状態
になるが、書き込み可能な電位差が印加されてから放電
が開始するまで、0.15〜0.3μsほどの形成遅れ
時間があり、放電開始する前に前走査パルスが終了して
いれば放電はおこらない。よってパルス幅をtsからt
s+tdに広げることができる。期間3は維持期間であ
り、維持電極側にまずPsus-cが印加され、以降走査電
極側、維持電極側に交互に印加される正極性の維持パル
スPsus-s、Psus-cが走査電極、維持電極に印加され
る。
In FIG. 2, the consecutive pulses in the scanning order overlap with each other in time, so that the writing pulse of the previous scanning electrode is applied when the next data pulse is applied. There is a formation delay time of about 0.15 to 0.3 [mu] s from the application of "." To the start of the discharge, and if the pre-scanning pulse is completed before the start of the discharge, no discharge occurs. Therefore, the pulse width is changed from ts to t
It can be extended to s + td. Period 3 is a sustain period, in which Psus-c is first applied to the sustain electrode side, and thereafter, positive sustain pulses Psus-s and Psus-c alternately applied to the scan electrode side and the sustain electrode side are applied to the scan electrode, Applied to the sustain electrode.

【0046】走査期間で書き込み放電が発生したセルに
おいては、走査電極に正電荷、維持電極に負電荷が付着
しており、維持電極への正極性の維持パルス電圧と壁電
荷電圧が重畳され、放電開始電圧を越え、放電が発生す
る。
In a cell in which a write discharge has occurred in the scanning period, a positive charge is attached to the scan electrode and a negative charge is attached to the sustain electrode, and a positive sustain pulse voltage and a wall charge voltage are superimposed on the sustain electrode. Discharge occurs when the voltage exceeds the discharge start voltage.

【0047】放電が発生すると、それぞれの電極に印加
されている電圧を打ち消すように壁電荷が配置される。
従って維持電極には正電荷、走査電極には負電荷が付着
する。次の維持パルスは走査電極側が正電圧のパルスで
あるため、壁電荷との重畳によって最小放電電圧を越え
て放電が発生する。以下同じサイクルを繰り返して、放
電が維持される。
When the discharge occurs, the wall charges are arranged so as to cancel the voltages applied to the respective electrodes.
Accordingly, positive charges adhere to the sustain electrodes, and negative charges adhere to the scan electrodes. Since the next sustain pulse is a pulse of a positive voltage on the scan electrode side, the discharge exceeds the minimum discharge voltage due to the superposition with the wall charges, and a discharge occurs. Thereafter, the same cycle is repeated to maintain the discharge.

【0048】走査期間で書き込み放電が発生しなかった
セルでは、走査電極、維持電極上にわずかな電荷しか付
着していないため、維持期間では放電が発生しない。期
間1〜3までで1サブフィールドを構成する。1サブフ
ィールドでは階調表示ができないため、階調表示をさせ
る場合、異なる維持パルス数を持ったサブフィールドと
組み合わせることで、維持期間の発光の回数を調節す
る。例えば256階調であれば、入力信号に応じて維持
パルス数の比が、1、2、4、8、16、32、64の
サブフィールドのうちのいくつかを選択して表示させる
ため、最低でも8サブフィールドが必要になる。これら
全サブフィールドで1フィールドを構成する。図7はフ
ィールド構成の一例である。図7において、1フィール
ド期間中、1サブフィールド毎にリセット期間と、走査
期間と、維持期間とが繰り返され、サブフィールド毎に
リセット期間と走査期間とは同一期間であり、維持期間
がその維持パルス数に応じて異なっている。
In a cell in which no writing discharge has occurred in the scanning period, only a small amount of charge is deposited on the scanning electrode and the sustaining electrode, so that no discharging occurs in the sustaining period. One subfield is constituted by periods 1 to 3. Since gradation display cannot be performed in one subfield, when performing gradation display, the number of times of light emission in the sustain period is adjusted by combining with a subfield having a different number of sustain pulses. For example, in the case of 256 gradations, some of the subfields having a ratio of the number of sustain pulses of 1, 2, 4, 8, 16, 32, and 64 are selected and displayed according to the input signal. But 8 subfields are needed. All these subfields constitute one field. FIG. 7 shows an example of the field configuration. In FIG. 7, during one field period, the reset period, the scan period, and the sustain period are repeated for each subfield, and the reset period and the scan period are the same period for each subfield, and the sustain period is the sustain period. It differs depending on the number of pulses.

【0049】つぎに、図13,図14を用いて、走査パ
ルスを出力する際の走査ドライバの制御について説明す
る。図13において、走査ドライバ40は、走査データ
を保持しておくためのシフトレジスタ部44と、奇数ラ
イン全体の表示/非表示を選択するOdd用ブランク部
42と、偶数ライン全体の表示/非表示を選択するEv
en用ブランク部43と、プラズマ・ディスプレイ・パ
ネル(PDP)28を駆動するのに必要な電圧を出力す
る高圧ドライバ部41とから構成されている。この走査
ドライバ40によってドライブされるPDP28が接続
される。
Next, the control of the scan driver when outputting a scan pulse will be described with reference to FIGS. In FIG. 13, a scan driver 40 includes a shift register unit 44 for holding scan data, an Odd blank unit 42 for selecting display / non-display of the entire odd line, and display / non-display of the entire even line. Ev to select
An en blank section 43 and a high-voltage driver section 41 for outputting a voltage necessary to drive the plasma display panel (PDP) 28 are provided. The PDP 28 driven by the scanning driver 40 is connected.

【0050】シフトレジスタ部44には、シフトレジス
タにデータを読み込ませるためのスキャンクロック信号
と、出力ドライバを指定するためのスキャンデータ信号
が供給される。また、Odd用ブランク部42と、Ev
en用ブランク部43には、それぞれOddブランク信
号及びEvenブランク信号が供給される。
The shift register 44 is supplied with a scan clock signal for reading data into the shift register and a scan data signal for specifying an output driver. Further, the Odd blank portion 42 and the Ev
The en blank section 43 is supplied with an Odd blank signal and an Even blank signal, respectively.

【0051】つぎに、図14に示すタイムチャートに応
じて、図13の動作を説明する。シフトレジスタ部44
には、走査パルスを順番に出力するためのスキャンクロ
ック信号と同期して走査パルスを出力するためのスキャ
ンデータが呼入力される。シフトレジスタ部44内のデ
ータはスキャンクロック信号によりシフトするので、ス
キャンデータ信号は先頭のクロック2回分となる。スキ
ャンクロック信号が入力される毎に走査パルスはシフト
してゆき、各レジスタからOdd用ブランク部42と、
Even用ブランク部43に出力される。この際、各ブ
ランク信号はデューティ比50%ではないので、容易に
次走査パルスと重なりのある走査パルスを生成すること
ができる。図14に示すように、走査パルス信号を、1
ライン目,2ライン目、3ライン目..と重なりのある
走査パルスを特徴的に記載しているが、Oddブランク
信号及びEvenブランク信号に入力することにより、
一定時間の重なりを持つ走査パルスを出力することがで
きる。この重なりのある各ライン目の走査パルスは、高
圧ドライバ部41によって高圧側に電圧変換されてPD
Pをドライブする。
Next, the operation of FIG. 13 will be described with reference to the time chart shown in FIG. Shift register section 44
, Scan data for outputting a scan pulse in synchronization with a scan clock signal for sequentially outputting the scan pulse is input. Since the data in the shift register 44 is shifted by the scan clock signal, the scan data signal corresponds to the first two clocks. Each time the scan clock signal is input, the scan pulse shifts, and the Odd blank portion 42 from each register,
It is output to the even blank section 43. At this time, since the duty ratio of each blank signal is not 50%, a scan pulse overlapping with the next scan pulse can be easily generated. As shown in FIG.
Line 2, line 3, line 3. . The scanning pulse overlapping with the above is characteristically described. By inputting the Odd blank signal and the Even blank signal,
It is possible to output a scanning pulse having a certain time overlap. The scanning pulse of each overlapping line is converted to a high voltage side by the high
Drive P.

【0052】この走査パルスを時間的に重ねることによ
って、実効的な走査パルス幅を広くすることができるの
で、PDPによる書き込み放電の発生する確率が上昇
し、書き込み放電の失敗が減少するという効果が得られ
る。また重なりの分、走査パルスを短縮することによ
り、走査期間全体の時間が短くなるので、1サブフィー
ルドの他の期間すなわち、リセット、維持に振り分ける
時間が長くなるという効果が得られる。
By superposing the scan pulses temporally, the effective scan pulse width can be widened, so that the probability of the occurrence of the write discharge by the PDP increases and the failure of the write discharge decreases. can get. Also, by shortening the scanning pulse by the overlap, the time of the entire scanning period is shortened, so that an effect is obtained that the other period of one subfield, that is, the time allocated to reset and maintenance becomes longer.

【0053】[第2の実施形態]図15は本発明による
駆動方法を実現するための駆動回路例である。プラズマ
ディスプレイパネル28の水平方向の端部に走査電極、
維持電極の取り出し部があり、この接続部に駆動回路2
1,22が接続される。走査電極側の駆動回路21,2
2は走査電極1本ずつに走査パルスを出力させるための
走査ドライバ1,2、パルスPse-sを出力させるための
プライミングドライバ24、維持パルスを出力するため
の維持ドライバ23から構成される。走査ドライバ2
1,22は、奇数ライン、偶数ライン毎に独立したIC
とし、2つのICに独立したクロック信号、ブランク信
号を入力させることで、時間的に重なりのある走査パル
スを出力する。
[Second Embodiment] FIG. 15 shows an example of a driving circuit for realizing the driving method according to the present invention. A scanning electrode at a horizontal end of the plasma display panel 28;
There is a take-out part of the sustain electrode, and a drive circuit 2
1 and 22 are connected. Drive circuits 21 and 22 on the scanning electrode side
Reference numeral 2 includes scan drivers 1 and 2 for outputting a scan pulse to each scan electrode, a priming driver 24 for outputting a pulse Pse-s, and a sustain driver 23 for outputting a sustain pulse. Scan driver 2
1 and 22 are independent ICs for odd and even lines
By inputting an independent clock signal and a blank signal to the two ICs, time-wise overlapping scan pulses are output.

【0054】一方、維持電極側の駆動回路は、維持電極
全体に消去パルスを印加するための消去ドライバ26、
維持パルスを印加するための維持ドライバ23,27か
ら構成されている。プラズマディスプレイパネル28の
垂直方向の端部にはデータ電極の取り出し部があり、デ
ータ電極側の駆動回路は発光させるセルを選択するデー
タパルスを出力するためのデータドライバ25から構成
される。
On the other hand, the drive circuit on the sustain electrode side includes an erase driver 26 for applying an erase pulse to the entire sustain electrode,
It is composed of sustain drivers 23 and 27 for applying a sustain pulse. At the end of the plasma display panel 28 in the vertical direction, there is a data electrode take-out portion, and the drive circuit on the data electrode side includes a data driver 25 for outputting a data pulse for selecting a cell to emit light.

【0055】データドライバ25の出力を制御するため
のデータドライバは、例えば図16に示すように、基準
クロック信号に応じてデータをレジストするシフトレジ
スタ31、奇数ライン書き込み用、偶数ライン書き込み
用に設けられ、シフトレジスタの内容のドライバへの転
送を制御するためのラッチ32,33及びその内容をリ
セットするリセット、ラッチ32,33からの信号を高
圧ドライバをコントロールできるだけの電圧レベルに変
換するレベルシフト回路36,37、高圧の出力をオン
・オフするためのドライバ38,39で構成される。
A data driver for controlling the output of the data driver 25 is provided, for example, as shown in FIG. 16, for a shift register 31 for registering data in accordance with a reference clock signal, and for writing odd lines and writing even lines. Latches 32 and 33 for controlling the transfer of the contents of the shift register to the driver, a reset for resetting the contents thereof, and a level shift circuit for converting a signal from the latches 32 and 33 to a voltage level capable of controlling the high voltage driver. 36 and 37, and drivers 38 and 39 for turning on and off the high voltage output.

【0056】図17に走査パルスPscと奇数・偶数それ
ぞれのラッチ32,33及びリセットに入力される信号
との時間的関係を示す。ラッチ32,33は立ち上がり
でシフトレジスタ31の内容をドライバに転送し、立ち
下がると転送した内容をリセット信号が入力されるまで
保持する機能を持つ。それぞれのラッチは奇数、偶数の
走査パルスの立ち下がりと同期し、リセットは立ち上が
りと同期している。このような信号を入力することによ
り、それぞれの走査パルスのタイミングに同期したデー
タパルスを出力することができる。
FIG. 17 shows the time relationship between the scan pulse Psc and the signals input to the odd and even latches 32 and 33 and the reset. The latches 32 and 33 have the function of transferring the contents of the shift register 31 to the driver at the rising edge and holding the transferred contents until the reset signal is input at the falling edge. Each latch is synchronized with the falling edge of the odd and even scan pulses, and the reset is synchronized with the rising edge. By inputting such a signal, a data pulse synchronized with the timing of each scanning pulse can be output.

【0057】上記各実施形態で、上述した図18の走査
パルス形状において、n番目走査ラインの走査パルス立
ち下がり時刻tn,1、立ち上がり時刻tn,2として、tn,
2=tn+1,1であるが、図2の本発明の走査パルスでは、
tn,2がtn+1,1よりも遅いタイミングになるため、その
時間差tdだけパルス幅が大きいことが特徴の一つとし
て挙げられる。
In each of the above embodiments, in the scan pulse shape of FIG. 18 described above, the scan pulse fall time tn, 1 and the rise time tn, 2 of the nth scan line are tn,
2 = tn + 1,1, but in the scan pulse of the present invention in FIG.
Since the timing of tn, 2 is later than the timing of tn + 1,1, one of the features is that the pulse width is large by the time difference td.

【0058】また、図8に示すように、上記実施形態1
の期間2、すなわち走査期間において、走査パルスを従
来通りにし、走査パルスを重ねた分、次の走査パルスの
印加するタイミングを早めることで、全ラインを走査す
るのに必要な時間が、{(td)×(走査ライン数−
1)}分短くなり、短くなった分、期間3すなわち維持
期間を、図7の駆動よりも長くすることができる。ま
た、第2の実施形態においては、長くなった維持期間に
維持パルス数を増やすことで、輝度が向上する。
Further, as shown in FIG.
In the period 2, that is, the scanning period, the scan pulse is made conventional, and the application timing of the next scan pulse is advanced by the amount of the overlap of the scan pulse, so that the time required to scan all the lines becomes {( td) × (number of scanning lines−
1) The period 3 or the sustain period can be made longer than that of the drive shown in FIG. In the second embodiment, the luminance is improved by increasing the number of sustain pulses during the longer sustain period.

【0059】また、図9に示すように、第1の実施形態
の期間2である走査期間を変化させずに、走査パルスを
重ねた分だけ時間を短縮することにより、余った時間
{(td)×(走査ライン数−1)}に走査線数を増や
すこともでき、従来と同じ時間で、より多くのラインを
走査することができる。このことにより高解像度を得る
ことができる。
Further, as shown in FIG. 9, the remaining time {(td) is reduced by shortening the time by the overlap of the scanning pulse without changing the scanning period which is the period 2 of the first embodiment. ) × (number of scanning lines−1)}, the number of scanning lines can be increased, and more lines can be scanned in the same time as in the related art. Thereby, high resolution can be obtained.

【0060】また、図10に示すように、図1のリセッ
ト期間のPpe-sパルスを印加せず、維持電極側に走査電
極波形Ppr−sに対応して、負電圧のプライミングパ
ルスを印加した後、電荷調整パルスPpe-cのみ印加し、
Ppr-s、Ppr-cパルスによって生じた壁電荷を消去せず
に、走査パルスPw-sとデータパルスPdによって選択的
に消去し、消去されないセルのみを発光させる消去選択
型駆動において、上記実施形態を適用することで、同様
の効果が得られる。
Further, as shown in FIG. 10, the Ppe-s pulse in the reset period shown in FIG. 1 was not applied, and a priming pulse of a negative voltage was applied to the sustain electrode in accordance with the scan electrode waveform Ppr-s. After that, only the charge adjustment pulse Ppe-c is applied,
In the erasure selection type driving in which the wall charges generated by the Ppr-s and Ppr-c pulses are not erased but are selectively erased by the scanning pulse Pw-s and the data pulse Pd and only the cells which are not erased emit light. A similar effect can be obtained by applying the form.

【0061】[0061]

【発明の効果】このように、本発明によれば、走査パル
スの印加時間を重ねることで、実効的な走査パルスの幅
を広げることができる。これにより走査パルス期間内で
の書き込み放電の発生する確率が高くなり、表示のちら
つきの原因である書き込み放電の失敗が減少する。
As described above, according to the present invention, the width of the effective scanning pulse can be increased by overlapping the application time of the scanning pulse. As a result, the probability of the occurrence of the write discharge within the scan pulse period increases, and the failure of the write discharge, which causes display flicker, decreases.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の走査電極と、維持電極、データ電極に
印加される電圧波形図である。
FIG. 1 is a diagram showing voltage waveforms applied to scan electrodes, sustain electrodes, and data electrodes of the present invention.

【図2】本発明の走査電極に印加される期間2の電圧波
形図である。
FIG. 2 is a voltage waveform diagram in a period 2 applied to a scan electrode of the present invention.

【図3】本発明の走査電極に印加される期間2の電圧波
形図である。
FIG. 3 is a voltage waveform diagram of a period 2 applied to a scan electrode of the present invention.

【図4】本発明の走査電極波形に対するデータ電極の波
形による表示例図である。
FIG. 4 is a diagram showing a display example of a data electrode waveform with respect to a scan electrode waveform according to the present invention.

【図5】本発明の走査電極波形に対する放電発光波形の
関係図である。
FIG. 5 is a diagram showing a relationship between a discharge light emission waveform and a scan electrode waveform according to the present invention.

【図6】本発明に適用される動作説明のための走査パル
ス印加からの時間と放電残り確率との関係グラフであ
る。
FIG. 6 is a graph illustrating the relationship between the time from application of a scanning pulse and the remaining discharge probability for explaining the operation applied to the present invention.

【図7】本発明のプラズマディスプレイパネルの1フィ
ールドのタイミングチャートである。
FIG. 7 is a timing chart of one field of the plasma display panel of the present invention.

【図8】本発明のプラズマディスプレイパネルの1フィ
ールドのタイミングチャートである。
FIG. 8 is a timing chart of one field of the plasma display panel of the present invention.

【図9】本発明の走査電極に印加される期間2の電圧波
形図である。
FIG. 9 is a voltage waveform diagram of a period 2 applied to the scan electrode of the present invention.

【図10】本発明の走査・維持・データ電極に印加され
る期間2の電圧波形図である。
FIG. 10 is a voltage waveform diagram of a period 2 applied to the scan / sustain / data electrode of the present invention.

【図11】本発明のプラズマディスプレイパネルの1画
素の外観図である。
FIG. 11 is an external view of one pixel of the plasma display panel of the present invention.

【図12】本発明のプラズマディスプレイパネルの走査
・維持・データ電極の概念回路図である。
FIG. 12 is a conceptual circuit diagram of scanning / sustaining / data electrodes of the plasma display panel of the present invention.

【図13】本発明のプラズマディスプレイパネルの走査
信号の生成回路図である。
FIG. 13 is a circuit diagram for generating a scanning signal of the plasma display panel of the present invention.

【図14】本発明のプラズマディスプレイパネルの走査
生成回路のタイミング図である。
FIG. 14 is a timing chart of the scan generation circuit of the plasma display panel of the present invention.

【図15】本発明のプラズマディスプレイパネルの走査
・維持・データ電極の概念回路図である。
FIG. 15 is a conceptual circuit diagram of scanning / sustaining / data electrodes of the plasma display panel of the present invention.

【図16】本発明のプラズマディスプレイパネルのデー
タ電極ドライバの概念回路図である。
FIG. 16 is a conceptual circuit diagram of a data electrode driver of the plasma display panel of the present invention.

【図17】本発明のプラズマディスプレイパネルのデー
タ電極ドライバの動作を説明するタイミングチャートで
ある。
FIG. 17 is a timing chart illustrating the operation of the data electrode driver of the plasma display panel of the present invention.

【図18】従来例の走査電極と、維持電極、データ電極
に印加される電圧波形図である。
FIG. 18 is a diagram showing voltage waveforms applied to a conventional scanning electrode, sustaining electrode, and data electrode.

【符号の説明】[Explanation of symbols]

1 絶縁基板 2 絶縁基板 3 走査電極 4 維持電極 5 トレース電極 6 トレース電極 7 データ電極 8 放電ガス空間 9 隔壁 10 可視光 11 蛍光体 12 誘電体 13 保護層 14 誘電体 21,22 走査ドライバ 23 維持ドライバ 24 プライミングドライバ 25 データドライバ 26 消去ドライバ 27 維持ドライバ 31 シフトレジスタ 32 Oddラッチ 33 Evenラッチ 34,35 OR回路 36,37 データドライバ DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 Insulating substrate 3 Scan electrode 4 Sustain electrode 5 Trace electrode 6 Trace electrode 7 Data electrode 8 Discharge gas space 9 Partition 10 Visible light 11 Phosphor 12 Dielectric 13 Protective layer 14 Dielectric 21, 22 Scan driver 23 Sustain driver 24 Priming Driver 25 Data Driver 26 Erase Driver 27 Sustain Driver 31 Shift Register 32 Odd Latch 33 Even Latch 34,35 OR Circuit 36,37 Data Driver

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 走査電極と維持電極とデータ電極とを備
えたAC型プラズマディスプレイの駆動方法において、
表示するセルを選択するための走査期間の前記走査電極
側に印加される負極性の走査パルスと、前記データ電極
に印加される正極性データパルスとの、あるタイミング
で印加される前記各パルスと次のタイミングで印加され
る前記各パルスが放電の形成遅れ時間以内でそれぞれ時
間的に重なることを特徴とするAC型プラズマディスプ
レイの駆動方法。
1. A method of driving an AC type plasma display including a scan electrode, a sustain electrode, and a data electrode,
A negative scan pulse applied to the scan electrode side during a scan period for selecting a cell to be displayed; and a positive data pulse applied to the data electrode, and the respective pulses applied at a certain timing. A method for driving an AC plasma display, wherein the pulses applied at the following timings overlap each other within a discharge formation delay time.
【請求項2】 走査電極と維持電極とデータ電極とを備
えて2次元領域のプラズマディスプレイパネルを駆動す
るAC型プラズマディスプレイの駆動方法において、表
示するセルのリセット期間と、放電開始する走査期間
と、放電を維持する維持期間とのステップを繰り返す場
合に、前記表示するセルを選択するための走査期間に前
記走査電極側に印加される負極性の走査パルスが、次の
タイミングで走査される前記負極性の走査パルスとが時
間的に重なることを特徴とするAC型プラズマディスプ
レイの駆動方法。
2. A method for driving an AC type plasma display including a scan electrode, a sustain electrode and a data electrode for driving a plasma display panel in a two-dimensional area, wherein a reset period of a cell to be displayed and a scan period for starting discharge. In the case where the step of maintaining a discharge is repeated, a negative scan pulse applied to the scan electrode during a scan period for selecting the cell to be displayed is scanned at the next timing. A method for driving an AC plasma display, wherein a negative scan pulse overlaps with time.
【請求項3】 請求項2に記載のAC型プラズマディス
プレイの駆動方法において、前記走査電極に印加される
前記走査パルスは、前記走査期間内で負パルスの走査ベ
ースパルスに加えて前記走査パルスを印加し、前記デー
タ電極に正極性のデータパルスが印加されることを特徴
とするAC型プラズマディスプレイの駆動方法。
3. The method of driving an AC type plasma display according to claim 2, wherein the scan pulse applied to the scan electrode includes the scan pulse in addition to a scan base pulse of a negative pulse within the scan period. Applying a positive data pulse to the data electrode.
【請求項4】 請求項2に記載のAC型プラズマディス
プレイの駆動方法において、前記リセット期間には前記
走査電極に負の鋸歯状波パルスと、正極性の正パルス
と、負の鋸歯状波パルスを順次印加し、前記維持期間に
は前記走査電極と前記維持電極にサブフィールドに応じ
たパルス数のパルスを相互に逆極性で印加することを特
徴とするAC型プラズマディスプレイの駆動方法。
4. The method of driving an AC plasma display according to claim 2, wherein a negative sawtooth pulse, a positive positive pulse, and a negative sawtooth pulse are applied to the scan electrode during the reset period. Are sequentially applied, and in the sustain period, pulses of a pulse number corresponding to a subfield are applied to the scan electrode and the sustain electrode in mutually opposite polarities.
【請求項5】 請求項1乃至4のいずれか1項に記載の
AC型プラズマディスプレイの駆動方法を用いたAC型
プラズマディスプレイ。
5. An AC-type plasma display using the method for driving an AC-type plasma display according to claim 1. Description:
【請求項6】 走査電極と維持電極とデータ電極とを備
えたAC型プラズマディスプレイの駆動装置において、
表示するセルのリセット期間と、放電開始する走査期間
と、放電を維持する維持期間とのステップを繰り返す場
合に、前記表示するセルを選択するための走査期間に前
記走査電極側に印加される負極性の走査パルスが、次の
タイミングで走査される前記負極性の走査パルスとが時
間的に重なる走査電極パルス生成手段と、前記データ電
極に印加される正極性のデータパルスを生成するデータ
パルス生成手段とを備え、前記走査電極パルス生成手段
はあるタイミングで印加される前記走査パルスとその次
のタイミングで印加される前記走査パルスが放電の形成
遅れ時間以内で時間的に重なる走査パルスを発生するこ
とを特徴とするAC型プラズマディスプレイの駆動装
置。
6. A driving apparatus for an AC plasma display comprising a scanning electrode, a sustain electrode and a data electrode,
A negative electrode applied to the scan electrode during a scan period for selecting the cell to be displayed when steps of a reset period of a cell to be displayed, a scan period for starting discharge, and a sustain period for maintaining discharge are repeated. Electrode pulse generating means in which a negative scan pulse is temporally overlapped with the negative scan pulse scanned at the next timing, and a data pulse generator for generating a positive data pulse applied to the data electrode And the scanning electrode pulse generating means generates a scanning pulse in which the scanning pulse applied at a certain timing and the scanning pulse applied at the next timing are temporally overlapped within a discharge formation delay time. A driving device for an AC type plasma display, comprising:
【請求項7】 請求項6に記載のAC型プラズマディス
プレイの駆動装置において、前記リセット期間に、前記
走査電極パルス生成手段は、前記走査電極に負の鋸歯状
波パルスと、正極性の正パルスと、負の鋸歯状波パルス
とを順次生成し、前記維持期間には前記走査電極と前記
維持電極にサブフィールドに応じたパルス数のパルスを
相互に逆極性で印加することを特徴とするAC型プラズ
マディスプレイの駆動装置。
7. The driving apparatus for an AC type plasma display according to claim 6, wherein during the reset period, the scan electrode pulse generating means applies a negative sawtooth pulse to the scan electrode and a positive pulse to the scan electrode. And a negative sawtooth wave pulse are sequentially generated, and in the sustain period, pulses of the number of pulses corresponding to sub-fields are applied to the scan electrode and the sustain electrode in opposite polarities. Drive device for plasma display.
JP22297499A 1999-08-05 1999-08-05 Method and apparatus for driving AC plasma display Expired - Fee Related JP3539291B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22297499A JP3539291B2 (en) 1999-08-05 1999-08-05 Method and apparatus for driving AC plasma display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22297499A JP3539291B2 (en) 1999-08-05 1999-08-05 Method and apparatus for driving AC plasma display

Publications (2)

Publication Number Publication Date
JP2001051649A true JP2001051649A (en) 2001-02-23
JP3539291B2 JP3539291B2 (en) 2004-07-07

Family

ID=16790818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22297499A Expired - Fee Related JP3539291B2 (en) 1999-08-05 1999-08-05 Method and apparatus for driving AC plasma display

Country Status (1)

Country Link
JP (1) JP3539291B2 (en)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001249641A (en) * 2000-01-13 2001-09-14 Lg Electronics Inc Driving method and device for plasma display panel
JP2003043984A (en) * 2001-07-27 2003-02-14 Nec Kansai Ltd Display panel driving device
KR20030041469A (en) * 2001-11-20 2003-05-27 엘지전자 주식회사 Method and Apparatus Driving For Scanning Of Plasma Display Panel
KR100426189B1 (en) * 2001-08-08 2004-04-06 엘지전자 주식회사 Driving method for scanning of plasma display panel and apparatus thereof
JP2005037787A (en) * 2003-07-17 2005-02-10 Nec Plasma Display Corp Driving method of ac type plasma display panel
KR100470792B1 (en) * 2002-12-11 2005-03-10 재단법인서울대학교산학협력재단 Driving method for decreasing address period in plasma display panel
KR100508550B1 (en) * 2002-12-04 2005-08-22 경북대학교 산학협력단 Method for driving plasma display panel using asymmetric variable-width scan waveform
JP2005266708A (en) * 2004-03-22 2005-09-29 Pioneer Electronic Corp Driving method for display panel
JP2006171330A (en) * 2004-12-15 2006-06-29 Fujitsu Hitachi Plasma Display Ltd Plasma display apparatus and driving method thereof
EP1688906A2 (en) 2004-11-19 2006-08-09 LG Electronics, Inc. Plasma display apparatus and driving method of the same
US7123218B2 (en) 2002-06-26 2006-10-17 Hitachi, Ltd. Method for driving plasma display panel
KR100667551B1 (en) * 2005-07-01 2007-01-12 엘지전자 주식회사 Apparatus and method of driving plasma display panel
JP2007078946A (en) * 2005-09-13 2007-03-29 Matsushita Electric Ind Co Ltd Driving method for plasma display panel
KR100705285B1 (en) * 2005-08-12 2007-04-10 엘지전자 주식회사 Plasma Display Apparatus and Driving Method Thereof
KR100801782B1 (en) 2005-04-26 2008-02-11 캐논 가부시끼가이샤 Scanning circuit, scanning device, image display apparatus and television apparatus
US7639214B2 (en) 2004-11-19 2009-12-29 Lg Electronics Inc. Plasma display apparatus and driving method thereof
JP2010191477A (en) * 2010-06-10 2010-09-02 Hitachi Plasma Display Ltd Plasma display device and driving method thereof
US7821477B2 (en) 2004-11-19 2010-10-26 Lg Electronics Inc. Plasma display apparatus and driving method thereof

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001249641A (en) * 2000-01-13 2001-09-14 Lg Electronics Inc Driving method and device for plasma display panel
JP2003043984A (en) * 2001-07-27 2003-02-14 Nec Kansai Ltd Display panel driving device
KR100426189B1 (en) * 2001-08-08 2004-04-06 엘지전자 주식회사 Driving method for scanning of plasma display panel and apparatus thereof
KR20030041469A (en) * 2001-11-20 2003-05-27 엘지전자 주식회사 Method and Apparatus Driving For Scanning Of Plasma Display Panel
KR100918357B1 (en) * 2002-06-26 2009-09-22 가부시키가이샤 히타치세이사쿠쇼 Driving method of plasma display panel
US7123218B2 (en) 2002-06-26 2006-10-17 Hitachi, Ltd. Method for driving plasma display panel
KR100508550B1 (en) * 2002-12-04 2005-08-22 경북대학교 산학협력단 Method for driving plasma display panel using asymmetric variable-width scan waveform
KR100470792B1 (en) * 2002-12-11 2005-03-10 재단법인서울대학교산학협력재단 Driving method for decreasing address period in plasma display panel
JP2005037787A (en) * 2003-07-17 2005-02-10 Nec Plasma Display Corp Driving method of ac type plasma display panel
JP4694113B2 (en) * 2003-07-17 2011-06-08 パナソニック株式会社 Driving method of AC type plasma display panel
JP2005266708A (en) * 2004-03-22 2005-09-29 Pioneer Electronic Corp Driving method for display panel
EP1688906A3 (en) * 2004-11-19 2007-03-14 LG Electronics, Inc. Plasma display apparatus and driving method of the same
US7583241B2 (en) 2004-11-19 2009-09-01 Lg Electronics Inc. Plasma display apparatus and driving method of the same
EP1688906A2 (en) 2004-11-19 2006-08-09 LG Electronics, Inc. Plasma display apparatus and driving method of the same
US7639214B2 (en) 2004-11-19 2009-12-29 Lg Electronics Inc. Plasma display apparatus and driving method thereof
US7821477B2 (en) 2004-11-19 2010-10-26 Lg Electronics Inc. Plasma display apparatus and driving method thereof
JP4652797B2 (en) * 2004-12-15 2011-03-16 日立プラズマディスプレイ株式会社 Plasma display device and driving method thereof
JP2006171330A (en) * 2004-12-15 2006-06-29 Fujitsu Hitachi Plasma Display Ltd Plasma display apparatus and driving method thereof
KR100801782B1 (en) 2005-04-26 2008-02-11 캐논 가부시끼가이샤 Scanning circuit, scanning device, image display apparatus and television apparatus
KR100667551B1 (en) * 2005-07-01 2007-01-12 엘지전자 주식회사 Apparatus and method of driving plasma display panel
KR100705285B1 (en) * 2005-08-12 2007-04-10 엘지전자 주식회사 Plasma Display Apparatus and Driving Method Thereof
JP2007078946A (en) * 2005-09-13 2007-03-29 Matsushita Electric Ind Co Ltd Driving method for plasma display panel
JP2010191477A (en) * 2010-06-10 2010-09-02 Hitachi Plasma Display Ltd Plasma display device and driving method thereof
JP4653250B2 (en) * 2010-06-10 2011-03-16 日立プラズマディスプレイ株式会社 Plasma display device and driving method thereof

Also Published As

Publication number Publication date
JP3539291B2 (en) 2004-07-07

Similar Documents

Publication Publication Date Title
JP3259253B2 (en) Gray scale driving method and gray scale driving apparatus for flat display device
JP3539291B2 (en) Method and apparatus for driving AC plasma display
JP4636901B2 (en) Plasma display apparatus and driving method thereof
US6507327B1 (en) Continuous illumination plasma display panel
JPH1195721A (en) Plasma display panel drive method
US7511685B2 (en) Method and apparatus for driving plasma display panel
JP2001255848A (en) Method and device for driving ac type pdp
JP2006350330A (en) Plasma display apparatus and method of driving same
JP2004191530A (en) Plasma display panel driving method
JP2756053B2 (en) AC Drive Type Plasma Display Panel Driving Method
JP2001272946A (en) Ac type plasma display panel and its driving method
JP3708754B2 (en) Driving device for plasma display panel
JP3231569B2 (en) Driving method and driving apparatus for plasma display panel
JP3524323B2 (en) Driving device for plasma display panel
KR100639540B1 (en) Plasma display panel driving method, plasma display panel driver circuit, and plasma display device
TW200304109A (en) Driving method and plasma display apparatus of plasma display panel
US7710372B2 (en) PDP data driver, PDP driving method, plasma display device, and control method for the same
JP2720943B2 (en) Gray scale driving method for flat display device
JPH0922272A (en) Memory driving method for dc type gas discharge panel
JP4914576B2 (en) Plasma display device and driving method used for the plasma display device
JPH10214057A (en) Driving method for plasma display panel
JP2001134232A (en) Plasma display panel and driving method thereof
JPH11265163A (en) Driving method for ac type pdp
JP2004061702A (en) Plasma display device
JP2002351397A (en) Driving device for plasma display device

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040315

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090402

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100402

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100402

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20100402

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110402

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20120402

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees