JP2005032975A - Semiconductor device and method of measuring same - Google Patents
Semiconductor device and method of measuring same Download PDFInfo
- Publication number
- JP2005032975A JP2005032975A JP2003196296A JP2003196296A JP2005032975A JP 2005032975 A JP2005032975 A JP 2005032975A JP 2003196296 A JP2003196296 A JP 2003196296A JP 2003196296 A JP2003196296 A JP 2003196296A JP 2005032975 A JP2005032975 A JP 2005032975A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- pad
- pad portion
- semiconductor
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は種々の電子機器等に使用して好適な半導体装置、及びその測定方法に関する。
【0002】
【従来の技術】
従来の半導体装置、及びその測定方法の図面を説明すると、図5は従来の半導体装置の平面図、図6は従来の半導体装置に係る要部の拡大平面図、図7は従来の半導体装置の測定方法を説明するための説明図である。
【0003】
次に、従来の半導体装置の構成を図5,図6に基づいて説明すると、ウエハーからなる平板状の半導体基板51は、複数個の半導体チップ52と、この半導体チップ52を有し、マトリックス状に配設された複数個のチップ領域53と、このチップ領域53間に設けられ、個々の半導体チップ52を形成するためのスクライブ領域54と、このスクライブ領域54に格子状に形成された導電体55を有する。(例えば、特許文献1参照)
【0004】
そして、従来の半導体装置は、スクライブ領域54に導電体55を設けると共に、この半導体55を接地することによって、製造時における半導体チップ52に対する静電破壊を防止するようにしたものである。
【0005】
また、従来の半導体装置の個々の半導体チップ52は、図6に示すように、半導体基板51に設けられた導電体55の形成面と同一側において形成された複数個のパッド部Pを有する。
【0006】
この複数個のパッド部Pは、回路基板(図示せず)に接続される複数個の接地用の第1のパッド部Paと、回路基板(図示せず)に接続不要、或いは接続されない複数個の接地用の第2のパッド部Pbと、回路基板(図示せず)に接続され、第2のパッド部Pbと隣り合わせに配置された高周波用の第3のパッド部Pcと、回路基板(図示せず)に接続されるそれ以外の複数個の第4のパッド部Pdを有する。
【0007】
このような構成を有する従来の半導体装置は、半導体基板51がスクライブ領域54に沿って切断されることによって、互いに分離された個々の半導体チップ52が製造され、この分離された半導体チップ52が電子機器の回路基板に搭載されるようになっている。
【0008】
次に、従来の半導体装置の測定方法を図7に基づいて説明すると、先ず、パッド部P、及び導電体55を上方にした状態で、半導体基板51がテーブル(支持台)(図示せず)上に支持される。
【0009】
次に、測定装置(図示せず)に接続されたプローブ56には、2個のピン状の接触部56a、56bが設けられ、このプローブ56が矢印A方向に移動されて、プローブ56を半導体基板51上に移動し、一方の接触部56aを第3のパッド部Pcに接触させると共に、他方の接触部56bを第2のパッド部Pbに接触させて、高周波の電気的特性を測定するようになっている。
【0010】
また、プローブ56の接触部56a、56bが隣り合う第4のパッド部Pd間に接触させ、この状態で測定すると、低周波等の電気的特性が測定できるようになっている。
【0011】
即ち、従来の半導体装置、及びその測定方法においては、接地用の第1のパッド部Paの他に、高周波用の第3のパッド部Pcに隣り合う接地用の第2のパッド部Pbを必要とし、従って、半導体装置が大型になるばかりか、余分な接地用の第2のパッド部Pbを形成せねばならず、半導体装置の製造がコスト高になるものである。
【0012】
【特許文献1】
特開平5−109641号公報
【0013】
【発明が解決しようとする課題】
従来の半導体装置、及びその測定方法においては、接地用の第1のパッド部Paの他に、高周波用の第3のパッド部Pcに隣り合う接地用の第2のパッド部Pbを必要とし、従って、半導体装置が大型になるばかりか、余分な接地用の第2のパッド部Pbを形成せねばならず、半導体装置の製造がコスト高になるという問題がある。
【0014】
そこで、本発明は小型で、安価な半導体装置、及びその測定方法を提供することを目的とする。
【0015】
【課題を解決するための手段】
上記課題を解決するための第1の解決手段として、半導体チップを有したチップ領域が複数個配設された半導体基板と、前記チップ領域間に設けられたスクライブ領域と、このスクライブ領域に設けられた導電体とを備え、前記半導体チップは、前記半導体基板に設けられた前記導電体の形成面と同一側において、少なくとも接地用の第1のパッド部と、高周波用の第2のパッド部を有し、前記第1のパッド部が前記導電体に電気的に接続された構成とした。
【0016】
また、第2の解決手段として、前記チップ領域がマトリックス状に配設された構成とした。
また、第3の解決手段として、前記第1のパッド部が前記第2のパッド部の隣部から離れた位置に設けられた構成とした。
【0017】
また、第4の解決手段として、半導体装置と、少なくとも2個の接触部を有したプローブとを備え、前記導電体が接地された状態で、前記接触部の一方を前記導電体に接触すると共に、前記接触部の他方を前記第2のパッド部に接触させるようにした測定方法とした。
【0018】
【発明の実施の形態】
本発明の半導体装置、及びその測定方法の図面を説明すると、図1は本発明の半導体装置の平面図、図2は本発明の半導体装置に係る要部の拡大平面図、図3は本発明の半導体装置の測定方法の第1実施例を示し、測定方法を説明するための説明図、図4は本発明の半導体装置の測定方法の第2実施例を示し、測定方法を説明するための説明図である。
【0019】
次に、本発明の半導体装置の構成を図1,図2に基づいて説明すると、ウエハーからなる平板状の半導体基板1は、複数個の半導体チップ2と、この半導体チップ2を有し、マトリックス状に配設された複数個のチップ領域3と、このチップ領域3間に設けられ、個々の半導体チップ2を形成するためのスクライブ領域4と、このスクライブ領域4に格子状に形成された導電体5を有する。
【0020】
また、半導体チップ2は、回路基板(図示せず)に接続される複数個の接地用の第1のパッド部2aと、回路基板(図示せず)に接続され、第1のパッド部2aから離れた位置(隣り合わせでない位置)に配置された高周波用の第2のパッド部2bと、回路基板(図示せず)に接続されるそれ以外の複数個の第3のパッド部2cを有する。
【0021】
また、第1,第2,第3のパッド部2a、2b、2cは、図2に示すように、半導体基板1に設けられた導電体5の形成面と同一側において形成され、第1のパッド部2aは、導電体5と電気的に接続されて、導電体5を介して接地可能となっている。
【0022】
そして、本発明の半導体装置は、スクライブ領域4に導電体5を設けると共に、この半導体5を接地することによって、製造時における半導体チップ2に対する静電破壊を防止するようになっている。
【0023】
このような構成を有する本発明の半導体装置は、半導体基板1がスクライブ領域4に沿って切断されることによって、互いに分離された個々の半導体チップ2が製造され、この分離された半導体チップ2が電子機器の回路基板に搭載されるようになっている。
【0024】
次に、本発明の半導体装置の測定方法の第1実施例を図3に基づいて説明すると、先ず、第1,第2,第3のパッド部2a、2b、2c、及び導電体5を上方にした状態で、半導体基板1がテーブル(支持台)(図示せず)上に支持されると共に、導電体5を接地した状態にする。
【0025】
次に、測定装置(図示せず)に接続されたプローブ6には、異なる長さを有し、矢印A方向に対して前後に配置された2個のピン状の接触部6a、6bが設けられ、このプローブ6が矢印A方向に移動されて、プローブ6が半導体基板1上に移動し、一方の長い接触部6aを第2のパッド部2bに接触させると共に、他方の短い接触部6bを導電体5に接触させる。
【0026】
すると、接触部6bは、導電体5を介して接地用の第1のパッド部2aに導通すると共に、接地状態にある導電体5を介して接触部6bが接地された状態となって、高周波の電気的特性を測定するようになっている。
【0027】
また、プローブ6の接触部6a、6bが隣り合う第3のパッド部2c間に接触させ、この状態で測定すると、低周波等の電気的特性が測定できるようになっている。
【0028】
即ち、本発明の半導体装置、及びその測定方法においては、接地用の導電体5を設けるだけで良く、従来のように、高周波用の第3のパッド部Pcに隣り合う接地用の第2のパッド部Pbを必要とするものに比して、半導体装置を小型化できるばかりか、半導体装置の製造が安価になるものである。
【0029】
また、本発明は、接地用の第1のパッド部2aがパッド部配列中のいかなる位置おいても、容易に導電体5に接続できて、且つ、容易に高周波の電気的特性を測定することができる。
【0030】
また、図4は本発明の半導体装置の測定方法の第2実施例を示し、この第2実施例は、前記第1実施例と接触部6a、6bの構成を異にするが、その他の構成は、前記第1実施例と同様であり、同一部品に同一番号を付し、ここではその説明を省略する。
【0031】
即ち、第2実施例におけるプローブ6は、接触部6a、6bが同じ長さで形成され、矢印A方向に対して前部に配置された接触部6aが第2のパッド部2bに接触すると共に、後部に位置する接触部6bが導電体5に接触するようにしたものである。
【0032】
なお、上記実施例では、半導体チップ2,及びチップ領域3がマトリックス状に配設されたもので説明したが、半導体チップ2,及びチップ領域3がマトリックス状以外の形状に配設されたものでも良いこと勿論である。
【0033】
【発明の効果】
本発明の半導体装置は、半導体チップを有したチップ領域が複数個配設された半導体基板と、チップ領域間に設けられたスクライブ領域と、このスクライブ領域に設けられた導電体とを備え、半導体チップは、半導体基板に設けられた導電体の形成面と同一側において、少なくとも接地用の第1のパッド部と、高周波用の第2のパッド部を有し、第1のパッド部が導電体に電気的に接続されたため、従来の第2のパッド部が不要となり、従って、小型で、安価な半導体装置を提供できる。
【0034】
また、チップ領域がマトリックス状に配設されたため、多数の半導体チップが同時に形成できて、生産性の良好なものが得られる。
【0035】
また、第1のパッド部が第2のパッド部の隣部から離れた位置に設けられたため、接地用の第1のパッド部がパッド部配列中のいかなる位置おいても、容易に導電体に接続できて、且つ、容易に高周波の電気的特性を測定することができる半導体装置を提供できる。
【0036】
また、半導体装置と、少なくとも2個の接触部を有したプローブとを備え、導電体が接地された状態で、接触部の一方を導電体に接触すると共に、接触部の他方を第2のパッド部に接触させるようにしたため、接地用の第1のパッド部がパッド部配列中のいかなる位置おいても、容易に導電体に接続できて、且つ、容易に高周波の電気的特性を測定することができる測定方法を提供できる。
【図面の簡単な説明】
【図1】本発明の半導体装置の平面図。
【図2】本発明の半導体装置に係る要部の拡大平面図。
【図3】本発明の半導体装置の測定方法の第1実施例を示し、測定方法を説明するための説明図。
【図4】本発明の半導体装置の測定方法の第2実施例を示し、測定方法を説明するための説明図。
【図5】従来の半導体装置の平面図。
【図6】従来の半導体装置に係る要部の拡大平面図。
【図7】従来の半導体装置の測定方法を説明するための説明図。
【符号の説明】
1 半導体基板
2 半導体チップ
2a 第1のパッド部
2b 第2のパッド部
2c 第3のパッド部
3 チップ領域
4 スクライブ領域
5 導電体
6 プローブ
6a 接触部
6b 接触部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device suitable for use in various electronic devices and a measuring method thereof.
[0002]
[Prior art]
FIG. 5 is a plan view of a conventional semiconductor device, FIG. 6 is an enlarged plan view of a main part of the conventional semiconductor device, and FIG. 7 is a diagram of the conventional semiconductor device. It is explanatory drawing for demonstrating the measuring method.
[0003]
Next, the configuration of a conventional semiconductor device will be described with reference to FIGS. 5 and 6. A
[0004]
In the conventional semiconductor device, a
[0005]
Moreover, each
[0006]
The plurality of pad portions P include a plurality of grounding first pad portions Pa connected to a circuit board (not shown) and a plurality of pad parts P which are not required to be connected to the circuit board (not shown). The second pad portion Pb for grounding, the third pad portion Pc for high frequency connected to the circuit board (not shown) and arranged adjacent to the second pad portion Pb, and the circuit board (FIG. A plurality of fourth pad portions Pd other than that connected to (not shown).
[0007]
In the conventional semiconductor device having such a configuration, the
[0008]
Next, a conventional method for measuring a semiconductor device will be described with reference to FIG. 7. First, the
[0009]
Next, the
[0010]
Further, when the
[0011]
That is, in the conventional semiconductor device and the measuring method thereof, in addition to the first pad portion Pa for grounding, the second pad portion Pb for grounding adjacent to the third pad portion Pc for high frequency is necessary. Therefore, not only the semiconductor device becomes large, but also an extra second pad portion Pb for grounding has to be formed, which increases the manufacturing cost of the semiconductor device.
[0012]
[Patent Document 1]
JP-A-5-109641 [0013]
[Problems to be solved by the invention]
In the conventional semiconductor device and the measuring method thereof, in addition to the first pad portion Pa for grounding, the second pad portion Pb for grounding adjacent to the third pad portion Pc for high frequency is required. Accordingly, there is a problem that not only the semiconductor device becomes large, but also the extra second pad portion Pb for grounding has to be formed, and the manufacturing cost of the semiconductor device becomes high.
[0014]
Therefore, an object of the present invention is to provide a small and inexpensive semiconductor device and a measuring method thereof.
[0015]
[Means for Solving the Problems]
As a first means for solving the above problems, a semiconductor substrate having a plurality of chip regions each having a semiconductor chip, a scribe region provided between the chip regions, and a scribe region. The semiconductor chip has at least a first pad portion for grounding and a second pad portion for high frequency on the same side as the surface of the conductor provided on the semiconductor substrate. And the first pad portion is electrically connected to the conductor.
[0016]
As a second solution, the chip regions are arranged in a matrix.
As a third solution, the first pad portion is provided at a position away from the adjacent portion of the second pad portion.
[0017]
As a fourth solution, a semiconductor device and a probe having at least two contact portions are provided, and one of the contact portions is in contact with the conductor in a state where the conductor is grounded. The measurement method is such that the other of the contact portions is brought into contact with the second pad portion.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a plan view of a semiconductor device of the present invention, FIG. 2 is an enlarged plan view of a main part of the semiconductor device of the present invention, and FIG. 3 is a diagram of the present invention. FIG. 4 shows a first embodiment of the semiconductor device measurement method of the present invention, and is an explanatory diagram for explaining the measurement method. FIG. 4 shows a second embodiment of the semiconductor device measurement method of the present invention, for explaining the measurement method. It is explanatory drawing.
[0019]
Next, the configuration of the semiconductor device of the present invention will be described with reference to FIGS. 1 and 2. A
[0020]
The
[0021]
Further, as shown in FIG. 2, the first, second, and
[0022]
In the semiconductor device of the present invention, the
[0023]
In the semiconductor device of the present invention having such a configuration, the
[0024]
Next, a first embodiment of the semiconductor device measurement method of the present invention will be described with reference to FIG. 3. First, the first, second, and
[0025]
Next, the
[0026]
Then, the
[0027]
Further, when the
[0028]
That is, in the semiconductor device and the measuring method thereof according to the present invention, it is only necessary to provide the
[0029]
Further, according to the present invention, the
[0030]
FIG. 4 shows a second embodiment of the method for measuring a semiconductor device according to the present invention. This second embodiment differs from the first embodiment in the configuration of the
[0031]
That is, in the
[0032]
In the above embodiment, the
[0033]
【The invention's effect】
A semiconductor device according to the present invention includes a semiconductor substrate on which a plurality of chip regions each having a semiconductor chip are disposed, a scribe region provided between the chip regions, and a conductor provided in the scribe region. The chip has at least a first pad portion for grounding and a second pad portion for high frequency on the same side as a conductor forming surface provided on a semiconductor substrate, and the first pad portion is a conductor. Therefore, the conventional second pad portion is unnecessary, and thus a small and inexpensive semiconductor device can be provided.
[0034]
Further, since the chip regions are arranged in a matrix, a large number of semiconductor chips can be formed at the same time, and a product with good productivity can be obtained.
[0035]
In addition, since the first pad portion is provided at a position away from the adjacent portion of the second pad portion, the first pad portion for grounding can be easily formed into a conductor at any position in the pad portion array. A semiconductor device that can be connected and can easily measure high-frequency electrical characteristics can be provided.
[0036]
In addition, a semiconductor device and a probe having at least two contact portions are provided, and in a state where the conductor is grounded, one of the contact portions is in contact with the conductor, and the other of the contact portions is a second pad. Since the first pad portion for grounding can be easily connected to the conductor at any position in the pad portion arrangement, the high-frequency electrical characteristics can be easily measured. It is possible to provide a measurement method capable of
[Brief description of the drawings]
FIG. 1 is a plan view of a semiconductor device of the present invention.
FIG. 2 is an enlarged plan view of a main part according to the semiconductor device of the present invention.
FIG. 3 is an explanatory view for explaining the measurement method according to the first embodiment of the measurement method of the semiconductor device of the present invention.
FIG. 4 is an explanatory diagram for explaining a measuring method according to a second embodiment of the measuring method of the semiconductor device of the present invention.
FIG. 5 is a plan view of a conventional semiconductor device.
FIG. 6 is an enlarged plan view of a main part of a conventional semiconductor device.
FIG. 7 is an explanatory diagram for explaining a conventional method for measuring a semiconductor device.
[Explanation of symbols]
DESCRIPTION OF
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003196296A JP2005032975A (en) | 2003-07-14 | 2003-07-14 | Semiconductor device and method of measuring same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003196296A JP2005032975A (en) | 2003-07-14 | 2003-07-14 | Semiconductor device and method of measuring same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005032975A true JP2005032975A (en) | 2005-02-03 |
Family
ID=34206839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003196296A Withdrawn JP2005032975A (en) | 2003-07-14 | 2003-07-14 | Semiconductor device and method of measuring same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005032975A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012079062A (en) * | 2010-09-30 | 2012-04-19 | Toshiba Corp | Information processor |
-
2003
- 2003-07-14 JP JP2003196296A patent/JP2005032975A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012079062A (en) * | 2010-09-30 | 2012-04-19 | Toshiba Corp | Information processor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW200605253A (en) | Method of manufacturing semiconductor integrated circuit and probe card | |
KR100935854B1 (en) | Microelectronic assembly with impedance controlled wirebond and reference wirebond | |
TWM376016U (en) | Terminal | |
JP2005302917A5 (en) | ||
US20080048689A1 (en) | Wafer type probe card, method for fabricating the same, and semiconductor test apparatus having the same | |
JPH11265916A (en) | Structure for semiconductor wafer and producing method for semiconductor chip | |
JPH07111971B2 (en) | Method of manufacturing integrated circuit device | |
JP2009036745A5 (en) | ||
JP3927783B2 (en) | Semiconductor parts | |
JP2004085281A (en) | Probe test head structure of probe card | |
TWI224677B (en) | Probe card and method for manufacturing probe card | |
JP2005032975A (en) | Semiconductor device and method of measuring same | |
US7968984B2 (en) | Universal pad arrangement for surface mounted semiconductor devices | |
CN104183510B (en) | Method for manufacturing semiconductor device | |
CN216749899U (en) | IGBT layout structure with built-in adjustable grid resistor | |
JPS5954247A (en) | Electronic component parts | |
US10309987B2 (en) | Probe and probe card including the same | |
JP2000183216A (en) | Semiconductor device | |
US9824939B2 (en) | Semiconductor assembly and method to form the same | |
KR20170047777A (en) | Interface board and method of manufacturing the interface board | |
JP2004022907A (en) | Semiconductor device and its manufacturing method | |
JP2002190506A (en) | Probe card | |
JP2011163850A (en) | Probe card, apparatus for measuring electric characteristics of electronic device, and method for measuring electric characteristics of electronic device | |
JPH06230032A (en) | Probe base plate | |
JPH05166894A (en) | Semic0nductor integrated circuit and inspecting, probe card |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060303 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060804 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20071115 |