JP2005032018A - 遺伝的アルゴリズムを用いたマイクロプロセッサ - Google Patents
遺伝的アルゴリズムを用いたマイクロプロセッサ Download PDFInfo
- Publication number
- JP2005032018A JP2005032018A JP2003271180A JP2003271180A JP2005032018A JP 2005032018 A JP2005032018 A JP 2005032018A JP 2003271180 A JP2003271180 A JP 2003271180A JP 2003271180 A JP2003271180 A JP 2003271180A JP 2005032018 A JP2005032018 A JP 2005032018A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- genetic algorithm
- dynamic compiler
- instruction
- software
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/12—Computing arrangements based on biological models using genetic models
- G06N3/126—Evolutionary algorithms, e.g. genetic algorithms or genetic programming
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
- G06F8/44—Encoding
- G06F8/445—Exploiting fine grain parallelism, i.e. parallelism at instruction level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
- G06F8/44—Encoding
- G06F8/443—Optimisation
- G06F8/4434—Reducing the memory space required by the program code
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
- G06F8/44—Encoding
- G06F8/443—Optimisation
- G06F8/4441—Reducing the execution time required by the program code
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biophysics (AREA)
- Health & Medical Sciences (AREA)
- Bioinformatics & Computational Biology (AREA)
- Evolutionary Biology (AREA)
- Bioinformatics & Cheminformatics (AREA)
- Software Systems (AREA)
- General Physics & Mathematics (AREA)
- Genetics & Genomics (AREA)
- Biomedical Technology (AREA)
- Evolutionary Computation (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Computing Systems (AREA)
- Computational Linguistics (AREA)
- Data Mining & Analysis (AREA)
- Mathematical Physics (AREA)
- Artificial Intelligence (AREA)
- Physiology (AREA)
- Devices For Executing Special Programs (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Abstract
【解決手段】動的コンパイラを備えるVLIW型マイクロプロセッサに関するものであり、より効率的に命令の処理を行うことにより、マイクロプロセッサの演算性能を改善するものである。具体的には、動的コンパイラを備えるVLIW型マイクロプロセッサにおける命令の処理において、遺伝的アルゴリズム(GA)を用いることにより、動的コンパイラの実行に伴うオーバーヘッドの低減や、内部命令のスケジューリング後のオブジェクト・コードを格納するためのメモリ容量を抑えることを特徴とする。
【選択図】図1
Description
〔式1〕
演算性能=動作周波数×1サイクルに実行する命令の平均数
〔式2〕
1サイクルに実行する命令の平均数=1/(IPC+TCM×DCO)
前記ソフトウェア部分に動的コンパイラを含み、前記動的コンパイラの処理に遺伝的アルゴリズムを用いることを特徴とするマイクロプロセッサである。
前記ソフトウェア部分に含まれる動的コンパイラは、命令分岐予測、命令パスの選択、内部命令のスケジューリング、および最適化を含む複数の処理を行い、前記複数の処理のうち少なくとも1つに遺伝的アルゴリズムを用いることを特徴とするマイクロプロセッサである。
前記ソフトウェア部分に動的コンパイラ、遺伝的アルゴリズムエンジンを備えており、前記遺伝的アルゴリズムエンジンが、前記動的コンパイラの一部に含まれる場合も本発明の構成に含めることとする。
1.もとになるアルゴリズムをいくつか用意する。
2.個体ごとに適応度を計算する。
3.条件に合えば終了。合わなければ4へ進む。
4.優秀な個体の集団の中でランダムに選んだ個体の遺伝子の交叉を行う。
5.突然変異が起きるか判定を行い、それに従って突然変異を行う。
6.2へ戻る。
Claims (12)
- ハードウェア部分、およびソフトウェア部分を含むマイクロプロセッサにおいて、
前記ソフトウェア部分に遺伝的アルゴリズムを用いることを特徴とするマイクロプロセッサ。 - 請求項1において、
前記ソフトウェア部分に動的コンパイラを含み、前記動的コンパイラの処理に遺伝的アルゴリズムを用いることを特徴とするマイクロプロセッサ。 - 請求項1において、
前記ソフトウェア部分に含まれる動的コンパイラは、命令分岐予測、命令パスの選択、内部命令のスケジューリング、および最適化を含む複数の処理を行い、前記複数の処理のうち少なくとも1つに遺伝的アルゴリズムを用いることを特徴とするマイクロプロセッサ。 - 請求項1乃至請求項3のいずれか一において、
前記ソフトウェア部分に動的コンパイラ、遺伝的アルゴリズムエンジンを備えることを特徴とするマイクロプロセッサ。 - 請求項4において、
前記遺伝的アルゴリズムエンジンは、前記動的コンパイラの一部に含まれることを特徴とするマイクロプロセッサ。 - 請求項4または請求項5において、
前記遺伝的アルゴリズムエンジンは、
初期集団を決定する手段と、
前記初期集団を評価する手段と、
評価対象を評価の適応度に応じて選択する手段と、
交叉、突然変異といった遺伝的な操作を行う手段と、
再度評価して、前記一連の処理を継続するか否かの評価を行う手段を少なくとも備えたことを特徴とするマイクロプロセッサ。 - ハードウェア部分、およびソフトウェア部分を含むVLIW型マイクロプロセッサにおいて、
前記ソフトウェア部分に遺伝的アルゴリズムを用いることを特徴とするVLIW型マイクロプロセッサ。 - 請求項7において、
前記ソフトウェア部分に動的コンパイラを含み、前記動的コンパイラの処理に遺伝的アルゴリズムを用いることを特徴とするVLIW型マイクロプロセッサ。 - 請求項7において、
前記ソフトウェア部分に含まれる動的コンパイラは、命令分岐予測、命令パスの選択、内部命令のスケジューリング、および最適化を含む複数の処理を行い、前記複数の処理のうち少なくとも1つに遺伝的アルゴリズムを用いることを特徴とするVLIW型マイクロプロセッサ。 - 請求項7乃至請求項9のいずれか一において、
前記ソフトウェア部分に動的コンパイラ、遺伝的アルゴリズムエンジンを備えることを特徴とするVLIW型マイクロプロセッサ。 - 請求項10において、
前記遺伝的アルゴリズムエンジンは、前記動的コンパイラの一部に含まれることを特徴とするVLIW型マイクロプロセッサ。 - 請求項10または請求項11において、
前記遺伝的アルゴリズムエンジンは、
初期集団を決定する手段と、
前記初期集団を評価する手段と、
評価対象を評価の適応度に応じて選択する手段と、
交叉、突然変異といった遺伝的な操作を行う手段と、
再度評価して、前記一連の処理を継続するか否かの評価を行う手段を少なくとも備えたことを特徴とするマイクロプロセッサ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003271180A JP2005032018A (ja) | 2003-07-04 | 2003-07-04 | 遺伝的アルゴリズムを用いたマイクロプロセッサ |
US10/878,011 US20050005085A1 (en) | 2003-07-04 | 2004-06-29 | Microprocessor using genetic algorithm |
CNA2004100634569A CN1577275A (zh) | 2003-07-04 | 2004-07-05 | 使用遗传算法的微处理器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003271180A JP2005032018A (ja) | 2003-07-04 | 2003-07-04 | 遺伝的アルゴリズムを用いたマイクロプロセッサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005032018A true JP2005032018A (ja) | 2005-02-03 |
JP2005032018A5 JP2005032018A5 (ja) | 2006-07-20 |
Family
ID=33549955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003271180A Withdrawn JP2005032018A (ja) | 2003-07-04 | 2003-07-04 | 遺伝的アルゴリズムを用いたマイクロプロセッサ |
Country Status (3)
Country | Link |
---|---|
US (1) | US20050005085A1 (ja) |
JP (1) | JP2005032018A (ja) |
CN (1) | CN1577275A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009141395A (ja) * | 2007-12-03 | 2009-06-25 | Yamaha Corp | 制御装置、音響信号処理システムおよび音響信号処理装置並びに制御用プログラム |
US9250880B2 (en) | 2013-11-25 | 2016-02-02 | International Business Machines Corporation | Method for obtaining execution frequency information on execution paths in control flow graph, and computer and computer program for obtaining the information |
KR20190044526A (ko) * | 2017-10-20 | 2019-04-30 | 그래프코어 리미티드 | 컴파일러 방법 |
US10817459B2 (en) | 2017-10-20 | 2020-10-27 | Graphcore Limited | Direction indicator |
US10936008B2 (en) | 2017-10-20 | 2021-03-02 | Graphcore Limited | Synchronization in a multi-tile processing array |
US10963003B2 (en) | 2017-10-20 | 2021-03-30 | Graphcore Limited | Synchronization in a multi-tile processing array |
US11321272B2 (en) | 2017-10-20 | 2022-05-03 | Graphcore Limited | Instruction set |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007143278A2 (en) | 2006-04-12 | 2007-12-13 | Soft Machines, Inc. | Apparatus and method for processing an instruction matrix specifying parallel and dependent operations |
EP2527972A3 (en) | 2006-11-14 | 2014-08-06 | Soft Machines, Inc. | Apparatus and method for processing complex instruction formats in a multi- threaded architecture supporting various context switch modes and virtualization schemes |
CA2670096A1 (en) * | 2006-11-21 | 2008-05-29 | The Samuel Roberts Noble Foundation, Inc. | Biofuel production methods and compositions |
CN103250131B (zh) | 2010-09-17 | 2015-12-16 | 索夫特机械公司 | 包括用于早期远分支预测的影子缓存的单周期多分支预测 |
EP2628076B1 (en) | 2010-10-12 | 2017-08-30 | Intel Corporation | An instruction sequence buffer to store branches having reliably predictable instruction sequences |
WO2012051262A2 (en) * | 2010-10-12 | 2012-04-19 | Soft Machines, Inc. | An instruction sequence buffer to enhance branch prediction efficiency |
US9015093B1 (en) | 2010-10-26 | 2015-04-21 | Michael Lamport Commons | Intelligent control with hierarchical stacked neural networks |
US8775341B1 (en) | 2010-10-26 | 2014-07-08 | Michael Lamport Commons | Intelligent control with hierarchical stacked neural networks |
WO2012135031A2 (en) | 2011-03-25 | 2012-10-04 | Soft Machines, Inc. | Executing instruction sequence code blocks by using virtual cores instantiated by partitionable engines |
US9842005B2 (en) | 2011-03-25 | 2017-12-12 | Intel Corporation | Register file segments for supporting code block execution by using virtual cores instantiated by partitionable engines |
KR101966712B1 (ko) | 2011-03-25 | 2019-04-09 | 인텔 코포레이션 | 분할가능한 엔진에 의해 인스턴스화된 가상 코어를 이용한 코드 블록의 실행을 지원하는 메모리 프래그먼트 |
US9442772B2 (en) | 2011-05-20 | 2016-09-13 | Soft Machines Inc. | Global and local interconnect structure comprising routing matrix to support the execution of instruction sequences by a plurality of engines |
EP2710481B1 (en) | 2011-05-20 | 2021-02-17 | Intel Corporation | Decentralized allocation of resources and interconnect structures to support the execution of instruction sequences by a plurality of engines |
KR101842550B1 (ko) | 2011-11-22 | 2018-03-28 | 소프트 머신즈, 인크. | 다중 엔진 마이크로프로세서용 가속 코드 최적화기 |
CN104040491B (zh) | 2011-11-22 | 2018-06-12 | 英特尔公司 | 微处理器加速的代码优化器 |
US8930674B2 (en) | 2012-03-07 | 2015-01-06 | Soft Machines, Inc. | Systems and methods for accessing a unified translation lookaside buffer |
US9740612B2 (en) | 2012-07-30 | 2017-08-22 | Intel Corporation | Systems and methods for maintaining the coherency of a store coalescing cache and a load cache |
US9710399B2 (en) | 2012-07-30 | 2017-07-18 | Intel Corporation | Systems and methods for flushing a cache with modified data |
US9916253B2 (en) | 2012-07-30 | 2018-03-13 | Intel Corporation | Method and apparatus for supporting a plurality of load accesses of a cache in a single cycle to maintain throughput |
US9229873B2 (en) | 2012-07-30 | 2016-01-05 | Soft Machines, Inc. | Systems and methods for supporting a plurality of load and store accesses of a cache |
US9678882B2 (en) | 2012-10-11 | 2017-06-13 | Intel Corporation | Systems and methods for non-blocking implementation of cache flush instructions |
WO2014150971A1 (en) | 2013-03-15 | 2014-09-25 | Soft Machines, Inc. | A method for dependency broadcasting through a block organized source view data structure |
WO2014150991A1 (en) | 2013-03-15 | 2014-09-25 | Soft Machines, Inc. | A method for implementing a reduced size register view data structure in a microprocessor |
US10275255B2 (en) | 2013-03-15 | 2019-04-30 | Intel Corporation | Method for dependency broadcasting through a source organized source view data structure |
US9886279B2 (en) | 2013-03-15 | 2018-02-06 | Intel Corporation | Method for populating and instruction view data structure by using register template snapshots |
US9811342B2 (en) | 2013-03-15 | 2017-11-07 | Intel Corporation | Method for performing dual dispatch of blocks and half blocks |
US9891924B2 (en) | 2013-03-15 | 2018-02-13 | Intel Corporation | Method for implementing a reduced size register view data structure in a microprocessor |
US9569216B2 (en) | 2013-03-15 | 2017-02-14 | Soft Machines, Inc. | Method for populating a source view data structure by using register template snapshots |
KR20150130510A (ko) | 2013-03-15 | 2015-11-23 | 소프트 머신즈, 인크. | 네이티브 분산된 플래그 아키텍처를 이용하여 게스트 중앙 플래그 아키텍처를 에뮬레이션하는 방법 |
WO2014151018A1 (en) | 2013-03-15 | 2014-09-25 | Soft Machines, Inc. | A method for executing multithreaded instructions grouped onto blocks |
US9904625B2 (en) | 2013-03-15 | 2018-02-27 | Intel Corporation | Methods, systems and apparatus for predicting the way of a set associative cache |
US10140138B2 (en) | 2013-03-15 | 2018-11-27 | Intel Corporation | Methods, systems and apparatus for supporting wide and efficient front-end operation with guest-architecture emulation |
WO2014150806A1 (en) | 2013-03-15 | 2014-09-25 | Soft Machines, Inc. | A method for populating register view data structure by using register template snapshots |
US9921859B2 (en) * | 2014-12-12 | 2018-03-20 | The Regents Of The University Of Michigan | Runtime compiler environment with dynamic co-located code execution |
CN104615484B (zh) * | 2015-02-13 | 2017-11-07 | 厦门市美亚柏科信息股份有限公司 | 自适应沙盒构建方法及其系统 |
US10719325B2 (en) * | 2017-11-07 | 2020-07-21 | Qualcomm Incorporated | System and method of VLIW instruction processing using reduced-width VLIW processor |
CN108769729B (zh) * | 2018-05-16 | 2021-01-05 | 东南大学 | 基于遗传算法的缓存布置系统及缓存方法 |
CN110134215B (zh) * | 2019-05-24 | 2021-08-13 | 广东中兴新支点技术有限公司 | 数据处理方法、装置、电子设备及可读存储介质 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06274350A (ja) * | 1993-03-19 | 1994-09-30 | Fujitsu Ltd | コンパイラ装置 |
JPH07110768A (ja) * | 1993-10-13 | 1995-04-25 | Hitachi Ltd | 命令列スケジュール方法 |
JPH07121102A (ja) * | 1993-10-27 | 1995-05-12 | Omron Corp | プログラマブルコントローラ |
US5832205A (en) * | 1996-08-20 | 1998-11-03 | Transmeta Corporation | Memory controller for a microprocessor for detecting a failure of speculation on the physical nature of a component being addressed |
US6031992A (en) * | 1996-07-05 | 2000-02-29 | Transmeta Corporation | Combining hardware and software to provide an improved microprocessor |
JP2002055829A (ja) * | 2000-08-07 | 2002-02-20 | Matsushita Electric Ind Co Ltd | 中間オブジェクト連結方法、及び、中間オブジェクト連結装置、及び、リンカ装置、及び、コンパイラドライバ装置、並びに、中間オブジェクトを連結するプログラムを記録した記憶媒体 |
JP2002312180A (ja) * | 2001-04-11 | 2002-10-25 | Hitachi Ltd | 動的命令変換機能を有するプロセッサシステム、該プロセッサシステムを備えたコンピュータにて実行されるバイナリートランスレーションプログラム及びそのプロセッサシステムを実装した半導体デバイス |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5841947A (en) * | 1996-07-12 | 1998-11-24 | Nordin; Peter | Computer implemented machine learning method and system |
US5958061A (en) * | 1996-07-24 | 1999-09-28 | Transmeta Corporation | Host microprocessor with apparatus for temporarily holding target processor state |
US6199152B1 (en) * | 1996-08-22 | 2001-03-06 | Transmeta Corporation | Translated memory protection apparatus for an advanced microprocessor |
US5926832A (en) * | 1996-09-26 | 1999-07-20 | Transmeta Corporation | Method and apparatus for aliasing memory data in an advanced microprocessor |
US6011908A (en) * | 1996-12-23 | 2000-01-04 | Transmeta Corporation | Gated store buffer for an advanced microprocessor |
US6668201B1 (en) * | 1998-11-09 | 2003-12-23 | General Electric Company | System and method for tuning a raw mix proportioning controller |
US7082222B2 (en) * | 2001-01-10 | 2006-07-25 | Koninklije Philips Electronics N.V. | System and method for optimizing control parameter settings in a chain of video processing algorithms |
-
2003
- 2003-07-04 JP JP2003271180A patent/JP2005032018A/ja not_active Withdrawn
-
2004
- 2004-06-29 US US10/878,011 patent/US20050005085A1/en not_active Abandoned
- 2004-07-05 CN CNA2004100634569A patent/CN1577275A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06274350A (ja) * | 1993-03-19 | 1994-09-30 | Fujitsu Ltd | コンパイラ装置 |
JPH07110768A (ja) * | 1993-10-13 | 1995-04-25 | Hitachi Ltd | 命令列スケジュール方法 |
JPH07121102A (ja) * | 1993-10-27 | 1995-05-12 | Omron Corp | プログラマブルコントローラ |
US6031992A (en) * | 1996-07-05 | 2000-02-29 | Transmeta Corporation | Combining hardware and software to provide an improved microprocessor |
US5832205A (en) * | 1996-08-20 | 1998-11-03 | Transmeta Corporation | Memory controller for a microprocessor for detecting a failure of speculation on the physical nature of a component being addressed |
JP2002055829A (ja) * | 2000-08-07 | 2002-02-20 | Matsushita Electric Ind Co Ltd | 中間オブジェクト連結方法、及び、中間オブジェクト連結装置、及び、リンカ装置、及び、コンパイラドライバ装置、並びに、中間オブジェクトを連結するプログラムを記録した記憶媒体 |
JP2002312180A (ja) * | 2001-04-11 | 2002-10-25 | Hitachi Ltd | 動的命令変換機能を有するプロセッサシステム、該プロセッサシステムを備えたコンピュータにて実行されるバイナリートランスレーションプログラム及びそのプロセッサシステムを実装した半導体デバイス |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009141395A (ja) * | 2007-12-03 | 2009-06-25 | Yamaha Corp | 制御装置、音響信号処理システムおよび音響信号処理装置並びに制御用プログラム |
US9250880B2 (en) | 2013-11-25 | 2016-02-02 | International Business Machines Corporation | Method for obtaining execution frequency information on execution paths in control flow graph, and computer and computer program for obtaining the information |
KR20190044526A (ko) * | 2017-10-20 | 2019-04-30 | 그래프코어 리미티드 | 컴파일러 방법 |
US10802536B2 (en) | 2017-10-20 | 2020-10-13 | Graphcore Limited | Compiler method |
US10817459B2 (en) | 2017-10-20 | 2020-10-27 | Graphcore Limited | Direction indicator |
US10936008B2 (en) | 2017-10-20 | 2021-03-02 | Graphcore Limited | Synchronization in a multi-tile processing array |
KR102228501B1 (ko) * | 2017-10-20 | 2021-03-16 | 그래프코어 리미티드 | 컴파일러 방법 |
US10963003B2 (en) | 2017-10-20 | 2021-03-30 | Graphcore Limited | Synchronization in a multi-tile processing array |
US11262787B2 (en) | 2017-10-20 | 2022-03-01 | Graphcore Limited | Compiler method |
US11321272B2 (en) | 2017-10-20 | 2022-05-03 | Graphcore Limited | Instruction set |
Also Published As
Publication number | Publication date |
---|---|
CN1577275A (zh) | 2005-02-09 |
US20050005085A1 (en) | 2005-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005032018A (ja) | 遺伝的アルゴリズムを用いたマイクロプロセッサ | |
JP4986431B2 (ja) | プロセッサ | |
CN103098020B (zh) | 由多个指令集使用的寄存器间映射 | |
CN109074260A (zh) | 乱序的基于块的处理器和指令调度器 | |
CN105706050A (zh) | 能量高效的多模式指令发布 | |
US10007605B2 (en) | Hardware-based array compression | |
CN107077321A (zh) | 用于执行融合的单个周期递增‑比较‑跳转的指令和逻辑 | |
JP2014506692A (ja) | Fsmを実装するための専用要素の利用 | |
TW201602813A (zh) | 用於特徵搜尋之系統,裝置及方法 | |
KR20160033768A (ko) | 캐시 점유도 결정 및 명령어 스케줄링을 위한 방법 및 장치 | |
CN112230992B (zh) | 一种包含分支预测循环的指令处理装置、处理器及其处理方法 | |
JP5941488B2 (ja) | 条件付きショート前方分岐の計算的に等価な述語付き命令への変換 | |
JP2018500659A (ja) | 高速ベクトルによる動的なメモリ競合検出 | |
CN112241288A (zh) | 在硬件中检测条件分支的动态控制流重汇聚点 | |
US8707013B2 (en) | On-demand predicate registers | |
JPWO2009004709A1 (ja) | 間接分岐処理プログラムおよび間接分岐処理方法 | |
KR20130045276A (ko) | 명령으로서 데이터 값을 평가하기 위한 시스템 및 방법 | |
Kouzinopoulos et al. | A hybrid parallel implementation of the Aho–Corasick and Wu–Manber algorithms using NVIDIA CUDA and MPI evaluated on a biological sequence database | |
US20070245120A1 (en) | Multiple microcontroller system, instruction, and instruction execution method for the same | |
JP4444305B2 (ja) | 半導体装置 | |
CN114647447A (zh) | 基于上下文的存储器间接分支目标预测 | |
CN114691597A (zh) | 自适应远程原子操作 | |
CN114647596A (zh) | 基于上下文的循环分支预测 | |
CN216527140U (zh) | 一种分支预测的装置及处理器 | |
US11550572B2 (en) | Splitting vector instructions into microinstructions for parallel execution based on index comparisons of completed microinstructions |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060601 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060601 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090918 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101014 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101025 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20101228 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20120123 |