JP2005026509A

JP2005026509A - Semiconductor device and electronic apparatus

Info

Publication number: JP2005026509A
Application number: JP2003191153A
Authority: JP
Inventors: Yasushi Kawakami; 泰川上
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-07-03
Filing date: 2003-07-03
Publication date: 2005-01-27

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device with a light shield film including a high melting point metal in which the occurrence of cracks is prevented. <P>SOLUTION: The semiconductor device having a display region including a plurality of pixels formed in a matrix shape is provided with a silicon nitride film, in a manner that the silicon nitride film covers the light shield film in matching with a first shape of a first pattern of the light shield film or at least in a form of including part of the first shape when a principal face of an element substrate is viewed from a normal direction on the light shield film including the high melting point metal. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及び電子機器に関し、特に、マトリックス状に形成された複数の画素を含む表示領域を有する半導体装置及び電子機器に関する。
【０００２】
【従来の技術】
一般に電気光学装置、例えば、電気光学物質に液晶を用いて所定の表示を行う液晶装置は、一対の基板間に液晶が設けられた構成となっている。
例えば、薄膜トランジスタ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｅｒ。以下、ＴＦＴという）駆動によるアクティブマトリックス方式の液晶装置では、ＴＦＴ素子のスイッチング素子がゲート線に供給されるオン信号によってオンとなることによって、ソース線を介して供給される画像信号を画素電極に書き込む。これにより、画素電極と対向電極相互間の液晶層に画像信号に基づく電圧を印加して、液晶分子の配列を変化させる。こうして、画素の透過率を変化させ、画素電極及び液晶層を通過する光を画像信号に応じて変化させて画像表示が行われる。
【０００３】
そして、ＴＦＴ素子は光の影響によって特性が変化してしまう特徴を有するため、ＴＦＴ素子部のチャネル領域やチャネル隣接領域に対向する位置に遮光膜を形成し、ＴＦＴ素子部のチャネル領域やチャネル隣接領域へ光が照射されないように構成されている。その遮光膜の材料として例えば不透明な高融点金属の化合物であるタングステンシリサイド（ＷＳｉ）が採用されている場合がある（例えば、特許文献１参照）。
【０００４】
このようなスイッチング素子を構成する素子基板は、ガラス、石英等の基板上に、所定のパターンを有する半導体膜、絶縁性膜（層間絶縁膜）又は導電性膜等を積層することによって構成される。即ち、各種膜の成膜工程とフォトリソグラフィ工程の繰返しによって、ＴＦＴ基板等が形成される。
【０００５】
【特許文献１】
特開２００２−１２３１９２号公報（段落番号００６４、図３）
【０００６】
【発明が解決しようとする課題】
しかし、シリコン、石英等の基板上にタングステンシリサイド（ＷＳｉ。以下ＷＳｉともいう）をスパッタリング法等により形成するが、その後の高温のアニール処理、ＷＳｉ膜上への層間絶縁膜の形成、さらにＴＦＴの形成等、その後の種々の工程においても熱負荷がかかるため、層間絶縁膜等にクラックが発生する場合がある。このクラックの発生メカニズムは、次のように考えられる。
【０００７】
図１１は、タングステンシリサイド（ＷＳｉ）の膜に与えられる温度とＷＳｉ膜に生じるストレスの関係を示す図である。図１１の縦軸は、いわゆるテンサル側（ＷＳｉ膜の端部が基板から離れる方向）に変化するストレス量を示す。タングステンシリサイドは、基板上にアモルファアス状態でスパッタリング法によって形成された後に、加熱されると結晶化されていく。その後の温度上昇に伴って、図１１中の実線で示すストレス曲線ＳＣ１に沿ってＡ点からＸ点を通ってＢ点に向かうように、ストレスは変化する。すなわち、Ａ点からＸ点までは、テンサイル側のストレスは増加するが、Ｘ点からＢ点に向かって減少する。ところが、その後の温度の上昇と下降の変化に対しては、ストレスは、ストレス曲線ＳＣ１のＢ点とＣ点の間を移動するように、変化する。
【０００８】
これに対して、層間絶縁膜等の酸化膜にあっては、図１１において点線で示すストレス曲線ＳＣ２に沿って、ストレスが発生するものがある。
図１２は、クラックが生じた様子を説明するための半導体装置の部分断面図である。図１２では、素子基板１０１の主面を法線方向から見て、遮光膜１０２のパターンと、ゲート電極１０４のパターンは近接して設けられている。
【０００９】
ＷＳｉ膜にストレスが生じると、図１２に示すように、基板１０１上に形成されたＷＳｉの遮光膜１０２の端部から、その上の層間絶縁膜１０３に向かって、Ｃ１で示すクラックが発生したり、層間絶縁膜１０３の上に形成されたゲート電極１０４の端部から下の層間絶縁膜１０３に向かって、Ｃ２で示すクラックが発生する場合がある。
【００１０】
このようなクラックは、ゲート電極１０４、半導体層の一部を形成する導体層１０５等を断線させることもあり、製品の歩留まりを低下させる。図１２では、素子基板１０１の主面を法線方向から見て、遮光膜１０２のパターンと、ゲート電極１０４のパターンは近接して設けられているが、遮光膜１０２のパターンとゲート電極１０４のパターンとが素子基板１０１の主面を法線方向から見て重なっている場合もあり、そのような場合においても、クラックが発生すれば、同様にゲート電極１０４、導体層１０５等を断線させる。
このようなクラックによる断線等の不良は、液晶装置等の半導体装置においては、各層のパターンの形状によっては、画素領域であっても、周辺回路領域であっても発生する。
【００１１】
【課題を解決するための手段】
そこで、本発明は、このような高融点金属を含む遮光膜を有する半導体装置において、クラックが生じないようにすることを目的とする。
【００１２】
本発明の半導体装置は、マトリックス状に形成された複数の画素を含む表示領域を有する半導体装置において、シリコン窒化膜を、高融点金属を含む遮光膜上に、素子基板の主面を法線方向から見て、前記遮光膜の第１のパターンの第１の形状に合わせて、あるいは少なくとも前記第１の形状の一部を含んで前記遮光膜を覆うように設けた。
【００１３】
このような構成によれば、高融点金属を含む遮光膜を有する半導体装置において、遮光膜のパターン上においてストレスが発生する領域をシリコン窒化膜により覆うことによって、遮光膜の応力歪をシリコン窒化膜上の絶縁膜等に伝えることが無くなるので、クラックが生じないようにすることができる。
【００１４】
また、本発明の半導体装置において、前記遮光膜上の前記シリコン窒化膜を介して絶縁膜が設けられ、前記絶縁膜上に形成された層の第２のパターンと、前記第１のパターンとが前記法線方向から見て近接あるいは重なっており、前記シリコン窒化膜は、前記法線方向から見て少なくとも前記第１の形状の一部を含むように設けられていることが望ましい。
【００１５】
このような構成によれば、遮光膜のパターン上においてストレスが発生する領域を窒化シリコンにより覆うことによって、遮光膜の応力歪を窒化シリコン膜上の絶縁膜及び第２のパターンに伝えることが無くなるので、近接したあるいは重ねて設けられた第２のパターンを有する層にクラックが生じないようにすることができる。
【００１６】
また、本発明の半導体装置において、前記シリコン窒化膜は、さらに、前記法線方向から見て、少なくとも前記第２のパターンの第２の形状の一部を含むように設けられていることが望ましい。
【００１７】
このような構成によれば、ストレスが発生する遮光膜のパターン上において、近接したあるいは重ねて設けられた第２のパターンを有する層にクラックがより生じないようにすることができる。
【００１８】
また、本発明の半導体装置において、前記遮光膜は、前記表示領域以外の周辺領域に設けられていることが望ましい。
【００１９】
このような構成によれば、周辺領域においてクラックがより生じないようにすることができる。
【００２０】
また、本発明の半導体装置において、前記遮光膜は、前記表示領域における前記複数の画素の開口部以外の非開口領域に設けられていることが望ましい。
【００２１】
このような構成によれば、表示領域の開口率を低下させることなくクラックがより生じないようにすることができる。
【００２２】
また、本発明の半導体装置において、前記高融点金属を含む前記遮光膜は、タングステンシリサイドからなる膜であることが望ましい。
【００２３】
このような構成によれば、タングステンシリサイドに利用した遮光膜を有する半導体装置においてクラックがより生じないようにすることができる。
【００２４】
また、本発明の半導体装置において、前記半導体装置は、電気光学装置あるいは液晶装置であることが望ましい。
【００２５】
また、本発明の半導体装置において、前記シリコン窒化膜が、少なくとも前記第１の形状の一部を含んで前記遮光膜を覆うように設けられている場合、前記シリコン窒化膜は、前記法線方向から見て、少なくとも前記第１のパターンのコーナー部を含むように設けられていることが望ましい。
【００２６】
このような構成によれば、ストレスが集中する第１のパターンのコーナー部のクラックの発生を防ぐことができる。
【００２７】
また、本発明の半導体装置において、前記シリコン窒化膜は、前記法線方向から見て、少なくとも前記第２のパターンのコーナー部を含むように設けられていることが望ましい。
【００２８】
このような構成によれば、ストレスが集中する第２のパターンのコーナー部のクラックの発生を防ぐことができる。
【００２９】
また、本発明の半導体装置を、画像形成手段として電子機器に利用することが望ましい。
【００３０】
このような構成によれば、歩留まりの良い装置あるいは機器を製造することができる。
【００３１】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。図１から図１０は本発明の実施の形態を示す図である。図１は電気光学装置用基板である液晶装置用基板のＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板側から見た平面図である。図２はＴＦＴアレイ基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図１のＨ−Ｈ’線の位置で切断して示す断面図である。図３は電気光学装置の電気的な構成を示すブロック図である。図４は液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図である。
【００３２】
液晶装置は、図１及び図２に示すように、透明なＴＦＴアレイ基板１０と透明な対向基板２０との間に液晶５０を封入して構成される。液晶装置は、電気光学装置の一種であり、プロジェクタのライトバルブ用である。素子基板であるＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板、シリコン基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。ＴＦＴアレイ基板１０上には画素を構成する画素電極等がマトリクス状に形成され配置される。図４は画素を構成するＴＦＴアレイ基板１０上の素子の等価回路を示している。
【００３３】
図３は液晶装置の電気的構成を示している。液晶装置は、走査線駆動回路６３と、データ線駆動回路６１とを有している。走査線駆動回路６３は、いわゆるＹシフトレジスタと呼ばれるものであり、サブフィールドの最初に供給されるスタートパルスをクロック信号にしたがって転送し、走査線３ａの各々に走査信号Ｇ１，Ｇ２，Ｇ３，．．．，Ｇｍとして順次供給する。
【００３４】
又、データ線駆動回路６１は、ある水平走査期間において駆動データ信号をデータ線６ａの本数に相当するｎ個順次ラッチした後、ラッチしたデータと交流化信号との関係から決定される電圧レベルを、次の水平走査期間において、それぞれ対応するデータ線６ａにデータ信号Ｓ１，Ｓ２，Ｓ３，．．．，Ｓｎとして一斉に供給する。
【００３５】
図３及び図４に示すように、液晶装置の複数の画素を含む表示領域１０ａにおいては、複数本の走査線３ａと複数本のデータ線６ａとが交差するように配線され、走査線３ａとデータ線６ａとで区画された領域に画素電極９ａがマトリクス状に配置される。そして、走査線３ａとデータ線６ａの各交差部分に対応してＴＦＴ３０が設けられ、このＴＦＴ３０に画素電極９ａが接続される。半導体装置である電気光学装置の画像表示領域１０ａを構成するマトリクス状に形成された複数の画素には夫々、画素電極９ａと画素電極９ａをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線（ソース線）６ａがＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、．．．、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
【００３６】
また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、．．．、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、対応する位置のＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、．．．、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、．．．、Ｓｎは、後述する対向基板に形成された対向電極との間で一定期間保持される。
【００３７】
液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０が付加されている。蓄積容量７０によって、画素電極９ａの電圧はソース電圧が印加された時間よりも例えば３桁も長い時間の保持が可能となる。蓄積容量７０によって、電圧保持特性が改善され、コントラスト比の高い画像表示が可能となる。
【００３８】
図１及び図２に示すように、対向基板２０には表示領域１０ａを規定する額縁としての遮光膜４２が設けられている。表示領域１０ａを囲むように設けられた遮光膜４２は例えば遮光膜２３と同一又は異なる遮光性材料によって形成されている。
【００３９】
遮光膜４２の外側の領域に液晶を封入するシール材４１が、ＴＦＴアレイ基板１０と対向基板２０間に形成されている。シール材４１は対向基板２０の輪郭形状に略一致するように配置され、ＴＦＴアレイ基板１０と対向基板２０を相互に固着する。シール材４１は、ＴＦＴアレイ基板１０の１辺の一部において欠落しており、貼り合わされたＴＦＴアレイ基板１０及び対向基板２０相互の間隙には、液晶５０を注入するための液晶注入口７８が形成される。液晶注入口７８より液晶が注入された後、液晶注入口７８を封止材７９で封止するようになっている。
【００４０】
表示領域１０ａ以外の周辺領域である、ＴＦＴアレイ基板１０のシール材４１の外側の領域には、データ線駆動回路６１及び実装端子６２がＴＦＴアレイ基板１０の一辺に沿って設けられており、この一辺に隣接する２辺に沿って、走査線駆動回路６３が設けられている。ＴＦＴアレイ基板１０の残る一辺には、画面表示領域の両側に設けられた走査線駆動回路６３間を接続するための複数の配線６４が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間を電気的に導通させるための導通材６５が設けられている。
【００４１】
次に、図５と図６を用いて、本実施の形態に係る高融点金属であるＷＳｉを含む遮光膜上に設けられるシリコン窒化膜について説明する。シリコン窒化膜は、素子基板の主面を法線方向から見たときの、遮光膜のパターンの形状に合わせて、あるいは少なくともそのパターンの形状の一部を含んで覆うように設けられる。図５は、本発明の実施の形態に係るＷＳｉの遮光膜上に設けられる窒化シリコン（ＳｉＮ。以下、ＳｉＮという）の膜であるＳｉＮ膜の形成例を示す断面図である。
【００４２】
図５に示すように、石英基板１０上に、ＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ：化学気相蒸着）法、スパッタリング法等により高融点金属であるＷＳｉの遮光膜１２を形成し、フォトリソグラフィ工程、エッチング工程等を施すことによって所定の平面パターンを有する遮光膜１２が形成される。その後、プラズマＣＶＤ法により、遮光膜１２を覆うように、すなわち平面図（図示せず）でみれば、遮光膜１２の面積よりも大きな面積で、緻密な絶縁膜であるＳｉＮ膜１２ａが、２００から４０００ｎｍ（ナノメートル）の厚さで堆積して形成される。ＳｉＮ膜１２ａは、いわゆるプラズマ窒化膜である。なお、減圧ＣＶＤ法によってモノシランガス等を用いて、ＳｉＮ膜１２ａを形成してもよい。そのＳｉＮ膜１２ａ上に、減圧ＣＶＤ法によってＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス等を用いて、高温酸化シリコン膜（ＨＴＯ膜）である層間絶縁膜１３が設けられる。層間絶縁膜１３上には必要な回路パターンが形成されていく。
ここで、ＷＳｉ膜上に設けられたＳｉＮ膜は、上述した図１１に示した温度とストレスの関係は、温度変化に対してストレスが大きく変化しない性質を有する。よって、ＷＳｉ膜に温度の負荷が与えられると、ＷＳｉ膜には、図１１の実線で示したようなストレス曲線に沿ってストレスが発生するのに対して、ＷＳｉ膜上に設けられたＳｉＮ膜は、緻密な絶縁膜であり、熱負荷に対して大きな応力変化を生じないので、ＳｉＮ膜上に設けられたＨＴＯ膜にクラックが発生しにくくなる。
【００４３】
また、ＳｉＮ膜は、ＷＳｉ膜のパターン全てを覆うのではなく、パターンの形状の一部を覆うようにしてもよい。例えば、ストレスが大きな、パターンの周囲領域部分だけを覆うように、ＳｉＮ膜を設ける。このようにしても、クラックの発生を抑えることができる。
【００４４】
図６は、本発明の実施の形態に係るＷＳｉ膜の遮光膜上に設けられるＳｉＮ膜の他の形成例を示す断面図である。
図５と異なる点は、図６に示すように、石英基板１０上に形成されたＷＳｉ膜１２の上にのみ、すなわち素子基板の主面を法線方向から見たときの、遮光膜のパターンの形状に合わせて、遮光膜１２の面積と同じ面積で、ＳｉＮ膜１２ｂが形成されていることである。ＳｉＮ膜の形成方法は、図５の説明でした方法と同様の方法である。
図６に示す形成方法によっても、ＳｉＮ膜には、大きく変化しないストレスしか発生しないので、ＳｉＮ膜上に設けられたＨＴＯ膜にクラックが発生しにくくなる。
図１２で説明したように、遮光膜１２の上方向には、ゲート電極等の配線パターンが形成される。素子基板１０の主面を法線方向から見て、遮光膜１２のパターンとゲート電極等のパターンとが近接して設けられていたり、遮光膜１２のパターンとゲート電極等のパターンとが重なっている場合もあり、そのような場合において、従来のようなクラックがゲート電極等のパターンに発生することが防止される。
【００４５】
特に、遮光膜１２のパターンのコーナー部は、ストレスが集中するところであるので、ＳｉＮ膜を、遮光膜１２のパターンのコーナー部を少なくとも含むように設けるようにしてもよい。
【００４６】
さらに、ゲート電極等のパターンのコーナー部も、ストレスが集中するところであるので、素子基板１０の主面を法線方向から見て、ゲート電極等のパターンのコーナー部を少なくとも含むように、ＳｉＮ膜を設けるようにしてもよい。
【００４７】
図５に示すＳｉＮ膜の形成方法によれば、素子基板１０の主面を法線方向から見て、ＷＳｉ膜のパターン形状だけでなく、ゲート電極等のパターン形状も含んで覆うようにＳｉＮ膜が設けられ、図６に示す形成方法よりもＳｉＮ膜の面積が広くなるので、温度変化に応じて生じるＷＳｉ膜のストレス変化を、より強く抑えることができる。
また、図６に示すＳｉＮ膜の形成方法は、ＷＳｉ膜上にのみ、すなわちＷＳｉ膜のパターン形状に合わせてＳｉＮ膜が設けられるので、表示領域中の表示領域においては、開口率を低下させないで、温度変化に応じて生じるＷＳｉ膜のストレス変化を抑えることができる。
従って、図５に示すＳｉＮ膜の形成方法は、表示領域１０ａ以外の周辺回路を含む周辺領域において好ましく、図６に示すＳｉＮ膜の形成方法は、表示領域１０ａにおける格子状の各画素の非開口領域、または、後述する上部の遮光膜において好ましい。
【００４８】
以上のように、図５及び図６の構成によれば、ＷＳｉ膜のパターン上においてストレスが発生する領域は、ＳｉＮ膜により覆われる。その結果、ＷＳｉ膜に圧縮側ストレスが発生し、ＨＴＯ膜には、圧縮側ストレスとは逆の引っ張り側ストレスが発生するので、歪が集中する両膜の境界面にストレスが生ぜず、かつ、緻密なＳｉＮ膜は、その境界面とは逆側の面の層にも伝えない。
【００４９】
また、ＳｉＮ膜は、各層との界面密着力が良好であり、ストレスによる界面剥離も発生し難い。さらに、ＳｉＮ膜は、クラックの引き金となる微小クラックの初期段階、すなわち局所微小歪の核が発生している段階になり難く、たとえ、クラックが発生してしまっても、その成長を止める、いわゆる防波堤となるものである。
【００５０】
次に、図７と図８を用いて、液晶装置において遮光膜上にＳｉＮ膜が設けられる状態を具体的に説明する。
【００５１】
図７は液晶装置の画素の構成を詳細に示す模式的な断面図であり、図８のＡ−Ａ′線で接続して示したものである。図８は本発明の実施の形態に係る電気光学装置を示し、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【００５２】
図７は、一つの画素に着目した液晶装置の模式的断面図である。ガラスや石英等の素子基板１０には、格子状に溝１１が形成されている。この溝１１上にＷＳｉの下側遮光膜１２が設けられている。スパッタリング等によって設けられた下側遮光膜１２上には、図５において説明したように、その遮光膜１２を覆うように、プラズマＣＶＤ等によりＳｉＮ膜１２ａが設けられる。ＳｉＮ膜１２ａが設けられたＷＳｉ膜１２上には、第１層間絶縁膜１３を介してＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉｎ）構造をなすＴＦＴ３０が形成されている。溝１１によって、ＴＦＴ基板の液晶５０との境界面が平坦化される。
【００５３】
ＴＦＴ３０は、チャネル領域１ａ′、ソース領域１ｄ、ドレイン領域１ｅが形成された半導体層１ａにゲート絶縁膜２を介してゲート電極をなす走査線３ａが設けられるようにして構成される。走査線３ａは、ゲート電極となる部分において幅広に形成されており、チャネル領域１ａ′は、半導体層１ａと走査線３ａとが対向する領域に構成される。
【００５４】
素子基板１０上には、マトリクス状に複数の透明な画素電極９ａ（図８において点線９ａ’によりその輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿って後述するデータ線６ａ及び走査線３ａが設けられている。図８に示すように、表示領域１０ａ内の各画素は、格子状に設けられた第１の遮光膜１２と第２の遮光膜１８とが含まれる非開口領域によって囲まれた開口領域を有する。そして、下側遮光膜１２は、これらのデータ線６ａ及び走査線３ａに沿って、各画素に対応して格子状に設けられている。この遮光膜１２によって、反射光がＴＦＴ３０のチャネル領域１ａ′、ソース領域１ｄ及びドレイン領域１ｅに入射することが防止される。よって、表示領域の開口率を低下させることなく、クラックが生じないようにすることができる。
【００５５】
ＴＦＴ３０上には第２層間絶縁膜１４が積層され、第２層間絶縁膜１４上には走査線３ａおよびデータ線６ａ方向に延びる島状の第１中間導電層１５が形成されている。第１中間導電層１５上には誘電体膜１７を介して容量線１８が対向配置されている。容量線１８は、ＷＳｉからなり、上述したように、スパッタリング等によって、堆積され、その後、フォトレジスト工程とエッチング工程により、所定のパターン形状に形成される。容量線１８は、第１中間導電層１５上に重なるようにデータ線６ａ方向に延びる延出部と、走査線３ａに沿って延びる本線からなる。
【００５６】
第１中間導電層１５は、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに接続された画素電位側容量電極（下部容量電極）として作用し、容量線１８は固定電位側容量電極（上部容量電極）として作用する。
【００５７】
容量線１８は、誘電体膜１７を介して第１中間導電層１５と対向配置されることで蓄積容量（図２の蓄積容量７０）を構成すると共に、光の内部反射を防止する遮光機能を有する。半導体層に比較的近接した位置に中間導電層１５を形成しており、光の乱反射を効率よく防止することができる。
【００５８】
容量線１８は、上述したようにＷＳｉ膜であり、遮光膜としての機能を有する。したがって、容量線１８の上には、図６において説明したように、その容量線１８のパターンに合わせて、容量線１８上、プラズマＣＶＤ等によりＳｉＮ膜１８ａが設けられる。
【００５９】
第１中間導電層１５は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。第１中間導電層１５は、画素電位側容量電極としての機能の他、上側遮光膜としての容量線１８とＴＦＴ３０との間に配置される光吸収層としての機能を持ち、更に、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する機能を持つ。なお、第１中間導電層１５も、金属又は合金を含む単一層膜若しくは多層膜から構成してもよい。
【００６０】
下部容量電極としての第１中間導電層１５と上部容量電極としての容量線１８との間に配置される誘電体膜１７は、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ（ＨｉｇｈＴｅｍｐｅｒａｔｕｒｅＯｘｉｄｅ）膜、ＬＴＯ（ＬｏｗＴｅｍｐｅｒａｔｕｒｅＯｘｉｄｅ）膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。蓄積容量を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜１７は薄い程よい。
【００６１】
また容量線１８は、画素電極９ａが配置された画像表示領域からその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。かかる定電位源としては、ＴＦＴ３０を駆動するための走査信号を走査線３ａに供給するための走査線駆動回路６３や画像信号をデータ線６ａに供給するサンプリング回路を制御する後述のデータ線駆動回路６１に供給される正電源や負電源の定電位源でもよいし、対向基板２０の対向電極２１に供給される定電位でも構わない。更に、下側遮光膜１２についても、その電位変動がＴＦＴ３０に対して悪影響を及ぼすことを避けるために、容量線１８と同様に、画像表示領域からその周囲に延設して定電位源に接続するとよい。
【００６２】
また、データ線６ａとソース領域１ｄを電気的に接続するために、第１中間導電層１５と同一層で形成される第２中間導電層１５ａが形成されている。第２中間導電層１５ａは第２層間絶縁膜１４及び絶縁膜２を貫通するコンタクトホール２４ａを介してソース領域１ｄに電気的に接続されている。
【００６３】
容量線１８上には第３層間絶縁膜１９が配置され、第３層間絶縁膜１９上にはデータ線６ａが積層される。データ線６ａは、第３層間絶縁膜１９及び誘電体膜１７を貫通するコンタクトホール２４ｂを介してソース領域１ｄに電気的に接続される。
【００６４】
データ線６ａ上には第４層間絶縁膜２５を介して画素電極９ａが積層されている。画素電極９ａは、第４層間絶縁膜２５，第３層間絶縁膜１９及び誘電体膜１７を貫通するコンタクトホール２６ｂにより第１中間導電層１５に電気的に接続される。そして、第１中間導電層１５は、第２層間絶縁膜１４及び絶縁膜２を貫通するコンタクトホール２６ａを介してドレイン領域１ｅに電気的に接続される。画素電極９ａ上にはポリイミド系の高分子樹脂からなる配向膜１６が積層され、所定方向にラビング処理されている。
【００６５】
走査線３ａ（ゲート電極）にＯＮ信号が供給されることで、チャネル領域１ａ′が導通状態となり、ソース領域１ｄとドレイン領域１ｅとが接続されて、データ線６ａに供給された画像信号が画素電極９ａに与えられる。
【００６６】
一方、対向基板２０には、素子基板のデータ線６ａ、走査線３ａ及びＴＦＴ３０の形成領域に対向する領域、即ち各画素の非表示領域において第１遮光膜２３が設けられている。この第１遮光膜２３によって、対向基板２０側からの入射光がＴＦＴ３０のチャネル領域１ａ′、ソース領域１ｄ及びドレイン領域１ｅに入射することが防止される。第１遮光膜２３上に、対向電極（共通電極）２１が基板２０全面に亘って形成されている。対向電極２１上にポリイミド系の高分子樹脂からなる配向膜２２が積層され、所定方向にラビング処理されている。
【００６７】
そして、素子基板１０と対向基板２０との間に液晶５０が封入されている。これにより、ＴＦＴ３０は所定のタイミングでデータ線６ａから供給される画像信号を画素電極９ａに書き込む。書き込まれた画素電極９ａと対向電極２１との電位差に応じて液晶５０の分子集合の配向や秩序が変化して、光を変調し、階調表示を可能にする。
【００６８】
次に、半導体装置である液晶装置の表示領域、すなわち図１における遮光膜４２の内側の領域でない、周辺領域におけるＷＳｉ膜とＳｉＮ膜について説明する。周辺領域とは、表示領域１０ａの周囲に設けられた、例えばシフトレジスタ回路、サンプリング回路等の周辺回路が設けられた領域である。
図９は、周辺領域における遮光膜、ＳｉＮ膜及び配線パターンの位置関係の例を示す平面図である。図９では、周辺領域において、実線で示すように、ＷＳｉの遮光膜１２が、複数、島状に設けられている。その複数の遮光膜１２上に、斜線で示すように、ＳｉＮ膜１２ａが複数の島状の遮光膜を全て覆うように全面に亘って設けられている。そのＳｉＮ膜１２ａ上に層間絶縁膜を介して、点線で示す配線パターン、例えばゲート電極３ａの配線パターンが形成されている。
【００６９】
このように、周辺領域においても、ＷＳｉ膜上に設けられたＳｉＮ膜は、温度に対してストレスが大きく変化しない性質を有するので、ＳｉＮ膜上に設けられた層間絶縁膜等にクラックが発生しにくくなり、ひいては、配線パターンの断線が生じることがない。
【００７０】
図１０は、周辺回路領域における遮光膜、ＳｉＮ膜及び配線パターンの位置関係の他の例を示す平面図である。図９の例と異なり、図１０では、実線で示す遮光膜１２上にのみ、斜線で示すように、ＳｉＮ膜１２ｂが設けられている。
【００７１】
図１０においても、実線で示すように、ＷＳｉの遮光膜１２が、複数、島状に設けられている。その複数の遮光膜１２上に、その遮光膜１２のみを覆うように、すなわち斜線で示すように遮光膜１２のパターン形状と同じ形状で、ＳｉＮ膜１２ｂが複数の島状の全ての遮光膜を覆うように設けられている。そのＳｉＮ膜１２ｂ上に層間絶縁膜を介して、点線で示す配線パターン、例えばゲート電極３ａの配線パターンが形成されている。
【００７２】
従って、図１０に示す例においても、ＷＳｉ膜上に設けられたＳｉＮ膜は、温度に対してストレスが大きく変化しない性質を有するので、ＳｉＮ膜上に設けられた層間絶縁膜等にクラックが発生しにくくなり、ひいては、配線パターンの断線が生じることがない。
【００７３】
以上説明したように、本実施の形態によれば、高融点金属を含む遮光膜を有する半導体装置において、クラックが生じないようにすることができる。
【００７４】
なお、本実施の形態に係る電気光学装置としては、液晶装置のほか、ＥＬ（ＥｌｅｃｔｒｏｎｉｃＬｕｍｉｎｅｓｃｅｎｔ）装置、電気泳動装置であってもよい。さらに、本実施の形態に係る電気光学装置は、画像形成手段として、高品位な画像表示が可能な投射型表示装置、液晶テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネル等、各種電子機器に応用することができる。その結果、歩留まりの良い、半導体装置及び電子機器を製造することができる。
【００７５】
本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。
【図面の簡単な説明】
【図１】本発明の実施の形態に係わるＴＦＴアレイ基板の平面図。
【図２】図１のＨ−Ｈ’線の位置で切断した液晶装置の断面図。
【図３】本発明の実施の形態に係わる電気光学装置のブロック図。
【図４】本発明の実施の形態に係わる液晶装置の等価回路図。
【図５】ＷＳｉの遮光膜上に設けられるＳｉＮ膜の形成例を示す断面図。
【図６】ＷＳｉの遮光膜上に設けられるＳｉＮ膜の他の形成例を示す断面図。
【図７】液晶装置の画素の構成を詳細に示す模式的な断面図。
【図８】ＴＦＴアレイ基板の相隣接する複数の画素群の平面図。
【図９】周辺回路領域における遮光膜等の位置関係を示す平面図。
【図１０】周辺回路領域における遮光膜等の位置関係の他の例を示す平面図。
【図１１】ＷＳｉに与えられる温度とＷＳｉに生じるストレスの関係を示す図。
【図１２】クラックが生じた様子を説明するための半導体装置の部分断面図。
【符号の説明】
１ａ半導体層、３ａゲート電極、６ａデータ線、９ａ画素電極、１０素子基板、１２遮光膜、１２ａ，１８ａＳｉＮ膜、１７誘電体膜、２０対向基板[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device and an electronic device, and more particularly to a semiconductor device and an electronic device having a display region including a plurality of pixels formed in a matrix.
[0002]
[Prior art]
In general, an electro-optical device, for example, a liquid crystal device that performs predetermined display using liquid crystal as an electro-optical material has a configuration in which liquid crystal is provided between a pair of substrates.
For example, in an active matrix type liquid crystal device driven by a thin film transistor (hereinafter referred to as TFT), a switching element of a TFT element is turned on by an on signal supplied to a gate line, and supplied via a source line. The image signal to be written is written to the pixel electrode. Thereby, a voltage based on the image signal is applied to the liquid crystal layer between the pixel electrode and the counter electrode to change the arrangement of the liquid crystal molecules. In this manner, image display is performed by changing the transmittance of the pixel and changing the light passing through the pixel electrode and the liquid crystal layer in accordance with the image signal.
[0003]
Since the TFT element has a characteristic that its characteristics change due to the influence of light, a light-shielding film is formed at a position facing the channel area and the channel adjacent area of the TFT element part, and the channel area and the channel adjacent to the TFT element part. The area is configured not to be irradiated with light. For example, tungsten silicide (WSi), which is an opaque refractory metal compound, may be used as the material of the light shielding film (see, for example, Patent Document 1).
[0004]
An element substrate constituting such a switching element is configured by laminating a semiconductor film, an insulating film (interlayer insulating film), a conductive film, or the like having a predetermined pattern on a substrate such as glass or quartz. . That is, a TFT substrate or the like is formed by repeating a film forming process of various films and a photolithography process.
[0005]
[Patent Document 1]
JP 2002-123192 A (paragraph number 0064, FIG. 3)
[0006]
[Problems to be solved by the invention]
However, tungsten silicide (WSi, hereinafter also referred to as WSi) is formed on a substrate such as silicon or quartz by a sputtering method or the like. Thereafter, a high-temperature annealing treatment, formation of an interlayer insulating film on the WSi film, and further, TFT In the subsequent various processes such as formation, a thermal load is applied, so that cracks may occur in the interlayer insulating film or the like. The generation mechanism of this crack is considered as follows.
[0007]
FIG. 11 is a diagram showing the relationship between the temperature applied to the tungsten silicide (WSi) film and the stress generated in the WSi film. The vertical axis in FIG. 11 indicates the amount of stress that changes to the so-called tensor side (the direction in which the end of the WSi film is separated from the substrate). Tungsten silicide is crystallized when heated on the substrate in an amorphous state by sputtering and then heated. As the temperature rises thereafter, the stress changes from point A to point B through point X along the stress curve SC1 indicated by the solid line in FIG. That is, from the point A to the point X, the stress on the tensile side increases, but decreases from the point X toward the point B. However, for subsequent changes in temperature rise and fall, the stress changes so as to move between points B and C of the stress curve SC1.
[0008]
On the other hand, in some oxide films such as interlayer insulating films, stress occurs along the stress curve SC2 indicated by a dotted line in FIG.
FIG. 12 is a partial cross-sectional view of a semiconductor device for explaining the appearance of cracks. In FIG. 12, the pattern of the light shielding film 102 and the pattern of the gate electrode 104 are provided close to each other when the main surface of the element substrate 101 is viewed from the normal direction.
[0009]
When stress is generated in the WSi film, as shown in FIG. 12, a crack indicated by C1 is generated from the end of the WSi light-shielding film 102 formed on the substrate 101 toward the interlayer insulating film 103 thereon. In other cases, a crack indicated by C <b> 2 may occur from the end of the gate electrode 104 formed on the interlayer insulating film 103 toward the lower interlayer insulating film 103.
[0010]
Such cracks may break the gate electrode 104, the conductor layer 105 that forms part of the semiconductor layer, and the like, which lowers the product yield. In FIG. 12, the pattern of the light shielding film 102 and the pattern of the gate electrode 104 are provided close to each other when the main surface of the element substrate 101 is viewed from the normal direction. In some cases, the pattern overlaps the main surface of the element substrate 101 when viewed from the normal direction. In such a case, if a crack occurs, the gate electrode 104, the conductor layer 105, and the like are similarly disconnected.
Such a defect such as disconnection due to a crack occurs in a pixel region or a peripheral circuit region in a semiconductor device such as a liquid crystal device depending on the pattern shape of each layer.
[0011]
[Means for Solving the Problems]
Therefore, an object of the present invention is to prevent cracks from occurring in a semiconductor device having such a light-shielding film containing a refractory metal.
[0012]
The semiconductor device according to the present invention is a semiconductor device having a display region including a plurality of pixels formed in a matrix, and a silicon nitride film is placed on a light-shielding film containing a refractory metal and a principal surface of an element substrate is in a normal direction. As seen from the above, the light-shielding film is provided so as to cover the light-shielding film in accordance with the first shape of the first pattern of the light-shielding film or including at least a part of the first shape.
[0013]
According to such a configuration, in a semiconductor device having a light-shielding film containing a refractory metal, a stress generation region on the light-shielding film pattern is covered with the silicon nitride film, so that the stress strain of the light-shielding film is reduced by the silicon nitride film. Since it is not transmitted to the upper insulating film or the like, cracks can be prevented from occurring.
[0014]
In the semiconductor device of the present invention, an insulating film is provided via the silicon nitride film on the light shielding film, and the second pattern of the layer formed on the insulating film and the first pattern are It is desirable that the silicon nitride films are adjacent or overlapped when viewed from the normal direction, and the silicon nitride film is provided so as to include at least a part of the first shape when viewed from the normal direction.
[0015]
According to such a configuration, by covering a region where stress is generated on the pattern of the light shielding film with silicon nitride, the stress strain of the light shielding film is not transmitted to the insulating film and the second pattern on the silicon nitride film. Therefore, it is possible to prevent a crack from occurring in the layer having the second pattern that is provided close or overlapping.
[0016]
In the semiconductor device of the present invention, it is preferable that the silicon nitride film is further provided so as to include at least a part of the second shape of the second pattern when viewed from the normal direction. .
[0017]
According to such a configuration, it is possible to prevent more cracks from occurring in the layer having the second pattern that is provided close to or overlapping the pattern of the light-shielding film where stress is generated.
[0018]
In the semiconductor device of the present invention, it is preferable that the light shielding film is provided in a peripheral region other than the display region.
[0019]
According to such a configuration, it is possible to prevent more cracks from occurring in the peripheral region.
[0020]
In the semiconductor device of the present invention, it is desirable that the light shielding film is provided in a non-opening region other than the openings of the plurality of pixels in the display region.
[0021]
According to such a configuration, it is possible to prevent more cracks from occurring without reducing the aperture ratio of the display area.
[0022]
In the semiconductor device of the present invention, the light shielding film containing the refractory metal is preferably a film made of tungsten silicide.
[0023]
According to such a configuration, it is possible to prevent more cracks from occurring in the semiconductor device having the light shielding film used for tungsten silicide.
[0024]
In the semiconductor device of the present invention, the semiconductor device is preferably an electro-optical device or a liquid crystal device.
[0025]
In the semiconductor device of the present invention, when the silicon nitride film is provided so as to cover at least a part of the first shape and cover the light shielding film, the silicon nitride film has the normal direction. In view of the above, it is desirable to provide at least a corner portion of the first pattern.
[0026]
According to such a configuration, it is possible to prevent the occurrence of cracks at the corners of the first pattern where stress is concentrated.
[0027]
In the semiconductor device of the present invention, it is preferable that the silicon nitride film is provided so as to include at least a corner portion of the second pattern when viewed from the normal direction.
[0028]
According to such a configuration, it is possible to prevent the occurrence of cracks at the corners of the second pattern where stress is concentrated.
[0029]
In addition, it is desirable to use the semiconductor device of the present invention for an electronic device as an image forming unit.
[0030]
According to such a configuration, it is possible to manufacture a device or equipment with a high yield.
[0031]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings. 1 to 10 are diagrams showing an embodiment of the present invention. FIG. 1 is a plan view of a TFT array substrate of a substrate for a liquid crystal device, which is a substrate for an electro-optical device, as viewed from the counter substrate side together with each component formed thereon. FIG. 2 is a cross-sectional view showing the liquid crystal device after the assembly process in which the TFT array substrate and the counter substrate are bonded to each other and the liquid crystal is sealed is cut along the line HH ′ in FIG. FIG. 3 is a block diagram showing an electrical configuration of the electro-optical device. FIG. 4 is an equivalent circuit diagram of various elements and wirings in a plurality of pixels constituting the pixel region of the liquid crystal device.
[0032]
As shown in FIGS. 1 and 2, the liquid crystal device is configured by enclosing a liquid crystal 50 between a transparent TFT array substrate 10 and a transparent counter substrate 20. A liquid crystal device is a kind of electro-optical device and is used for a light valve of a projector. The TFT array substrate 10 that is an element substrate is made of, for example, a quartz substrate, a glass substrate, or a silicon substrate, and the counter substrate 20 is made of, for example, a glass substrate or a quartz substrate. On the TFT array substrate 10, pixel electrodes and the like constituting pixels are formed and arranged in a matrix. FIG. 4 shows an equivalent circuit of elements on the TFT array substrate 10 constituting the pixel.
[0033]
FIG. 3 shows an electrical configuration of the liquid crystal device. The liquid crystal device includes a scanning line driving circuit 63 and a data line driving circuit 61. The scanning line driving circuit 63 is a so-called Y shift register, transfers a start pulse supplied at the beginning of the subfield in accordance with a clock signal, and scan signals G1, G2, G3,. . . , Gm sequentially.
[0034]
The data line driving circuit 61 sequentially latches n driving data signals corresponding to the number of the data lines 6a in a certain horizontal scanning period, and then sets the voltage level determined from the relationship between the latched data and the AC signal. In the next horizontal scanning period, the data signals S1, S2, S3,. . . , Sn are supplied all at once.
[0035]
As shown in FIGS. 3 and 4, in the display region 10a including a plurality of pixels of the liquid crystal device, a plurality of scanning lines 3a and a plurality of data lines 6a are wired so as to intersect with each other. Pixel electrodes 9a are arranged in a matrix in a region partitioned by the data lines 6a. A TFT 30 is provided corresponding to each intersection of the scanning line 3 a and the data line 6 a, and the pixel electrode 9 a is connected to the TFT 30. A plurality of pixels formed in a matrix that forms the image display region 10a of the electro-optical device, which is a semiconductor device, are provided with a pixel electrode 9a and a TFT 30 for controlling the switching of the pixel electrode 9a. A data line (source line) 6 a to which a signal is supplied is electrically connected to the source of the TFT 30. Image signals S1, S2,. . . , Sn may be supplied line-sequentially in this order, or may be supplied for each group to a plurality of adjacent data lines 6a.
[0036]
In addition, the scanning line 3a is electrically connected to the gate of the TFT 30, and the scanning signals G1, G2,. . . , Gm are applied in this order in a line sequential manner. The pixel electrode 9a is electrically connected to the drain of the TFT 30 at a corresponding position. By closing the TFT 30 as a switching element for a certain period, the image signals S1, S2,. . . . , Sn is written at a predetermined timing. Image signals S1, S2,... Of predetermined levels written in liquid crystal as an example of an electro-optical material via the pixel electrode 9a. . . , Sn is held for a certain period with a counter electrode formed on a counter substrate described later.
[0037]
The liquid crystal modulates light by changing the orientation and order of the molecular assembly according to the applied voltage level, thereby enabling gradation display. In the normally white mode, the transmittance for incident light is reduced according to the voltage applied in units of each pixel, and in the normally black mode, the light is incident according to the voltage applied in units of each pixel. The light transmittance is increased, and light having a contrast corresponding to the image signal is emitted from the electro-optical device as a whole. Here, in order to prevent the held image signal from leaking, a storage capacitor 70 is added in parallel with the liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode. With the storage capacitor 70, the voltage of the pixel electrode 9a can be held for a time that is, for example, three orders of magnitude longer than the time when the source voltage is applied. The storage capacitor 70 improves the voltage holding characteristic and enables image display with a high contrast ratio.
[0038]
As shown in FIGS. 1 and 2, the counter substrate 20 is provided with a light shielding film 42 as a frame for defining the display region 10a. The light shielding film 42 provided so as to surround the display region 10 a is formed of, for example, the same or different light shielding material as the light shielding film 23.
[0039]
A sealing material 41 that encloses liquid crystal in a region outside the light shielding film 42 is formed between the TFT array substrate 10 and the counter substrate 20. The sealing material 41 is disposed so as to substantially match the contour shape of the counter substrate 20, and fixes the TFT array substrate 10 and the counter substrate 20 to each other. The sealing material 41 is missing at a part of one side of the TFT array substrate 10, and a liquid crystal injection port 78 for injecting the liquid crystal 50 is provided in the gap between the bonded TFT array substrate 10 and the counter substrate 20. It is formed. After the liquid crystal is injected from the liquid crystal injection port 78, the liquid crystal injection port 78 is sealed with a sealing material 79.
[0040]
A data line driving circuit 61 and a mounting terminal 62 are provided along one side of the TFT array substrate 10 in a region outside the display region 10a, which is an outer region of the sealing material 41 of the TFT array substrate 10. A scanning line driving circuit 63 is provided along two sides adjacent to one side. On the remaining side of the TFT array substrate 10, a plurality of wirings 64 are provided for connecting the scanning line driving circuits 63 provided on both sides of the screen display region. Further, at least one corner portion of the counter substrate 20 is provided with a conductive material 65 for electrically connecting the TFT array substrate 10 and the counter substrate 20.
[0041]
Next, a silicon nitride film provided on the light shielding film containing WSi which is a refractory metal according to the present embodiment will be described with reference to FIGS. The silicon nitride film is provided so as to cover or cover at least part of the pattern shape of the light shielding film when the main surface of the element substrate is viewed from the normal direction. FIG. 5 is a cross-sectional view showing an example of forming a SiN film which is a silicon nitride (SiN; hereinafter referred to as SiN) film provided on the WSi light-shielding film according to the embodiment of the present invention.
[0042]
As shown in FIG. 5, a light shielding film 12 of WSi, which is a refractory metal, is formed on a quartz substrate 10 by a CVD (Chemical Vapor Deposition) method, a sputtering method, etc., and a photolithography process and an etching process. Etc., the light shielding film 12 having a predetermined plane pattern is formed. Thereafter, a SiN film 12a, which is a dense insulating film, has a larger area than the area of the light shielding film 12 so as to cover the light shielding film 12 by plasma CVD, that is, in a plan view (not shown). To 4000 nm (nanometers) in thickness. The SiN film 12a is a so-called plasma nitride film. Note that the SiN film 12a may be formed using monosilane gas or the like by low pressure CVD. On the SiN film 12a, an interlayer insulating film 13 which is a high-temperature silicon oxide film (HTO film) is provided using TEOS (tetra-ethyl-ortho-silicate) gas or the like by low pressure CVD. Necessary circuit patterns are formed on the interlayer insulating film 13.
Here, the SiN film provided on the WSi film has the property that the relationship between the temperature and the stress shown in FIG. 11 described above does not greatly change the stress with respect to the temperature change. Therefore, when a temperature load is applied to the WSi film, stress is generated in the WSi film along the stress curve as shown by the solid line in FIG. 11, whereas the SiN film provided on the WSi film. Is a dense insulating film and does not cause a large stress change with respect to a thermal load, so that cracks are unlikely to occur in the HTO film provided on the SiN film.
[0043]
Further, the SiN film may cover a part of the pattern shape instead of covering the entire pattern of the WSi film. For example, a SiN film is provided so as to cover only the peripheral region of the pattern where stress is large. Even if it does in this way, generation | occurrence | production of a crack can be suppressed.
[0044]
FIG. 6 is a cross-sectional view showing another example of forming the SiN film provided on the light-shielding film of the WSi film according to the embodiment of the present invention.
The difference from FIG. 5 is that, as shown in FIG. 6, the pattern of the light-shielding film only on the WSi film 12 formed on the quartz substrate 10, that is, when the main surface of the element substrate is viewed from the normal direction. The SiN film 12b is formed in the same area as that of the light shielding film 12 in accordance with the shape. The method for forming the SiN film is the same as the method described in FIG.
Also by the forming method shown in FIG. 6, since only a stress that does not change greatly is generated in the SiN film, cracks are hardly generated in the HTO film provided on the SiN film.
As described with reference to FIG. 12, a wiring pattern such as a gate electrode is formed above the light shielding film 12. When the main surface of the element substrate 10 is viewed from the normal direction, the pattern of the light shielding film 12 and the pattern of the gate electrode are provided close to each other, or the pattern of the light shielding film 12 and the pattern of the gate electrode overlap. In such a case, it is possible to prevent a conventional crack from occurring in a pattern such as a gate electrode.
[0045]
In particular, since stress is concentrated in the corner portion of the pattern of the light shielding film 12, the SiN film may be provided so as to include at least the corner portion of the pattern of the light shielding film 12.
[0046]
Further, since the stress is concentrated at the corner portion of the pattern such as the gate electrode, the SiN film is formed so as to include at least the corner portion of the pattern such as the gate electrode when the main surface of the element substrate 10 is viewed from the normal direction. May be provided.
[0047]
According to the method of forming the SiN film shown in FIG. 5, the SiN film is covered so as to cover not only the pattern shape of the WSi film but also the pattern shape of the gate electrode or the like when the main surface of the element substrate 10 is viewed from the normal direction. Since the area of the SiN film is larger than that of the forming method shown in FIG. 6, the stress change of the WSi film caused by the temperature change can be suppressed more strongly.
In the SiN film forming method shown in FIG. 6, since the SiN film is provided only on the WSi film, that is, according to the pattern shape of the WSi film, the aperture ratio is not lowered in the display area in the display area. The stress change of the WSi film caused by the temperature change can be suppressed.
Therefore, the SiN film forming method shown in FIG. 5 is preferable in the peripheral region including peripheral circuits other than the display region 10a, and the SiN film forming method shown in FIG. It is preferable in the region or an upper light shielding film described later.
[0048]
As described above, according to the configuration of FIG. 5 and FIG. 6, a region where stress occurs on the pattern of the WSi film is covered with the SiN film. As a result, a compressive stress is generated in the WSi film, and a tensile stress opposite to the compressive stress is generated in the HTO film. Therefore, no stress is generated at the boundary surface between the two films where strain is concentrated, and The dense SiN film does not transmit to the layer on the surface opposite to the boundary surface.
[0049]
Further, the SiN film has good interface adhesion with each layer, and interface peeling due to stress hardly occurs. Furthermore, the SiN film is difficult to enter the initial stage of microcracks that trigger cracks, that is, the stage where local microstrain nuclei are generated. Even if cracks occur, the growth of the SiN film is stopped. It will be a breakwater.
[0050]
Next, the state where the SiN film is provided on the light shielding film in the liquid crystal device will be specifically described with reference to FIGS.
[0051]
FIG. 7 is a schematic cross-sectional view showing in detail the configuration of the pixel of the liquid crystal device, which is shown connected along the line AA ′ in FIG. FIG. 8 shows an electro-optical device according to an embodiment of the present invention, and is a plan view of a plurality of adjacent pixel groups on a TFT array substrate on which data lines, scanning lines, pixel electrodes, and the like are formed.
[0052]
FIG. 7 is a schematic cross-sectional view of a liquid crystal device focusing on one pixel. Grooves 11 are formed in a lattice pattern on an element substrate 10 such as glass or quartz. A WSi lower light shielding film 12 is provided on the groove 11. On the lower light-shielding film 12 provided by sputtering or the like, as described in FIG. 5, the SiN film 12a is provided by plasma CVD or the like so as to cover the light-shielding film 12. A TFT 30 having an LDD (Lightly Doped Drain) structure is formed on the WSi film 12 on which the SiN film 12 a is provided via a first interlayer insulating film 13. The groove 11 flattens the boundary surface between the TFT substrate and the liquid crystal 50.
[0053]
The TFT 30 is configured such that a scanning line 3a serving as a gate electrode is provided via a gate insulating film 2 on a semiconductor layer 1a in which a channel region 1a ′, a source region 1d, and a drain region 1e are formed. The scanning line 3a is formed to be wide at a portion to be a gate electrode, and the channel region 1a ′ is configured in a region where the semiconductor layer 1a and the scanning line 3a face each other.
[0054]
On the element substrate 10, a plurality of transparent pixel electrodes 9a (the outlines of which are indicated by dotted lines 9a 'in FIG. 8) are provided in a matrix, and are respectively along the vertical and horizontal boundaries of the pixel electrodes 9a. A data line 6a and a scanning line 3a described later are provided. As shown in FIG. 8, each pixel in the display area 10a has an opening area surrounded by a non-opening area including the first light shielding film 12 and the second light shielding film 18 provided in a lattice shape. . The lower light-shielding film 12 is provided in a lattice shape corresponding to each pixel along the data line 6a and the scanning line 3a. The light shielding film 12 prevents reflected light from entering the channel region 1 a ′, the source region 1 d, and the drain region 1 e of the TFT 30. Therefore, cracks can be prevented from occurring without reducing the aperture ratio of the display region.
[0055]
A second interlayer insulating film 14 is stacked on the TFT 30, and an island-shaped first intermediate conductive layer 15 extending in the scanning line 3 a and data line 6 a directions is formed on the second interlayer insulating film 14. On the first intermediate conductive layer 15, the capacitor line 18 is disposed opposite to the dielectric film 17. The capacitor line 18 is made of WSi, and is deposited by sputtering or the like as described above, and then formed in a predetermined pattern shape by a photoresist process and an etching process. The capacitor line 18 includes an extending portion extending in the direction of the data line 6a so as to overlap the first intermediate conductive layer 15, and a main line extending along the scanning line 3a.
[0056]
The first intermediate conductive layer 15 functions as a pixel potential side capacitor electrode (lower capacitor electrode) connected to the high concentration drain region 1e of the TFT 30 and the pixel electrode 9a, and the capacitor line 18 is a fixed potential side capacitor electrode (upper capacitor electrode). ).
[0057]
The capacitor line 18 is disposed opposite to the first intermediate conductive layer 15 via the dielectric film 17 to constitute a storage capacitor (storage capacitor 70 in FIG. 2), and has a light blocking function for preventing internal reflection of light. Have. The intermediate conductive layer 15 is formed at a position relatively close to the semiconductor layer, so that irregular reflection of light can be efficiently prevented.
[0058]
The capacitor line 18 is a WSi film as described above, and has a function as a light shielding film. Therefore, the SiN film 18a is provided on the capacitor line 18 by plasma CVD or the like on the capacitor line 18 according to the pattern of the capacitor line 18 as described in FIG.
[0059]
The first intermediate conductive layer 15 is made of, for example, a conductive polysilicon film and functions as a pixel potential side capacitor electrode. The first intermediate conductive layer 15 has a function as a light absorbing layer disposed between the capacitor line 18 as the upper light shielding film and the TFT 30 in addition to the function as the pixel potential side capacitor electrode, and further, the pixel electrode 9a. And the high-concentration drain region 1e of the TFT 30 have a function of relay connection. The first intermediate conductive layer 15 may also be composed of a single layer film or a multilayer film containing a metal or an alloy.
[0060]
The dielectric film 17 disposed between the first intermediate conductive layer 15 as the lower capacitor electrode and the capacitor line 18 as the upper capacitor electrode is, for example, a relatively thin HTO (High Temperature Oxide) having a thickness of about 5 to 200 nm. It is composed of a film, a silicon oxide film such as an LTO (Low Temperature Oxide) film, a silicon nitride film, or the like. From the viewpoint of increasing the storage capacity, it is better that the dielectric film 17 is thinner as long as the reliability of the film is sufficiently obtained.
[0061]
The capacitor line 18 extends from the image display area in which the pixel electrode 9a is disposed to the periphery thereof, and is electrically connected to a constant potential source to be a fixed potential. As such a constant potential source, a scanning line driving circuit 63 for supplying a scanning signal for driving the TFT 30 to the scanning line 3a and a data line driving circuit to be described later for controlling a sampling circuit for supplying an image signal to the data line 6a. A constant potential source such as a positive power source or a negative power source supplied to 61 may be used, or a constant potential supplied to the counter electrode 21 of the counter substrate 20 may be used. Further, the lower light-shielding film 12 also extends from the image display area to the periphery thereof and is connected to a constant potential source in the same manner as the capacitor line 18 in order to prevent the potential fluctuation from adversely affecting the TFT 30. Good.
[0062]
Further, in order to electrically connect the data line 6a and the source region 1d, a second intermediate conductive layer 15a formed of the same layer as the first intermediate conductive layer 15 is formed. The second intermediate conductive layer 15 a is electrically connected to the source region 1 d through a contact hole 24 a that penetrates the second interlayer insulating film 14 and the insulating film 2.
[0063]
A third interlayer insulating film 19 is disposed on the capacitor line 18, and a data line 6 a is stacked on the third interlayer insulating film 19. The data line 6 a is electrically connected to the source region 1 d through a contact hole 24 b that penetrates the third interlayer insulating film 19 and the dielectric film 17.
[0064]
A pixel electrode 9a is stacked on the data line 6a with a fourth interlayer insulating film 25 interposed therebetween. The pixel electrode 9 a is electrically connected to the first intermediate conductive layer 15 through a contact hole 26 b that penetrates the fourth interlayer insulating film 25, the third interlayer insulating film 19, and the dielectric film 17. The first intermediate conductive layer 15 is electrically connected to the drain region 1 e through a contact hole 26 a that penetrates the second interlayer insulating film 14 and the insulating film 2. On the pixel electrode 9a, an alignment film 16 made of polyimide polymer resin is laminated and rubbed in a predetermined direction.
[0065]
When the ON signal is supplied to the scanning line 3a (gate electrode), the channel region 1a 'becomes conductive, the source region 1d and the drain region 1e are connected, and the image signal supplied to the data line 6a is a pixel. It is given to the electrode 9a.
[0066]
On the other hand, the counter substrate 20 is provided with a first light-shielding film 23 in a region facing the data line 6a, the scanning line 3a, and the TFT 30 formation region of the element substrate, that is, in a non-display region of each pixel. The first light shielding film 23 prevents incident light from the counter substrate 20 side from entering the channel region 1 a ′, the source region 1 d, and the drain region 1 e of the TFT 30. A counter electrode (common electrode) 21 is formed over the entire surface of the substrate 20 on the first light shielding film 23. An alignment film 22 made of a polyimide-based polymer resin is laminated on the counter electrode 21 and rubbed in a predetermined direction.
[0067]
A liquid crystal 50 is sealed between the element substrate 10 and the counter substrate 20. Thereby, the TFT 30 writes the image signal supplied from the data line 6a to the pixel electrode 9a at a predetermined timing. Depending on the potential difference between the written pixel electrode 9a and the counter electrode 21, the orientation and order of the molecular assembly of the liquid crystal 50 change, and light is modulated to enable gradation display.
[0068]
Next, the WSi film and the SiN film in the peripheral region that is not the display region of the liquid crystal device that is a semiconductor device, that is, the region inside the light shielding film 42 in FIG. 1 will be described. The peripheral area is an area where peripheral circuits such as a shift register circuit and a sampling circuit are provided around the display area 10a.
FIG. 9 is a plan view showing an example of the positional relationship between the light shielding film, the SiN film, and the wiring pattern in the peripheral region. In FIG. 9, a plurality of WSi light-shielding films 12 are provided in an island shape in the peripheral region, as indicated by a solid line. On the plurality of light shielding films 12, as indicated by oblique lines, the SiN film 12a is provided over the entire surface so as to cover all the plurality of island-shaped light shielding films. A wiring pattern indicated by a dotted line, for example, a wiring pattern of the gate electrode 3a is formed on the SiN film 12a via an interlayer insulating film.
[0069]
As described above, even in the peripheral region, the SiN film provided on the WSi film has a property that stress does not change greatly with respect to temperature, so that a crack is generated in the interlayer insulating film provided on the SiN film. As a result, the wiring pattern is not disconnected.
[0070]
FIG. 10 is a plan view illustrating another example of the positional relationship between the light shielding film, the SiN film, and the wiring pattern in the peripheral circuit region. Unlike the example of FIG. 9, in FIG. 10, the SiN film 12b is provided only on the light-shielding film 12 indicated by the solid line, as indicated by the oblique lines.
[0071]
Also in FIG. 10, as indicated by the solid line, a plurality of WSi light shielding films 12 are provided in an island shape. The SiN film 12b has a plurality of island-shaped light shielding films on the plurality of light shielding films 12 so as to cover only the light shielding film 12, that is, the same shape as the pattern shape of the light shielding film 12 as indicated by oblique lines. It is provided to cover. A wiring pattern indicated by a dotted line, for example, a wiring pattern of the gate electrode 3a is formed on the SiN film 12b via an interlayer insulating film.
[0072]
Accordingly, in the example shown in FIG. 10 as well, the SiN film provided on the WSi film has the property that the stress does not change greatly with respect to the temperature, so that a crack is generated in the interlayer insulating film provided on the SiN film. As a result, the wiring pattern is not disconnected.
[0073]
As described above, according to the present embodiment, it is possible to prevent cracks from occurring in a semiconductor device having a light shielding film containing a refractory metal.
[0074]
In addition to the liquid crystal device, the electro-optical device according to this embodiment may be an EL (Electronic Luminescent) device or an electrophoretic device. Further, the electro-optical device according to the present embodiment is a projection display device capable of displaying high-quality images, a liquid crystal television, a mobile phone, an electronic notebook, a word processor, a viewfinder type, or a monitor direct view type as an image forming unit. The present invention can be applied to various electronic devices such as a video tape recorder, a workstation, a video phone, a POS terminal, and a touch panel. As a result, a semiconductor device and an electronic device with high yield can be manufactured.
[0075]
The present invention is not limited to the above-described embodiments, and various changes and modifications can be made without departing from the scope of the present invention.
[Brief description of the drawings]
FIG. 1 is a plan view of a TFT array substrate according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view of the liquid crystal device taken along the line HH ′ in FIG.
FIG. 3 is a block diagram of an electro-optical device according to an embodiment of the invention.
FIG. 4 is an equivalent circuit diagram of the liquid crystal device according to the embodiment of the invention.
FIG. 5 is a cross-sectional view showing an example of forming a SiN film provided on a light-shielding film of WSi.
FIG. 6 is a cross-sectional view showing another example of forming a SiN film provided on a light-shielding film of WSi.
FIG. 7 is a schematic cross-sectional view illustrating in detail a configuration of a pixel of a liquid crystal device.
FIG. 8 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate.
FIG. 9 is a plan view showing a positional relationship of a light shielding film and the like in a peripheral circuit region.
FIG. 10 is a plan view showing another example of the positional relationship of a light shielding film or the like in the peripheral circuit region.
FIG. 11 is a diagram showing the relationship between the temperature applied to WSi and the stress generated in WSi.
FIG. 12 is a partial cross-sectional view of a semiconductor device for explaining a state in which a crack has occurred.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1a Semiconductor layer, 3a Gate electrode, 6a Data line, 9a Pixel electrode, 10 Element substrate, 12 Light shielding film, 12a, 18a SiN film, 17 Dielectric film, 20 Opposite substrate

Claims

In a semiconductor device having a display region including a plurality of pixels formed in a matrix,
A silicon nitride film is formed on the light-shielding film containing a refractory metal, in accordance with the first shape of the first pattern of the light-shielding film when the main surface of the element substrate is viewed from the normal direction, or at least the first A semiconductor device characterized in that the semiconductor device is provided so as to cover a part of the shape of the light shielding film.

An insulating film is provided via the silicon nitride film on the light shielding film;
The second pattern of the layer formed on the insulating film and the first pattern are close to each other or overlap when viewed from the normal direction,
The semiconductor device according to claim 1, wherein the silicon nitride film is provided so as to include at least a part of the first shape when viewed from the normal direction.

3. The semiconductor according to claim 2, wherein the silicon nitride film is further provided so as to include at least a part of the second shape of the second pattern when viewed from the normal direction. apparatus.

The semiconductor device according to claim 1, wherein the light shielding film is provided in a peripheral region other than the display region.

5. The semiconductor device according to claim 1, wherein the light shielding film is provided in a non-opening region other than the openings of the plurality of pixels in the display region.

The semiconductor device according to claim 1, wherein the light shielding film containing the refractory metal is a film made of tungsten silicide.

The semiconductor device according to claim 1, wherein the semiconductor device is an electro-optical device.

The semiconductor device according to claim 7, wherein the electro-optical device is a liquid crystal device.

When the silicon nitride film is provided so as to cover the light shielding film including at least a part of the first shape, the silicon nitride film is at least the first shape when viewed from the normal direction. 9. The semiconductor device according to claim 1, wherein the semiconductor device is provided so as to include a corner portion of the pattern.

10. The semiconductor according to claim 2, wherein the silicon nitride film is provided so as to include at least a corner portion of the second pattern when viewed from the normal direction. apparatus.

11. An electronic apparatus comprising the semiconductor device according to claim 1 as an image forming unit.