JP2005026386A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2005026386A
JP2005026386A JP2003189136A JP2003189136A JP2005026386A JP 2005026386 A JP2005026386 A JP 2005026386A JP 2003189136 A JP2003189136 A JP 2003189136A JP 2003189136 A JP2003189136 A JP 2003189136A JP 2005026386 A JP2005026386 A JP 2005026386A
Authority
JP
Japan
Prior art keywords
film
thin film
insulating film
hole
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003189136A
Other languages
Japanese (ja)
Inventor
Takashi Momoshima
孝 百島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003189136A priority Critical patent/JP2005026386A/en
Publication of JP2005026386A publication Critical patent/JP2005026386A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent the generation of hydrofluoric acid by penetration of isolated fluorine of an insulation film added with fluorine caused by the permeation of the moisture contained in the air in a clean room, resulting in corrosion of a copper interconnection by the hydrofluoric acid. <P>SOLUTION: A semiconductor device comprises a trench formed in a first insulation film 302 formed on a substrate 301, a first metal interconnection 303 formed in the trench, a second insulation film 304 formed on the first insulation film 302 and on the first metal interconnection 303, a hole 305 formed in the second insulation film 304 so as to reach the first metal interconnection 303, and a second metal interconnection formed in the hole 305. The second insulation film 304 is one added with fluorine, and a titanium thin film 306 is formed at least on a side wall face of the hole 305 as a barrier film against water for preventing permeation of moisture into the second oxide film 304. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、フッ素が添加された絶縁膜ＦＳＧ（フッ素ドープのシリコン酸化膜）を有する半導体装置に関するものである。
【０００２】
【従来の技術】
半導体装置の微細化、高性能化に伴い、特許文献１には、誘電率の低い絶縁材料としてフッ素添加の絶縁膜ＦＳＧの利用したものが提案され、また特許文献２には、フッ素添加の絶縁膜ＦＳＧと金属材料との密着性を高めるために、絶縁膜ＦＳＧの表面に窒化タンタル、タンタルの薄膜を被覆して、配線材料である銅の拡散防止するものが提案されている。
【０００３】
フッ素が添加された絶縁膜ＦＳＧを有する半導体装置において、上層の配線と下層の配線を結線するためのホールを開口するときの製造フローの模式図である図１３を参照して説明する。
【０００４】
図１３（ａ）において、１０１は半導体基板で、この半導体基板１０１上には、フッ素が添加された第１の絶縁膜１０２が積層され、この第１絶縁膜１０２に触刻により形成された溝１０２ａに、銅材料からなる第１の金属配線１０３が形成される。そして図１３（ｂ）において、１０４は第１の絶縁膜１０２と第１の金属配線１０３上に形成されたフッ素を添加された第２の絶縁膜で、図１３（ｃ）に示すように、第２の絶縁膜１０２には、表面から第１の金属配線１０３に達するホール１０５がエッチング等により形成開口される。さらに図１３（ｄ）に示すように、前記ホール１０５の開口後に、金属（銅）の拡散防止用バリア膜としてタンタル膜１０６が成膜され、さらに図１３（ｅ）に示すように、タンタル膜１０６の表面に銅メッキ用のシード膜１０７が形成される。
【０００５】
【特許文献１】特開平１０−４１３８５号公報
【０００６】
【特許文献２】特開平２０００−３９１２号公報
【０００７】
【発明が解決しようとする課題】
シード膜１０７の形成後に、図１３（ｇ）に示すように、銅メッキにより上層の配線と下層の第１の金属配線１０３とを接続するために、第２の金属配線１０９がホール１０５に形成される。この工程前に、図１３（ｆ）に示すように、クリーンルーム内の空気に含まれている水分、洗浄等で残留している水分がホール１０５内に浸入すると、この水分がタンタル膜１０６とシード膜１０７を通過し、この水分に第２の絶縁膜１０４中の遊離フッ素が溶け出してフッ化水素酸を生成する。この結果、フッ化水素酸が第１の金属配線１０３の銅材料と反応して腐食し異常生成物１０９が発生する。
【０００８】
この腐食を防ぐには、ホール１０５のエッチング、タンタル膜１０６およびシード膜１０７の形成から第２の金属配線のメッキ工程まで、工程間の基板の滞留時間を極力短時間で行う必要があるが、これでは製造ラインの設計等を柔軟に行うことができない。
【０００９】
本発明は、上記問題点を解決して、水分の浸入による配線金属の腐食を防止できて、製造ラインの設計の自由度を確保できる半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するために請求項１記載の発明は、基板上の第１の絶縁膜に形成された溝と、前記溝に形成された第１の金属配線と、前記第１の絶縁膜と第１の金属配線の上に形成された第２の絶縁膜と、該第２の絶縁膜に表面から前記第１の金属配線に達するように形成されたホールと、該ホールに形成された第２の金属配線とを具備した半導体装置であって、前記第２の絶縁膜は、フッ素を添加した絶縁膜であり、前記ホールの側壁面と第２の金属配線との間に、前記第２の絶縁膜への水分の浸入を防止する水分に対するバリア膜を設けたものである。
【００１１】
上記構成によれば、クリーンルーム内の空気中に含まれている水分や、洗浄等で残留している水分がホール内に浸入しても、水分が水分に対するバリア膜により遮断されて第２の絶縁膜に達することがない。したがって、第２の絶縁膜中の遊離フッ素がこの水分に溶け出してフッ化水素酸を生成することがないので、第２の金属配線が腐食されるのを防止することができる。これにより、ホールのエッチング、バリア膜、銅薄膜形成からメッキ工程まで工程間の滞留時間が拘束されることがなくなり、製造ラインの設計の自由度を確保することができる。
【００１２】
【発明の実施の形態】
ここで、本発明に係る半導体装置の実施の形態を図１〜図１２を参照して説明する。
【００１３】
下記の第１〜第６の実施例に係る半導体装置は、表１に示すように、少なくともホールの側壁面に、水分に対するバリア膜としてチタン系薄膜を単層または複数層を形成し、さらに前記水分に対するバリア膜上に、第２の絶縁膜の金属材料の拡散を防止するタンタル系薄膜を単層または複数層を形成するものである。
【００１４】
【表１】

Figure 2005026386
（第１の実施例）
図１および図２（ａ）〜（ｇ）は、第１の実施例に係る半導体装置のホール部の断面の製造手順を示す模式図である。
【００１５】
図２（ａ）に示すように、３０１は半導体基板で、この半導体基板３０１上にはフッ素添加された第１の絶縁膜（ＦＳＧ）３０２が積層され、メッキ等により、第１の絶縁膜３０２に触刻により形成された溝３０２ａに、銅材料からなる第１の銅配線（第１の金属配線）３０３が埋め込まれる。次いで図２（ｂ）に示すように、第１の絶縁膜３０２と第１の銅配線３０３上に、フッ素を添加された第２の絶縁膜（ＦＳＧ）３０４が積層形成され、さらに図２（ｃ）に示すように、エッチング等により第２の絶縁膜３０４の表面から第１の銅配線３０３の表面に至るホール３０５が形成開口される。
【００１６】
さらに図２（ｄ）に示すように、スパッタ等により、第２の絶縁膜３０４の表面およびホール３０５の側壁面ならびにホール３０５に臨む第１の銅配線３０３の表面に、水分に対するバリア膜であるチタン薄膜３０６が形成される。次いで図２（ｅ）に示すように、前記チタン薄膜３０６上の全面に第２の銅配線材料である銅（金属）の拡散防止用のバリア膜であるタンタル薄膜３０７が形成される。そして図１，図２（ｆ）に示すように、タンタル薄膜３０７上に、後述する第２の銅配線３１０との密着性を向上させる銅メッキ用のシード膜（銅の薄膜）３０８が形成される。さらに、図２（ｇ）に示すように、銅メッキ等により、ホール３０５に、上層の配線と下層の第１の銅配線３０３とを結線するための銅材料からなる第２の銅配線（第２の金属配線）３１０が形成される。ここで第２の銅配線３１０と第１の銅配線３０３の間に複数のバリア層３０６，３０７が介在されて僅かに導電抵抗が生じるが、バリア層３０６，３０７は極めて薄い膜であるため、その抵抗は殆ど無視できる程度であり、問題になることはない。
【００１７】
なお、図示しないが、ホール３０５内に第２の銅配線３１０を埋め込んだ後、またはホール３０５や第２の絶縁膜３０４上（配線部分）に第２の銅配線３１０の金属を成長させた後、エッチングまたはＣＭＰによりバリア膜３０６，３０７（後述する４０６，５０７）の不要な部分を除去する。
【００１８】
上記第１の実施例によれば、クリーンルーム内の空気に含まれている水分や、洗浄等で残留している水分がホール１０５内に浸入しても、水分がチタン薄膜３０６により遮断されて第２の絶縁膜３０４に達することがないので、フッ化水素酸が生成されることがなく、第１の銅配線３０３が腐食されることがない。また銅拡散防止用のバリア膜であるタンタル薄膜３０７により、第２の絶縁膜３０４の銅材料の拡散が効果的に抑制される。
【００１９】
したがって、ホール３０５のエッチング、バリア膜、銅薄膜形成からメッキ工程まで工程間の滞留時間が拘束されることがなくなり、製造ラインの設計の自由度を確保することができる。
【００２０】
（第２の実施例）
図３および図４（ａ）〜（ｈ）は、第２の実施例に係る半導体装置のホール部の断面製造手順を示す模式図である。なお、先の実施例と同一部材には同一符号を付して説明を省略する。
【００２１】
図４（ｄ）（ｅ）に示すように、スパッタ等により、チタン薄膜３０６と、窒化チタン薄膜４０６とからなる二層の水分に対するバリア膜が、第２の絶縁膜３０４の表面とホール３０５の側壁面と第１の銅配線３０３の表面とにそれぞれ順次積層される。さらに図４（ｆ）に示すように、前記窒化チタン薄膜４０６上に、銅（金属）拡散防止用のバリア膜であるタンタル薄膜３０７が形成されている。
【００２２】
上記第２の実施例によれば、クリーンルーム内の空気に含まれている水分、洗浄等で残留している水分がホール３０５内に浸入しても、水分がチタン薄膜３０６と窒化チタン薄膜４０６の二層の水分に対するバリア膜により遮断されて、第２の絶縁膜３０４に達することがないので、フッ化水素酸が生成されることがなく、第１の銅配線３０３が腐食されることがない。また銅拡散防止用のバリア膜であるタンタル薄膜３０７により、第２の絶縁膜３０４の銅材料の拡散が効果的に抑制される。
【００２３】
したがって、第１の実施例と同様の作用効果を奏することができる。
（第３の実施例）
図５および図６（ａ）〜（ｇ）は、第３の実施例に係る半導体装置のホール部の断面製造手順を示す模式図である。なお、先の実施例と同一部材には同一符号を付して説明を省略する。
【００２４】
水分に対するバリア膜であるチタン薄膜３０６上に、図６（ｅ）に示すように、銅（金属）拡散防止用の窒化タンタル薄膜５０７が形成されている。
上記第２の実施例によれば、水分に対するバリア膜であるチタン薄膜３０６により、ホール３０５から浸入した水分により、第２の絶縁膜３０４の遊離フッ素が溶け出すことがなく、フッ化水素酸が生成されることがないので、第１の実施例と同様の作用効果を奏することができる。また窒化タンタル薄膜５０７により、第２の絶縁膜３０４の銅材料の拡散を効果的に防止することができる。
【００２５】
（第４の実施例）
図７および図８（ａ）〜（ｈ）は、第４の実施例に係る半導体装置のホール部の断面の製造手順を示す模式図である。なお、先の実施例と同一部材には同一符号を付して説明を省略する。
【００２６】
図８（ｄ）（ｅ）に示すように、スパッタ等により、チタン薄膜３０６と窒化チタン薄膜４０６とからなる二層の水分に対するバリア膜が、第２の絶縁膜３０４の表面とホール３０５の側壁面と第１の銅配線３０３の表面とにそれぞれ順次積層される。さらに図８（ｆ）（ｇ）に示すように、前記窒化チタン薄膜４０６上に、第２の絶縁膜３０４の銅（金属）拡散防止用のバリア膜である窒化タンタル薄膜５０７が形成されている。
【００２７】
上記第４の実施例によれば、クリーンルーム内の空気に含まれている水分、洗浄等で残留している水分がホール３０５内に浸入しても、水分がチタン薄膜３０６と窒化チタン薄膜４０６の二層の水分に対するバリア膜により遮断されて、第２の絶縁膜３０４に達することがないので、フッ化水素酸が生成されることがなく、第１の銅配線３０３が腐食されることがない。また窒化タンタル薄膜５０７により、第２の絶縁膜３０４の銅材料の拡散を効果的に防止することができる。
【００２８】
したがって、第１の実施例と同様の作用効果を奏することができる。
（第５の実施例）
図９および図１０（ａ）〜（ｉ）は、本発明に係る半導体装置のホール部の断面の製造手順を示す模式図である。なお、先の実施例と同一部材には同一符号を付して説明を省略する。
【００２９】
図１０（ｅ）（ｆ）に示すように、スパッタ等により、チタン薄膜３０６と窒化チタン薄膜４０６とからなる二層の水分に対するバリア膜が、第２の絶縁膜３０４の表面とホール３０５の側壁面と第１の銅配線３０３の表面とにそれぞれ順次積層される。さらに図１０（ｇ）（ｈ）に示すように、窒化チタン薄膜４０６上に、タンタル薄膜３０７と窒化タンタル薄膜５０７からなる二層の銅拡散防止用のバリア膜が順次形成される。
【００３０】
上記第５の実施例によれば、チタン薄膜３０６と窒化チタン薄膜４０６とからなる二層の水分に対するバリア膜により、ホール３０５から浸入した水分に第２の絶縁膜３０４の遊離フッ素が溶け込むことがなく、フッ化水素酸が生成されることがないので、第１の実施例と同様の作用効果を奏することができる。またタンタル薄膜３０７と窒化タンタル薄膜５０７からなる二層の銅拡散防止用バリア膜により、第２の絶縁膜３０４の銅材料の拡散を効果的に防止することができる。
【００３１】
（第６の実施例）
図１１および図１２（ａ）〜（ｉ）は、第６の実施例に係る半導体装置のホール部の断面の製造手順を示す模式図である。なお、先の実施例と同一部材には同一符号を付して説明を省略する。
【００３２】
図１２（ｅ）（ｆ）に示すように、スパッタ等により、チタン薄膜３０６と窒化チタン薄膜４０６とからなる二層の水分に対するバリア膜が、第２の絶縁膜３０４の表面とホール３０５の側壁面と第１の銅配線３０３の表面とにそれぞれ順次積層される。さらに図１２（ｇ）（ｈ）に示すように、窒化チタン薄膜４０６上に、窒化タンタル薄膜５０７とタンタル薄膜３０７からなる二層の銅拡散防止用バリア膜が順次形成される。
【００３３】
上記第６の実施例によれば、チタン薄膜３０６と窒化チタン薄膜４０６とからなる二層の水分に対するバリア膜により、ホール３０５から浸入した水分に第２の絶縁膜３０４の遊離フッ素が溶け込むことがなく、フッ化水素酸が生成されることがないので、第１の実施例と同様の作用効果を奏することができる。またタンタル薄膜３０７と窒化薄膜５０７からなる二層の銅拡散防止用バリア膜により第２の絶縁膜３０４の銅材料の拡散を効果的に防止することができる。
【００３４】
【発明の効果】
以上に述べたごとく本発明によれば、クリーンルーム内の空気中に含まれている水分や、洗浄等で残留している水分がホール内に浸入しても、水分が水分に対するバリア膜により遮断されて第２の絶縁膜に達することがない。したがって、第２の絶縁膜中の遊離フッ素がこの水分に溶け出して、フッ化水素酸が生成されることがないので、第１の金属配線が腐食されるのを防止することができる。これにより、ホールのエッチング、バリア膜、銅薄膜形成からメッキ工程まで工程間の滞留時間が拘束されることがなくなり、製造ラインの設計の自由度を確保することができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の実施の形態を示し、第１の実施例のホール部の断面を示す模式図である。
【図２】（ａ）〜（ｇ）はそれぞれ同半導体装置の製造手順を示す模式図である。
【図３】本発明に係る半導体装置の第２の実施例のホール部の断面を示す模式図である。
【図４】（ａ）〜（ｈ）はそれぞれ同半導体装置の製造手順を示す模式図である。
【図５】本発明に係る半導体装置の第３の実施例のホール部の断面を示す模式図である。
【図６】（ａ）〜（ｇ）はそれぞれ同半導体装置の製造手順を示す模式図である。
【図７】本発明に係る半導体装置の第４の実施例のホール部の断面を示す模式図である。
【図８】（ａ）〜（ｈ）はそれぞれ同半導体装置の製造手順を示す模式図である。
【図９】本発明に係る半導体装置の第５の実施例のホール部の断面を示す模式図である。
【図１０】（ａ）〜（ｉ）はそれぞれ同半導体装置の製造手順を示す模式図である。
【図１１】本発明に係る半導体装置の第６の実施例のホール部の断面を示す模式図である。
【図１２】（ａ）〜（ｉ）はそれぞれ同半導体装置の製造手順を示す模式図である。
【図１３】（ａ）〜（ｇ）は従来の半導体装置の同半導体装置の製造手順を示す模式図である。
【符号の説明】
３０１ 半導体基板
３０２ 第１の絶縁薄膜（ＦＳＧ）
３０３ 第１の銅配線
３０４ 第２の絶縁薄膜（ＦＳＧ）
３０５ ホール
３０６ チタン薄膜
３０７ タンタル薄膜
３０８ シード膜
３１０ 第２の銅配線
４０６ 窒化チタン薄膜
５０７ 窒化タンタル薄膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device having an insulating film FSG (fluorine-doped silicon oxide film) to which fluorine is added.
[0002]
[Prior art]
With the miniaturization and high performance of semiconductor devices, Patent Document 1 proposes using a fluorine-added insulating film FSG as an insulating material having a low dielectric constant, and Patent Document 2 discloses fluorine-added insulation. In order to improve the adhesion between the film FSG and the metal material, a technique is proposed in which the surface of the insulating film FSG is covered with a thin film of tantalum nitride or tantalum to prevent diffusion of copper as a wiring material.
[0003]
A semiconductor device having an insulating film FSG to which fluorine is added will be described with reference to FIG. 13 which is a schematic diagram of a manufacturing flow when a hole for connecting an upper layer wiring and a lower layer wiring is opened.
[0004]
In FIG. 13A, reference numeral 101 denotes a semiconductor substrate. On the semiconductor substrate 101, a first insulating film 102 to which fluorine is added is laminated, and a groove formed in the first insulating film 102 by tapping. A first metal wiring 103 made of a copper material is formed on 102a. In FIG. 13B, reference numeral 104 denotes a second insulating film to which fluorine is added formed on the first insulating film 102 and the first metal wiring 103. As shown in FIG. A hole 105 reaching the first metal wiring 103 from the surface is formed and opened in the second insulating film 102 by etching or the like. Further, as shown in FIG. 13D, a tantalum film 106 is formed as a barrier film for preventing diffusion of metal (copper) after the opening of the hole 105. Further, as shown in FIG. A seed film 107 for copper plating is formed on the surface of 106.
[0005]
[Patent Document 1] Japanese Patent Application Laid-Open No. 10-41385
[Patent Document 2] Japanese Patent Application Laid-Open No. 2000-3912
[Problems to be solved by the invention]
After the formation of the seed film 107, as shown in FIG. 13G, a second metal wiring 109 is formed in the hole 105 in order to connect the upper wiring and the lower first metal wiring 103 by copper plating. Is done. Before this step, as shown in FIG. 13 (f), when moisture contained in the air in the clean room or moisture remaining after cleaning enters the hole 105, the moisture is separated from the tantalum film 106 and the seed. Passing through the film 107, free fluorine in the second insulating film 104 is dissolved into this moisture to generate hydrofluoric acid. As a result, hydrofluoric acid reacts with the copper material of the first metal wiring 103 to corrode and an abnormal product 109 is generated.
[0008]
In order to prevent this corrosion, it is necessary to perform the residence time of the substrate between processes as short as possible from the etching of the hole 105, the formation of the tantalum film 106 and the seed film 107 to the plating process of the second metal wiring, This makes it impossible to design a production line flexibly.
[0009]
SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device that solves the above-described problems, can prevent the corrosion of wiring metal due to the ingress of moisture, and can secure the design freedom of the production line.
[0010]
[Means for Solving the Problems]
In order to achieve the above object, a first aspect of the present invention provides a groove formed in a first insulating film on a substrate, a first metal wiring formed in the groove, the first insulating film, A second insulating film formed on the first metal wiring; a hole formed in the second insulating film so as to reach the first metal wiring from the surface; and a second insulating film formed in the hole. The second insulating film is an insulating film to which fluorine is added, and the second insulating film is provided between the side wall surface of the hole and the second metal wiring. A barrier film against moisture that prevents moisture from entering the insulating film is provided.
[0011]
According to the above configuration, even if moisture contained in the air in the clean room or moisture remaining after cleaning enters the hole, the moisture is blocked by the barrier film against the moisture and the second insulation. Never reach the membrane. Therefore, free fluorine in the second insulating film does not dissolve into this moisture and hydrofluoric acid is not generated, so that the second metal wiring can be prevented from being corroded. Thereby, the residence time between processes is not restrained from hole etching, barrier film, copper thin film formation to plating process, and the freedom of design of the production line can be ensured.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Here, an embodiment of a semiconductor device according to the present invention will be described with reference to FIGS.
[0013]
As shown in Table 1, the semiconductor devices according to the following first to sixth embodiments form a single layer or a plurality of layers of a titanium-based thin film as a barrier film against moisture at least on the side wall surface of the hole. A single layer or a plurality of layers of a tantalum-based thin film that prevents diffusion of the metal material of the second insulating film is formed on the barrier film against moisture.
[0014]
[Table 1]
Figure 2005026386
(First embodiment)
FIG. 1 and FIGS. 2A to 2G are schematic views showing the manufacturing procedure of the cross section of the hole portion of the semiconductor device according to the first embodiment.
[0015]
As shown in FIG. 2A, reference numeral 301 denotes a semiconductor substrate, and a fluorine-added first insulating film (FSG) 302 is laminated on the semiconductor substrate 301, and the first insulating film 302 is formed by plating or the like. The first copper wiring (first metal wiring) 303 made of a copper material is embedded in the groove 302a formed by the contact. Next, as shown in FIG. 2B, a second insulating film (FSG) 304 to which fluorine is added is stacked on the first insulating film 302 and the first copper wiring 303, and further, FIG. As shown in c), a hole 305 is formed and opened from the surface of the second insulating film 304 to the surface of the first copper wiring 303 by etching or the like.
[0016]
Further, as shown in FIG. 2D, a barrier film against moisture is formed on the surface of the second insulating film 304, the side wall surface of the hole 305, and the surface of the first copper wiring 303 facing the hole 305 by sputtering or the like. A titanium thin film 306 is formed. Next, as shown in FIG. 2E, a tantalum thin film 307 which is a barrier film for preventing diffusion of copper (metal) as the second copper wiring material is formed on the entire surface of the titanium thin film 306. As shown in FIGS. 1 and 2F, a copper plating seed film (copper thin film) 308 is formed on the tantalum thin film 307 to improve the adhesion to the second copper wiring 310 described later. The Further, as shown in FIG. 2G, a second copper wiring (second wiring) made of a copper material for connecting the upper wiring and the lower first copper wiring 303 to the hole 305 by copper plating or the like. 2 metal wiring) 310 is formed. Here, a plurality of barrier layers 306 and 307 are interposed between the second copper wiring 310 and the first copper wiring 303 to cause a slight conductive resistance. However, since the barrier layers 306 and 307 are extremely thin films, Its resistance is almost negligible and does not become a problem.
[0017]
Although not shown, after the second copper wiring 310 is buried in the hole 305 or after the metal of the second copper wiring 310 is grown on the hole 305 or the second insulating film 304 (wiring portion). Then, unnecessary portions of the barrier films 306 and 307 (406 and 507 described later) are removed by etching or CMP.
[0018]
According to the first embodiment, even when moisture contained in the air in the clean room or moisture remaining after cleaning enters the hole 105, the moisture is blocked by the titanium thin film 306 and the Since the second insulating film 304 is not reached, hydrofluoric acid is not generated and the first copper wiring 303 is not corroded. Further, the diffusion of the copper material of the second insulating film 304 is effectively suppressed by the tantalum thin film 307 which is a barrier film for preventing copper diffusion.
[0019]
Therefore, the residence time between processes from the etching of the hole 305, the formation of the barrier film and the copper thin film to the plating process is not restricted, and the degree of freedom in designing the production line can be ensured.
[0020]
(Second embodiment)
3 and 4A to 4H are schematic views showing a cross-sectional manufacturing procedure of the hole portion of the semiconductor device according to the second embodiment. The same members as those in the previous embodiment are denoted by the same reference numerals and description thereof is omitted.
[0021]
As shown in FIGS. 4D and 4E, a barrier film against moisture of two layers including a titanium thin film 306 and a titanium nitride thin film 406 is formed on the surface of the second insulating film 304 and the hole 305 by sputtering or the like. The side wall surface and the surface of the first copper wiring 303 are sequentially stacked. Further, as shown in FIG. 4 (f), a tantalum thin film 307, which is a barrier film for preventing copper (metal) diffusion, is formed on the titanium nitride thin film 406.
[0022]
According to the second embodiment, even if the moisture contained in the air in the clean room or the moisture remaining after cleaning enters the hole 305, the moisture remains in the titanium thin film 306 and the titanium nitride thin film 406. Since it is blocked by the two-layer moisture barrier film and does not reach the second insulating film 304, hydrofluoric acid is not generated and the first copper wiring 303 is not corroded. . Further, the diffusion of the copper material of the second insulating film 304 is effectively suppressed by the tantalum thin film 307 which is a barrier film for preventing copper diffusion.
[0023]
Therefore, the same effect as the first embodiment can be obtained.
(Third embodiment)
FIG. 5 and FIGS. 6A to 6G are schematic views showing a cross-sectional manufacturing procedure of the hole portion of the semiconductor device according to the third embodiment. The same members as those in the previous embodiment are denoted by the same reference numerals and description thereof is omitted.
[0024]
As shown in FIG. 6E, a tantalum nitride thin film 507 for preventing copper (metal) diffusion is formed on the titanium thin film 306 which is a barrier film against moisture.
According to the second embodiment, the titanium thin film 306 that is a barrier film against moisture prevents the free fluorine of the second insulating film 304 from being dissolved by moisture that has entered from the holes 305, and hydrofluoric acid is not dissolved. Since it is not generated, the same operational effects as in the first embodiment can be obtained. The tantalum nitride thin film 507 can effectively prevent the copper material of the second insulating film 304 from diffusing.
[0025]
(Fourth embodiment)
7 and 8A to 8H are schematic views showing a manufacturing procedure of a cross section of the hole portion of the semiconductor device according to the fourth embodiment. The same members as those in the previous embodiment are denoted by the same reference numerals and description thereof is omitted.
[0026]
As shown in FIGS. 8D and 8E, the barrier film against moisture of two layers including the titanium thin film 306 and the titanium nitride thin film 406 is formed on the surface of the second insulating film 304 and the side of the hole 305 by sputtering or the like. They are sequentially laminated on the wall surface and the surface of the first copper wiring 303. Further, as shown in FIGS. 8F and 8G, a tantalum nitride thin film 507 which is a barrier film for preventing copper (metal) diffusion of the second insulating film 304 is formed on the titanium nitride thin film 406. .
[0027]
According to the fourth embodiment, even if the moisture contained in the air in the clean room or the moisture remaining after cleaning enters the hole 305, the moisture remains in the titanium thin film 306 and the titanium nitride thin film 406. Since it is blocked by the two-layer moisture barrier film and does not reach the second insulating film 304, hydrofluoric acid is not generated and the first copper wiring 303 is not corroded. . The tantalum nitride thin film 507 can effectively prevent the copper material of the second insulating film 304 from diffusing.
[0028]
Therefore, the same effect as the first embodiment can be obtained.
(Fifth embodiment)
FIG. 9 and FIGS. 10A to 10I are schematic views showing a manufacturing procedure of a cross section of the hole portion of the semiconductor device according to the present invention. The same members as those in the previous embodiment are denoted by the same reference numerals and description thereof is omitted.
[0029]
As shown in FIGS. 10E and 10F, the barrier film against moisture of two layers including the titanium thin film 306 and the titanium nitride thin film 406 is formed on the surface of the second insulating film 304 and the side of the hole 305 by sputtering or the like. They are sequentially laminated on the wall surface and the surface of the first copper wiring 303. Further, as shown in FIGS. 10G and 10H, a two-layer barrier film for preventing copper diffusion comprising a tantalum thin film 307 and a tantalum nitride thin film 507 is sequentially formed on the titanium nitride thin film 406.
[0030]
According to the fifth embodiment, the two-layer barrier film composed of the titanium thin film 306 and the titanium nitride thin film 406 allows the free fluorine of the second insulating film 304 to dissolve into the moisture that has entered through the holes 305. In addition, since hydrofluoric acid is not generated, the same effect as that of the first embodiment can be obtained. Further, the diffusion of the copper material of the second insulating film 304 can be effectively prevented by the two-layered copper diffusion preventing barrier film composed of the tantalum thin film 307 and the tantalum nitride thin film 507.
[0031]
(Sixth embodiment)
FIG. 11 and FIGS. 12A to 12I are schematic views showing the manufacturing procedure of the cross section of the hole portion of the semiconductor device according to the sixth embodiment. The same members as those in the previous embodiment are denoted by the same reference numerals and description thereof is omitted.
[0032]
As shown in FIGS. 12E and 12F, the barrier film against moisture of two layers including the titanium thin film 306 and the titanium nitride thin film 406 is formed on the surface of the second insulating film 304 and the side of the hole 305 by sputtering or the like. They are sequentially laminated on the wall surface and the surface of the first copper wiring 303. Further, as shown in FIGS. 12G and 12H, on the titanium nitride thin film 406, a two-layer copper diffusion preventing barrier film composed of a tantalum nitride thin film 507 and a tantalum thin film 307 is sequentially formed.
[0033]
According to the sixth embodiment, the two-layer barrier film composed of the titanium thin film 306 and the titanium nitride thin film 406 allows the free fluorine of the second insulating film 304 to dissolve into the moisture that has entered through the holes 305. In addition, since hydrofluoric acid is not generated, the same effect as that of the first embodiment can be obtained. Further, the diffusion of the copper material of the second insulating film 304 can be effectively prevented by the two-layered copper diffusion preventing barrier film composed of the tantalum thin film 307 and the nitride thin film 507.
[0034]
【The invention's effect】
As described above, according to the present invention, even if moisture contained in the air in the clean room or moisture remaining after cleaning enters the hole, the moisture is blocked by the barrier film against moisture. Thus, the second insulating film is not reached. Therefore, free fluorine in the second insulating film does not dissolve in this moisture and hydrofluoric acid is not generated, so that the first metal wiring can be prevented from being corroded. Thereby, the residence time between processes is not restrained from hole etching, barrier film, copper thin film formation to plating process, and the freedom of design of the production line can be ensured.
[Brief description of the drawings]
FIG. 1 shows a semiconductor device according to an embodiment of the present invention and is a schematic view showing a cross section of a hole portion of a first example.
FIGS. 2A to 2G are schematic views showing a manufacturing procedure of the semiconductor device.
FIG. 3 is a schematic view showing a cross section of a hole portion of a second embodiment of the semiconductor device according to the present invention.
FIGS. 4A to 4H are schematic views showing a manufacturing procedure of the semiconductor device.
FIG. 5 is a schematic view showing a cross section of a hole portion of a third embodiment of the semiconductor device according to the present invention.
FIGS. 6A to 6G are schematic views showing a manufacturing procedure of the semiconductor device.
FIG. 7 is a schematic view showing a cross section of a hole portion of a fourth embodiment of the semiconductor device according to the present invention.
FIGS. 8A to 8H are schematic views showing a manufacturing procedure of the semiconductor device.
FIG. 9 is a schematic view showing a cross section of a hole portion of a fifth embodiment of the semiconductor device according to the present invention.
FIGS. 10A to 10I are schematic views showing a manufacturing procedure of the semiconductor device.
FIG. 11 is a schematic view showing a cross section of a hole portion of a sixth embodiment of the semiconductor device according to the present invention.
12A to 12I are schematic views showing the manufacturing procedure of the semiconductor device.
FIGS. 13A to 13G are schematic views showing a manufacturing procedure of a conventional semiconductor device.
[Explanation of symbols]
301 Semiconductor substrate 302 First insulating thin film (FSG)
303 First copper wiring 304 Second insulating thin film (FSG)
305 hole 306 titanium thin film 307 tantalum thin film 308 seed film 310 second copper wiring 406 titanium nitride thin film 507 tantalum nitride thin film

Claims (4)

基板上の第１の絶縁膜に形成された溝と、前記溝に形成された第１の金属配線と、前記第１の絶縁膜と第１の金属配線の上に形成された第２の絶縁膜と、該第２の絶縁膜に表面から前記第１の金属配線に達するように形成されたホールと、該ホールに形成された第２の金属配線とを具備した半導体装置であって、
前記第２の絶縁膜は、フッ素を添加した絶縁膜であり、
前記ホールの側壁面と第２の金属配線との間に、前記第２の絶縁膜への水分の浸入を防止する水分に対するバリア膜を設けた
ことを特徴とする半導体装置。A groove formed in a first insulating film on the substrate; a first metal wiring formed in the groove; and a second insulation formed on the first insulating film and the first metal wiring. A semiconductor device comprising: a film; a hole formed in the second insulating film so as to reach the first metal wiring from the surface; and a second metal wiring formed in the hole;
The second insulating film is an insulating film to which fluorine is added,
A semiconductor device characterized in that a barrier film against moisture is provided between a side wall surface of the hole and a second metal wiring to prevent moisture from entering the second insulating film. 前記水分に対するバリア膜がチタン薄膜または窒化チタン薄膜である
ことを特徴とする請求項１記載の半導体装置。2. The semiconductor device according to claim 1, wherein the barrier film against moisture is a titanium thin film or a titanium nitride thin film. 前記水分に対するバリア膜の上に、金属配線材料の拡散防止用のタンタル薄膜または窒化タンタル薄膜と、前記第２の金属配線との密着性を高めるシード膜とを設けた
ことを特徴とする請求項１または２記載の半導体装置。The tantalum thin film or tantalum nitride thin film for preventing diffusion of the metal wiring material and a seed film for improving the adhesion between the second metal wiring and the barrier film against moisture are provided. 3. The semiconductor device according to 1 or 2. 前記第２の金属配線の材料が銅である
ことを特徴とする請求項１乃至３のいずれかに記載の半導体装置。4. The semiconductor device according to claim 1, wherein the material of the second metal wiring is copper.
JP2003189136A 2003-07-01 2003-07-01 Semiconductor device Pending JP2005026386A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003189136A JP2005026386A (en) 2003-07-01 2003-07-01 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003189136A JP2005026386A (en) 2003-07-01 2003-07-01 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2005026386A true JP2005026386A (en) 2005-01-27

Family

ID=34187430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003189136A Pending JP2005026386A (en) 2003-07-01 2003-07-01 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2005026386A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007148535A1 (en) * 2006-06-23 2007-12-27 Tokyo Electron Limited Semiconductor device and semiconductor device manufacturing method
JP2008277531A (en) * 2007-04-27 2008-11-13 Fujitsu Microelectronics Ltd Manufacturing method of semiconductor device, and semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007148535A1 (en) * 2006-06-23 2007-12-27 Tokyo Electron Limited Semiconductor device and semiconductor device manufacturing method
JP2008004841A (en) * 2006-06-23 2008-01-10 Tokyo Electron Ltd Semiconductor device and method for manufacturing the same
EP2034517A1 (en) * 2006-06-23 2009-03-11 Tokyo Electron Limited Semiconductor device and semiconductor device manufacturing method
EP2034517A4 (en) * 2006-06-23 2010-07-21 Tokyo Electron Ltd Semiconductor device and semiconductor device manufacturing method
JP2008277531A (en) * 2007-04-27 2008-11-13 Fujitsu Microelectronics Ltd Manufacturing method of semiconductor device, and semiconductor device

Similar Documents

Publication Publication Date Title
JP5583320B2 (en) Semiconductor wafer and manufacturing method thereof
JP2006019325A (en) Semiconductor apparatus and its manufacturing method
JP2006339584A (en) Semiconductor device and its manufacturing method
JP2002134612A (en) Semiconductor device and its manufacturing method
JP2008300674A (en) Semiconductor device
US20090061620A1 (en) Method of manufacturing a semiconductor device
JP2004119698A (en) Semiconductor device and its manufacturing method
TW200419713A (en) Interconnect structure
JP2005026386A (en) Semiconductor device
JP2010040771A (en) Method of manufacturing semiconductor device
JP2006253666A (en) Semiconductor device and manufacturing method thereof
JP2010080607A (en) Method of manufacturing semiconductor device
JP2001044202A (en) Semiconductor device and manufacture thereof
JPH11121458A (en) Semiconductor device
JP3914281B2 (en) Manufacturing method of semiconductor integrated circuit device
JPH0758110A (en) Semiconductor device
JP2001127153A (en) Semiconductor device and its manufacturing method
JP2010040772A (en) Method of manufacturing semiconductor device
JP5720381B2 (en) Manufacturing method of semiconductor device
JP2009111134A (en) Semiconductor device and its manufacturing method
JP2006196820A (en) Semiconductor device and its manufacturing method
JP2008171886A (en) Semiconductor device and manufacturing method thereof
JP2003273208A (en) Semiconductor device and its manufacturing method
KR100357194B1 (en) method for forming metal line semiconductor device
JPH05343531A (en) Semiconductor sevice and its manufacture