JP2005015275A - Reduction-proof dielectric composition and ceramic electronic component using the same - Google Patents
Reduction-proof dielectric composition and ceramic electronic component using the same Download PDFInfo
- Publication number
- JP2005015275A JP2005015275A JP2003182322A JP2003182322A JP2005015275A JP 2005015275 A JP2005015275 A JP 2005015275A JP 2003182322 A JP2003182322 A JP 2003182322A JP 2003182322 A JP2003182322 A JP 2003182322A JP 2005015275 A JP2005015275 A JP 2005015275A
- Authority
- JP
- Japan
- Prior art keywords
- general formula
- reduction
- main component
- represented
- colloidal suspension
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
【０００１】
【発明の属する技術分野】
本発明は、内部電極が卑金属から成り、ＪＩＳ規格ＳＬ特性を満足し、高周波電流が流れるためＱ値（誘電体損失係数の逆数）が高く且つ低自己発熱が要求されるスイッチング電源のトランジスタスナバー回路、液晶ディスプレイパネル（ＬＣＤ）を構成しているバックライトのインバータ電源回路、及び低歪み率が要求される通信用デジタルモデムの対サージ回路等の中高圧用部品に用いられる耐還元性誘電体組成物およびこれを用いたセラミック電子部品に関するものである。
【０００２】
【従来の技術】
近年、通信用モデム、ＬＣＤ及びスイッチング電源等のＰＣ周辺機器及び電子通信機器の軽薄短小化に伴いそれに使用される重要な受動部品の１つであるセラミックコンデンサも従来の円板型から積層型への移行が急速に進み、スイッチング電源回路やモデム回路の小型化、樹脂モールド化、及びＬＣＤの薄型化に寄与している。また、信用調査機関のデータによると西暦２００５年にはセラミックコンデンサの積層化率は９０％を超える事が確実であり、低定格電圧品のみならず中高圧品、更には安全規格品の領域にまで積層化が波及するのは時間の問題である。
【０００３】
例えば、１００ＫＨｚ程度の高周波電流が流れるスイッチング電源のトランジスタスナバー回路には定格電圧が２〜３ＫＶＤＣで静電容量が数１０ｐＦのＪＩＳ規格ＳＬ特性を満足する中高圧用積層セラミックコンデンサが使用されており、回路の小型化に寄与している。また、ＬＣＤの薄型化に伴いバックライトのインバータ電源回路には、従来の円板型に代わって、定格電圧が３ＫＶＤＣで静電容量が数１０〜１００ｐＦのＪＩＳ規格ＳＬ特性を満足する中高圧用積層セラミックコンデンサが適用されつつある。
【０００４】
上記中高圧用積層セラミックコンデンサの構造は、セラミック誘電体層と内部電極層が交互に複数積層されて静電容量を取得する有効層が形成され、その有効層の上下に全体の寸法調整と内部気密封止の為にセラミック誘電体層のみから成る無効層が形成されている。そして、内部電極層の電気的接続は、それらの終端部分が露出した両端面に外部電極を設けることによって行い、これら外部電極表面には半田付け実装を容易に且つ支障なく行える様に、Ｎｉ鍍金の上にＳｎ鍍金又はＣｕ鍍金が層状に施された構造となっている。
【０００５】
従来より、この様な用途のＪＩＳ規格ＳＬ特性を満足する中高圧用積層セラミックコンデンサは、低損失であると同時に高周波電流により異常発熱しないことが求められており、誘電体組成物としては主成分であるＳｒＴｉＯ３−ＣａＴｉＯ３系に数種類の添加物を加えたものが主流である（例えば特許文献１参照）。
【０００６】
主成分であるＳｒＴｉＯ３−ＣａＴｉＯ３−ＭｇＴｉＯ３系に添加物としてＺｒＯ２、Ｎｂ２Ｏ５、Ｔａ２Ｏ５、Ｖ２Ｏ５等を加えた組成物が開示されており、これによると主成分を構成している化合物の比率で静電容量温度変化率を制御し、添加物により絶縁破壊電圧と絶縁抵抗値を向上させることが記載されている。
【０００７】
しかし、上記誘電体組成物は、耐還元性を有しているものではなく、内部電極としてＰｄ系貴金属の使用を前提としたものであり、特に高積層数高静電容量の品種において原材料コストの面で問題がある。これを解決する方法として、Ｐｄ系の貴金属に代わりコストの安いＮｉあるいはＮｉを主成分とする合金を使用することが公知であり、中高圧用積層セラミックコンデンサに占める卑金属内部電極品の割合は増加傾向にある。
【０００８】
Ｎｉは卑金属であるので、従来の貴金属の積層セラミックコンデンサの様に酸素雰囲気中で焼成することは不可能で、低酸素分圧雰囲気中においてＮｉが酸化されないように焼成しなければならない。セラミックコンデンサ用として公知であるＡＢＯ３の一般式で表現されるペロブスカイト酸化物は、１０００℃以上の高温においてＮｉの酸化還元平衡酸素分圧以下の雰囲気に晒されると還元され、絶縁抵抗値が低下したり、電界を印加した状態での信頼性試験、いわゆる負荷寿命での不良率が増大し、コンデンサ用誘電体としての機能を果たさなくなる。
【０００９】
これに対して、これらペロブスカイト酸化物が、ＡサイトとＢサイトに存在するイオンの化学量論比を変化させたり、あるいは格子中にドナーとなって固溶しうる、例えば遷移金属イオン等を添加したりすることによって、前述のような熱処理を行っても還元されにくくなる性質を利用して、ペロブスカイト酸化物と微量の添加物から構成される多くの耐還元性誘電体組成物が考案され、開示されている。以前の耐還元性誘電体組成物は、静電容量の温度変化率が大きいＪＩＳ規格Ｆ特性は言うまでもないが、静電容量の温度変化率が小さいＪＩＳ規格Ｂ特性或いはＥＩＡ規格Ｘ７Ｒ特性が主流であったが、近年積極的な材料開発が行われ、卑金属化が困難とされていた低誘電率系のＪＩＳ規格ＣＯＧ特性或いはＪＩＳ規格ＳＬ特性が積層セラミックコンデンサに適用されている（例えば、特許文献２参照）には主成分のＳｒＴｉＯ３−ＣａＴｉＯ３系に対して、添加物としてＶ２Ｏ５及びＭｎＣＯ３、焼結助剤としてＳｉＯ２−ＣａＯ系化合物を各々含有した耐還元性誘電体組成物が開示されている。これにより、歪み率が小さく、ＤＣバイアス特性に優れ、しかも安価なＮｉ系の内部電極を使用した大容量の積層セラミックコンデンサが主として５０ＶＤＣの低定格電圧品を中心に商品化されている。
【００１０】
【特許文献１】
特開平７−２１１１４０号公報
【特許文献２】
特開２００２−８０２７８号公報
【００１１】
【発明が解決しようとする課題】
しかしながら、従来の耐還元性誘電体組成物の多くは主成分であるペロブスカイト酸化物に対する微量添加物の均一な分散性や反応性を考慮して設計されたものであるとは言い難く、工程上制御しえない要因によって製品の特性、品質が変動し、歩留まりの低下や信頼性不良を引き起こす問題があった。
【００１２】
例えば、従来のプロセスである仮焼混合法により作製した耐還元性誘電体組成物は微量添加物の中でも特にＳｉＯ２−ＣａＯ系やＳｉＯ２−ＣａＯ−ＢａＯ系等の焼結助剤成分を均一に分散させることが難しく、焼結助剤成分が不均一に分散した組成物であった。その結果、焼成時の反応過程で局部的な異常反応を起こし、結晶粒子径のばらつきが大きくなりしかもポアーが多い不均質な微細構造となり、静電容量や誘電体損失のばらつきが生じ、絶縁破壊電圧が低く、また超加速寿命試験（ＨＡＬＴ）における故障時間の分布が広く、平均故障時間が短いという問題点を有していた。
【００１３】
本発明は以上のような課題を解決し、焼結助剤成分を偏析させることなく主成分中に均一に分散させた耐還元性誘電体組成物、およびＱ値が高く、高周波電流下において自己発熱が小さく、中高圧用として耐久信頼性に優れたセラミック電子部品を提供することを目的としている。
【００１４】
【課題を解決するための手段】
本発明は、Ｃａ及びＢａのうち少なくとも一種以上の酢酸塩水溶液とＳｉの金属アルコキシドエタノール溶液を撹拌混合しながらアンモニア水を滴下して（Ｃａ１−ＸＢａＸ）ＳｉＯ３（但し、０≦Ｘ≦１）の一般式で表される成分を含むコロイド状懸濁液を作製する工程と、該コロイド状懸濁液を（Ｓｒ１−ＸＣａＸ）ｍＴｉＯ２＋ｍ（但し、０．２≦Ｘ≦０．５ ０．９９４≦ｍ≦１．００６）の一般式で表される主成分の粉末及び微量の添加物と共に混合して原料粉末を作製する工程とを順次行うことにより耐還元性誘電体組成物を製造する構成とする。
【００１５】
【発明の実施の形態】
本発明の請求項１に記載の発明は、Ｃａ及びＢａのうち少なくとも一種以上の酢酸塩水溶液とＳｉの金属アルコキシドエタノール溶液を撹拌混合しながらアンモニア水を滴下して（Ｃａ１−ＸＢａＸ）ＳｉＯ３（但し、０≦Ｘ≦１）の一般式で表される成分を含むコロイド状懸濁液を作製する工程と、該コロイド状懸濁液を（Ｓｒ１−ＸＣａＸ）ｍＴｉＯ２＋ｍ（但し、０．２≦Ｘ≦０．５ ０．９９４≦ｍ≦１．００６）の一般式で表される主成分の粉末及び微量の添加物と共に混合して原料粉末を作製する工程とを順次行うことにより製造した耐還元性誘電体組成物であって、Ｃａ、Ｂａ及びＳｉを含有するコロイド状懸濁液の均一分散が達成され、主成分であるＳｒＴｉＯ３−ＣａＴｉＯ３固溶体粒子の周囲がこれらの成分により均一にコーティングされ、焼成時に局部的な異常反応がなく焼結助剤成分が均一に分散された非常に緻密な組織を有する耐還元性誘電体組成物を構成することができる。
【００１６】
本発明の請求項２に記載の発明は、Ｃａ及びＢａのうち少なくとも一種以上の酢酸塩水溶液とＳｉの金属アルコキシドエタノール溶液を撹拌混合しながらアンモニア水を滴下して（Ｃａ１−ＸＢａＸ）ＳｉＯ３（但し、０≦Ｘ≦１）の一般式で表される成分を含むコロイド状懸濁液を作製する工程と、該コロイド状懸濁液を（Ｓｒ１−ＸＣａＸ）ｍＴｉＯ２＋ｍ（但し、０．２≦Ｘ≦０．５ ０．９９４≦ｍ≦１．００６）の一般式で表される主成分の粉末及び微量の添加物と共に混合して原料粉末を作製する工程とを順次行うことにより製造した耐還元性誘電体組成物において、コロイド状懸濁液に含まれる（Ｃａ１−ＸＢａＸ）ＳｉＯ３（但し、０≦Ｘ≦１）の一般式で表される成分は、（Ｓｒ１−ＸＣａＸ）ｍＴｉＯ２＋ｍ（但し、０．２≦Ｘ≦０．５ ０．９９４≦ｍ≦１．００６）の一般式で表される主成分の粉末１００モルに対して、０．５〜６．０モルの範囲内であることを特徴とする耐還元性誘電体組成物であって、添加物の種類とその添加量を主成分の粉末に対して規定することにより、優れた初期特性と耐久信頼性を有し、高周波電流下における自己発熱が小さい中高圧用積層セラミックコンデンサに代表されるセラミック電子部品を実現することが可能な耐還元性誘電体組成物を得ることができる。
【００１７】
本発明の請求項３に記載の発明は、Ｃａ及びＢａのうち少なくとも一種以上の酢酸塩水溶液とＳｉの金属アルコキシドエタノール溶液を撹拌混合しながらアンモニア水を滴下して（Ｃａ１−ＸＢａＸ）ＳｉＯ３（但し、０≦Ｘ≦１）の一般式で表される成分を含むコロイド状懸濁液を作製する工程と、該コロイド状懸濁液を（Ｓｒ１−ＸＣａＸ）ｍＴｉＯ２＋ｍ（但し、０．２≦Ｘ≦０．５ ０．９９４≦ｍ≦１．００６）の一般式で表される主成分の粉末及び微量の添加物と共に混合して原料粉末を作製する工程とを順次行うことにより製造した耐還元性誘電体組成物において、添加物は、（Ｓｒ１−ＸＣａＸ）ｍＴｉＯ２＋ｍ（但し、０．２≦Ｘ≦０．５ ０．９９４≦ｍ≦１．００６）の一般式で表される主成分の粉末１００モルに対して、各々Ｍｎ３Ｏ４が０．０５〜０．８モルの範囲内、Ｖ２Ｏ５が０．０２〜０．４モルの範囲内及びＹ２Ｏ３が０．０１〜０．３モルの範囲内であることを特徴とする耐還元性誘電体組成物であって、添加物の種類とその添加量を主成分の粉末に対して規定することにより、優れた初期特性と耐久信頼性を有し、高周波電流下における自己発熱が小さい中高圧用積層セラミックコンデンサに代表されるセラミック電子部品を実現することが可能な耐還元性誘電体組成物を得ることができる。
【００１８】
本発明の請求項４に記載の発明は、Ｃａ及びＢａのうち少なくとも一種以上の酢酸塩水溶液とＳｉの金属アルコキシドエタノール溶液を撹拌混合しながらアンモニア水を滴下して（Ｃａ１−ＸＢａＸ）ＳｉＯ３（但し、０≦Ｘ≦１）の一般式で表される成分を含むコロイド状懸濁液を作製する工程と、該コロイド状懸濁液を（Ｓｒ１−ＸＣａＸ）ｍＴｉＯ２＋ｍ（但し、０．２≦Ｘ≦０．５ ０．９９４≦ｍ≦１．００６）の一般式で表される主成分の粉末及び微量の添加物と共に混合して原料粉末を作製する工程とを順次行うことにより製造した耐還元性誘電体組成物において、コロイド状懸濁液に含まれる（Ｃａ１−ＸＢａＸ）ＳｉＯ３（但し、０≦Ｘ≦１）の一般式で表される成分は、（Ｓｒ１−ＸＣａＸ）ｍＴｉＯ２＋ｍ（但し、０．２≦Ｘ≦０．５ ０．９９４≦ｍ≦１．００６）の一般式で表される主成分の粉末１００モルに対して、０．５〜６．０モルの範囲内であることを特徴とし、さらに添加物は、（Ｓｒ１−ＸＣａＸ）ｍＴｉＯ２＋ｍ（但し、０．２≦Ｘ≦０．５ ０．９９４≦ｍ≦１．００６）の一般式で表される主成分の粉末１００モルに対して、各々Ｍｎ３Ｏ４が０．０５〜０．８モルの範囲内、Ｖ２Ｏ５が０．０２〜０．４モルの範囲内及びＹ２Ｏ３が０．０１〜０．３モルの範囲内であることを特徴とする耐還元性誘電体組成物であって、添加物の種類とその添加量を主成分の粉末に対して規定することにより、優れた初期特性と耐久信頼性を有し、高周波電流下における自己発熱が小さい中高圧用積層セラミックコンデンサに代表されるセラミック電子部品を実現することが可能な耐還元性誘電体組成物を得ることができる。
【００１９】
本発明の請求項５に記載の発明は、第１の複数のセラミック誘電体層の間にＮｉもしくはＮｉを主成分とする合金よりなる内部電極層を設けた有効層及び第２の複数のセラミック誘電体層より成る無効層を有した基体と、基体の両端部から側部に至るように設けられ、内部電極層と電気的に接合された一対の外部電極とを備えたチップ型のセラミック電子部品であり、セラミック誘電体層を請求項１〜４いずれか１記載の耐還元性誘電体組成物で構成したことを特徴とするセラミック電子部品であって、セラミック誘電体層を耐還元性誘電体組成物で構成することにより、所定の製品規格値を全て満足しうる中高圧用積層セラミックコンデンサに代表されるセラミック電子部品を得ることができる。
【００２０】
本発明の請求項６に記載の発明は、第１の複数のセラミック誘電体層の間にＮｉ或いはＮｉを主成分とする合金よりなる内部電極層を設けた有効層及び第２の複数のセラミック誘電体層より成る無効層を有した基体と、基体の両端部から側部に至るように設けられ、内部電極層と電気的に接合された一対の外部電極と、外部電極にそれぞれ接続された端子とを備え、基体及び外部電極が樹脂により埋め込まれたモールド型のセラミック電子部品であり、セラミック誘電体層を請求項１〜４いずれか１記載の耐還元性誘電体組成物で構成したことを特徴とするセラミック電子部品であって、セラミック誘電体層を耐還元性誘電体組成物で構成することにより、所定の製品規格値を全て満足しうる中高圧用積層セラミックコンデンサに代表されるセラミック電子部品を得ることができる。
【００２１】
本発明の請求項７に記載の発明は、第１の複数のセラミック誘電体層の間にＮｉ或いはＮｉを主成分とする合金よりなる内部電極層を設けた有効層及び第２の複数のセラミック誘電体層より成る無効層を有した基体と、基体の両端部から側部に至るように設けられ、内部電極層と電気的に接合された一対の外部電極と、外部電極にそれぞれ接続されたリード線とを備え、基体及び外部電極が樹脂により被覆されたリード型のセラミック電子部品であり、セラミック誘電体層を請求項１〜４いずれか１記載の耐還元性誘電体組成物で構成したことを特徴とするセラミック電子部品であって、セラミック誘電体層を耐還元性誘電体組成物で構成することにより、所定の製品規格値を全て満足しうる中高圧用積層セラミックコンデンサに代表されるセラミック電子部品を得ることができる。
【００２２】
本発明の請求項８に記載の発明は、外部電極は上層、下層の二層構造であり、下層は基体の端面のみに設けたことを特徴とする請求項５〜７いずれか１記載のセラミック電子部品であって、中高圧用積層セラミックコンデンサに代表されるセラミック電子部品を得ることができる。
【００２３】
本発明の請求項９に記載の発明は、耐還元性誘電体組成物の製造方法であって、Ｃａ及びＢａのうち少なくとも一種以上の酢酸塩水溶液とＳｉの金属アルコキシドエタノール溶液を撹拌混合しながらアンモニア水を滴下して（Ｃａ１−ＸＢａＸ）ＳｉＯ３（但し、０≦Ｘ≦１）の一般式で表される成分を含むコロイド状懸濁液を作製する工程と、該コロイド状懸濁液を（Ｓｒ１−ＸＣａＸ）ｍＴｉＯ２＋ｍ（但し、０．２≦Ｘ≦０．５ ０．９９４≦ｍ≦１．００６）の一般式で表される主成分の粉末及び微量の添加物と共に混合して原料粉末を作製する工程とが順次行われることを特徴とする耐還元性誘電体組成物の製造方法であって、焼成時に局部的な異常反応がなく焼結助剤成分が均一に分散された非常に緻密な組織を有する耐還元性誘電体組成物を製造することができる。
【００２４】
以下、実施の形態について、図面を用いて説明する。なお、セラミック電子部品としてチップ型中高圧用積層セラミックコンデンサ、モールド型セラミックコンデンサやリードタイプのセラミックコンデンサを例として説明する。
【００２５】
図１は、本発明の実施の形態におけるチップ型中高圧用積層セラミックコンデンサの側断面図である。１１は積層体、１２ａ、１２ｂ、１２ｃは内部電極層、１３はセラミック誘電体層、１４はＮｉ質下層外部電極である。図１に示されるチップ型中高圧用積層セラミックコンデンサは、セラミック誘電体層１３とＮｉを含む内部電極層１２ａ、１２ｂ、１２ｃとを交互に積層して形成された静電容量取得層となる有効層の上下に無効層としてセラミック誘電体層１３が積層されて積層体１１が形成されており、該積層体１１の両端部に内部電極層１２ｂ，１２ｃと電気的に接合されたＮｉ質下層外部電極１４が設けられ、その上にＡｇ質上層外部電極１５が設けられた構成となっている。
【００２６】
次に、図２は、本発明の実施の形態におけるモールド型中高圧用積層セラミックコンデンサの側断面図である。２１は積層体、２２ａ、２２ｂ、２２ｃは内部電極層、２３はセラミック誘電体層、２４はＮｉ質下層外部電極、２５はＡｇ質上層外部電極、２６は熱硬化性樹脂、２７は端子である。図２に示されるモールド型中高圧用積層セラミックコンデンサは、セラミック誘電体層２３とＮｉを含む内部電極層２２ａ、２２ｂ、２２ｃとを交互に積層して形成された静電容量取得層となる有効層の上下に無効層としてセラミック誘電体層２３が積層されて積層体２１が形成されており、該積層体２１の両端部に内部電極層２２ｂ，２２ｃと電気的に接合されたＮｉ質下層外部電極２４が設けられ、その上にＡｇ質上層外部電極２５が設けられた構成となっている。熱硬化性樹脂２６に埋込まれた積層体２１の両端部から導電性の端子２７が引出され、該端子２７を介して回路基板に表面実装できるように構成されている。
【００２７】
次に、図３は本発明の実施の形態におけるリード型中高圧用積層セラミックコンデンサの側断面図である。３１は積層体、３２ａ、３２ｂ、３２ｃは内部電極層、３３はセラミック誘電体層、３４はＮｉ質下層外部電極、３５はＡｇ質上層外部電極、３６は外装材、３７はリード線、３８は半田である。図３に示されるリード型中高圧用積層セラミックコンデンサは、セラミック誘電体層３３とＮｉを含む内部電極層３２ａ、３２ｂ、３２ｃとを交互に積層して形成された静電容量取得層となる有効層の上下に無効層としてセラミック誘電体層３３が積層されて積層体３１が形成されており、該積層体３１の両端部に内部電極層３２ｂ、３２ｃと電気的に接合されたＮｉ質下層外部電極３４が設けられ、その上にＡｇ質上層外部電極３５が設けられた構成となっている。そして、外装材３６に被覆された積層体３１の両端部から導電性のリード線３７が引出され、該リード線３７を介して回路基板に半田付けできるように構成されている。３種類の構造を有する中高圧用積層セラミックコンデンサは、それぞれの特徴を生かしてユーザの要望に応じた使い分けが可能であるが、特にモールド型及びリード型中高圧用積層セラミックコンデンサは、異常電圧による沿面放電の心配がなく、さらに回路基板には各々の積層体の両端部から引出された端子及びリード線が半田付けされる為、回路基板にたわみが発生したとしても積層体本体には機械的応力が一切印加されないため、回路設計上優位性の極めて高いものである。
【００２８】
中高圧用積層セラミックコンデンサのセラミック誘電体層を構成している耐還元性誘電体組成物は、Ｃａ及びＢａのうち少なくとも一種以上の酢酸塩水溶液とＳｉの金属アルコキシドエタノール溶液を撹拌混合しながらアンモニア水を滴下して（Ｃａ１−ＸＢａＸ）ＳｉＯ３（但し、０≦Ｘ≦１）の一般式で表される成分を含むコロイド状懸濁液を作製する工程と、該コロイド状懸濁液を（Ｓｒ１−ＸＣａＸ）ｍＴｉＯ２＋ｍ（但し、０．２≦Ｘ≦０．５ ０．９９４≦ｍ≦１．００６）の一般式で表される主成分の粉末及び微量の添加物と共に混合して原料粉末を作製する工程とを順次行うことにより製造したものであり、好ましくはコロイド状懸濁液に含まれる（Ｃａ１−ＸＢａＸ）ＳｉＯ３（但し、０≦Ｘ≦１）の一般式で表される成分は、（Ｓｒ１−ＸＣａＸ）ｍＴｉＯ２＋ｍ（但し、０．２≦Ｘ≦０．５ ０．９９４≦ｍ≦１．００６）の一般式で表される主成分の粉末１００モルに対して、０．５〜６．０モルの範囲内であり、添加物は（Ｓｒ１−ＸＣａＸ）ｍＴｉＯ２＋ｍ（但し、０．２≦Ｘ≦０．５ ０．９９４≦ｍ≦１．００６）の一般式で表される主成分の粉末１００モルに対して、各々Ｍｎ３Ｏ４が０．０５〜０．８モルの範囲内、Ｖ２Ｏ５が０．０２〜０．４モルの範囲内及びＹ２Ｏ３が０．０１〜０．３モルの範囲内である。
【００２９】
本発明の実施において使用する（Ｓｒ１−ＸＣａＸ）ｍＴｉＯ２＋ｍ（但し、０．２≦Ｘ≦０．５ ０．９９４≦ｍ≦１．００６）の一般式で表される主成分の粉末は、平均粒子径と粒子径分布の幅が小さいものが好ましい。また、反応性についてはそれが小さい方がＳＬ特性の発現が容易であるので、結晶化度の高い粉末を使用するのが好ましい。このような主成分の粉末を製造する工程において混入する不純物としては、ストロンチウム、カルシウム以外のアルカリ土類金属や鉄、珪素及びアルミニウム等があるが、これらの不純物は数千ｐｐｍのオーダで含有されていても特に支障はない。この（Ｓｒ１−ＸＣａＸ）ｍＴｉＯ２＋ｍ（但し、０．２≦Ｘ≦０．５ ０．９９４≦ｍ≦１．００６）の一般式で表される主成分の粉末は、ＪＩＳ規格ＳＬ特性（−１０００〜３５０ｐｐｍ／℃）を満足させる上において最も重要なものである。この化合物はＳｒＴｉＯ３−ＣａＴｉＯ３の各粉末、若しくはＳｒＣＯ３−ＣａＣＯ３−ＴｉＯ２の各粉末から固相反応により合成される。具体的には、１１００〜１３００℃の仮焼温度で合成され、粉砕工程等を経由して本発明のセラミック電子部品である中高圧用積層セラミックコンデンサを製造する為に４．０〜７．０ｍ２／ｇのＢＥＴ値を有する粉末に調整される。
【００３０】
主成分の粉末を混合するコロイド状懸濁液の出発材料であるＣａ及びＢａの酢酸塩及びＳｉのアルコキシドは一般的市販品が使え、これらに含有される不純物は似通った化学的性質を有する金属であるため、前述の主成分と同様に数千ｐｐｍのオーダで含有されていても特に支障はない。また、アルコキシドを溶解させるエタノールも一般的な市販品が使用できる。
【００３１】
これら酢酸塩やアルコキシドは水−エタノール溶液中で水和したイオンとして存在し、後のアンモニア水の滴下によって微細な水酸化物をコロイド状懸濁液の形で生成し、これを主成分の粉末と混合した際、均一な状態で分散されるのが望ましい為、アンモニア水の濃度は１モル／リットル以下、工程の設備的、時間的余裕がある場合にはより低濃度にするのが望ましい。アンモニア水の濃度が１モル／リットルを超えて高濃度になると、前述の水酸化物が偏って生成し組成的に不均一な状態で主成分の粉末と混合されるため、最終的に組成不均一な耐還元性誘電体組成物となり、本発明の意図するところとは全く異なった結果となる。
【００３２】
主成分である（Ｓｒ１−ＸＣａＸ）ｍＴｉＯ２＋ｍにおいて、ｘは、０．２≦Ｘ≦０．５の範囲である。Ｘが０．２未満では１０〜１００℃の温度範囲で相転移を起こさない為に静電容量の温度変化率が大きくなり、ＪＩＳ規格ＳＬ特性（−１０００〜３５０ｐｐｍ／℃）から逸脱し、またＸが０．５を超えると誘電率が著しく低下する。さらに、ｍは、０．９９４≦ｍ≦１．００６の範囲である。ｍが０．９４４未満ではセラミック誘電体層において粒成長が助長されると同時に耐還元性が損なわれるため、Ｑ値の低下および絶縁破壊電圧の劣化が生じる。また、ｍが１．００６を超えるとセラミック誘電体層が難焼結となり、緻密な焼結体を得るのに高い焼結温度を有する。
【００３３】
次に、（Ｓｒ１−ＸＣａＸ）ｍＴｉＯ２＋ｍ（但し、０．２≦Ｘ≦０．５ ０．９９４≦ｍ≦１．００６）の一般式で表される主成分の粉末１００モルに対して添加される各添加物の量は、中高圧用積層セラミックコンデンサの製品特性である誘電率、Ｑ値、静電容量の温度変化率、絶縁抵抗、絶縁破壊電圧、高温負荷寿命、自己発熱及び焼成温度における耐還元性の観点から限定される。
【００３４】
（Ｓｒ１−ＸＣａＸ）ｍＴｉＯ２＋ｍ（但し、０．２≦Ｘ≦０．５ ０．９９４≦ｍ≦１．００６）の一般式で表される主成分の粉末１００モルに対してＭｎ３Ｏ４が０．８モルを超えると静電容量の温度変化率が大きくなり、ＪＩＳ規格ＳＬ特性から逸脱し、また０．０５モル未満になると耐還元性が損なわれ、Ｑ値が低下し、絶縁抵抗及び絶縁破壊電圧が劣化する。主成分の粉末１００モルに対してＶ２Ｏ５が０．４モルを超えると耐還元性が損なわれ容易に還元され、絶縁抵抗及び絶縁破壊電圧が劣化し、また０．０２モル未満になると高温負荷寿命が短くなる。主成分の粉末１００モルに対してＹ２Ｏ３が０．３モルを超えると絶縁破壊電圧が劣化し、また０．３モル未満になると高温負荷寿命が短くなる。
【００３５】
さらに、（Ｓｒ１−ＸＣａＸ）ｍＴｉＯ２＋ｍ（但し、０．２≦Ｘ≦０．５ ０．９９４≦ｍ≦１．００６）の一般式で表される主成分の粉末１００モルに対して（Ｃａ１−ＸＢａＸ）ＳｉＯ３（但し、０≦Ｘ≦１）の一般式で表される焼結助剤成分が６．０モルを超えると誘電率が低下すると共に高温負荷寿命が劣化し、また０．５モル未満になると焼結助剤成分としての効果が得られず焼成による緻密化が不完全となり同時にＱ値が低下し、自己発熱が増大する。
【００３６】
次に、本発明のセラミック電子部品の一つである中高圧用積層セラミックコンデンサの詳細な製造方法について説明する。
【００３７】
主成分である（Ｓｒ１−ＸＣａＸ）ｍＴｉＯ２＋ｍ（但し、０．２≦Ｘ≦０．５ ０．９９４≦ｍ≦１．００６）の一般式で表される粉末及び添加物であるＭｎ３Ｏ４、Ｖ２Ｏ５、Ｙ２Ｏ３の各々の所定量を組成表に基づいて電子天秤で秤量し、５ｍｍφのＺｒＯ２質ボールが３５０ｇ入った内容積が６００ＣＣのポリエチレン製ポットミル中に投入する。次に、Ｂａ、Ｃａの酢酸塩及びＴＥＯＳ（テトラエトキシシラン）の所定量を同じく組成表に基づいて電子天秤で秤量した後、酢酸塩は１００ＣＣの純水に、またＴＥＯＳは１５０ＣＣのエタノールに別々に溶解させる。そして、酢酸塩水溶液をエタノール溶液中に投入して、プロペラ攪拌機で攪拌を続けながら１規定のアンモニア水を所定量滴下して、（Ｃａ１−ＸＢａＸ）ＳｉＯ３（但し、０≦Ｘ≦１）の一般式で表される焼結助剤成分を含むコロイド状懸濁液を得た。
【００３８】
次に、該コロイド状懸濁液を上記ポットミル中に投入し１００ｒｐｍの回転速度で２０時間混合した。混合物は１５０メッシュのシルクスクリーンで濾過して、テフロン（登録商標）シートを敷いたステンレスバット中に投入し、そして防爆型乾燥機を使用して１２０℃の温度で乾燥した。乾燥した塊状物はアルミナ乳鉢中で解砕した後、３２メッシュのナイロン篩を通過してアルミナ製坩堝に入れて４００℃／２時間の条件で熱処理してスラリー用粉末とした。
【００３９】
次に、スラリー用粉末を所定量の溶剤及び可塑剤と共に混合することにより湿潤した。湿潤後、ポリビニルブチラール樹脂より成るビヒクルを混合してシート成形用スラリーを作製した。
【００４０】
次に、該スラリーを１５０メッシュのシルクスクリーンで濾過した後、成膜してセラミック生シートを得た。そして、該セラミック生シートと、Ｎｉペーストより作製した内部電極シートを用いて転写工法により所定の積層仕様に基ずいて積層した後、切断してグリーンチップを得た。
【００４１】
次に、得られたグリーンチップを面取りした後、その両端面に下層外部電極となるＮｉペーストを塗布し乾燥した後、脱脂した。そして、回転式雰囲気炉により還元雰囲気焼成を実施した。焼成は、グリーンガス、ＣＯ２及びＮ２により調整したＮｉの平衡酸素分圧よりも２桁程度低い酸素分圧雰囲気中で１２５０゜Ｃの温度で２時間保持した。そして、焼成したチップの両端面に上層外部電極となるＡｇペーストを塗布して大気中で焼き付けた後、Ｎｉ鍍金及びその上にＳｎ鍍金を施すことにより図１に示した様な、本発明のセラミック電子部品の一つであるチップ型中高圧用積層セラミックコンデンサを得ることができる。
【００４２】
また、チップ型中高圧用積層セラミックコンデンサ素子の両端面に導電性の金属端子を半田付けした後、該素子及び金属端子の主要な部分を熱硬化性樹脂で埋め込むことにより図２に示した様な、本発明のセラミック電子部品の一つであるモールド型中高圧用積層セラミックコンデンサを得ることができる。
【００４３】
さらに、チップ型中高圧用積層セラミックコンデンサ素子の両端面に導電性のリード線を半田付けした後、該素子及びリード線の主要な部分を外装材で被覆することにより（図３）に示した様な、本発明のセラミック電子部品の一つであるリード型中高圧用積層セラミックコンデンサを得ることができる。
【００４４】
この様にして得られたセラミック電子部品の一つである中高圧用積層セラミックコンデンサは、そのセラミック誘電体層が限定された耐還元性誘電体組成物より構成されており、しかもその微細構造が非常に均一で緻密な組織を有しているため、Ｑ値が高く、静電容量温度変化率がＪＩＳ規格ＳＬ特性を満足し、高周波電流下において自己発熱が小さく、中高圧用として耐久信頼性に優れており、ＬＣＤを構成しているバックライトのインバータ電源回路等の主として高周波高パルスが印加される回路に適用される。また、本発明の中高圧用積層セラミックコンデンサは、その形状がチップ型、モールド型及びリード型としてそれぞれの構造上の特徴を生かしてユーザの要望に応じた使い分けが可能である。
【００４５】
【実施例】
次に本発明の具体例を説明する。
【００４６】
（実施例１）
実験の手順は（表１）に示した組成表に従って、主成分である（Ｓｒ１−ＸＣａＸ）ｍＴｉＯ２＋ｍ（但し、０．１≦Ｘ≦０．６ ０．９９２≦ｍ≦１．００８）の一般式で表される粉末（共立マテリアル製）及び添加物であるＭｎ３Ｏ４、Ｖ２Ｏ５、Ｙ２Ｏ３の各々の所定量を電子天秤で秤量した配合物と、Ｃａ及びＳｉより成る焼結助剤成分を含むコロイド状懸濁液をポットミルで混合して各々の出発原料粉末を作製する。なお、本実施例における、焼結助剤成分の組成はＣａＳｉＯ３である。
【００４７】
【表１】
次に、作製した粉末を使用して、テストサンプルとして図１に示したような形状が３２１６サイズのＮｉ内部電極チップ型積層セラミックコンデンサを試作して総合評価するものである。
【００４９】
なお、テストサンプルであるＮｉ内部電極チップ型積層セラミックコンデンサの製造方法は、実施の形態において示した一連の手順と同じである。
【００５０】
以下に、試作したＮｉ内部電極チップ型積層セラミックコンデンサの評価項目及び評価方法について説明する。
【００５１】
靜電容量（Ｃａｐ）とＱ値はＹＨＰ製ＬＣＲメータ４２８４Ａを使用して１Ｖ／１ＭＨｚの信号電圧下で測定した。誘電率は測定した靜電容量（Ｃａｐ）値と試作したＮｉ内部電極チップ型積層セラミックコンデンサのセラミック誘電体層の厚み及び対向電極面積より算出した。絶縁抵抗値（ＩＲ）はアドバンテスト社製絶縁抵抗計Ｒ８３４０Ａを使用して５００ＶＤＣを１分間印加して測定した。絶縁破壊電圧（ＢＤＶ）は菊水電子製耐圧計を使用してシリコーン油中で直流破壊電圧を測定した。靜電容量の温度変化率（Ｃａｐ−ＴＣ）は恒温槽にＹＨＰ製ＬＣＲメータ４２８４Ａを接続して０〜＋１２５℃の範囲内で測定した。自己発熱は高周波電源を使用してコイルのインダクタンスＬとコンデンサの静電容量Ｃａｐによる共振回路を応用して２００ＫＨｚの周波数で共振させながら徐々に昇圧して２ＫＶの電圧で測定した。また、信頼性評価の一環として、１２５℃の温度で１．５ＫＶＤＣの電圧を印加して高温負荷試験を実施した。
【００５２】
靜電容量とＱ値は各々２０個測定に供し、絶縁抵抗値と絶縁破壊電圧は各々１０個、靜電容量の温度変化率と自己発熱は各々２個測定し、平均値を算出した。また、高温負荷試験は、各組成物により試作したテストサンプルを各々２０個ずつ専用の基板に半田付け実装した後、条件下で実施し、１０００時間に至るまでに３個以上破壊したものをＮＧとした。
【００５３】
これら一連の測定結果を（表２）に示した。ここで、（表２）のＲｕｎＮｏ．は（表１）のＲｕｎＮｏ．に対応している。また、（表２）中のＲｕｎＮｏ．に※印を記したものは、評価項目の内少なくとも１つについて良好な結果が得られなかったテストサンプルであり、本発明範囲外の耐還元性誘電体組成物である。
【００５４】
【表２】
（表１）及び（表２）より明らかな様に、主成分である（Ｓｒ１−ＸＣａＸ）ｍＴｉＯ２＋ｍにおいて、モル比Ｘが０．２未満では＋１２５℃における静電容量の温度変化率が大きくなりＪＩＳ規格ＳＬ特性を満足せず、さらにＱ値が低下し、高温負荷寿命が悪化した。またＸが０．５を超えると誘電率が著しく低下した。さらに、モル比ｍが０．９４４未満ではセラミック誘電体層において粒成長が著しくなり同時に耐還元性が損なわれる為、Ｑ値が低下して、さらに絶縁破壊電圧が劣化した。また、ｍが１．００６を超えると焼結性が乏しくなる為、緻密質なセラミック誘電体層が形成されにくくなり、誘電率が低下して、さらにＱ値も低下した。
【００５６】
次に、（Ｓｒ０．６３３Ｃａ０．３６７）１．００３ＴｉＯ３．００３で表される主成分の粉末１００モルに対してＭｎ３Ｏ４が０．８モルを超えると静電容量の温度変化率曲線において転移点が消滅し、ＪＩＳ規格ＳＬ特性から逸脱した。また０．０５モル未満になると耐還元性が損なわれ、Ｑ値が低下し、絶縁抵抗及び絶縁破壊電圧が劣化し、自己発熱が増大し、高温負荷寿命が悪化した。主成分の粉末１００モルに対してＶ２Ｏ５が０．４モルを超えると耐還元性に問題が生じ、絶縁抵抗及び絶縁破壊電圧が劣化し、自己発熱が増大し、高温負荷寿命が悪化した。また０．０２モル未満になると高温負荷寿命が著しく悪化した。主成分の粉末１００モルに対してＹ２Ｏ３が０．３モルを超えると絶縁破壊電圧が劣化し、また０．０１モル未満になると高温負荷寿命が悪化した。
【００５７】
さらに、主成分の粉末１００モルに対してＣａＳｉＯ３で表される焼結助剤成分が６．０モルを超えると誘電率が低下し、高温負荷寿命が悪化した。また０．５モル未満になると焼結助剤成分としての効果が得られず、Ｑ値が低下し、自己発熱が増大した。
【００５８】
これに対して、本発明範囲内の耐還元性誘電体組成物により作製したＮｉ内部電極チップ型積層セラミックコンデンサは、良好な焼結性と耐還元性とを有し、静電容量の温度変化率がＪＩＳ規格ＳＬ特性を満足すると同時に中高圧用としての用途に適した電気特性を有し、高周波電流下における自己発熱が小さく、耐久信頼性に優れたものであった。
【００５９】
以上の様に、実施例１の耐還元性誘電体組成物によれば、ＬＣＤを構成しているバックライトのインバータ電源等の高周波高パルスが印加される回路に最適な高Ｑ値、低発熱の中高圧用チップ型積層セラミックコンデンサに代表されるセラミック電子部品を実現することが可能である。
【００６０】
（実施例２）
次に、更にレベルの高い電気特性及び耐久信頼性を有する低発熱のＮｉ内部電極中高圧用積層セラミックコンデンサを実現できる耐還元性誘電体組成物を得るために、（表１）中のＲｕｎＮｏ．３の耐還元性誘電体組成物を現状条件として、これに品質工学の手法を適用して全体の最適化を図った。
【００６１】
具体的には、ＲｕｎＮｏ．３の耐還元性誘電体組成物中の添加物及び焼結助剤であるＹ２Ｏ３、Ｍｎ３Ｏ４、Ｖ２Ｏ５及びＣａＳｉＯ３を制御因子として選定し、そして（Ｓｒ０．６３３Ｃａ０．３６７）１．００３ＴｉＯ３．００３で表される主成分粉末１００モルに対する各々の制御因子の量をそれぞれ３水準振って実験直交表を作成し、これに基づいてテストサンプルであるＮｉ内部電極の積層セラミックコンデンサを試作して所定の電気特性を測定する。次に、測定した各々の電気特性に関する要因効果図を作成した後、該要因効果図よりベストの電気特性が得られる為の各々の制御因子の水準の組み合わせを決定するものである。
【００６２】
実験の計画表を（表３）に示した。
【００６３】
【表３】
（表３）によれば、（表１）中のＲｕｎＮｏ．３の耐還元性誘電体組成物における（Ｓｒ０．６３３Ｃａ０．３６７）１．００３ＴｉＯ３．００３で表される主成分の粉末１００モルに対して、制御因子である各々の添加物及び焼結助剤成分の量を現状条件とし、該現状条件を基準にして添加物及び焼結助剤成分量を上下に振った。また、品質工学の重要なポイントである誤差因子Ｎ１、Ｎ２としては還元雰囲気焼成温度を取り上げた。次に、（表３）に基づいて（表４）に示したようなＬ９実験直交表を作成した。
【００６５】
【表４】
（表４）は、実験番号１〜９及び現状条件として（Ｓｒ０．６３３Ｃａ０．３６７）１．００３ＴｉＯ３．００３で表される主成分の粉末１００モルに対する各々の制御因子の量をモル単位で示した実験直交表である。該実験直交表に基づいて、主成分の粉末（共立マテリアル製 平均粒子径：０．５１μｍ ＢＥＴ値：５．６２ｍ２／ｇ）及び添加物であるＭｎ３Ｏ４、Ｖ２Ｏ５、Ｙ２Ｏ３の各々の所定量を電子天秤で秤量した配合物と、ＣａＳｉＯ３の量に相当するＣａ及びＳｉより成る焼結助剤成分を含むコロイド状懸濁液をポットミルで混合して各々の出発原料粉末を作製した。
【００６７】
次に、作製した各々の粉末を使用して、１２５０℃及び１３００℃の焼成温度で焼成してテストサンプルとして２層の有効層を有する３２１６サイズのチップ型積層セラミックコンデンサを試作した。なお、該チップ型積層セラミックコンデンサの詳細な試作方法は、実施の形態において示した一連の方法と同じである。
【００６８】
次に、試作した一連のテストサンプルの評価項目としてＱ値、絶縁抵抗値（ＩＲ）、絶縁破壊電圧（ＢＤＶ）を取り上げて、（実施例１）に記載した測定方法により各々の評価項目を測定した。
【００６９】
そして、一連の測定結果を専用の解析ソフトを用いて解析した後、各々の評価項目に対して（表５）に示した様な感度に関する要因効果図をそれぞれ作成した。品質工学の解析において、ＳＮ比優先及び感度優先の考え方がある。ＳＮ比とは誤差因子Ｎ１、Ｎ２に対するバラツキ度合いであり、ここでは１２５０゜Ｃ及び１３００゜Ｃの焼成温度に対する評価項目の安定性を意味する。感度とは値の大きさであり、ここでは評価項目の値そのものを意味する。本実施例の目的は、よりレベルの高い電気特性及び耐久信頼性を有するＮｉ内部電極中高圧用積層セラミックコンデンサを実現する為の耐還元性誘電体組成物を得ることであり、従ってＱ値、絶縁抵抗値（ＩＲ）、絶縁破壊電圧（ＢＤＶ）の各々の評価項目共にその値が大きい方が望ましい為、感度優先の考え方を適用した。
【００７０】
【表５】
ここで、（表５）の感度に関する要因効果図より、各評価項目ごとに最も感度の高い制御因子の水準の組み合わせを決定し、それに基づいてＱ値、絶縁抵抗値（ＩＲ）、絶縁破壊電圧（ＢＤＶ）の各値を推定した。結果は（表６）に示されている。（表６）によれば、最も高いＱ値が得られる水準の組み合わせにおいて、バランスの取れた良好な電気特性が得られることがわかる。
【００７２】
【表６】
次に、最も高いＱ値が得られた制御因子の水準の組み合わせによる耐還元性誘電体組成物を使用して定格電圧が３ＫＶＤＣで静電容量値が１００ＰＦのチップ型のＮｉ内部電極中高圧用積層セラミックコンデンサを４５３２サイズで設計して試作した。試作方法は、耐還元性誘電体組成物より作製したセラミック生シートと、Ｎｉペーストより作製した内部電極シートを用いて転写工法により所定の積層仕様に基ずいて積層するという実施の形態における一連の操作と同じである。
【００７４】
試作したチップ型のＮｉ内部電極中高圧用積層セラミックコンデンサは、図１に示した様な構造を有しており、有効層数が２０層で、静電容量値が１００ＰＦ±５．０％という規格値を満足し、Ｑ値が６８０〜７３０と高く、絶縁破壊電圧が１３〜１４ＫＶＤＣで非常に高レベルの電気特性が確認された。また、静電容量の温度変化率は２０℃基準を基準にして、＋１２５℃での静電容量変化率が−１０．０％程度でありＪＩＳ規格ＳＬ特性を満足していた。更に、室温での自己発熱は２００ＫＨｚの周波数で共振させながら徐々に昇圧して２ＫＶの電圧で測定したところ３〜４℃と小さく、また＋１２５℃の温度で定格電圧の２倍である６ＫＶＤＣを１０００時間印加したが、絶縁劣化の進行による絶縁破壊等の発生はなく、耐久信頼性に優れたものであった。
【００７５】
次に、チップ型のＮｉ内部電極中高圧用積層セラミックコンデンサの両端部に金属端子を半田付けした後、該積層セラミックコンデンサ本体及び金属端子の主要な部分をエポキシ系の熱硬化性樹脂に埋め込むことにより図２に示した様なモールド型のＮｉ内部電極中高圧用積層セラミックコンデンサを完成させた。該モールド型の積層セラミックコンデンサは、チップ型の積層セラミックコンデンサと同様に非常に優れた電気特性を有し、所定の製品規格値を満足していることは言うまでもないが、モールド型に特有の高圧パルス印加時の沿面リークの心配がなく、また基板に実装された状態でのたわみ強度に優れ、より高度な耐久信頼性を有しているものである。該モールド型の積層セラミックコンデンサを＋１２５℃の恒温槽にセットして４ＫＶで１００ＫＨｚの高周波電圧を１０００時間印加したが、焼損や絶縁破壊等の発生はなかった。ものである。
【００７６】
以上の様に、本発明の耐還元性誘電体組成物に品質工学を適用することにより、高Ｑ値、低発熱および高絶縁破壊電圧が要求されているインバータ電源回路等に十分適用できるための非常に高度な電気特性、高周波特性及び耐久信頼性とを有するＮｉ内部電極中高圧用積層セラミックコンデンサに代表されるセラミック電子部品を実現することができる。
【００７７】
【発明の効果】
以上のように、本発明では、Ｃａ及びＢａのうち少なくとも一種以上の酢酸塩水溶液とＳｉの金属アルコキシドエタノール溶液を撹拌混合しながらアンモニア水を滴下して（Ｃａ１−ＸＢａＸ）ＳｉＯ３（但し、０≦Ｘ≦１）の一般式で表される成分を含むコロイド状懸濁液を作製する工程と、該コロイド状懸濁液を（Ｓｒ１−ＸＣａＸ）ｍＴｉＯ２＋ｍ（但し、０．２≦Ｘ≦０．５ ０．９９４≦ｍ≦１．００６）の一般式で表される主成分の粉末及び耐還元性を発現させるための微量の添加物と共に混合して原料粉末を作製する工程とを順次行うことにより製造した耐還元性誘電体組成物であるため、Ｃａ、Ｂａ及びＳｉを含有するコロイド状懸濁液の均一分散が達成され、主成分であるＳｒＴｉＯ３−ＣａＴｉＯ３固溶体粒子の周囲がこれらの成分により均一にコーティングされる為、焼成時に局部的な異常反応がなく焼結助剤成分が均一に分散された非常に緻密な組織を有するセラミック誘電体層が形成されるため、中高圧用として良好な電気特性と耐久信頼性を有するＮｉ内部電極積層セラミックコンデンサを実現することができる。
【００７８】
また、（Ｃａ１−ＸＢａＸ）ＳｉＯ３（但し、０≦Ｘ≦１）の一般式で表される焼結助剤成分の量及び添加物の種類とその添加量を規定することにより、或いは品質工学の手法を用いて更なる最適化を図ることにより、高度な製品特性を有し、且つ高周波のパルスが印加される回路において優れた耐久信頼性を有するＮｉ内部電極中高圧用積層セラミックコンデンサに代表されるセラミック電子部品を実現することができる。
【００７９】
また、耐還元性誘電体組成物を使用することにより、中高圧用としてそれぞれの特徴を生かして、ユーザの要望に応じた回路設計が可能なチップ型、モールド型及びリード型のＮｉ内部電極積層セラミックコンデンサに代表されるセラミック電子部品を実現することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるチップ型中高圧用積層セラミックコンデンサの側断面図
【図２】本発明の実施の形態におけるモールド型中高圧用積層セラミックコンデンサの側断面図
【図３】本発明の実施の形態におけるリード型中高圧用積層セラミックコンデンサの側断面図
【符号の説明】
１１、２１、３１ 積層体
１２ａ、１２ｂ、１２ｃ、２２ａ、２２ｂ、２２ｃ、３２ａ、３２ｂ、３２ｃ内部電極層
１３、２３、３３ セラミック誘電体層
１４、２４、３４ Ｎｉ質下層外部電極
１５、２５、３５ Ａｇ質上層外部電極
２６ 熱硬化性樹脂
２７ 端子
３６ 外装材
３７ リード線
３８ 半田[0001]
BACKGROUND OF THE INVENTION
The present invention provides a transistor snubber circuit for a switching power supply in which an internal electrode is made of a base metal, satisfies JIS standard SL characteristics, and a high-frequency current flows, so that a high Q value (reciprocal of dielectric loss coefficient) is required and low self-heating is required. Reduction-resistant dielectric composition used in medium- and high-voltage components such as inverter power supply circuits for backlights that make up liquid crystal display panels (LCDs) and surge circuits for communication digital modems that require low distortion And a ceramic electronic component using the same.
[0002]
[Prior art]
In recent years, ceramic peripherals, which are one of the important passive components used for PC peripheral devices such as communication modems, LCDs, and switching power supplies, and electronic communication devices are becoming more and more compact. The transition of this technology is progressing rapidly, contributing to the miniaturization of switching power supply circuits and modem circuits, the resin molding, and the thinning of LCDs. In addition, according to the data of the credit bureau, it is certain that the lamination rate of ceramic capacitors will exceed 90% in the year 2005, and not only low rated voltage products but also medium and high voltage products, as well as safety standard products. It is a matter of time for the lamination to spread.
[0003]
For example, a transistor snubber circuit of a switching power supply in which a high-frequency current of about 100 KHz flows uses a medium-high voltage multilayer ceramic capacitor that satisfies a JIS standard SL characteristic with a rated voltage of 2 to 3 KVDC and a capacitance of several tens of pF. This contributes to miniaturization of the circuit. In addition, the LCD inverter power supply circuit is used for medium- and high-voltages that satisfy the JIS standard SL characteristics with a rated voltage of 3 KVDC and a capacitance of several tens to 100 pF, instead of the conventional disk type, as LCDs become thinner. Multilayer ceramic capacitors are being applied.
[0004]
The above-mentioned medium- and high-voltage multilayer ceramic capacitor has a structure in which a plurality of ceramic dielectric layers and internal electrode layers are alternately stacked to form an effective layer for obtaining capacitance, and the entire dimension adjustment and internal structure are formed above and below the effective layer An ineffective layer consisting only of a ceramic dielectric layer is formed for hermetic sealing. The internal electrode layers are electrically connected by providing external electrodes on both end faces where the terminal portions are exposed, and Ni plating is performed on these external electrode surfaces so that they can be easily soldered and mounted. It has a structure in which Sn plating or Cu plating is applied in layers.
[0005]
Conventionally, a multilayer ceramic capacitor for medium to high voltage satisfying JIS standard SL characteristics for such applications has been required to have low loss and not to generate abnormal heat due to high frequency current. SrTiO 3 -CaTiO 3 A system in which several types of additives are added to the system is the mainstream (for example, see Patent Document 1).
[0006]
SrTiO is the main component 3 -CaTiO 3 -MgTiO 3 ZrO as additive in the system 2 , Nb 2 O 5 , Ta 2 O 5 , V 2 O 5 According to this, the capacitance temperature change rate is controlled by the ratio of the compounds constituting the main component, and the breakdown voltage and the insulation resistance value are improved by the additive. Is described.
[0007]
However, the dielectric composition does not have reduction resistance and is premised on the use of a Pd-based noble metal as an internal electrode. There is a problem in terms of. As a method for solving this problem, it is known to use low-cost Ni or an alloy containing Ni as a main component instead of Pd-based noble metals, and the proportion of base metal internal electrode products in the medium- and high-pressure multilayer ceramic capacitors is increased. There is a tendency.
[0008]
Since Ni is a base metal, it cannot be fired in an oxygen atmosphere like conventional noble metal multilayer ceramic capacitors, and must be fired so that Ni is not oxidized in a low oxygen partial pressure atmosphere. ABO known for ceramic capacitors 3 The perovskite oxide expressed by the general formula is reduced when exposed to an atmosphere of Ni redox equilibrium oxygen partial pressure or lower at a high temperature of 1000 ° C. or higher, and the insulation resistance value decreases or an electric field is applied. The failure rate in the reliability test, that is, the so-called load life increases, and the function as a capacitor dielectric is not fulfilled.
[0009]
On the other hand, these perovskite oxides can change the stoichiometric ratio of ions existing at the A site and the B site, or can be dissolved as a donor in the lattice, such as transition metal ions. As a result, many reduction-resistant dielectric compositions composed of a perovskite oxide and a small amount of an additive have been devised, taking advantage of the property that it is difficult to reduce even if heat treatment as described above is performed, It is disclosed. The previous reduction-resistant dielectric composition has JIS standard F characteristics with a large capacitance temperature change rate, but JIS standard B characteristics or EIA standard X7R characteristics with a small capacitance temperature change rate are the mainstream. In recent years, however, aggressive material development has been carried out in recent years, and low dielectric constant JIS standard COG characteristics or JIS standard SL characteristics, which have been difficult to be made into base metals, have been applied to multilayer ceramic capacitors (for example, patent documents). 2) is the main component of SrTiO 3 -CaTiO 3 As an additive to the system, V 2 O 5 And MnCO 3 , SiO as a sintering aid 2 Reduction-resistant dielectric compositions each containing a -CaO compound are disclosed. As a result, large-capacity monolithic ceramic capacitors using a Ni-type internal electrode with a low distortion rate, excellent DC bias characteristics, and low cost are mainly commercialized mainly for low rated voltage products of 50 VDC.
[0010]
[Patent Document 1]
Japanese Patent Laid-Open No. 7-211140
[Patent Document 2]
Japanese Patent Laid-Open No. 2002-80278
[0011]
[Problems to be solved by the invention]
However, it is difficult to say that many of the conventional reduction-resistant dielectric compositions are designed in consideration of the uniform dispersibility and reactivity of trace additives with respect to the main component perovskite oxide. The characteristics and quality of the product fluctuated due to factors that could not be controlled, leading to problems such as a decrease in yield and poor reliability.
[0012]
For example, the reduction-resistant dielectric composition produced by the calcination mixing method, which is a conventional process, is particularly SiO 2 among trace additives. 2 -CaO and SiO 2 It was difficult to uniformly disperse the sintering aid component such as the -CaO-BaO system, and the sintering aid component was non-uniformly dispersed. As a result, a local abnormal reaction occurs in the reaction process during firing, resulting in a heterogeneous microstructure with large variations in crystal particle size and many pores, resulting in variations in capacitance and dielectric loss, and dielectric breakdown. The problem is that the voltage is low, the failure time distribution in the super accelerated life test (HALT) is wide, and the average failure time is short.
[0013]
The present invention solves the above-mentioned problems, and a reduction-resistant dielectric composition in which the sintering aid component is uniformly dispersed in the main component without segregation, and has a high Q value and is self-excited under a high-frequency current. An object of the present invention is to provide a ceramic electronic component that generates little heat and has excellent durability and reliability for medium and high pressure.
[0014]
[Means for Solving the Problems]
In the present invention, aqueous ammonia is added dropwise while stirring and mixing at least one acetate aqueous solution of Ca and Ba and a metal alkoxide ethanol solution of Si (Ca 1-X Ba X ) SiO 3 (However, a step of preparing a colloidal suspension containing a component represented by the general formula of 0 ≦ X ≦ 1) and the colloidal suspension (Sr 1-X Ca X ) m TiO 2 + m (Wherein 0.2 ≦ X ≦ 0.5 0.994 ≦ m ≦ 1.006) and mixing with the main component powder represented by the general formula and a small amount of additive to produce a raw material powder It is set as the structure which manufactures a reduction-resistant dielectric material composition by performing sequentially.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
According to the first aspect of the present invention, aqueous ammonia is added dropwise while stirring and mixing at least one of an aqueous acetate solution of Ca and Ba and a metal alkoxide ethanol solution of Si (Ca 1-X Ba X ) SiO 3 (However, a step of preparing a colloidal suspension containing a component represented by the general formula of 0 ≦ X ≦ 1) and the colloidal suspension (Sr 1-X Ca X ) m TiO 2 + m (Wherein 0.2 ≦ X ≦ 0.5 0.994 ≦ m ≦ 1.006) and mixing with the main component powder represented by the general formula and a small amount of additive to produce a raw material powder SrTiO, which is a reduction-resistant dielectric composition manufactured by sequentially performing the dispersion, and is capable of achieving uniform dispersion of a colloidal suspension containing Ca, Ba, and Si. 3 -CaTiO 3 Constructs a reduction-resistant dielectric composition with a very dense structure in which the periphery of solid solution particles is uniformly coated with these components and there is no local abnormal reaction during firing and the sintering aid components are uniformly dispersed. can do.
[0016]
In the invention according to claim 2 of the present invention, ammonia water is dropped (Ca) while stirring and mixing at least one acetate aqueous solution of Ca and Ba and a metal alkoxide ethanol solution of Si. 1-X Ba X ) SiO 3 (However, a step of preparing a colloidal suspension containing a component represented by the general formula of 0 ≦ X ≦ 1) and the colloidal suspension (Sr 1-X Ca X ) m TiO 2 + m (Wherein 0.2 ≦ X ≦ 0.5 0.994 ≦ m ≦ 1.006) and mixing with the main component powder represented by the general formula and a small amount of additive to produce a raw material powder In the reduction-resistant dielectric composition produced by sequentially performing, it is contained in the colloidal suspension (Ca 1-X Ba X ) SiO 3 (However, the component represented by the general formula of 0 ≦ X ≦ 1 is (Sr 1-X Ca X ) m TiO 2 + m (However, in the range of 0.5 to 6.0 mol with respect to 100 mol of the main component powder represented by the general formula of 0.2 ≦ X ≦ 0.5 0.994 ≦ m ≦ 1.006) It is a reduction-resistant dielectric composition characterized in that it has excellent initial characteristics and durability reliability by prescribing the kind and amount of additive to the main component powder. It is possible to obtain a reduction-resistant dielectric composition capable of realizing a ceramic electronic component typified by a multilayer ceramic capacitor for medium and high voltage with small self-heating under a high-frequency current.
[0017]
In the invention according to claim 3 of the present invention, ammonia water is dropped (Ca) while stirring and mixing at least one kind of an aqueous acetate solution of Ca and Ba and a metal alkoxide ethanol solution of Si. 1-X Ba X ) SiO 3 (However, a step of preparing a colloidal suspension containing a component represented by the general formula of 0 ≦ X ≦ 1) and the colloidal suspension (Sr 1-X Ca X ) m TiO 2 + m (Wherein 0.2 ≦ X ≦ 0.5 0.994 ≦ m ≦ 1.006) and mixing with the main component powder represented by the general formula and a small amount of additive to produce a raw material powder; In the reduction-resistant dielectric composition manufactured by sequentially performing, the additive is (Sr 1-X Ca X ) m TiO 2 + m (However, Mn with respect to 100 mol of the main component powder represented by the general formula of 0.2 ≦ X ≦ 0.5 0.994 ≦ m ≦ 1.006) 3 O 4 Is in the range of 0.05 to 0.8 mol, V 2 O 5 Is in the range of 0.02 to 0.4 mol and Y 2 O 3 Is a reduction-resistant dielectric composition characterized by being in the range of 0.01 to 0.3 mol, by defining the kind of additive and the amount of addition to the main component powder A reduction-resistant dielectric composition capable of realizing a ceramic electronic component represented by a multilayer ceramic capacitor for medium to high pressure having excellent initial characteristics and durability reliability and low self-heating under high-frequency current is obtained. be able to.
[0018]
In the invention according to claim 4 of the present invention, ammonia water is dropped (Ca) while stirring and mixing at least one acetate aqueous solution of Ca and Ba and a metal alkoxide ethanol solution of Si. 1-X Ba X ) SiO 3 (However, a step of preparing a colloidal suspension containing a component represented by the general formula of 0 ≦ X ≦ 1) and the colloidal suspension (Sr 1-X Ca X ) m TiO 2 + m (Wherein 0.2 ≦ X ≦ 0.5 0.994 ≦ m ≦ 1.006) and mixing with the main component powder represented by the general formula and a small amount of additive to produce a raw material powder In the reduction-resistant dielectric composition produced by sequentially performing, it is contained in the colloidal suspension (Ca 1-X Ba X ) SiO 3 (However, the component represented by the general formula of 0 ≦ X ≦ 1 is (Sr 1-X Ca X ) m TiO 2 + m (However, in the range of 0.5 to 6.0 mol with respect to 100 mol of the main component powder represented by the general formula of 0.2 ≦ X ≦ 0.5 0.994 ≦ m ≦ 1.006) Further, the additive is (Sr 1-X Ca X ) m TiO 2 + m (However, Mn with respect to 100 mol of the main component powder represented by the general formula of 0.2 ≦ X ≦ 0.5 0.994 ≦ m ≦ 1.006) 3 O 4 Is in the range of 0.05 to 0.8 mol, V 2 O 5 Is in the range of 0.02 to 0.4 mol and Y 2 O 3 Is a reduction-resistant dielectric composition characterized by being in the range of 0.01 to 0.3 mol, by defining the kind of additive and the amount of addition to the main component powder A reduction-resistant dielectric composition capable of realizing a ceramic electronic component represented by a multilayer ceramic capacitor for medium to high pressure having excellent initial characteristics and durability reliability and low self-heating under high-frequency current is obtained. be able to.
[0019]
According to a fifth aspect of the present invention, there is provided an effective layer in which an internal electrode layer made of Ni or an alloy containing Ni as a main component is provided between the first plurality of ceramic dielectric layers, and the second plurality of ceramics. A chip-type ceramic electronic comprising a substrate having an ineffective layer made of a dielectric layer, and a pair of external electrodes provided from both ends of the substrate to the side and electrically joined to the internal electrode layer A ceramic electronic component comprising a reduction-resistant dielectric composition according to any one of claims 1 to 4, wherein the ceramic dielectric layer is formed of the reduction-resistant dielectric. By comprising the body composition, it is possible to obtain a ceramic electronic component typified by a multilayer ceramic capacitor for medium to high pressure that can satisfy all predetermined product specification values.
[0020]
According to a sixth aspect of the present invention, there is provided an effective layer in which an internal electrode layer made of Ni or an alloy containing Ni as a main component is provided between the first plurality of ceramic dielectric layers, and the second plurality of ceramics. A base having an ineffective layer made of a dielectric layer, a pair of external electrodes provided from both ends of the base to the side and electrically joined to the internal electrode layer, and connected to the external electrodes, respectively A molded ceramic electronic component having a terminal and a base and external electrodes embedded with a resin, and the ceramic dielectric layer is made of the reduction-resistant dielectric composition according to any one of claims 1 to 4. A ceramic electronic component characterized by comprising a ceramic dielectric layer made of a reduction-resistant dielectric composition and represented by a multilayer ceramic capacitor for medium to high voltage that can satisfy all predetermined product specification values. Ceramic electronic component can be obtained.
[0021]
According to a seventh aspect of the present invention, there is provided an effective layer in which an internal electrode layer made of Ni or an alloy containing Ni as a main component is provided between the first plurality of ceramic dielectric layers, and the second plurality of ceramics. A base having an ineffective layer made of a dielectric layer, a pair of external electrodes provided from both ends of the base to the side and electrically joined to the internal electrode layer, and connected to the external electrodes, respectively A lead-type ceramic electronic component comprising a lead wire and a base and external electrodes coated with a resin, wherein the ceramic dielectric layer is composed of the reduction-resistant dielectric composition according to any one of claims 1 to 4. The ceramic electronic component is characterized in that the ceramic dielectric layer is made of a reduction-resistant dielectric composition and is typified by a multilayer ceramic capacitor for medium to high voltage that can satisfy all predetermined product specification values. Ceramic electronic component can be obtained.
[0022]
The invention according to claim 8 of the present invention is the ceramic according to any one of claims 5 to 7, wherein the external electrode has a two-layer structure of an upper layer and a lower layer, and the lower layer is provided only on the end face of the substrate. It is an electronic component, and a ceramic electronic component typified by a medium-high voltage multilayer ceramic capacitor can be obtained.
[0023]
The invention according to claim 9 of the present invention is a method for producing a reduction-resistant dielectric composition, wherein at least one of an aqueous acetate solution of Ca and Ba and an Si metal alkoxide ethanol solution are stirred and mixed. Ammonia water was added dropwise (Ca 1-X Ba X ) SiO 3 (However, a step of preparing a colloidal suspension containing a component represented by the general formula of 0 ≦ X ≦ 1) and the colloidal suspension (Sr 1-X Ca X ) m TiO 2 + m (Wherein 0.2 ≦ X ≦ 0.5 0.994 ≦ m ≦ 1.006) and mixing with the main component powder represented by the general formula and a small amount of additives to produce a raw material powder A method for producing a reduction-resistant dielectric composition, which is performed sequentially, and has a very dense structure in which sintering auxiliary components are uniformly dispersed without any local abnormal reaction during firing. A reducing dielectric composition can be produced.
[0024]
Hereinafter, embodiments will be described with reference to the drawings. As the ceramic electronic component, a chip-type medium- and high-voltage multilayer ceramic capacitor, a molded-type ceramic capacitor, and a lead-type ceramic capacitor will be described as examples.
[0025]
FIG. 1 is a cross-sectional side view of a chip-type medium / high voltage multilayer ceramic capacitor according to an embodiment of the present invention. 11 is a laminate, 12a, 12b and 12c are internal electrode layers, 13 is a ceramic dielectric layer, and 14 is a Ni-based lower external electrode. The chip-type medium / high voltage multilayer ceramic capacitor shown in FIG. 1 is an effective capacitance acquisition layer formed by alternately laminating ceramic dielectric layers 13 and
[0026]
Next, FIG. 2 is a sectional side view of the multilayer ceramic capacitor for mold-type medium / high pressure in the embodiment of the present invention. 21 is a laminated body, 22a, 22b and 22c are internal electrode layers, 23 is a ceramic dielectric layer, 24 is a Ni-based lower external electrode, 25 is an Ag-based upper external electrode, 26 is a thermosetting resin, and 27 is a terminal. . 2 is an effective capacitance acquisition layer formed by alternately laminating ceramic dielectric layers 23 and
[0027]
Next, FIG. 3 is a side cross-sectional view of the lead-type medium-high voltage multilayer ceramic capacitor in the embodiment of the present invention. 31 is a laminated body, 32a, 32b and 32c are internal electrode layers, 33 is a ceramic dielectric layer, 34 is a Ni-type lower external electrode, 35 is an Ag-type upper external electrode, 36 is an exterior material, 37 is a lead wire, 38 is It is solder. The lead type medium / high voltage multilayer ceramic capacitor shown in FIG. 3 is an effective capacitance acquisition layer formed by alternately laminating ceramic dielectric layers 33 and
[0028]
A reduction-resistant dielectric composition constituting a ceramic dielectric layer of a multilayer ceramic capacitor for medium- and high-voltages is prepared by mixing ammonia while stirring and mixing at least one acetate aqueous solution of Ca and Ba with a metal alkoxide ethanol solution of Si. Drop water (Ca 1-X Ba X ) SiO 3 (However, a step of preparing a colloidal suspension containing a component represented by the general formula of 0 ≦ X ≦ 1) and the colloidal suspension (Sr 1-X Ca X ) m TiO 2 + m (Wherein 0.2 ≦ X ≦ 0.5 0.994 ≦ m ≦ 1.006) and mixing with the main component powder represented by the general formula and a small amount of additive to produce a raw material powder It is manufactured by carrying out sequentially, Preferably it is contained in colloidal suspension (Ca 1-X Ba X ) SiO 3 (However, the component represented by the general formula of 0 ≦ X ≦ 1 is (Sr 1-X Ca X ) m TiO 2 + m (However, in the range of 0.5 to 6.0 mol with respect to 100 mol of the main component powder represented by the general formula of 0.2 ≦ X ≦ 0.5 0.994 ≦ m ≦ 1.006) And the additive is (Sr 1-X Ca X ) m TiO 2 + m (However, Mn with respect to 100 mol of the main component powder represented by the general formula of 0.2 ≦ X ≦ 0.5 0.994 ≦ m ≦ 1.006) 3 O 4 Is in the range of 0.05 to 0.8 mol, V 2 O 5 Is in the range of 0.02 to 0.4 mol and Y 2 O 3 Is in the range of 0.01 to 0.3 mol.
[0029]
Used in the practice of the present invention (Sr 1-X Ca X ) m TiO 2 + m The main component powder represented by the general formula (0.2 ≦ X ≦ 0.5 0.994 ≦ m ≦ 1.006) preferably has a small average particle size and a narrow particle size distribution. In addition, the smaller the reactivity, the easier it is to develop SL characteristics, and therefore it is preferable to use a powder having a high degree of crystallinity. Impurities mixed in the process of producing such a main component powder include alkaline earth metals other than strontium and calcium, iron, silicon and aluminum. These impurities are contained in the order of several thousand ppm. There is no particular problem. This (Sr 1-X Ca X ) m TiO 2 + m The powder of the main component represented by the general formula (0.2 ≦ X ≦ 0.5 0.994 ≦ m ≦ 1.006) satisfies JIS standard SL characteristics (−1000 to 350 ppm / ° C.). The most important one above. This compound is SrTiO 3 -CaTiO 3 Each powder or SrCO 3 -CaCO 3 -TiO 2 These are synthesized from each powder by solid phase reaction. Specifically, in order to produce a multilayer ceramic capacitor for medium to high pressure, which is a ceramic electronic component of the present invention, synthesized at a calcination temperature of 1100 to 1300 ° C. and passing through a pulverization process or the like, 4.0 to 7.0 m 2 To a powder having a BET value of / g.
[0030]
Ca and Ba acetates and Si alkoxides, which are starting materials for colloidal suspensions mixed with powders of main components, can be used as commercially available products, and impurities contained therein are metals having similar chemical properties. Therefore, even if it is contained in the order of several thousand ppm like the above-mentioned main component, there is no particular problem. In addition, a general commercial product can be used as ethanol for dissolving the alkoxide.
[0031]
These acetates and alkoxides exist as hydrated ions in a water-ethanol solution, and fine hydroxide is produced in the form of a colloidal suspension by the subsequent dropwise addition of aqueous ammonia, which is then used as the main powder. When mixed with, it is desirable that the aqueous ammonia be dispersed in a uniform state. Therefore, the concentration of ammonia water is 1 mol / liter or less, and it is desirable to lower the concentration when there is a sufficient facility and time for the process. When the concentration of ammonia water exceeds 1 mol / liter, the above-mentioned hydroxide is generated unevenly and mixed with the main component powder in a compositionally non-uniform state. The result is a uniform reduction-resistant dielectric composition, which is quite different from what is intended by the present invention.
[0032]
The main component (Sr 1-X Ca X ) m TiO 2 + m X is in the range of 0.2 ≦ X ≦ 0.5. When X is less than 0.2, the phase change does not occur in the temperature range of 10 to 100 ° C., so the rate of change in capacitance temperature increases, deviating from JIS standard SL characteristics (−1000 to 350 ppm / ° C.), and When X exceeds 0.5, the dielectric constant is remarkably lowered. Furthermore, m is in the range of 0.994 ≦ m ≦ 1.006. If m is less than 0.944, grain growth is promoted in the ceramic dielectric layer, and at the same time the reduction resistance is impaired, so that the Q value decreases and the dielectric breakdown voltage deteriorates. On the other hand, if m exceeds 1.006, the ceramic dielectric layer is difficult to sinter and has a high sintering temperature to obtain a dense sintered body.
[0033]
Next, (Sr 1-X Ca X ) m TiO 2 + m (However, the amount of each additive added to 100 moles of the powder of the main component represented by the general formula of 0.2 ≦ X ≦ 0.5 0.994 ≦ m ≦ 1.006) It is limited from the viewpoint of reduction resistance at the dielectric constant, Q value, capacitance temperature change rate, insulation resistance, dielectric breakdown voltage, high temperature load life, self-heating and firing temperature, which are product characteristics of the multilayer ceramic capacitor for use.
[0034]
(Sr 1-X Ca X ) m TiO 2 + m (However, Mn with respect to 100 mol of the main component powder represented by the general formula: 0.2 ≦ X ≦ 0.5 0.994 ≦ m ≦ 1.006) 3 O 4 If the amount exceeds 0.8 mol, the temperature change rate of the capacitance increases, deviates from the JIS standard SL characteristics, and if it is less than 0.05 mol, the reduction resistance is impaired, the Q value decreases, and the insulation resistance In addition, the breakdown voltage deteriorates. V per 100 mol of the main component powder 2 O 5 If the amount exceeds 0.4 mol, the reduction resistance is impaired and easily reduced, the insulation resistance and the breakdown voltage are deteriorated, and if it is less than 0.02 mol, the high temperature load life is shortened. Y for 100 moles of powder of the main component 2 O 3 When the amount exceeds 0.3 mol, the dielectric breakdown voltage deteriorates, and when the amount is less than 0.3 mol, the high temperature load life is shortened.
[0035]
Furthermore, (Sr 1-X Ca X ) m TiO 2 + m (However, with respect to 100 moles of the main component powder represented by the general formula of 0.2 ≦ X ≦ 0.5 0.994 ≦ m ≦ 1.006) (Ca 1-X Ba X ) SiO 3 (However, if the sintering aid component represented by the general formula of 0 ≦ X ≦ 1 exceeds 6.0 mol, the dielectric constant decreases and the high temperature load life deteriorates. The effect as a sintering aid component cannot be obtained, densification by firing becomes incomplete, and at the same time, the Q value decreases and self-heating increases.
[0036]
Next, a detailed manufacturing method of the multilayer ceramic capacitor for medium and high voltage which is one of the ceramic electronic components of the present invention will be described.
[0037]
The main component (Sr 1-X Ca X ) m TiO 2 + m (However, 0.2 ≦ X ≦ 0.5 0.994 ≦ m ≦ 1.006) Mn which is a powder represented by the general formula and an additive 3 O 4 , V 2 O 5 , Y 2 O 3 Is measured with an electronic balance based on the composition table, and ZrO of 5 mmφ is measured. 2 It is put into a polyethylene pot mill with an internal volume of 600 CC containing 350 g of quality balls. Next, after predetermined amounts of Ba, Ca acetate and TEOS (tetraethoxysilane) were weighed with an electronic balance based on the same composition table, acetate was separated into 100 CC pure water, and TEOS was separated into 150 CC ethanol. Dissolve in. Then, an aqueous acetate solution is put into the ethanol solution, and a predetermined amount of 1N ammonia water is dropped while continuing stirring with a propeller stirrer (Ca 1-X Ba X ) SiO 3 A colloidal suspension containing a sintering aid component represented by the general formula (0 ≦ X ≦ 1) was obtained.
[0038]
Next, the colloidal suspension was put into the pot mill and mixed for 20 hours at a rotation speed of 100 rpm. The mixture was filtered through a 150 mesh silk screen, placed in a stainless steel vat lined with a Teflon sheet, and dried at a temperature of 120 ° C. using an explosion proof dryer. The dried lump was crushed in an alumina mortar, passed through a 32 mesh nylon sieve, placed in an alumina crucible, and heat-treated at 400 ° C./2 hours to obtain a slurry powder.
[0039]
Next, the slurry powder was wetted by mixing with a predetermined amount of solvent and plasticizer. After wetting, a vehicle made of polyvinyl butyral resin was mixed to prepare a sheet forming slurry.
[0040]
Next, the slurry was filtered through a 150 mesh silk screen, and then formed into a film to obtain a ceramic raw sheet. Then, the ceramic raw sheet and an internal electrode sheet made of Ni paste were used for lamination based on a predetermined lamination specification by a transfer method, and then cut to obtain a green chip.
[0041]
Next, after chamfering the obtained green chip, Ni paste used as a lower layer external electrode was applied to both end faces, dried, and then degreased. And reduction atmosphere baking was implemented with the rotary atmosphere furnace. Firing is done with green gas, CO 2 And N 2 Was maintained at a temperature of 1250 ° C. for 2 hours in an oxygen partial pressure atmosphere that was about two orders of magnitude lower than the equilibrium oxygen partial pressure of Ni adjusted by And after apply | coating Ag paste used as an upper layer external electrode to the both end surfaces of the baked chip | tip and baking in air | atmosphere, Ni plating and Sn plating are performed on it, as shown in FIG. A chip-type multilayer ceramic capacitor for medium and high voltage, which is one of ceramic electronic components, can be obtained.
[0042]
Further, after soldering conductive metal terminals to both end faces of the chip-type medium- and high-voltage multilayer ceramic capacitor element, the main parts of the element and metal terminals are embedded with a thermosetting resin as shown in FIG. In addition, it is possible to obtain a mold type medium / high pressure multilayer ceramic capacitor which is one of the ceramic electronic components of the present invention.
[0043]
Further, after soldering conductive lead wires to both end faces of the chip-type medium- and high-voltage multilayer ceramic capacitor element, the main part of the element and the lead wires are covered with an exterior material (FIG. 3). Thus, a lead-type medium / high voltage multilayer ceramic capacitor which is one of the ceramic electronic components of the present invention can be obtained.
[0044]
One of the ceramic electronic components obtained in this manner is a multilayer ceramic capacitor for medium- and high-voltages, which has a ceramic dielectric layer made of a limited reduction-resistant dielectric composition and has a fine structure. Because it has a very uniform and dense structure, the Q value is high, the rate of change in capacitance temperature satisfies JIS standard SL characteristics, self-heating is small under high-frequency current, and it is durable and reliable for medium and high pressure applications And is applied mainly to circuits to which high-frequency high pulses are applied, such as an inverter power supply circuit for a backlight constituting an LCD. Further, the multilayer ceramic capacitor for medium and high voltage of the present invention can be used properly according to the user's request by taking advantage of the structural features of the chip type, mold type and lead type.
[0045]
【Example】
Next, specific examples of the present invention will be described.
[0046]
(Example 1)
The experimental procedure is the main component according to the composition table shown in (Table 1) (Sr 1-X Ca X ) m TiO 2 + m (However, 0.1 ≦ X ≦ 0.6 0.992 ≦ m ≦ 1.008) The powder represented by the general formula (manufactured by Kyoritsu Material) and additive Mn 3 O 4 , V 2 O 5 , Y 2 O 3 Each starting material powder is prepared by mixing in a pot mill a mixture obtained by weighing a predetermined amount of each of the above with an electronic balance and a colloidal suspension containing a sintering aid component made of Ca and Si. The composition of the sintering aid component in this example is CaSiO. 3 It is.
[0047]
[Table 1]
Next, using the prepared powder, a Ni internal electrode chip type multilayer ceramic capacitor having a 3216 size shape as shown in FIG.
[0049]
In addition, the manufacturing method of the Ni internal electrode chip type multilayer ceramic capacitor as the test sample is the same as the series of procedures shown in the embodiment.
[0050]
The evaluation items and evaluation method of the prototype Ni internal electrode chip type multilayer ceramic capacitor will be described below.
[0051]
The electrostatic capacity (Cap) and the Q value were measured using a YHP LCR meter 4284A under a signal voltage of 1 V / 1 MHz. The dielectric constant was calculated from the measured negative capacitance (Cap) value, the thickness of the ceramic dielectric layer of the prototype Ni internal electrode chip type multilayer ceramic capacitor, and the counter electrode area. The insulation resistance value (IR) was measured by applying 500 VDC for 1 minute using an insulation resistance meter R8340A manufactured by Advantest Corporation. With respect to the dielectric breakdown voltage (BDV), a DC breakdown voltage was measured in silicone oil using a pressure gauge manufactured by Kikusui Electronics. The temperature change rate (Cap-TC) of the electrostatic capacity was measured within a range of 0 to + 125 ° C. by connecting a YHP LCR meter 4284A to a thermostat. The self-heating was measured at a voltage of 2 KV by gradually increasing the voltage while resonating at a frequency of 200 KHz using a high frequency power source and applying a resonance circuit with the inductance L of the coil and the capacitance Cap of the capacitor. As part of the reliability evaluation, a high temperature load test was performed by applying a voltage of 1.5 KVDC at a temperature of 125 ° C.
[0052]
The dielectric capacity and Q value were each measured for 20 pieces, the insulation resistance value and the dielectric breakdown voltage were each 10 pieces, the temperature change rate of the static capacity and the self-heating were each 2 pieces, and the average value was calculated. The high-temperature load test was conducted under the conditions after 20 test samples made of each composition were soldered and mounted on a dedicated board, and 3 or more damaged samples were broken up to 1000 hours. It was.
[0053]
These series of measurement results are shown in Table 2. Here, in Run No. of (Table 2). (Run No. in Table 1). It corresponds to. In addition, Run No. in (Table 2). Those marked with * are test samples in which good results were not obtained for at least one of the evaluation items, and are reduction-resistant dielectric compositions outside the scope of the present invention.
[0054]
[Table 2]
As is clear from (Table 1) and (Table 2), it is the main component (Sr 1-X Ca X ) m TiO 2 + m When the molar ratio X was less than 0.2, the temperature change rate of the capacitance at + 125 ° C. was large and the JIS standard SL characteristics were not satisfied, the Q value was lowered, and the high temperature load life was deteriorated. Moreover, when X exceeded 0.5, the dielectric constant was remarkably lowered. Further, when the molar ratio m is less than 0.944, grain growth is remarkable in the ceramic dielectric layer, and at the same time the reduction resistance is impaired, so that the Q value is lowered and the dielectric breakdown voltage is further deteriorated. Further, if m exceeds 1.006, the sinterability becomes poor, so that it becomes difficult to form a dense ceramic dielectric layer, the dielectric constant is lowered, and the Q value is further lowered.
[0056]
Next, (Sr 0.633 Ca 0.367 ) 1.003 TiO 3.003 Mn with respect to 100 mol of the main component powder represented by 3 O 4 When the amount exceeds 0.8 mol, the transition point disappeared in the temperature change rate curve of the capacitance, and deviated from the JIS standard SL characteristics. When the amount was less than 0.05 mol, the reduction resistance was impaired, the Q value was lowered, the insulation resistance and the breakdown voltage were deteriorated, the self-heating was increased, and the high temperature load life was deteriorated. V per 100 mol of the main component powder 2 O 5 When the amount exceeds 0.4 mol, there is a problem in reduction resistance, the insulation resistance and dielectric breakdown voltage deteriorate, self-heating increases, and the high temperature load life deteriorates. Moreover, when it became less than 0.02 mol, the high temperature load life deteriorated remarkably. Y for 100 moles of powder of the main component 2 O 3 When the amount exceeds 0.3 mol, the dielectric breakdown voltage deteriorates, and when it is less than 0.01 mol, the high temperature load life deteriorates.
[0057]
Furthermore, CaSiO with respect to 100 mol of the main component powder. 3 When the sintering aid component represented by the formula was more than 6.0 mol, the dielectric constant decreased and the high temperature load life deteriorated. On the other hand, when the amount was less than 0.5 mol, the effect as a sintering aid component was not obtained, the Q value was lowered, and self-heating was increased.
[0058]
On the other hand, the Ni internal electrode chip type multilayer ceramic capacitor produced by the reduction-resistant dielectric composition within the scope of the present invention has good sinterability and reduction resistance, and the capacitance changes with temperature. The rate satisfied the JIS standard SL characteristics, and at the same time, it had electrical characteristics suitable for medium- and high-pressure applications, had low self-heating under high-frequency current, and had excellent durability and reliability.
[0059]
As described above, according to the reduction-resistant dielectric composition of Example 1, the high Q value and low heat generation optimum for a circuit to which a high-frequency high pulse is applied, such as an inverter power source of a backlight constituting the LCD. It is possible to realize a ceramic electronic component represented by a chip type multilayer ceramic capacitor for medium and high voltage.
[0060]
(Example 2)
Next, in order to obtain a reduction-resistant dielectric composition capable of realizing a multilayer ceramic capacitor for high pressure in a Ni internal electrode with a low heat generation having a further high level of electrical characteristics and durability reliability, the run- The reduction-resistant dielectric composition of No. 3 was used as the current condition, and quality engineering techniques were applied to it to optimize the whole.
[0061]
Specifically, RunNo. Y as additive and sintering aid in 3 reduction-resistant dielectric composition 2 O 3 , Mn 3 O 4 , V 2 O 5 And CaSiO 3 As a control factor and (Sr 0.633 Ca 0.367 ) 1.003 TiO 3.003 An experimental orthogonal table is created by varying the amount of each control factor with respect to 100 moles of the main component powder represented by the following three levels, and a multilayer ceramic capacitor having a Ni internal electrode as a test sample is manufactured based on the experimental orthogonal table. Measure electrical properties. Next, after creating a factor effect diagram relating to each measured electrical characteristic, a combination of levels of each control factor for obtaining the best electrical characteristic is determined from the factor effect diagram.
[0062]
The experimental schedule is shown in Table 3.
[0063]
[Table 3]
According to (Table 3), the RunNo. 3 in the reduction-resistant dielectric composition (Sr 0.633 Ca 0.367 ) 1.003 TiO 3.003 With respect to 100 moles of the main component powder represented by the above, the amount of each additive and sintering aid component, which are control factors, is the current condition, and the additive and sintering aid component based on the current condition The amount was shaken up and down. Further, as the error factors N1 and N2 which are important points in quality engineering, the reducing atmosphere firing temperature was taken up. Next, an L9 experiment orthogonal table as shown in (Table 4) was created based on (Table 3).
[0065]
[Table 4]
Table 4 shows the experiment numbers 1 to 9 and the current conditions (Sr 0.633 Ca 0.367 ) 1.003 TiO 3.003 Is an experimental orthogonal table showing the amount of each control factor in mole units with respect to 100 moles of the main component powder represented by Based on the experimental orthogonality table, the main component powder (average particle size: 0.51 μm, manufactured by Kyoritsu Material, BET value: 5.62 m) 2 / G) and additive Mn 3 O 4 , V 2 O 5 , Y 2 O 3 A blend of a predetermined amount of each of which is weighed with an electronic balance, and CaSiO 3 A colloidal suspension containing a sintering aid component composed of Ca and Si corresponding to the amount of was mixed in a pot mill to prepare each starting material powder.
[0067]
Next, using each of the produced powders, a 3216-size chip-type multilayer ceramic capacitor having two effective layers as test samples was fabricated by firing at firing temperatures of 1250 ° C. and 1300 ° C. The detailed prototype method of the chip type multilayer ceramic capacitor is the same as the series of methods shown in the embodiment.
[0068]
Next, taking the Q value, the insulation resistance value (IR), and the dielectric breakdown voltage (BDV) as the evaluation items of a series of prototype test samples, each evaluation item is measured by the measurement method described in (Example 1). did.
[0069]
Then, after analyzing a series of measurement results using dedicated analysis software, a factor-effect diagram relating to sensitivity as shown in (Table 5) was created for each evaluation item. In quality engineering analysis, there is a concept of giving priority to S / N ratio and sensitivity. The S / N ratio is the degree of variation with respect to the error factors N1 and N2. Here, it means the stability of the evaluation item with respect to the firing temperatures of 1250 ° C. and 1300 ° C. Sensitivity is the magnitude of the value, and here it means the value of the evaluation item itself. The purpose of this example is to obtain a reduction-resistant dielectric composition for realizing a multilayer ceramic capacitor for high voltage in a Ni internal electrode having a higher level of electrical characteristics and durability reliability. Since it is desirable that each of the evaluation items of the insulation resistance value (IR) and the breakdown voltage (BDV) is large, the concept of sensitivity priority was applied.
[0070]
[Table 5]
Here, from the factor-effect diagram regarding sensitivity in (Table 5), the combination of the control factor levels with the highest sensitivity is determined for each evaluation item, and the Q value, insulation resistance value (IR), and breakdown voltage are determined based on the combination. Each value of (BDV) was estimated. The results are shown in (Table 6). According to (Table 6), it can be seen that balanced and good electrical characteristics can be obtained in a combination of levels at which the highest Q value can be obtained.
[0072]
[Table 6]
Next, using a reduction-resistant dielectric composition based on a combination of control factor levels that gives the highest Q value, a chip-type Ni internal electrode medium-high voltage with a rated voltage of 3 KVDC and a capacitance value of 100 PF A multilayer ceramic capacitor was designed and manufactured in a 4532 size. The trial production method is a series of embodiments in the embodiment in which a ceramic raw sheet produced from a reduction-resistant dielectric composition and an internal electrode sheet produced from a Ni paste are laminated based on a predetermined lamination specification by a transfer method. Same as operation.
[0074]
The prototype chip-type Ni internal electrode medium voltage multilayer ceramic capacitor has a structure as shown in FIG. 1, has 20 effective layers, and has a capacitance value of 100 PF ± 5.0%. The standard value was satisfied, the Q value was as high as 680 to 730, the dielectric breakdown voltage was 13 to 14 KVDC, and a very high level of electrical characteristics was confirmed. Further, the temperature change rate of the capacitance was about -10.0% at + 125 ° C. based on the 20 ° C. standard, which satisfied the JIS standard SL characteristics. Further, the self-heating at room temperature is gradually increased while resonating at a frequency of 200 KHz and measured at a voltage of 2 KV, which is as small as 3 to 4 ° C., and 6 KVDC which is twice the rated voltage at a temperature of + 125 ° C. is 1000 Although it was applied for a period of time, there was no occurrence of dielectric breakdown due to the progress of insulation deterioration, and the durability was excellent.
[0075]
Next, after soldering metal terminals to both ends of the chip-type Ni internal electrode medium-voltage multilayer ceramic capacitor, the main parts of the multilayer ceramic capacitor body and metal terminals are embedded in an epoxy-based thermosetting resin. As a result, a mold-type Ni internal electrode medium voltage multilayer ceramic capacitor as shown in FIG. 2 was completed. The mold type monolithic ceramic capacitor has excellent electrical characteristics like the chip type monolithic ceramic capacitor and, of course, satisfies a predetermined product standard value. There is no fear of creeping leaks when a pulse is applied, it has excellent deflection strength when mounted on a substrate, and has higher durability reliability. The mold type multilayer ceramic capacitor was set in a constant temperature bath at + 125 ° C., and a high frequency voltage of 4 KV and 100 KHz was applied for 1000 hours, but no burning or dielectric breakdown occurred. Is.
[0076]
As described above, by applying quality engineering to the reduction-resistant dielectric composition of the present invention, it can be sufficiently applied to inverter power supply circuits and the like that require high Q value, low heat generation and high breakdown voltage. It is possible to realize a ceramic electronic component typified by a multilayer ceramic capacitor for Ni internal electrode medium and high voltage having very high electrical characteristics, high frequency characteristics and durability reliability.
[0077]
【The invention's effect】
As described above, in the present invention, ammonia water is added dropwise while stirring and mixing at least one acetate aqueous solution of Ca and Ba and a metal alkoxide ethanol solution of Si (Ca 1-X Ba X ) SiO 3 (However, a step of preparing a colloidal suspension containing a component represented by the general formula of 0 ≦ X ≦ 1) and the colloidal suspension (Sr 1-X Ca X ) m TiO 2 + m (However, 0.2 ≦ X ≦ 0.5 0.994 ≦ m ≦ 1.006) mixed with the powder of the main component represented by the general formula and a small amount of additives for developing reduction resistance Is a reduction-resistant dielectric composition produced by sequentially performing the raw material powder production step, so that uniform dispersion of a colloidal suspension containing Ca, Ba and Si is achieved, and SrTiO, which is the main component, is achieved. 3 -CaTiO 3 Since the periphery of the solid solution particles is uniformly coated with these components, a ceramic dielectric layer having a very dense structure in which the sintering aid component is uniformly dispersed without any abnormal reaction during firing is formed. Therefore, it is possible to realize a Ni internal electrode multilayer ceramic capacitor having good electrical characteristics and durability reliability for medium and high pressure.
[0078]
Also, (Ca 1-X Ba X ) SiO 3 (However, further optimization by defining the amount of the sintering aid component represented by the general formula of 0 ≦ X ≦ 1 and the type and amount of the additive, or using quality engineering techniques) By realizing the above, it is possible to realize a ceramic electronic component typified by a multilayer ceramic capacitor for high voltage in Ni internal electrodes having high product characteristics and excellent durability reliability in a circuit to which a high frequency pulse is applied. Can do.
[0079]
Also, chip-type, mold-type, and lead-type Ni internal electrode stacks that allow circuit design in accordance with the user's demands by utilizing the features of each of the reduction-resistant dielectric compositions for medium- and high-pressure applications. A ceramic electronic component typified by a ceramic capacitor can be realized.
[Brief description of the drawings]
FIG. 1 is a side sectional view of a multilayer ceramic capacitor for chip type medium and high voltage in an embodiment of the present invention.
FIG. 2 is a side cross-sectional view of a mold-type medium- and high-pressure multilayer ceramic capacitor in an embodiment of the present invention
FIG. 3 is a side cross-sectional view of a lead-type medium-high voltage multilayer ceramic capacitor according to an embodiment of the present invention.
[Explanation of symbols]
11, 21, 31 Laminate
12a, 12b, 12c, 22a, 22b, 22c, 32a, 32b, 32c internal electrode layers
13, 23, 33 Ceramic dielectric layer
14, 24, 34 Ni-based lower external electrode
15, 25, 35 Ag upper external electrode
26 Thermosetting resin
27 terminals
36 Exterior material
37 Lead wire
38 Solder
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003182322A JP2005015275A (en) | 2003-06-26 | 2003-06-26 | Reduction-proof dielectric composition and ceramic electronic component using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003182322A JP2005015275A (en) | 2003-06-26 | 2003-06-26 | Reduction-proof dielectric composition and ceramic electronic component using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005015275A true JP2005015275A (en) | 2005-01-20 |
Family
ID=34182738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003182322A Pending JP2005015275A (en) | 2003-06-26 | 2003-06-26 | Reduction-proof dielectric composition and ceramic electronic component using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005015275A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009137822A (en) * | 2007-12-11 | 2009-06-25 | Panasonic Corp | Composite ceramic dielectric layer, method of manufacturing the same and ceramic electronic component using the same |
| CN105236944A (en) * | 2015-09-15 | 2016-01-13 | 中国建材国际工程集团有限公司 | Barium-calcium-silicon series composite nano-ceramic powder and preparation method thereof |
| WO2016157952A1 (en) * | 2015-03-27 | 2016-10-06 | 株式会社村田製作所 | Method for producing dielectric material |
| WO2016157953A1 (en) * | 2015-03-27 | 2016-10-06 | 株式会社村田製作所 | Method for manufacturing dielectric material |
| WO2016157954A1 (en) * | 2015-03-27 | 2016-10-06 | 株式会社村田製作所 | Dielectric material production method |
-
2003
- 2003-06-26 JP JP2003182322A patent/JP2005015275A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009137822A (en) * | 2007-12-11 | 2009-06-25 | Panasonic Corp | Composite ceramic dielectric layer, method of manufacturing the same and ceramic electronic component using the same |
| WO2016157952A1 (en) * | 2015-03-27 | 2016-10-06 | 株式会社村田製作所 | Method for producing dielectric material |
| WO2016157953A1 (en) * | 2015-03-27 | 2016-10-06 | 株式会社村田製作所 | Method for manufacturing dielectric material |
| WO2016157954A1 (en) * | 2015-03-27 | 2016-10-06 | 株式会社村田製作所 | Dielectric material production method |
| JPWO2016157954A1 (en) * | 2015-03-27 | 2018-02-01 | 株式会社村田製作所 | Method for manufacturing dielectric material |
| CN105236944A (en) * | 2015-09-15 | 2016-01-13 | 中国建材国际工程集团有限公司 | Barium-calcium-silicon series composite nano-ceramic powder and preparation method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5077362B2 (en) | Dielectric ceramic and multilayer ceramic capacitor | |
| JP4967964B2 (en) | Dielectric porcelain composition and multilayer electronic component | |
| KR20020011120A (en) | Reduction-Resistant Dielectric Ceramic Compact and Laminated Ceramic Capacitor | |
| CN107082636A (en) | Dielectric ceramic compositions and the multilayer ceramic capacitor containing the dielectric ceramic compositions | |
| JP2009203089A (en) | Dielectric ceramic composition and electronic component | |
| JP3882054B2 (en) | Multilayer ceramic capacitor | |
| JPWO2012043208A1 (en) | Dielectric ceramic, multilayer ceramic electronic component, and manufacturing method thereof | |
| JP2007246347A (en) | Electronic part, dielectric porcelain composition, and method for manufacturing the same | |
| JP4997685B2 (en) | Dielectric ceramic composition and multilayer ceramic capacitor | |
| JP7037945B2 (en) | Ceramic capacitors and their manufacturing methods | |
| JP2009137822A (en) | Composite ceramic dielectric layer, method of manufacturing the same and ceramic electronic component using the same | |
| JP4674438B2 (en) | Ceramic electronic components | |
| WO2014207900A1 (en) | Dielectric ceramic composition and layered ceramic capacitor | |
| JP2005015275A (en) | Reduction-proof dielectric composition and ceramic electronic component using the same | |
| JP2009096671A (en) | Dielectric ceramic and multi-layer ceramic capacitor | |
| JP7262640B2 (en) | ceramic capacitor | |
| JP2007258476A (en) | Laminated electronic component and manufacturing method thereof | |
| JP4810753B2 (en) | Ceramic capacitor | |
| JP3791264B2 (en) | Method for producing reduction-resistant dielectric composition and method for producing multilayer ceramic capacitor | |
| JP4660940B2 (en) | Reduction-resistant dielectric ceramic, method for manufacturing the same, and multilayer ceramic capacitor using the same | |
| JP4568961B2 (en) | Multilayer ceramic capacitor | |
| JP4682407B2 (en) | Multilayer ceramic capacitor | |
| JP2007258477A (en) | Laminated electronic component and manufacturing method thereof | |
| JP4111754B2 (en) | Ceramic capacitor, dielectric composition thereof, and method for producing the same | |
| JP2002308671A (en) | Reduction-resistant dielectric composition and ceramic electronic parts using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051129 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080717 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080729 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080929 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090929 |