JP2005006486A

JP2005006486A - パルス幅変調（ｐｗｍ）バッファ回路

Info

Publication number: JP2005006486A
Application number: JP2003316447A
Authority: JP
Inventors: Chun-Lung Chiu; 俊隆邱; Wen-Hsi Huang; 文喜黄
Original assignee: Taida Electronic Industry Co Ltd
Current assignee: Taida Electronic Industry Co Ltd
Priority date: 2003-06-12
Filing date: 2003-09-09
Publication date: 2005-01-06
Anticipated expiration: 2023-09-09
Also published as: TW200428749A; US7279947B2; TWI220333B; US20040251942A1; JP3806710B2

Abstract

【課題】ファンモータの速度制御回路に設けられ、制御信号であるPWM信号の応用可能な周波数範囲と応用可能なデューティサイクル範囲を拡大する、PWMバッファ回路を提供する。
【解決手段】本発明によるPWMバッファ回路は、デューティサイクル変換回路と、固定周波数PWM信号生成回路とを含み、前記デューティサイクル変換回路は、第一PWM信号を受信し、前記第一PWM信号の第一デューティサイクルに基づいてデューティサイクル基準電圧を生成し、前記デューティサイクル基準電圧は、前記第一デューティサイクルの一対一マッピング関数であり、前記固定周波数PWM信号生成回路は、前記デューティサイクル基準電圧を受信し、固定周波数を備えた第二PWM信号を出力し、前記第二PWM信号の第二デューティサイクルは前記デューティサイクル基準電圧に基づいて決定され、前記第二デューティサイクルは、前記デューティサイクル基準電圧の一対一マッピング関数である。
【選択図】図5

Description

本発明は、パルス幅変調（Pulse Width Modulation、PWM）信号に応用されるPWMバッファ回路に関し、特に、PWM信号の周波数とデューティサイクルを調整するためのPWMバッファ回路に関する。

近年、放熱ファンモータの速度の制御方法として、主にPWM信号により行なわれている。図1は、従来のPWM制御方法を利用したファンモータの速度制御回路を示すブロック図である。図1に示すように、PWM信号生成ユニット10が、PWM信号S1を駆動回路11に出力し、PWM信号S1に基づき、駆動回路11が、駆動信号Aをファンモータ12に出力し、これによりファンモータ12の速度を制御する。具体的に、PWM信号S1の信号特徴の一つとして、所謂「デューティサイクル」であり、即ち、PWM信号S1のパルス幅と周期の比率である。図1におけるPWM信号S1のデューティサイクルをD1で表すと、上述した従来のPWM制御方法において、PWM信号S1のデューティサイクルD1が相対的に大きい場合には、駆動回路11から出力される駆動信号Aが、ファンモータ12を相対的に速い速度で回転させる。一方、PWM信号S1のデューティサイクルD1が相対的に小さい場合には、駆動回路11から出力される駆動信号Aが、ファンモータ12を相対的に遅い速度で回転させる。

上述した従来のPWM制御方法は、少なくとも二つの欠点がある。第一には、利用されるPWM信号S1の周波数が、相対的に高くなければならず、例えば10 kHz以上である。PWM信号S1の周波数が10 kHzより低い場合、ファンモータ12の操作が、スイッチングノイズ(Switching Noise)による悪影響を受けてしまう。第二には、駆動回路11とファンモータ12が、PWM信号S1により適切に制御されるために、利用されるPWM信号S1のデューティサイクルD1が、30%〜85%の範囲内に制限されなければならない。

上記問題点に鑑みて、本発明は、ファンモータの速度制御回路に設けられ、制御信号であるPWM信号の応用可能な周波数範囲を大きくする、PWMバッファ回路を提供することを目的とする。

本発明によるPWMバッファ回路は、デューティサイクル変換回路と、固定周波数PWM信号生成回路とを含み、前記デューティサイクル変換回路は、第一PWM信号を受信し、前記第一PWM信号の第一デューティサイクルに基づき、デューティサイクル基準電圧を生成し、前記デューティサイクル基準電圧は、前記第一デューティサイクルの一対一マッピング関数である。前記固定周波数PWM信号生成回路は、デューティサイクル基準電圧を受け、固定周波数を備えた第二PWM信号を出力し、前記第二PWM信号の第二デューティサイクルは、前記デューティサイクル基準電圧に基づき決定され、且つ前記第二デューティサイクルは、前記デューティサイクル基準電圧の一対一マッピング関数である。

本発明によるファンモータの速度制御回路は、PWM信号生成ユニットと、PWMバッファ回路と、駆動回路と、ファンモータとを含み、前記PWM信号生成ユニットは、第一デューティサイクルを備えた第一PWM信号を生成し、前記PWMバッファ回路は、前記PWM信号生成ユニットに結合され、前記第一PWM信号を、固定周波数と第二デューティサイクルを備えた第二PWM信号に変換し、前記駆動回路は、前記PWMバッファ回路に結合され、前記第二PWM信号に基づいて駆動信号を出力し、前記ファンモータは、前記駆動回路に結合され、前記駆動信号により、その速度が制御される。

本発明の好適な実施形態によれば、前記第一PWM信号の周波数は、30 Hz以上とすることができ、且つ第一デューティサイクルは、5%〜95%の範囲内とすることができる。このため、本発明のPWMバッファ回路は、ファンモータの速度制御回路内に設けることができ、制御信号のPWM信号の応用可能な周波数範囲を拡大し、且つ、制御信号のPWM信号の応用可能なデューティサイクル範囲を拡大することができる。

以下、本発明のPWMバッファ回路について、その目的、特徴、利点を、最良の実施例を示す図面に基づき、詳細に説明する。

図2は、本発明によるPWMバッファ回路20を備えたファンモータの速度制御回路を示すブロック図である。図2に示すように、本発明が図1に示す従来のPWM制御方法のファンモータの速度制御回路と異なる点は、本発明はPWMバッファ回路20をPWM信号生成ユニット10と駆動回路11との間に設けることにより、PWM信号生成ユニット10から出力されるPWM信号S1を、PWMバッファ回路20を介してPWM信号S2に変換した後、駆動回路11に送られる点にある。その後、PWM信号S2に基づき、駆動回路11が駆動信号Bをファンモータ12へ出力する。

具体的に、PWMバッファ回路20は、デューティサイクルD1と周波数F1を備えたPWM信号S1を、デューティサイクルD2と周波数F2を備えたPWM信号S2に変換させる。本発明において、PWM信号S2のデューティサイクルD2と周波数F2は、スイッチングノイズを起こさない状況で、ファンモータの速度を適切に制御できる数値範囲内にあるように設計される。これにより、PWM信号S1のデューティサイクルD1と周波数F1が、ファンモータに適切な操作を実行させる応用範囲内にある訳でない場合でも、駆動回路11がPWMバッファ回路20を介して変換されたPWM信号S2を受けるため、スイッチングノイズを生成しない状況で、ファンモータ12の速度を適切に制御することができる。言い換えれば、本発明によるPWMバッファ回路20をファンモータの速度制御回路内に設けることにより、制御信号のPWM信号の応用可能な周波数範囲を拡大し、且つ、制御信号のPWM信号の応用可能なデューティサイクル範囲を拡大することができる。

図1に示す従来のPWM制御方法においては、PWM信号S1の周波数が10 kHz以上であり、且つデューティサイクルD1が、30%から85%の範囲内に制限される必要がある。本発明の一実施例において、PWMバッファ回路20は、周波数が30 Hz以上であり、且つデューティサイクルが5%〜95%の範囲内にあるPWM信号S1を、周波数F2が10 kHz以上のPWM信号S2に変換させることができる。このため、本発明のPWMバッファ回路20により、PWM信号S1の応用可能な周波数範囲を30 Hz以上に拡大し、且つ応用可能なデューティサイクル範囲を5%〜95%の範囲に拡大することができる。

図3に本発明のPWMバッファ回路20の詳細な回路ブロック図を示す。図3に示すように、PWMバッファ回路20は、デューティサイクル変換回路21と、固定周波数PWM信号生成回路22とを含む。デューティサイクル変換回路21は、PWM信号S1を受け、PWM信号S1のデューティサイクルD1に基づいてデューティサイクル基準電圧V1を生成する。即ち、デューティサイクル基準電圧V1は、図4（a）に示すように、PWM信号S1のデューティサイクルD1の一対一マッピング関数（one-to-one mapping function）である。固定周波数PWM信号生成回路22は、デューティサイクル基準電圧V1を受け、デューティサイクル基準電圧V1に基づいてPWM信号S2のデューティサイクルD2を決定する。即ち、PWM信号S2のデューティサイクルD2は、図4（b）に示すように、デューティサイクル基準電圧V1の一対一マッピング関数である。

上述したように、デューティサイクルD1をデューティサイクルD2に変換するため、PWMバッファ回路20は、まずデューティサイクル変換回路21によりデューティサイクルD1をデューティサイクル基準電圧V1に変換し、その後、固定周波数PWM信号生成回路22によりデューティサイクル基準電圧V1をデューティサイクルD2に変換する。

なお、デューティサイクル基準電圧V1の大小に関わらず、固定周波数PWM信号生成回路22は、固定周波数を備えたPWM信号S2のみを生成する。このため、固定周波数PWM信号生成回路22を、周波数F2を備えたPWM信号S2を出力するように設計し、そのうち、周波数F2の値は、スイッチングノイズの発生を回避できるように大きく設定する。

本発明の一実施例において、固定周波数PWM信号生成回路22は、マイクロチップ制御ユニット(Microchip Control Unit)により実施され、該マイクロチップ制御ユニットは、ソフトウェアプログラムの設定により上記本発明による機能を実行する。本発明の別の実施例において、固定周波数PWM信号生成回路22は、図3に示すように、周波数制御器23と、PWM信号生成器24とを含み、周波数制御器23は、PWM信号生成器24が生成するPWM信号S2の周波数を決めるための周波数制御信号FCを提供する。デューティサイクル変換回路21からのデューティサイクル基準電圧V1及び周波数制御器23からの周波数制御信号FCに基づき、PWM信号生成器24は、デューティサイクルD2と周波数F2を備えたPWM信号S2を生成する。

図5に本発明によるPWMバッファ回路20の具体的な回路の一例を示す。図5に示すように、デューティサイクル変換回路21は、トランジスタQ1と、複数の抵抗R1〜R5と、ダイオードDd1と、容量C1と、演算増幅器OA1とを含む。周波数制御器23は、複数の抵抗R6〜R8と、容量C2と、演算増幅器OA2とを含む。PWM信号生成器24は、演算増幅器OA3と抵抗R9とを含む。

トランジスタQ1は、ゲートがPWM信号S1を受信し、ドレインが抵抗R1を介して電圧源VDDと結合し、ソースが接地する。ダイオードDd1は、P極がトランジスタQ1のドレインに電気的に接続され、N極が演算増幅器OA1の非反転(Non-inverting)入力端に電気的に接続される。抵抗R2と容量C1は、ダイオードDd1のN極と接地点との間に電気的に接続され、抵抗R3は、演算増幅器OA1の反転(Inverting)入力端と接地点との間に電気的に接続され、抵抗R4は、演算増幅器OA1の出力端と接地点との間に電気的に接続され、演算増幅器OA1の出力端は、抵抗R5を介してデューティサイクル基準電圧V1を演算増幅器OA3の非反転入力端に出力する。

抵抗R6は、演算増幅器OA2の反転入力端と接地点との間に電気的に接続され、抵抗R7は、演算増幅器OA2の反転入力端と出力端との間に電気的に接続され、容量C2は、演算増幅器OA2の非反転入力端と接地点との間に電気的に接続され、抵抗R8は、演算増幅器OA2の非反転入力端と出力端との間に電気的に接続される。上記回路により、演算増幅器OA2の出力端は、抵抗R8を介して周波数制御信号FCを演算増幅器OA3の反転入力端に出力する。図5に示す実施例において、周波数制御信号FCは、周波数fを備えた三角波連続信号であり、該周波数ｆは以下の計算式で表される。

演算増幅器OA3の非反転入力端が受信するデューティサイクル基準電圧V1と、演算増幅器OA3の反転入力端が受信する周波数制御信号FCに応じ、演算増幅器OA3の出力端は、抵抗R9を介してPWM信号S2を出力する。即ち、演算増幅器OA3は、電圧コンパレータと同様に働き、デューティサイクル基準電圧V1が周波数制御信号FCの電圧レベルより大きい場合には、PWM信号S2の高レベル状態を出力し、デューティサイクル基準電圧V1が周波数制御信号FCの電圧レベルより小さい場合には、PWM信号S2の低レベル状態を出力する。これにより、PWM信号生成器24は、デューティサイクル基準電圧V1を、デューティサイクルD2に変換する。また、PWM信号生成器24が生成するPWM信号S2の周波数F2は、周波数制御信号FCの周波数fと等しい。

以上、本発明の最良の実施形態を図面に基づいて詳述してきたが、具体的な構成は、この実施例に限られるものではなく、本発明の要旨を逸脱しない範囲における、各種修正や類似の配置設計等も、本発明に含まれる。よって、本発明は特許請求の範囲により限定される。

従来のPWM制御方法を利用したファンモータの速度制御回路を示すブロック図である。本発明のPWMバッファ回路を備えたファンモータの速度制御回路を示すブロック図である。本発明のPWMバッファ回路の詳細を示す回路ブロック図である。デューティサイクル基準電圧V1がPWM信号S1のデューティサイクルD1の一対一マッピング関数であることを示す曲線グラフである。 PWM信号S2のデューティサイクルD2がデューティサイクル基準電圧V1の一対一マッピング関数であることを示す曲線グラフである。本発明のPWMバッファ回路の具体的回路形態の一実施例を示す回路図である。

符号の説明

10 PWM信号生成ユニット
11 駆動回路
12 ファンモータ
20 PWMバッファ回路
21 デューティサイクル変換回路
22 固定周波数PWM信号生成回路
23 周波数制御器
24 PWM信号生成器
S1、S2 PWM信号
D1、D2 デューティサイクル
F1、F2 周波数
V1 デューティサイクル基準電圧
Q1 トランジスタ
Dd1 ダイオード
C1、C2 容量
R1〜R9 抵抗
OA1〜OA3 演算増幅器

Claims

第一PWM信号を受信し、前記第一PWM信号の第一デューティサイクルに基づいてデューティサイクル基準電圧を生成し、前記デューティサイクル基準電圧が前記第一デューティサイクルの一対一マッピング関数である、デューティサイクル変換回路と、
前記デューティサイクル変換回路に結合され、前記デューティサイクル基準電圧を受信し、固定周波数を備えた第二PWM信号を出力し、前記第二PWM信号の第二デューティサイクルが前記デューティサイクル基準電圧に基づいて決定され、且つ、前記第二デューティサイクルが前記デューティサイクル基準電圧の一対一マッピング関数である、固定周波数PWM信号生成回路と、を含む、ことを特徴とするPWMバッファ回路。
前記デューティサイクル変換回路は、
ゲートが前記第一PWM信号を受信し、且つソースが接地するトランジスタと、
前記トランジスタのドレインと電圧源V_DDとの間に接続された第一抵抗と、
P極が前記トランジスタの前記ドレインに電気的に接続されたダイオードと、
前記ダイオードのN極と接地点との間に接続された第二抵抗と、
前記ダイオードのN極と接地点との間に接続された第一容量と、
非反転入力端が前記ダイオードのN極に接続された第一演算増幅器と、
前記第一演算増幅器の反転入力端と接地点との間に接続された第三抵抗と、
前記第一演算増幅器の前記反転入力端と前記第一演算増幅器の出力端との間に接続された第四抵抗と、
前記第一演算増幅器の前記出力端と、前記固定周波数PWM信号生成回路との間に接続された第五抵抗と、
を含む、ことを特徴とする請求項1に記載のPWMバッファ回路。
前記固定周波数PWM信号生成回路は、
前記第二PWM信号の前記固定周波数を決定するための周波数制御信号を提供する周波数制御器と、
前記デューティサイクル変換回路と前記周波数制御器に結合され、前記デューティサイクル基準電圧と前記周波数制御信号に応じて前記第二PWM信号を生成する、PWM信号生成器と、
を含む、ことを特徴とする請求項1に記載のPWMバッファ回路。
前記周波数制御器は、
非反転入力端と、反転入力端と、出力端と、を備えた第二演算増幅器と、
前記第二演算増幅器の前記非反転入力端と接地点との間に接続された第六抵抗と、
前記第二演算増幅器の前記非反転入力端と前記出力端との間に接続された第七抵抗と、
前記第二演算増幅器の前記反転入力端と接地点との間に接続された第二容量と、
前記第二演算増幅器の前記非反転入力端と前記出力端との間に接続された第八抵抗と、
を含む、ことを特徴とする請求項3に記載のPWMバッファ回路。
前記PWM信号生成器は、
前記デューティサイクル基準電圧を受信するよう、非反転入力端が前記デューティサイクル変換回路に接続され、且つ、前記周波数制御信号を受信するよう、反転入力端が前記周波数制御器に接続される、第三演算増幅器と、
一端が前記第三演算増幅器の出力端に接続されることにより、前記第二PWM信号が他端を介して出力される、第九抵抗と、
を含む、ことを特徴とする請求項3に記載のPWMバッファ回路。
前記第一PWM信号の周波数は30 Hz以上であり、前記第一デューティサイクルは5%〜95%の範囲内にある、ことを特徴とする請求項1に記載のPWMバッファ回路。
前記第二PWM信号の前記固定周波数は、10 kHz以上である、ことを特徴とする請求項1に記載のPWMバッファ回路。
第一デューティサイクルを備えた第一PWM信号を生成するためのPWM信号生成ユニットと、
前記PWM信号生成ユニットに結合され、前記第一PWM信号を、固定周波数と第二デューティサイクルを備えた第二PWM信号に変換するPWMバッファ回路と、
前記PWMバッファ回路に結合され、前記第二PWM信号に基づいて驅動信号をファンモータに出力することにより、ファンモータの速度を制御する駆動回路と、
を含む、ことを特徴とするファンモータの速度制御回路。
前記PWMバッファ回路は、
前記第一PWM信号を受信し、前記第一PWM信号の第一デューティサイクルに基づいてデューティサイクル基準電圧を生成し、前記デューティサイクル基準電圧が前記第一デューティサイクルの一対一マッピング関数であるデューティサイクル変換回路と、
前記デューティサイクル変換回路に結合され、前記デューティサイクル基準電圧を受信し、第二PWM信号を出力し、前記第二PWM信号の第二デューティサイクルが前記デューティサイクル基準電圧に基づいて決定され、且つ、前記第二デューティサイクルが前記デューティサイクル基準電圧の一対一マッピング関数である、固定周波数PWM信号生成回路と、
を含む、ことを特徴とする請求項8に記載のファンモータの速度制御回路。
前記固定周波数PWM信号生成回路は、
前記第二PWM信号の前記固定周波数を決定するための周波数制御信号を提供する周波数制御器と、
前記デューティサイクル変換回路と前記周波数制御器に結合され、前記デューティサイクル基準電圧と前記周波数制御信号に応じ、前記第二PWM信号を生成する、PWM信号生成器と、
を含む、ことを特徴とする請求項8に記載のファンモータの速度制御回路。