JP2005005645A - Circuit board, passive component, electronic device and method for manufacturing the circuit board - Google Patents

Circuit board, passive component, electronic device and method for manufacturing the circuit board Download PDF

Info

Publication number
JP2005005645A
JP2005005645A JP2003170475A JP2003170475A JP2005005645A JP 2005005645 A JP2005005645 A JP 2005005645A JP 2003170475 A JP2003170475 A JP 2003170475A JP 2003170475 A JP2003170475 A JP 2003170475A JP 2005005645 A JP2005005645 A JP 2005005645A
Authority
JP
Japan
Prior art keywords
layer
circuit board
film
interlayer insulating
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003170475A
Other languages
Japanese (ja)
Other versions
JP4190358B2 (en
Inventor
Yoshihiko Imanaka
佳彦 今中
Jun Aketo
純 明渡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Fujitsu Ltd
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, National Institute of Advanced Industrial Science and Technology AIST filed Critical Fujitsu Ltd
Priority to JP2003170475A priority Critical patent/JP4190358B2/en
Priority to US10/820,114 priority patent/US7579251B2/en
Publication of JP2005005645A publication Critical patent/JP2005005645A/en
Application granted granted Critical
Publication of JP4190358B2 publication Critical patent/JP4190358B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]

Abstract

<P>PROBLEM TO BE SOLVED: To provide a circuit board, a passive component, an electronic device and a method for manufacturing the circuit board, which together have a low specific resistance and a low dielectric loss in a high frequency region. <P>SOLUTION: A circuit board 10 is configured by sequentially laminating a base substrate 11, a lower wiring layer 12 on the base substrate 11, a capacitor layer 13 and an upper wiring layer 14, and the lower wiring layer 12 is configured by a first interlayer insulating layer 16 formed with a ceramic fine particle material by an aero-deposition method, and a first conductive layer 15 of a Cu film formed by an electrolytic plating method, etc. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、高周波回路に適した回路基板、受動部品、電子装置及び回路基板の製造方法に係り、特に高周波における低誘電損失の層間絶縁層と低抵抗の導電体層を共に有する回路基板に関する。
【０００２】
携帯電話機、Ｂｌｕｅｔｏｏｔｈ（登録商標）、その他モバイル機器等での無線情報通においては、音声、画像、データなど大容量の信号をより高速に伝送することが望まれ、モバイル機器等の小型化・多機能化と共に、モバイル機器等に用いられる電子部品の高周波対応が急速に進められている。この中で、小型化と高周波対応を両立するために高周波回路を一体モジュール化した受動素子内蔵基板の実現が切望されている。
【０００３】
【従来の技術】
従来から現在まで開発されている受動素子内蔵基板は３つに大別することができる。（１）薄膜プロセスにより受動素子を形成する場合、（２）樹脂プリント板を用いる場合、（３）セラミック基板を用いる場合である。
【０００４】
（１）の薄膜プロセスにより受動素子を形成する場合は、シリコン基板や合金基板の平坦な基板上にスパッタ・メッキ法等により形成される配線層や、ポリイミド等の樹脂を塗布して形成される層間絶縁層を繰り返し積層することにより多層化するものである。
【０００５】
（２）の樹脂プリント板を用いる場合は、ベース基板としてＦＲ４（ガラスエポキシ材料）を用い、導電体層としてはめっき法を用いたＣｕ膜、層間絶縁層としては、エポキシ樹脂系シート材もしくはエポキシ系ワニス樹脂材（耐熱温度：２５０℃程度）などが用いられる。
【０００６】
（３）のセラミック基板を用いる場合は、絶縁膜、導電体膜、誘電体層、及び抵抗体膜の各ペーストを印刷、乾燥、焼成を繰り返し行って多層化するものである。焼成は１０００℃以上の温度において行われるため、絶縁膜はセラミック材料の緻密な膜が得られる。
【０００７】
ところで、高周波回路での損失は導体損失と誘電損失（誘電正接）との和で表され、周波数が高くなるにつれて誘電損失の影響が大きくなる。このために、誘電体材料には低い誘電損失が求められる。しかし、上記の（１）と（２）の層間絶縁層は、例えば２ＧＨｚにおいて、ポリイミド樹脂０．００４、エポキシ樹脂０．０１２５のように誘電損失が大きい樹脂材料から構成されているため、高周波において急速に損失が大となる。一方（３）の層間絶縁層は、セラミック材料によりなるため、低誘電損失のセラミック材料を用いることができるため、高周波用途として期待されている。
【０００８】
現在、高周波向けセラミック系基板として適用されている手法は、ＬＴＣＣ法（低温焼成セラミックス法）を用いた手法である。ＬＴＣＣ法は、層間絶縁層としてガラスを焼結助剤とした低温焼成セラミックスと、導電体層として電気抵抗の低い金属粉末を含む導体ペーストを印刷し同時焼成したものである。導体ペーストの金属粉には、電気抵抗の低いＡｇ、Ｃｕ、Ａｕ等が用いられている。
【０００９】
【特許文献１】
特開２０００−３２８２２３号公報
【特許文献２】
特開２００１−１５６３５１号公報
【００１０】
【発明が解決しようとする課題】
しかしながら、ＬＴＣＣ法において用いられる層間絶縁層は、上述した樹脂材料と比較して誘電損失は低いものの、２ＧＨｚにおいて０．００２程度あり、高周波マイクロ波セラミックスの誘電損失より高く、低誘電損失化が困難であるという問題がある。
【００１１】
また、ＬＴＣＣ法において用いられる導電体層は、上述した導体ペーストを焼成したものであるが、導体ペーストに含まれるバインダは焼成により分解・炭化等してしまい金属粉末が完全な連続体とならないため、金属粉末を構成する材料の低い比抵抗を実現できないという問題がある。さらに、焼成条件、金属粉末の粒径分布により回路基板ごと、あるいは回路基板内において比抵抗にバラツキが生じ、所望の特性が容易に得られないという問題がある。
【００１２】
さらに、ＬＴＣＣ法において用いられるキャパシタの誘電体層は、誘電体層のセラミックスにガラス成分を大部分含むために、高温焼成のセラミックスに比べて誘電率が低く誘電率の向上に限度があると共に、低誘電損失の大容量のキャパシタを形成することが困難であるという問題がある。
【００１３】
そこで、本発明は上記問題点に鑑みてなされたもので、本発明の目的は、高周波領域において低比抵抗及び低誘電体損失を共に有し、高周波回路に適した回路基板、受動部品、電子装置、及び回路基板の製造方法を提供することである。
【００１４】
【課題を解決するための手段】
本発明の一観点によれば、層間絶縁層と導電体層とが積層されてなる回路基板であって、前記層間絶縁層はエアロゾル化した微粒子材料を吹き付けて堆積されてなり、前記導電体層が金属あるいは合金材料よりなる連続膜であることを特徴とする回路基板が提供される。
【００１５】
本発明によれば、回路基板、例えば多層積層基板の層間絶縁層が微粒子材料を用いたエアロゾルデポジション法により常温において形成されることにより、微粒子材料が有する誘電特性などの特性が保持される。一方、エアロゾルデポジション法では、ＬＴＣＣ法のような高温での焼成を必要としないので、導電体層を無電解めっき法、電解めっき法、スパッタ法などの連続膜を形成することができる。したがって、導電体層の比抵抗を低減することができる。その結果回路基板の配線層等の損失を低減することができる。
【００１６】
前記微粒子材料がセラミックスよりなり、Ａｌ２Ｏ３、ＭｇＯ、ＳｉＯ２、ＣａＯ、ＴｉＯ２、３Ａｌ２Ｏ３・２ＳｉＯ２（ムライト）、ＭｇＯ・Ａｌ２Ｏ３（スピネル）、２ＭｇＯ・ＳｉＯ２（フォルステライト）、２Ａｌ２Ｏ３・２ＭｇＯ・５ＳｉＯ２（コージエライト）、ＣａＯ・Ａｌ２Ｏ３・２ＳｉＯ２（アノーサイト）、及びＡｌＮの群のうち、少なくとも１種を含んでもよい。これらの微粒子材料をエアロゾル化して吹き付けるとにより、微粒子材料の特性を損なわずに層間絶縁膜を形成することができるので、層間絶縁膜の高周波での誘電損失を低減することができる。したがって、高周波において一層の損失を低減することができ、高周波回路に適した回路基板を実現することができる。
【００１７】
本発明の他の観点によれば、誘電体層と導電体層とが積層されてなる受動部品であって、前記誘電体層がエアロゾル化した微粒子材料を吹き付けてなり、前記導電体層が金属あるいは合金材料よりなる連続膜よりなり、前記微粒子材料がＡｌ２Ｏ３、ＭｇＯ、ＳｉＯ２、ＣａＯ、ＴｉＯ２、３Ａｌ２Ｏ３・２ＳｉＯ２、ＭｇＯ・Ａｌ２Ｏ３、２ＭｇＯ・ＳｉＯ２、２Ａｌ２Ｏ３・２ＭｇＯ・５ＳｉＯ２、ＣａＯ・Ａｌ２Ｏ３・２ＳｉＯ２、ＢａＴｉＯ３、ＢａＳｒＴｉＯ３、ＢａＴｉＺｒＯ３、ＢａＴｉ４Ｏ９、Ｂａ２Ｔｉ９Ｏ２０、Ｂａ（Ｍｇ１／３Ｔａ２／３）Ｏ３、Ｂａ（Ｚｎ１／３Ｔａ２／３）Ｏ３、Ｂａ（Ｚｎ１／３Ｎｂ２／３）Ｏ３、ＺｒＳｎＴｉＯ４、ＰｂＺｒＴｉＯ３、Ｐｂ（Ｍｇ１／３Ｎｂ２／３）Ｏ３、Ｐｂ（Ｎｉ１／３Ｎｂ２／３）Ｏ３、及びＡｌＮの群のうち、少なくとも１種を含む受動部品が提供される。
【００１８】
本発明によれば、導電体層を金属あるいは合金材料よりなる連続膜とすることにより導電体層の比抵抗を低減することができ、誘電体層をエアロゾル化した上記のセラミックスの微粒子材料を吹き付けて形成することにより、これらの微粒子材料の特性を損なうことなく誘電体層を形成することができる。その結果受動部品の高周波における損失を低減することができる。ここで、受動部品は、例えば、積層セラミックコンデンサ、薄膜コイル、積層コイル、あるいはこれらを用いたフィルタ、ストリップラインを用いたフィルタなどである。
【００１９】
本発明のその他の観点によれば、上記いずれかの回路基板及び／又は上記受動部品と、電子部品とを備えた電子装置が提供される。本発明によれば、上記の回路基板及び受動部品は高周波領域において低損失特性を有しているので、低消費電力及び高速動作が可能な電子装置を実現することができる。
【００２０】
本発明のその他の観点によれば、層間絶縁層と導電体層とが積層されてなる回路基板の製造方法であって、エアロゾル化した微粒子材料をキャリアガスと共に所定の速度で噴射して層間絶縁層を形成する工程と、金属あるいは合金材料を堆積あるいは成長させて前記導電体層を形成する工程とを備えることを特徴とする回路基板の製造方法が提供される。
【００２１】
本発明によれば、エアロゾル化した微粒子材料を、層間絶縁膜を形成する下地に吹き付けることにより、微粒子材料の特性、例えば誘電特性を損なうことなく形成することができる。室温下において成膜することができるので、従来のＬＴＣＣ法等の高温プロセスが必要なセラミック基板形成工程では困難であった、導電体層を無電解めっき法、電解めっき法、スパッタ法、真空蒸着法、化学的気相成長法により金属あるいは合金材料を堆積させあるいは成長させて形成することができる。したがって、焼成工程を省略することができるので導電体層を形成する工程が容易化され歩留まりが向上すると共に、導電体層は連続膜となって比抵抗を低減することができ、低損失の回路基板を実現することができる。
【００２２】
【発明の実施の形態】
以下、本実施の形態を説明すると共に、本発明に用いられるエアロゾルデポジション法（以下「ＡＤ法」と称する。）を用いた成膜装置の説明をする。
【００２３】
（第１の実施の形態）
図１は、本発明の実施の形態に係る回路基板の要部断面図である。図１を参照するに、本実施の形態に係る回路基板１０は、ベース基板１１と、ベース基板１１上に下部配線層１２、キャパシタ層１３、上部配線層１４が順次積層されて構成されている。
【００２４】
具体的には、下部配線層１２は、ベース基板１１表面に選択的に形成された第１導電体層１５と、ベース基板１１及び第１導電体層１５を覆う第１層間絶縁層１６と、第１層間絶縁層１６上に選択的に形成された第２導電体層１８と、第１層間絶縁層１３及び第２導電体層１４を覆う第２層間絶縁層１９と、第１導電体層１５と第２導電体層１８などを電気的に接続するビア１７などから構成されている。
【００２５】
キャパシタ層１３は、第２層間絶縁層１９上に形成された第１電極層２１と、第２層間絶縁層１９及び第１電極層２１を覆う誘電体層２２と、第１電極層２１に対向して誘電体層２２上に形成された第２電極層２３などから構成されている。
【００２６】
上部配線層１４は、キャパシタ層１３の第２電極層２３と、誘電体層２２及び第２電極層２３を覆う第３層間絶縁層２４と、第３層間絶縁層２４上に形成された第３導電体層２５と、第２電極層２３と第３導電体層２５とを接続するビア２６などから構成されている。
【００２７】
本実施の形態に係る回路基板は、前記第１〜第３層間絶縁層１６，１９，２４及び誘電体層２２がＡＤ法により形成されていることに１つの特徴がある。また、ＡＤ法では室温下において成膜できるので、ＬＴＣＣ法のような９００℃〜１０００℃程度の高温での加熱処理（焼成）を必要としない。したがって、前記第１及び第２導電体層１５，１８を、電解あるいは部無電解めっき法、真空蒸着法、スパッタ法、ＣＶＤ法等により金属または合金よりなる連続膜により形成することができるので、ＬＴＣＣ法と比較して第１及び第２導電体層１５，１８のような導電体層の比抵抗を低減することができるという他の特徴がある。
【００２８】
前記第１〜第３層間絶縁層１６，１９，２４は、例えば厚さ５０μｍの、ＡＤ法によりセラミックスからなる微粒子材料をエアロゾル化して、各々の下地に吹き付けて堆積させて形成されたものである。
【００２９】
前記第１〜第３層間絶縁層１６，１９，２４に用いられるセラミックスとしては、Ａｌ２Ｏ３、ＭｇＯ、ＳｉＯ２、ＣａＯ、３Ａｌ２Ｏ３・２ＳｉＯ２、ＭｇＯ・Ａｌ２Ｏ３、２ＭｇＯ・ＳｉＯ２、２Ａｌ２Ｏ３・２ＭｇＯ・５ＳｉＯ２、及びＣａＯ・Ａｌ２Ｏ３・２ＳｉＯ２から選択される１種あるいは２種以上の混合物が挙げられる。これらのセラミックスから形成される第１〜第３層間絶縁層１６，１９，２４は、高周波、特に２ＧＨｚ以上において誘電損失が低い。したがって、損失が低減された高周波回路に適した回路基板を実現することができる。さらに、ＡＤ法では多層化された場合にも焼成工程を必要としないため、ＬＴＣＣ基板のような熱収縮による寸法変動という歩留まり低下要因がないので、歩留まり低下が生じにくいという点で有利である。
【００３０】
また、第１〜第３導電体層１６，１９，２４、第１及び第２電極層２１，２３は、導電材料より、金属あるいは合金材料よりなり、例えばめっき法、スパッタ法、真空蒸着法、ＣＶＤ法などより形成することができる。金属材料としては特に限定されないが、低抵抗の金属材料、例えば、Ｃｕ、Ａｇ、Ａｕ、Ａｌあるいはこれらの合金などが好ましい。ＬＴＣＣ法ではＡｇ粉末を含む導体ペーストを焼成して導電体層を形成するため（厚膜法）、導電体層の比抵抗がＡｇ自体の比抵抗まで低下させることはできないが、本実施の形態に係る導電体層は連続膜を形成することができるので材料自体の比抵抗まで低減すことができ、高周波領域における損失を低減することができる。
【００３１】
前記誘電体層２２は、例えば厚さ５０μｍの、ＡＤ法により微粒子材料をエアロゾル化して、各々の下地に吹き付けて堆積させて形成されたものである。
【００３２】
誘電体層２２に用いられるセラミックスとしては、例えばＴｉＯ２、ＭｇＯ、ＳｉＯ２、ＡｌＮ、Ａｌ２Ｏ３などのセラミックスが挙げられ、さらに、ペロブスカイト構造を有する酸化物セラミックス、例えば、Ｐｂ系のＰｂＴｉＯ３、ＰｂＺｒＯ３、Ｐｂ（Ｚｒ１−ｘＴｉｘ）Ｏ３（０≦ｘ≦１）の一般式で示されるＰＺＴ、（Ｐｂ１−ｙＬａｙ）（Ｚｒ１−ｘＴｉｘ）Ｏ３（０≦ｘ、ｙ≦１）の一般式で示されるＰＬＺＴ、Ｐｂ（Ｍｇ１／３Ｎｂ２／３）Ｏ３、Ｐｂ（Ｎｉ１／３Ｎｂ２／３）Ｏ３、Ｐｂ（Ｚｎ１／３Ｎｂ２／３）Ｏ３、Ｂａ系のＢａＴｉＯ３、ＢａＴｉ４Ｏ９、Ｂａ２Ｔｉ９Ｏ２０、Ｂａ（Ｚｎ１／３Ｔａ２／３）Ｏ３、Ｂａ（Ｚｎ１／３Ｎｂ２／３）Ｏ３、Ｂａ（Ｍｇ１／３Ｔａ２／３）Ｏ３、Ｂａ（Ｍｇ１／３Ｔａ２／３）Ｏ３、Ｂａ（Ｃｏ１／３Ｔａ２／３）Ｏ３、Ｂａ（Ｃｏ１／３Ｎｂ２／３）Ｏ３、Ｂａ（Ｎｉ１／３Ｔａ２／３）Ｏ３、（Ｂａ１−ｘＳｒｘ）ＴｉＯ３、Ｂａ（Ｔｉ１−ｘＺｒｘ）Ｏ３、その他、ＺｒＳｎＴｉＯ４、ＣａＴｉＯ３、ＭｇＴｉＯ３、ＳｒＴｉＯ３が挙げられる。
【００３３】
特にキャパシタ用の誘電体層２２に好適なセラミックスとしては、高誘電率かつ高周波における低損失の観点から、ＴｉＯ２、ＢａＴｉＯ３、ＢａＳｒＴｉＯ３、ＢａＴｉＺｒＯ３、ＢａＴｉ４Ｏ９、Ｂａ２Ｔｉ９Ｏ２０、Ｂａ（Ｍｇ１／３Ｔａ２／３）Ｏ３、Ｂａ（Ｚｎ１／３Ｔａ２／３）Ｏ３、Ｂａ（（Ｚｎ１／３Ｎｂ２／３）Ｏ３、ＺｒＳｎＴｉＯ４、ＰｂＺｒＴｉＯ３、Ｐｂ（Ｍｇ１／３Ｎｂ２／３）Ｏ３、及びＰｂ（Ｎｉ１／３Ｎｂ２／３）Ｏ３から選択される１種あるいは２種以上の混合物が好ましい。
【００３４】
上記層間絶縁層及び誘電体層に用いられるセラミックスの微粒子材料の表面をアルミニウム系化合物または鉛系化合物により処理あるいは被覆したものを用いてもよい。本願発明者の検討により、上述した微粒子材料のみによってＡＤ法により成膜するよりも厚膜、特に５μｍ〜１ｍｍの範囲で緻密な膜を形成することができることが確認されている。アルミニウム系化合物または鉛系化合物の被覆量は、主剤となる誘電体材料に被覆量を加えた重量を基準（１００質量部）として、０．１質量％〜５０質量％（さらに好ましくは０．１質量％〜２０質量％）に設定されることが好ましい。
【００３５】
アルミニウム系化合物としては、Ａｌ２Ｏ３、ＬｉＡｌＯ２、ＭｇＡｌ２Ｏ４、ＣａＡｌ２Ｏ４、ＳｒＡｌ２Ｏ４、ＢａＡｌ２Ｏ４、Ｙ３Ａｌ５Ｏ１２、ＡｌＮ、Ａｌ２Ｏ３・ｎＨ２Ｏ、水酸化アルミニウム（Ａｌ（ＯＨ）３）、アルミニウムアルコキシド（Ａｌ（ＯＲ）３（Ｒ：アルキル基））、ムライト（３Ａｌ２Ｏ３・２ＳｉＯ２）、スピネル（ＭｇＯ・Ａｌ２Ｏ３）、コージエライト（２Ａｌ２Ｏ３・２ＭｇＯ・５ＳｉＯ２）、アノーサイト（ＣａＯ・Ａｌ２Ｏ３・２ＳｉＯ２）、ゲーレナイト（２ＣａＯ・Ａｌ２Ｏ３・ＳｉＯ２）等が挙げられる。これらのアルミニウム化合物のうち、Ａｌ２Ｏ３、水酸化アルミニウム（Ａｌ（ＯＨ）３）、アルミニウムアルコキシド（Ａｌ（ＯＲ）３（Ｒ：アルキル基））が好適である。
【００３６】
鉛系化合物としては、Ｐｂ２ＦｅＮｂＯ６、Ｐｂ２ＦｅＴａＯ６、Ｐｂ２ＹｂＮｂＯ６、Ｐｂ２ＹｂＴＯ６、Ｐｂ２ＬｕＮｂＯ６、Ｐｂ２ＬｕＴａＯ、Ｐｂ３ＮｉＮｂ２Ｏ９、Ｐｂ３ＮｉＴａ２Ｏ９、Ｐｂ３ＺｎＮｂ２Ｏ９、Ｐｂ３Ｆｅ２ＷＯ９、Ｐｂ２ＣｄＷＯ６、ＰｂＴｉＯ３、ＰｂＺｒＯ３、ＰｂＳｎＯ３、ＰｂＨｆＯ３等が挙げられる。
【００３７】
なお、本実施の形態に係る回路基板には抵抗体膜を設けてもよい。ＡＤ法を用いて抵抗体膜４３を形成することができる微粒子材料としては、酸化ルテニウム（ＲｕＯ２）、酸化レニウム（ＲｅＯ２）、酸化イリジウム（ＩｒＯ２）などの酸化物セラミックスの他、ペロブスカイト構造を有する酸化物セラミックス、例えばＳｒＶＯ３、ＣａＶＯ３、ＬａＴｉＯ３、ＳｒＭｏＯ３、ＣａＭｏＯ３、ＳｒＣｒＯ３、ＣａＣｒＯ３、ＬａＶＯ３、ＧｄＶＯ３、ＳｒＭｎＯ３、ＣａＭｎＯ３、ＮｉＣｒＯ３、ＢｉＣｒＯ３、ＬａＣｒＯ３、ＬｎＣｒＯ３、ＳｒＲｕＯ３、ＣａＲｕＯ３、ＳｒＦｅＯ３、ＢａＲｕＯ３、ＬａＭｎＯ３、ＬｎＭｎＯ３、ＬａＦｅＯ３、ＬｎＦｅＯ３、ＬａＣｏＯ３、ＬａＲｈＯ３、ＬａＮｉＯ３、ＰｂＲｕＯ３、Ｂｉ２Ｒｕ２Ｏ７、ＬａＴａＯ３、ＢｉＲｕＯ３等、さらに、ＬａＢ６が挙げられる。なお、第１の実施の形態において説明した、微粒子材料をアルミニウム化合物又は鉛系化合物により処理したものを用いてもよい。膜厚が５μｍ〜１ｍｍの厚膜を形成する場合に緻密な抵抗体膜を得ることができる。
【００３８】
図２は、本発明に使用するＡＤ法を用いた成膜装置の概略構成図である。図２を参照するに、ＡＤ膜形成装置５０は、大略、微粒子材料をエアロゾル化するエアロゾル発生器５１と、エアロゾル化された微粒子のＡＤ膜材料を噴射して基板上にＡＤ膜を形成する成膜室５２などから構成されている。
【００３９】
エアロゾル発生器５１には、ガスボンベ５３及びマスフローコントローラ５４が配管を介して接続されている。ガスボンベ５３に充填された高圧のアルゴン等のキャリアガスをマスフローコントローラ５４において制御する。エアロゾル発生器５１の容器５６内での微粒子の発塵量や成膜室５２におけるエアロゾル化された微粒子の噴出量を制御することができる。キャリアガスは、アルゴンガスの他、ヘリウム、ネオン、窒素の不活性ガスを用いることができる。なお、微粒子材料としてペロブスカイト構造を有する酸化物セラミックスを用いる場合は、キャリアガスは酸化性のガス、例えば酸素や空気を用いてもよい。成膜の際に酸化物セラミックス微粒子材料の酸素欠損を補うことができる。
【００４０】
また、エアロゾル発生器５１には、超音波振動や電磁振動、機械的振動により微粒子を一次粒子化する振動機５８が設けられている。一次粒子化により緻密かつ均一なＡＤ膜を形成することができる。
【００４１】
成膜室５２には、エアロゾル発生器５１から配管５９を介して接続されたノズル６０と、ノズル６０と対向して基板１１を保持する基板保持台６１が設けられ、さらに、基板の位置を制御するＸＹＺステージ６２が基板保持台６１に連結されている。また、成膜室５２内の圧力を低圧とするためのメカニカルブースタ６４とロータリポンプ６５が接続されている。
【００４２】
膜形成材料となる平均粒径が１０ｎｍ〜１μｍの微粒子をエアロゾル発生器５１に充填して、ガスボンベ５３から、例えば１９．６Ｐａ〜４９Ｐａ（２〜５ｋｇ／ｃｍ２）の圧力のアルゴンガスをキャリアガスとして成膜室５２に供給し振動機５８により加振して、微粒子をエアロゾル化する。エアロゾル化された微粒子はキャリアガス共に、エアロゾル発生器５１の容器５６内の圧力より低圧に設定されている成膜室５２に配管５９を通じて搬送される。成膜室５２においてノズル６０からキャリアガスと共に微粒子が噴射され、ジェット流となって微粒子が図１に示す基板１１等の上に堆積し第１層間絶縁１６が形成される。噴射速度は、ノズル６０の形状、導入されるキャリアガスの圧力及びエアロゾル発生器５１内と成膜室５２内との圧力差により制御することができ、３ｍ／秒〜４００ｍ／秒（好ましくは２００ｍ／秒〜４００ｍ／秒）の範囲に設定される。この範囲に噴射速度を設定することにより、基板１１等の下地との密着強度が高い第１層間絶縁層１６等を形成することができる。微粒子が基板１１との衝突の際に基板１１の表面の汚染層や水分を除去し、また、導電材料よりなる第１導電体層１５等の汚染層や酸化物層を除去して表面を活性化する。また、微粒子自体の表面も微粒子相互の衝突により同様に活性化される。その結果、微粒子が基板１１及び第１導電体層１５等の表面に結合し、さらに微粒子同士が結合するので付着強度が高く緻密な第１層間絶縁層１６３が形成される。なお、噴射速度が４００ｍ／秒より大となると基板１１に損傷を与えるおそれがあり、３ｍ／秒より小さいと十分な付着強度を確保することができない。
【００４３】
また、ＡＤ法による成膜の際、又は成膜後に第１層間絶縁層１６を加熱する必要がない。微粒子材料は、基板に堆積する際に微粒子最表面のみが衝突により衝撃を受けて活性化され、微粒子内部には影響が及ばないため、微粒子の有する結晶性が堆積された第１層間絶縁層１６においても保持されるためであると推察される。
【００４４】
本発明に用いられる微粒子材料の平均粒径は、１０ｎｍ〜１μｍの範囲に設定される。１０ｎｍより小さいと基板への密着強度が不足し、１μｍより大きいと連続膜が形成しにくくなり脆弱な膜になってしまう。
【００４５】
なお、成膜装置５０は、ノズル６０及びエアロゾル発生器５１を２つ以上設けて独立に微粒子材料を噴射させるようにしてもよい。異なる種類の微粒子材料を、形成される膜中において混合したり層状に形成したりすることができる。
【００４６】
次に本発明の実施の形態に係る回路基板の製造方法について説明する。図３（Ａ）〜図４（Ｄ）は、本実施の形態に係る回路基板の製造工程を示す図である。
【００４７】
図３（Ａ）の工程では、ガラス基板よりなる基板１１の表面を覆うように、例えば無電解めっき法、真空蒸着法、スパッタ法、又はＣＶＤ法によりＣｕ膜のめっきシード層１５Ａを形成し、さらにめっきシード層１５Ａ表面に、例えば膜厚４０μｍのドライフィルムレジストをレジスト膜２８として使用し，密着ロール温度１０５℃、線圧４ｋｇ／ｃｍにてラミネートした。次いで配線パターンを全波長使用の平行光紫外線を用いて露光し、炭酸ナトリウム１ｗｔ％水溶液を用いてスプレー法により現像し、配線パターンが形成されたレジスト膜２８を得る。
【００４８】
次いで図３（Ｂ）の工程では、めっきシード層１５Ａを電極として電解めっき法にて厚さ５μｍのＣｕ膜のめっき層１５Ｂをめっきシード層１５Ａ上に積層し、第１導電体層１５を形成する（めっきシード層１５Ａとめっき層１５Ｂの積層体を第１導電体層１５と称する。）。次いでレジスト膜２８を剥離し、めっきシード層１５Ａの第１導電体層１５以外の部分をパネルエッチングにより除去した。エッチング液としては過酸化水素水と硫酸の混合液を用いた。なお、第１導電体層１５は、めっきシード層１５Ａを形成せずにレジスト膜２８に配線パターンを形成後、無電解めっき法、真空蒸着法、スパッタ法、又はＣＶＤ法により形成してもよい。
【００４９】
図３（Ｂ）の工程ではさらに、図２に示すＡＤ成膜装置を用いて微粒子材料を吹き付けて第１層間絶縁層１６を形成する。微粒子材料は、アルミニウムアルコキシドの一種であるアルミニウムイソプロポキシドにより表面処理を行い、さらに大気中において１０００℃で焼成し得られたＡｌ２Ｏ３膜を被覆した、例えば平均粒径０．３μｍのＭｇＯ微粒子材料を用いる。成膜時間を３０分間に設定し、厚さ５０μｍのＡｌ２Ｏ３含有ＭｇＯ膜よりなる第１層間絶縁層１６を形成する。
なお、ＭｇＯ微粒子材料とＡｌ２Ｏ３膜の質量比を２：８〜８：２とする。なお、第１層間絶縁層１６等の層間絶縁層を形成する際に用いられる微粒子材料としては、ＭｇＯの他、Ａｌ２Ｏ３、ＳｉＯ２、ＣａＯ、３Ａｌ２Ｏ３・２ＳｉＯ２、ＭｇＯ・Ａｌ２Ｏ３、２ＭｇＯ・ＳｉＯ２、２Ａｌ２Ｏ３・２ＭｇＯ・５ＳｉＯ２、及びＣａＯ・Ａｌ２Ｏ３・２ＳｉＯ２から選択される１種あるいは２種以上の混合物が挙げられ、さらにアルミニウム系化合物または鉛系化合物により処理あるいは被覆したものを用いてもよい。さらに、必要に応じて、第１層間絶縁層１６の表面を機械的研磨法、化学的機械研磨（ＣＭＰ）法等を用いて平坦化してもよい。
【００５０】
次いで図３（Ｃ）の工程では、図３（Ｂ）の工程の構造体上にレジスト膜２９を形成し、レジスト膜２９をパターニングして、フッ化水素酸等により第１層間絶縁層１６をエッチングして、第１導電体層１５を露出させるビアホール１６−１を形成する。ビアホールの深さはフッ化水素酸等に浸漬する時間により制御する。次いでレジスト膜２９を剥離する。
【００５１】
次いで図３（Ｄ）の工程では、図３（Ｃ）の工程の構造体表面に、スパッタ法によりＣｒ膜とＣｕ膜を順次積層した積層導電体のめっきシード層１８Ａを形成し、めっきシード層１８Ａ表面に、レジスト膜３０として例えば膜厚４０μｍのドライフィルムレジストを用いてラミネートする。次いで配線パターンを全波長使用の平行光紫外線を用いて露光し、炭酸ナトリウム１ｗｔ％水溶液を用いてスプレー法により現像し、配線パターンが形成されたレジスト膜３０を得る。
【００５２】
次いで図４（Ａ）の工程では、めっきシード層１８Ａを電極として電解めっき法にて厚さ５μｍのＣｕ膜のめっき層１８Ｂをめっきシード層１８Ａ上に積層し、第２導電体層１８及びビア１７を形成する（めっきシード層１８Ａとめっき層１８Ｂの積層体を第２導電体層１８と称する。）。次いでレジスト膜３０を剥離し、めっきシード層１８Ａの第２導電体層１８以外の部分をパネルエッチングにより除去する。
【００５３】
次いで図４（Ｂ）の工程では、図４（Ａ）の構造体上に、図３（Ｂ）の工程と同様にして、第２層間絶縁層１９を形成する。
【００５４】
図４（Ｂ）の工程ではさらに、第２層間絶縁層１９上に、図３（Ｃ）〜図４（Ａ）の工程と同様にして第１電極層２１、及び第２導電体層１８と第１電極層２１を接続するビア２０を形成する。
【００５５】
図４（Ｂ）の工程ではさらに、第２層間絶縁層１９及び第１電極層２１を覆うように、図２に示すＡＤ成膜装置を用いて微粒子材料を吹き付けて誘電体層２２を形成する。誘電体層２２微粒子材料はアルミニウムアルコキシドの一種であるアルミニウムイソプロポキシドにより表面処理を行い、さらに大気中において１０００℃で焼成し得られたＡｌ２Ｏ３膜を被覆した、例えば平均粒径０．３μｍのＢａＴｉＯ３微粒子材料を用いる。成膜時間を３分間に設定し、厚さ５μｍのＡｌ２Ｏ３含有ＢａＴｉＯ３膜よりなる誘電体層２２を形成する。ＢａＴｉＯ３微粒子材料とＡｌ２Ｏ３膜の質量比を９５：５とした。なお、上述したキャパシタ用の誘電体層を形成する際に用いられる微粒子材料として用いることができる。
【００５６】
なお、誘電体層２２は下地の第２層間絶縁層１９と異なる材料により形成されているが、ＡＤ法により形成されているので、誘電体層２２の微粒子材料が第２層間絶縁層１９を構成する材料の最表面の付着物質を除去すると共に活性化することにより高い密着強度の境界面を実現することができる。
【００５７】
図４（Ｂ）の工程ではさらに、誘電体層２２上にめっきシード層２３Ａおよびめっき膜２３Ｂよりなる第２電極層２３を形成する。以上により、第１電極層２１と第２電極層２３との間に誘電体層２２を有するキャパシタ２７が形成される。
【００５８】
次いで図４（Ｃ）の工程では、図４（Ｂ）の構造体上に第３層間絶縁層２４を形成し、さらに、第３層間絶縁層２４上に第３導電体層２５を選択的に形成する。以上により、図４（Ｃ）に示す回路基板が形成される。
【００５９】
なお、回路基板１０には、上記層間絶縁層１６，１９，２４又は誘電体層２２間に上記導電体層１５，１８、２５と同様にパターニングしてマイクロストリップラインを形成することによりフィルタを形成することができ、また、スパイラルインダクタあるいはミアンダラインインダクタなどのインダクタを形成することができる。
【００６０】
また、本実施の形態において述べた方法と同様の方法により、例えば、積層セラミックコンデンサ、薄膜コイル、積層コイル、あるいはこれらを用いたフィルタ、ストリップラインを用いたフィルタなどの受動部品を形成することができる。具体的には、上述した方法により誘電体層とパターニングした導電体層を積層して形成した積層体を、所望の形状・寸法に切断し、スパッタ法やめっき法等により電極を設けることにより形成することができる。
【００６１】
以下、図面に基づいて実施例および比較例を説明する。
【００６２】
［実施例１］
図５は、本発明の実施例に係る回路基板の概略構成を示す断面図である。図５を参照するに、本実施例に係る回路基板７０は、ガラス基板７１と、ガラス基板７１上に形成された層間絶縁層７２と導電体層７３が交互に積層されてなる配線層と、層間絶縁層７２中に選択的に形成されたキャパシタ７５及びフィルタ７６と、各導電体層を接続するビア７８と、回路基板７０表面に形成された抵抗素子７９などから構成されている。
【００６３】
先ず、ガラス基板全面に、スパッタ法によりＣｒ膜、Ｃｕ膜のめっきシード層を形成し（それぞれ厚さ０．１μｍ、厚さ０．５μｍ）、次いでめっきシード層を電極として電解めっき法により厚さ５μｍのＣｕ膜のめっき膜を形成して、めっきシード層とめっき膜の積層体よりなる第１導電体層７３−１を形成した。
【００６４】
次いで、図２に示すＡＤ法による成膜装置を使用し、導電体層７３−１上にＡｌ２Ｏ３被覆ＭｇＯ微粒子材料を用いて厚さ１００μｍの層間絶縁層７２−１を形成した。圧力１９．６Ｐａ（２ｋｇ／ｃｍ２）の高純度窒素ガス（純度９９．９％）をキャリアガスとして、キャリアガスの流量を４Ｌ／分に設定してエアロゾル化した。成膜室を５Ｐａ〜１０Ｐａに、エアロゾル化したＡｌ２Ｏ３被覆ＭｇＯ微粒子材料の流量を３０ｇ／時間に設定して３０分間噴射した。
【００６５】
なお、Ａｌ２Ｏ３被覆ＭｇＯ微粒子材料は以下のようにして調製した。平均粒径０．２５μｍのＭｇＯ微粒子材料（高純度科学研究所社製）をイソプロピルアルコールに加え撹拌して懸濁液を準備し、この懸濁液にアルミニウムイソプロポキシドを混合して６０℃に加熱して１時間撹拌した。次いで、遠心分離機により溶媒を除去した後、加熱乾燥して粉体として取り出し、１０００℃において２時間焼成処理を行い、Ａｌ２Ｏ３被覆ＭｇＯ微粒子材料を得た。ここでＭｇＯ微粒子材料とＡｌ２Ｏ３膜の質量比を９５：５とした。
【００６６】
次いで、層間絶縁層７２−１上にスパッタ法によりＣｒ膜、Ｃｕ膜のめっきシード層を形成し（それぞれ厚さ０．１μｍ、厚さ０．５μｍ）、次いでめっきシード層表面に膜厚４０μｍのドライフィルムレジスト（ニチゴー・モートン社製ＮＩＴ２１５）をレジスト膜として使用し，密着ロール温度１０５℃、線圧４ｋｇ／ｃｍにてラミネートした。次いで配線パターンを全波長使用の平行光紫外線を用いて露光し、炭酸ナトリウム１ｗｔ％水溶液を用いてスプレー法により現像し、配線パターンが形成されたレジスト膜（図示せず）を得た。
【００６７】
次いで、電解めっき法によりめっきシード層上にＣｕ膜よりなるめっき膜を形成し、めっきシード層とめっき膜よりなる導電体層７３−２を形成した。次いで、レジスト膜を剥離後、導電体層７３−２以外のめっきシード層の部分をパネルエッチングにより除去した。エッチング液としては過酸化水素水と硫酸の混合液を用いた。さらに、層間絶縁層７２−２〜７２−８と導電体層７３−３〜７３−８を上述した方法で繰り返し形成した。
【００６８】
次いで、フィルタ７６を、層間絶縁層７２−４〜７２−６をレジスト膜（図示せず）によりマスクしてスパッタ法により形成したＣｕ膜よりなるストリップライン８０−１〜８０−３と、誘電体層８１−１〜８１−３とを交互に積層して形成した。誘電体層はＡＤ法によりＡｌ２Ｏ３被覆Ｂａ（Ｍｇ１／３Ｔａ２／３）Ｏ３微粒子材料を用いて形成した。なお、Ａｌ２Ｏ３被覆Ｂａ（Ｍｇ１／３Ｔａ２／３）Ｏ３微粒子材料は以下のようにして調製した。平均粒径０．８μｍのＢａ（Ｍｇ１／３Ｔａ２／３）Ｏ３微粒子材料（高純度科学研究所社製）をイソプロピルアルコールに加え撹拌して懸濁液を準備し、この懸濁液にアルミニウムイソプロポキシドを混合して６０℃に加熱して１時間撹拌した。次いで、遠心分離機により溶媒を除去した後、加熱乾燥して粉体として取り出し、１０００℃において２時間焼成処理を行い、Ａｌ２Ｏ３被覆アルミニウムイソプロポキシドにより表面処理した。Ｂａ（Ｍｇ１／３Ｔａ２／３）Ｏ３微粒子材料を得た。ここでＢａ（Ｍｇ１／３Ｔａ２／３）Ｏ３微粒子材料とＡｌ２Ｏ３膜との質量比を９５：５とした。
【００６９】
また、導電体層７３−２をパターニングした方法と同様にしてキャパシタの下部電極層８２−１を形成し、次いで下部電極層８２−１を覆うように、ＡＤ法によりＡｌ２Ｏ３被覆ＢａＴｉＯ３微粒子材料を用いて厚さ１０μｍの誘電体層８３を形成した。なお、Ａｌ２Ｏ３被覆ＢａＴｉＯ３微粒子材料は平均粒径０．５μｍのＢａＴｉＯ３微粒子材料（堺化学社製）を、上記ＭｇＯ微粒子材料と同様にしてＡｌ２Ｏ３被覆ＢａＴｉＯ３微粒子材料を得た。ここでＢａＴｉＯ３微粒子材料とＡｌ２Ｏ３膜の質量比を９５：５とした。
【００７０】
さらに、さらに回路基板７０の表面に電極層８４を形成し、ドライフィルムレジストをレジスト膜（図示せず）としてラミネートした後、抵抗パターンを露光・現像してパターニングして、ＡＤ法により平均粒径０．０１μｍのＴａ粉末（高純度化学研究所社製）を用いて３０分間成膜し、電極層８４間に厚さ５０μｍのＴａ膜よりなる抵抗体８５膜を形成した。次いでレジスト膜を剥離し抵抗素子７９を形成した。以上により、本実施例に係る回路基板７０を形成した。
【００７１】
［実施例２］
本実施例は、基板７１としてシリコンウェハを用い、実施例１の層間絶縁層７２−１〜７２−８をアルミニウムイソプロポキシドにより表面処理したムライト（３Ａｌ２Ｏ３・２ＳｉＯ２）微粒子材料により形成し、フィルタの誘電体層８１−１〜８１−３をＡｌ２Ｏ３被覆ＢａＴｉ４Ｏ９微粒子材料により形成し、キャパシタの誘電体層８３をＡｌ２Ｏ３被覆ＢａＳｒＴｉＯ３微粒子材料により形成した以外は実施例１と同様である。
【００７２】
なお、アルミニウムイソプロポキシドにより表面処理したムライト微粒子材料は以下のようにして調製した。平均粒径０．８μｍのムライト微粒子材料（高純度化学研究所社製）をイソプロピルアルコールに加え撹拌して懸濁液を準備し、この懸濁液にアルミニウムイソプロポキシドを混合して６０℃に加熱して１時間撹拌した。次いで、遠心分離機により溶媒を除去した後、加熱乾燥して粉体として取り出し、アルミニウムイソプロポキシドにより表面処理したムライト微粒子材料を得た。ここでムライト微粒子材料とアルミニウムイソプロポキシド中のＡｌ２Ｏ３換算質量との質量比を９５：５とした。
【００７３】
また、Ａｌ２Ｏ３被覆ＢａＴｉ４Ｏ９微粒子材料及びＡｌ２Ｏ３被覆ＢａＳｒＴｉＯ３微粒子材料は、実施例１のＡｌ２Ｏ３被覆ＭｇＯ微粒子材料と同様にしてＡｌ２Ｏ３膜を形成し、ＢａＴｉ４Ｏ９微粒子材料とＡｌ２Ｏ３膜の質量比を９８：２、ＢａＳｒＴｉＯ３微粒子材料とＡｌ２Ｏ３膜の質量比を９８：２とした。
【００７４】
［実施例３］
本実施例は、基板７１としてシリコンウェハを用い、実施例１の層間絶縁層７２−１〜７２−８をアルミニウムイソプロポキシドにより表面処理したＢａ（Ｍｇ１／３Ｔａ２／３）Ｏ３微粒子材料により形成し、抵抗素子７９の抵抗体膜８５を、ＲｕＯ２微粒子材料を用いてＡＤ法により形成し、キャパシタを形成しなかった以外は実施例１と同様である。
【００７５】
なお、アルミニウムイソプロポキシドにより表面処理したＢａ（Ｍｇ１／３Ｔａ２／３）Ｏ３微粒子材料は以下のようにして調製した。平均粒径０．８μｍのＢａ（Ｍｇ１／３Ｔａ２／３）Ｏ３微粒子材料（高純度化学研究所社製社製）をイソプロピルアルコールに加え撹拌して懸濁液を準備し、この懸濁液にアルミニウムイソプロポキシドを混合して６０℃に加熱して１時間撹拌した。次いで、遠心分離機により溶媒を除去した後、加熱乾燥して粉体として取り出し、アルミニウムイソプロポキシドにより表面処理したＢａ（Ｍｇ１／３Ｔａ２／３）Ｏ３微粒子材料を得た。ここでＢａ（Ｍｇ１／３Ｔａ２／３）Ｏ３微粒子材料とアルミニウムイソプロポキシド中のＡｌ２Ｏ３換算質量との質量比を９５：５とした。また、抵抗体膜８５は平均粒径０．０５μｍのＲｕＯ２微粒子材料（高純度化学研究所社製）を用いた。
【００７６】
［実施例４］
本実施例は、第３実施例の層間絶縁層をアルミニウムイソプロポキシドにより表面処理した窒化アルミニウム（ＡｌＮ）微粒子材料により形成した以外は第３実施例と同様である。
【００７７】
［比較例１］
図６は、本発明によらない比較例に係る回路基板の概略構成を示す断面図である。
【００７８】
図６を参照するに、本比較例に係る回路基板９０は、層間絶縁層９３として絶縁性感光性ポリイミド樹脂を用い、導電体層９４としてスパッタ法により形成されたＣｕ膜を用い、キャパシタ用の誘電体層９５としてスパッタ法により形成されたＢａＳｒＴｉＯ３膜を用いて構成されたものである。
【００７９】
基板９１として表面に熱酸化層９２を形成したシリコンウェハを用い、熱酸化層９２上にスパッタ法により導電体層９４−１を形成した。次いで導体層９４−１の表面に厚さ約１０μｍのレジスト膜（図示せず）を塗布し、ガラスマスクを重ねて水銀ランプにて４００ＭｍＪ／ｃｍ２の露光を行い、アルカリ系現像液にて露光部分を溶解除去した。次いで導電体層９４−１のエッチングを行ない、配線パターンを形成した。
【００８０】
次いで、熱酸化層９２及び導電体層９４−１を覆うように、スパッタ法により厚さ５０μｍのＢａＳｒＴｉＯ３膜よりなる誘電体層９５を形成した。次いで誘電体層９４上にスパッタ法によりスパッタ法により選択的に導電体層９４−２を形成した。以上により導電体層９４−１及び９４−２との間に誘電体層９５を有するキャパシタ９６が形成された。
【００８１】
次いで、誘電体層９５及び導電体層９４−２を覆うように、スピンコート法により厚さ約３０μｍの絶縁性感光性ポリイミド樹脂を塗布し、８０℃、３０分間の乾燥を行い、層間絶縁層９３−１を形成した。次いで、層間絶縁層９３−１の露光・現像を行って、導電体層９４−２を露出させるビアホール９３−１Ａを形成した。次いで、３５０℃３０分の加熱を行い、層間絶縁層９３−１の絶縁性感光性ポリイミド樹脂を硬化させた。
【００８２】
次いで、層間絶縁層９３−１の表面にスパッタ法により、ビアホール９３−１Ａを充填する厚さ約５μｍの導電体層９４−３を形成した。次いで、層間絶縁層９３−１及び導電体層９４−３を覆う層間絶縁層９３−２を、上述した方法により絶縁性感光性ポリイミド樹脂を用いて形成し、さらに導電体層９４−４を形成した。
【００８３】
［比較例２］
図７は、本発明によらない比較例に係る回路基板の概略構成を示す断面図である。図７を参照するに、本比較例に係る回路基板１００は、基板１０１と、基板１０１上に形成されたエポキシ樹脂シートよりなる層間絶縁層１０２と、めっき法により形成されたＣｕ膜の導電体層１０３と、層間絶縁層１０２間に設けられたキャパシタ１０４の酸化物セラミックスとエポキシ樹脂の混合物よりなる誘電体層１０５などから構成されている。
【００８４】
先ず、基板１０１として両面銅張り板ＦＲ−４基板を用い、基板１０１上のＣｕ膜１０１Ａ上に層間絶縁層１０２−１としてエポキシ樹脂シート（味の素社製、商品名ＡＢＦ−ＳＨ−９Ｋ、厚さ５０μｍ）を成膜した。
【００８５】
次いで、膜厚４０μｍのデスミア保護膜（ニチゴー・モートン社製ＮＩＴ２１５）を使用して、密着ロール温度１０５℃、線圧４ｋｇ／ｃｍにて層間絶縁層１０２−１表面にラミネートし、全面を覆うデスミア保護膜（図示せず）を得た。
【００８６】
次いで、デスミア保護膜を介して層間絶縁層１０２−１表面にＵＶ−ＹＡＧレーザを使用して３ｍＷのエネルギーで照射し穿孔し、直径約５０μｍのビアホール１０２−１Ａを得た。次いで基板１０１表面を酸素プラズマ装置にかけ、さらにデスミア保護膜を剥離し、水洗乾燥した。
【００８７】
次いで、ビアホール１０２−１Ａが形成された層間絶縁層１０２−１の表面を覆うように無電解めっき法よりなるＣｕ膜のめっきシード層１０３−１Ａを形成し、さらにめっきシード層１０３−１Ａを電極として電解めっき法によりＣｕ膜のめっき層１０３−１Ｂを形成し、めっきシード層１０３−１Ａとめっき層１０３−１Ｂよりなる導電体層１０３−１を形成した。
【００８８】
次いで、導電体層１０３−１上に、平均粒径０．５μｍのＢａＴｉＯ３とエポキシ樹脂からなる複合体の塗料を用いて、印刷法により厚さ５０μｍの誘電体層を形成し、その表面をＣＭＰ法により厚さ１０μｍとなるまで研磨・平坦化した。
【００８９】
次いで、誘電体層表面を覆うように無電解めっき法よりなるＣｕ膜のめっきシード層１０３−２Ａを形成し、その表面に膜厚４０μｍのドライフィルムレジスト（ニチゴー・モートン社製ＮＩＴ２１５）を密着ロール温度１０５℃、線圧４ｋｇ／ｃｍにてラミネートした。次いで配線パターンを全波長使用の平行光紫外線を用いて露光し、炭酸ナトリウム１ｗｔ％水溶液を用いてスプレー法により現像し、配線パターンが形成されたレジスト膜（図示せず）を得た。
【００９０】
次いで、めっきシード層１０３−２Ａを電極として電解めっき法によりＣｕ膜のめっき層１０３−２Ｂを形成し、めっきシード層１０３−２Ａとめっき層１０３−２Ｂよりなる導電体層１０３−２を形成し、レジスト膜を剥離した。次いで、層間絶縁層と導電体層を含む配線、及び誘電体層を繰り返し形成した。以上により導電体層１０３−１〜１０３−６と誘電体層１０５−１〜１０５−３よりなるキャパシタ１０４、例えば導電体層１０３−１及び１０３−２との間に誘電体層１０５−１を有するキャパシタ１０４が形成された。
【００９１】
さらに、回路基板１００の表面にドライフィルムレジスト膜（図示せず）をラミネートした後、露光・現像してパターニングし、Ｔａ膜をスパッタ法により１５分間成膜して、厚さ５０μｍの抵抗体膜１０６を形成した。次いでドライフィルムレジスト膜を剥離した。
【００９２】
さらに、最後に、真空積層プレス（圧力６０Ｔｏｒｒ以下、加熱温度１８０℃、７０分間、線圧３０ｋｇ／ｃｍ）にて全体を一体化・貼り合わせた。表面のオーバーコート層をスクリーン印刷とフォトリソ法を併用して形成した。
【００９３】
［比較例３］
図８は、本発明によらない比較例に係る回路基板の概略構成を示す断面図である。図８を参照するに、本比較例に係る回路基板１１０は、低温焼成セラミックスより形成された層間絶縁層１１１、キャパシタ用の誘電体層１１２、及びフィルタ用の誘電体層１１３と、導体ペーストを焼成して形成（厚膜法）された導電体層１１４などから構成されている。
【００９４】
先ず、層間絶縁層１１１−１〜１１１−６となるガラス・アルミナ系のグリーンシートを調製した。具体的には、平均粒径５μｍのＡｌ２Ｏ３粉末を２０ｖｏｌ％、平均粒径３μｍの硼珪酸系ガラス粉末を８０ｖｏｌ％に調合し、さらにこれらの粉末の総量を基準（１００質量％）として、ＰＶＢ（ポリビニルブチラール）樹脂を８質量％、可塑剤としてジブチルフタレートを３質量％添加し、さらにアセトンを溶媒として添加してボールミルを用いて２０時間混練した。次に、混練されたスラリーをドクターブレードを用いて成形し、厚さ２００μｍのグリーンシートを作製した。次いで、グリーンシートを所定の形状に切断・打ち抜きした。
【００９５】
次いで、このグリーンシートにパンチングにより直径８０μｍのビアホール１１４−１Ａ等を形成し、Ａｇ導体ペーストを埋め込んで、恒温槽を用いて８０℃、３０分の乾燥を行った。次いで、乾燥したグリーンシートの表面に、Ａｇ導体ペーストを用いてスクリーン印刷法により導電体層となる回路パターンを形成した。
【００９６】
次いで、フィルタ用の誘電体層１１２−１〜１１２−２となるＢＭＴ（Ｂａ（Ｍｇ１／３Ｔａ２／３）Ｏ３）・ガラス系のグリーンシートを調製した。すなわち、平均粒径３μｍのＢａ（Ｍｇ１／３Ｔａ２／３）Ｏ３粉末５０ｖｏｌ％と平均粒径５μｍの硼珪酸ガラス粉末５０ｖｏｌ％を調合し、さらにこれらの粉末の総量を基準（１００質量％）として、ＰＶＢ樹脂を８質量％、可塑剤としてジブチルフタレートを３質量％添加し、上記層間絶縁層と同様のプロセスにより厚さ２００μｍのグリーンシートを作製しパターニング・ビア形成を行った。
【００９７】
次いで、キャパシタ用の誘電体層１１３となるグリーンシートを調製した。すなわち、平均粒径３μｍのＣａＺｒＯ３粉末３０ｖｏｌ％と平均粒径５μｍの硼珪酸ガラス粉末７０ｖｏｌ％を調合し、さらにこれらの粉末の総量を基準（１００質量％）として、ＰＶＢ樹脂を８質量％、可塑剤としてジブチルフタレートを３質量％添加し、上記層間絶縁層と同様のプロセスにより厚さ２００μｍのグリーンシートを作製しパターニング・ビア形成を行った。
【００９８】
これらのグリーンシートの位置合わせを行うと共に重ね合わせて、プレスを用いて８０℃、３０分の加熱及び加圧処理を行い、積層体を得た。次いで積層体を大気下、９００℃、２時間の条件により焼成し、本比較例に係る基板を得た。
【００９９】
（層間絶縁層及び導電体膜の評価）
図９は、実施例及び比較例に係る回路基板に形成された層間絶縁層及び導電体膜の特性を示す図である。
【０１００】
図９を参照するに、比較例１〜３の層間絶縁層は、２ＧＨｚにおける誘電損失が０．００１以上であるのに対し、実施例１〜４の層間絶縁層は、２ＧＨｚにおける誘電損失が０．０００２５〜０．０００５とかなり小さくなっている。
【０１０１】
また、比較例１及び３の導電体層は比抵抗が５〜８μΩ・ｃｍに比較して、実施例１〜４の導電体層は比抵抗が２μΩ・ｃｍとかなり小さいことが分かる。
【０１０２】
一方、比較例２の導電体層は比抵抗が２μΩ・ｃｍであるが、層間絶縁層の誘電損失が０．０１２５と実施例１〜４に対して大きい。
【０１０３】
したがって、このことから、図９に示すように、高周波損失は、比較例２の場合を１とした場合に、比較例１〜３が０．８〜１であるのに対し、実施例１〜４では高周波における損失が０．６〜０．７とかなり小さいことが認められた。
【０１０４】
なお、層間絶縁層の誘電損失は摂動法を用いて、ネットワークアナライザを使用して測定した。また導電体層の比抵抗は四端子法を用いて測定した。
【０１０５】
（フィルタ用の誘電体層の評価）
図１０は、実施例及び比較例に係る回路基板に形成されたフィルタ用の誘電体層の特性を示す図である。
【０１０６】
図１０を参照するに、比較例３のフィルタ用の誘電体層は、２ＧＨｚにおける比誘電率が１５であるのに対し、実施例１及び２のフィルタ用の誘電体層は、２ＧＨｚにおける比誘電率が２０と大きくなっている。
【０１０７】
また、比較例３のフィルタ用の誘電体層は、２ＧＨｚにおける誘電損失が０．００１２５であるのに対し、実施例１及び２のフィルタ用の誘電体層は、２ＧＨｚにおける誘電損失が０．０００２５〜０．０００３とかなり小さくなっている。
【０１０８】
したがって、図９の導電体層の比抵抗の結果と合わせることにより、実施例１〜２のフィルタ用の誘電体層は、高周波における損失が比較例３に比べてかなり小さく、かつ比誘電率が大きいことが認められた。
【０１０９】
なお、フィルタ用の誘電体層の比誘電率と誘電損失は摂動法を用いて、ネットワークアナライザを使用して測定した。
【０１１０】
（キャパシタ用の誘電体層の評価）
図１１は、実施例及び比較例に係る回路基板に形成されたキャパシタ用の誘電体層の特性を示す図である。
【０１１１】
図１１を参照するに、比較例１〜３のキャパシタ用の誘電体層は、２ＧＨｚにおける比誘電率が５０〜３００であるのに対し、実施例１及び２のキャパシタ用の誘電体層は、２ＧＨｚにおける比誘電率が８００〜２０００と大きくなっている。
【０１１２】
したがって、このことから、実施例１及び２のキャパシタ用の誘電体層は、比誘電率が比較例１〜３に比べてかなり大きいことが認められた。
【０１１３】
その結果、図１１に示すように比較例２の静電容量密度を１とした場合、比較例１及び３の静電容量密度が５〜１０なのに対し、実施例１及び２の静電容量密度が１０〜２０と大きくなっていることが分かる。
【０１１４】
静電容量密度は、各実施例及び比較例において、層状に形成されているキャパシタの静電容量の総和を求め、回路基板の面積で除したものであり、単位面積あたりの静電容量を表すものである。
【０１１５】
したがって、実施例１及び２の回路基板は回路基板中に静電容量の大なるキャパシタを設けることができるので、図１１に示すように比較例２の基板大きさを１とした場合に、比較例１〜３の０．６〜０．８に対して、実施例１及び２の基板の大きさは０．３となり、回路基板表面にキャパシタを実装する数を低減することにより回路基板を小型化することができる。
【０１１６】
なお、キャパシタ用の誘電体層の比誘電率と誘電損失は、上記のフィルタ用の誘電体層の比誘電率と誘電損失の測定方法と同様の方法を用いた。
【０１１７】
（第２の実施の形態）
図１２は、本発明の実施の形態に係る電子装置の概略断面図である。図１２を参照するに、本実施の形態の電子装置１２０は、回路基板１２１と、回路基板１２１表面に配置されたＬＳＩ１２２などから構成されている。
【０１１８】
回路基板１２１は、ベース基板１２２と、ベース基板１２２上に形成された層間絶縁層１２３及び導電体層１２４よりなる配線層１２５と、導電体層１２４が誘電体層１２６を挟んでなるキャパシタ１２８と、回路基板１２１表面の電極層１２９間に形成された抵抗体膜１３０よりなる抵抗素子１３１などから構成されている。
【０１１９】
回路基板１２１は、例えば上述した第１の実施の形態、実施例１〜４に係る回路基板であり、したがって、高周波における損失が低減され、キャパシタの静電容量が大なるものである。したがって、回路基板１２１の表面に実装する受動部品数を低減することができ、回路基板１２１の小型化を図ることができる。その結果ＬＳＩ１２２等の能動部品を近接して配置できるので、伝送にかかる時間を短縮することができ、高周波における信号伝送の遅延を抑制することができる。ひいては、電子装置１２０の一層の高速動作が可能となる。
【０１２０】
以上本発明の好ましい実施例について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の範囲内において、種々の変形・変更が可能である。
【０１２１】
なお、以上の説明に関して更に以下の付記を開示する。
（付記１） 層間絶縁層と導電体層とが積層されてなる回路基板であって、
前記層間絶縁層はエアロゾル化した微粒子材料を吹き付けて堆積されてなり、前記導電体層が金属あるいは合金材料よりなる連続膜であることを特徴とする回路基板。
（付記２） 前記微粒子材料がセラミックスよりなり、
Ａｌ２Ｏ３、ＭｇＯ、ＳｉＯ２、ＣａＯ、ＴｉＯ２、３Ａｌ２Ｏ３・２ＳｉＯ２、ＭｇＯ・Ａｌ２Ｏ３、２ＭｇＯ・ＳｉＯ２、２Ａｌ２Ｏ３・２ＭｇＯ・５ＳｉＯ２、ＣａＯ・Ａｌ２Ｏ３・２ＳｉＯ２、ＢａＴｉＯ３、ＢａＳｒＴｉＯ３、ＢａＴｉＺｒＯ３、ＢａＴｉ４Ｏ９、Ｂａ２Ｔｉ９Ｏ２０、Ｂａ（Ｍｇ１／３Ｔａ２／３）Ｏ３、Ｂａ（Ｚｎ１／３Ｔａ２／３）Ｏ３、Ｂａ（Ｚｎ１／３Ｎｂ２／３）Ｏ３、ＺｒＳｎＴｉＯ４、ＰｂＺｒＴｉＯ３、Ｐｂ（Ｍｇ１／３Ｎｂ２／３）Ｏ３、Ｐｂ（Ｎｉ１／３Ｎｂ２／３）Ｏ３、及びＡｌＮの群のうち、少なくとも１種を含むことを特徴とする付記１記載の回路基板。
（付記３） 前記層間絶縁膜と、該層間絶縁膜上にパターニングされて形成された導電体層よりなるフィルタを更に有することを特徴とする付記１または２記載の回路基板。
（付記４） 当該回路基板中または回路基板上に、複数の電極層と、該電極層との間に形成された誘電体層とよりなるキャパシタを更に有し、
前記誘電体層がエアロゾル化した他の微粒子材料を吹き付けて堆積されてなることを特徴とする付記１〜３のうち、いずれか一項記載の回路基板。
（付記５） 前記他の微粒子材料がセラミックスよりなり、
ＴｉＯ２、ＢａＴｉＯ３、ＢａＳｒＴｉＯ３、ＢａＴｉＺｒＯ３、ＢａＴｉ４Ｏ９、Ｂａ２Ｔｉ９Ｏ２０、Ｂａ（Ｍｇ１／３Ｔａ２／３）Ｏ３、Ｂａ（Ｚｎ１／３Ｔａ２／３）Ｏ３、Ｂａ（（Ｚｎ１／３Ｎｂ２／３）Ｏ３、ＺｒＳｎＴｉＯ４、ＰｂＺｒＴｉＯ３、Ｐｂ（Ｍｇ１／３Ｎｂ２／３）Ｏ３、及びＰｂ（Ｎｉ１／３Ｎｂ２／３）Ｏ３の群のうち、少なくとも１種を含むことを特徴とする付記４記載の回路基板。
（付記６） 前記導電体層または電極層がＣｕ、Ａｇ、Ａｕ、及びＡｌの群のうちいずれか１種を含むことを特徴とする付記１〜５のうちいずれか一項記載の回路基板。
（付記７） 誘電体層と導電体層とが積層されてなる受動部品であって、
前記誘電体層がエアロゾル化した微粒子材料を吹き付けてなり、前記導電体層が金属あるいは合金材料よりなる連続膜よりなり、
前記微粒子材料がＡｌ２Ｏ３、ＭｇＯ、ＳｉＯ２、ＣａＯ、ＴｉＯ２、３Ａｌ２Ｏ３・２ＳｉＯ２、ＭｇＯ・Ａｌ２Ｏ３、２ＭｇＯ・ＳｉＯ２、２Ａｌ２Ｏ３・２ＭｇＯ・５ＳｉＯ２、ＣａＯ・Ａｌ２Ｏ３・２ＳｉＯ２、ＢａＴｉＯ３、ＢａＳｒＴｉＯ３、ＢａＴｉＺｒＯ３、ＢａＴｉ４Ｏ９、Ｂａ２Ｔｉ９Ｏ２０、Ｂａ（Ｍｇ１／３Ｔａ２／３）Ｏ３、Ｂａ（Ｚｎ１／３Ｔａ２／３）Ｏ３、Ｂａ（Ｚｎ１／３Ｎｂ２／３）Ｏ３、ＺｒＳｎＴｉＯ４、ＰｂＺｒＴｉＯ３、Ｐｂ（Ｍｇ１／３Ｎｂ２／３）Ｏ３、Ｐｂ（Ｎｉ１／３Ｎｂ２／３）Ｏ３、及びＡｌＮの群のうち、少なくとも１種を含むことを特徴とする受動部品。
（付記８） 付記１〜６のうちいずれか一項記載の回路基板及び／又は付記７記載の受動部品と、電子部品とを備えた電子装置。
（付記９） 層間絶縁層と導電体層とが積層されてなる回路基板の製造方法であって、
エアロゾル化した微粒子材料をキャリアガスと共に所定の速度で噴射して層間絶縁層を形成する工程と、
金属あるいは合金材料を堆積あるいは成長させて前記導電体層を形成する工程とを備えることを特徴とする回路基板の製造方法。
（付記１０） 前記導電体層を形成する工程は、無電解めっき法、電解めっき法、スパッタ法、真空蒸着法、及び化学的気相成長法の群のうち、いずれか１つを用いることを特徴とする付記９記載の回路基板の製造方法。
（付記１１） 前記層間絶縁膜をマスクしてフッ化水素酸により接続孔を設ける工程をさらに有することを特徴とする付記９または１０記載の回路基板の製造方法。
【０１２２】
【発明の効果】
以上詳述したところから明らかなように、本発明によれば、層間絶縁膜をＡＤ法により常温において特性の優れた層間絶縁膜を形成することにより、導電体層をめっき法、スパッタ法などを用いて形成することで比抵抗の低減を図ることができる。したがって、高周波領域において低比抵抗及び低誘電体損失を共に有する回路基板、受動部品、電子装置、及び回路基板の製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る回路基板の要部断面図である。
【図２】本発明に使用するＡＤ成膜装置の概略構成図である。
【図３】（Ａ）〜（Ｄ）は、本実施の形態に係る回路基板の製造工程（その１）を示す図である。
【図４】（Ａ）〜（Ｄ）は、本実施の形態に係る回路基板の製造工程（その２）を示す図である。
【図５】本発明の実施例１に係る回路基板の概略構成を示す断面図である。
【図６】本発明によらない比較例１に係る回路基板の概略構成を示す断面図である。
【図７】本発明によらない比較例２に係る回路基板の概略構成を示す断面図である。
【図８】本発明によらない比較例３に係る回路基板の概略構成を示す断面図である。
【図９】実施例及び比較例に係る回路基板に形成された層間絶縁層及び導電体膜の特性を示す図である。
【図１０】実施例及び比較例に係る回路基板に形成されたフィルタ用の誘電体層の特性を示す図である。
【図１１】実施例及び比較例に係る回路基板に形成されたキャパシタ用の誘電体層の特性を示す図である。
【図１２】本発明の第２の実施の形態に係る電子装置の概略断面図である。
【符号の説明】
１０、７０ 回路基板
１１ ベース基板
１２ 下部配線層
１３ キャパシタ層
１４ 上部配線層
１５ 第１導電体層
１６ 第１層間絶縁層
１７、２０、２６ ビア
１８ 第２導電体層
１９ 第２層間絶縁層
２２ 誘電体層
５０ ＡＤ膜形成装置
５１ エアロゾル発生器
５２ 成膜室
５３ ガスボンベ
５４ マスフローコントローラ
５６ 容器
５８ 振動機
６０ ノズル
１２０ 電子装置[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a circuit board suitable for a high-frequency circuit, a passive component, an electronic device, and a circuit board manufacturing method, and more particularly to a circuit board having both a low dielectric loss interlayer insulating layer and a low-resistance conductor layer at high frequencies.
[0002]
In the case of wireless information communication in mobile phones, Bluetooth (registered trademark), and other mobile devices, it is desired to transmit a large volume of signals such as voice, images, data, etc. at higher speeds. Along with functionalization, electronic components used in mobile devices and the like are being rapidly adapted to high frequencies. Among these, in order to achieve both miniaturization and high frequency compatibility, realization of a substrate with a built-in passive element in which a high frequency circuit is integrated into a module is eagerly desired.
[0003]
[Prior art]
The passive element built-in substrates that have been developed up to now can be broadly divided into three types. (1) When a passive element is formed by a thin film process, (2) When a resin printed board is used, (3) When a ceramic substrate is used.
[0004]
When the passive element is formed by the thin film process of (1), it is formed by applying a wiring layer formed by a sputtering / plating method or a resin such as polyimide on a flat substrate such as a silicon substrate or an alloy substrate. Multilayering is performed by repeatedly laminating interlayer insulating layers.
[0005]
When the resin printed board of (2) is used, FR4 (glass epoxy material) is used as the base substrate, a Cu film using a plating method is used as the conductor layer, and an epoxy resin-based sheet material or epoxy is used as the interlayer insulating layer. A varnish resin material (heat-resistant temperature: about 250 ° C.) or the like is used.
[0006]
When the ceramic substrate of (3) is used, each paste of the insulating film, conductor film, dielectric layer, and resistor film is repeatedly printed, dried and fired to be multilayered. Since the firing is performed at a temperature of 1000 ° C. or higher, a dense film of a ceramic material can be obtained as the insulating film.
[0007]
By the way, the loss in the high-frequency circuit is represented by the sum of the conductor loss and the dielectric loss (dielectric loss tangent), and the influence of the dielectric loss increases as the frequency increases. For this reason, a dielectric material is required to have a low dielectric loss. However, the interlayer insulating layers (1) and (2) are made of a resin material having a large dielectric loss such as polyimide resin 0.004 and epoxy resin 0.0125 at 2 GHz, for example. Loss grows rapidly. On the other hand, since the interlayer insulating layer (3) is made of a ceramic material, a ceramic material having a low dielectric loss can be used.
[0008]
Currently, the technique applied as a ceramic substrate for high frequency is a technique using the LTCC method (low temperature fired ceramic method). The LTCC method is a method in which a low-temperature fired ceramic using glass as a sintering aid as an interlayer insulating layer and a conductor paste containing a metal powder having a low electric resistance as a conductor layer are printed and fired simultaneously. Ag, Cu, Au, etc. with low electric resistance are used for the metal powder of the conductor paste.
[0009]
[Patent Document 1]
JP 2000-328223 A
[Patent Document 2]
JP 2001-156351 A
[0010]
[Problems to be solved by the invention]
However, although the dielectric loss of the interlayer insulating layer used in the LTCC method is lower than that of the resin material described above, it is about 0.002 at 2 GHz, which is higher than the dielectric loss of high-frequency microwave ceramics, and it is difficult to reduce the dielectric loss. There is a problem that.
[0011]
In addition, the conductor layer used in the LTCC method is obtained by firing the above-described conductor paste, but the binder contained in the conductor paste is decomposed and carbonized by firing, and the metal powder does not become a complete continuous body. There is a problem that the low specific resistance of the material constituting the metal powder cannot be realized. Furthermore, there is a problem that specific resistance varies among circuit boards or in the circuit board due to firing conditions and particle size distribution of the metal powder, and desired characteristics cannot be easily obtained.
[0012]
Furthermore, since the dielectric layer of the capacitor used in the LTCC method contains most of the glass component in the ceramic of the dielectric layer, the dielectric constant is low compared to ceramics fired at high temperature, and there is a limit to the improvement of the dielectric constant, There is a problem that it is difficult to form a large capacity capacitor with low dielectric loss.
[0013]
Therefore, the present invention has been made in view of the above problems, and an object of the present invention is to provide a circuit board, a passive component, and an electronic component suitable for a high-frequency circuit having both a low specific resistance and a low dielectric loss in a high-frequency region. An apparatus and a method for manufacturing a circuit board are provided.
[0014]
[Means for Solving the Problems]
According to one aspect of the present invention, there is provided a circuit board in which an interlayer insulating layer and a conductor layer are laminated, the interlayer insulating layer being deposited by spraying an aerosolized fine particle material, and the conductor layer Is a continuous film made of a metal or alloy material.
[0015]
According to the present invention, a circuit board, for example, an interlayer insulating layer of a multilayer laminated substrate is formed at room temperature by an aerosol deposition method using a fine particle material, so that characteristics such as dielectric characteristics of the fine particle material are maintained. On the other hand, since the aerosol deposition method does not require baking at a high temperature as in the LTCC method, a continuous film such as an electroless plating method, an electrolytic plating method, or a sputtering method can be formed on the conductor layer. Therefore, the specific resistance of the conductor layer can be reduced. As a result, the loss of the wiring layer of the circuit board can be reduced.
[0016]
The fine particle material is made of ceramics, Al 2 O 3 , MgO, SiO 2 , CaO, TiO 2 3Al 2 O 3 ・ 2SiO 2 (Mullite), MgO / Al 2 O 3 (Spinel), 2MgO · SiO 2 (Forsterite), 2Al 2 O 3 ・ 2MgO ・ 5SiO 2 (Cordierite), CaO · Al 2 O 3 ・ 2SiO 2 (Anosite) and at least one of AlN may be included. When these fine particle materials are aerosolized and sprayed, an interlayer insulating film can be formed without impairing the characteristics of the fine particle material, so that dielectric loss at high frequencies of the interlayer insulating film can be reduced. Therefore, further loss at high frequency can be reduced, and a circuit board suitable for a high frequency circuit can be realized.
[0017]
According to another aspect of the present invention, the passive component is formed by laminating a dielectric layer and a conductor layer, wherein the dielectric layer is sprayed with an aerosolized fine particle material, and the conductor layer is a metal Alternatively, it consists of a continuous film made of an alloy material, and the particulate material is Al 2 O 3 , MgO, SiO 2 , CaO, TiO 2 3Al 2 O 3 ・ 2SiO 2 , MgO / Al 2 O 3 2MgO · SiO 2 2Al 2 O 3 ・ 2MgO ・ 5SiO 2 , CaO ・ Al 2 O 3 ・ 2SiO 2 , BaTiO 3 , BaSrTiO 3 , BaTiZrO 3 , BaTi 4 O 9 , Ba 2 Ti 9 O 20 , Ba (Mg 1/3 Ta 2/3 ) O 3 , Ba (Zn 1/3 Ta 2/3 ) O 3 , Ba (Zn 1/3 Nb 2/3 ) O 3 , ZrSnTiO 4 , PbZrTiO 3 , Pb (Mg 1/3 Nb 2/3 ) O 3 , Pb (Ni 1/3 Nb 2/3 ) O 3 , And a passive component comprising at least one of the group of AlN.
[0018]
According to the present invention, the resistivity of the conductor layer can be reduced by making the conductor layer a continuous film made of a metal or alloy material, and the above-mentioned ceramic fine particle material in which the dielectric layer is aerosolized is sprayed. By forming the dielectric layer, the dielectric layer can be formed without impairing the characteristics of these fine particle materials. As a result, it is possible to reduce the loss of passive components at high frequencies. Here, the passive component is, for example, a multilayer ceramic capacitor, a thin film coil, a multilayer coil, a filter using these, a filter using a strip line, or the like.
[0019]
According to another aspect of the present invention, an electronic device including any one of the circuit boards and / or the passive components and an electronic component is provided. According to the present invention, since the circuit board and the passive component have low loss characteristics in a high frequency region, an electronic device capable of low power consumption and high speed operation can be realized.
[0020]
According to another aspect of the present invention, there is provided a method of manufacturing a circuit board in which an interlayer insulating layer and a conductor layer are laminated, wherein an aerosolized fine particle material is jetted together with a carrier gas at a predetermined speed to interlayer insulation. There is provided a method for manufacturing a circuit board, comprising: forming a layer; and depositing or growing a metal or alloy material to form the conductor layer.
[0021]
According to the present invention, the aerosolized fine particle material is sprayed onto the base on which the interlayer insulating film is formed, so that it can be formed without impairing the characteristics of the fine particle material, for example, the dielectric characteristics. Since the film can be formed at room temperature, the conductive layer is difficult to be formed in the ceramic substrate forming process that requires a high temperature process such as the conventional LTCC method. The electroless plating method, the electrolytic plating method, the sputtering method, and the vacuum deposition are used. It can be formed by depositing or growing a metal or alloy material by a chemical vapor deposition method. Accordingly, since the firing step can be omitted, the step of forming the conductor layer is facilitated and the yield is improved, and the conductor layer becomes a continuous film, and the specific resistance can be reduced, and the low loss circuit. A substrate can be realized.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present embodiment will be described, and a film forming apparatus using an aerosol deposition method (hereinafter referred to as “AD method”) used in the present invention will be described.
[0023]
(First embodiment)
FIG. 1 is a cross-sectional view of a main part of a circuit board according to an embodiment of the present invention. Referring to FIG. 1, a circuit board 10 according to the present embodiment is configured by sequentially laminating a base substrate 11, a lower wiring layer 12, a capacitor layer 13, and an upper wiring layer 14 on the base substrate 11. .
[0024]
Specifically, the lower wiring layer 12 includes a first conductor layer 15 selectively formed on the surface of the base substrate 11, a first interlayer insulating layer 16 that covers the base substrate 11 and the first conductor layer 15, A second conductor layer 18 selectively formed on the first interlayer insulating layer 16, a second interlayer insulating layer 19 covering the first interlayer insulating layer 13 and the second conductor layer 14, and a first conductor layer; 15 and the via 17 etc. which electrically connect the second conductor layer 18 and the like.
[0025]
The capacitor layer 13 is opposed to the first electrode layer 21 formed on the second interlayer insulating layer 19, the dielectric layer 22 covering the second interlayer insulating layer 19 and the first electrode layer 21, and the first electrode layer 21. The second electrode layer 23 is formed on the dielectric layer 22.
[0026]
The upper wiring layer 14 includes a second electrode layer 23 of the capacitor layer 13, a third interlayer insulating layer 24 covering the dielectric layer 22 and the second electrode layer 23, and a third layer formed on the third interlayer insulating layer 24. The conductive layer 25 includes a via 26 that connects the second electrode layer 23 and the third conductive layer 25.
[0027]
The circuit board according to the present embodiment has one characteristic in that the first to third interlayer insulating layers 16, 19, 24 and the dielectric layer 22 are formed by an AD method. Further, since the AD method can form a film at room temperature, it does not require heat treatment (firing) at a high temperature of about 900 ° C. to 1000 ° C. like the LTCC method. Therefore, the first and second conductor layers 15 and 18 can be formed of a continuous film made of a metal or an alloy by electrolysis or partial electroless plating, vacuum deposition, sputtering, CVD, etc. Compared to the LTCC method, there is another feature that the specific resistance of the conductor layers such as the first and second conductor layers 15 and 18 can be reduced.
[0028]
The first to third interlayer insulating layers 16, 19, and 24 are formed, for example, by aerosolizing a fine particle material made of ceramics by an AD method, having a thickness of 50 μm, and spraying and depositing on each base. .
[0029]
The ceramic used for the first to third interlayer insulating layers 16, 19, and 24 is Al. 2 O 3 , MgO, SiO 2 , CaO, 3Al 2 O 3 ・ 2SiO 2 , MgO / Al 2 O 3 2MgO · SiO 2 2Al 2 O 3 ・ 2MgO ・ 5SiO 2 , And CaO · Al 2 O 3 ・ 2SiO 2 1 type, or 2 or more types of mixtures selected from these are mentioned. The first to third interlayer insulating layers 16, 19, and 24 formed from these ceramics have low dielectric loss at high frequencies, particularly at 2 GHz or higher. Therefore, a circuit board suitable for a high frequency circuit with reduced loss can be realized. Furthermore, since the AD method does not require a baking process even when it is multi-layered, there is no yield reduction factor of dimensional variation due to thermal shrinkage as in the LTCC substrate, which is advantageous in that the yield reduction is unlikely to occur.
[0030]
Further, the first to third conductor layers 16, 19, 24, the first and second electrode layers 21, 23 are made of a metal or an alloy material, such as a plating method, a sputtering method, a vacuum evaporation method, It can be formed by a CVD method or the like. The metal material is not particularly limited, but a low-resistance metal material such as Cu, Ag, Au, Al, or an alloy thereof is preferable. In the LTCC method, a conductor paste containing Ag powder is baked to form a conductor layer (thick film method). Therefore, the specific resistance of the conductor layer cannot be reduced to the specific resistance of Ag itself. Since the conductor layer according to the method can form a continuous film, the specific resistance of the material itself can be reduced, and loss in a high frequency region can be reduced.
[0031]
The dielectric layer 22 is formed, for example, by aerosolizing a fine particle material by an AD method, having a thickness of 50 μm, and spraying and depositing on each base.
[0032]
Examples of the ceramic used for the dielectric layer 22 include TiO. 2 , MgO, SiO 2 , AlN, Al 2 O 3 In addition, oxide ceramics having a perovskite structure, for example, Pb-based PbTiO 3 , PbZrO 3 , Pb (Zr 1-x Ti x ) O 3 PZT represented by the general formula (0 ≦ x ≦ 1), (Pb 1-y La y ) (Zr 1-x Ti x ) O 3 PLZT, Pb (Mg) represented by the general formula (0 ≦ x, y ≦ 1) 1/3 Nb 2/3 ) O 3 , Pb (Ni 1/3 Nb 2/3 ) O 3 , Pb (Zn 1/3 Nb 2/3 ) O 3 Ba-based BaTiO 3 , BaTi 4 O 9 , Ba 2 Ti 9 O 20 , Ba (Zn 1/3 Ta 2/3 ) O 3 , Ba (Zn 1/3 Nb 2/3 ) O 3 , Ba (Mg 1/3 Ta 2/3 ) O 3 , Ba (Mg 1/3 Ta 2/3 ) O 3 , Ba (Co 1/3 Ta 2/3 ) O 3 , Ba (Co 1/3 Nb 2/3 ) O 3 , Ba (Ni 1/3 Ta 2/3 ) O 3 , (Ba 1-x Sr x ) TiO 3 , Ba (Ti 1-x Zr x ) O 3 Others, ZrSnTiO 4 , CaTiO 3 , MgTiO 3 , SrTiO 3 Is mentioned.
[0033]
Particularly suitable ceramics for the dielectric layer 22 for capacitors are TiO 2 from the viewpoint of high dielectric constant and low loss at high frequencies. 2 , BaTiO 3 , BaSrTiO 3 , BaTiZrO 3 , BaTi 4 O 9 , Ba 2 Ti 9 O 20 , Ba (Mg 1/3 Ta 2/3 ) O 3 , Ba (Zn 1/3 Ta 2/3 ) O 3 , Ba ((Zn 1/3 Nb 2/3 ) O 3 , ZrSnTiO 4 , PbZrTiO 3 , Pb (Mg 1/3 Nb 2/3 ) O 3 , And Pb (Ni 1/3 Nb 2/3 ) O 3 One or a mixture of two or more selected from the above is preferred.
[0034]
You may use what processed or coat | covered the surface of the ceramic particulate material used for the said interlayer insulation layer and a dielectric material layer with an aluminum-type compound or a lead-type compound. According to the study of the present inventor, it has been confirmed that a thick film, particularly a dense film in the range of 5 μm to 1 mm, can be formed by using only the fine particle material described above by the AD method. The coating amount of the aluminum compound or the lead compound is 0.1% by mass to 50% by mass (more preferably 0.1% by mass) based on the weight (100 parts by mass) obtained by adding the coating amount to the main dielectric material. It is preferable to set to (mass%-20 mass%).
[0035]
As an aluminum compound, Al 2 O 3 LiAlO 2 , MgAl 2 O 4 , CaAl 2 O 4 , SrAl 2 O 4 , BaAl 2 O 4 , Y 3 Al 5 O 12 , AlN, Al 2 O 3 ・ NH 2 O, aluminum hydroxide (Al (OH) 3 ), Aluminum alkoxide (Al (OR) 3 (R: alkyl group)), mullite (3Al 2 O 3 ・ 2SiO 2 ), Spinel (MgO · Al 2 O 3 ), Cordierite (2Al 2 O 3 ・ 2MgO ・ 5SiO 2 ), Anorthite (CaO · Al 2 O 3 ・ 2SiO 2 ), Gehlenite (2CaO · Al 2 O 3 ・ SiO 2 ) And the like. Of these aluminum compounds, Al 2 O 3 Aluminum hydroxide (Al (OH) 3 ), Aluminum alkoxide (Al (OR) 3 (R: alkyl group)) is preferred.
[0036]
Pb-based compounds include Pb 2 FeNbO 6 , Pb 2 FeTaO 6 , Pb 2 YbNbO 6 , Pb 2 YbTO 6 , Pb 2 LuNbO 6 , Pb 2 LuTaO, Pb 3 NiNb 2 O 9 , Pb 3 NiTa 2 O 9 , Pb 3 ZnNb 2 O 9 , Pb 3 Fe 2 WO 9 , Pb 2 CdWO 6 , PbTiO 3 , PbZrO 3 , PbSnO 3 , PbHfO 3 Etc.
[0037]
Note that a resistor film may be provided on the circuit board according to the present embodiment. Examples of the fine particle material that can form the resistor film 43 using the AD method include ruthenium oxide (RuO). 2 ), Rhenium oxide (ReO) 2 ), Iridium oxide (IrO 2 ) And other oxide ceramics having a perovskite structure, such as SrVO 3 , CaVO 3 , LaTiO 3 , SrMoO 3 , CaMoO 3 , SrCrO 3 , CaCrO 3 , LaVO 3 , GdVO 3 , SrMnO 3 , CaMnO 3 NiCrO 3 , BiCrO 3 , LaCrO 3 , LnCrO 3 , SrRuO 3 , CaRuO 3 , SrFeO 3 , BaRuO 3 LaMnO 3 , LnMnO 3 LaFeO 3 , LnFeO 3 , LaCoO 3 , LaRhO 3 LaNiO 3 , PbRuO 3 , Bi 2 Ru 2 O 7 , LaTaO 3 , BiRuO 3 Etc., LaB 6 Is mentioned. In addition, you may use what processed the fine particle material demonstrated in 1st Embodiment with the aluminum compound or the lead-type compound. When a thick film having a thickness of 5 μm to 1 mm is formed, a dense resistor film can be obtained.
[0038]
FIG. 2 is a schematic configuration diagram of a film forming apparatus using the AD method used in the present invention. Referring to FIG. 2, an AD film forming apparatus 50 generally includes an aerosol generator 51 that aerosolizes a particulate material, and an AD film material of aerosolized particulates to form an AD film on a substrate. It consists of a membrane chamber 52 and the like.
[0039]
A gas cylinder 53 and a mass flow controller 54 are connected to the aerosol generator 51 via piping. A mass flow controller 54 controls a carrier gas such as high-pressure argon filled in the gas cylinder 53. It is possible to control the amount of fine particles generated in the container 56 of the aerosol generator 51 and the amount of aerosolized fine particles ejected in the film forming chamber 52. As the carrier gas, an inert gas such as helium, neon, or nitrogen can be used in addition to argon gas. When an oxide ceramic having a perovskite structure is used as the fine particle material, the carrier gas may be an oxidizing gas such as oxygen or air. Oxygen vacancies in the oxide ceramic fine particle material can be compensated for during film formation.
[0040]
In addition, the aerosol generator 51 is provided with a vibrator 58 that converts fine particles into primary particles by ultrasonic vibration, electromagnetic vibration, or mechanical vibration. A dense and uniform AD film can be formed by forming primary particles.
[0041]
The film formation chamber 52 is provided with a nozzle 60 connected from the aerosol generator 51 via a pipe 59, and a substrate holding table 61 that holds the substrate 11 opposite the nozzle 60, and further controls the position of the substrate. An XYZ stage 62 that is connected to the substrate holder 61. Further, a mechanical booster 64 and a rotary pump 65 for connecting the film forming chamber 52 to a low pressure are connected.
[0042]
The aerosol generator 51 is filled with fine particles having an average particle diameter of 10 nm to 1 μm as a film forming material, and is discharged from the gas cylinder 53, for example, 19.6 Pa to 49 Pa (2 to 5 kg / cm 2 ) Is supplied to the film forming chamber 52 as a carrier gas, and is vibrated by the vibrator 58 to aerosolize the fine particles. The aerosolized fine particles are transferred together with the carrier gas to the film forming chamber 52 set to a pressure lower than the pressure in the container 56 of the aerosol generator 51 through the pipe 59. In the film forming chamber 52, fine particles are jetted together with the carrier gas from the nozzle 60, forming a jet flow, and the fine particles are deposited on the substrate 11 and the like shown in FIG. 1 to form the first interlayer insulation 16. The injection speed can be controlled by the shape of the nozzle 60, the pressure of the introduced carrier gas, and the pressure difference between the aerosol generator 51 and the film forming chamber 52, and is 3 m / sec to 400 m / sec (preferably 200 m). / Second to 400 m / second). By setting the injection speed within this range, the first interlayer insulating layer 16 and the like having high adhesion strength with the base such as the substrate 11 can be formed. When the fine particles collide with the substrate 11, the contaminated layer and moisture on the surface of the substrate 11 are removed, and the contaminated layer and oxide layer such as the first conductor layer 15 made of a conductive material are removed to activate the surface. Turn into. Further, the surface of the fine particles themselves is similarly activated by the collision of the fine particles. As a result, the fine particles are bonded to the surface of the substrate 11 and the first conductor layer 15 and the fine particles are bonded to each other, so that the dense first interlayer insulating layer 163 having high adhesion strength is formed. Note that if the jetting speed is higher than 400 m / sec, the substrate 11 may be damaged, and if it is lower than 3 m / sec, sufficient adhesion strength cannot be ensured.
[0043]
Further, it is not necessary to heat the first interlayer insulating layer 16 during or after film formation by the AD method. When the fine particle material is deposited on the substrate, only the outermost surface of the fine particle is activated by impact by collision and does not affect the inside of the fine particle. Therefore, the first interlayer insulating layer 16 on which the crystallinity of the fine particle is deposited is deposited. It is presumed that this is because it is retained in
[0044]
The average particle size of the fine particle material used in the present invention is set in the range of 10 nm to 1 μm. If it is smaller than 10 nm, the adhesion strength to the substrate is insufficient, and if it is larger than 1 μm, it becomes difficult to form a continuous film, resulting in a fragile film.
[0045]
The film forming apparatus 50 may be provided with two or more nozzles 60 and aerosol generators 51 to independently inject the fine particle material. Different types of particulate materials can be mixed or formed in layers in the film to be formed.
[0046]
Next, a method for manufacturing a circuit board according to an embodiment of the present invention will be described. FIG. 3A to FIG. 4D are diagrams showing a manufacturing process of the circuit board according to the present embodiment.
[0047]
In the step of FIG. 3A, a Cu film plating seed layer 15A is formed by, for example, an electroless plating method, a vacuum evaporation method, a sputtering method, or a CVD method so as to cover the surface of the substrate 11 made of a glass substrate. Further, on the surface of the plating seed layer 15A, for example, a dry film resist having a film thickness of 40 μm was used as the resist film 28 and laminated at an adhesion roll temperature of 105 ° C. and a linear pressure of 4 kg / cm. Next, the wiring pattern is exposed using parallel light ultraviolet rays using all wavelengths, and developed by a spray method using a 1 wt% sodium carbonate aqueous solution to obtain a resist film 28 on which the wiring pattern is formed.
[0048]
Next, in the step of FIG. 3 (B), a plating layer 15B of a Cu film having a thickness of 5 μm is laminated on the plating seed layer 15A by electrolytic plating using the plating seed layer 15A as an electrode to form the first conductor layer 15. (A laminate of the plating seed layer 15A and the plating layer 15B is referred to as a first conductor layer 15). Next, the resist film 28 was peeled off, and portions other than the first conductor layer 15 of the plating seed layer 15A were removed by panel etching. As the etching solution, a mixed solution of hydrogen peroxide and sulfuric acid was used. The first conductor layer 15 may be formed by electroless plating, vacuum deposition, sputtering, or CVD after forming a wiring pattern on the resist film 28 without forming the plating seed layer 15A. .
[0049]
In the step of FIG. 3B, the first interlayer insulating layer 16 is further formed by spraying a fine particle material using the AD film forming apparatus shown in FIG. The fine particle material is Al obtained by performing surface treatment with aluminum isopropoxide, which is a kind of aluminum alkoxide, and firing at 1000 ° C. in the atmosphere. 2 O 3 For example, a MgO fine particle material having an average particle diameter of 0.3 μm and coated with a film is used. The film formation time was set to 30 minutes, and Al with a thickness of 50 μm 2 O 3 A first interlayer insulating layer 16 made of a contained MgO film is formed.
MgO particulate material and Al 2 O 3 The mass ratio of the film is set to 2: 8 to 8: 2. The fine particle material used when forming the interlayer insulating layer such as the first interlayer insulating layer 16 includes MgO, Al 2 O 3 , SiO 2 , CaO, 3Al 2 O 3 ・ 2SiO 2 , MgO / Al 2 O 3 2MgO · SiO 2 2Al 2 O 3 ・ 2MgO ・ 5SiO 2 , And CaO · Al 2 O 3 ・ 2SiO 2 1 type or a mixture of 2 or more types selected from the above, and those treated or coated with an aluminum compound or a lead compound may also be used. Furthermore, if necessary, the surface of the first interlayer insulating layer 16 may be planarized using a mechanical polishing method, a chemical mechanical polishing (CMP) method, or the like.
[0050]
Next, in the step of FIG. 3C, a resist film 29 is formed on the structure of the step of FIG. 3B, the resist film 29 is patterned, and the first interlayer insulating layer 16 is formed with hydrofluoric acid or the like. Etching is performed to form a via hole 16-1 that exposes the first conductor layer 15. The depth of the via hole is controlled by the time of immersion in hydrofluoric acid or the like. Next, the resist film 29 is peeled off.
[0051]
Next, in the process of FIG. 3D, a plating seed layer 18A of a laminated conductor in which a Cr film and a Cu film are sequentially stacked is formed on the surface of the structure in the process of FIG. For example, a dry film resist having a film thickness of 40 μm is laminated as a resist film 30 on the surface of 18A. Next, the wiring pattern is exposed using parallel light ultraviolet rays using all wavelengths, and developed by a spray method using a 1 wt% sodium carbonate aqueous solution to obtain a resist film 30 on which the wiring pattern is formed.
[0052]
4A, a plating layer 18B of a Cu film having a thickness of 5 μm is laminated on the plating seed layer 18A by an electrolytic plating method using the plating seed layer 18A as an electrode, and the second conductor layer 18 and vias are formed. 17 is formed (a laminate of the plating seed layer 18A and the plating layer 18B is referred to as a second conductor layer 18). Next, the resist film 30 is peeled off, and portions other than the second conductor layer 18 of the plating seed layer 18A are removed by panel etching.
[0053]
Next, in the process of FIG. 4B, the second interlayer insulating layer 19 is formed on the structure of FIG. 4A in the same manner as in the process of FIG.
[0054]
In the step of FIG. 4B, the first electrode layer 21 and the second conductor layer 18 are further formed on the second interlayer insulating layer 19 in the same manner as in the steps of FIG. 3C to FIG. A via 20 for connecting the first electrode layer 21 is formed.
[0055]
In the step of FIG. 4B, the dielectric layer 22 is formed by spraying a fine particle material using the AD film forming apparatus shown in FIG. 2 so as to cover the second interlayer insulating layer 19 and the first electrode layer 21. . The dielectric layer 22 fine particle material was surface-treated with aluminum isopropoxide, which is a kind of aluminum alkoxide, and further obtained by firing at 1000 ° C. in the atmosphere. 2 O 3 For example, BaTiO with an average particle size of 0.3 μm coated with a film 3 Use particulate material. The film formation time is set to 3 minutes, and the thickness is 5 μm. 2 O 3 Contained BaTiO 3 A dielectric layer 22 made of a film is formed. BaTiO 3 Particulate material and Al 2 O 3 The mass ratio of the membrane was 95: 5. In addition, it can be used as a fine particle material used when forming the above-described capacitor dielectric layer.
[0056]
The dielectric layer 22 is formed of a material different from that of the underlying second interlayer insulating layer 19, but is formed by the AD method, so that the fine particle material of the dielectric layer 22 constitutes the second interlayer insulating layer 19. A boundary surface with high adhesion strength can be realized by removing and activating the adhered substance on the outermost surface of the material.
[0057]
In the step of FIG. 4B, a second electrode layer 23 composed of a plating seed layer 23A and a plating film 23B is further formed on the dielectric layer 22. As a result, the capacitor 27 having the dielectric layer 22 between the first electrode layer 21 and the second electrode layer 23 is formed.
[0058]
4C, a third interlayer insulating layer 24 is formed on the structure of FIG. 4B, and a third conductor layer 25 is selectively formed on the third interlayer insulating layer 24. Form. Thus, the circuit board shown in FIG. 4C is formed.
[0059]
A filter is formed on the circuit board 10 by patterning the interlayer insulating layers 16, 19, 24 or the dielectric layer 22 in the same manner as the conductor layers 15, 18, 25 to form microstrip lines. Inductors such as spiral inductors or meander line inductors can be formed.
[0060]
In addition, a passive component such as a multilayer ceramic capacitor, a thin film coil, a multilayer coil, a filter using these, or a filter using a stripline can be formed by a method similar to the method described in this embodiment. it can. Specifically, a laminate formed by laminating a dielectric layer and a patterned conductor layer by the above-described method is cut into a desired shape and size, and an electrode is provided by sputtering or plating. can do.
[0061]
Examples and comparative examples will be described below with reference to the drawings.
[0062]
[Example 1]
FIG. 5 is a cross-sectional view showing a schematic configuration of a circuit board according to an embodiment of the present invention. Referring to FIG. 5, a circuit board 70 according to the present embodiment includes a glass substrate 71, a wiring layer in which interlayer insulating layers 72 and conductor layers 73 formed on the glass substrate 71 are alternately stacked, A capacitor 75 and a filter 76 selectively formed in the interlayer insulating layer 72, a via 78 connecting each conductor layer, a resistance element 79 formed on the surface of the circuit board 70, and the like are included.
[0063]
First, plating seed layers of Cr film and Cu film are formed on the entire surface of the glass substrate by sputtering (thickness of 0.1 μm and thickness of 0.5 μm, respectively). A plated film of a Cu film of 5 μm was formed to form a first conductor layer 73-1 made of a laminate of a plated seed layer and a plated film.
[0064]
Next, using a film forming apparatus by the AD method shown in FIG. 2 O 3 An interlayer insulating layer 72-1 having a thickness of 100 μm was formed using the coated MgO fine particle material. Pressure 19.6Pa (2kg / cm 2 ) High purity nitrogen gas (purity 99.9%) was used as a carrier gas, and the flow rate of the carrier gas was set to 4 L / min to make an aerosol. The deposition chamber is 5 Pa to 10 Pa in aerosolized Al 2 O 3 The flow rate of the coated MgO fine particle material was set at 30 g / hour and sprayed for 30 minutes.
[0065]
Al 2 O 3 The coated MgO particulate material was prepared as follows. An MgO fine particle material (manufactured by High Purity Science Laboratory Co., Ltd.) having an average particle diameter of 0.25 μm is added to isopropyl alcohol and stirred to prepare a suspension. This suspension is mixed with aluminum isopropoxide and heated to 60 ° C. Heated and stirred for 1 hour. Next, after removing the solvent with a centrifuge, the mixture is dried by heating and taken out as a powder. 2 O 3 A coated MgO particulate material was obtained. Where MgO particulate material and Al 2 O 3 The mass ratio of the membrane was 95: 5.
[0066]
Next, a plating seed layer of Cr film and Cu film is formed on the interlayer insulating layer 72-1 by sputtering (thickness of 0.1 μm and thickness of 0.5 μm, respectively), and then a film thickness of 40 μm is formed on the surface of the plating seed layer. A dry film resist (NIT215 manufactured by Nichigo-Morton) was used as a resist film and laminated at an adhesion roll temperature of 105 ° C. and a linear pressure of 4 kg / cm. Next, the wiring pattern was exposed using parallel light ultraviolet rays using all wavelengths, and developed by a spray method using a 1 wt% aqueous solution of sodium carbonate to obtain a resist film (not shown) on which the wiring pattern was formed.
[0067]
Next, a plating film made of a Cu film was formed on the plating seed layer by electrolytic plating, and a conductor layer 73-2 made of the plating seed layer and the plating film was formed. Next, after removing the resist film, the plating seed layer other than the conductor layer 73-2 was removed by panel etching. As the etching solution, a mixed solution of hydrogen peroxide and sulfuric acid was used. Further, interlayer insulating layers 72-2 to 72-8 and conductor layers 73-3 to 73-8 were repeatedly formed by the method described above.
[0068]
Next, the filter 76 has strip lines 80-1 to 80-3 made of a Cu film formed by a sputtering method with the interlayer insulating layers 72-4 to 72-6 masked with a resist film (not shown), and a dielectric. Layers 81-1 to 81-3 were alternately stacked. Dielectric layer is Al by AD method 2 O 3 Coating Ba (Mg 1/3 Ta 2/3 ) O 3 It was formed using a particulate material. Al 2 O 3 Coating Ba (Mg 1/3 Ta 2/3 ) O 3 The particulate material was prepared as follows. Ba (Mg) with an average particle size of 0.8 μm 1/3 Ta 2/3 ) O 3 A fine particle material (manufactured by High-Purity Science Laboratory Co., Ltd.) was added to isopropyl alcohol and stirred to prepare a suspension, and aluminum isopropoxide was mixed with the suspension, heated to 60 ° C., and stirred for 1 hour. Next, after removing the solvent with a centrifuge, the mixture is dried by heating and taken out as a powder. 2 O 3 Surface treatment with coated aluminum isopropoxide. Ba (Mg 1/3 Ta 2/3 ) O 3 A particulate material was obtained. Where Ba (Mg 1/3 Ta 2/3 ) O 3 Particulate material and Al 2 O 3 The mass ratio to the membrane was 95: 5.
[0069]
Further, the lower electrode layer 82-1 of the capacitor is formed in the same manner as the method of patterning the conductor layer 73-2, and then Al is formed by the AD method so as to cover the lower electrode layer 82-1. 2 O 3 Coated BaTiO 3 A dielectric layer 83 having a thickness of 10 μm was formed using a fine particle material. Al 2 O 3 Coated BaTiO 3 The fine particle material is BaTiO having an average particle diameter of 0.5 μm. 3 The fine particle material (manufactured by Sakai Chemical Co., Ltd.) is made of Al in the same manner as the MgO fine particle material. 2 O 3 Coated BaTiO 3 A particulate material was obtained. Where BaTiO 3 Particulate material and Al 2 O 3 The mass ratio of the membrane was 95: 5.
[0070]
Further, an electrode layer 84 is formed on the surface of the circuit board 70, a dry film resist is laminated as a resist film (not shown), a resistance pattern is exposed and developed and patterned, and an average particle size is measured by an AD method. A film of 30 μm was formed using 0.01 μm Ta powder (manufactured by Kojundo Chemical Laboratory Co., Ltd.), and a resistor 85 film made of a Ta film having a thickness of 50 μm was formed between the electrode layers 84. Next, the resist film was peeled off to form a resistance element 79. Thus, the circuit board 70 according to this example was formed.
[0071]
[Example 2]
In this example, a silicon wafer was used as the substrate 71, and the mullite (3Al) in which the interlayer insulating layers 72-1 to 72-8 of Example 1 were surface-treated with aluminum isopropoxide. 2 O 3 ・ 2SiO 2 ) Made of fine particle material, filter dielectric layers 81-1 to 81-3 are made of Al 2 O 3 Coated BaTi 4 O 9 The capacitor dielectric layer 83 is made of Al. 2 O 3 Coated BaSrTiO 3 Example 1 is the same as Example 1 except that it is formed of a fine particle material.
[0072]
The mullite particulate material surface-treated with aluminum isopropoxide was prepared as follows. A suspension is prepared by adding mullite fine particle material (manufactured by Kosei Chemical Laboratory Co., Ltd.) having an average particle size of 0.8 μm to isopropyl alcohol, and preparing a suspension. The suspension is mixed with aluminum isopropoxide at 60 ° C. Heated and stirred for 1 hour. Next, after removing the solvent with a centrifuge, the mixture was dried by heating and taken out as a powder to obtain a mullite particulate material surface-treated with aluminum isopropoxide. Where Al in mullite particulate material and aluminum isopropoxide 2 O 3 The mass ratio with the converted mass was 95: 5.
[0073]
Al 2 O 3 Coated BaTi 4 O 9 Particulate material and Al 2 O 3 Coated BaSrTiO 3 The particulate material was Al in Example 1. 2 O 3 Similar to coated MgO particulate material, Al 2 O 3 A film is formed and BaTi 4 O 9 Particulate material and Al 2 O 3 The mass ratio of the film is 98: 2, BaSrTiO 3 Particulate material and Al 2 O 3 The mass ratio of the film was 98: 2.
[0074]
[Example 3]
In this example, a silicon wafer was used as the substrate 71, and the interlayer insulating layers 72-1 to 72-8 of Example 1 were surface-treated with aluminum isopropoxide. 1/3 Ta 2/3 ) O 3 The resistor film 85 of the resistance element 79 is made of a fine particle material, and RuO 2 Example 1 is the same as Example 1 except that the fine particle material is formed by the AD method and no capacitor is formed.
[0075]
Ba (Mg) surface-treated with aluminum isopropoxide. 1/3 Ta 2/3 ) O 3 The particulate material was prepared as follows. Ba (Mg) with an average particle size of 0.8 μm 1/3 Ta 2/3 ) O 3 A fine particle material (manufactured by High Purity Chemical Laboratory Co., Ltd.) is added to isopropyl alcohol and stirred to prepare a suspension. This suspension is mixed with aluminum isopropoxide, heated to 60 ° C. and stirred for 1 hour. did. Next, after removing the solvent with a centrifuge, Ba (Mg) which was heat-dried and taken out as a powder and surface-treated with aluminum isopropoxide. 1/3 Ta 2/3 ) O 3 A particulate material was obtained. Where Ba (Mg 1/3 Ta 2/3 ) O 3 Particulate material and Al in aluminum isopropoxide 2 O 3 The mass ratio with the converted mass was 95: 5. The resistor film 85 is made of RuO having an average particle diameter of 0.05 μm. 2 A fine particle material (manufactured by High Purity Chemical Laboratory) was used.
[0076]
[Example 4]
This example is the same as the third example except that the interlayer insulating layer of the third example is formed of an aluminum nitride (AlN) fine particle material whose surface is treated with aluminum isopropoxide.
[0077]
[Comparative Example 1]
FIG. 6 is a cross-sectional view showing a schematic configuration of a circuit board according to a comparative example not according to the present invention.
[0078]
Referring to FIG. 6, a circuit board 90 according to this comparative example uses an insulating photosensitive polyimide resin as an interlayer insulating layer 93, uses a Cu film formed by sputtering as a conductor layer 94, and is used for a capacitor. BaSrTiO formed by sputtering as the dielectric layer 95 3 It is configured using a film.
[0079]
A silicon wafer having a thermal oxide layer 92 formed on the surface was used as the substrate 91, and a conductor layer 94-1 was formed on the thermal oxide layer 92 by sputtering. Next, a resist film (not shown) having a thickness of about 10 μm is applied to the surface of the conductor layer 94-1, and a glass mask is overlaid on the surface of the conductor layer 94-1. 2 The exposed portion was dissolved and removed with an alkaline developer. Next, the conductor layer 94-1 was etched to form a wiring pattern.
[0080]
Next, a BaSrTiO film having a thickness of 50 μm is formed by sputtering so as to cover the thermal oxide layer 92 and the conductor layer 94-1. 3 A dielectric layer 95 made of a film was formed. Next, a conductor layer 94-2 was selectively formed on the dielectric layer 94 by sputtering. Thus, the capacitor 96 having the dielectric layer 95 was formed between the conductor layers 94-1 and 94-2.
[0081]
Next, an insulating photosensitive polyimide resin having a thickness of about 30 μm is applied by spin coating so as to cover the dielectric layer 95 and the conductor layer 94-2, and is dried at 80 ° C. for 30 minutes. 93-1 was formed. Next, the interlayer insulating layer 93-1 was exposed and developed to form a via hole 93-1 </ b> A that exposes the conductor layer 94-2. Next, heating was performed at 350 ° C. for 30 minutes to cure the insulating photosensitive polyimide resin of the interlayer insulating layer 93-1.
[0082]
Next, a conductor layer 94-3 having a thickness of about 5 μm and filling the via hole 93-1A was formed by sputtering on the surface of the interlayer insulating layer 93-1. Next, an interlayer insulating layer 93-2 that covers the interlayer insulating layer 93-1 and the conductor layer 94-3 is formed using an insulating photosensitive polyimide resin by the above-described method, and further a conductor layer 94-4 is formed. did.
[0083]
[Comparative Example 2]
FIG. 7 is a cross-sectional view showing a schematic configuration of a circuit board according to a comparative example not according to the present invention. Referring to FIG. 7, a circuit board 100 according to this comparative example includes a substrate 101, an interlayer insulating layer 102 made of an epoxy resin sheet formed on the substrate 101, and a Cu film conductor formed by plating. A layer 103 and a dielectric layer 105 made of a mixture of oxide ceramics and epoxy resin of the capacitor 104 provided between the interlayer insulating layers 102 are formed.
[0084]
First, a double-sided copper-clad plate FR-4 substrate is used as the substrate 101, and an epoxy resin sheet (product name: ABF-SH-9K, manufactured by Ajinomoto Co., Inc., thickness) on the Cu film 101A on the substrate 101 as an interlayer insulating layer 102-1. 50 μm) was formed.
[0085]
Next, using a desmear protective film (NIT215 manufactured by Nichigo-Morton Co., Ltd.) having a thickness of 40 μm, laminating on the surface of the interlayer insulating layer 102-1 at an adhesion roll temperature of 105 ° C. and a linear pressure of 4 kg / cm, and covering the entire surface A protective film (not shown) was obtained.
[0086]
Next, the surface of the interlayer insulating layer 102-1 was irradiated with an energy of 3 mW using a UV-YAG laser through the desmear protective film and drilled to obtain a via hole 102-1A having a diameter of about 50 μm. Next, the surface of the substrate 101 was subjected to an oxygen plasma apparatus, and the desmear protective film was peeled off, followed by washing with water and drying.
[0087]
Next, a plating seed layer 103-1A of a Cu film is formed by an electroless plating method so as to cover the surface of the interlayer insulating layer 102-1 in which the via hole 102-1A is formed, and the plating seed layer 103-1A is further used as an electrode. Then, a Cu film plating layer 103-1B was formed by an electrolytic plating method, and a conductor layer 103-1 composed of a plating seed layer 103-1A and a plating layer 103-1B was formed.
[0088]
Next, BaTiO having an average particle diameter of 0.5 μm is formed on the conductor layer 103-1. 3 A dielectric layer having a thickness of 50 μm was formed by a printing method using a composite coating material made of epoxy resin and epoxy resin, and the surface was polished and flattened to a thickness of 10 μm by a CMP method.
[0089]
Next, a Cu film plating seed layer 103-2A made of an electroless plating method is formed so as to cover the surface of the dielectric layer, and a dry film resist (NIT215 manufactured by Nichigo Morton Co., Ltd.) having a film thickness of 40 μm is adhered to the surface. Lamination was performed at a temperature of 105 ° C. and a linear pressure of 4 kg / cm. Next, the wiring pattern was exposed using parallel light ultraviolet rays using all wavelengths, and developed by a spray method using a 1 wt% aqueous solution of sodium carbonate to obtain a resist film (not shown) on which the wiring pattern was formed.
[0090]
Next, a Cu film plating layer 103-2B is formed by electrolytic plating using the plating seed layer 103-2A as an electrode, and a conductor layer 103-2 including the plating seed layer 103-2A and the plating layer 103-2B is formed. The resist film was peeled off. Next, a wiring including an interlayer insulating layer and a conductor layer, and a dielectric layer were repeatedly formed. As described above, the dielectric layer 105-1 is provided between the capacitor 104 including the conductor layers 103-1 to 103-6 and the dielectric layers 105-1 to 105-3, for example, the conductor layers 103-1 and 103-2. A capacitor 104 having the same structure was formed.
[0091]
Further, after laminating a dry film resist film (not shown) on the surface of the circuit board 100, exposure, development and patterning are performed, and a Ta film is formed by sputtering for 15 minutes to form a resistor film having a thickness of 50 μm. 106 was formed. Next, the dry film resist film was peeled off.
[0092]
Further, finally, the whole was integrated and bonded by a vacuum lamination press (pressure 60 Torr or less, heating temperature 180 ° C., 70 minutes, linear pressure 30 kg / cm). A surface overcoat layer was formed by using both screen printing and a photolithographic method.
[0093]
[Comparative Example 3]
FIG. 8 is a cross-sectional view showing a schematic configuration of a circuit board according to a comparative example not according to the present invention. Referring to FIG. 8, a circuit board 110 according to this comparative example includes an interlayer insulating layer 111 made of low-temperature fired ceramics, a capacitor dielectric layer 112, a filter dielectric layer 113, and a conductive paste. The conductive layer 114 is formed by baking (thick film method).
[0094]
First, glass / alumina-based green sheets to be the interlayer insulating layers 111-1 to 111-6 were prepared. Specifically, Al having an average particle diameter of 5 μm 2 O 3 Borosilicate glass powder with 20 vol% powder and average particle size of 3 μm was blended to 80 vol%, and based on the total amount of these powders (100 mass%), PVB (polyvinyl butyral) resin was 8 mass%, plasticizer Then, 3% by mass of dibutyl phthalate was added, and acetone was further added as a solvent, followed by kneading for 20 hours using a ball mill. Next, the kneaded slurry was molded using a doctor blade to produce a green sheet having a thickness of 200 μm. Next, the green sheet was cut and punched into a predetermined shape.
[0095]
Next, via holes 114-1A having a diameter of 80 μm were formed on the green sheet by punching, and an Ag conductor paste was embedded therein, followed by drying at 80 ° C. for 30 minutes using a thermostatic bath. Next, a circuit pattern to be a conductor layer was formed on the surface of the dried green sheet by screen printing using an Ag conductor paste.
[0096]
Next, BMT (Ba (Mg) to be the dielectric layers 112-1 to 112-2 for the filter. 1/3 Ta 2/3 ) O 3 ). A glass-based green sheet was prepared. That is, Ba (Mg with an average particle diameter of 3 μm 1/3 Ta 2/3 ) O 3 50 vol% of powder and 50 vol% of borosilicate glass powder having an average particle size of 5 μm were prepared. Furthermore, based on the total amount of these powders (100% by mass), 8% by mass of PVB resin and 3% by mass of dibutylphthalate as a plasticizer Then, a green sheet having a thickness of 200 μm was produced by the same process as that for the interlayer insulating layer, and patterning and via formation were performed.
[0097]
Next, a green sheet to be a capacitor dielectric layer 113 was prepared. That is, CaZrO having an average particle size of 3 μm 3 30 vol% of powder and 70 vol% of borosilicate glass powder having an average particle diameter of 5 μm were prepared. Further, based on the total amount of these powders (100% by mass), 8% by mass of PVB resin and 3% by mass of dibutyl phthalate as a plasticizer Then, a green sheet having a thickness of 200 μm was produced by the same process as that for the interlayer insulating layer, and patterning and via formation were performed.
[0098]
These green sheets were aligned and overlaid, and heated and pressurized at 80 ° C. for 30 minutes using a press to obtain a laminate. Next, the laminate was fired in the atmosphere at 900 ° C. for 2 hours to obtain a substrate according to this comparative example.
[0099]
(Evaluation of interlayer insulation layer and conductor film)
FIG. 9 is a diagram illustrating characteristics of the interlayer insulating layer and the conductor film formed on the circuit boards according to the example and the comparative example.
[0100]
Referring to FIG. 9, the interlayer insulation layers of Comparative Examples 1 to 3 have a dielectric loss of 0.001 or more at 2 GHz, while the interlayer insulation layers of Examples 1 to 4 have a dielectric loss of 0 GHz at 2 GHz. It is considerably small with 00002-0.0005.
[0101]
In addition, it can be seen that the conductive layers of Comparative Examples 1 and 3 have a specific resistance of 2 μΩ · cm, which is considerably smaller than the specific resistance of 5 to 8 μΩ · cm.
[0102]
On the other hand, the conductor layer of Comparative Example 2 has a specific resistance of 2 μΩ · cm, but the dielectric loss of the interlayer insulating layer is 0.0125, which is larger than those of Examples 1 to 4.
[0103]
Therefore, as shown in FIG. 9, the high frequency loss is 0.8 to 1 in Comparative Examples 1 to 3 when the case of Comparative Example 2 is set to 1. 4, it was found that the loss at high frequency was as small as 0.6 to 0.7.
[0104]
The dielectric loss of the interlayer insulating layer was measured using a network analyzer using a perturbation method. The specific resistance of the conductor layer was measured using a four-terminal method.
[0105]
(Evaluation of dielectric layer for filter)
FIG. 10 is a diagram illustrating characteristics of a dielectric layer for a filter formed on a circuit board according to an example and a comparative example.
[0106]
Referring to FIG. 10, the dielectric layer for filter of Comparative Example 3 has a relative dielectric constant of 15 at 2 GHz, whereas the dielectric layer for filter of Examples 1 and 2 has a relative dielectric constant at 2 GHz. The rate is as high as 20.
[0107]
The dielectric layer for filter of Comparative Example 3 has a dielectric loss of 0.00125 at 2 GHz, whereas the dielectric layer for filter of Examples 1 and 2 has a dielectric loss of 0.00025 at 2 GHz. It is considerably small with ~ 0.0003.
[0108]
Therefore, by combining with the result of the specific resistance of the conductor layer of FIG. 9, the filter dielectric layers of Examples 1 and 2 have considerably lower loss at high frequency than that of Comparative Example 3, and have a relative dielectric constant. It was recognized that it was big.
[0109]
The relative dielectric constant and dielectric loss of the dielectric layer for the filter were measured using a network analyzer using the perturbation method.
[0110]
(Evaluation of dielectric layers for capacitors)
FIG. 11 is a diagram illustrating characteristics of a capacitor dielectric layer formed on the circuit boards according to the example and the comparative example.
[0111]
Referring to FIG. 11, the dielectric layers for capacitors of Comparative Examples 1 to 3 have a relative dielectric constant of 50 to 300 at 2 GHz, whereas the dielectric layers for capacitors of Examples 1 and 2 are The relative dielectric constant at 2 GHz is as large as 800 to 2000.
[0112]
Therefore, from this, it was recognized that the dielectric layers for capacitors of Examples 1 and 2 had a relatively large relative dielectric constant as compared with Comparative Examples 1 to 3.
[0113]
As a result, when the capacitance density of Comparative Example 2 is set to 1 as shown in FIG. 11, the capacitance density of Comparative Examples 1 and 3 is 5 to 10, whereas the capacitance density of Examples 1 and 2 is. It turns out that becomes large with 10-20.
[0114]
The capacitance density is the sum of the capacitances of the capacitors formed in layers in each of the examples and comparative examples, divided by the area of the circuit board, and represents the capacitance per unit area. Is.
[0115]
Therefore, the circuit boards of Examples 1 and 2 can be provided with a capacitor having a large capacitance in the circuit board. Therefore, when the board size of Comparative Example 2 is 1, as shown in FIG. Compared to 0.6 to 0.8 in Examples 1 to 3, the size of the substrate in Examples 1 and 2 is 0.3, and the number of capacitors mounted on the surface of the circuit board is reduced to reduce the size of the circuit board. Can be
[0116]
For the relative dielectric constant and dielectric loss of the capacitor dielectric layer, the same method as the method for measuring the relative dielectric constant and dielectric loss of the filter dielectric layer was used.
[0117]
(Second Embodiment)
FIG. 12 is a schematic cross-sectional view of an electronic device according to an embodiment of the present invention. Referring to FIG. 12, the electronic device 120 according to the present embodiment includes a circuit board 121, an LSI 122 disposed on the surface of the circuit board 121, and the like.
[0118]
The circuit board 121 includes a base substrate 122, a wiring layer 125 made of an interlayer insulating layer 123 and a conductor layer 124 formed on the base substrate 122, and a capacitor 128 in which the conductor layer 124 sandwiches the dielectric layer 126. The resistor element 131 is formed of the resistor film 130 formed between the electrode layers 129 on the surface of the circuit board 121.
[0119]
The circuit board 121 is, for example, the circuit board according to the first embodiment and Examples 1 to 4 described above, and therefore, loss at high frequency is reduced and the capacitance of the capacitor is increased. Therefore, the number of passive components mounted on the surface of the circuit board 121 can be reduced, and the circuit board 121 can be downsized. As a result, active components such as the LSI 122 can be arranged close to each other, so that the time required for transmission can be shortened and delay in signal transmission at high frequencies can be suppressed. As a result, the electronic device 120 can operate at a higher speed.
[0120]
Although the preferred embodiments of the present invention have been described in detail above, the present invention is not limited to the specific embodiments, and various modifications and changes can be made within the scope of the present invention described in the claims. Is possible.
[0121]
In addition, the following additional notes are disclosed regarding the above description.
(Appendix 1) A circuit board in which an interlayer insulating layer and a conductor layer are laminated,
The circuit board, wherein the interlayer insulating layer is deposited by spraying an aerosolized fine particle material, and the conductor layer is a continuous film made of a metal or an alloy material.
(Appendix 2) The fine particle material is made of ceramics,
Al 2 O 3 , MgO, SiO 2 , CaO, TiO 2 3Al 2 O 3 ・ 2SiO 2 , MgO / Al 2 O 3 2MgO · SiO 2 2Al 2 O 3 ・ 2MgO ・ 5SiO 2 , CaO ・ Al 2 O 3 ・ 2SiO 2 , BaTiO 3 , BaSrTiO 3 , BaTiZrO 3 , BaTi 4 O 9 , Ba 2 Ti 9 O 20 , Ba (Mg 1/3 Ta 2/3 ) O 3 , Ba (Zn 1/3 Ta 2/3 ) O 3 , Ba (Zn 1/3 Nb 2/3 ) O 3 , ZrSnTiO 4 , PbZrTiO 3 , Pb (Mg 1/3 Nb 2/3 ) O 3 , Pb (Ni 1/3 Nb 2/3 ) O 3 The circuit board according to appendix 1, wherein the circuit board includes at least one selected from the group consisting of AlN and AlN.
(Additional remark 3) The circuit board of Additional remark 1 or 2 which further has the filter which consists of the said interlayer insulation film and the conductor layer formed by patterning on this interlayer insulation film.
(Additional remark 4) It further has a capacitor which consists of a plurality of electrode layers and a dielectric layer formed between the electrode layers in or on the circuit board,
4. The circuit board according to any one of appendices 1 to 3, wherein the dielectric layer is deposited by spraying another fine particle material that is aerosolized.
(Additional remark 5) Said other fine particle material consists of ceramics,
TiO 2 , BaTiO 3 , BaSrTiO 3 , BaTiZrO 3 , BaTi 4 O 9 , Ba 2 Ti 9 O 20 , Ba (Mg 1/3 Ta 2/3 ) O 3 , Ba (Zn 1/3 Ta 2/3 ) O 3 , Ba ((Zn 1/3 Nb 2/3 ) O 3 , ZrSnTiO 4 , PbZrTiO 3 , Pb (Mg 1/3 Nb 2/3 ) O 3 , And Pb (Ni 1/3 Nb 2/3 ) O 3 The circuit board according to appendix 4, wherein the circuit board includes at least one of the group.
(Supplementary note 6) The circuit board according to any one of supplementary notes 1 to 5, wherein the conductor layer or the electrode layer includes any one of a group of Cu, Ag, Au, and Al.
(Supplementary note 7) A passive component in which a dielectric layer and a conductor layer are laminated,
The dielectric layer is sprayed with aerosolized fine particle material, the conductor layer is a continuous film made of metal or alloy material,
The particulate material is Al 2 O 3 , MgO, SiO 2 , CaO, TiO 2 3Al 2 O 3 ・ 2SiO 2 , MgO / Al 2 O 3 2MgO · SiO 2 2Al 2 O 3 ・ 2MgO ・ 5SiO 2 , CaO ・ Al 2 O 3 ・ 2SiO 2 , BaTiO 3 , BaSrTiO 3 , BaTiZrO 3 , BaTi 4 O 9 , Ba 2 Ti 9 O 20 , Ba (Mg 1/3 Ta 2/3 ) O 3 , Ba (Zn 1/3 Ta 2/3 ) O 3 , Ba (Zn 1/3 Nb 2/3 ) O 3 , ZrSnTiO 4 , PbZrTiO 3 , Pb (Mg 1/3 Nb 2/3 ) O 3 , Pb (Ni 1/3 Nb 2/3 ) O 3 And a passive component comprising at least one of the group of AlN.
(Supplementary note 8) An electronic device comprising the circuit board according to any one of supplementary notes 1 to 6 and / or the passive component according to supplementary note 7 and an electronic component.
(Additional remark 9) It is a manufacturing method of the circuit board formed by laminating | stacking an interlayer insulation layer and a conductor layer,
Spraying the aerosolized particulate material together with a carrier gas at a predetermined speed to form an interlayer insulating layer;
And a step of forming a conductor layer by depositing or growing a metal or an alloy material.
(Additional remark 10) The process of forming the said conductor layer uses using any one among the group of an electroless-plating method, an electrolytic plating method, a sputtering method, a vacuum evaporation method, and a chemical vapor deposition method. The method for manufacturing a circuit board according to appendix 9, wherein
(Additional remark 11) The manufacturing method of the circuit board of Additional remark 9 or 10 further having the process of providing a connection hole with hydrofluoric acid by masking the said interlayer insulation film.
[0122]
【The invention's effect】
As is apparent from the above detailed description, according to the present invention, an interlayer insulating film having excellent characteristics at room temperature is formed by using the AD method to form a conductor layer by plating, sputtering, etc. By using it, the specific resistance can be reduced. Therefore, it is possible to provide a circuit board, a passive component, an electronic device, and a circuit board manufacturing method having both low specific resistance and low dielectric loss in a high frequency region.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of main parts of a circuit board according to a first embodiment of the present invention.
FIG. 2 is a schematic configuration diagram of an AD film forming apparatus used in the present invention.
FIGS. 3A to 3D are diagrams showing a circuit board manufacturing process (No. 1) according to the present embodiment; FIGS.
FIGS. 4A to 4D are diagrams showing a circuit board manufacturing process (No. 2) according to the present embodiment; FIGS.
FIG. 5 is a cross-sectional view showing a schematic configuration of a circuit board according to Embodiment 1 of the present invention.
6 is a cross-sectional view showing a schematic configuration of a circuit board according to Comparative Example 1 not according to the present invention. FIG.
7 is a cross-sectional view showing a schematic configuration of a circuit board according to Comparative Example 2 not according to the present invention. FIG.
FIG. 8 is a cross-sectional view showing a schematic configuration of a circuit board according to Comparative Example 3 not according to the present invention.
FIG. 9 is a diagram showing characteristics of an interlayer insulating layer and a conductor film formed on circuit boards according to examples and comparative examples.
FIG. 10 is a diagram showing characteristics of a dielectric layer for a filter formed on a circuit board according to an example and a comparative example.
FIG. 11 is a diagram illustrating characteristics of a dielectric layer for a capacitor formed on a circuit board according to an example and a comparative example.
FIG. 12 is a schematic cross-sectional view of an electronic device according to a second embodiment of the present invention.
[Explanation of symbols]
10, 70 circuit board
11 Base substrate
12 Lower wiring layer
13 Capacitor layer
14 Upper wiring layer
15 First conductor layer
16 First interlayer insulating layer
17, 20, 26 Via
18 Second conductor layer
19 Second interlayer insulating layer
22 Dielectric layer
50 AD film forming equipment
51 aerosol generator
52 Deposition chamber
53 Gas cylinder
54 Mass Flow Controller
56 containers
58 Vibrator
60 nozzles
120 electronic equipment

Claims (8)

層間絶縁層と導電体層とが積層されてなる回路基板であって、
前記層間絶縁層はエアロゾル化した微粒子材料を吹き付けて堆積されてなり、前記導電体層が金属あるいは合金材料よりなる連続膜であることを特徴とする回路基板。A circuit board in which an interlayer insulating layer and a conductor layer are laminated,
The circuit board, wherein the interlayer insulating layer is deposited by spraying an aerosolized fine particle material, and the conductor layer is a continuous film made of a metal or an alloy material. 前記微粒子材料がセラミックスよりなり、
Ａｌ２Ｏ３、ＭｇＯ、ＳｉＯ２、ＣａＯ、ＴｉＯ２、３Ａｌ２Ｏ３・２ＳｉＯ２、ＭｇＯ・Ａｌ２Ｏ３、２ＭｇＯ・ＳｉＯ２、２Ａｌ２Ｏ３・２ＭｇＯ・５ＳｉＯ２、ＣａＯ・Ａｌ２Ｏ３・２ＳｉＯ２、ＢａＴｉＯ３、ＢａＳｒＴｉＯ３、ＢａＴｉＺｒＯ３、ＢａＴｉ４Ｏ９、Ｂａ２Ｔｉ９Ｏ２０、Ｂａ（Ｍｇ１／３Ｔａ２／３）Ｏ３、Ｂａ（Ｚｎ１／３Ｔａ２／３）Ｏ３、Ｂａ（Ｚｎ１／３Ｎｂ２／３）Ｏ３、ＺｒＳｎＴｉＯ４、ＰｂＺｒＴｉＯ３、Ｐｂ（Ｍｇ１／３Ｎｂ２／３）Ｏ３、Ｐｂ（Ｎｉ１／３Ｎｂ２／３）Ｏ３、及びＡｌＮの群のうち、少なくとも１種を含むことを特徴とする請求項１記載の回路基板。The particulate material is made of ceramics,
Al 2 O 3, MgO, SiO 2, CaO, TiO 2, 3Al 2 O 3 · 2SiO 2, MgO · Al 2 O 3, 2MgO · SiO 2, 2Al 2 O 3 · 2MgO · 5SiO 2, CaO · Al 2 O 3 · 2SiO 2, BaTiO 3, BaSrTiO 3, BaTiZrO 3, BaTi 4 O 9, Ba 2 Ti 9 O 20, Ba (Mg 1/3 Ta 2/3) O 3, Ba (Zn 1/3 Ta 2/3 ) O 3 , Ba (Zn 1/3 Nb 2/3 ) O 3 , ZrSnTiO 4 , PbZrTiO 3 , Pb (Mg 1/3 Nb 2/3 ) O 3 , Pb (Ni 1/3 Nb 2/3 ) O 3. The circuit board according to claim 1, comprising at least one selected from the group consisting of 3 and AlN. 前記層間絶縁膜と、該層間絶縁膜上にパターニングされて形成された導電体層よりなるフィルタを更に有することを特徴とする請求項１または２記載の回路基板。3. The circuit board according to claim 1, further comprising a filter comprising the interlayer insulating film and a conductor layer formed by patterning on the interlayer insulating film. 当該回路基板中または回路基板上に、複数の電極層と、該電極層との間に形成された誘電体層とよりなるキャパシタを更に有し、
前記誘電体層がエアロゾル化した他の微粒子材料を吹き付けて堆積されてなることを特徴とする請求項１〜３のうち、いずれか一項記載の回路基板。A capacitor comprising a plurality of electrode layers and a dielectric layer formed between the electrode layers in or on the circuit board;
The circuit board according to any one of claims 1 to 3, wherein the dielectric layer is deposited by spraying another aerosol material. 前記他の微粒子材料がセラミックスよりなり、
ＴｉＯ２、ＢａＴｉＯ３、ＢａＳｒＴｉＯ３、ＢａＴｉＺｒＯ３、ＢａＴｉ４Ｏ９、Ｂａ２Ｔｉ９Ｏ２０、Ｂａ（Ｍｇ１／３Ｔａ２／３）Ｏ３、Ｂａ（Ｚｎ１／３Ｔａ２／３）Ｏ３、Ｂａ（Ｚｎ１／３Ｎｂ２／３）Ｏ３、ＺｒＳｎＴｉＯ４、ＰｂＺｒＴｉＯ３、Ｐｂ（Ｍｇ１／３Ｎｂ２／３）Ｏ３、及びＰｂ（Ｎｉ１／３Ｎｂ２／３）Ｏ３の群のうち、少なくとも１種を含むことを特徴とする請求項４記載の回路基板。The other fine particle material is made of ceramics,
TiO 2 , BaTiO 3 , BaSrTiO 3 , BaTiZrO 3 , BaTi 4 O 9 , Ba 2 Ti 9 O 20 , Ba (Mg 1/3 Ta 2/3 ) O 3 , Ba (Zn 1/3 Ta 2/3 ) O 3 , Ba (Zn 1/3 Nb 2/3 ) O 3 , ZrSnTiO 4 , PbZrTiO 3 , Pb (Mg 1/3 Nb 2/3 ) O 3 , and Pb (Ni 1/3 Nb 2/3 ) O 3 5. The circuit board according to claim 4, comprising at least one member selected from the group consisting of: 誘電体層と導電体層とが積層されてなる受動部品であって、前記誘電体層がエアロゾル化した微粒子材料を吹き付けてなり、前記導電体層が金属あるいは合金材料よりなる連続膜よりなり、
前記微粒子材料がＡｌ２Ｏ３、ＭｇＯ、ＳｉＯ２、ＣａＯ、ＴｉＯ２、３Ａｌ２Ｏ３・２ＳｉＯ２、ＭｇＯ・Ａｌ２Ｏ３、２ＭｇＯ・ＳｉＯ２、２Ａｌ２Ｏ３・２ＭｇＯ・５ＳｉＯ２、ＣａＯ・Ａｌ２Ｏ３・２ＳｉＯ２、ＢａＴｉＯ３、ＢａＳｒＴｉＯ３、ＢａＴｉＺｒＯ３、ＢａＴｉ４Ｏ９、Ｂａ２Ｔｉ９Ｏ２０、Ｂａ（Ｍｇ１／３Ｔａ２／３）Ｏ３、Ｂａ（Ｚｎ１／３Ｔａ２／３）Ｏ３、Ｂａ（Ｚｎ１／３Ｎｂ２／３）Ｏ３、ＺｒＳｎＴｉＯ４、ＰｂＺｒＴｉＯ３、Ｐｂ（Ｍｇ１／３Ｎｂ２／３）Ｏ３、Ｐｂ（Ｎｉ１／３Ｎｂ２／３）Ｏ３、及びＡｌＮの群のうち、少なくとも１種を含むことを特徴とする受動部品。A passive component in which a dielectric layer and a conductor layer are laminated, wherein the dielectric layer is sprayed with aerosolized particulate material, and the conductor layer is a continuous film made of a metal or alloy material,
The fine particle material is Al 2 O 3 , MgO, SiO 2 , CaO, TiO 2 , 3Al 2 O 3 · 2SiO 2 , MgO · Al 2 O 3 , 2MgO · SiO 2 , 2Al 2 O 3 · 2MgO · 5SiO 2 or CaO Al 2 O 3 .2SiO 2 , BaTiO 3 , BaSrTiO 3 , BaTiZrO 3 , BaTi 4 O 9 , Ba 2 Ti 9 O 20 , Ba (Mg 1/3 Ta 2/3 ) O 3 , Ba (Zn 1/3) Ta 2/3 ) O 3 , Ba (Zn 1/3 Nb 2/3 ) O 3 , ZrSnTiO 4 , PbZrTiO 3 , Pb (Mg 1/3 Nb 2/3 ) O 3 , Pb (Ni 1/3 Nb 2 / 3 ) A passive component comprising at least one member selected from the group consisting of O 3 and AlN. 請求項１〜５のうちいずれか一項記載の回路基板又は／及び請求項６記載の受動部品と、電子部品とを備えた電子装置。An electronic device comprising the circuit board according to claim 1 and / or the passive component according to claim 6 and an electronic component. 層間絶縁層と導電体層とが積層されてなる回路基板の製造方法であって、
エアロゾル化した微粒子材料をキャリアガスと共に所定の速度で噴射して層間絶縁層を形成する工程と、
金属あるいは合金材料を堆積あるいは成長させて前記導電体層を形成する工程とを備えることを特徴とする回路基板の製造方法。A method of manufacturing a circuit board in which an interlayer insulating layer and a conductor layer are laminated,
Spraying the aerosolized particulate material together with a carrier gas at a predetermined speed to form an interlayer insulating layer;
And a step of forming a conductor layer by depositing or growing a metal or an alloy material.
JP2003170475A 2003-05-15 2003-06-16 Circuit board, passive component, electronic device, and circuit board manufacturing method Expired - Lifetime JP4190358B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003170475A JP4190358B2 (en) 2003-06-16 2003-06-16 Circuit board, passive component, electronic device, and circuit board manufacturing method
US10/820,114 US7579251B2 (en) 2003-05-15 2004-04-08 Aerosol deposition process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003170475A JP4190358B2 (en) 2003-06-16 2003-06-16 Circuit board, passive component, electronic device, and circuit board manufacturing method

Publications (2)

Publication Number Publication Date
JP2005005645A true JP2005005645A (en) 2005-01-06
JP4190358B2 JP4190358B2 (en) 2008-12-03

Family

ID=34095263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003170475A Expired - Lifetime JP4190358B2 (en) 2003-05-15 2003-06-16 Circuit board, passive component, electronic device, and circuit board manufacturing method

Country Status (1)

Country Link
JP (1) JP4190358B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229154A (en) * 2005-02-21 2006-08-31 Brother Ind Ltd Piezoelectric actuator, inkjet head and their manufacturing methods
JP2007508458A (en) * 2003-10-13 2007-04-05 サントル、ナショナール、ド、ラ、ルシェルシュ、シアンティフィク、（セーエヌエルエス） Method for obtaining composite ferroelectrics
JP2009529807A (en) * 2006-03-31 2009-08-20 インテル コーポレイション Inkjet patterning for the manufacture of thin film capacitors, thin film capacitors manufactured thereby, and systems including such capacitors
JP2010524212A (en) * 2007-03-30 2010-07-15 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング Method for manufacturing a ceramic multilayer circuit assembly and corresponding multilayer circuit assembly
JP2011518336A (en) * 2008-04-21 2011-06-23 トップ エンジニアリング カンパニー リミテッド MEMS probe card and manufacturing method thereof
WO2011129360A1 (en) * 2010-04-16 2011-10-20 富士通株式会社 Capacitor and method for producing same
US8080875B2 (en) 2007-02-19 2011-12-20 Fujitsu Limited Interconnection substrate and semiconductor device, manufacturing method of interconnection substrate

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007508458A (en) * 2003-10-13 2007-04-05 サントル、ナショナール、ド、ラ、ルシェルシュ、シアンティフィク、（セーエヌエルエス） Method for obtaining composite ferroelectrics
JP4932487B2 (en) * 2003-10-13 2012-05-16 サントル、ナショナール、ド、ラ、ルシェルシュ、シアンティフィク、（セーエヌエルエス） Method for obtaining composite ferroelectrics
JP2006229154A (en) * 2005-02-21 2006-08-31 Brother Ind Ltd Piezoelectric actuator, inkjet head and their manufacturing methods
JP2009529807A (en) * 2006-03-31 2009-08-20 インテル コーポレイション Inkjet patterning for the manufacture of thin film capacitors, thin film capacitors manufactured thereby, and systems including such capacitors
JP4932896B2 (en) * 2006-03-31 2012-05-16 インテル コーポレイション Inkjet patterning for the manufacture of thin film capacitors, thin film capacitors manufactured thereby, and systems including such capacitors
US8080875B2 (en) 2007-02-19 2011-12-20 Fujitsu Limited Interconnection substrate and semiconductor device, manufacturing method of interconnection substrate
JP2010524212A (en) * 2007-03-30 2010-07-15 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング Method for manufacturing a ceramic multilayer circuit assembly and corresponding multilayer circuit assembly
US9003653B2 (en) 2007-03-30 2015-04-14 Robert Bosch Gmbh Method for the production of a ceramic multilayer circuit arrangement
JP2011518336A (en) * 2008-04-21 2011-06-23 トップ エンジニアリング カンパニー リミテッド MEMS probe card and manufacturing method thereof
WO2011129360A1 (en) * 2010-04-16 2011-10-20 富士通株式会社 Capacitor and method for producing same
JP2011228390A (en) * 2010-04-16 2011-11-10 Fujitsu Ltd Capacitor and method for manufacturing the same
US9082552B2 (en) 2010-04-16 2015-07-14 Fujitsu Limited Method of manufacturing capacitor

Also Published As

Publication number Publication date
JP4190358B2 (en) 2008-12-03

Similar Documents

Publication Publication Date Title
US7579251B2 (en) Aerosol deposition process
KR100867038B1 (en) Printed circuit board with embedded capacitors, and manufacturing process thereof
JP4431747B2 (en) Manufacturing method of semiconductor device
JP4478401B2 (en) Circuit board, electronic device, and circuit board manufacturing method
US7480150B2 (en) Printed wiring board and method of manufacturing the same
WO2007043683A1 (en) Printed wiring board
US20050128720A1 (en) Printed circuit embedded capacitors
US8730647B2 (en) Printed wiring board with capacitor
JP5263915B2 (en) Capacitor element manufacturing method
JP4491214B2 (en) Capacitor element
JP4190358B2 (en) Circuit board, passive component, electronic device, and circuit board manufacturing method
WO2006101638A2 (en) Printed circuit patterned embedded capacitance layer
JP2007335871A (en) Method of manufacturing non-shrinkage ceramic substrate
JP2007207948A (en) Capacitor structure, wiring board using it and its manufacturing method
JP4530605B2 (en) Multi-layer wiring board with built-in capacitor element
JP4051194B2 (en) Multi-layer wiring board with built-in capacitor element
JP2010103556A (en) Circuit board, electronic device and method of manufacturing circuit board
JP4239526B2 (en) CAPACITOR, COMPOSITE CIRCUIT BOARD AND CAPACITOR MANUFACTURING METHOD
JP4372471B2 (en) Manufacturing method of electronic component built-in substrate
KR101025973B1 (en) Capacitor embedded ltcc board and method of producing the same
JP4466992B2 (en) Circuit board, passive component, and method of manufacturing circuit board
JP2009071016A (en) Electronic component and manufacturing method thereof
JP4022105B2 (en) Manufacturing method of multilayer wiring board
JP2009088567A (en) Capacitor element
JP2004288663A (en) Ceramic wiring board and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080416

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080702

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080909

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080916

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4190358

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120926

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120926

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130926

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term